JP3428154B2 - Sync detection circuit - Google Patents
Sync detection circuitInfo
- Publication number
- JP3428154B2 JP3428154B2 JP16248894A JP16248894A JP3428154B2 JP 3428154 B2 JP3428154 B2 JP 3428154B2 JP 16248894 A JP16248894 A JP 16248894A JP 16248894 A JP16248894 A JP 16248894A JP 3428154 B2 JP3428154 B2 JP 3428154B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- circuit
- synchronization detection
- light beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、光学式の同期検出回路
に関し、例えば、光走査記録計などに適用される同期検
出回路に関する。
【０００２】
【従来の技術】従来の同期検出回路例を図３（ａ）と共
に述べると、カソード端子が電源電圧Ｖccの端子に接続
され且つ、アノード端子が電流電圧変換回路２に接続さ
れたフォトダイオード１と、電流電圧変換回路２の出力
電圧ＶQ を所定のしきい値電圧Ｖthと比較する比較器３
を備え、光ビームの走査ラインＬ上に配置された上記の
フォトダイオード１の受光面に光ビームが入射するとフ
ォトダイオード１の光電流ＩPDが増加し、光ビームが入
射しないと光電流ＩPDが減少するようになっている。
【０００３】そして、電流電圧変換回路２の出力電圧Ｖ
Q は、図２（ｂ）に示す如く、光電流ＩPDの増減変化に
略比例した電圧変化となり、比較器３がこの電圧ＶQ と
所定のしきい値電圧Ｖthとを逐次比較して、Ｖth≦ＶQ
のときは論理“Ｈ”、ＶQ ＜Ｖthのときは論理“Ｌ”と
なる２値論理の同期検出信号Ｖｏを出力する。したがっ
て、同期検出信号Ｖｏが論理“Ｈ”となる時点を、光ビ
ームのフォトダイオード１への入射タイミングとするこ
とにより、同期検出を達成することができる。
【０００４】尚、光ビームの入射パワー（光強度）が適
用装置毎に相違するので、電流電圧変換回路２の利得Ｇ
I を適宜に調節することによって電圧ＶQ の振幅スパン
の調整を図るようにしている。又、電圧ＶQ は、電流電
圧変換回路２の回路構成と電源電圧Ｖccとによって決ま
る線形動作領域の範囲内において最大振幅スパンとなる
ように設定（バイアス設定）されている。更に、しきい
値電圧Ｖthは光ビームの強度プロファイルとの関係で最
適な電圧に設定されている。
【０００５】
【発明が解決しようとする課題】ところで、電流電圧変
換回路２のＳ／Ｎ比は、一般的にはＩ／Ｖ変換ゲインが
高い程良好となる。これは、Ｉ／Ｖ変換ゲインをＲ（Ｖ
／Ａ）とすると、電圧ＶQ はＲ（電流を電圧に変換する
ための内部抵抗）に比例し、出力ノイズは抵抗Ｒの平方
根、即ちＲ0.5 に比例するか、変化しないからである。
【０００６】又、比較器３は、しきい値電圧Ｖth近傍の
電圧ＶQ の単位時間当たりの変化の絶対値が大きい程、
伝搬遅延時間が小さくなり、又、同期検出信号Ｖｏのジ
ッターが低減される。したがって、上述の如く、電流電
圧変換回路２のＩ／Ｖ変換ゲインを高く設定した方が比
較器３の同期検出信号Ｖｏのジッターが低減され且つ、
ジッターの影響の無い正確な同期検出が可能となる。
【０００７】しかし、Ｉ／Ｖ変換ゲインをあまり高くす
ると、光ビームの走査光学系の光路における損失の変化
等によって、入射ビームの強度が大きくなった場合に、
電流電圧変換回路２の飽和領域に入り、異常動作を招来
する問題がある。特に、電流電圧変換回路２が半導体集
積回路（ＩＣ）化されている場合には、ラッチアップ等
による破壊を招く場合がある。
【０００８】したがって、従来の技術では、Ｉ／Ｖ変換
ゲインを最大値よりも低めに設定し、この結果招来する
同期検出信号のジッターの低減を犠牲にする、妥協的な
設計が行われていた。
【０００９】本発明は、このような従来の技術の課題に
鑑みて成されたものであり、Ｉ／Ｖ変換ゲインを高く設
定することができ、且つジッターの少ない同期検出信号
を発生する同期検出回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】このような目的を達成す
るために本発明は、光ビームの走査方向に沿って受光面
が配置されたフォトダイオード等の光電変換素子を有
し、光電変換素子から出力される光電流の変化に基づい
て光ビームの走査タイミングを検出する同期検出装置を
対象とし、光電変換素子から出力される電流を増幅して
シンク電流を生成する電流増幅回路とシンク電流を電圧
信号に変換する抵抗素子とを有する電流／電圧変換回路
と、エミッタ端子が電流増幅回路の出力端子に接続され
たトランジスタ、互いに直列に接続されるとともに当該
接続の接点がトランジスタのベース端子に接続された第
１及び第２の分圧抵抗素子、及び第２の分圧抵抗素子に
直列に接続されたダイオードを有し、電流／電圧変換回
路から出力される電圧信号の電圧レベルを検知して所定
の電圧レベルに応じて当該電圧信号を所定電圧レベルに
クランプするクランプ回路と、クランプ回路による電圧
信号と予め決められた所定しきい値電圧とを比較して、
同期検出信号を出力する比較回路とを具備する構成とし
た。
【００１１】
【作用】かかる構成を有する本発明の同期検出回路によ
れば、光電変換素子に入射する光ビームの光強度が過度
に高い場合には、電流電圧変換回路の電圧信号がクラン
プされ、電流電圧変換回路が飽和状態となるのが防止さ
れる。又、電流電圧変換回路のＩ／Ｖ変換ゲインを任意
に高く設定することができるので、Ｓ／Ｎ比を高くする
ことができると共に、ジッターの少ない同期検出信号を
発生することができる。
【００１２】
【実施例】以下、本発明による同期検出回路の一実施例
を図１と共に説明する。まず、回路構成を説明すると、
光ビームの走査ライン上に配置されるフォトダイオード
４は、そのアノード端子が電源電圧Ｖccの端子に接続さ
れ、そのカソード端子が電流増幅回路５の入力端子に接
続されている。電流増幅回路５の出力端子は、ゲイン抵
抗６を介して電源電圧Ｖccの端子に接続されると共に、
ＮＰＮトランジスタＱ１のエミッタ及びＮＰＮトタンジ
スタＱ２のベースに接続されている。更に、電源電圧Ｖ
ccの端子とグランド端子間には、分圧抵抗７，８及びダ
イオード９が直列接続されて成る第１のバイアス回路
と、分圧抵抗１０，１１から成る第２のバイアス回路が
設けられ、分圧抵抗７，８の接続接点にＮＰＮトランジ
スタＱ１のベースが接続され、分圧抵抗１０，１１の接
続接点にＮＰＮトランジスタＱ３のベースが接続されて
いる。
【００１３】更に、ＮＰＮトランジスタＱ１，Ｑ２，Ｑ
３のコレクタが電源電圧Ｖccの端子に接続され、ＮＰＮ
トランジスタＱ２，Ｑ３の各エミッタは、別々の定電流
回路１２，１３を介してグランド端子に接続されると共
に、比較回路１４の非反転入力端子（＋端子）と反転入
力端子（−端子）に夫々接続されている。
【００１４】尚、定電流回路１２，１３は、ＮＰＮトラ
ンジスタを利用した能動負荷などを用いることにより、
ＮＰＮトランジスタＱ２，Ｑ３のエミッタ側から見たと
きのインピーダンスを極めて高く設定してある。
【００１５】次に、かかる同期検出回路の動作を説明す
る。図２（ａ）に示したのと同様に、フォトダイオード
４が光ビームの走査ライン上に配置されているものとす
ると、フォトダイオード４の受光面に光ビームｈνが入
射すると、フォトダイオード４に光電流ＩPDが流れ、逆
にフォトダイオード４の受光面に光ビームｈνが入射し
ないときは、フォトダイオード４に光電流ＩPDが流れな
い。電流増幅回路５は、電流増幅率ＧI と光電流ＩPDと
の積に相当するシンク電流ＩQ （＝ＧI ・ＩPD）を吸い
込み、ゲイン抵抗６に電圧降下を発生させることによ
り、電流電圧変換を行う。したがって、電流増幅回路５
とゲイン抵抗６によって、電流／電圧変換回路が実現さ
れている。尚、説明上、電流増幅回路５の出力端子に生
じる電圧信号をＶQ とする。
【００１６】更に、図２（ａ）と共に、光電流ＩPDと電
圧信号ＶQ の関係を詳述すると、フォトダイオード４に
光ビームｈνが入射しないときは、光電流ＩPDが減少
し、シンク電流ＩQ が十分小さな値となり、且つゲイン
抵抗６の電圧降下が十分小さくなるので、電圧信号ＶQ
はほぼ電源電圧Ｖccと等しくなる。
【００１７】一方、フォトダイオード４に光ビームｈν
が入射したとき（即ち、光検出時）には、光電流ＩPDが
増加し、シンク電流ＩQ が十分大きな値となり且つ、ゲ
イン抵抗６の電圧降下が十分大きくなるので、電圧信号
ＶQ はほぼグランド端子電圧（０ボルト）に近い値とな
る。但し、電圧信号ＶQ は０ボルトになるのではなく、
分圧抵抗７，８及びダイオード９から成る第１のバイア
ス回路とＮＰＮトランジスタＱ１によって設定される下
限電圧ＶL （但し、０＜ＶL ）より降下しない。即ち、
ＮＰＮトランジスタＱ１のベースには、分圧抵抗７，８
の接続接点Ｐ１に生じるバイアス電圧ＶP1が印加され、
ＮＰＮトランジスタＱ１のエミッタには、電流増幅回路
５の出力端子が接続されているので、ＮＰＮトランジス
タＱ１のベースエミッタ間電圧をＶBE（但し、ＶBE＜Ｖ
P1）で表せば、電圧信号ＶQ は、ＶQ ＝ＶP1−ＶBE＝Ｖ
L の関係が成立して、下限電圧ＶL にクランプされる。
よって、分圧抵抗７，８とダイオード９及びＮＰＮトラ
ンジスタＱ１によってクランプ回路が実現されている。
【００１８】分圧抵抗１０，１１の接続接点Ｐ２には常
に一定の直流電圧ＶP2が発生し、ＮＰＮトランジスタＱ
３はこの直流電圧ＶP2と定電流１３によって直流バイア
スされたエミッタホロワ回路を実現しているので、その
エミッタには、比較器１４の反転入力端子に印加するた
めの一定値のしきい値電圧Ｖthが発生する。ここで、し
きい値電圧Ｖthは、下限電圧ＶL よりも所定電圧分高い
電圧（０＜ＶL ＜Ｖth）に設定されている。
【００１９】ＮＰＮトランジスタＱ２は、定電流回路１
２と共にエミッタホロワ回路を構成し、電流増幅器５の
出力端子に生じる電圧信号ＶQ を電力増幅して、比較器
１４の非反転入力端子に供給する。
【００２０】比較器１４は、図２（ａ）（ｂ）に示すよ
うに、しきい値電圧Ｖthと電圧信号ＶQ を逐次比較して
同期検出信号Ｖｏを出力し、Ｖth≦ＶQ ＜Ｖccの場合に
は同期検出信号Ｖｏは論理“Ｈ”となり、ＶQ ＜Ｖthの
場合には同期検出信号Ｖｏは論理“Ｌ”となる。
【００２１】このように、比較器１４は、所定のしきい
値電圧Ｖthと電圧信号ＶQ とを逐次比較することによ
り、光ビームのフォトダイオード４への入射タイミング
と同期した論理“Ｌ”の同期検出信号Ｖｏを出力し、更
に、高強度の光ビームが入射しても、電圧信号ＶQ は強
制的に下限電圧ＶL にクランプされるので、電流増幅回
路５が飽和状態に陥って異常動作を引き起こすことがな
い。よって、電流増幅回路５の電流増幅率を最大に設定
することができ、且つジッターの少ない同期検出信号Ｖ
ｏを得ることができる。ひいては、高い精度の同期検出
回路を提供することができる。
【００２２】尚、この実施例のクランプ回路は、電流増
幅回路５及びゲイン抵抗６による電流電圧変換後に下限
電圧をクランプするように構成されているが、光電流Ｉ
PDの増加に対して電流電圧変換後の出力が増加するよう
に構成した電流電圧変換出力の上限をクランプするよう
にしてもよい。
【００２３】又、これらのクランプ回路は、電流増幅回
路とゲイン抵抗から成る上記の電流／電圧変換回路に内
蔵する構成としてもよいし、前記比較回路に内蔵する構
成としてもよい。
【００２４】
【発明の効果】以上に説明したように本発明によれば、
光ビームの走査方向に沿って受光面が配置された光電変
換素子を有し、前記光電変換素子の出力変化に基づいて
前記光ビームの走査タイミングを検出する同期検出装置
において、光電変換素子の出力電流を電圧信号に変換す
る電流／電圧変換回路と、電流／電圧変換回路から出力
される電圧信号の電圧レベルを検知し、所定の電圧レベ
ルに応じて当該電圧信号を所定電圧レベルにクランプす
るクランプ回路と、前記電圧信号と予め決められた所定
しきい値電圧とを比較して同期検出信号を出力する比較
回路とを備える構成としたので、光電変換素子に入射す
る光ビームの光強度が過度に高い場合には、電流電圧変
換回路の電圧信号がクランプされ、電流電圧変換回路が
飽和状態となるのが防止される。この結果、電流電圧変
換回路のＩ／Ｖ変換ゲインを任意に高く設定することが
できるので、Ｓ／Ｎ比を高くすることができると共に、
ジッターの少ない同期検出信号を発生することができ、
ひいては、高い精度の同期検出回路を提供することがで
きる。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical synchronization detection circuit, and more particularly to a synchronization detection circuit applied to an optical scanning recorder or the like. 2. Description of the Related Art An example of a conventional synchronous detection circuit will be described with reference to FIG. 3A. A cathode terminal is connected to a power supply voltage Vcc terminal, and an anode terminal is connected to a current-voltage conversion circuit 2. a photodiode 1, a comparator 3 for comparing the output voltage V Q of the current-voltage conversion circuit 2 with a predetermined threshold voltage V th
The provided, the light beam is incident photocurrent I PD of the photodiode 1 is increased to the light beam receiving surface of the scanning line L arranged above the photodiode 1, the light beam is not incident photocurrent I PD Has been reduced. The output voltage V of the current / voltage conversion circuit 2
As shown in FIG. 2B, Q is a voltage change substantially proportional to the increase / decrease of the photocurrent I PD , and the comparator 3 sequentially compares the voltage V Q with a predetermined threshold voltage V th. , V th ≦ V Q
Logic "H", when the V Q <V th outputs a synchronization detection signal Vo binary logic becomes the logic "L" when. Therefore, the synchronization detection can be achieved by setting the point in time at which the synchronization detection signal Vo becomes logical "H" to the timing of incidence of the light beam on the photodiode 1. Incidentally, since the incident power (light intensity) of the light beam differs for each application device, the gain G
So that it aims to adjust the amplitude span of the voltage V Q by adjusting appropriately the I. The voltage VQ is set (bias setting) so as to have a maximum amplitude span within a linear operation region determined by the circuit configuration of the current-voltage conversion circuit 2 and the power supply voltage Vcc . Further, the threshold voltage V th is set to an optimal voltage in relation to the intensity profile of the light beam. The S / N ratio of the current-to-voltage conversion circuit 2 generally improves as the I / V conversion gain increases. This means that the I / V conversion gain is R (V
When / A) and to the voltage V Q or proportional to R (internal resistance for converting a current to voltage), output noise square root of the resistance R, i.e., proportional to R 0.5, does not change. [0006] Also, the comparator 3 is, the larger the absolute value of the change per unit time of the threshold voltage V th vicinity of the voltage V Q,
The propagation delay time is reduced, and the jitter of the synchronization detection signal Vo is reduced. Therefore, as described above, when the I / V conversion gain of the current-voltage conversion circuit 2 is set higher, the jitter of the synchronization detection signal Vo of the comparator 3 is reduced, and
Accurate synchronization detection without the influence of jitter becomes possible. However, if the I / V conversion gain is too high, if the intensity of the incident beam increases due to a change in loss of the light beam in the optical path of the scanning optical system, etc.
There is a problem that the current-voltage conversion circuit 2 enters a saturation region and causes abnormal operation. In particular, when the current-voltage conversion circuit 2 is a semiconductor integrated circuit (IC), destruction due to latch-up or the like may occur. Therefore, in the prior art, a compromise design was made in which the I / V conversion gain was set lower than the maximum value, and the resulting reduction in jitter of the synchronization detection signal was sacrificed. . SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems of the prior art, and has been made in view of the above circumstances. It is intended to provide a circuit. [0010] In order to achieve the above object, the present invention comprises a photoelectric conversion element such as a photodiode having a light receiving surface arranged along a scanning direction of a light beam, A current amplifying circuit for generating a sink current by amplifying a current output from the photoelectric conversion element, and a synchronization detection apparatus for detecting a scanning timing of a light beam based on a change in a photocurrent output from the photoelectric conversion element. A current / voltage conversion circuit having a resistance element for converting a sink current into a voltage signal; a transistor having an emitter terminal connected to an output terminal of the current amplification circuit; A first voltage-dividing resistor connected to the terminal, and a diode connected in series to the second voltage-dividing resistor; A clamp circuit that detects a voltage level of the output voltage signal and clamps the voltage signal to a predetermined voltage level according to a predetermined voltage level; and a voltage signal by the clamp circuit and a predetermined threshold voltage. Compared to,
And a comparison circuit that outputs a synchronization detection signal. According to the synchronous detection circuit of the present invention having such a configuration, when the light intensity of the light beam incident on the photoelectric conversion element is excessively high, the voltage signal of the current-voltage conversion circuit is clamped, The current-voltage conversion circuit is prevented from becoming saturated. In addition, since the I / V conversion gain of the current-voltage conversion circuit can be set arbitrarily high, the S / N ratio can be increased and a synchronization detection signal with less jitter can be generated. An embodiment of the synchronization detecting circuit according to the present invention will be described below with reference to FIG. First, the circuit configuration will be described.
The photodiode 4 disposed on the scanning line of the light beam has an anode terminal connected to the terminal of the power supply voltage Vcc , and a cathode terminal connected to the input terminal of the current amplification circuit 5. The output terminal of the current amplification circuit 5 is connected to the terminal of the power supply voltage Vcc via the gain resistor 6, and
It is connected to the emitter of NPN transistor Q1 and the base of NPN transistor Q2. Further, the power supply voltage V
Between the cc terminal and the ground terminal, there are provided a first bias circuit composed of voltage dividing resistors 7, 8 and a diode 9 connected in series, and a second bias circuit composed of voltage dividing resistors 10, 11; The base of the NPN transistor Q1 is connected to the connection point of the voltage resistors 7 and 8, and the base of the NPN transistor Q3 is connected to the connection point of the voltage division resistors 10 and 11. Further, NPN transistors Q1, Q2, Q
3 is connected to the terminal of the power supply voltage Vcc , and the NPN
The respective emitters of the transistors Q2 and Q3 are connected to the ground terminal via separate constant current circuits 12 and 13, and are connected to the non-inverting input terminal (+ terminal) and the inverting input terminal (-terminal) of the comparison circuit 14, respectively. It is connected. Incidentally, the constant current circuits 12 and 13 are formed by using an active load using an NPN transistor or the like.
The impedance when viewed from the emitter side of the NPN transistors Q2 and Q3 is set extremely high. Next, the operation of the synchronization detection circuit will be described. As shown in FIG. 2A, assuming that the photodiode 4 is arranged on the scanning line of the light beam, when the light beam hν is incident on the light receiving surface of the photodiode 4, the photodiode 4 When the light current I PD flows and the light beam hν does not enter the light receiving surface of the photodiode 4, the light current I PD does not flow through the photodiode 4. The current amplifying circuit 5 sinks a sink current I Q (= G I · I PD ) corresponding to the product of the current amplification factor G I and the photocurrent I PD, and causes a voltage drop in the gain resistor 6 to generate a current. Performs voltage conversion. Therefore, the current amplification circuit 5
A current / voltage conversion circuit is realized by the gain resistor 6 and the gain resistor 6. For the sake of explanation, a voltage signal generated at the output terminal of the current amplification circuit 5 is denoted by V Q. Further, the relationship between the photocurrent I PD and the voltage signal V Q will be described in detail with reference to FIG. 2A. When the light beam hν does not enter the photodiode 4, the photo current I PD decreases and the sink current decreases. Since the current IQ has a sufficiently small value and the voltage drop of the gain resistor 6 is sufficiently small, the voltage signal V Q
Becomes almost equal to the power supply voltage Vcc . On the other hand, the light beam hν is applied to the photodiode 4.
When is incident (i.e., when the light detection), the increased photocurrent I PD is the sink current I Q is and becomes a sufficiently large value, the voltage drop of the gain resistor 6 is sufficiently large, the voltage signal V Q The value is almost equal to the ground terminal voltage (0 volt). However, the voltage signal V Q does not become 0 volt,
The voltage does not drop below the lower limit voltage V L (0 <V L ) set by the first bias circuit including the voltage dividing resistors 7 and 8 and the diode 9 and the NPN transistor Q1. That is,
The voltage dividing resistors 7, 8 are provided at the base of the NPN transistor Q1.
And a bias voltage V P1 generated at the connection contact P1 is applied.
Since the output terminal of the current amplifying circuit 5 is connected to the emitter of the NPN transistor Q1, the base-emitter voltage of the NPN transistor Q1 is set to V BE (where V BE <V
If indicated by P1), the voltage signal V Q is, V Q = V P1 -V BE = V
The relationship of L is established and clamped to the lower limit voltage VL .
Therefore, a clamp circuit is realized by the voltage dividing resistors 7 and 8, the diode 9, and the NPN transistor Q1. A constant DC voltage VP2 is always generated at the connection point P2 of the voltage dividing resistors 10 and 11, and the NPN transistor Q
3 realizes an emitter-follower circuit which is DC-biased by the DC voltage VP2 and the constant current 13, so that its emitter has a threshold voltage V of a constant value to be applied to the inverting input terminal of the comparator 14. th occurs. Here, the threshold voltage V th is set to a voltage (0 <V L <V th ) higher than the lower limit voltage VL by a predetermined voltage. The NPN transistor Q2 is connected to the constant current circuit 1
Constitute an emitter follower circuit with two, a voltage signal V Q generated at the output terminal of the current amplifier 5 amplifies the power, supplied to the non-inverting input terminal of the comparator 14. The comparator 14, as shown in FIG. 2 (a) (b), and outputs a synchronization detection signal Vo by comparing the threshold voltage V th and the voltage signal V Q sequentially, V th ≦ V Q If <V cc , the synchronization detection signal Vo becomes logic “H”, and if V Q <V th , the synchronization detection signal Vo becomes logic “L”. As described above, the comparator 14 successively compares the predetermined threshold voltage Vth with the voltage signal VQ , thereby making the logic "L" synchronized with the timing of the light beam being incident on the photodiode 4. And the voltage signal VQ is forcibly clamped to the lower limit voltage VL even if a high-intensity light beam is incident, so that the current amplifying circuit 5 is saturated. Does not cause abnormal operation. Therefore, the current amplification rate of the current amplification circuit 5 can be set to the maximum, and the synchronization detection signal V with little jitter can be set.
o can be obtained. As a result, a highly accurate synchronization detection circuit can be provided. The clamp circuit of this embodiment is configured to clamp the lower limit voltage after the current-voltage conversion by the current amplifier circuit 5 and the gain resistor 6.
The upper limit of the current-to-voltage conversion output configured to increase the output after the current-to-voltage conversion with respect to the increase in the PD may be clamped. Further, these clamp circuits may be built in the current / voltage conversion circuit comprising a current amplifier circuit and a gain resistor, or may be built in the comparison circuit. As described above, according to the present invention,
A synchronization detecting device having a photoelectric conversion element having a light receiving surface arranged along a scanning direction of the light beam and detecting a scanning timing of the light beam based on an output change of the photoelectric conversion element; A current / voltage conversion circuit for converting a current into a voltage signal, and a clamp for detecting a voltage level of a voltage signal output from the current / voltage conversion circuit and clamping the voltage signal to a predetermined voltage level according to a predetermined voltage level Circuit and a comparison circuit that compares the voltage signal with a predetermined threshold voltage and outputs a synchronization detection signal, so that the light intensity of the light beam incident on the photoelectric conversion element is excessively high. If the voltage is too high, the voltage signal of the current-to-voltage conversion circuit is clamped to prevent the current-to-voltage conversion circuit from becoming saturated. As a result, the I / V conversion gain of the current-voltage conversion circuit can be set arbitrarily high, so that the S / N ratio can be increased and
Synchronous detection signal with less jitter can be generated,
As a result, a highly accurate synchronization detection circuit can be provided.
【図面の簡単な説明】
【図１】本発明による同期検出回路の一実施例の構成を
示す回路図である。
【図２】一実施例の動作を説明するための波形図であ
る。
【図３】従来の同期検出回路の構成を示す回路図と、そ
の動作を説明するための波形図である。
【符号の説明】
４…光電変換素子、５…電流増幅回路、６…ゲイン抵
抗、７，８，１０，１１…分圧抵抗、９…ダイオード、
１２，１３…定電流回路、１４…比較器、Ｑ１〜Ｑ３…
ＮＰＮトランジスタ。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit diagram showing a configuration of an embodiment of a synchronization detection circuit according to the present invention. FIG. 2 is a waveform chart for explaining the operation of one embodiment. FIG. 3 is a circuit diagram showing a configuration of a conventional synchronization detection circuit and a waveform diagram for explaining its operation. [Description of Signs] 4 ... photoelectric conversion element, 5 ... current amplifying circuit, 6 ... gain resistor, 7, 8, 10, 11 ... voltage dividing resistor, 9 ... diode,
12, 13: constant current circuit, 14: comparator, Q1 to Q3 ...
NPN transistor.
Claims (1)
置された光電変換素子を有し、前記光電変換素子の出力
変化に基づいて前記光ビームの走査タイミングを検出す
る同期検出装置において、 前記光電変換素子の出力電流を増幅してシンク電流を生
成する電流増幅回路と前記シンク電流を電圧信号に変換
する抵抗素子とを有する電流／電圧変換回路と、 エミッタ端子が前記電流増幅回路の出力端子に接続され
たトランジスタ、互いに直列に接続されるとともに当該
接続の接点が前記トランジスタのベース端子に接続され
た第１及び第２の分圧抵抗素子、及び前記第２の分圧抵
抗素子に直列に接続されたダイオードを有し、前記電流
／電圧変換回路から出力される電圧信号の電圧レベルを
検知して所定の電圧レベルに応じて当該電圧信号を所定
電圧レベルにクランプするクランプ回路と、 前記電圧信号と予め決められた所定しきい値電圧とを比
較して、同期検出信号を出力する比較回路と、 を具備することを特徴とする同期検出回路。(57) Claims: 1. A photoelectric conversion element having a light receiving surface arranged along a scanning direction of a light beam, and scanning of the light beam based on a change in output of the photoelectric conversion element. In a synchronization detection device for detecting timing, a current / voltage conversion circuit having a current amplification circuit that amplifies an output current of the photoelectric conversion element to generate a sink current, and a resistance element that converts the sink current into a voltage signal; A transistor having an emitter terminal connected to an output terminal of the current amplification circuit, first and second voltage-dividing resistance elements connected in series with each other and having a connection contact connected to a base terminal of the transistor; A diode connected in series with the second voltage-dividing resistance element, and detecting a voltage level of a voltage signal output from the current / voltage conversion circuit to generate a predetermined voltage level; A clamp circuit that clamps the voltage signal to a predetermined voltage level, and a comparison circuit that compares the voltage signal with a predetermined threshold voltage and outputs a synchronization detection signal. Characteristic synchronization detection circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16248894A JP3428154B2 (en) | 1994-07-14 | 1994-07-14 | Sync detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16248894A JP3428154B2 (en) | 1994-07-14 | 1994-07-14 | Sync detection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0832417A JPH0832417A (en) | 1996-02-02 |
| JP3428154B2 true JP3428154B2 (en) | 2003-07-22 |
Family
ID=15755573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16248894A Expired - Fee Related JP3428154B2 (en) | 1994-07-14 | 1994-07-14 | Sync detection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3428154B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3598933B2 (en) * | 2000-02-28 | 2004-12-08 | 株式会社日立製作所 | Power converter |
| US8357325B2 (en) * | 2008-12-10 | 2013-01-22 | General Electric Company | Moulds with integrated heating and methods of making the same |
-
1994
- 1994-07-14 JP JP16248894A patent/JP3428154B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0832417A (en) | 1996-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5880610A (en) | Current-to-voltage converting device and light receiver | |
| US6057738A (en) | High dynamic range optical receiver preamplifier | |
| US5708392A (en) | Method and apparatus for providing limiting transimpedance amplification | |
| US7057423B2 (en) | Current-voltage transforming circuit employing limiter circuit | |
| JP2003168933A (en) | Photoreceiving circuit | |
| JP3428154B2 (en) | Sync detection circuit | |
| JP2000269541A (en) | Light signal receiving device | |
| JP3277049B2 (en) | Particle detection circuit | |
| US6356065B1 (en) | Current-voltage converter with changeable threshold based on peak inputted current | |
| JPH10242774A (en) | Optical reception front end amplifier | |
| US4904860A (en) | Optical signal detection circuit with constant current sources | |
| JPS58182906A (en) | Preamplifier circuit for optical receiver | |
| US4024578A (en) | Scan control and sensor sampling system for self-scanned photosensor arrays | |
| JPH0348522A (en) | Optical receiver circuit | |
| JP2804678B2 (en) | Photodetector | |
| JP2531922B2 (en) | Unipolar code / bipolar code conversion circuit | |
| JPH04225611A (en) | Wide dynamic range light receiving circuit | |
| JP3148557B2 (en) | Optical receiving circuit | |
| JPH0269980A (en) | Photodiode bias circuit | |
| JPH06140843A (en) | Optical reception circuit | |
| JP3469728B2 (en) | Current-voltage conversion circuit | |
| KR100208666B1 (en) | Automatic gain control circuit | |
| JPS6313534A (en) | Bias voltage control circuit | |
| JPH09246878A (en) | Current voltage conversion amplifier circuit | |
| JP3177115B2 (en) | Receiver amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140516 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |