JP3427149B2 - 符号化信号の復号回路及びその同期制御方法， 同期検出回路及び同期検出方法 - Google Patents
符号化信号の復号回路及びその同期制御方法， 同期検出回路及び同期検出方法Info
- Publication number
- JP3427149B2 JP3427149B2 JP01231596A JP1231596A JP3427149B2 JP 3427149 B2 JP3427149 B2 JP 3427149B2 JP 01231596 A JP01231596 A JP 01231596A JP 1231596 A JP1231596 A JP 1231596A JP 3427149 B2 JP3427149 B2 JP 3427149B2
- Authority
- JP
- Japan
- Prior art keywords
- state
- synchronization
- frame
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 title claims description 184
- 238000000034 method Methods 0.000 title claims description 19
- 230000001360 synchronised effect Effects 0.000 claims description 60
- 230000007704 transition Effects 0.000 claims description 28
- 238000000605 extraction Methods 0.000 claims description 22
- 238000012545 processing Methods 0.000 claims description 22
- 239000000284 extract Substances 0.000 claims description 4
- 230000005236 sound signal Effects 0.000 description 112
- 238000010586 diagram Methods 0.000 description 18
- 230000006870 function Effects 0.000 description 13
- 230000004044 response Effects 0.000 description 9
- 238000005070 sampling Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
- H04N21/2368—Multiplexing of audio and video streams
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/005—Control of transmission; Equalising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
- H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
- H04N21/4341—Demultiplexing of audio and video streams
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
- H04N21/4348—Demultiplexing of additional data and video streams
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/16—Analogue secrecy systems; Analogue subscription systems
- H04N7/167—Systems rendering the television signal unintelligible and subsequently intelligible
- H04N7/169—Systems operating in the time domain of the television signal
- H04N7/1693—Systems operating in the time domain of the television signal by displacing synchronisation signals relative to active picture signals or vice versa
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/16—Analogue secrecy systems; Analogue subscription systems
- H04N7/167—Systems rendering the television signal unintelligible and subsequently intelligible
- H04N7/171—Systems operating in the amplitude domain of the television signal
- H04N7/1713—Systems operating in the amplitude domain of the television signal by modifying synchronisation signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/24—Systems for the transmission of television signals using pulse code modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/10—Arrangements for initial synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Networks & Wireless Communication (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はコード化（符号化）
されたディジタル信号、具体的には同期情報, ヘッダ情
報及び圧縮されたサンプルデータを含むフレームが連続
するビットストリームを入力し、それをデコード（復
号）して出力する符号化信号の復号回路に関し、またそ
の同期状態を制御するための同期制御方法, 同期検出回
路及び同期検出方法に関する。
されたディジタル信号、具体的には同期情報, ヘッダ情
報及び圧縮されたサンプルデータを含むフレームが連続
するビットストリームを入力し、それをデコード（復
号）して出力する符号化信号の復号回路に関し、またそ
の同期状態を制御するための同期制御方法, 同期検出回
路及び同期検出方法に関する。
【０００２】
【従来の技術】コード化されたディジタル信号を再生す
る従来の技術の一例として、MPEG(Moving Picture Expe
rts Group)オーディオ復号回路について説明する。図４
はMPEGオーディオ信号符号化方式による符号化フレーム
の構成を示す模式図である。なお、MPEGオーディオに関
しては、ISO/IEC/JTC1/SC2 "Information Technology-C
oding of Moving Pictures and Associated Audio for
Digital Storage Mediaup to about 1.5Mbit/s. Part
3:Coding of audio information"に詳細に説明されてい
る。
る従来の技術の一例として、MPEG(Moving Picture Expe
rts Group)オーディオ復号回路について説明する。図４
はMPEGオーディオ信号符号化方式による符号化フレーム
の構成を示す模式図である。なお、MPEGオーディオに関
しては、ISO/IEC/JTC1/SC2 "Information Technology-C
oding of Moving Pictures and Associated Audio for
Digital Storage Mediaup to about 1.5Mbit/s. Part
3:Coding of audio information"に詳細に説明されてい
る。
【０００３】MPEGオーディオ信号符号化方式により符号
化されたシリアル伝送データ（ビットストリーム）は、
ヘッダ情報部51, CRC(Cyclic Redundancy Check Code)
チェックビット（但し、この CRCチェックビットはオプ
ション) 部52, オーディオデータ部53の各フィールドか
らなるフレームにより構成される。なお、ヘッダ情報部
51は、図４に拡大して示されているように、符号化フレ
ーム検出用の12ビットからなるオール”１”の同期ビッ
ト（”111111111111”）部61とレイヤ情報, ビットレー
ト, サンプリング周波数,CRDチェックビットの有無等の
情報を含むフィールド62とが含まれる。
化されたシリアル伝送データ（ビットストリーム）は、
ヘッダ情報部51, CRC(Cyclic Redundancy Check Code)
チェックビット（但し、この CRCチェックビットはオプ
ション) 部52, オーディオデータ部53の各フィールドか
らなるフレームにより構成される。なお、ヘッダ情報部
51は、図４に拡大して示されているように、符号化フレ
ーム検出用の12ビットからなるオール”１”の同期ビッ
ト（”111111111111”）部61とレイヤ情報, ビットレー
ト, サンプリング周波数,CRDチェックビットの有無等の
情報を含むフィールド62とが含まれる。
【０００４】ヘッダ情報部51に続く CRCチェックビット
部52はオーディオデータ部53の誤りを検出するために用
意されているが、前述の如くオプションである。オーデ
ィオデータ部53にはディジタルオーディオ信号を所定の
サンプル数からなるフレームを単位として、サブバンド
に分割して符号化したオーディオデータが配置されてい
る。なお、このMPEGオーディオ信号符号化方式において
は、オーディオ信号は32のサブバンドに分割されていて
各サブバンドごとに聴覚特性を利用したいわゆる知覚符
号化が採用されている。
部52はオーディオデータ部53の誤りを検出するために用
意されているが、前述の如くオプションである。オーデ
ィオデータ部53にはディジタルオーディオ信号を所定の
サンプル数からなるフレームを単位として、サブバンド
に分割して符号化したオーディオデータが配置されてい
る。なお、このMPEGオーディオ信号符号化方式において
は、オーディオ信号は32のサブバンドに分割されていて
各サブバンドごとに聴覚特性を利用したいわゆる知覚符
号化が採用されている。
【０００５】なお、MPEGオーディオ符号化の規格には、
レイヤ１，レイヤ２及びレイヤ３の３種類のモードが定
められており、高レイヤであるほど高品質且つ高圧縮率
が実現されるが、ハードウェア規模も大きくなる。その
詳細説明は省略するが、１フレームのオーディオデータ
部53に含まれるサンプル数がレイヤ１では 384であり、
レイヤ２及びレイヤ３では1152サンプルである。
レイヤ１，レイヤ２及びレイヤ３の３種類のモードが定
められており、高レイヤであるほど高品質且つ高圧縮率
が実現されるが、ハードウェア規模も大きくなる。その
詳細説明は省略するが、１フレームのオーディオデータ
部53に含まれるサンプル数がレイヤ１では 384であり、
レイヤ２及びレイヤ３では1152サンプルである。
【０００６】さて、符号化されたビットストリームの受
信及びこれを蓄積した媒体の再生には、符号化されたオ
ーディオ信号を復号して再生するための復号回路が必要
となる。そこで次に、MPEGオーディオの復号回路につい
て説明する。
信及びこれを蓄積した媒体の再生には、符号化されたオ
ーディオ信号を復号して再生するための復号回路が必要
となる。そこで次に、MPEGオーディオの復号回路につい
て説明する。
【０００７】図５は従来のMPEGオーディオ復号回路の構
成例を示すブロック図である。なお、以下の説明におい
ては処理対象のビットストリームに CRCチェックビット
部52が含まれているものとする。
成例を示すブロック図である。なお、以下の説明におい
ては処理対象のビットストリームに CRCチェックビット
部52が含まれているものとする。
【０００８】図５において、参照符号INはMPEGオーディ
オビットストリームの入力端子を、OUT はオーディオ出
力信号の出力端子をそれぞれ示している。なお、入力端
子INに入力されるMPEGオーディオビットストリームのソ
ースとしては、衛星放送等の電波, ディジタルディスク
等の記録媒体等が考えられる。また、出力端子OUT から
出力されるオーディオ信号はディジタル音声信号であ
り、 D/A変換後にアナログ音声信号として出力するか、
またはディジタル信号のままで他の記録媒体に記録する
ことも可能である。
オビットストリームの入力端子を、OUT はオーディオ出
力信号の出力端子をそれぞれ示している。なお、入力端
子INに入力されるMPEGオーディオビットストリームのソ
ースとしては、衛星放送等の電波, ディジタルディスク
等の記録媒体等が考えられる。また、出力端子OUT から
出力されるオーディオ信号はディジタル音声信号であ
り、 D/A変換後にアナログ音声信号として出力するか、
またはディジタル信号のままで他の記録媒体に記録する
ことも可能である。
【０００９】参照符号１はヘッダ抽出回路を示してお
り、入力端子INから入力されたMPEGオーディオビットス
トリームからヘッダ情報部51を抽出する。このヘッダ抽
出回路１により抽出されたヘッダ情報部51は同期検出回
路２及びヘッダレジスタ３に与えられる。また、ヘッダ
抽出回路１からアンパッキング回路４へは入力されたビ
ットストリームの CRCチェックビット部52及びオーディ
オデータ部53がそのまま出力される。
り、入力端子INから入力されたMPEGオーディオビットス
トリームからヘッダ情報部51を抽出する。このヘッダ抽
出回路１により抽出されたヘッダ情報部51は同期検出回
路２及びヘッダレジスタ３に与えられる。また、ヘッダ
抽出回路１からアンパッキング回路４へは入力されたビ
ットストリームの CRCチェックビット部52及びオーディ
オデータ部53がそのまま出力される。
【００１０】同期検出回路２はヘッダ抽出回路１により
抽出されたヘッダ情報部51から同期ビット部61を検出し
て同期判定を行なう。この同期検出回路２による同期判
定結果、具体的には連続する12ビット全てが”１”であ
るか否かの情報は同期状態制御回路７に与えられる。ま
た、ヘッダレジスタ３はヘッダ抽出回路１が抽出したヘ
ッダ情報部51から同期ビット部61を除いた部分のフィー
ルド62の内容を保持する。
抽出されたヘッダ情報部51から同期ビット部61を検出し
て同期判定を行なう。この同期検出回路２による同期判
定結果、具体的には連続する12ビット全てが”１”であ
るか否かの情報は同期状態制御回路７に与えられる。ま
た、ヘッダレジスタ３はヘッダ抽出回路１が抽出したヘ
ッダ情報部51から同期ビット部61を除いた部分のフィー
ルド62の内容を保持する。
【００１１】アンパッキング回路４は、後述するアンパ
ッキング指示回路９からの指示に応じて、ヘッダ抽出回
路１から出力されるビットストリームを CRCチェックビ
ット部52, オーディオデータ部53にアンパッキング（分
解）する。このアンパッキング回路４によりアンパッキ
ングされたデータは CRC検出回路５及びオーディオ信号
生成回路６に与えられる。
ッキング指示回路９からの指示に応じて、ヘッダ抽出回
路１から出力されるビットストリームを CRCチェックビ
ット部52, オーディオデータ部53にアンパッキング（分
解）する。このアンパッキング回路４によりアンパッキ
ングされたデータは CRC検出回路５及びオーディオ信号
生成回路６に与えられる。
【００１２】CRC検出回路５はアンパッキング回路４か
ら出力されるデータから CRCチェックビット部52を取り
込んでエラーチェックを行なう。
ら出力されるデータから CRCチェックビット部52を取り
込んでエラーチェックを行なう。
【００１３】オーディオ信号生成回路６はアンパッキン
グ回路４とデータメモリ10とセレクタ14との間のデータ
の転送機能及び符号化オーディオデータのデコード機能
を併せて有している。具体的には、オーディオ信号生成
回路６は以下の機能を有する。第１は、アンパッキング
回路４によりアンパッキングされた符号化オーディオデ
ータをデータメモリ10に一旦蓄積させる機能である。第
２は、データメモリ10に蓄積されている符号化オーディ
オデータを読み出してデコードし、そのデコード結果で
あるオーディオ信号を再度データメモリ10に蓄積させる
機能である。第３は、データメモリ10に蓄積されている
デコード済みのオーディオ信号を読み出して出力端子OU
T へ出力する機能である。
グ回路４とデータメモリ10とセレクタ14との間のデータ
の転送機能及び符号化オーディオデータのデコード機能
を併せて有している。具体的には、オーディオ信号生成
回路６は以下の機能を有する。第１は、アンパッキング
回路４によりアンパッキングされた符号化オーディオデ
ータをデータメモリ10に一旦蓄積させる機能である。第
２は、データメモリ10に蓄積されている符号化オーディ
オデータを読み出してデコードし、そのデコード結果で
あるオーディオ信号を再度データメモリ10に蓄積させる
機能である。第３は、データメモリ10に蓄積されている
デコード済みのオーディオ信号を読み出して出力端子OU
T へ出力する機能である。
【００１４】データメモリ10は、上述のように、アンパ
ッキング回路４によりアンパッキングされた符号化オー
ディオデータをオーディオ信号生成回路６経由で一旦蓄
積すると共にそれがオーディオ信号生成回路６でデコー
ドされた結果のオーディオ信号をも蓄積する。このよう
なオーディオ信号生成回路６とデータメモリ10との間の
データの転送はオーディオ信号の最終的な出力タイミン
グを調整するために行なわれる。
ッキング回路４によりアンパッキングされた符号化オー
ディオデータをオーディオ信号生成回路６経由で一旦蓄
積すると共にそれがオーディオ信号生成回路６でデコー
ドされた結果のオーディオ信号をも蓄積する。このよう
なオーディオ信号生成回路６とデータメモリ10との間の
データの転送はオーディオ信号の最終的な出力タイミン
グを調整するために行なわれる。
【００１５】ミュート回路13はミュート時に出力端子OU
T からオーディオ信号として出力されるべきミュートデ
ータを生成してセレクタ14a へ出力している。
T からオーディオ信号として出力されるべきミュートデ
ータを生成してセレクタ14a へ出力している。
【００１６】セレクタ14a はオーディオ信号生成回路６
がデコードして一旦データメモリ10に蓄積したオーディ
オ信号とミュート回路13で生成されるミュートデータと
のいずれかを選択的に出力端子OUT へ出力する。セレク
タ14a がミュート回路13を選択している場合にはミュー
トデータがミュート回路13から出力端子OUT へ出力さ
れ、セレクタ14a がオーディオ信号生成回路６を選択し
ている場合にはオーディオ信号がデータメモリ10からオ
ーディオ信号生成回路６を経由して出力端子OUTへ出力
される。なお、このセレクタ14a による選択制御は後述
するミュート指示回路12の出力信号により制御される。
がデコードして一旦データメモリ10に蓄積したオーディ
オ信号とミュート回路13で生成されるミュートデータと
のいずれかを選択的に出力端子OUT へ出力する。セレク
タ14a がミュート回路13を選択している場合にはミュー
トデータがミュート回路13から出力端子OUT へ出力さ
れ、セレクタ14a がオーディオ信号生成回路６を選択し
ている場合にはオーディオ信号がデータメモリ10からオ
ーディオ信号生成回路６を経由して出力端子OUTへ出力
される。なお、このセレクタ14a による選択制御は後述
するミュート指示回路12の出力信号により制御される。
【００１７】同期状態制御回路７は同期検出回路２によ
る同期判定結果と後述する同期状態レジスタ８が現在保
持している同期状態とから後述する５種類の状態（２種
類のアンロック状態及び３種類のロック状態）の内のい
ずれかを次の同期状態として生成する。その状態遷移の
詳細は後述するが、同期状態制御回路７により生成され
た同期状態は同期状態レジスタ８に与えられる。
る同期判定結果と後述する同期状態レジスタ８が現在保
持している同期状態とから後述する５種類の状態（２種
類のアンロック状態及び３種類のロック状態）の内のい
ずれかを次の同期状態として生成する。その状態遷移の
詳細は後述するが、同期状態制御回路７により生成され
た同期状態は同期状態レジスタ８に与えられる。
【００１８】同期状態レジスタ８は同期状態制御回路７
が生成した同期状態を保持し、アンパッキング指示回路
９及びミュート指示回路12に与えると共に同期状態制御
回路７へフィードバックする。具体的には、同期状態レ
ジスタ８には５種類の状態それぞれに対応した信号の出
力端子T1a, T1b, T2a, T2b, T2c が備えられている。そ
して、これらの出力端子T1a, T1b, T2a, T2b, T2c の内
の同期状態制御回路７から与えられる同期状態に対応し
た一つが信号”１”を、他の出力端子が信号”０”をそ
れぞれ出力する。
が生成した同期状態を保持し、アンパッキング指示回路
９及びミュート指示回路12に与えると共に同期状態制御
回路７へフィードバックする。具体的には、同期状態レ
ジスタ８には５種類の状態それぞれに対応した信号の出
力端子T1a, T1b, T2a, T2b, T2c が備えられている。そ
して、これらの出力端子T1a, T1b, T2a, T2b, T2c の内
の同期状態制御回路７から与えられる同期状態に対応し
た一つが信号”１”を、他の出力端子が信号”０”をそ
れぞれ出力する。
【００１９】アンパッキング指示回路９は同期状態レジ
スタ８の内容が同期がかかっているロック状態である場
合にアンパッキング回路４にアンパッキングを指示す
る。より具体的には、アンパッキング指示回路９は３入
力のORゲートで構成されており、同期状態レジスタ８の
出力端子の内のロック状態である場合に信号”１”を出
力するT2a, T2b, T2c からの出力信号が与えられてい
る。従って、それらの出力端子T2a, T2b, T2c の内のい
ずれか一つから信号”１”が出力されている場合に、ア
ンパッキング指示回路９は信号”１”をアンパッキング
回路４に与えてアンパッキングを指示する。
スタ８の内容が同期がかかっているロック状態である場
合にアンパッキング回路４にアンパッキングを指示す
る。より具体的には、アンパッキング指示回路９は３入
力のORゲートで構成されており、同期状態レジスタ８の
出力端子の内のロック状態である場合に信号”１”を出
力するT2a, T2b, T2c からの出力信号が与えられてい
る。従って、それらの出力端子T2a, T2b, T2c の内のい
ずれか一つから信号”１”が出力されている場合に、ア
ンパッキング指示回路９は信号”１”をアンパッキング
回路４に与えてアンパッキングを指示する。
【００２０】このようにしてアンパッキング指示回路９
からアンパッキングの指示が与えられることにより、ア
ンパッキング回路４は前述の如くヘッダ抽出回路１から
出力されるビットストリームを CRCチェックビット部5
2, オーディオデータ部53にアンパッキング（分解）す
る。
からアンパッキングの指示が与えられることにより、ア
ンパッキング回路４は前述の如くヘッダ抽出回路１から
出力されるビットストリームを CRCチェックビット部5
2, オーディオデータ部53にアンパッキング（分解）す
る。
【００２１】メモリ初期化指示回路11は同期状態レジス
タ８の内容が同期がかかっていないある特定の状態であ
る場合にデータメモリ10を初期化する。具体的には、メ
モリ初期化指示回路11には上述の同期状態レジスタ８の
出力端子の内のアンロック状態である場合に信号”１”
を出力するT1a からの出力信号が与えられている。従っ
て、この出力端子T1a から信号”１”が出力されている
場合に、メモリ初期化指示回路11はデータメモリ10に初
期化信号を与えてデータメモリ10を初期化する。
タ８の内容が同期がかかっていないある特定の状態であ
る場合にデータメモリ10を初期化する。具体的には、メ
モリ初期化指示回路11には上述の同期状態レジスタ８の
出力端子の内のアンロック状態である場合に信号”１”
を出力するT1a からの出力信号が与えられている。従っ
て、この出力端子T1a から信号”１”が出力されている
場合に、メモリ初期化指示回路11はデータメモリ10に初
期化信号を与えてデータメモリ10を初期化する。
【００２２】ミュート指示回路12は同期状態レジスタ８
の内容が同期がかかっているある特定の状態である場合
にミュートを指示する信号を出力する。より具体的に
は、ミュート指示回路12は２入力のORゲートで構成され
ており、同期状態レジスタ８の出力端子の内のロック状
態である場合に信号”１”を出力するT2b, T2cからの出
力信号が与えられている。従って、それらの出力端子T2
b, T2cの内のいずれか一つから信号”１”が出力されて
いる場合に、ミュート指示回路12は信号”１”を出力す
る。このミュート指示回路12から出力される信号”１”
はミュートを指示する信号としてセレクタ14a による選
択制御に使用される。
の内容が同期がかかっているある特定の状態である場合
にミュートを指示する信号を出力する。より具体的に
は、ミュート指示回路12は２入力のORゲートで構成され
ており、同期状態レジスタ８の出力端子の内のロック状
態である場合に信号”１”を出力するT2b, T2cからの出
力信号が与えられている。従って、それらの出力端子T2
b, T2cの内のいずれか一つから信号”１”が出力されて
いる場合に、ミュート指示回路12は信号”１”を出力す
る。このミュート指示回路12から出力される信号”１”
はミュートを指示する信号としてセレクタ14a による選
択制御に使用される。
【００２３】次に、上述のような構成の従来のMPEGオー
ディオ復号回路の基本的な動作について説明する。MPEG
オーディオビットストリームが入力端子INに入力される
とヘッダ抽出回路１がヘッダ情報部51を抽出し、同期検
出回路２が同期ビット部61を検出する。この結果、同期
がとれている場合は、ヘッダ情報部51から同期ビット部
61以外のフィールド62、即ちレイヤ, CRCの有無, ビッ
トレート, サンプリング周波数, チャネルモード等の復
号に必要となる各種情報が抽出されてヘッダレジスタ３
に書き込まれる。
ディオ復号回路の基本的な動作について説明する。MPEG
オーディオビットストリームが入力端子INに入力される
とヘッダ抽出回路１がヘッダ情報部51を抽出し、同期検
出回路２が同期ビット部61を検出する。この結果、同期
がとれている場合は、ヘッダ情報部51から同期ビット部
61以外のフィールド62、即ちレイヤ, CRCの有無, ビッ
トレート, サンプリング周波数, チャネルモード等の復
号に必要となる各種情報が抽出されてヘッダレジスタ３
に書き込まれる。
【００２４】同期状態制御回路７では、同期検出回路２
での同期検出結果と同期状態レジスタ８が現在保持して
いる同期状態とから次の同期状態を生成し、同期状態レ
ジスタ８に保持させる。
での同期検出結果と同期状態レジスタ８が現在保持して
いる同期状態とから次の同期状態を生成し、同期状態レ
ジスタ８に保持させる。
【００２５】同期状態レジスタ８の内容が同期がとれて
いるロック状態であることを示している場合、アンパッ
キング指示回路９はアンパッキング指示信号を出力す
る。これによりアンパッキング回路４はビットストリー
ムのアンパッキングを行なう。なお、入力されたフレー
ムにオプションの CRCチェックビットが含まれている場
合には、 CRC検出回路３が誤りのチェックを行ない、符
号化されたオーディオデータはオーディオ信号生成回路
６でデコードされて出力端子OUT からオーディオ信号と
して出力される。
いるロック状態であることを示している場合、アンパッ
キング指示回路９はアンパッキング指示信号を出力す
る。これによりアンパッキング回路４はビットストリー
ムのアンパッキングを行なう。なお、入力されたフレー
ムにオプションの CRCチェックビットが含まれている場
合には、 CRC検出回路３が誤りのチェックを行ない、符
号化されたオーディオデータはオーディオ信号生成回路
６でデコードされて出力端子OUT からオーディオ信号と
して出力される。
【００２６】ここで、同期検出方法及び同期状態の遷移
について、図６の状態遷移図を参照して説明する。な
お、この従来例では、２種類のアンロック状態、即ち第
１のアンロック状態1a及び第２のアンロック状態1bと、
３種類のロック状態、即ち第１のロック状態2a, 第２の
ロック状態2b及び第３のロック状態2cの５種類の状態が
存在するものとする。
について、図６の状態遷移図を参照して説明する。な
お、この従来例では、２種類のアンロック状態、即ち第
１のアンロック状態1a及び第２のアンロック状態1bと、
３種類のロック状態、即ち第１のロック状態2a, 第２の
ロック状態2b及び第３のロック状態2cの５種類の状態が
存在するものとする。
【００２７】第１のアンロック状態1aは、初期状態また
は初期状態において同期が検出されない状態、更に第３
のロック状態2cにおいて同期が検出されない状態、即ち
同期のかかっていないアンロック状態である。この状態
においては、同期状態レジスタ８の出力端子T1a のみか
ら信号”１”が出力され、他の出力端子T1b, T2a, T2b,
T2cからは”０”が出力される。従って、メモリ初期化
指示回路11には信号”１”が与えられてデータメモリ10
が初期化される。また、この第１のアンロック状態1aに
おいては、アンパッキング指示回路９及びミュート指示
回路12の出力信号は共に”０”になり、アンパッキング
の指示及びミュートの指示は行なわれない。なお、この
第１のアンロック状態1aの次の状態は、同期が検出され
ない場合は同一状態を維持し、同期が検出された場合は
第２のアンロック状態1bに遷移する。
は初期状態において同期が検出されない状態、更に第３
のロック状態2cにおいて同期が検出されない状態、即ち
同期のかかっていないアンロック状態である。この状態
においては、同期状態レジスタ８の出力端子T1a のみか
ら信号”１”が出力され、他の出力端子T1b, T2a, T2b,
T2cからは”０”が出力される。従って、メモリ初期化
指示回路11には信号”１”が与えられてデータメモリ10
が初期化される。また、この第１のアンロック状態1aに
おいては、アンパッキング指示回路９及びミュート指示
回路12の出力信号は共に”０”になり、アンパッキング
の指示及びミュートの指示は行なわれない。なお、この
第１のアンロック状態1aの次の状態は、同期が検出され
ない場合は同一状態を維持し、同期が検出された場合は
第２のアンロック状態1bに遷移する。
【００２８】第２のアンロック状態1bは、前フレームの
同期状態が第１のアンロック状態1aであり、且つ、今回
の同期検出で同期を検出したが符号化オーディオデータ
のデコードは未だ行なわないアンロック状態である。こ
の状態においては、同期状態レジスタ８の出力端子T1b
のみから信号”１”が出力され、他の出力端子T1a, T2
a, T2b, T2cからは”０”が出力される。従って、メモ
リ初期化指示回路11には信号”０”が与えられてデータ
メモリ10は初期化されない。また、この第２のアンロッ
ク状態1bにおいては、アンパッキング指示回路９及びミ
ュート指示回路12の出力信号は共に”０”になり、アン
パッキング及びミュートの指示は行なわれない。なお、
この第２のアンロック状態1bの次の状態は、同期が検出
されない場合は第１のアンロック状態1aへ遷移し、同期
が検出された場合は第１のロック状態2aへ遷移する。
同期状態が第１のアンロック状態1aであり、且つ、今回
の同期検出で同期を検出したが符号化オーディオデータ
のデコードは未だ行なわないアンロック状態である。こ
の状態においては、同期状態レジスタ８の出力端子T1b
のみから信号”１”が出力され、他の出力端子T1a, T2
a, T2b, T2cからは”０”が出力される。従って、メモ
リ初期化指示回路11には信号”０”が与えられてデータ
メモリ10は初期化されない。また、この第２のアンロッ
ク状態1bにおいては、アンパッキング指示回路９及びミ
ュート指示回路12の出力信号は共に”０”になり、アン
パッキング及びミュートの指示は行なわれない。なお、
この第２のアンロック状態1bの次の状態は、同期が検出
されない場合は第１のアンロック状態1aへ遷移し、同期
が検出された場合は第１のロック状態2aへ遷移する。
【００２９】第１のロック状態2aは、前フレームの同期
状態が第１乃至第３のロック状態2a, 2b, 2cのいずれ
か、または第２のアンロック状態1bであり、且つ、今回
の同期検出で同期を検出したロック状態である。この状
態においては、同期状態レジスタ８の出力端子T2a のみ
から信号”１”が出力され、他の出力端子T1a, T1b, T2
b, T2c からは”０”が出力される。従って、メモリ初
期化指示回路11には信号”０”が与えられてデータメモ
リ10は初期化されない。また、この第１のロック状態2a
においては、アンパッキング指示回路９の出力信号は”
１”になるのでアンパッキング回路４は入力されたフレ
ームをアンパッキングするが、ミュート指示回路12の出
力信号は”０”になり、ミュートの指示は行なわれな
い。なお、この第１のロック状態2aの次の状態は、同期
が検出されない場合は第２のロック状態2bへ遷移し、同
期が検出された場合は同一状態を維持する。
状態が第１乃至第３のロック状態2a, 2b, 2cのいずれ
か、または第２のアンロック状態1bであり、且つ、今回
の同期検出で同期を検出したロック状態である。この状
態においては、同期状態レジスタ８の出力端子T2a のみ
から信号”１”が出力され、他の出力端子T1a, T1b, T2
b, T2c からは”０”が出力される。従って、メモリ初
期化指示回路11には信号”０”が与えられてデータメモ
リ10は初期化されない。また、この第１のロック状態2a
においては、アンパッキング指示回路９の出力信号は”
１”になるのでアンパッキング回路４は入力されたフレ
ームをアンパッキングするが、ミュート指示回路12の出
力信号は”０”になり、ミュートの指示は行なわれな
い。なお、この第１のロック状態2aの次の状態は、同期
が検出されない場合は第２のロック状態2bへ遷移し、同
期が検出された場合は同一状態を維持する。
【００３０】第２のロック状態2bは、前フレームの同期
状態が第１のロック状態2aであり、且つ、今回の同期検
出で同期が検出されなかったロック状態である。この状
態においては、同期状態レジスタ８の出力端子T2b のみ
から信号”１”が出力され、他の出力端子T1a, T1b, T2
a, T2cからは”０”が出力される。従って、メモリ初期
化指示回路11には信号”０”が与えられてデータメモリ
10は初期化されない。また、この第２のロック状態2bに
おいては、アンパッキング指示回路９の出力信号は”
１”になるのでアンパッキング回路４は入力されたフレ
ームをアンパッキングし、ミュート指示回路12の出力信
号も”１”になるのでセレクタ14a はミュート回路13か
らのミュートデータを選択する。なお、この第２のロッ
ク状態2bの次の状態は、同期が検出されない場合は第３
のロック状態2cへ遷移し、同期が検出された場合は第１
のロック状態2aへ遷移する。
状態が第１のロック状態2aであり、且つ、今回の同期検
出で同期が検出されなかったロック状態である。この状
態においては、同期状態レジスタ８の出力端子T2b のみ
から信号”１”が出力され、他の出力端子T1a, T1b, T2
a, T2cからは”０”が出力される。従って、メモリ初期
化指示回路11には信号”０”が与えられてデータメモリ
10は初期化されない。また、この第２のロック状態2bに
おいては、アンパッキング指示回路９の出力信号は”
１”になるのでアンパッキング回路４は入力されたフレ
ームをアンパッキングし、ミュート指示回路12の出力信
号も”１”になるのでセレクタ14a はミュート回路13か
らのミュートデータを選択する。なお、この第２のロッ
ク状態2bの次の状態は、同期が検出されない場合は第３
のロック状態2cへ遷移し、同期が検出された場合は第１
のロック状態2aへ遷移する。
【００３１】第３のロック状態2cは、前フレームの同期
状態が第２のロック状態2bであり、且つ、今回の同期検
出で同期が検出されなかったロック状態である。この状
態においては、同期状態レジスタ８の出力端子T2c のみ
から信号”１”が出力され、他の出力端子T1a, T1b, T2
a, T2bからは”０”が出力される。従って、メモリ初期
化指示回路11には信号”０”が与えられてデータメモリ
10は初期化されない。また、この第３のロック状態2cに
おいては、アンパッキング指示回路９の出力信号は”
１”になるのでアンパッキング回路４は入力されたフレ
ームをアンパッキングし、ミュート指示回路12の出力信
号も”１”になるのでセレクタ14a はミュート回路13か
らのミュートデータを選択する。なお、この第３のロッ
ク状態2cの次の状態は、同期が検出されなかった場合は
第１のアンロック状態1aへ遷移し、同期が検出された場
合は第１のロック状態2aへ遷移する。
状態が第２のロック状態2bであり、且つ、今回の同期検
出で同期が検出されなかったロック状態である。この状
態においては、同期状態レジスタ８の出力端子T2c のみ
から信号”１”が出力され、他の出力端子T1a, T1b, T2
a, T2bからは”０”が出力される。従って、メモリ初期
化指示回路11には信号”０”が与えられてデータメモリ
10は初期化されない。また、この第３のロック状態2cに
おいては、アンパッキング指示回路９の出力信号は”
１”になるのでアンパッキング回路４は入力されたフレ
ームをアンパッキングし、ミュート指示回路12の出力信
号も”１”になるのでセレクタ14a はミュート回路13か
らのミュートデータを選択する。なお、この第３のロッ
ク状態2cの次の状態は、同期が検出されなかった場合は
第１のアンロック状態1aへ遷移し、同期が検出された場
合は第１のロック状態2aへ遷移する。
【００３２】従って、初期状態である第１のアンロック
状態1aから２回連続して同期が検出された場合に第２の
アンロック状態1bを経て第１のロック状態2aに至り、ロ
ック状態になる。この第１のロック状態2aにおいて同期
が検出され続ける限りはロック状態（第１のロック状態
2a）が維持される。逆に、第１のロック状態2aから３回
連続して同期が検出されない場合には第２のロック状態
2b及び第３のロック状態2cを経て第１のアンロック状態
1aに至り、アンロック状態（第１のアンロック状態1a）
になる。但し、第１のロック状態2aから同期が検出され
ない場合においても、第２のロック状態2bまたは第３の
ロック状態2cにおいて同期が検出されれば、ロック状態
（第１のロック状態2a）に戻る。
状態1aから２回連続して同期が検出された場合に第２の
アンロック状態1bを経て第１のロック状態2aに至り、ロ
ック状態になる。この第１のロック状態2aにおいて同期
が検出され続ける限りはロック状態（第１のロック状態
2a）が維持される。逆に、第１のロック状態2aから３回
連続して同期が検出されない場合には第２のロック状態
2b及び第３のロック状態2cを経て第１のアンロック状態
1aに至り、アンロック状態（第１のアンロック状態1a）
になる。但し、第１のロック状態2aから同期が検出され
ない場合においても、第２のロック状態2bまたは第３の
ロック状態2cにおいて同期が検出されれば、ロック状態
（第１のロック状態2a）に戻る。
【００３３】次に、従来のMPEGオーディオ復号回路の状
態遷移に伴う動作について、図７の模式図に示されてい
るようなビットストリームが入力された場合を例として
説明する。なお、この図７に示されている例では、第１
乃至第ｎ−１フレームの同期ビット部61がいずれも正し
く”111111111111”であり、以下の各フレームの同期ビ
ット部61がたとえばノイズの影響で正しくないとする。
具体的には、第ｎフレームの同期ビット部61が”111111
011111”であり、第ｎ＋１フレームの同期ビット部61
が”111111111110”であり、第ｎ＋２フレームの同期ビ
ット部61が”111111111 …”であるとする。
態遷移に伴う動作について、図７の模式図に示されてい
るようなビットストリームが入力された場合を例として
説明する。なお、この図７に示されている例では、第１
乃至第ｎ−１フレームの同期ビット部61がいずれも正し
く”111111111111”であり、以下の各フレームの同期ビ
ット部61がたとえばノイズの影響で正しくないとする。
具体的には、第ｎフレームの同期ビット部61が”111111
011111”であり、第ｎ＋１フレームの同期ビット部61
が”111111111110”であり、第ｎ＋２フレームの同期ビ
ット部61が”111111111 …”であるとする。
【００３４】なお、この従来のMPEGオーディオ復号回路
では、初期状態である第１のアンロック状態1aから連続
して２回同期が検出された場合、換言すれば連続する２
フレームの同期ビット部61がオール”１”である場合に
同期がとれた（ロックした）と判断してデコード処理を
行なうものとする。
では、初期状態である第１のアンロック状態1aから連続
して２回同期が検出された場合、換言すれば連続する２
フレームの同期ビット部61がオール”１”である場合に
同期がとれた（ロックした）と判断してデコード処理を
行なうものとする。
【００３５】いま、たとえばこの回路が含まれる装置の
電源が投入されたとすると、同期状態は初期状態である
第１のアンロック状態1aになる。この状態においては、
同期状態レジスタ８は出力端子T1a のみから信号”１”
を出力している。この信号はメモリ初期化指示回路11に
メモリ初期化信号として与えられるため、メモリ初期化
指示回路11がデータメモリ10に対して初期化を指示し、
データメモリ10が初期化される。また、アンパッキング
指示回路９及びミュート指示回路12には信号”１”は与
えられないため、アンパッキング及びミュート動作は行
なわれない。なお、データメモリ10の初期化が行なわれ
る間は同期検出回路２での同期検出動作は中断してお
り、データメモリ10の初期化が終了した後に同期検出回
路２が同期検出動作を開始する。
電源が投入されたとすると、同期状態は初期状態である
第１のアンロック状態1aになる。この状態においては、
同期状態レジスタ８は出力端子T1a のみから信号”１”
を出力している。この信号はメモリ初期化指示回路11に
メモリ初期化信号として与えられるため、メモリ初期化
指示回路11がデータメモリ10に対して初期化を指示し、
データメモリ10が初期化される。また、アンパッキング
指示回路９及びミュート指示回路12には信号”１”は与
えられないため、アンパッキング及びミュート動作は行
なわれない。なお、データメモリ10の初期化が行なわれ
る間は同期検出回路２での同期検出動作は中断してお
り、データメモリ10の初期化が終了した後に同期検出回
路２が同期検出動作を開始する。
【００３６】そして、この第１のアンロック状態1aにお
いて図７に示されているようなビットストリームが入力
されると、同期検出回路２が第１フレームの同期ビット
部61の12ビットがオール”１”であること、即ち同期し
ていることを検出する。この時点では同期状態レジスタ
８は第１のアンロック状態1aを保持している (出力端子
T1a のみから信号”１”を出力している) ので、同期状
態制御回路７は次の状態が第２のアンロック状態1bであ
ることを示す信号を同期状態レジスタ８へ出力する。こ
れにより、同期状態は第２のアンロック状態1bに遷移
し、同期状態レジスタ８は出力端子T1b のみから信号”
１”を出力する。また、同期ビット以外のヘッダ情報の
フィールド62がヘッダレジスタ３に書き込まれる。
いて図７に示されているようなビットストリームが入力
されると、同期検出回路２が第１フレームの同期ビット
部61の12ビットがオール”１”であること、即ち同期し
ていることを検出する。この時点では同期状態レジスタ
８は第１のアンロック状態1aを保持している (出力端子
T1a のみから信号”１”を出力している) ので、同期状
態制御回路７は次の状態が第２のアンロック状態1bであ
ることを示す信号を同期状態レジスタ８へ出力する。こ
れにより、同期状態は第２のアンロック状態1bに遷移
し、同期状態レジスタ８は出力端子T1b のみから信号”
１”を出力する。また、同期ビット以外のヘッダ情報の
フィールド62がヘッダレジスタ３に書き込まれる。
【００３７】なお、同期検出回路２による同期検出の実
際は、同期していない状態である第１のアンロック状態
1aにおいては入力されるビットストリームを１ビットづ
つシフトしつつチェックし、ビット列”111111111111”
を検出すると、換言すれば”１”のビットが連続して12
ビット入力した場合に同期検出とする。そして、一旦同
期が検出されるとその後は同期検出回路２はビット列”
111111111111”に続くヘッダ情報からそのフレームのフ
レーム長を計算し、次のフレームの同期ビット位置を求
めて、そこに同期ビット”111111111111”があるか否か
を判断する。
際は、同期していない状態である第１のアンロック状態
1aにおいては入力されるビットストリームを１ビットづ
つシフトしつつチェックし、ビット列”111111111111”
を検出すると、換言すれば”１”のビットが連続して12
ビット入力した場合に同期検出とする。そして、一旦同
期が検出されるとその後は同期検出回路２はビット列”
111111111111”に続くヘッダ情報からそのフレームのフ
レーム長を計算し、次のフレームの同期ビット位置を求
めて、そこに同期ビット”111111111111”があるか否か
を判断する。
【００３８】このようにして第２のアンロック状態1bに
なると、同期状態レジスタ８は出力端子T1b のみから信
号”１”を出力するので、メモリ初期化指示回路11はデ
ータメモリ10を初期化せず、アンパッキング回路４はビ
ットストリームをアンパッキングせず、またオーディオ
信号生成回路６もビットストリームをデコードしない。
なると、同期状態レジスタ８は出力端子T1b のみから信
号”１”を出力するので、メモリ初期化指示回路11はデ
ータメモリ10を初期化せず、アンパッキング回路４はビ
ットストリームをアンパッキングせず、またオーディオ
信号生成回路６もビットストリームをデコードしない。
【００３９】次に、ヘッダレジスタ３に保持されている
第１フレームから得られたヘッダ情報に従って第１フレ
ームのフレーム長が計算され、更にこれに従って第２フ
レームの同期ビット部61の位置が求められる。そして、
その求められた位置で第２フレームの同期ビット”1111
11111111”を同期検出回路２が検出すると、第１フレー
ム及び第２フレームにおいて２回連続して同期が検出さ
れたことになる。この時点では同期状態レジスタ８は第
２のアンロック状態1bを保持している (出力端子T1b の
みから信号”１”を出力している) ので、同期状態制御
回路７は次の状態が第１のロック状態2aであることを示
す信号を同期状態レジスタ８へ出力する。これにより、
同期状態は第１のロック状態2aに遷移し、同期状態レジ
スタ８は出力端子T2a のみから信号”１”を出力する。
またこの際、第２フレームの同期ビットを除くヘッダ情
報62がヘッダレジスタ３に取り込まれる。
第１フレームから得られたヘッダ情報に従って第１フレ
ームのフレーム長が計算され、更にこれに従って第２フ
レームの同期ビット部61の位置が求められる。そして、
その求められた位置で第２フレームの同期ビット”1111
11111111”を同期検出回路２が検出すると、第１フレー
ム及び第２フレームにおいて２回連続して同期が検出さ
れたことになる。この時点では同期状態レジスタ８は第
２のアンロック状態1bを保持している (出力端子T1b の
みから信号”１”を出力している) ので、同期状態制御
回路７は次の状態が第１のロック状態2aであることを示
す信号を同期状態レジスタ８へ出力する。これにより、
同期状態は第１のロック状態2aに遷移し、同期状態レジ
スタ８は出力端子T2a のみから信号”１”を出力する。
またこの際、第２フレームの同期ビットを除くヘッダ情
報62がヘッダレジスタ３に取り込まれる。
【００４０】このような第１のロック状態2aにおいて
は、同期状態レジスタ８は出力端子T2a のみから信号”
１”を出力している。従って、アンパッキング指示回路
９はこの第１のロック状態2aであることを示す信号を同
期状態レジスタ８から受けると、アンパッキング回路４
に対してアンパッキングを指示する。このアンパッキン
グされたデータから CRC検出回路５が CRCエラー判定を
行ない、 CRCエラーがなければアンパッキングされた符
号化オーディオデータはオーディオ信号生成回路６を経
由してデータメモリ10に一旦格納された後にオーディオ
信号生成回路６により読み出されてデコードされる。こ
のオーディオ信号生成回路６が符号化オーディオデータ
をデコードして得られるオーディオ信号はデータメモリ
10に格納された後、適宜のタイミングでオーディオ信号
生成回路６が読み出してセレクタ14a へ出力する。一
方、ミュート指示回路12は第１のロック状態2aであるこ
とを示す信号を同期状態レジスタ８から与えられると、
セレクタ14a に対してミュートを指示する信号を出力す
ることはない。従って、オーディオ信号生成回路６がデ
ータメモリ10から読み出したオーディオ信号がセレクタ
14a を経て出力端子OUTからオーディオ出力信号として
出力される。
は、同期状態レジスタ８は出力端子T2a のみから信号”
１”を出力している。従って、アンパッキング指示回路
９はこの第１のロック状態2aであることを示す信号を同
期状態レジスタ８から受けると、アンパッキング回路４
に対してアンパッキングを指示する。このアンパッキン
グされたデータから CRC検出回路５が CRCエラー判定を
行ない、 CRCエラーがなければアンパッキングされた符
号化オーディオデータはオーディオ信号生成回路６を経
由してデータメモリ10に一旦格納された後にオーディオ
信号生成回路６により読み出されてデコードされる。こ
のオーディオ信号生成回路６が符号化オーディオデータ
をデコードして得られるオーディオ信号はデータメモリ
10に格納された後、適宜のタイミングでオーディオ信号
生成回路６が読み出してセレクタ14a へ出力する。一
方、ミュート指示回路12は第１のロック状態2aであるこ
とを示す信号を同期状態レジスタ８から与えられると、
セレクタ14a に対してミュートを指示する信号を出力す
ることはない。従って、オーディオ信号生成回路６がデ
ータメモリ10から読み出したオーディオ信号がセレクタ
14a を経て出力端子OUTからオーディオ出力信号として
出力される。
【００４１】同期検出回路２はこの第２フレームのデコ
ード処理実行中に次の第３フレームの同期検出を行い、
同期状態制御回路７は次の第３フレームの同期状態を生
成する。同期検出回路２が第３フレームの同期ビット部
61から同期ビット”111111111111”を検出すると、その
結果が同期検出回路２から、現在の第１のロック状態2a
を示す信号が同期状態レジスタ８からそれぞれ与えられ
るので、同期状態制御回路７は次の状態である第１のロ
ック状態2aを示す信号を出力して同期状態レジスタ８に
与える。これにより、同期状態レジスタ８の出力端子T2
a のみが信号”１”を出力する。従って、アンパッキン
グ回路４による入力フレームのアンパッキングが継続し
て行なわれると共にセレクタ14a はオーディオ信号生成
回路６がデータメモリ10から読み出したオーディオ信号
を選択して出力端子OUT から出力する状態を継続する。
ード処理実行中に次の第３フレームの同期検出を行い、
同期状態制御回路７は次の第３フレームの同期状態を生
成する。同期検出回路２が第３フレームの同期ビット部
61から同期ビット”111111111111”を検出すると、その
結果が同期検出回路２から、現在の第１のロック状態2a
を示す信号が同期状態レジスタ８からそれぞれ与えられ
るので、同期状態制御回路７は次の状態である第１のロ
ック状態2aを示す信号を出力して同期状態レジスタ８に
与える。これにより、同期状態レジスタ８の出力端子T2
a のみが信号”１”を出力する。従って、アンパッキン
グ回路４による入力フレームのアンパッキングが継続し
て行なわれると共にセレクタ14a はオーディオ信号生成
回路６がデータメモリ10から読み出したオーディオ信号
を選択して出力端子OUT から出力する状態を継続する。
【００４２】第２フレームの符号化オーディオデータの
デコードが終了すると続いて第３フレームの符号化オー
ディオデータのデコードが行なわれる。その後、第ｎ−
１フレームまで連続して同期が検出されたとすると、そ
の間は連続して第１のロック状態2aが維持される。従っ
てその間は、アンパッキング回路４による入力フレーム
のアンパッキングが継続して行なわれると共にセレクタ
14a はオーディオ信号生成回路６がデータメモリ10から
読み出したオーディオ信号を選択して出力端子OUT から
出力する状態を継続する。
デコードが終了すると続いて第３フレームの符号化オー
ディオデータのデコードが行なわれる。その後、第ｎ−
１フレームまで連続して同期が検出されたとすると、そ
の間は連続して第１のロック状態2aが維持される。従っ
てその間は、アンパッキング回路４による入力フレーム
のアンパッキングが継続して行なわれると共にセレクタ
14a はオーディオ信号生成回路６がデータメモリ10から
読み出したオーディオ信号を選択して出力端子OUT から
出力する状態を継続する。
【００４３】やがて第ｎフレームが入力端子INから入力
されるが、前述したように第ｎフレームの同期ビット
は”111111011111”であるため、同期検出回路２では同
期検出に失敗する。この同期検出の結果及び同期状態レ
ジスタ８から出力されている現在の同期状態（第ｎ−１
フレームの状態）が第１のロック状態2aであることを示
す信号を受け、同期状態制御回路７は次の第ｎフレーム
の状態が第２のロック状態2bであることを示す信号を出
力する。この信号を受けて同期状態レジスタ８は出力端
子T2b のみから信号”１”を出力する。
されるが、前述したように第ｎフレームの同期ビット
は”111111011111”であるため、同期検出回路２では同
期検出に失敗する。この同期検出の結果及び同期状態レ
ジスタ８から出力されている現在の同期状態（第ｎ−１
フレームの状態）が第１のロック状態2aであることを示
す信号を受け、同期状態制御回路７は次の第ｎフレーム
の状態が第２のロック状態2bであることを示す信号を出
力する。この信号を受けて同期状態レジスタ８は出力端
子T2b のみから信号”１”を出力する。
【００４４】ところで、第２のロック状態2bはまだ同期
のかかったロック状態であるので、同期状態レジスタ８
の出力端子T2b のみから信号”１”が出力されることに
よりアンパッキング指示回路９及びミュート指示回路12
の出力信号は共に”１”になる。これにより、アンパッ
キング指示回路９から”１”のアンパッキング指示信号
が出力されるので、第ｎフレームの入力ビットストリー
ムはアンパッキング回路４で分解され、オーディオデー
タ部53から符号化オーディオデータが抽出されてオーデ
ィオ信号生成回路６を経由してデータメモリ10に一旦格
納された後、オーディオ信号生成回路６により読み出さ
れてデコードされ、その結果得られるオーディオ信号は
再度データメモリ10に格納される。ミュート指示回路12
からは”１”のミュート指示信号が出力されるので、セ
レクタ14a はミュート回路13の出力を選択し、第ｎフレ
ームのオーディオデータ部53から得られたオーディオ信
号が出力端子OUT から出力されることはなく、代わりに
ミュートデータが出力される。
のかかったロック状態であるので、同期状態レジスタ８
の出力端子T2b のみから信号”１”が出力されることに
よりアンパッキング指示回路９及びミュート指示回路12
の出力信号は共に”１”になる。これにより、アンパッ
キング指示回路９から”１”のアンパッキング指示信号
が出力されるので、第ｎフレームの入力ビットストリー
ムはアンパッキング回路４で分解され、オーディオデー
タ部53から符号化オーディオデータが抽出されてオーデ
ィオ信号生成回路６を経由してデータメモリ10に一旦格
納された後、オーディオ信号生成回路６により読み出さ
れてデコードされ、その結果得られるオーディオ信号は
再度データメモリ10に格納される。ミュート指示回路12
からは”１”のミュート指示信号が出力されるので、セ
レクタ14a はミュート回路13の出力を選択し、第ｎフレ
ームのオーディオデータ部53から得られたオーディオ信
号が出力端子OUT から出力されることはなく、代わりに
ミュートデータが出力される。
【００４５】この第ｎフレームのデコード（ミュート）
処理中に、同期検出回路２は次の第ｎ＋１フレームの同
期検出を行ない、同期状態制御回路７では次の第ｎ＋１
フレームの同期状態を生成する。
処理中に、同期検出回路２は次の第ｎ＋１フレームの同
期検出を行ない、同期状態制御回路７では次の第ｎ＋１
フレームの同期状態を生成する。
【００４６】第ｎ＋１フレームの同期ビットは”111111
111110”であるので、同期検出回路２は再度同期検出に
失敗する。この結果及び同期状態レジスタ８が出力して
いる現在の同期状態（第ｎフレームの状態）である第２
のロック状態2bであることを示す信号を受け、同期状態
制御回路７は次の第ｎ＋１フレームの状態が第３のロッ
ク状態2cであることを示す信号を出力する。この信号を
受けて同期状態レジスタ８は出力端子T2c のみから信
号”１”を出力する。
111110”であるので、同期検出回路２は再度同期検出に
失敗する。この結果及び同期状態レジスタ８が出力して
いる現在の同期状態（第ｎフレームの状態）である第２
のロック状態2bであることを示す信号を受け、同期状態
制御回路７は次の第ｎ＋１フレームの状態が第３のロッ
ク状態2cであることを示す信号を出力する。この信号を
受けて同期状態レジスタ８は出力端子T2c のみから信
号”１”を出力する。
【００４７】ところで、第３のロック状態2cもまだ同期
のかかったロック状態であるので、同期状態レジスタ８
の出力端子T2c のみから信号”１”が出力されることに
よりその直前の第ｎフレームの場合と同様にアンパッキ
ング指示回路９及びミュート指示回路12の出力信号は共
に”１”になる。これにより、アンパッキング指示回路
９から”１”のアンパッキング指示信号が出力されるの
で、第ｎ＋１フレームの入力ビットストリームはアンパ
ッキング回路４で分解され、オーディオデータ部53から
符号化オーディオデータが抽出されてオーディオ信号生
成回路６を経由してデータメモリ10に一旦格納された
後、オーディオ信号生成回路６により読み出されてデコ
ードされ、その結果得られるオーディオ信号は再度デー
タメモリ10に格納される。一方、ミュート指示回路12か
らも”１”のミュート指示信号が出力されるので、セレ
クタ14a はミュート回路13の出力を選択し、第ｎ＋１フ
レームのオーディオデータが出力端子OUT から出力され
ることはなく、代わりにミュートデータが出力される。
のかかったロック状態であるので、同期状態レジスタ８
の出力端子T2c のみから信号”１”が出力されることに
よりその直前の第ｎフレームの場合と同様にアンパッキ
ング指示回路９及びミュート指示回路12の出力信号は共
に”１”になる。これにより、アンパッキング指示回路
９から”１”のアンパッキング指示信号が出力されるの
で、第ｎ＋１フレームの入力ビットストリームはアンパ
ッキング回路４で分解され、オーディオデータ部53から
符号化オーディオデータが抽出されてオーディオ信号生
成回路６を経由してデータメモリ10に一旦格納された
後、オーディオ信号生成回路６により読み出されてデコ
ードされ、その結果得られるオーディオ信号は再度デー
タメモリ10に格納される。一方、ミュート指示回路12か
らも”１”のミュート指示信号が出力されるので、セレ
クタ14a はミュート回路13の出力を選択し、第ｎ＋１フ
レームのオーディオデータが出力端子OUT から出力され
ることはなく、代わりにミュートデータが出力される。
【００４８】そして、次の第ｎ＋２フレームの同期検出
において、同期検出回路２が同期ビットを検出すれば第
ｎ＋２フレームの同期状態は第１のロック状態2aに戻
り、同期検出に失敗すれば初期状態である第１のアンロ
ック状態1aに戻る。
において、同期検出回路２が同期ビットを検出すれば第
ｎ＋２フレームの同期状態は第１のロック状態2aに戻
り、同期検出に失敗すれば初期状態である第１のアンロ
ック状態1aに戻る。
【００４９】同期検出に失敗して第１のアンロック状態
1aに戻った場合、同期状態レジスタ８は同期状態制御回
路７から第１のアンロック状態1aを示す信号を与えられ
て出力端子T1a のみから信号”１”を出力する。この信
号はメモリ初期化指示回路11にメモリ初期化信号として
与えられるため、メモリ初期化指示回路11がデータメモ
リ10に対して初期化を指示し、データメモリ10は初期化
される。このデータメモリ10の初期化が行なわれる間は
同期検出回路２での同期検出動作は中断させられてお
り、データメモリ10の初期化が終了した後に同期検出回
路２が同期検出動作を再度行なう。
1aに戻った場合、同期状態レジスタ８は同期状態制御回
路７から第１のアンロック状態1aを示す信号を与えられ
て出力端子T1a のみから信号”１”を出力する。この信
号はメモリ初期化指示回路11にメモリ初期化信号として
与えられるため、メモリ初期化指示回路11がデータメモ
リ10に対して初期化を指示し、データメモリ10は初期化
される。このデータメモリ10の初期化が行なわれる間は
同期検出回路２での同期検出動作は中断させられてお
り、データメモリ10の初期化が終了した後に同期検出回
路２が同期検出動作を再度行なう。
【００５０】
【発明が解決しようとする課題】以上のように、従来の
オーディオ復号回路では、第１のロック状態2aから同期
が取れずに第１のアンロック状態1aへと遷移した場合、
次の同期検出を行なう前の第１のアンロック状態1aであ
る期間中にデータメモリを初期化する必要があり、デー
タメモリを初期化する時間が余分にかかるという問題が
あった。
オーディオ復号回路では、第１のロック状態2aから同期
が取れずに第１のアンロック状態1aへと遷移した場合、
次の同期検出を行なう前の第１のアンロック状態1aであ
る期間中にデータメモリを初期化する必要があり、デー
タメモリを初期化する時間が余分にかかるという問題が
あった。
【００５１】また、従来の同期検出方法では、第１のア
ンロック状態1aである場合に入力されるビットストリー
ムを１ビットづつシフトしつつチェックし、換言すれば
ビット列”111111111111”を検出するまで同期検出回路
２でチェックしていた。そして、一旦同期が検出される
と次の状態である第２のアンロック状態1bに遷移し、ビ
ット列”111111111111”に続くヘッダ情報からそのフレ
ーム長を計算し、更に次のフレームの同期ビット位置を
求め、そこに同期ビット”111111111111”があるか否か
を同期検出回路２で判断していた。
ンロック状態1aである場合に入力されるビットストリー
ムを１ビットづつシフトしつつチェックし、換言すれば
ビット列”111111111111”を検出するまで同期検出回路
２でチェックしていた。そして、一旦同期が検出される
と次の状態である第２のアンロック状態1bに遷移し、ビ
ット列”111111111111”に続くヘッダ情報からそのフレ
ーム長を計算し、更に次のフレームの同期ビット位置を
求め、そこに同期ビット”111111111111”があるか否か
を同期検出回路２で判断していた。
【００５２】このため、たとえば第１のアンロック状態
1aである場合に本来の同期ビットでないビットストリー
ムの位置に同期ビットと同一のビット列”11111111111
1”が存在する場合には誤って同期検出状態になり、第
２のアンロック状態1bに遷移する。更に、この誤った同
期検出に基づいて次のフレームの同期ビット位置で同期
検出が行なわれても同期検出は出来ず、再度第１のアン
ロック状態1aに戻る。このように、同期ビット以外のビ
ット列で”１”が12ビット連続する( ”11111111111
1”) ビットパターンを多く含むビットストリームが入
力された場合には正しく同期をとることが困難になり、
ロック状態に遷移するのに時間を要するという問題点が
あった。
1aである場合に本来の同期ビットでないビットストリー
ムの位置に同期ビットと同一のビット列”11111111111
1”が存在する場合には誤って同期検出状態になり、第
２のアンロック状態1bに遷移する。更に、この誤った同
期検出に基づいて次のフレームの同期ビット位置で同期
検出が行なわれても同期検出は出来ず、再度第１のアン
ロック状態1aに戻る。このように、同期ビット以外のビ
ット列で”１”が12ビット連続する( ”11111111111
1”) ビットパターンを多く含むビットストリームが入
力された場合には正しく同期をとることが困難になり、
ロック状態に遷移するのに時間を要するという問題点が
あった。
【００５３】本発明は、上記したような問題点を解消す
るためになされたものであり、同期状態から非同期状態
に遷移した場合に必要となるデータメモリの初期化のた
めの時間を短縮させることが可能な技術の提供を第１の
目的とする。
るためになされたものであり、同期状態から非同期状態
に遷移した場合に必要となるデータメモリの初期化のた
めの時間を短縮させることが可能な技術の提供を第１の
目的とする。
【００５４】また、同期検出判定時に同期情報と同一内
容のビット列を有する情報が入力された場合にも、誤検
出の可能性を小さくすることが可能な同期制御のための
技術の提供を目的とする。
容のビット列を有する情報が入力された場合にも、誤検
出の可能性を小さくすることが可能な同期制御のための
技術の提供を目的とする。
【００５５】更に、処理対象となっているフレームにエ
ラーが含まれている場合には同期検出を行なわないよう
にして、無駄な処理を回避し得る技術の提供をも目的と
する。
ラーが含まれている場合には同期検出を行なわないよう
にして、無駄な処理を回避し得る技術の提供をも目的と
する。
【００５６】
【課題を解決するための手段】本発明の請求項１に係る
符号化信号の復号回路は、復号されるべき符号化信号の
サンプルデータと、一処理単位であるフレームの開始位
置を示す同期情報とで構成されるフレームが複数連続し
たビットストリームを処理対象とする符号化信号の復号
回路であって、ビットストリームの各フレームのサンプ
ルデータを復号するデコード手段と、同期状態，非同期
状態及び両者間の遷移状態を示す情報を保持すると共に
その状態を示す状態信号を出力する同期状態保持手段
と、入力ビットストリームに含まれる同期情報に基づい
て同期状態であるか、非同期状態であるかを検出し、そ
の検出結果を同期検出信号として出力する同期検出手段
と、同期検出手段が出力する同期検出信号と、同期状態
保持手段が出力する状態信号とから次の同期状態を判定
すると共に判定結果を同期状態保持手段に保持させる同
期状態制御手段と、非同期状態においてその記憶内容が
初期化され、デコード手段により得られた復号信号を蓄
積して所定のタイミングで出力する記憶手段と、記憶手
段の記憶内容を初期状態にするデータを発生する初期デ
ータ発生手段と、同期状態から非同期状態への遷移状態
であることを示す状態信号を同期状態保持手段が出力し
た場合に、デコード手段の出力に代えて初期データ発生
手段が発生したデータを記憶手段に格納させる記憶手段
初期化手段とを備えたことを特徴とする。
符号化信号の復号回路は、復号されるべき符号化信号の
サンプルデータと、一処理単位であるフレームの開始位
置を示す同期情報とで構成されるフレームが複数連続し
たビットストリームを処理対象とする符号化信号の復号
回路であって、ビットストリームの各フレームのサンプ
ルデータを復号するデコード手段と、同期状態，非同期
状態及び両者間の遷移状態を示す情報を保持すると共に
その状態を示す状態信号を出力する同期状態保持手段
と、入力ビットストリームに含まれる同期情報に基づい
て同期状態であるか、非同期状態であるかを検出し、そ
の検出結果を同期検出信号として出力する同期検出手段
と、同期検出手段が出力する同期検出信号と、同期状態
保持手段が出力する状態信号とから次の同期状態を判定
すると共に判定結果を同期状態保持手段に保持させる同
期状態制御手段と、非同期状態においてその記憶内容が
初期化され、デコード手段により得られた復号信号を蓄
積して所定のタイミングで出力する記憶手段と、記憶手
段の記憶内容を初期状態にするデータを発生する初期デ
ータ発生手段と、同期状態から非同期状態への遷移状態
であることを示す状態信号を同期状態保持手段が出力し
た場合に、デコード手段の出力に代えて初期データ発生
手段が発生したデータを記憶手段に格納させる記憶手段
初期化手段とを備えたことを特徴とする。
【００５７】また、本発明の請求項２に係る符号化信号
の復号回路は、復号されるべき符号化信号のサンプルデ
ータと、一処理単位であるフレームの開始位置を示す同
期情報及び１フレームに含まれるサンプルデータ数が比
較的小なる第１の種類のフレームであることまたは１フ
レームに含まれるサンプルデータ数が比較的大なる第２
の種類のフレームであることを示す情報を含むヘッダ情
報とで構成されるフレームが複数連続したビットストリ
ームを処理対象とする符号化信号の復号回路であって、
ビットストリームの各フレームのサンプルデータを復号
するデコード手段と、ビットストリームの各ヘッダ情報
を抽出するヘッダ情報抽出手段と、同期状態，非同期状
態及び両者間の遷移状態を示す情報を保持すると共にそ
の状態を示す状態信号を出力する同期状態保持手段と、
ヘッダ情報抽出手段が抽出したヘッダ情報に含まれる同
期情報に基づいて同期状態であるか、非同期状態である
かを検出し、その検出結果を同期検出信号として出力す
る同期検出手段と、ヘッダ情報抽出手段が抽出したヘッ
ダ情報に基づいてそのフレームが第１の種類のフレーム
であるかまたは第２の種類のフレームであるかを判定す
る判定手段と、判定手段の判定結果と、同期検出手段が
出力する同期検出信号と、同期状態保持手段が出力する
状態信号とから、少なくとも次の状態が、初期状態また
は同期状態が検出されなかったことを示す第１の状態で
あるか、同期状態が検出されたことを示す第２の状態で
あるか、第２の状態であり且つヘッダレジスタの内容が
第１の種類のフレームであることを示している状態か
ら、同期状態が検出されなかったことを示す第３の状態
であるか、または第２の状態であり且つヘッダレジスタ
の内容が第２の種類のフレームであることを示している
状態から、同期状態が検出されなかったことを示す第４
の状態であるかを判定すると共に判定結果を同期状態保
持手段に保持させる同期状態制御手段と、少なくとも第
２の種類のフレームのサンプルデータ数に対応する記憶
容量を有し、非同期状態においてその記憶内容が初期化
され、デコード手段により得られた復号信号を蓄積して
所定のタイミングで出力する記憶手段と、記憶手段の記
憶内容を初期状態にするデータを発生する初期データ発
生手段と、判定手段が第１の種類のフレームを処理中で
あると判定し且つ同期状態保持手段が第３及び第４の状
態を検出している場合、または判定手段が第２の種類の
フレームを処理中であると判定し且つ同期状態保持手段
が第４の状態を検出している場合に、デコード手段の出
力に代えて初期データ発生手段が発生したデータを記憶
手段に格納させる記憶手段初期化手段とを備えたことを
特徴とする。
の復号回路は、復号されるべき符号化信号のサンプルデ
ータと、一処理単位であるフレームの開始位置を示す同
期情報及び１フレームに含まれるサンプルデータ数が比
較的小なる第１の種類のフレームであることまたは１フ
レームに含まれるサンプルデータ数が比較的大なる第２
の種類のフレームであることを示す情報を含むヘッダ情
報とで構成されるフレームが複数連続したビットストリ
ームを処理対象とする符号化信号の復号回路であって、
ビットストリームの各フレームのサンプルデータを復号
するデコード手段と、ビットストリームの各ヘッダ情報
を抽出するヘッダ情報抽出手段と、同期状態，非同期状
態及び両者間の遷移状態を示す情報を保持すると共にそ
の状態を示す状態信号を出力する同期状態保持手段と、
ヘッダ情報抽出手段が抽出したヘッダ情報に含まれる同
期情報に基づいて同期状態であるか、非同期状態である
かを検出し、その検出結果を同期検出信号として出力す
る同期検出手段と、ヘッダ情報抽出手段が抽出したヘッ
ダ情報に基づいてそのフレームが第１の種類のフレーム
であるかまたは第２の種類のフレームであるかを判定す
る判定手段と、判定手段の判定結果と、同期検出手段が
出力する同期検出信号と、同期状態保持手段が出力する
状態信号とから、少なくとも次の状態が、初期状態また
は同期状態が検出されなかったことを示す第１の状態で
あるか、同期状態が検出されたことを示す第２の状態で
あるか、第２の状態であり且つヘッダレジスタの内容が
第１の種類のフレームであることを示している状態か
ら、同期状態が検出されなかったことを示す第３の状態
であるか、または第２の状態であり且つヘッダレジスタ
の内容が第２の種類のフレームであることを示している
状態から、同期状態が検出されなかったことを示す第４
の状態であるかを判定すると共に判定結果を同期状態保
持手段に保持させる同期状態制御手段と、少なくとも第
２の種類のフレームのサンプルデータ数に対応する記憶
容量を有し、非同期状態においてその記憶内容が初期化
され、デコード手段により得られた復号信号を蓄積して
所定のタイミングで出力する記憶手段と、記憶手段の記
憶内容を初期状態にするデータを発生する初期データ発
生手段と、判定手段が第１の種類のフレームを処理中で
あると判定し且つ同期状態保持手段が第３及び第４の状
態を検出している場合、または判定手段が第２の種類の
フレームを処理中であると判定し且つ同期状態保持手段
が第４の状態を検出している場合に、デコード手段の出
力に代えて初期データ発生手段が発生したデータを記憶
手段に格納させる記憶手段初期化手段とを備えたことを
特徴とする。
【００５８】また、本発明の請求項３に係る符号化信号
の復号回路は、上記請求項１及び２の符号化信号の復号
回路であって、更に１フレーム単位のエラー検出のため
のエラー検出情報を各フレームに含み、ビットストリー
ムの各エラー検出情報を抽出してエラーの有無を判定す
るエラー判定手段を備え、同期検出手段は、エラー判定
手段がエラーがないと判定した場合にのみ、ヘッダ情報
抽出手段が抽出したヘッダ情報に含まれる同期情報に基
づいて同期状態であるか、非同期状態であるかの検出を
行なうべくなしてあることを特徴とする。
の復号回路は、上記請求項１及び２の符号化信号の復号
回路であって、更に１フレーム単位のエラー検出のため
のエラー検出情報を各フレームに含み、ビットストリー
ムの各エラー検出情報を抽出してエラーの有無を判定す
るエラー判定手段を備え、同期検出手段は、エラー判定
手段がエラーがないと判定した場合にのみ、ヘッダ情報
抽出手段が抽出したヘッダ情報に含まれる同期情報に基
づいて同期状態であるか、非同期状態であるかの検出を
行なうべくなしてあることを特徴とする。
【００５９】また、本発明の請求項４に係るオーディオ
復号回路の同期制御方法は、復号されるべき符号化信号
のサンプルデータと、一処理単位であるフレームの開始
位置を示す同期情報及び１フレームに含まれるサンプル
データ数が比較的小なる第１の種類のフレームであるこ
とまたは１フレームに含まれるサンプルデータ数が比較
的大なる第２の種類のフレームであることを示す情報を
含むヘッダ情報とで構成されるフレームが複数連続した
ビットストリームを処理対象とする符号化信号の復号回
路の同期制御方法であって、ビットストリームの各ヘッ
ダ情報を抽出し、抽出されたヘッダ情報に含まれる同期
情報に基づいて同期状態であるか、非同期状態であるか
を検出し、抽出されたヘッダ情報に基づいてそのフレー
ムが第１の種類のフレームであるかまたは第２の種類の
フレームであるかを判定し、フレームの種類の判定結果
と、同期検出の結果と、現在の状態とから、少なくとも
次の状態が、初期状態または同期状態が検出されなかっ
たことを示す第１の状態であるか、同期状態が検出され
たことを示す第２の状態であるか、第２の状態であり且
つヘッダレジスタの内容が第１の種類のフレームである
ことを示している状態から、同期状態が検出されなかっ
たことを示す第３の状態であるか、または第２の状態で
あり且つヘッダレジスタの内容が第２の種類のフレーム
であることを示している状態から、同期状態が検出され
なかったことを示す第４の状態であるかを判定すること
により同期制御を行なうことを特徴とする。
復号回路の同期制御方法は、復号されるべき符号化信号
のサンプルデータと、一処理単位であるフレームの開始
位置を示す同期情報及び１フレームに含まれるサンプル
データ数が比較的小なる第１の種類のフレームであるこ
とまたは１フレームに含まれるサンプルデータ数が比較
的大なる第２の種類のフレームであることを示す情報を
含むヘッダ情報とで構成されるフレームが複数連続した
ビットストリームを処理対象とする符号化信号の復号回
路の同期制御方法であって、ビットストリームの各ヘッ
ダ情報を抽出し、抽出されたヘッダ情報に含まれる同期
情報に基づいて同期状態であるか、非同期状態であるか
を検出し、抽出されたヘッダ情報に基づいてそのフレー
ムが第１の種類のフレームであるかまたは第２の種類の
フレームであるかを判定し、フレームの種類の判定結果
と、同期検出の結果と、現在の状態とから、少なくとも
次の状態が、初期状態または同期状態が検出されなかっ
たことを示す第１の状態であるか、同期状態が検出され
たことを示す第２の状態であるか、第２の状態であり且
つヘッダレジスタの内容が第１の種類のフレームである
ことを示している状態から、同期状態が検出されなかっ
たことを示す第３の状態であるか、または第２の状態で
あり且つヘッダレジスタの内容が第２の種類のフレーム
であることを示している状態から、同期状態が検出され
なかったことを示す第４の状態であるかを判定すること
により同期制御を行なうことを特徴とする。
【００６０】
【００６１】
【００６２】
【発明の実施の形態】以下、本発明をその実施の形態を
示す図面に基づいて詳述する。なお、本発明はコード化
されたディジタルオーディオ信号を処理対象とするオー
ディオ復号回路及びその同期制御方法, 同期検出制御回
路, 同期検出制御方式であり、前述の図４に符号化フレ
ームの構成が示されているMPEG(Moving Picture Expert
s Group)オーディオ信号符号化方式による信号を処理対
象の一例とする。
示す図面に基づいて詳述する。なお、本発明はコード化
されたディジタルオーディオ信号を処理対象とするオー
ディオ復号回路及びその同期制御方法, 同期検出制御回
路, 同期検出制御方式であり、前述の図４に符号化フレ
ームの構成が示されているMPEG(Moving Picture Expert
s Group)オーディオ信号符号化方式による信号を処理対
象の一例とする。
【００６３】〔実施の形態１〕図１は本発明のMPEGオー
ディオ復号回路の実施の形態１の構成例を示すブロック
図である。なお、以下の説明においては処理対象のビッ
トストリームに CRCチェックビット部52が含まれている
ものとする。
ディオ復号回路の実施の形態１の構成例を示すブロック
図である。なお、以下の説明においては処理対象のビッ
トストリームに CRCチェックビット部52が含まれている
ものとする。
【００６４】図１において、参照符号INはMPEGオーディ
オビットストリームの入力端子を、OUT はオーディオ出
力信号の出力端子をそれぞれ示している。なお、入力端
子INに入力されるMPEGオーディオビットストリームのソ
ースとしては、衛星放送等の電波, ディジタルディスク
等の記録媒体等が考えられる。また、出力端子OUT から
出力されるオーディオ信号はディジタル音声信号であ
り、 D/A変換後にアナログ音声信号として出力するか、
またはディジタル信号のままで他の記録媒体に記録する
ことも可能である。
オビットストリームの入力端子を、OUT はオーディオ出
力信号の出力端子をそれぞれ示している。なお、入力端
子INに入力されるMPEGオーディオビットストリームのソ
ースとしては、衛星放送等の電波, ディジタルディスク
等の記録媒体等が考えられる。また、出力端子OUT から
出力されるオーディオ信号はディジタル音声信号であ
り、 D/A変換後にアナログ音声信号として出力するか、
またはディジタル信号のままで他の記録媒体に記録する
ことも可能である。
【００６５】参照符号１はヘッダ抽出回路を示してお
り、入力端子INから入力されたMPEGオーディオビットス
トリームからヘッダ情報部51を抽出する。このヘッダ抽
出回路１により抽出されたヘッダ情報部51は同期検出回
路２及びヘッダレジスタ３に与えられる。また、ヘッダ
抽出回路１からアンパッキング回路４へは入力されたビ
ットストリームの CRCチェックビット部52及びオーディ
オデータ部53がそのまま出力される。
り、入力端子INから入力されたMPEGオーディオビットス
トリームからヘッダ情報部51を抽出する。このヘッダ抽
出回路１により抽出されたヘッダ情報部51は同期検出回
路２及びヘッダレジスタ３に与えられる。また、ヘッダ
抽出回路１からアンパッキング回路４へは入力されたビ
ットストリームの CRCチェックビット部52及びオーディ
オデータ部53がそのまま出力される。
【００６６】同期検出回路２はヘッダ抽出回路１により
抽出されたヘッダ情報部51から同期ビット部61を検出し
て同期判定を行なう。この同期検出回路２による同期判
定結果、具体的には連続する12ビット全てが”１”であ
るか否かの情報は同期状態制御回路７に与えられる。ま
た、ヘッダレジスタ３はヘッダ抽出回路１が抽出したヘ
ッダ情報部51から同期ビット部61を除いた部分のフィー
ルド62の内容を保持する。
抽出されたヘッダ情報部51から同期ビット部61を検出し
て同期判定を行なう。この同期検出回路２による同期判
定結果、具体的には連続する12ビット全てが”１”であ
るか否かの情報は同期状態制御回路７に与えられる。ま
た、ヘッダレジスタ３はヘッダ抽出回路１が抽出したヘ
ッダ情報部51から同期ビット部61を除いた部分のフィー
ルド62の内容を保持する。
【００６７】アンパッキング回路４は、後述するアンパ
ッキング指示回路９からの指示に応じて、ヘッダ抽出回
路１から出力されるビットストリームを CRCチェックビ
ット部52, オーディオデータ部53にアンパッキング（分
解）する。このアンパッキング回路４によりアンパッキ
ングされたデータは CRC検出回路５及びオーディオ信号
生成回路６に与えられる。
ッキング指示回路９からの指示に応じて、ヘッダ抽出回
路１から出力されるビットストリームを CRCチェックビ
ット部52, オーディオデータ部53にアンパッキング（分
解）する。このアンパッキング回路４によりアンパッキ
ングされたデータは CRC検出回路５及びオーディオ信号
生成回路６に与えられる。
【００６８】CRC検出回路５はアンパッキング回路４か
ら出力されるデータから CRCチェックビット部52を取り
込んでエラーチェックを行なう。
ら出力されるデータから CRCチェックビット部52を取り
込んでエラーチェックを行なう。
【００６９】オーディオ信号生成回路６はアンパッキン
グ回路４とセレクタ21と出力端子OUT との間のデータの
転送機能及び符号化オーディオデータのデコード機能を
併せて有していることは前述の従来例と同様である。
グ回路４とセレクタ21と出力端子OUT との間のデータの
転送機能及び符号化オーディオデータのデコード機能を
併せて有していることは前述の従来例と同様である。
【００７０】具体的には、オーディオ信号生成回路６は
以下の機能を有する。第１は、アンパッキング回路４に
よりアンパッキングされた符号化オーディオデータをセ
レクタ21へ出力してデータメモリ10に一旦蓄積させる機
能である。第２は、データメモリ10に蓄積されている符
号化オーディオデータをセレクタ21を経由して読み出し
てデコードし、そのデコード結果であるオーディオ信号
を再度セレクタ21へ出力してデータメモリ10に蓄積させ
る機能である。第３は、データメモリ10に蓄積されてい
るデコード済みのオーディオ信号をセレクタ21経由で読
み出して出力端子OUT へ出力する機能である。
以下の機能を有する。第１は、アンパッキング回路４に
よりアンパッキングされた符号化オーディオデータをセ
レクタ21へ出力してデータメモリ10に一旦蓄積させる機
能である。第２は、データメモリ10に蓄積されている符
号化オーディオデータをセレクタ21を経由して読み出し
てデコードし、そのデコード結果であるオーディオ信号
を再度セレクタ21へ出力してデータメモリ10に蓄積させ
る機能である。第３は、データメモリ10に蓄積されてい
るデコード済みのオーディオ信号をセレクタ21経由で読
み出して出力端子OUT へ出力する機能である。
【００７１】データメモリ10は、上述のように、アンパ
ッキング回路４によりアンパッキングされた符号化オー
ディオデータをオーディオ信号生成回路６及びセレクタ
21経由で一旦蓄積すると共にそれがオーディオ信号生成
回路６でデコードされた結果のオーディオ信号をも蓄積
する。このようなセレクタ21を経由してのオーディオ信
号生成回路６とデータメモリ10との間のデータの転送は
オーディオ信号の最終的な出力タイミングを調整するた
めに行なわれる。
ッキング回路４によりアンパッキングされた符号化オー
ディオデータをオーディオ信号生成回路６及びセレクタ
21経由で一旦蓄積すると共にそれがオーディオ信号生成
回路６でデコードされた結果のオーディオ信号をも蓄積
する。このようなセレクタ21を経由してのオーディオ信
号生成回路６とデータメモリ10との間のデータの転送は
オーディオ信号の最終的な出力タイミングを調整するた
めに行なわれる。
【００７２】”０”発生回路20はデータ”０”の信号を
常時発生してセレクタ21へ出力している。
常時発生してセレクタ21へ出力している。
【００７３】従って、セレクタ21がオーディオ信号生成
回路６とデータメモリ10とを接続している場合には、ア
ンパッキング回路４から出力される符号化オーディオデ
ータがオーディオ信号生成回路６を経由してデータメモ
リ10に蓄積され、逆にデータメモリ10に蓄積されている
符号化オーディオデータがオーディオ信号生成回路６へ
出力されてデコードされる。また、セレクタ21が”０”
発生回路20とデータメモリ10とを接続している場合に
は、”０”発生回路20が発生したデータ”０”がデータ
メモリ10に蓄積される。
回路６とデータメモリ10とを接続している場合には、ア
ンパッキング回路４から出力される符号化オーディオデ
ータがオーディオ信号生成回路６を経由してデータメモ
リ10に蓄積され、逆にデータメモリ10に蓄積されている
符号化オーディオデータがオーディオ信号生成回路６へ
出力されてデコードされる。また、セレクタ21が”０”
発生回路20とデータメモリ10とを接続している場合に
は、”０”発生回路20が発生したデータ”０”がデータ
メモリ10に蓄積される。
【００７４】同期状態制御回路７は同期検出回路２によ
る同期判定結果と後述する同期状態レジスタ８が現在保
持している同期状態とから５種類の状態（２種類のアン
ロック状態及び３種類のロック状態）の内のいずれかを
次の同期状態として生成する。その状態遷移の詳細は後
述するが、同期状態制御回路７により生成された同期状
態は同期状態レジスタ８に与えられる。
る同期判定結果と後述する同期状態レジスタ８が現在保
持している同期状態とから５種類の状態（２種類のアン
ロック状態及び３種類のロック状態）の内のいずれかを
次の同期状態として生成する。その状態遷移の詳細は後
述するが、同期状態制御回路７により生成された同期状
態は同期状態レジスタ８に与えられる。
【００７５】同期状態レジスタ８は同期状態制御回路７
が生成した同期状態を保持し、アンパッキング指示回路
９及びミュート指示回路12に与えると共に同期状態制御
回路７へフィードバックする。具体的には、同期状態レ
ジスタ８には後述する５種類の状態それぞれに対応した
信号の出力端子T1a, T1b, T2a, T2b, T2c が備えられて
いる。そして、これらの出力端子T1a, T1b, T2a, T2b,
T2c の内の同期状態制御回路７から与えられる同期状態
に対応した一つが信号”１”を、他の出力端子が信号”
０”をそれぞれ出力する。
が生成した同期状態を保持し、アンパッキング指示回路
９及びミュート指示回路12に与えると共に同期状態制御
回路７へフィードバックする。具体的には、同期状態レ
ジスタ８には後述する５種類の状態それぞれに対応した
信号の出力端子T1a, T1b, T2a, T2b, T2c が備えられて
いる。そして、これらの出力端子T1a, T1b, T2a, T2b,
T2c の内の同期状態制御回路７から与えられる同期状態
に対応した一つが信号”１”を、他の出力端子が信号”
０”をそれぞれ出力する。
【００７６】アンパッキング指示回路９は同期状態レジ
スタ８の内容が同期がかかっているロック状態である場
合にアンパッキング回路４にアンパッキングを指示す
る。より具体的には、アンパッキング指示回路９は３入
力のORゲートで構成されており、同期状態レジスタ８の
出力端子の内のロック状態である場合に信号”１”を出
力するT2a, T2b, T2c からの出力信号が与えられてい
る。従って、それらの出力端子T2a, T2b, T2c の内のい
ずれか一つから信号”１”が出力されている場合に、ア
ンパッキング指示回路９は信号”１”をアンパッキング
回路４に与えてアンパッキングを指示する。
スタ８の内容が同期がかかっているロック状態である場
合にアンパッキング回路４にアンパッキングを指示す
る。より具体的には、アンパッキング指示回路９は３入
力のORゲートで構成されており、同期状態レジスタ８の
出力端子の内のロック状態である場合に信号”１”を出
力するT2a, T2b, T2c からの出力信号が与えられてい
る。従って、それらの出力端子T2a, T2b, T2c の内のい
ずれか一つから信号”１”が出力されている場合に、ア
ンパッキング指示回路９は信号”１”をアンパッキング
回路４に与えてアンパッキングを指示する。
【００７７】このようにしてアンパッキング指示回路９
からアンパッキングの指示が与えられることにより、ア
ンパッキング回路４は前述の如くヘッダ抽出回路１から
出力されるビットストリームを CRCチェックビット部5
2, オーディオデータ部53にアンパッキング（分解）す
る。
からアンパッキングの指示が与えられることにより、ア
ンパッキング回路４は前述の如くヘッダ抽出回路１から
出力されるビットストリームを CRCチェックビット部5
2, オーディオデータ部53にアンパッキング（分解）す
る。
【００７８】ミュート指示回路12は同期状態レジスタ８
の内容が同期がかかっているある特定の状態である場合
にミュートを指示する信号を出力する。より具体的に
は、ミュート指示回路12は２入力のORゲートで構成され
ており、同期状態レジスタ８の出力端子の内のロック状
態である場合に信号”１”を出力するT2b, T2cからの出
力信号が与えられている。従って、それらの出力端子T2
b, T2cの内のいずれか一つから信号”１”が出力されて
いる場合に、ミュート指示回路12は信号”１”を出力す
る。このミュート指示回路12から出力される信号”１”
はミュートを指示する信号としてセレクタ21に与えられ
てその選択制御に使用される。
の内容が同期がかかっているある特定の状態である場合
にミュートを指示する信号を出力する。より具体的に
は、ミュート指示回路12は２入力のORゲートで構成され
ており、同期状態レジスタ８の出力端子の内のロック状
態である場合に信号”１”を出力するT2b, T2cからの出
力信号が与えられている。従って、それらの出力端子T2
b, T2cの内のいずれか一つから信号”１”が出力されて
いる場合に、ミュート指示回路12は信号”１”を出力す
る。このミュート指示回路12から出力される信号”１”
はミュートを指示する信号としてセレクタ21に与えられ
てその選択制御に使用される。
【００７９】メモリ初期化指示回路11は、リセット端子
RST からリセット信号が入力された場合に初期化信号を
出力してデータメモリ10の内容を初期化する。
RST からリセット信号が入力された場合に初期化信号を
出力してデータメモリ10の内容を初期化する。
【００８０】次に、上述のような構成の本発明のMPEGオ
ーディオ復号回路の実施の形態１の基本的な動作につい
て説明する。MPEGオーディオビットストリームが入力端
子INに入力されるとヘッダ抽出回路１がヘッダ情報部51
を抽出し、同期検出回路２が同期ビット部61を検出す
る。この結果、同期がとれている場合は、ヘッダ情報部
51から同期ビット部61以外のフィールド62、即ちレイ
ヤ, CRCの有無, ビットレート, サンプリング周波数,
チャネルモード等の復号に必要となる各種情報が抽出さ
れてヘッダレジスタ３に書き込まれる。
ーディオ復号回路の実施の形態１の基本的な動作につい
て説明する。MPEGオーディオビットストリームが入力端
子INに入力されるとヘッダ抽出回路１がヘッダ情報部51
を抽出し、同期検出回路２が同期ビット部61を検出す
る。この結果、同期がとれている場合は、ヘッダ情報部
51から同期ビット部61以外のフィールド62、即ちレイ
ヤ, CRCの有無, ビットレート, サンプリング周波数,
チャネルモード等の復号に必要となる各種情報が抽出さ
れてヘッダレジスタ３に書き込まれる。
【００８１】同期状態制御回路７では、同期検出回路２
での同期検出結果と同期状態レジスタ８で現在保持して
いる同期状態とから次の同期状態を生成し、同期状態レ
ジスタ８に保持させる。
での同期検出結果と同期状態レジスタ８で現在保持して
いる同期状態とから次の同期状態を生成し、同期状態レ
ジスタ８に保持させる。
【００８２】同期状態レジスタ８の内容が同期がとれて
いるロック状態であることを示している場合、アンパッ
キング指示回路９はアンパッキング指示信号を出力す
る。これによりアンパッキング回路４はビットストリー
ムのアンパッキングを行なう。なお、入力されたフレー
ムにオプションの CRCチェックビットが存在する場合に
は、 CRC検出回路３が誤りのチェックを行ない、符号化
されたオーディオデータはオーディオ信号生成回路６で
デコードされて出力端子OUT からオーディオ信号として
出力される。
いるロック状態であることを示している場合、アンパッ
キング指示回路９はアンパッキング指示信号を出力す
る。これによりアンパッキング回路４はビットストリー
ムのアンパッキングを行なう。なお、入力されたフレー
ムにオプションの CRCチェックビットが存在する場合に
は、 CRC検出回路３が誤りのチェックを行ない、符号化
されたオーディオデータはオーディオ信号生成回路６で
デコードされて出力端子OUT からオーディオ信号として
出力される。
【００８３】ところで、この図１に示されている本発明
のMPEGオーディオ復号回路の実施の形態１の同期検出方
法及び同期状態の遷移については前述の図６の状態遷移
図に示されている従来例と同様である。具体的には、２
種類のアンロック状態、即ち第１のアンロック状態1a及
び第２のアンロック状態1bと、３種類のロック状態、即
ち第１のロック状態2a, 第２のロック状態2b及び第３の
ロック状態2cの５種類の状態が存在する。しかし、それ
ぞれの状態における動作が従来例とは若干異なるので以
下に説明する。
のMPEGオーディオ復号回路の実施の形態１の同期検出方
法及び同期状態の遷移については前述の図６の状態遷移
図に示されている従来例と同様である。具体的には、２
種類のアンロック状態、即ち第１のアンロック状態1a及
び第２のアンロック状態1bと、３種類のロック状態、即
ち第１のロック状態2a, 第２のロック状態2b及び第３の
ロック状態2cの５種類の状態が存在する。しかし、それ
ぞれの状態における動作が従来例とは若干異なるので以
下に説明する。
【００８４】第１のアンロック状態1aは、初期状態また
は初期状態において同期が検出されない状態、更に第３
のロック状態2cにおいて同期が検出されない状態、即ち
同期のかかっていないアンロック状態である。この状態
においては、同期状態レジスタ８の出力端子T1a のみか
ら信号”１”が出力され、他の出力端子T1b, T2a, T2b,
T2cからは”０”が出力される。従って、アンパッキン
グ指示回路９及びミュート指示回路12の出力信号は共
に”０”になり、アンパッキング回路４に対するアンパ
ッキングの指示及びミュートの指示は行なわれず、セレ
クタ21はオーディオ信号生成回路６とデータメモリ10と
を接続する。なお、この第１のアンロック状態1aの次の
状態は、同期が検出されない場合は同一状態を維持し、
同期が検出された場合は第２のアンロック状態1bに遷移
する。
は初期状態において同期が検出されない状態、更に第３
のロック状態2cにおいて同期が検出されない状態、即ち
同期のかかっていないアンロック状態である。この状態
においては、同期状態レジスタ８の出力端子T1a のみか
ら信号”１”が出力され、他の出力端子T1b, T2a, T2b,
T2cからは”０”が出力される。従って、アンパッキン
グ指示回路９及びミュート指示回路12の出力信号は共
に”０”になり、アンパッキング回路４に対するアンパ
ッキングの指示及びミュートの指示は行なわれず、セレ
クタ21はオーディオ信号生成回路６とデータメモリ10と
を接続する。なお、この第１のアンロック状態1aの次の
状態は、同期が検出されない場合は同一状態を維持し、
同期が検出された場合は第２のアンロック状態1bに遷移
する。
【００８５】第２のアンロック状態1bは、前フレームの
同期状態が第１のアンロック状態1aであり、且つ、今回
の同期検出で同期を検出したが符号化オーディオデータ
のデコードは未だ行なわないアンロック状態である。こ
の状態においては、同期状態レジスタ８の出力端子T1b
のみから信号”１”が出力され、他の出力端子T1a, T2
a, T2b, T2cからは”０”が出力される。従って、アン
パッキング指示回路９及びミュート指示回路12の出力信
号は共に”０”になり、アンパッキング回路４に対する
アンパッキングの指示及びミュートの指示は行なわれ
ず、セレクタ21はオーディオ信号生成回路６とデータメ
モリ10とを接続する。なお、この第２のアンロック状態
1bの次の状態は、同期が検出されない場合は第１のアン
ロック状態1aへ遷移し、同期が検出された場合は第１の
ロック状態2aへ遷移する。
同期状態が第１のアンロック状態1aであり、且つ、今回
の同期検出で同期を検出したが符号化オーディオデータ
のデコードは未だ行なわないアンロック状態である。こ
の状態においては、同期状態レジスタ８の出力端子T1b
のみから信号”１”が出力され、他の出力端子T1a, T2
a, T2b, T2cからは”０”が出力される。従って、アン
パッキング指示回路９及びミュート指示回路12の出力信
号は共に”０”になり、アンパッキング回路４に対する
アンパッキングの指示及びミュートの指示は行なわれ
ず、セレクタ21はオーディオ信号生成回路６とデータメ
モリ10とを接続する。なお、この第２のアンロック状態
1bの次の状態は、同期が検出されない場合は第１のアン
ロック状態1aへ遷移し、同期が検出された場合は第１の
ロック状態2aへ遷移する。
【００８６】第１のロック状態2aは、前フレームの同期
状態が第１乃至第３のロック状態2a, 2b, 2cのいずれ
か、または第２のアンロック状態1bであり、且つ、今回
の同期検出で同期を検出したロック状態である。この状
態においては、同期状態レジスタ８の出力端子T2a のみ
から信号”１”が出力され、他の出力端子T1a, T1b, T2
b, T2c からは”０”が出力される。従って、アンパッ
キング指示回路９の出力信号は”１”になるのでアンパ
ッキング回路４に対するアンパッキングの指示が行なわ
れるのでアンパッキング回路４は入力されたフレームを
アンパッキングするが、ミュート指示回路12の出力信号
は”０”になるのでミュートの指示は行なわれず、セレ
クタ21はオーディオ信号生成回路６とデータメモリ10と
を接続する。なお、この第１のロック状態2aの次の状態
は、同期が検出されない場合は第２のロック状態2bへ遷
移し、同期が検出された場合は同一状態を維持する。
状態が第１乃至第３のロック状態2a, 2b, 2cのいずれ
か、または第２のアンロック状態1bであり、且つ、今回
の同期検出で同期を検出したロック状態である。この状
態においては、同期状態レジスタ８の出力端子T2a のみ
から信号”１”が出力され、他の出力端子T1a, T1b, T2
b, T2c からは”０”が出力される。従って、アンパッ
キング指示回路９の出力信号は”１”になるのでアンパ
ッキング回路４に対するアンパッキングの指示が行なわ
れるのでアンパッキング回路４は入力されたフレームを
アンパッキングするが、ミュート指示回路12の出力信号
は”０”になるのでミュートの指示は行なわれず、セレ
クタ21はオーディオ信号生成回路６とデータメモリ10と
を接続する。なお、この第１のロック状態2aの次の状態
は、同期が検出されない場合は第２のロック状態2bへ遷
移し、同期が検出された場合は同一状態を維持する。
【００８７】第２のロック状態2bは、前フレームの同期
状態が第１のロック状態2aであり、且つ、今回の同期検
出で同期が検出されなかったロック状態である。この状
態においては、同期状態レジスタ８の出力端子T2b のみ
から信号”１”が出力され、他の出力端子T1a, T1b, T2
a, T2cからは”０”が出力される。従って、アンパッキ
ング指示回路９の出力信号は”１”になるのでアンパッ
キング回路４は入力されたフレームをアンパッキング
し、ミュート指示回路12の出力信号も”１”になるので
ミュート指示が行なわれてセレクタ21は”０”発生回路
20とデータメモリ10とを接続する。なお、この第２のロ
ック状態2bの次の状態は、同期が検出されない場合は第
３のロック状態2cへ遷移し、同期が検出された場合は第
１のロック状態2aへ遷移する。
状態が第１のロック状態2aであり、且つ、今回の同期検
出で同期が検出されなかったロック状態である。この状
態においては、同期状態レジスタ８の出力端子T2b のみ
から信号”１”が出力され、他の出力端子T1a, T1b, T2
a, T2cからは”０”が出力される。従って、アンパッキ
ング指示回路９の出力信号は”１”になるのでアンパッ
キング回路４は入力されたフレームをアンパッキング
し、ミュート指示回路12の出力信号も”１”になるので
ミュート指示が行なわれてセレクタ21は”０”発生回路
20とデータメモリ10とを接続する。なお、この第２のロ
ック状態2bの次の状態は、同期が検出されない場合は第
３のロック状態2cへ遷移し、同期が検出された場合は第
１のロック状態2aへ遷移する。
【００８８】第３のロック状態2cは、前フレームの同期
状態が第２のロック状態2bであり、且つ、今回の同期検
出で同期が検出されなかったロック状態である。この状
態においては、同期状態レジスタ８の出力端子T2c のみ
から信号”１”が出力され、他の出力端子T1a, T1b, T2
a, T2bからは”０”が出力される。従って、アンパッキ
ング指示回路９の出力信号は”１”になるのでアンパッ
キング回路４は入力されたフレームをアンパッキング
し、ミュート指示回路12の出力信号も”１”になるので
ミュート指示が行なわれてセレクタ21は”０”発生回路
20とデータメモリ10とを接続する。なお、この第３のロ
ック状態2cの次の状態は、同期が検出されなかった場合
は第１のアンロック状態1aへ遷移し、同期が検出された
場合は第１のロック状態2aへ遷移する。
状態が第２のロック状態2bであり、且つ、今回の同期検
出で同期が検出されなかったロック状態である。この状
態においては、同期状態レジスタ８の出力端子T2c のみ
から信号”１”が出力され、他の出力端子T1a, T1b, T2
a, T2bからは”０”が出力される。従って、アンパッキ
ング指示回路９の出力信号は”１”になるのでアンパッ
キング回路４は入力されたフレームをアンパッキング
し、ミュート指示回路12の出力信号も”１”になるので
ミュート指示が行なわれてセレクタ21は”０”発生回路
20とデータメモリ10とを接続する。なお、この第３のロ
ック状態2cの次の状態は、同期が検出されなかった場合
は第１のアンロック状態1aへ遷移し、同期が検出された
場合は第１のロック状態2aへ遷移する。
【００８９】従って、初期状態である第１のアンロック
状態1aから２回連続して同期が検出された場合に第２の
アンロック状態1bを経て第１のロック状態2aに至り、ロ
ック状態になる。この第１のロック状態2aにおいて同期
が検出され続ける限りはロック状態（第１のロック状態
2a）が維持される。逆に、第１のロック状態2aから３回
連続して同期が検出されない場合には第２のロック状態
2b及び第３のロック状態2cを経て第１のアンロック状態
1aに至り、アンロック状態（第１のアンロック状態1a）
になる。但し、第１のロック状態2aから同期が検出され
ない場合においても、第２のロック状態2bまたは第３の
ロック状態2cにおいて同期が検出されれば、ロック状態
（第１のロック状態2a）に戻る。
状態1aから２回連続して同期が検出された場合に第２の
アンロック状態1bを経て第１のロック状態2aに至り、ロ
ック状態になる。この第１のロック状態2aにおいて同期
が検出され続ける限りはロック状態（第１のロック状態
2a）が維持される。逆に、第１のロック状態2aから３回
連続して同期が検出されない場合には第２のロック状態
2b及び第３のロック状態2cを経て第１のアンロック状態
1aに至り、アンロック状態（第１のアンロック状態1a）
になる。但し、第１のロック状態2aから同期が検出され
ない場合においても、第２のロック状態2bまたは第３の
ロック状態2cにおいて同期が検出されれば、ロック状態
（第１のロック状態2a）に戻る。
【００９０】なお、ここでは同期が検出されなかったフ
レームのロック状態（第２のロック状態2b及び第３のロ
ック状態2c）においてミュート処理が行なわれるものと
する。
レームのロック状態（第２のロック状態2b及び第３のロ
ック状態2c）においてミュート処理が行なわれるものと
する。
【００９１】次に、本発明のMPEGオーディオ復号回路の
実施の形態１の状態遷移に伴う動作について、前述の従
来例と同様の図７の模式図に示されているようなビット
ストリームが入力された場合を例として説明する。な
お、この図７に示されている例では、第１乃至第ｎ−１
フレームの同期ビット部61がいずれも正しく”11111111
1111”であり、以下の各フレームの同期ビット部61がた
とえばノイズの影響で正しくないとする。具体的には、
第ｎフレームの同期ビット部61が”111111011111”であ
り、第ｎ＋１フレームの同期ビット部61が”1111111111
10”であり、第ｎ＋２フレームの同期ビット部61が”11
1111111 …”であるとする。
実施の形態１の状態遷移に伴う動作について、前述の従
来例と同様の図７の模式図に示されているようなビット
ストリームが入力された場合を例として説明する。な
お、この図７に示されている例では、第１乃至第ｎ−１
フレームの同期ビット部61がいずれも正しく”11111111
1111”であり、以下の各フレームの同期ビット部61がた
とえばノイズの影響で正しくないとする。具体的には、
第ｎフレームの同期ビット部61が”111111011111”であ
り、第ｎ＋１フレームの同期ビット部61が”1111111111
10”であり、第ｎ＋２フレームの同期ビット部61が”11
1111111 …”であるとする。
【００９２】なお、この本発明のMPEGオーディオ復号回
路の実施の形態１では、初期状態である第１のアンロッ
ク状態1aから連続して２回同期が検出された場合、換言
すれば連続する２フレームの同期ビット部61がオール”
１”である場合に同期がとれた（ロックした）と判断し
てデコード処理を行なうものとする。
路の実施の形態１では、初期状態である第１のアンロッ
ク状態1aから連続して２回同期が検出された場合、換言
すれば連続する２フレームの同期ビット部61がオール”
１”である場合に同期がとれた（ロックした）と判断し
てデコード処理を行なうものとする。
【００９３】いま、この本発明のMPEGオーディオ復号回
路の実施の形態１が含まれる装置の電源が投入される
と、リセット端子RST にリセット信号が与えられてメモ
リ初期化指示回路11によりデータメモリ10が初期化さ
れ、同期状態は初期状態である第１のアンロック状態1a
になる。この状態においては、同期状態レジスタ８は出
力端子T1a のみから信号”１”を出力している。また、
アンパッキング指示回路９及びミュート指示回路12には
信号”１”は与えられないため、アンパッキング動作及
びミュート動作は行なわれない。なお、データメモリ10
の初期化が行なわれる間は同期検出回路２での同期検出
動作は中断させられており、データメモリ10の初期化が
終了した後に同期検出回路２が同期検出動作を開始す
る。
路の実施の形態１が含まれる装置の電源が投入される
と、リセット端子RST にリセット信号が与えられてメモ
リ初期化指示回路11によりデータメモリ10が初期化さ
れ、同期状態は初期状態である第１のアンロック状態1a
になる。この状態においては、同期状態レジスタ８は出
力端子T1a のみから信号”１”を出力している。また、
アンパッキング指示回路９及びミュート指示回路12には
信号”１”は与えられないため、アンパッキング動作及
びミュート動作は行なわれない。なお、データメモリ10
の初期化が行なわれる間は同期検出回路２での同期検出
動作は中断させられており、データメモリ10の初期化が
終了した後に同期検出回路２が同期検出動作を開始す
る。
【００９４】そして、この第１のアンロック状態1aにお
いて図７に示されているようなビットストリームが入力
されると、同期検出回路２が第１フレームの同期ビット
部61の12ビットがオール”１”であること、即ち同期し
ていることを検出する。この時点では同期状態レジスタ
８は第１のアンロック状態1aを保持している (出力端子
T1a のみから信号”１”を出力している) ので、同期状
態制御回路７は次の状態が第２のアンロック状態1bであ
ることを示す信号を同期状態レジスタ８へ出力する。こ
れにより、同期状態は第２のアンロック状態1bに遷移
し、同期状態レジスタ８は出力端子T1b のみから信号”
１”を出力する。また、同期ビット以外のヘッダ情報の
フィールド62がヘッダレジスタ３に書き込まれる。
いて図７に示されているようなビットストリームが入力
されると、同期検出回路２が第１フレームの同期ビット
部61の12ビットがオール”１”であること、即ち同期し
ていることを検出する。この時点では同期状態レジスタ
８は第１のアンロック状態1aを保持している (出力端子
T1a のみから信号”１”を出力している) ので、同期状
態制御回路７は次の状態が第２のアンロック状態1bであ
ることを示す信号を同期状態レジスタ８へ出力する。こ
れにより、同期状態は第２のアンロック状態1bに遷移
し、同期状態レジスタ８は出力端子T1b のみから信号”
１”を出力する。また、同期ビット以外のヘッダ情報の
フィールド62がヘッダレジスタ３に書き込まれる。
【００９５】なお、同期検出回路２による同期検出の実
際は、同期していない状態である第１のアンロック状態
1aにおいては入力されるビットストリームを１ビットづ
つシフトしつつチェックし、ビット列”111111111111”
を検出すると、換言すれば”１”のビットが連続して12
ビット入力した場合に同期検出とする。そして、一旦同
期が検出されるとその後は同期検出回路２はビット列”
111111111111”に続くヘッダ情報からそのフレームのフ
レーム長を計算し、次のフレームの同期ビット位置を求
めて、そこに同期ビット”111111111111”があるか否か
を判断する。
際は、同期していない状態である第１のアンロック状態
1aにおいては入力されるビットストリームを１ビットづ
つシフトしつつチェックし、ビット列”111111111111”
を検出すると、換言すれば”１”のビットが連続して12
ビット入力した場合に同期検出とする。そして、一旦同
期が検出されるとその後は同期検出回路２はビット列”
111111111111”に続くヘッダ情報からそのフレームのフ
レーム長を計算し、次のフレームの同期ビット位置を求
めて、そこに同期ビット”111111111111”があるか否か
を判断する。
【００９６】このようにして第２のアンロック状態1bに
なると、同期状態レジスタ８は出力端子T1b のみから信
号”１”を出力するので、アンパッキング回路４はビッ
トストリームをアンパッキングせず、またオーディオ信
号生成回路６もビットストリームをデコードしない。
なると、同期状態レジスタ８は出力端子T1b のみから信
号”１”を出力するので、アンパッキング回路４はビッ
トストリームをアンパッキングせず、またオーディオ信
号生成回路６もビットストリームをデコードしない。
【００９７】次に、ヘッダレジスタ３に保持されている
第１フレームから得られたヘッダ情報に従って第１フレ
ームのフレーム長が計算され、更にこれに従って第２フ
レームの同期ビット部61の位置が求められる。そして、
その求められた位置で第２フレームの同期ビット”1111
11111111”を同期検出回路２が検出すると、第１フレー
ム及び第２フレームにおいて２回連続して同期が検出さ
れたことになる。この時点では同期状態レジスタ８は第
２のアンロック状態1bを保持している (出力端子T1b の
みから信号”１”を出力している) ので、同期状態制御
回路７は次の状態が第１のロック状態2aであることを示
す信号を同期状態レジスタ８へ出力する。これにより、
同期状態は第１のロック状態2aに遷移し、同期状態レジ
スタ８は出力端子T2a のみから信号”１”を出力する。
またこの際、第２フレームの同期ビットを除くヘッダ情
報62がヘッダレジスタ３に取り込まれる。
第１フレームから得られたヘッダ情報に従って第１フレ
ームのフレーム長が計算され、更にこれに従って第２フ
レームの同期ビット部61の位置が求められる。そして、
その求められた位置で第２フレームの同期ビット”1111
11111111”を同期検出回路２が検出すると、第１フレー
ム及び第２フレームにおいて２回連続して同期が検出さ
れたことになる。この時点では同期状態レジスタ８は第
２のアンロック状態1bを保持している (出力端子T1b の
みから信号”１”を出力している) ので、同期状態制御
回路７は次の状態が第１のロック状態2aであることを示
す信号を同期状態レジスタ８へ出力する。これにより、
同期状態は第１のロック状態2aに遷移し、同期状態レジ
スタ８は出力端子T2a のみから信号”１”を出力する。
またこの際、第２フレームの同期ビットを除くヘッダ情
報62がヘッダレジスタ３に取り込まれる。
【００９８】このような第１のロック状態2aにおいて
は、同期状態レジスタ８は出力端子T2a のみから信号”
１”を出力している。従って、アンパッキング指示回路
９はこの第１のロック状態2aであることを示す信号を同
期状態レジスタ８から受けると、アンパッキング回路４
に対してアンパッキングを指示する。ミュート指示回路
12は第１のロック状態2aであることを示す信号を同期状
態レジスタ８から受けてもミュートを指示する信号を出
力することはないので、セレクタ21はオーディオ信号生
成回路６とデータメモリ10とを接続する状態に制御され
る。
は、同期状態レジスタ８は出力端子T2a のみから信号”
１”を出力している。従って、アンパッキング指示回路
９はこの第１のロック状態2aであることを示す信号を同
期状態レジスタ８から受けると、アンパッキング回路４
に対してアンパッキングを指示する。ミュート指示回路
12は第１のロック状態2aであることを示す信号を同期状
態レジスタ８から受けてもミュートを指示する信号を出
力することはないので、セレクタ21はオーディオ信号生
成回路６とデータメモリ10とを接続する状態に制御され
る。
【００９９】従って、アンパッキング回路４によりアン
パッキングされたデータから CRC検出回路５が CRCエラ
ー判定を行ない、 CRCエラーがなければアンパッキング
された符号化オーディオデータはオーディオ信号生成回
路６からセレクタ21を経由してデータメモリ10に一旦格
納された後にオーディオ信号生成回路６により読み出さ
れてデコードされる。このオーディオ信号生成回路６が
符号化オーディオデータをデコードして得られるオーデ
ィオ信号はセレクタ21を経由して再度データメモリ10に
格納された後、適宜のタイミングでオーディオ信号生成
回路６が読み出して出力端子OUT へ出力する。
パッキングされたデータから CRC検出回路５が CRCエラ
ー判定を行ない、 CRCエラーがなければアンパッキング
された符号化オーディオデータはオーディオ信号生成回
路６からセレクタ21を経由してデータメモリ10に一旦格
納された後にオーディオ信号生成回路６により読み出さ
れてデコードされる。このオーディオ信号生成回路６が
符号化オーディオデータをデコードして得られるオーデ
ィオ信号はセレクタ21を経由して再度データメモリ10に
格納された後、適宜のタイミングでオーディオ信号生成
回路６が読み出して出力端子OUT へ出力する。
【０１００】同期検出回路２はこの第２フレームのデコ
ード処理実行中に次の第３フレームの同期検出を行い、
同期状態制御回路７は次の第３フレームの同期状態を生
成する。同期検出回路２が第３フレームの同期ビット部
61から同期ビット”111111111111”を検出すると、その
結果が同期検出回路２から、現在の第１のロック状態2a
を示す信号が同期状態レジスタ８からそれぞれ与えられ
るので、同期状態制御回路７は次の状態である第１のロ
ック状態2aを示す信号を出力して同期状態レジスタ８に
与える。これにより、同期状態レジスタ８の出力端子T2
a のみが信号”１”を出力する状態が継続される。
ード処理実行中に次の第３フレームの同期検出を行い、
同期状態制御回路７は次の第３フレームの同期状態を生
成する。同期検出回路２が第３フレームの同期ビット部
61から同期ビット”111111111111”を検出すると、その
結果が同期検出回路２から、現在の第１のロック状態2a
を示す信号が同期状態レジスタ８からそれぞれ与えられ
るので、同期状態制御回路７は次の状態である第１のロ
ック状態2aを示す信号を出力して同期状態レジスタ８に
与える。これにより、同期状態レジスタ８の出力端子T2
a のみが信号”１”を出力する状態が継続される。
【０１０１】従って、アンパッキング指示回路９はこの
第１のロック状態2aであることを示す信号を同期状態レ
ジスタ８から受けると、アンパッキング回路４に対して
アンパッキングを指示する。ミュート指示回路12は第１
のロック状態2aであることを示す信号を同期状態レジス
タ８から受けてもミュートを指示する信号を出力するこ
とはないので、セレクタ21はオーディオ信号生成回路６
とデータメモリ10とを接続する状態に制御される。従っ
て、アンパッキング回路４による入力フレームのアンパ
ッキングが継続して行なわれると共にセレクタ21はオー
ディオ信号生成回路６とデータメモリ10とを接続してデ
ータメモリ10から読み出したオーディオ信号を出力端子
OUT から出力する状態を継続する。
第１のロック状態2aであることを示す信号を同期状態レ
ジスタ８から受けると、アンパッキング回路４に対して
アンパッキングを指示する。ミュート指示回路12は第１
のロック状態2aであることを示す信号を同期状態レジス
タ８から受けてもミュートを指示する信号を出力するこ
とはないので、セレクタ21はオーディオ信号生成回路６
とデータメモリ10とを接続する状態に制御される。従っ
て、アンパッキング回路４による入力フレームのアンパ
ッキングが継続して行なわれると共にセレクタ21はオー
ディオ信号生成回路６とデータメモリ10とを接続してデ
ータメモリ10から読み出したオーディオ信号を出力端子
OUT から出力する状態を継続する。
【０１０２】第２フレームの符号化オーディオデータの
デコードが終了すると続いて第３フレームの符号化オー
ディオデータのデコードが行なわれる。その後、第ｎ−
１フレームまで連続して同期が検出されたとすると、そ
の間は連続して第１のロック状態2aが維持される。従っ
てその間は、アンパッキング回路４による入力フレーム
のアンパッキングが継続して行なわれると共にセレクタ
21はオーディオ信号生成回路６がデータメモリ10から読
み出したオーディオ信号を出力端子OUT から出力する状
態を継続する。
デコードが終了すると続いて第３フレームの符号化オー
ディオデータのデコードが行なわれる。その後、第ｎ−
１フレームまで連続して同期が検出されたとすると、そ
の間は連続して第１のロック状態2aが維持される。従っ
てその間は、アンパッキング回路４による入力フレーム
のアンパッキングが継続して行なわれると共にセレクタ
21はオーディオ信号生成回路６がデータメモリ10から読
み出したオーディオ信号を出力端子OUT から出力する状
態を継続する。
【０１０３】やがて第ｎフレームが入力端子INから入力
されるが、前述したように第ｎフレームの同期ビット
は”111111011111”であるため、同期検出回路２では同
期検出に失敗する。この同期検出の結果及び同期状態レ
ジスタ８から出力されている現在の同期状態（第ｎ−１
フレームの状態）が第１のロック状態2aであることを示
す信号を受け、同期状態制御回路７は次の第ｎフレーム
の状態が第２のロック状態2bであることを示す信号を出
力する。この信号を受けて同期状態レジスタ８は出力端
子T2b のみから信号”１”を出力する。
されるが、前述したように第ｎフレームの同期ビット
は”111111011111”であるため、同期検出回路２では同
期検出に失敗する。この同期検出の結果及び同期状態レ
ジスタ８から出力されている現在の同期状態（第ｎ−１
フレームの状態）が第１のロック状態2aであることを示
す信号を受け、同期状態制御回路７は次の第ｎフレーム
の状態が第２のロック状態2bであることを示す信号を出
力する。この信号を受けて同期状態レジスタ８は出力端
子T2b のみから信号”１”を出力する。
【０１０４】ところで、第２のロック状態2bはまだ同期
のかかったロック状態であるので、同期状態レジスタ８
の出力端子T2b のみから信号”１”が出力されることに
よりアンパッキング指示回路９及びミュート指示回路12
の出力信号は共に”１”になる。これにより、アンパッ
キング指示回路９から”１”のアンパッキング指示信号
が出力されるので、第ｎフレームの入力ビットストリー
ムはアンパッキング回路４でアンパッキングされ、オー
ディオデータ部53から符号化オーディオデータが抽出さ
れてオーディオ信号生成回路６に与えられる。しかし、
ミュート指示回路12からも”１”のミュート指示信号が
出力されるので、セレクタ21は”０”発生回路20とデー
タメモリ10とを接続する状態に制御される。
のかかったロック状態であるので、同期状態レジスタ８
の出力端子T2b のみから信号”１”が出力されることに
よりアンパッキング指示回路９及びミュート指示回路12
の出力信号は共に”１”になる。これにより、アンパッ
キング指示回路９から”１”のアンパッキング指示信号
が出力されるので、第ｎフレームの入力ビットストリー
ムはアンパッキング回路４でアンパッキングされ、オー
ディオデータ部53から符号化オーディオデータが抽出さ
れてオーディオ信号生成回路６に与えられる。しかし、
ミュート指示回路12からも”１”のミュート指示信号が
出力されるので、セレクタ21は”０”発生回路20とデー
タメモリ10とを接続する状態に制御される。
【０１０５】これにより、データメモリ10にはアンパッ
キング回路４によりアンパッキングされた符号化オーデ
ィオデータではなく”０”発生回路20からのデータ”
０”が順次格納されると共に、それらのデータ”０”が
第ｎフレームに対応するオーディオ信号の出力タイミン
グにおいて出力端子OUT からミュート状態のオーディオ
信号として出力される。
キング回路４によりアンパッキングされた符号化オーデ
ィオデータではなく”０”発生回路20からのデータ”
０”が順次格納されると共に、それらのデータ”０”が
第ｎフレームに対応するオーディオ信号の出力タイミン
グにおいて出力端子OUT からミュート状態のオーディオ
信号として出力される。
【０１０６】この第ｎフレームのデコード（ミュート）
処理中に、同期検出回路２は次の第ｎ＋１フレームの同
期検出を行ない、同期状態制御回路７では次の第ｎ＋１
フレームの同期状態を生成する。
処理中に、同期検出回路２は次の第ｎ＋１フレームの同
期検出を行ない、同期状態制御回路７では次の第ｎ＋１
フレームの同期状態を生成する。
【０１０７】第ｎ＋１フレームの同期ビットは”111111
111110”であるので、同期検出回路２は再度同期検出に
失敗する。この結果及び同期状態レジスタ８が出力して
いる現在の同期状態（第ｎフレームの状態）である第２
のロック状態2bであることを示す信号を受け、同期状態
制御回路７は次の第ｎ＋１フレームの状態が第３のロッ
ク状態2cであることを示す信号を出力する。この信号を
受けて同期状態レジスタ８は出力端子T2c のみから信
号”１”を出力する。
111110”であるので、同期検出回路２は再度同期検出に
失敗する。この結果及び同期状態レジスタ８が出力して
いる現在の同期状態（第ｎフレームの状態）である第２
のロック状態2bであることを示す信号を受け、同期状態
制御回路７は次の第ｎ＋１フレームの状態が第３のロッ
ク状態2cであることを示す信号を出力する。この信号を
受けて同期状態レジスタ８は出力端子T2c のみから信
号”１”を出力する。
【０１０８】ところで、第３のロック状態2cもまだ同期
のかかったロック状態であるので、同期状態レジスタ８
の出力端子T2c のみから信号”１”が出力されることに
よりその直前の第ｎフレームの場合と同様にアンパッキ
ング指示回路９及びミュート指示回路12の出力信号は共
に”１”になる。これにより、アンパッキング指示回路
９から”１”のアンパッキング指示信号が出力されるの
で、第ｎ＋１フレームの入力ビットストリームはアンパ
ッキング回路４でアンパッキングされ、オーディオデー
タ部53から符号化オーディオデータが抽出されてオーデ
ィオ信号生成回路６に与えられる。しかし、ミュート指
示回路12からも”１”のミュート指示信号が出力される
ので、セレクタ21は”０”発生回路20とデータメモリ10
とを接続する状態に制御される。
のかかったロック状態であるので、同期状態レジスタ８
の出力端子T2c のみから信号”１”が出力されることに
よりその直前の第ｎフレームの場合と同様にアンパッキ
ング指示回路９及びミュート指示回路12の出力信号は共
に”１”になる。これにより、アンパッキング指示回路
９から”１”のアンパッキング指示信号が出力されるの
で、第ｎ＋１フレームの入力ビットストリームはアンパ
ッキング回路４でアンパッキングされ、オーディオデー
タ部53から符号化オーディオデータが抽出されてオーデ
ィオ信号生成回路６に与えられる。しかし、ミュート指
示回路12からも”１”のミュート指示信号が出力される
ので、セレクタ21は”０”発生回路20とデータメモリ10
とを接続する状態に制御される。
【０１０９】これにより、第ｎフレームの場合と同様
に、データメモリ10にはアンパッキング回路４によりア
ンパッキングされた符号化オーディオデータではなく”
０”発生回路20からのデータ”０”が順次格納されると
共に、それらのデータ”０”が第ｎ＋１フレームに対応
するオーディオ信号の出力タイミングにおいて出力端子
OUT からミュート状態のオーディオ信号として出力され
る。
に、データメモリ10にはアンパッキング回路４によりア
ンパッキングされた符号化オーディオデータではなく”
０”発生回路20からのデータ”０”が順次格納されると
共に、それらのデータ”０”が第ｎ＋１フレームに対応
するオーディオ信号の出力タイミングにおいて出力端子
OUT からミュート状態のオーディオ信号として出力され
る。
【０１１０】そして、次の第ｎ＋２フレームの同期検出
において、同期検出回路２が同期ビットを検出すれば第
ｎ＋２フレームの同期状態は第１のロック状態2aに戻
り、同期検出に失敗すれば初期状態である第１のアンロ
ック状態1aに戻る。
において、同期検出回路２が同期ビットを検出すれば第
ｎ＋２フレームの同期状態は第１のロック状態2aに戻
り、同期検出に失敗すれば初期状態である第１のアンロ
ック状態1aに戻る。
【０１１１】ここで、同期検出に失敗し、第１のアンロ
ック状態1aになったことが確認されると、直ちに同期検
出回路２は同期検出動作を反復する。
ック状態1aになったことが確認されると、直ちに同期検
出回路２は同期検出動作を反復する。
【０１１２】以上のように、本発明のMPEGオーディオ復
号回路の実施の形態１では、ロック状態において同期検
出に失敗した場合、具体的には第１のロック状態2a及び
第２のロック状態2bにおいて同期検出に失敗した場合、
オーディオ信号生成回路６がデータメモリ10にデコード
中の値を書き込む代わりに、セレクタ21が”０”発生回
路20からのデータ”０”を順次データメモリ10に格納す
るので、データメモリ10が自動的に初期化される。この
ため、第１のアンロック状態1aに戻った場合にその都度
データメモリ10を初期化する必要がなくなり、直ちに同
期検出回路２で同期検出動作を開始することが可能とな
る。
号回路の実施の形態１では、ロック状態において同期検
出に失敗した場合、具体的には第１のロック状態2a及び
第２のロック状態2bにおいて同期検出に失敗した場合、
オーディオ信号生成回路６がデータメモリ10にデコード
中の値を書き込む代わりに、セレクタ21が”０”発生回
路20からのデータ”０”を順次データメモリ10に格納す
るので、データメモリ10が自動的に初期化される。この
ため、第１のアンロック状態1aに戻った場合にその都度
データメモリ10を初期化する必要がなくなり、直ちに同
期検出回路２で同期検出動作を開始することが可能とな
る。
【０１１３】また、上述のようにしてデータ”０”がデ
ータメモリ10に格納された場合には、それらのデータ”
０”に対応するフレームのオーディオ信号が出力端子OU
T から出力されるタイミングにおいてデータ”０”がオ
ーディオ信号として出力されるため、ミュート動作も同
時に実現する。
ータメモリ10に格納された場合には、それらのデータ”
０”に対応するフレームのオーディオ信号が出力端子OU
T から出力されるタイミングにおいてデータ”０”がオ
ーディオ信号として出力されるため、ミュート動作も同
時に実現する。
【０１１４】〔実施の形態２〕次に、本発明のMPEGオー
ディオ復号回路の実施の形態２についてその一構成例を
示す図２のブロック図を参照して説明する。
ディオ復号回路の実施の形態２についてその一構成例を
示す図２のブロック図を参照して説明する。
【０１１５】図２において、参照符号１乃至６, ８〜12
及び20〜21は上述の実施の形態１と同様の構成要素であ
る。但し、本実施の形態２においては、ヘッダレジスタ
３から参照符号30にて示されているレイヤ情報を示すレ
イヤ信号が出力されている。また、参照符号31は同期状
態制御回路であるが、前述の図１に参照符号7 にて示さ
れている同期状態制御回路とは異なる機能を有してい
る。具体的には、同期状態制御回路31は、同期検出回路
２による同期判定結果と現在同期状態レジスタ８に保持
されている同期状態とレイヤ信号30とから次の同期状態
を生成する。
及び20〜21は上述の実施の形態１と同様の構成要素であ
る。但し、本実施の形態２においては、ヘッダレジスタ
３から参照符号30にて示されているレイヤ情報を示すレ
イヤ信号が出力されている。また、参照符号31は同期状
態制御回路であるが、前述の図１に参照符号7 にて示さ
れている同期状態制御回路とは異なる機能を有してい
る。具体的には、同期状態制御回路31は、同期検出回路
２による同期判定結果と現在同期状態レジスタ８に保持
されている同期状態とレイヤ信号30とから次の同期状態
を生成する。
【０１１６】他の構成要素に関しては図１に示されてい
る実施の形態１と同一であるので、それぞれに関する説
明は省略する。
る実施の形態１と同一であるので、それぞれに関する説
明は省略する。
【０１１７】次に、この図２に示されている本発明のMP
EGオーディオ復号回路の実施の形態２の動作について説
明する。入力端子INに入力されたMPEGオーディオのビッ
トストリームは、ヘッダ抽出回路１, アンパッキング回
路４及びオーディオ信号生成回路６を経てデータメモリ
10に一旦蓄積された後にオーディオ信号生成回路６によ
り読み出されて実施の形態１と同様のデコード動作が行
なわれ、再度データメモリ10に蓄積された後にオーディ
オ出力信号として出力端子OUT から出力される。
EGオーディオ復号回路の実施の形態２の動作について説
明する。入力端子INに入力されたMPEGオーディオのビッ
トストリームは、ヘッダ抽出回路１, アンパッキング回
路４及びオーディオ信号生成回路６を経てデータメモリ
10に一旦蓄積された後にオーディオ信号生成回路６によ
り読み出されて実施の形態１と同様のデコード動作が行
なわれ、再度データメモリ10に蓄積された後にオーディ
オ出力信号として出力端子OUT から出力される。
【０１１８】次に、本実施の形態２における同期検出方
法及び同期状態の遷移について、図８の状態遷移図を参
照して説明する。なお、この実施の形態２では、２種類
のアンロック状態、即ち第１のアンロック状態1a及び第
２のアンロック状態1bと、３種類のロック状態、即ち第
１のロック状態2a, 第２のロック状態2B及び第３のロッ
ク状態2Cの５種類の状態が存在するものとする。
法及び同期状態の遷移について、図８の状態遷移図を参
照して説明する。なお、この実施の形態２では、２種類
のアンロック状態、即ち第１のアンロック状態1a及び第
２のアンロック状態1bと、３種類のロック状態、即ち第
１のロック状態2a, 第２のロック状態2B及び第３のロッ
ク状態2Cの５種類の状態が存在するものとする。
【０１１９】第１のアンロック状態1a, 第２のアンロッ
ク状態1b及び第１のロック状態2aは実施の形態１と同様
の状態である。
ク状態1b及び第１のロック状態2aは実施の形態１と同様
の状態である。
【０１２０】第２のロック状態2Bは、前フレームの同期
状態が第１のロック状態2aであり、且つレイヤ信号30が
レイヤ１を示している場合であって、更に今回の同期検
出で同期が検出されなかったロック状態である。この状
態においては、同期状態レジスタ８の出力端子T2B のみ
から信号”１”が出力され、他の出力端子T1a, T1b,T2
a, T2Cからは”０”が出力される。従って、アンパッキ
ング指示回路９の出力信号は”１”になるのでアンパッ
キング回路４は入力されたフレームをアンパッキング
し、ミュート指示回路12の出力信号も”１”になるので
セレクタ21は”０”発生回路20とデータメモリ10とを接
続する。なお、この第２のロック状態2Bの次の状態は、
同期が検出されない場合は第３のロック状態2Cへ遷移
し、同期が検出された場合は第１のロック状態2aへ遷移
する。
状態が第１のロック状態2aであり、且つレイヤ信号30が
レイヤ１を示している場合であって、更に今回の同期検
出で同期が検出されなかったロック状態である。この状
態においては、同期状態レジスタ８の出力端子T2B のみ
から信号”１”が出力され、他の出力端子T1a, T1b,T2
a, T2Cからは”０”が出力される。従って、アンパッキ
ング指示回路９の出力信号は”１”になるのでアンパッ
キング回路４は入力されたフレームをアンパッキング
し、ミュート指示回路12の出力信号も”１”になるので
セレクタ21は”０”発生回路20とデータメモリ10とを接
続する。なお、この第２のロック状態2Bの次の状態は、
同期が検出されない場合は第３のロック状態2Cへ遷移
し、同期が検出された場合は第１のロック状態2aへ遷移
する。
【０１２１】第３のロック状態2Cは、前フレームの同期
状態が第２のロック状態2Bであるか、または前フレーム
の同期状態が第１のロック状態2aでかつレイヤ信号30が
レイヤ１を示していない場合であって、今回の同期検出
で同期が検出されなかったロック状態である。この状態
においては、同期状態レジスタ８の出力端子T2C のみか
ら信号”１”が出力され、他の出力端子T1a, T1b, T2a,
T2Bからは”０”が出力される。従って、アンパッキン
グ指示回路９の出力信号は”１”になるのでアンパッキ
ング回路４は入力されたフレームをアンパッキングし、
ミュート指示回路12の出力信号も”１”になるのでミュ
ート指示が行なわれてセレクタ21は”０”発生回路20と
データメモリ10とを接続する。なお、この第３のロック
状態2Cの次の状態は、同期が検出されなかった場合は第
１のアンロック状態1aへ遷移し、同期が検出された場合
は第１のロック状態2aへ遷移する。
状態が第２のロック状態2Bであるか、または前フレーム
の同期状態が第１のロック状態2aでかつレイヤ信号30が
レイヤ１を示していない場合であって、今回の同期検出
で同期が検出されなかったロック状態である。この状態
においては、同期状態レジスタ８の出力端子T2C のみか
ら信号”１”が出力され、他の出力端子T1a, T1b, T2a,
T2Bからは”０”が出力される。従って、アンパッキン
グ指示回路９の出力信号は”１”になるのでアンパッキ
ング回路４は入力されたフレームをアンパッキングし、
ミュート指示回路12の出力信号も”１”になるのでミュ
ート指示が行なわれてセレクタ21は”０”発生回路20と
データメモリ10とを接続する。なお、この第３のロック
状態2Cの次の状態は、同期が検出されなかった場合は第
１のアンロック状態1aへ遷移し、同期が検出された場合
は第１のロック状態2aへ遷移する。
【０１２２】従って、初期状態である第１のアンロック
状態1aから２回連続して同期が検出された場合に第２の
アンロック状態1bを経て第１のロック状態2aに至り、ロ
ック状態になる。この第１のロック状態2aにおいて同期
が検出され続ける限りはロック状態（第１のロック状態
2a）が維持される。しかし、第１のロック状態2aにおい
て同期が検出されず且つレイヤ信号30がレイヤ１を示し
ている場合はそれを含めて３回連続して同期が検出され
ない場合に第２のロック状態2B及び第３のロック状態2C
を経て第１のアンロック状態1aに至り、アンロック状態
（第１のアンロック状態1a）になる。また、第１のロッ
ク状態2aにおいて同期が検出されず且つレイヤ信号30が
レイヤ２を示している場合はそれを含めて２回連続して
同期が検出されない場合に第３のロック状態2Cを経て第
１のアンロック状態1aに至り、アンロック状態（第１の
アンロック状態1a）になる。
状態1aから２回連続して同期が検出された場合に第２の
アンロック状態1bを経て第１のロック状態2aに至り、ロ
ック状態になる。この第１のロック状態2aにおいて同期
が検出され続ける限りはロック状態（第１のロック状態
2a）が維持される。しかし、第１のロック状態2aにおい
て同期が検出されず且つレイヤ信号30がレイヤ１を示し
ている場合はそれを含めて３回連続して同期が検出され
ない場合に第２のロック状態2B及び第３のロック状態2C
を経て第１のアンロック状態1aに至り、アンロック状態
（第１のアンロック状態1a）になる。また、第１のロッ
ク状態2aにおいて同期が検出されず且つレイヤ信号30が
レイヤ２を示している場合はそれを含めて２回連続して
同期が検出されない場合に第３のロック状態2Cを経て第
１のアンロック状態1aに至り、アンロック状態（第１の
アンロック状態1a）になる。
【０１２３】なお、ここでは同期が検出されなかったフ
レームのロック状態（第２のロック状態2B及び第３のロ
ック状態2C）においてミュート処理が行なわれるものと
する。
レームのロック状態（第２のロック状態2B及び第３のロ
ック状態2C）においてミュート処理が行なわれるものと
する。
【０１２４】次に、本発明のMPEGオーディオ復号回路の
実施の形態２の動作について、図７に示されているよう
なビットストリームが入力された場合を例として説明す
る。但し、同期状態が初期状態である第１のアンロック
状態1aにおいて第３フレームの第１のロック状態2aまで
の同期状態遷移及びデコード動作は実施の形態１と同様
であるので省略する。
実施の形態２の動作について、図７に示されているよう
なビットストリームが入力された場合を例として説明す
る。但し、同期状態が初期状態である第１のアンロック
状態1aにおいて第３フレームの第１のロック状態2aまで
の同期状態遷移及びデコード動作は実施の形態１と同様
であるので省略する。
【０１２５】その後、第ｎ−１フレームまで連続して同
期が検出され、次の第ｎフレームの同期検出では同期ビ
ットは”111111011111”であるため、同期検出回路２で
は同期検出に失敗する。また、ヘッダ抽出回路１で抽出
された同期ビットを除くヘッダ情報はヘッダレジスタ３
に格納されており、ヘッダレジスタ３内のレイヤ情報は
レイヤ信号30として同期状態制御回路31に与えられる。
期が検出され、次の第ｎフレームの同期検出では同期ビ
ットは”111111011111”であるため、同期検出回路２で
は同期検出に失敗する。また、ヘッダ抽出回路１で抽出
された同期ビットを除くヘッダ情報はヘッダレジスタ３
に格納されており、ヘッダレジスタ３内のレイヤ情報は
レイヤ信号30として同期状態制御回路31に与えられる。
【０１２６】この時点でレイヤ信号30がレイヤ１を示し
ている場合、同期検出回路２による同期検出結果及び現
在の同期状態レジスタ８に保持されている第ｎ−１フレ
ームの同期状態である第１のロック状態2aを示す信号か
ら、同期状態制御回路31は、次の第ｎフレームの同期状
態として第２のロック状態2Bを示す信号を出力する。こ
れにより、同期状態レジスタ８は出力端子T2B のみから
信号”１”を出力する。
ている場合、同期検出回路２による同期検出結果及び現
在の同期状態レジスタ８に保持されている第ｎ−１フレ
ームの同期状態である第１のロック状態2aを示す信号か
ら、同期状態制御回路31は、次の第ｎフレームの同期状
態として第２のロック状態2Bを示す信号を出力する。こ
れにより、同期状態レジスタ８は出力端子T2B のみから
信号”１”を出力する。
【０１２７】ところで、第２のロック状態2Bはまだ同期
のかかったロック状態であるので、同期状態レジスタ８
の出力端子T2B のみから信号”１”が出力されることに
よりアンパッキング指示回路９及びミュート指示回路12
の出力信号は共に”１”になる。これにより、アンパッ
キング指示回路９から”１”のアンパッキング指示信号
が出力されるので、第ｎフレームの入力ビットストリー
ムはアンパッキング回路４でアンパッキングされ、オー
ディオデータ部53から符号化オーディオデータが抽出さ
れてオーディオ信号生成回路６に与えられる。しかし、
ミュート指示回路12からも”１”のミュート指示信号が
出力されるので、セレクタ21は”０”発生回路20とオー
ディオ信号生成回路６とを接続する状態に制御される。
のかかったロック状態であるので、同期状態レジスタ８
の出力端子T2B のみから信号”１”が出力されることに
よりアンパッキング指示回路９及びミュート指示回路12
の出力信号は共に”１”になる。これにより、アンパッ
キング指示回路９から”１”のアンパッキング指示信号
が出力されるので、第ｎフレームの入力ビットストリー
ムはアンパッキング回路４でアンパッキングされ、オー
ディオデータ部53から符号化オーディオデータが抽出さ
れてオーディオ信号生成回路６に与えられる。しかし、
ミュート指示回路12からも”１”のミュート指示信号が
出力されるので、セレクタ21は”０”発生回路20とオー
ディオ信号生成回路６とを接続する状態に制御される。
【０１２８】これにより、データメモリ10にはアンパッ
キング回路４によりアンパッキングされた符号化オーデ
ィオデータではなく”０”発生回路20からのデータ”
０”が順次格納される。
キング回路４によりアンパッキングされた符号化オーデ
ィオデータではなく”０”発生回路20からのデータ”
０”が順次格納される。
【０１２９】ところで、現在のレイヤ情報 (レイヤ信号
30) はレイヤ１を示しているので、１フレーム分のビッ
トストリームに含まれるオーディオデータの１チャンネ
ル当たりのサンプルデータ数は 384サンプルである。デ
ータメモリ10はこの例では 512ワードの容量を有してい
るので、データメモリ10はその 512ワード中の 384ワー
ド分のメモリ領域に”０”発生回路20が発生したデー
タ”０”が格納されることによってクリア、換言すれば
初期化される。そして、第ｎフレームの符号化オーディ
オデータがオーディオ信号として出力端子OUT から出力
されるタイミングにおいて、オーディオ信号生成回路６
がデータメモリ10のデータ”０”を読み出してミュート
データとして出力端子OUT から出力する。
30) はレイヤ１を示しているので、１フレーム分のビッ
トストリームに含まれるオーディオデータの１チャンネ
ル当たりのサンプルデータ数は 384サンプルである。デ
ータメモリ10はこの例では 512ワードの容量を有してい
るので、データメモリ10はその 512ワード中の 384ワー
ド分のメモリ領域に”０”発生回路20が発生したデー
タ”０”が格納されることによってクリア、換言すれば
初期化される。そして、第ｎフレームの符号化オーディ
オデータがオーディオ信号として出力端子OUT から出力
されるタイミングにおいて、オーディオ信号生成回路６
がデータメモリ10のデータ”０”を読み出してミュート
データとして出力端子OUT から出力する。
【０１３０】これにより、データメモリ10にはアンパッ
キング回路４によりアンパッキングされた符号化オーデ
ィオデータではなく”０”発生回路20からのデータ”
０”が順次格納されると共に、それらのデータ”０”が
第ｎフレームに対応するオーディオ信号の出力タイミン
グにおいて出力端子OUT からミュート状態のオーディオ
信号として出力される。
キング回路４によりアンパッキングされた符号化オーデ
ィオデータではなく”０”発生回路20からのデータ”
０”が順次格納されると共に、それらのデータ”０”が
第ｎフレームに対応するオーディオ信号の出力タイミン
グにおいて出力端子OUT からミュート状態のオーディオ
信号として出力される。
【０１３１】この第ｎフレームのデコード（ミュート）
処理中に、同期検出回路２は次の第ｎ＋１フレームの同
期検出を行ない、同期状態制御回路31では次の第ｎ＋１
フレームの同期状態を生成する。
処理中に、同期検出回路２は次の第ｎ＋１フレームの同
期検出を行ない、同期状態制御回路31では次の第ｎ＋１
フレームの同期状態を生成する。
【０１３２】更に、第ｎ＋１フレームの同期ビットは”
111111111110”であるので、同期検出回路２は再度同期
検出に失敗する。この同期検出結果, ヘッダレジスタ３
から出力されているレイヤ信号30が示すレイヤ１情報及
び現在の同期状態 (第ｎフレームの状態) である第２の
ロック状態2Bを示す信号を受け、同期状態制御回路31は
次の第ｎ＋１フレームの状態が第３のロック状態2Cであ
ることを示す信号を出力する。この信号を受けて同期状
態レジスタ８は出力端子T2C から信号”１”を出力す
る。
111111111110”であるので、同期検出回路２は再度同期
検出に失敗する。この同期検出結果, ヘッダレジスタ３
から出力されているレイヤ信号30が示すレイヤ１情報及
び現在の同期状態 (第ｎフレームの状態) である第２の
ロック状態2Bを示す信号を受け、同期状態制御回路31は
次の第ｎ＋１フレームの状態が第３のロック状態2Cであ
ることを示す信号を出力する。この信号を受けて同期状
態レジスタ８は出力端子T2C から信号”１”を出力す
る。
【０１３３】ところで、第３のロック状態2Cもまだ同期
のかかったロック状態であるので、その直前の第ｎフレ
ームの場合と同様にアンパッキング指示回路９及びミュ
ート指示回路12の出力信号は共に”１”になる。これに
より、アンパッキング指示回路９から”１”のアンパッ
キング指示信号が出力されるので、第ｎ＋１フレームの
入力ビットストリームはアンパッキング回路４でアンパ
ッキングされ、オーディオデータ部53から符号化オーデ
ィオデータが抽出されてオーディオ信号生成回路６に与
えられる。しかし、ミュート指示回路12からも”１”の
ミュート指示信号が出力されているので、セレクタ21
は”０”発生回路20とオーディオ信号生成回路６とを接
続する状態に制御される。
のかかったロック状態であるので、その直前の第ｎフレ
ームの場合と同様にアンパッキング指示回路９及びミュ
ート指示回路12の出力信号は共に”１”になる。これに
より、アンパッキング指示回路９から”１”のアンパッ
キング指示信号が出力されるので、第ｎ＋１フレームの
入力ビットストリームはアンパッキング回路４でアンパ
ッキングされ、オーディオデータ部53から符号化オーデ
ィオデータが抽出されてオーディオ信号生成回路６に与
えられる。しかし、ミュート指示回路12からも”１”の
ミュート指示信号が出力されているので、セレクタ21
は”０”発生回路20とオーディオ信号生成回路６とを接
続する状態に制御される。
【０１３４】これにより、第ｎフレームの場合と同様
に、データメモリ10にはアンパッキング回路４によりア
ンパッキングされた符号化オーディオデータではなくデ
ータメモリ10には”０”発生回路20からの信号”０”が
格納される。より具体的には、データメモリ10には第ｎ
フレームの続きの 385ワード目から”０”が格納され、
第ｎ＋１フレームのサンプルデータ 384サンプル分のア
クセスが終了した時点ではデータメモリ10の 512ワード
の領域は完全に”０”クリアされる。そして、第ｎ＋１
フレームの符号化オーディオデータがオーディオ信号と
して出力端子OUTから出力されるタイミングにおいて、
オーディオ信号生成回路６がデータメモリ10のデータ”
０”を読み出してミュートデータとして出力端子OUT か
ら出力する。
に、データメモリ10にはアンパッキング回路４によりア
ンパッキングされた符号化オーディオデータではなくデ
ータメモリ10には”０”発生回路20からの信号”０”が
格納される。より具体的には、データメモリ10には第ｎ
フレームの続きの 385ワード目から”０”が格納され、
第ｎ＋１フレームのサンプルデータ 384サンプル分のア
クセスが終了した時点ではデータメモリ10の 512ワード
の領域は完全に”０”クリアされる。そして、第ｎ＋１
フレームの符号化オーディオデータがオーディオ信号と
して出力端子OUTから出力されるタイミングにおいて、
オーディオ信号生成回路６がデータメモリ10のデータ”
０”を読み出してミュートデータとして出力端子OUT か
ら出力する。
【０１３５】そして、次の第ｎ＋２フレームの同期検出
に際して、同期検出回路２が同期ビットを検出すれば、
第ｎ＋２フレームの同期状態は第１のロック状態2aに戻
り、同期検出回路２で同期検出に失敗すると第１のアン
ロック状態1aに戻る。
に際して、同期検出回路２が同期ビットを検出すれば、
第ｎ＋２フレームの同期状態は第１のロック状態2aに戻
り、同期検出回路２で同期検出に失敗すると第１のアン
ロック状態1aに戻る。
【０１３６】ここで、同期検出に失敗して第１のアンロ
ック状態1aになった場合には、直ちに同期検出回路２は
同期検出動作を反復する。
ック状態1aになった場合には、直ちに同期検出回路２は
同期検出動作を反復する。
【０１３７】また、レイヤ信号30がレイヤ２を示してい
る状態で第ｎフレームの同期検出に失敗した場合は、同
期検出回路２による同期検出結果及び現在の同期状態レ
ジスタ８に保持されている第ｎ−１フレームの同期状態
である第１のロック状態2aを示す信号を受けて、同期状
態制御回路31は次の第ｎフレームの状態として第３のロ
ック状態2Cを示す信号を出力する。この場合の第ｎフレ
ームに対しては、レイヤ信号30がレイヤ１を示している
場合の第ｎ＋１フレームの第３のロック状態2Cの場合と
同様の動作が行なわれる。
る状態で第ｎフレームの同期検出に失敗した場合は、同
期検出回路２による同期検出結果及び現在の同期状態レ
ジスタ８に保持されている第ｎ−１フレームの同期状態
である第１のロック状態2aを示す信号を受けて、同期状
態制御回路31は次の第ｎフレームの状態として第３のロ
ック状態2Cを示す信号を出力する。この場合の第ｎフレ
ームに対しては、レイヤ信号30がレイヤ１を示している
場合の第ｎ＋１フレームの第３のロック状態2Cの場合と
同様の動作が行なわれる。
【０１３８】このミュート動作において、データメモリ
10にはアンパッキング回路４によりアンパッキングされ
た符号化オーディオデータではなく”０”発生回路20か
らのデータ”０”が順次格納される。
10にはアンパッキング回路４によりアンパッキングされ
た符号化オーディオデータではなく”０”発生回路20か
らのデータ”０”が順次格納される。
【０１３９】ところで、現在のレイヤ情報 (レイヤ信号
30) はレイヤ２を示しているので、１フレーム分のビッ
トストリームに含まれるオーディオデータの１チャンネ
ル当たりのサンプルデータ数は1152サンプルである。デ
ータメモリ10はこの例では 512ワードの容量を有してい
るので、この第ｎフレームのデータ処理中にデータメモ
リ10はその 512ワードの領域の全てに”０”発生回路20
が発生したデータ”０”が格納されることによってクリ
ア、換言すれば初期化される。そして、第ｎフレームの
符号化オーディオデータがオーディオ信号として出力端
子OUT から出力されるタイミングにおいて、オーディオ
信号生成回路６がデータメモリ10のデータ”０”を読み
出してミュートデータとして出力端子OUT から出力す
る。
30) はレイヤ２を示しているので、１フレーム分のビッ
トストリームに含まれるオーディオデータの１チャンネ
ル当たりのサンプルデータ数は1152サンプルである。デ
ータメモリ10はこの例では 512ワードの容量を有してい
るので、この第ｎフレームのデータ処理中にデータメモ
リ10はその 512ワードの領域の全てに”０”発生回路20
が発生したデータ”０”が格納されることによってクリ
ア、換言すれば初期化される。そして、第ｎフレームの
符号化オーディオデータがオーディオ信号として出力端
子OUT から出力されるタイミングにおいて、オーディオ
信号生成回路６がデータメモリ10のデータ”０”を読み
出してミュートデータとして出力端子OUT から出力す
る。
【０１４０】そして、次の第ｎ＋１フレームの同期検出
において、同期検出回路２が同期ビットを検出すれば、
第ｎ＋１フレームの同期状態は第１のロック状態2aに戻
り、同期検出回路２が同期検出に失敗すれば第１のアン
ロック状態1aに戻る。
において、同期検出回路２が同期ビットを検出すれば、
第ｎ＋１フレームの同期状態は第１のロック状態2aに戻
り、同期検出回路２が同期検出に失敗すれば第１のアン
ロック状態1aに戻る。
【０１４１】ここで、同期検出に失敗し、第１のアンロ
ック状態1aになった場合には、直ちに同期検出回路２が
同期検出動作を反復する。
ック状態1aになった場合には、直ちに同期検出回路２が
同期検出動作を反復する。
【０１４２】以上のように、本発明のMPEGオーディオ復
号回路の実施の形態２では、ロック状態において同期検
出に失敗した場合、具体的には第１のロック状態2a及び
第２のロック状態2bにおいて同期検出に失敗した場合、
レイヤが１であるか２であるかを判断して同期状態を制
御し、オーディオ信号生成回路６がデータメモリ10にデ
コード中の値を書き込む代わりに、セレクタ21が”０”
発生回路20からのデータ”０”を順次データメモリ10に
格納するので、データメモリ10が自動的に初期化され
る。このため、第１のアンロック状態1aに戻った場合に
その都度データメモリ10を初期化する必要がなくなり、
直ちに同期検出回路２で同期検出動作を開始することが
可能となる。
号回路の実施の形態２では、ロック状態において同期検
出に失敗した場合、具体的には第１のロック状態2a及び
第２のロック状態2bにおいて同期検出に失敗した場合、
レイヤが１であるか２であるかを判断して同期状態を制
御し、オーディオ信号生成回路６がデータメモリ10にデ
コード中の値を書き込む代わりに、セレクタ21が”０”
発生回路20からのデータ”０”を順次データメモリ10に
格納するので、データメモリ10が自動的に初期化され
る。このため、第１のアンロック状態1aに戻った場合に
その都度データメモリ10を初期化する必要がなくなり、
直ちに同期検出回路２で同期検出動作を開始することが
可能となる。
【０１４３】また、上述のようにしてデータ”０”がデ
ータメモリ10に格納された場合には、それらのデータ”
０”に対応するフレームのオーディオ信号が出力端子OU
T から出力されるタイミングにおいてデータ”０”がオ
ーディオ信号として出力されるため、ミュート動作も同
時に実現する。
ータメモリ10に格納された場合には、それらのデータ”
０”に対応するフレームのオーディオ信号が出力端子OU
T から出力されるタイミングにおいてデータ”０”がオ
ーディオ信号として出力されるため、ミュート動作も同
時に実現する。
【０１４４】〔実施の形態３〕次に、本発明のMPEGオー
ディオ復号回路の実施の形態３についてその一構成例を
示す図３のブロック図を参照して説明する。
ディオ復号回路の実施の形態３についてその一構成例を
示す図３のブロック図を参照して説明する。
【０１４５】図３において、参照符号１, ３乃至６,
８, 10乃至12, 20, 21, 30及び31は実施の形態２と同様
の構成要素である。但し、本実施の形態３では、上述の
各実施の形態において参照符号２にて示されている同期
検出回路が参照符号42にて示されており、更にこの同期
検出回路42が同期判定回路41と同期ビット検出回路40と
で構成されている。同期ビット検出回路40は同期ビット
を検出し、同期判定回路41は同期ビット検出回路40の結
果と CRC検出回路５の結果とから同期判定を行なう。
８, 10乃至12, 20, 21, 30及び31は実施の形態２と同様
の構成要素である。但し、本実施の形態３では、上述の
各実施の形態において参照符号２にて示されている同期
検出回路が参照符号42にて示されており、更にこの同期
検出回路42が同期判定回路41と同期ビット検出回路40と
で構成されている。同期ビット検出回路40は同期ビット
を検出し、同期判定回路41は同期ビット検出回路40の結
果と CRC検出回路５の結果とから同期判定を行なう。
【０１４６】また、上述の各実施の形態において参照符
号９にて示されているアンパッキング指示回路９がこの
第３の実施例においては参照符号43で示されている。こ
のアンパッキング指示回路43は２入力のORゲートで構成
されており、同期状態レジスタ８の出力端子の内の第１
のアンロック状態1aである場合に信号”１”を出力する
出力端子T1a からの出力信号が負論理の入力端子に、同
期ビット検出回路40の出力信号、即ち同期ビット検出回
路40が同期ビットを検出した場合に”１”になる信号が
正論理の入力端子にそれぞれ与えられている。従って、
アンパッキング指示回路43は、第１のアンロック状態1a
以外の状態である場合、または同期ビット検出回路40が
同期ビットを検出した場合にアンパッキング回路４に対
してアンパッキングを指示する信号”１”を出力する。
号９にて示されているアンパッキング指示回路９がこの
第３の実施例においては参照符号43で示されている。こ
のアンパッキング指示回路43は２入力のORゲートで構成
されており、同期状態レジスタ８の出力端子の内の第１
のアンロック状態1aである場合に信号”１”を出力する
出力端子T1a からの出力信号が負論理の入力端子に、同
期ビット検出回路40の出力信号、即ち同期ビット検出回
路40が同期ビットを検出した場合に”１”になる信号が
正論理の入力端子にそれぞれ与えられている。従って、
アンパッキング指示回路43は、第１のアンロック状態1a
以外の状態である場合、または同期ビット検出回路40が
同期ビットを検出した場合にアンパッキング回路４に対
してアンパッキングを指示する信号”１”を出力する。
【０１４７】他の構成要素に関しては図２に示されてい
る実施の形態２と同一であるので、それぞれに関する説
明は省略する。
る実施の形態２と同一であるので、それぞれに関する説
明は省略する。
【０１４８】次に、この図３に示されている本発明のMP
EGオーディオ復号回路の実施の形態３の動作について説
明する。入力端子INに入力されたMPEGオーディオのビッ
トストリームは、ヘッダ抽出回路１, アンパッキング回
路４及びオーディオ信号生成回路６を経てデータメモリ
10に一旦蓄積された後にオーディオ信号生成回路６によ
り読み出されて実施の形態１及び２と同様のデコード動
作が行なわれ、再度データメモリ10に蓄積された後にオ
ーディオ出力信号として出力端子OUT から出力される。
ここでは、同期検出の動作を中心に説明する。
EGオーディオ復号回路の実施の形態３の動作について説
明する。入力端子INに入力されたMPEGオーディオのビッ
トストリームは、ヘッダ抽出回路１, アンパッキング回
路４及びオーディオ信号生成回路６を経てデータメモリ
10に一旦蓄積された後にオーディオ信号生成回路６によ
り読み出されて実施の形態１及び２と同様のデコード動
作が行なわれ、再度データメモリ10に蓄積された後にオ
ーディオ出力信号として出力端子OUT から出力される。
ここでは、同期検出の動作を中心に説明する。
【０１４９】いま、第１のアンロック状態1aにおいて、
ビットストリームが入力されると、同期ビット検出回路
40が入力ビットストリームを１ビットづつシフトしつつ
チェックし、ビット列”111111111111”を検出するとそ
のフレームの同期ビットを除いたヘッダ情報をヘッダレ
ジスタ３に書き込む。続いて、同期ビット検出回路40か
らの出力結果を受けて、アンパッキング指示回路43はア
ンパッキング回路４に対してアンパッキングを指示す
る。そして、アンパッキング回路４ではビットストリー
ムから CRCビットがアンパッキングされ、 CRC検出回路
５でアンパッキングされた CRCビットとビットストリー
ムの CRC対象ビットによる CRC検出が行なわれ、その結
果は同期判定回路41へと伝えられる。その結果 CRCエラ
ーがなければ、同期判定回路41は同期が取れたと判断し
同期検出回路42の出力としてその結果を同期状態制御回
路31に与える。同期状態制御回路31では、この結果を受
けて次の状態である第２のアンロック状態1bに遷移す
る。
ビットストリームが入力されると、同期ビット検出回路
40が入力ビットストリームを１ビットづつシフトしつつ
チェックし、ビット列”111111111111”を検出するとそ
のフレームの同期ビットを除いたヘッダ情報をヘッダレ
ジスタ３に書き込む。続いて、同期ビット検出回路40か
らの出力結果を受けて、アンパッキング指示回路43はア
ンパッキング回路４に対してアンパッキングを指示す
る。そして、アンパッキング回路４ではビットストリー
ムから CRCビットがアンパッキングされ、 CRC検出回路
５でアンパッキングされた CRCビットとビットストリー
ムの CRC対象ビットによる CRC検出が行なわれ、その結
果は同期判定回路41へと伝えられる。その結果 CRCエラ
ーがなければ、同期判定回路41は同期が取れたと判断し
同期検出回路42の出力としてその結果を同期状態制御回
路31に与える。同期状態制御回路31では、この結果を受
けて次の状態である第２のアンロック状態1bに遷移す
る。
【０１５０】同期検出以降の状態遷移制御及びオーディ
オデータのデコード処理等の一連の動作は、実施の形態
２と同様の動作である。
オデータのデコード処理等の一連の動作は、実施の形態
２と同様の動作である。
【０１５１】また、同期ビット検出回路40が同期ビット
を検出した後、 CRC検出回路５で CRC検出が行なわれた
際に、ビットストリームの CRC対象ビットにビットエラ
ーが発生していて CRCエラーと判定された場合には、同
期判定回路41は同期が取れていないと判断し、同期検出
回路42の出力としてその結果を同期状態制御回路31に与
える。この結果を受けて、同期状態制御回路31は第１の
アンロック状態1aを維持する。そして、直ちに同期ビッ
ト検出回路40による同期ビットの検出が行なわれる。
を検出した後、 CRC検出回路５で CRC検出が行なわれた
際に、ビットストリームの CRC対象ビットにビットエラ
ーが発生していて CRCエラーと判定された場合には、同
期判定回路41は同期が取れていないと判断し、同期検出
回路42の出力としてその結果を同期状態制御回路31に与
える。この結果を受けて、同期状態制御回路31は第１の
アンロック状態1aを維持する。そして、直ちに同期ビッ
ト検出回路40による同期ビットの検出が行なわれる。
【０１５２】以上のように、本発明のMPEGオーディオ復
号回路の実施の形態３では、第１のアンロック状態1aで
同期ビットが検出されたことと、 CRCエラーがないこと
を検出したこととから、そのフレームの同期が取れたと
判断する。これにより、同期ビットが検出された後に C
RCエラーが検出されると、直ちに同期ビットの検出動作
に移ることが可能となる。
号回路の実施の形態３では、第１のアンロック状態1aで
同期ビットが検出されたことと、 CRCエラーがないこと
を検出したこととから、そのフレームの同期が取れたと
判断する。これにより、同期ビットが検出された後に C
RCエラーが検出されると、直ちに同期ビットの検出動作
に移ることが可能となる。
【０１５３】
【発明の効果】以上に詳述したように、本発明の請求項
１の符号化信号の復号回路によれば、同期状態から非同
期状態への遷移状態であることを示す状態信号を同期状
態保持手段が出力した場合に、デコード手段の出力に代
えて初期データ発生手段が発生したデータが記憶手段に
格納されることにより、記憶手段が初期化される。この
ため、フレームが復号処理されている間に記憶手段が初
期化されるため、非同期状態に遷移した場合に必要な記
憶手段の初期化のための時間が短縮される。
１の符号化信号の復号回路によれば、同期状態から非同
期状態への遷移状態であることを示す状態信号を同期状
態保持手段が出力した場合に、デコード手段の出力に代
えて初期データ発生手段が発生したデータが記憶手段に
格納されることにより、記憶手段が初期化される。この
ため、フレームが復号処理されている間に記憶手段が初
期化されるため、非同期状態に遷移した場合に必要な記
憶手段の初期化のための時間が短縮される。
【０１５４】更に、本発明の請求項２の符号化信号の復
号回路及び請求項４の符号化信号の復号回路の同期制御
方法によれば、判定手段が第１の種類のフレームを処理
中であると判定し且つ同期状態保持手段が第３及び第４
の状態を検出している場合、または判定手段が第２の種
類のフレームを処理中であると判定し且つ同期状態保持
手段が第４の状態を検出している場合に、デコード手段
の出力に代えて初期データ発生手段が発生したデータが
記憶手段に格納されることにより、記憶手段が初期化さ
れる。このため、１フレーム当たりのサンプル数が少な
い第１の種類のフレームであるか、また１フレーム当た
りのサンプル数が多い第２の種類のフレームであるかに
は拘らず、請求項１の符号化信号の復号回路と同様の効
果が得られる。
号回路及び請求項４の符号化信号の復号回路の同期制御
方法によれば、判定手段が第１の種類のフレームを処理
中であると判定し且つ同期状態保持手段が第３及び第４
の状態を検出している場合、または判定手段が第２の種
類のフレームを処理中であると判定し且つ同期状態保持
手段が第４の状態を検出している場合に、デコード手段
の出力に代えて初期データ発生手段が発生したデータが
記憶手段に格納されることにより、記憶手段が初期化さ
れる。このため、１フレーム当たりのサンプル数が少な
い第１の種類のフレームであるか、また１フレーム当た
りのサンプル数が多い第２の種類のフレームであるかに
は拘らず、請求項１の符号化信号の復号回路と同様の効
果が得られる。
【０１５５】また、本発明の請求項３の符号化信号の復
号回路によれば、請求項１及び２の符号化信号の復号回
路において更に、エラーが含まれていないと判定された
場合にのみ、同期状態であるか、非同期状態であるかの
検出が行なわれるため、処理対象となっているフレーム
にエラーが含まれている場合には無駄な処理を回避し得
る。
号回路によれば、請求項１及び２の符号化信号の復号回
路において更に、エラーが含まれていないと判定された
場合にのみ、同期状態であるか、非同期状態であるかの
検出が行なわれるため、処理対象となっているフレーム
にエラーが含まれている場合には無駄な処理を回避し得
る。
【０１５６】
【図１】 本発明の符号化信号の復号回路の第１の実施
の形態の一例としてのMPEGオーディオ復号回路の構成を
示すブロック図である。
の形態の一例としてのMPEGオーディオ復号回路の構成を
示すブロック図である。
【図２】 本発明の符号化信号の復号回路の第２の実施
の形態の一例としてのMPEGオーディオ復号回路の構成を
示すブロック図である。
の形態の一例としてのMPEGオーディオ復号回路の構成を
示すブロック図である。
【図３】 本発明の符号化信号の復号回路の第３の実施
の形態の一例としてのMPEGオーディオ復号回路の構成を
示すブロック図である。
の形態の一例としてのMPEGオーディオ復号回路の構成を
示すブロック図である。
【図４】 本発明及び従来例が処理対象とする MPEGオ
ーディオビットストリームのフレーム構成例を示す模式
図である。
ーディオビットストリームのフレーム構成例を示す模式
図である。
【図５】 従来の符号化信号の復号回路の一例としての
MPEGオーディオ復号回路の構成を示すブロック図であ
る。
MPEGオーディオ復号回路の構成を示すブロック図であ
る。
【図６】 本発明の符号化信号の復号回路の第１の実施
の形態及び従来例の同期状態遷移を示す模式図である。
の形態及び従来例の同期状態遷移を示す模式図である。
【図７】 本発明及び従来例が処理対象とする入力ビッ
トストリームの一例を示す模式図である。
トストリームの一例を示す模式図である。
【図８】 本発明の符号化信号の復号回路の第２の実施
の形態の同期状態遷移を示す模式図である。
の形態の同期状態遷移を示す模式図である。
１ ヘッダ抽出回路、２ 同期検出回路、３ ヘッダレ
ジスタ、５ CRC検出回路、６ オーディオ信号生成回
路、７ 同期状態制御回路、８ 同期状態レジスタ、10
データメモリ、20 ”０”発生回路、21 セレクタ、
31 状態制御回路、40 同期ビット検出回路、41 同期
判定回路、42 同期検出回路。
ジスタ、５ CRC検出回路、６ オーディオ信号生成回
路、７ 同期状態制御回路、８ 同期状態レジスタ、10
データメモリ、20 ”０”発生回路、21 セレクタ、
31 状態制御回路、40 同期ビット検出回路、41 同期
判定回路、42 同期検出回路。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平４−134944（ＪＰ，Ａ)
特開 平４−304729（ＪＰ，Ａ)
特開 平５−30316（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03M 7/30
H04B 14/04
H04L 7/10
Claims (4)
- 【請求項１】 復号されるべき符号化信号のサンプルデ
ータと、一処理単位であるフレームの開始位置を示す同
期情報とで構成されるフレームが複数連続したビットス
トリームを処理対象とする符号化信号の復号回路におい
て、 前記ビットストリームの各フレームのサンプルデータを
復号するデコード手段と、 同期状態，非同期状態及び両者間の遷移状態を示す情報
を保持すると共にその状態を示す状態信号を出力する同
期状態保持手段と、 前記入力ビットストリームに含まれる同期情報に基づい
て同期状態であるか、非同期状態であるかを検出し、そ
の検出結果を同期検出信号として出力する同期検出手段
と、 前記同期検出手段が出力する同期検出信号と、前記同期
状態保持手段が出力する状態信号とから次の同期状態を
判定すると共に判定結果を前記同期状態保持手段に保持
させる同期状態制御手段と、 非同期状態においてその記憶内容が初期化され、前記デ
コード手段により得られた復号信号を蓄積して所定のタ
イミングで出力する記憶手段と、 前記記憶手段の記憶内容を初期状態にするデータを発生
する初期データ発生手段と、 同期状態から非同期状態への遷移状態であることを示す
状態信号を前記同期状態保持手段が出力した場合に、前
記デコード手段の出力に代えて前記初期データ発生手段
が発生したデータを前記記憶手段に格納させる記憶手段
初期化手段とを備えたことを特徴とする符号化信号の復
号回路。 - 【請求項２】 復号されるべき符号化信号のサンプルデ
ータと、一処理単位であるフレームの開始位置を示す同
期情報及び１フレームに含まれるサンプルデータ数が比
較的小なる第１の種類のフレームであることまたは１フ
レームに含まれるサンプルデータ数が比較的大なる第２
の種類のフレームであることを示す情報を含むヘッダ情
報とで構成されるフレームが複数連続したビットストリ
ームを処理対象とする符号化信号の復号回路において、 前記ビットストリームの各フレームのサンプルデータを
復号するデコード手段と、 前記ビットストリームの各ヘッダ情報を抽出するヘッダ
情報抽出手段と、 同期状態，非同期状態及び両者間の遷移状態を示す情報
を保持すると共にその状態を示す状態信号を出力する同
期状態保持手段と、 前記ヘッダ情報抽出手段が抽出したヘッダ情報に含まれ
る同期情報に基づいて同期状態であるか、非同期状態で
あるかを検出し、その検出結果を同期検出信号として出
力する同期検出手段と、 前記ヘッダ情報抽出手段が抽出したヘッダ情報に基づい
てそのフレームが第１の種類のフレームであるかまたは
第２の種類のフレームであるかを判定する判定手段と、 前記判定手段の判定結果と、前記同期検出手段が出力す
る同期検出信号と、前記同期状態保持手段が出力する状
態信号とから、少なくとも次の状態が、初期状態または
同期状態が検出されなかったことを示す第１の状態であ
るか、同期状態が検出されたことを示す第２の状態であ
るか、前記第２の状態であり且つ前記ヘッダレジスタの
内容が第１の種類のフレームであることを示している状
態から、同期状態が検出されなかったことを示す第３の
状態であるか、または前記第２の状態であり且つ前記ヘ
ッダレジスタの内容が第２の種類のフレームであること
を示している状態から、同期状態が検出されなかったこ
とを示す第４の状態であるかを判定すると共に判定結果
を前記同期状態保持手段に保持させる同期状態制御手段
と、 少なくとも前記第２の種類のフレームのサンプルデータ
数に対応する記憶容量を有し、非同期状態においてその
記憶内容が初期化され、前記デコード手段により得られ
た復号信号を蓄積して所定のタイミングで出力する記憶
手段と、 前記記憶手段の記憶内容を初期状態にするデータを発生
する初期データ発生手段と、 前記判定手段が第１の種類のフレームを処理中であると
判定し且つ前記同期状態保持手段が前記第３及び第４の
状態を検出している場合、または前記判定手段が第２の
種類のフレームを処理中であると判定し且つ前記同期状
態保持手段が前記第４の状態を検出している場合に、前
記デコード手段の出力に代えて前記初期データ発生手段
が発生したデータを前記記憶手段に格納させる記憶手段
初期化手段とを備えたことを特徴とする符号化信号の復
号回路。 - 【請求項３】 １フレーム単位のエラー検出のためのエ
ラー検出情報を各フレームに含み、 前記ビットストリームの各エラー検出情報を抽出してエ
ラーの有無を判定するエラー判定手段を備え、 前記同期検出手段は、前記エラー判定手段がエラーがな
いと判定した場合にのみ、前記ヘッダ情報抽出手段が抽
出したヘッダ情報に含まれる同期情報に基づいて同期状
態であるか、非同期状態であるかの検出を行なうべくな
してあることを特徴とする請求項１及び２に記載の符号
化信号の復号回路。 - 【請求項４】 復号されるべき符号化信号のサンプルデ
ータと、一処理単位であるフレームの開始位置を示す同
期情報及び１フレームに含まれるサンプルデータ数が比
較的小なる第１の種類のフレームであることまたは１フ
レームに含まれるサンプルデータ数が比較的大なる第２
の種類のフレームであることを示す情報を含むヘッダ情
報とで構成されるフレームが複数連続したビットストリ
ームを処理対象とする符号化信号の復号回路の同期制御
方法において、 前記ビットストリームの各ヘッダ情報を抽出し、 抽出されたヘッダ情報に含まれる同期情報に基づいて同
期状態であるか、非同期状態であるかを検出し、 抽出されたヘッダ情報に基づいてそのフレームが第１の
種類のフレームであるかまたは第２の種類のフレームで
あるかを判定し、 フレームの種類の判定結果と、同期検出の結果と、現在
の状態とから、少なくとも次の状態が、初期状態または
同期状態が検出されなかったことを示す第１の状態であ
るか、同期状態が検出されたことを示す第２の状態であ
るか、前記第２の状態であり且つ前記ヘッダレジスタの
内容が第１の種類のフレームであることを示している状
態から、同期状態が検出されなかったことを示す第３の
状態であるか、または前記第２の状態であり且つ前記ヘ
ッダレジスタの内容が第２の種類のフレームであること
を示している状態から、同期状態が検出されなかったこ
とを示す第４の状態であるかを判定することにより同期
制御を行なうことを特徴とする符号化信号の復号回路の
同期制御方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01231596A JP3427149B2 (ja) | 1996-01-26 | 1996-01-26 | 符号化信号の復号回路及びその同期制御方法， 同期検出回路及び同期検出方法 |
| EP96305599A EP0786908A3 (en) | 1996-01-26 | 1996-07-29 | MPEG data stream decoder |
| EP01129533A EP1193980A1 (en) | 1996-01-26 | 1996-07-29 | Synchronous control method |
| KR1019960043683A KR100217497B1 (ko) | 1996-01-26 | 1996-10-02 | 부호화 기호의 복호회로 및 그 동기제어방법 |
| US08/863,296 US5777999A (en) | 1996-01-26 | 1997-05-27 | Coded signal decoding circuit, and synchronous control method for the same, synchronous detecting method, and synchronization detecting circuit therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01231596A JP3427149B2 (ja) | 1996-01-26 | 1996-01-26 | 符号化信号の復号回路及びその同期制御方法， 同期検出回路及び同期検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09205371A JPH09205371A (ja) | 1997-08-05 |
| JP3427149B2 true JP3427149B2 (ja) | 2003-07-14 |
Family
ID=11801890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01231596A Expired - Fee Related JP3427149B2 (ja) | 1996-01-26 | 1996-01-26 | 符号化信号の復号回路及びその同期制御方法， 同期検出回路及び同期検出方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5777999A (ja) |
| EP (2) | EP0786908A3 (ja) |
| JP (1) | JP3427149B2 (ja) |
| KR (1) | KR100217497B1 (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3821911B2 (ja) * | 1997-05-02 | 2006-09-13 | 富士通株式会社 | メモリ初期化制御方式 |
| JP2000031942A (ja) | 1998-07-14 | 2000-01-28 | Mitsubishi Electric Corp | 音響再生装置及び音響再生方法 |
| US7885340B2 (en) * | 1999-04-27 | 2011-02-08 | Realnetworks, Inc. | System and method for generating multiple synchronized encoded representations of media data |
| EP1067721A1 (en) * | 1999-07-06 | 2001-01-10 | Sony International (Europe) GmbH | Packet synchronization detector |
| JP2001236738A (ja) * | 2000-02-24 | 2001-08-31 | Yamaha Corp | 光ディスクのプリピット同期ビットの誤検出判定方法およびプリピット同期ビット検出の安定・不安定判定方法並びにそれらの回路 |
| US6760772B2 (en) | 2000-12-15 | 2004-07-06 | Qualcomm, Inc. | Generating and implementing a communication protocol and interface for high data rate signal transfer |
| US8812706B1 (en) | 2001-09-06 | 2014-08-19 | Qualcomm Incorporated | Method and apparatus for compensating for mismatched delays in signals of a mobile display interface (MDDI) system |
| EP1629654B1 (en) | 2003-06-02 | 2010-11-24 | Qualcomm Incorporated | Generating and implementing a signal protocol and interface for higher data rates |
| EP2363992A1 (en) | 2003-08-13 | 2011-09-07 | Qualcomm Incorporated | A signal interface for higher data rates |
| BRPI0414229A (pt) | 2003-09-10 | 2006-10-31 | Qualcomm Inc | interface de elevada taxa de dados |
| CN102801595A (zh) | 2003-10-15 | 2012-11-28 | 高通股份有限公司 | 高数据速率接口 |
| BRPI0416054A (pt) | 2003-10-29 | 2007-01-02 | Qualcomm Inc | interface de alta taxa de dados elevada |
| WO2005048562A1 (en) | 2003-11-12 | 2005-05-26 | Qualcomm Incorporated | High data rate interface with improved link control |
| CN101053232A (zh) | 2003-11-25 | 2007-10-10 | 高通股份有限公司 | 具有改进链路同步的高数据速率接口 |
| KR100546398B1 (ko) | 2003-11-25 | 2006-01-26 | 삼성전자주식회사 | 압축된 오디오 비트스트림에서 싱크 워드를 찾는 방법 및상기 방법을 기록한 기록 매체 |
| EP2247071B1 (en) | 2003-12-08 | 2013-09-25 | QUALCOMM Incorporated | High data rate interface with improved link synchronization |
| EP2375675B1 (en) | 2004-03-10 | 2013-05-01 | Qualcomm Incorporated | High data rate interface apparatus and method |
| KR101245962B1 (ko) | 2004-03-17 | 2013-03-21 | 퀄컴 인코포레이티드 | 고 데이터 레이트 인터페이스 장치 및 방법 |
| KR101019935B1 (ko) | 2004-03-24 | 2011-03-09 | 퀄컴 인코포레이티드 | 고 데이터 레이트 인터페이스 장치 및 방법 |
| DE102004044785A1 (de) * | 2004-04-10 | 2005-10-27 | Leica Microsystems Semiconductor Gmbh | Vorrichtung und Verfahren zur Bestimmung von Positionierkoordinaten für Halbleitersubstrate |
| US8650304B2 (en) | 2004-06-04 | 2014-02-11 | Qualcomm Incorporated | Determining a pre skew and post skew calibration data rate in a mobile display digital interface (MDDI) communication system |
| CN101800711B (zh) | 2004-06-04 | 2012-04-25 | 高通股份有限公司 | 高数据速率接口设备和方法 |
| US8692838B2 (en) | 2004-11-24 | 2014-04-08 | Qualcomm Incorporated | Methods and systems for updating a buffer |
| US8699330B2 (en) | 2004-11-24 | 2014-04-15 | Qualcomm Incorporated | Systems and methods for digital data transmission rate control |
| US8723705B2 (en) | 2004-11-24 | 2014-05-13 | Qualcomm Incorporated | Low output skew double data rate serial encoder |
| US8873584B2 (en) | 2004-11-24 | 2014-10-28 | Qualcomm Incorporated | Digital data interface device |
| US8539119B2 (en) | 2004-11-24 | 2013-09-17 | Qualcomm Incorporated | Methods and apparatus for exchanging messages having a digital data interface device message format |
| US8667363B2 (en) | 2004-11-24 | 2014-03-04 | Qualcomm Incorporated | Systems and methods for implementing cyclic redundancy checks |
| US8730069B2 (en) | 2005-11-23 | 2014-05-20 | Qualcomm Incorporated | Double data rate serial encoder |
| US8692839B2 (en) | 2005-11-23 | 2014-04-08 | Qualcomm Incorporated | Methods and systems for updating a buffer |
| US7716551B2 (en) * | 2005-12-07 | 2010-05-11 | Microsoft Corporation | Feedback and frame synchronization between media encoders and decoders |
| JP2008028852A (ja) * | 2006-07-24 | 2008-02-07 | Felica Networks Inc | 情報処理端末、データ選択処理方法、およびプログラム |
| US7840887B2 (en) * | 2006-08-25 | 2010-11-23 | Freescale Semiconductor, Inc. | Data stream processing method and system |
| JP5527603B2 (ja) * | 2010-06-24 | 2014-06-18 | ソニー株式会社 | 情報処理装置および情報処理方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3639753A1 (de) * | 1986-11-21 | 1988-06-01 | Inst Rundfunktechnik Gmbh | Verfahren zum uebertragen digitalisierter tonsignale |
| JPH0563650A (ja) * | 1991-09-04 | 1993-03-12 | Matsushita Electric Ind Co Ltd | 音声光空間伝送装置 |
| JPH05191784A (ja) * | 1992-01-13 | 1993-07-30 | Pioneer Electron Corp | Ｍｕｓｅ音声デコーダおよびｍｕｓｅ伝送システム |
| US5642437A (en) * | 1992-02-22 | 1997-06-24 | Texas Instruments Incorporated | System decoder circuit with temporary bit storage and method of operation |
| US5301196A (en) * | 1992-03-16 | 1994-04-05 | International Business Machines Corporation | Half-speed clock recovery and demultiplexer circuit |
| US5495552A (en) * | 1992-04-20 | 1996-02-27 | Mitsubishi Denki Kabushiki Kaisha | Methods of efficiently recording an audio signal in semiconductor memory |
| JPH06103897A (ja) * | 1992-09-18 | 1994-04-15 | Hitachi Ltd | 陰極線管の製造方法 |
| JP3217576B2 (ja) * | 1993-02-22 | 2001-10-09 | テキサス インスツルメンツ インコーポレイテツド | 集積オーディオデコーダ装置及び動作方法 |
| JP2902903B2 (ja) * | 1993-06-07 | 1999-06-07 | 三洋電機株式会社 | オーディオ復号回路及び方法 |
| US5557614A (en) * | 1993-12-22 | 1996-09-17 | Vlsi Technology, Inc. | Method and apparatus for framing data in a digital transmission line |
-
1996
- 1996-01-26 JP JP01231596A patent/JP3427149B2/ja not_active Expired - Fee Related
- 1996-07-29 EP EP96305599A patent/EP0786908A3/en not_active Withdrawn
- 1996-07-29 EP EP01129533A patent/EP1193980A1/en not_active Withdrawn
- 1996-10-02 KR KR1019960043683A patent/KR100217497B1/ko not_active Expired - Fee Related
-
1997
- 1997-05-27 US US08/863,296 patent/US5777999A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1193980A1 (en) | 2002-04-03 |
| EP0786908A3 (en) | 1999-06-23 |
| EP0786908A2 (en) | 1997-07-30 |
| KR970060740A (ko) | 1997-08-12 |
| US5777999A (en) | 1998-07-07 |
| JPH09205371A (ja) | 1997-08-05 |
| KR100217497B1 (ko) | 1999-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3427149B2 (ja) | 符号化信号の復号回路及びその同期制御方法， 同期検出回路及び同期検出方法 | |
| US4412306A (en) | System for minimizing space requirements for storage and transmission of digital signals | |
| JP2566372B2 (ja) | 光学式記録ディスクの再生装置 | |
| US4497055A (en) | Data error concealing method and apparatus | |
| US4280192A (en) | Minimum space digital storage of analog information | |
| CA1318004C (en) | Single track orthogonal error correction system | |
| KR100904626B1 (ko) | Ｍｐ3용 트릭 플레이 | |
| JPH0828066B2 (ja) | 再生装置 | |
| EP0829875B1 (en) | Method and device for encoding audio signal and method and device for decoding audio signal | |
| EP0405885A1 (en) | Recording device and reproducing device | |
| US4274115A (en) | Apparatus for detecting recording and reproducing state | |
| JP2867814B2 (ja) | デジタルデータ受信回路 | |
| GB2249928A (en) | Identification signals in digital audio signals | |
| JP3301695B2 (ja) | 符号化信号復号装置 | |
| KR0148176B1 (ko) | 디지탈재생시스템의 데이타처리방법 및 장치 | |
| JP3409650B2 (ja) | 記録再生装置 | |
| JPH0555928A (ja) | 誤り訂正方法及びその装置 | |
| KR100220848B1 (ko) | 디지탈 비디오 카메라의 오디오 채널 삽입 장치 | |
| KR100191314B1 (ko) | 멀티채널 오디오신호의 재생장치 | |
| JPH0239627A (ja) | 誤り訂正回路 | |
| KR100266651B1 (ko) | 오디오디코더의 데이터 저장방법 | |
| JPH0955934A (ja) | 画像音声圧縮装置 | |
| JPH10198400A (ja) | データ符号化装置および方法、データ復号化装置および方法、ならびにデータ符号化／復号化システム | |
| JPH0983983A (ja) | テレビ電話装置 | |
| JP2001045477A (ja) | 映像・音声圧縮データ切り替え器および映像・音声圧縮データ切り替え方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |