JP3416309B2 - 撮像装置及び撮像素子の駆動方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は撮像装置及び撮像素子の
駆動方法に関するものである。

【０００２】

【従来の技術】近年撮像装置に多く使われる撮像素子は
インターライン型ＣＣＤであり、ムービービデオカメラ
の普及に伴い、ムービービデオカメラ用ＣＣＤの量産化
による低コスト化が進み多くの分野においてムービービ
デオカメラ用ＣＣＤが汎用的に使われるようになった。

【０００３】図１３はムービービデオ用として一般化し
たインターライン型ＣＣＤの構成図である。図中２０は
特定の波長域の光を透過し入射した光を電荷に変換する
光電変換部であって複数の光電変換要素（以下画素）か
らなる。２１は各々の画素に蓄えられた電荷を垂直方向
に転送するための垂直転送部、２２は垂直転送部より転
送されてきた電荷を水平ライン毎に転送する水平転送
部、２３は水平転送部より転送されてきた電荷を電圧信
号に変換して出力するフローティングディヒュージョン
アンプである。

【０００４】図１４に本撮像素子の画素部の断面構造と
ポテンシャルプロフィールを示す。図のようにアンチブ
ルーミング機構としては縦形オーバーフロードレインが
採用されている。このような撮像素子はたとえば補色市
松色差順次方式の色フィルタ構成が用いられており、ま
ず各画素で光電変換された信号は垂直ブランキング期間
中に垂直転送部の各転送段に転送され、ついで上下２画
素を加算して読み出されるように設計されている。そし
て一般には図１３にフィールド読み出しとして示すよう
に奇数フィールドと偶数フィールドとで加算する画素を
１行ずらす擬似インタレース読み出しがなされる。

【０００５】さて、さらに、近年のメモリ技術の向上に
よるメモリＩＣの小型、高容量、低コスト化はムービー
ビデオカメラ、スチルビデオカメラのデジタル化を促進
した。また、マルチメディアのニーズはビデオ信号にと
らわれないデジタル画像データを求めている。ここにお
いて、ビデオ信号に規制されないデジタルカメラも、ま
た、世に出てきている。

【０００６】さて、このようなデジタルカメラに使用す
る撮像素子はビデオ信号に規制されないことから、自由
な構成にすることが可能なわけであるが、製品価格を低
くするためには、むしろ、ムービービデオカメラ用の撮
像素子をそのまま使用したほうが好ましい。ここにおい
て、ビデオムービーカメラ用撮像素子を用いて、ビデオ
ムービーカメラとは異なる駆動方法で動かすことによ
り、より高い画質の画像データを得ることの出来るデジ
タルカメラの工夫が重要になり、すでに出願人より特願
平６ー１３７３１８号（平成６年６月２０日出願）のよ
うな発明が出願されている。

【０００７】次に上記先願の発明の概念を示す。

【０００８】図１２は一般的なデジタルカメラの構成を
示すブロック図である。

【０００９】３１は被写体からの反射光を結像するため
の光学レンズ、３２は光学レンズから入射する光学像の
入射光量を制御するためのシャッタ、３３は光学レンズ
により結像された被写体像を電気信号に変換するための
撮像素子で、ムービービデオで一般に用いられる、例え
ば補色市松色差順次方式インターライン型ＣＣＤ、３４
は撮像素子を動作させるために必要タイミング信号を発
生するタイミング信号発生回路（以下ＴＧ）、３５は撮
像素子を駆動するための電圧を発生する駆動電圧設定回
路、３６はＴＧからの信号を撮像素子駆動可能なレベル
に増幅する撮像素子駆動回路、３７はＣＤＳ回路やＡＧ
Ｃ回路を備えた前置処理回路、３８は前置処理回路より
出力されるアナログ信号をデジタル信号に変換するため
のＡ／Ｄ変換器、３９はデジタル化された信号を撮像信
号処理するための撮像処理回路、４０は撮像処理回路に
より処理された信号を記録するための記録媒体、４１は
記録媒体に信号を送るための記録媒体Ｉ／Ｆ，４２はカ
メラの撮影開始や撮像素子の読み出し方式（フィールド
読み出し方式またはフレーム読み出し方式）を撮影者が
制御するための操作部、４３は操作部により設定された
撮像方式の読み出し方式に応じて駆動電圧の切り換えの
制御信号とＴＧの信号タイミングの設定のための信号を
出力する設定切換回路、４４は撮像信号をディスプレイ
に表示するＥＶＦ，４５はバスコントローラ、４６はデ
ジタル信号を一時記憶するバッファメモリである。

【００１０】ここで示すデジタルカメラはスチル画を撮
影するためのカメラである。このようなカメラでは通
常、フィールド読み出し駆動で１フィールドのみの画像
とりこみで画像を得ることから、本来撮像素子の持つ最
大解像度をはるかにしたまわる解像度の画像しか得るこ
とが出来ない。そこで一般に用いられるムービービデオ
用の補色市松色差順次方式インターライン型ＣＣＤを図
１３のフレーム読み出しで示すように個々の画素を加算
することなく、例えば奇数行の信号を最初のフィールド
期間に読み出し、ついで偶数フィールドの信号を次のフ
ィールド期間に読み出しそれぞれの信号をそのままメモ
リに取り込み、メモリに記憶された各画素データを撮像
信号処理を行うと解像度の高い画像が得られる（以下で
は言葉の誤解をさけるために図１３に示すフレーム読み
出しを全画素フレーム読み出し、または全画素読み出し
と呼ぶ）。

【００１１】しかし、全画素フレーム読み出しではダイ
ナミックレンジが半分程度になり、したがって撮像素子
の出力は通常の加算する読み出し（以下フィールド加算
読み出し、または単にフィールド読み出しと呼ぶ）での
ＡＧＣゲインより倍程度高くゲインをかけることにな
り、結果として画像のＳ／Ｎは著しく悪化することとな
る。

【００１２】前記特願平６ー１３７３１８号では、デジ
タルカメラにおいてフィールド読み出しと全画素フレー
ム読み出しの切り替えを可能とするとともに、全画素フ
レーム読み出し時の撮像素子のダイナミックレンジを増
加させるための方法を提供するものであった。即ち、フ
ィールド読み出し時は撮像素子をムービービデオカメラ
通常使われると同じ条件で使い、全画素フレーム読み出
し時は光電変換部各セルの電荷蓄積容量を増加させるよ
うな条件にするものである。

【００１３】以下図１４、１５、２２によってこれを具
体的に説明する。図１４（ａ）は画素部の断面構造図、
（ｂ）は光電変換セルの基板深さ方向のポテンシャル
と、垂直転送部（ＶＣＣＤ）の水平方向のポテンシャル
を示したものである。図１５は上からみた画素の構造図
である。図２２は撮像素子のＶＣＣＤの４つの電荷に加
えるパルスを示すタイムチャートでフィールド読み出し
のタイミングを示す。

【００１４】光電変換セルの容量は、縦形オーバーフロ
ードレインのポテンシャルと読み出しゲート電極下のポ
テンシャルとで決まる。すなわち、深さ方向のポテンシ
ャルの壁は図１４（ｂ）に示されるｐー層中に形成さ
れ、シリコン基板に加えるバイアス電圧Ｖｓｕｂの値に
より壁の高さが決まり、Ｖｓｕｂ値が高いほどポテンシ
ャルの壁は低くなる。一方読み出しゲート電極は垂直転
送部の転送電極の一極と共通になっており（通常図１５
ではＶ１ゲートとＶ３ゲート）、このＶ１ゲート、Ｖ３
ゲートはしたがって図２２のように、光電変換セルから
垂直転送電極下へ信号電荷を読み出すための電圧Ｖｈと
電荷の垂直転送のためのＶｍ、Ｖｌが加えられるが、Ｖ
ｍ値が電荷蓄積期間の読み出しゲートのポテンシャルの
壁の高さの最小レベルを決め、Ｖｍ値が低いほど電荷蓄
積期間の読み出しゲートのポテンシャルの壁の高さは高
くなる。前記特願平６ー１３７３１８号はここに着目
し、全画素読み出し時はフィールド読み出し時よりも、
Ｖｓｕｂ値を下げると共に、Ｖｍ値を下げることにより
フレーム蓄積時光電変換セルの飽和容量を通常使用時の
それよりも増加させたものである。

【００１５】次に図１２で上記発明の実施例のデジタル
カメラの動作の一例を説明する。

【００１６】まず撮影者が操作部４２の第１スイッチを
オンすることによりファインダモードでの撮像動作を開
始し、シャッタ３２が不図示の絞りとタイミング信号発
生器３４からの電子シャッタ制御用パルスにより撮像素
子の露光制御を行い、撮像素子の出力を読み出す。読み
だした撮像出力に対して前置処理回路３７でＣＤＳ処理
やゲインコントロール等の信号処理を行う。この際ゲイ
ンコントロール回路のゲインは撮像素子の感度によって
決まるので撮像装置製造時に設定される。前置処理回路
３７の出力はＡ／Ｄ変換器３８にてデジタル信号に変換
されてバスコントローラ４５を通って撮像信号処理回路
３９に入力される。撮像信号処理回路３９で処理された
信号はＥＶＦ４４に出力され撮影者は撮像範囲や被写体
の状況を確認することが出来る。

【００１７】このファインダモードでの動作では撮像信
号の読み出しレートをより短くするためにフィールド読
み出しで行うことが好ましい。したがって、撮像素子の
基板電位Ｖｓｕｂ、および、垂直転送ゲートのパルスの
中間電位Ｖｍは図１４で示したポテンシャルがレベル１
の電位になるようにする。ここで、Ｖｓｕｂ値、Ｖｍ値
は通常ビデオムービカメラ等で使われると同じに設定す
るのが望ましいが、必ずしもこれに限られるものではな
い。

【００１８】続いて操作部の第２スイッチがオンされる
と撮像装置は全画素読み出し撮影のモードに入る。

【００１９】フレーム撮影モードに入るとまず撮像素子
に露光を開始する。露光時間の開始は撮像素子の基板電
位にＶｓｕｂパルスとして高電圧であるレベル０を一旦
供給することにより、それまで画素に蓄積されていた信
号電荷を基板に排出することにより始まる。露光開始
後、基板電位Ｖｓｕｂと垂直転送パルスの中間電位Ｖｍ
はそれぞれ第１４図で示したポテンシャルがレベル２に
なるように変更される。ここで、レベル２の電極電位の
設定はレベル１の電極電位の設定よりも低い電位に設定
される。従って各画素に蓄積可能な電荷量はフィールド
読み出しモードの時より増える。

【００２０】このように、全画素読み出しの時にはＶｓ
ｕｂ電位、および、Ｖｍ電位を低く（レベル２に）設定
することで撮像素子の光電変換セルの飽和容量を増大さ
せ、これにより撮像信号の飽和レベルを増大することが
できる。

【００２１】ここで注意を要するのは、Ｖｍ値をレベル
２に下げたとき、読み出しゲートを兼ねるＶ１電極とＶ
３電極のみのＶｍ値をさげれることは困難である点であ
る。即ち図１５に示されるようにＶ２、Ｖ４電極下の光
電変換セルとの分離領域は必ずしも全面的にチャネルス
トップで分離されているとは限らないことから全電極
（Ｖ１、Ｖ２、Ｖ３、Ｖ４）とも下げた方がよい。

【００２２】さて、ここで、このような方法の前提とな
っている要素として、垂直転送部（以下ＶＣＣＤ）の飽
和容量が充分に高いことがある。すなわち、２画素加算
のフィールド読み出しに対して全画素読み出しでは１画
素分の電荷しか扱わないことが、この条件を成り立たせ
ている。

【００２３】図２３を用いて動作の説明を続ける。図２
３は全画素フレーム読み出し時の撮像素子のＶＣＣＤの
電極に加えるパルスのタイムチャートである。

【００２４】全画素読み出しでの撮影が前述のごとく開
始され、所望の露光量をえるとシャッタは閉じられる。
したがって、レベル０の電子シャッタパルスＶｓｕｂを
一旦供給した後、メカニカルシャッタの閉じるまでが全
画素読み出しの露光時間となる。

【００２５】メカニカルシャッタが閉じられると、ま
ず、例えばＶ３ゲート電極にＶｈ電位をくわえることに
より図１３のようなカラーフィルタが配置されたＣＣＤ
からＣｙ、Ｙｅのラインの信号が垂直転送部に読みださ
れる。以下図２３のタイミングパルスのようにを第１か
ら第４の電極に読み出しパルスを加えることで、この信
号を順次出力する。

【００２６】読みだした撮像出力に対して前置処理回路
３７でＣＤＳ処理やゲインコントロール等の信号処理を
行う。ゲインコントロールは撮像素子の飽和電圧が増大
したことから、フィールド読み出しのときと同じ設定
か、わずかに高めのゲインに設定される。前置処理回路
３７の出力はＡ／Ｄ変換器３８にてデジタル信号に変換
されてバスコントローラ４５によってバッファメモリ４
６に記憶される。バッファメモリ４６には図２１（１）
のような概念で、１ライン記憶したら次のアドレス領域
からは１ライン分空けて、その後のアドレス領域に１ラ
イン分記憶していくというように、とびとびにメモリマ
ップ上に記憶していく。こうして撮像素子の奇数ライン
の信号電荷をすべて出力すると、次にＧ，Ｍｇラインの
信号がＶ１ゲートにより読みだされ、同様に前置処理、
Ａ／Ｄの後バッファメモリを介して、メモリに図２１
（２）のように空白となっているアドレス領域に１ライ
ン毎記憶される。

【００２７】メモリへの書き込みが終わると、所定の手
順でメモリの画像データは読みだされ、撮像信号処理回
路で処理されて、記憶媒体Ｉ／Ｆ４１を介して記憶媒体
４０に記憶される。

【００２８】

【発明が解決しようとしている課題】しかしながら上記
の従来のデジタルスチル電子カメラにおいては、撮像素
子の出力が特定の値をこえると出力値にムラが生ずる現
象が生じ、画像を著しく劣化させる問題があった。この
ムラはＶｍ値を下げるほど、出力電圧が低いレベルで発
生するようになり、とくに前記全画素読み出しでは無視
できない問題となる。そして、この現象の発生するＶｍ
値と撮像素子出力値との関係は撮像素子の造り込みのば
らつきで大きく異なることが解っている。

【００２９】以下、本現象の発生するメカニズムを説明
する。

【００３０】インターライン型の固体撮像素子の飽和容
量を決める主な要因としては以下の４点が上げられる。 １．光電変換セルの飽和容量。これはＶｓｕｂ値とＶｍ
値に依存し、ともに電位が低いほうが飽和量は大きくな
る。 ２．ＶＣＣＤの飽和量。これはＶＣＣＤの最大転送容量
によって決まり、したがって、Ｖｍ値が高いほうが飽和
量が大きくなる。 ３．水平転送部（以下ＨＣＣＤ）の飽和量。ＨＣＣＤの
最大転送容量で決まる。 ４．フローティングディフュージョンキャパシタの容
量。これらのうち３と４は１と２の飽和容量に比べて充
分に高くつくられること、また、上述のムラの発生に関
与していないことから、ここでは除外する。

【００３１】そこで、残った１と２の要因に関して説明
する前に、光電変換セルからＶＣＣＤへの読み出しとＶ
ＣＣＤの電荷転送の動作をいま少し詳しく説明する。

【００３２】図１７（Ａ）、（Ｂ）は従来の、フィール
ド読み出し時における、各画素からＶＣＣＤへの読み出
し動作、その後の最初のＶＣＣＤの１ライン分の電荷転
送動作完了までのＶＣＣＤのポテンシャルプロフィール
である。

【００３３】図１６は従来用いられているフィールド読
み出し時の光電変換セルからＶＣＣＤへの読み出し前後
のＶＣＣＤの各電極に加えるパルスのタイミングチャー
トで、第１フィールドと第２フィールドは、通常ムービ
ービデオで用いられるインターレースのための駆動タイ
ミングである。

【００３４】デジタルスチルカメラでは、どちらか一方
のタイミングのみで１フィールド分だけの読み出しを行
えばよい。したがって、ここでは、図１７に第１フィー
ルドのタイミングで駆動した場合のポテンシャルプロフ
ィールの変化を示した（第２フィールドでは加算する画
素が異なるだけで基本的には差はないこと、また、全画
素フレーム読み出しの両フィールドのポテンシャルプロ
フィール図を参照にして加算画素を変える方法は確認出
来るのでここでは説明は省略する。）。

【００３５】そして、図１９は全画素フレーム読み出し
の第１フィールドの読み出し時のポテンシャルプロフィ
ール図であり、図２０は全画素フレーム読み出し時の第
２フィールドのポテンシャルプロフィール図であり、各
々従来の光電変換セルからＶＣＣＤへの読み出しから最
初のＶＣＣＤの電荷転送動作動作までのＶＣＣＤのポテ
ンシャルプロフィールを示している。

【００３６】図１８（１）は全画素フレーム読み出し時
の第１フィールドの、図１８（２）は全画素フレーム読
み出し時の第２フィールドの、各々従来用いられている
光電変換セルからＶＣＣＤへの読み出し前後のタイミン
グチャートである。

【００３７】これらの図からＶＣＣＤの最大転送電荷容
量はＶＣＣＤの４電極中の２電極下の半導体表面が空乏
化する時の最大電荷蓄積容量であることがわかる。

【００３８】次に光電変換セルの最大電荷蓄積容量であ
るが、これについては先に述べたように、図１４におけ
る光電変換セルの縦形オーバーフロードレインのポテン
シャル（即ち図１４のｐー領域に形成されるバリアの高
さ）と読み出しゲート電極下のポテンシャル（即ちＶＣ
ＣＤと画素部としてのＰＤの間のバリアの高さ）とで決
まる。すなわち、深さ方向のポテンシャルの壁はシリコ
ン基板に加えるバイアス電圧Ｖｓｕｂの値により決ま
り、Ｖｓｕｂ値が高いほどポテンシャルの壁は低くな
る。読み出しゲート電極は垂直転送部の転送電極の一極
と共通になっており（通常図１５ではＶ１ゲートとＶ３
ゲート）、このＶ１ゲート、Ｖ３ゲートはしたがって図
１８のように、光電変換セルから垂直転送電極下へ信号
電荷を読み出すための電圧Ｖｈと電荷の垂直転送のため
のＶｍ、Ｖｌが加えられるが、Ｖｍ値が電荷蓄積期間の
読み出しゲートのポテンシャルの壁の高さの最小レベル
を決め、Ｖｍ値が低いほど電荷蓄積期間の読み出しゲー
トのポテンシャルの壁の高さは高くなる。

【００３９】通常、撮像素子では、この垂直駆動パルス
の電位Ｖｈ，Ｖｍ，Ｖｌはあらかじめ設定された固定し
た電位で駆動できるように設計され、造りこまれる。

【００４０】したがって、規定のばらつき内で電位がば
らつくことはあるが、これを規定値以外に変えて動かす
ことはされない。

【００４１】基板電位Ｖｓｕｂ値は、深さ方向のポテン
シャルの壁が、Ｖｍ値で決まる読み出しゲート電極下の
ポテンシャルの壁よりも低くなるような電位に設定され
る。これは、撮像素子に撮像素子の出力が標準的な値と
なる光量の１００倍近くの光をあてておいて、光電変換
セルからＶＣＣＤへのもれ電荷がなくなるようにＶｓｕ
ｂ値を調整することできめられる。

【００４２】さて、このように光電変換セルの飽和電荷
量とＶＣＣＤの飽和転送電荷量がもとまるが、この二つ
の飽和量の関係は、ＶＣＣＤの飽和転送電荷量が光電変
換セルの飽和電荷量よりも大きくないとＶＣＣＤ転送時
にＶＣＣＤの飽和転送電荷量よりも多い電荷分が転送経
路の前後にあふれ、所謂ブルーミングを発生する。そこ
で、前記の標準光の１００倍程度の光量下でブルーミン
グが起きないようにＶｓｕｂ値をさらに調整することと
なる。

【００４３】さて、これが通常行われるところのＶｓｕ
ｂ値の調整であるがこのように撮像素子の駆動電圧を決
めた時に撮像素子の出力として問題なく使える電荷量＝
出力値はどこまでになるか考えてみる。一見、上記の調
整方法できめられたＶｓｕｂ値のときの光電変換セルの
飽和電荷量であり、それは、ほぼ、ＶＣＣＤの最大電荷
転送量とほぼ等しいとかんがえやすい。

【００４４】ここで、図１９、２０の全画素フレーム読
み出しのポテンシャルプロフィール図と図１８の全画素
フレーム読み出しのタイムチャート、図１７のフィール
ド読み出しのポテンシャルプロフィール図、図１６のフ
ィールド読み出しのタイムチャートにもどって説明を続
ける。

【００４５】これらの図で注意しなければならないの
は、ｔ１からｔ４までの間、つまり、光電変換セルから
ＶＣＣＤへの信号電荷読み出し動作である。

【００４６】まず、光電変換セルからの読み出し直前は
読み出しゲートをかねたＶＣＣＤの奇数セル（Ｖ１，Ｖ
３の下）は空乏化された状態（以下ポテンシャルの井戸
とも呼ぶ、ポテンシャルの高い状態、ゲート電極はＶｍ
値）にあり、電荷転送エレメントの偶数セル（Ｖ２，Ｖ
４の下）は反転層にされた状態（以下ポテンシャルの壁
とも呼ぶ、ポテンシャルの低い状態、ゲート電極はＶｌ
値）にある（以上ｔ１）。ここで読み出しゲートを兼ね
る電荷転送エレメントの第１電極Ｖ１か第３電極Ｖ３に
Ｖｈ電位を加える。ここでＶＣＣＤの第１セルに接する
光電変換セルかＶＣＣＤの第３セルに接する光電変換セ
ルの信号電荷がそれぞれ対応するＶＣＣＤのセルに読み
出される（以上ｔ２）。

【００４７】読み出し終了後再びｔ１と同様の状態にさ
れ、しばらく保持される（ｔ３）。フィールド読み出し
であれば、先に読み出しを行わなかったもう一方の電極
が同様に隣接する電荷転送エレメントの１セルに信号電
荷を読み出すようにパルスがくわえられる（ｔ２′、ｔ
３′）。

【００４８】各画素の信号電荷がそれぞれ隣接する１電
荷転送セルにうつされ、しばらくすると、前後の信号電
荷の蓄積された電荷転送セルをさえぎる第２電極下か第
４電極下のポテンシャルの壁をさげるように電極電位が
ＶｌからＶｍにきりかえられる。

【００４９】ここで隣接する３つの電荷転送セルによる
電荷蓄積空間が形成され、フィールド読み出しであれば
２つの光電変換セルの信号電荷が混合される。ここで、
図１７（Ａ）のｔ４において第２電極を空けるか、第４
電極を空けるかは、第１フィールドと第２フィールドと
で疑似インターレースを行うために切り換えている。

【００５０】この後はｔ５以降に示すようにして水平１
ライン毎にＨＣＣＤに送り逐次信号電荷を読み出す。

【００５１】ここで、先程撮像素子の飽和レベルをきめ
るのはＶＣＣＤの最大電荷転送量、すなわちＶＣＣＤの
隣接する２つの電荷転送セルが空乏化されるときに蓄え
ることの出来る最大電荷容量であるとしたが、第１セ
ル、第３セルそれぞれが空乏化されたときに蓄えられる
最大蓄積電荷量といったほうが正しいことがわかる。

【００５２】もう少し正確にのべると、フィールド加算
読み出しでは、Ｖｍ値で決まる、第１セルの最大蓄積電
荷量と第２セルの最大蓄積電荷量を加算した電荷量であ
り、全画素フレーム読み出しでは、Ｖｍ値で決まる各々
の第１セルの最大蓄積電荷量と第２セルの最大蓄積電荷
量である。

【００５３】ここで注意がいる。即ち、図１７（Ａ）の
ｔ３’における（第１セルの最大蓄積電荷容量）＋（第
３セルの最大蓄積電荷容量）と、同図のｔ４における第
１セルと第２セルを同時に空乏化したときの合計の最大
蓄積電荷容量はイコールとならないことであり、通常は
後者の方が容量が大きい。

【００５４】いま、ｔ３の状態で読み出しの行われたほ
うの電荷転送セルに飽和量一杯の電荷が蓄えられた状況
を考えてみよう。この時の飽和量は第２セルと第４セル
のポテンシャルの壁の高さによって決まる。ここで問題
になるのはこれらのポテンシャル壁の高さが個々にばら
つくことである。また、エリアセンサの場合垂直転送ゲ
ートは細いアルミ層で長く引き回されることから、イメ
ージエリアの周辺部と中央部では電極に加わる電位が異
なる。そこで、読み出しをする電極にＶｈのパルスを加
え終わった直後、つまりＶｈからＶｍにもどされた直
後、半導体表面のポテンシャルはポテンシャルプロフィ
ール図のｔ１からｔ２への動的な変化中にあり、ｔ３の
電極電位条件がたもたれているとポテンシャルプロフィ
ール図ｔ３の状態に安定してくるが、同時に第２セル、
第４セルのポテンシャルの壁の高さのムラにより、一部
の電荷は前後の空乏化された空の電荷転送セルか飽和に
達していない電荷転送セルに流れ込む。そして読み出し
パルスが加えられ、電極電位がＶｈからＶｍにもどった
直後から隣接のポテンシャルの井戸の状態にある電荷転
送セルへの電荷の流れ込みがほぼ止むまでは数百ナノ秒
かかる。

【００５５】ここで見られるムラは、Ｖｍ値を低くする
と、ポテンシャルの壁のばらつきは変化せず、電荷転送
セルの最大蓄積電荷量は減少することから、出力電圧の
低いレベルからムラが発生するようになり、かつ、ムラ
レベルは増大する。これがさきに述べたムラの発生メカ
ニズムであり、Ｖｓｕｂ値、Ｖｍ値をさげて光電変換セ
ルの最大蓄積電荷容量を増加させても、Ｖｍを下げるこ
とで電荷転送エレメントの１セルの最大電荷容量をさげ
てしまい、かつ、ムラを大きな出力ムラを発生させてし
まい、期待する効果をえることが出来なかった。

【００５６】ムラの発生を抑える単純な方法は、読み出
しゲートを兼ねる電荷転送セルの最大蓄積電荷容量より
も光電変換セルの飽和電荷量を充分に少なくすることで
ある。しかしこのような方法では、全画素フレーム読み
出し時にＶｓｕｂ値、Ｖｍ値をさげて光電変換セルの最
大蓄積電荷容量を増加させることにより全画素フレーム
読み出しの出力飽和電圧を上げるという当初の目的は得
られず、むしろ悪化させることとなる。また通常のフィ
ールド読み出しにおいても、撮像素子の飽和出力は読み
出しゲートを兼ねる電荷転送セルの最大蓄積電荷容量の
最小のものによって決定されることから、ＶＣＣＤの最
大駆動電荷容量よりもかなり低いレベルが撮像素子とし
ての飽和電荷量、ひいては飽和出力値となってしまう。

【００５７】

【課題を解決するための手段および作用】本発明は、従
来の撮像素子ではＶＣＣＤの読み出しゲートを兼ねる電
荷転送エレメントの１セルの飽和電荷量によって規制さ
れていた撮像素子の飽和量を向上することを目的として
いる。

【００５８】また、ＶＣＣＤの隣接する２つの電荷転送
セルの飽和電荷量、すなわち、ＶＣＣＤの最大転送電荷
量に規制されるように撮像素子を動作させることで、フ
ィールド読み出しにおいても、フレーム全画素読み出し
においても、高い撮像素子の飽和出力レベルが得られる
ようにするものであり、また、こうして撮像素子のダイ
ナミックレンジをあげることでＳ／Ｎの少ない画像を得
ることが出来る撮像装置を提供するものである。

【００５９】そして、特に、現在主流になっているイン
ターライン型ＣＣＤ等の加算型のＣＣＤにおいて、全画
素フレーム読み出しをおこなった場合の飽和電荷量を増
加させ、撮像素子としてのダイナミックレンジを向上さ
せるものである。

【００６０】本発明の第１の発明の撮像装置は、上記の
目的を達成するために、複数の光電変換セルと、前記光
電変換セルよりも多い数の電荷転送セルを有する電荷転
送手段と、前記光電変換セルの信号を前記電荷転送手段
に転送する際に、対応する位置の電荷転送セルにポテン
シャル井戸を形成し、読み出しパルスを加えることによ
り、各光電変換セルの信号を、対応する位置のポテンシ
ャル井戸に転送し、対応する位置のポテンシャル井戸に
信号が転送された後であって、かつ前記読み出しパルス
を加え終わってから数百ナノ秒以内に該ポテンシャル井
戸に隣接する転送セルに所定の電圧を印加することによ
り前記ポテンシャル井戸の容量を増大させる制御手段
と、を有する撮像装置である。

【００６１】本発明の第２の発明の方法によれば、複数
の光電変換セルと、前記光電変換セルよりも多い数の電
荷転送セルを有する電荷転送手段とを有する撮像素子の
駆動方法であって、前記光電変換セルの信号を前記電荷
転送手段に転送する際に、対応する位置の電荷転送セル
にポテンシャル井戸を形成し、読み出しパルスを加える
ことにより、各光電変換セルの信号を、対応する位置の
ポテンシャル井戸に転送し、対応する位置のポテンシャ
ル井戸に信号が転送された後であって、かつ前記読み出
しパルスを加え終わってから数百ナノ秒以内に該ポテン
シャル井戸に隣接する転送セルに所定の電圧を印加する
ことにより前記ポテンシャル井戸の容量を増大させるこ
とを特徴とする撮像素子の駆動方法である。

【００６２】

【００６３】

【００６４】

【００６５】

【実施例】以下、本発明の第１の実施例について図１か
ら図３を参照して説明する。ここで図１は第１の実施例
による全画素フレーム読み出しの光電変換セルからＶＣ
ＣＤへの読み出し時の各ゲートに加えるパルスのタイミ
ングチャートで、図１（１）は第１フィールドの読み出
しタイミング、図１（２）は第２フィールドの読み出し
タイミングを示すものである。図２は図１（１）に対応
するポテンシャルプロフィール図、図３は図１（２）に
対応するポテンシャルプロフィール図である。

【００６６】第１フィールドでは、まずＣｙ、Ｙｅの並
ぶラインが読み出される。読み出し前にｔ１では第１ゲ
ート電極（Ｖ１）、第２ゲート電極（Ｖ２）には転送時
の低電位にあたるＶｌ電位が加えられ、第３ゲート電極
（Ｖ３）、第４ゲート電極（Ｖ４）には転送時の高電位
にあたる中間電位Ｖｍ電位が加えられる。このときのそ
れぞれの電極下の半導体表面にはＶ３、Ｖ４下に合成さ
れたポテンシャルの井戸が形成され、Ｖ１、Ｖ２下にポ
テンシャルの壁が形成される。すなわち、電荷転送セル
２つ分の容量をもつポテンシャルの井戸が形成される。

【００６７】次にＣｙ、Ｙｅの光電変換セルに蓄積され
ている信号電荷をＶＣＣＤに転送するために、Ｃｙ（シ
アン）、Ｙｅ（イエロー）に隣接する読み出しゲートを
兼ね備えたＶ３に高電位がくわえられるとＶ３下のポテ
ンシャルがあげられＣｙ、Ｙｅの光電変換セルの信号電
荷はＶ３下の半導体表面に移動される（ｔ２）。

【００６８】光電変換セルからＶ３下への信号電荷の移
動が終了して後にＶ３の電位はＶｍにもどされること
で、信号電荷はＶ３、Ｖ４下に形成されるポテンシャル
の井戸に蓄えられる（ｔ３）。この状態でしばらく保持
された後に最初の１ライン分の転送がＶＣＣＤ内で行わ
れる（ｔ４からｔ７）。

【００６９】第２フィールドでは、Ｇ（グリーン）、Ｍ
ｇ（マゼンタ）の光電変換セルの信号電荷がＶ１、Ｖ２
下に読み出されるように、駆動電極は変わるが、第１フ
ィールド時と同様にして２つの電荷転送セルに信号電荷
が読み出される。つまり、第１フィールドと同様の読み
出し方式による読み出しが行われる。

【００７０】さて、このような読み出し方法にすること
で、従来の読み出し方法では電荷転送セル１つの容量に
より制限をうけていた撮像素子の飽和容量は電荷転送セ
ル２つの容量分までは制限を受けないことになる。ここ
で、従来は１つの光電変換セルの飽和容量より充分低く
なるように調整されていた撮像素子のサブストレート電
位Ｖｓｕｂ値は、読み出しゲートがＶｍ値のときに過剰
電荷がＶＣＣＤ側に流れ込まないレベルまで下げること
ができ、これによって光電変換セルの飽和電荷量を増加
させることができる。

【００７１】また、このときの光電変換セルの飽和電荷
量がＶＣＣＤの最大転送電荷容量（電荷転送セル２つに
よるポテンシャルの井戸の容量）よりも低いのであれ
ば、Ｖｍ値をさげることで読み出しゲートのポテンシャ
ルの壁を高くして、同時にＶｓｕｂ電位を下げて深さ方
向のポテンシャルの壁を高くすることでさらに撮像素子
の飽和電荷量を増加させることもできる。ただし、Ｖｍ
値の下げる量は電荷転送効率を下げない範囲でなければ
ならない。

【００７２】さて、ここでは光電変換セルからの電荷を
最初に蓄積する状態をＶ１とＶ２、Ｖ３とＶ４の組み合
わせとしたが、Ｖ１とＶ４、Ｖ２とＶ３の組み合わせに
してもよい。もちろんその場合のｔ４以降のタイミング
はそれに応じて変えられねばならない。

【００７３】以上のようにすることで全画素フレーム読
み出し時の撮像素子の飽和電荷量、すなわち、撮像素子
の飽和出力値を大幅に増やすことができ、したがって従
来は全画素フレーム読み出しにすると飽和出力値がフィ
ールド読み出し時の半分近くになるためにアンプゲイン
をあげることでＳ／Ｎを下げていたのが、フィールド蓄
積と同程度のＳ／Ｎとすることができ、フィールド読み
出しでも、フレーム読み出しでも高品位の画像をとるこ
との出来るビデオカメラを実現することが出来る。もち
ろんこの発明はスチルビデオカメラだけでなくムービー
ビデオカメラにも適用できることは言うまでもない。

【００７４】即ち、全画素フレーム読み出し時には特に
飽和容量を上げることが望ましいので本願発明の効果は
大きいが、通常のフィールド読み出しにおいてもやはり
画素の飽和容量が大きくなるのでフィールド読み出しし
か行わないシステムであっても、撮像装置のダイナミッ
クレンジを広げることができる。

【００７５】次に第２の実施例を図４から図６を参照し
て説明する。ここで図４は第２の実施例による全画素フ
レーム読み出しの光電変換セルからＶＣＣＤへの読み出
し時の各ゲートに加えるパルスのタイミングチャート
で、図４（１）は第１フィールドの読み出しタイミン
グ、図４（２）は第２フィールドの読み出しタイミング
を示すものである。図５は図４（１）に対応するポテン
シャルプロフィール図、図６は図４（２）に対応するポ
テンシャルプロフィール図である。

【００７６】第１フィールドでは、まずＣｙ、Ｙｅの並
ぶラインが読み出される。読み出し前にｔ１では電極Ｖ
１にはＶｌ電位が加えられ、Ｖ２、Ｖ３、Ｖ４にはＶｍ
電位が加えられる。このときのそれぞれの電極下の半導
体表面はＶ２、Ｖ３、Ｖ４下にポテンシャルの井戸が形
成され、Ｖ１下にポテンシャルの壁が形成される。すな
わち、電荷転送セル３つ分の容量をもつポテンシャルの
井戸が形成される。

【００７７】次にＣｙ、Ｙｅの光電変換セルに蓄積され
ている信号電荷を読み出すべく、Ｃｙ、Ｙｅに隣接する
読み出しゲートを兼ね備えたＶ３に高電位が加えられる
とＶ３下のポテンシャルがあげられＣｙ、Ｙｅの光電変
換セルの信号電荷はＶ３下の半導体表面に移動される
（ｔ２）。光電変換セルからＶ３下への信号電荷の移動
が終了した後にＶ３の電位はＶｍにもどされることで、
信号電荷はＶ２、Ｖ３、Ｖ４下に形成されるポテンシャ
ルの井戸に蓄えられる（ｔ３）。この状態でしばらく保
持された後に最初の１ライン分の転送がＶＣＣＤ内で行
われる（ｔ４からｔ８）。

【００７８】第２フィールドでは、Ｇ、Ｍｇの光電変換
セルの信号電荷がＶ１、Ｖ２、Ｖ４下に読み出されるよ
うに、動かす電極は変わるが、第１フィールド時と同様
に３つの電荷転送セルに信号電荷が読み出される。つま
り、第１フィールドと同様の読み出し方式による読み出
しが行われるのである。

【００７９】このようにすることで、撮像素子の飽和電
荷量を制限する要因は実施例１と同様に電荷転送セル２
つ分（ＶＣＣＤの最大転送電荷量）によるまでゆるめら
れる。

【００８０】さて、ここでは光電変換セルからの電荷を
最初に蓄積する状態をＶ１読み出しに対してＶ１とＶ２
とＶ４、Ｖ３読み出しに対してＶ２とＶ３とＶ４の組み
合わせとしたが、Ｖ１読み出しに対してＶ１とＶ２とＶ
３、Ｖ３読み出しに対してＶ１とＶ３とＶ４の組み合わ
せ、あるいはＶ１読み出しに対してＶ１とＶ３とＶ４、
Ｖ３読み出しに対してＶ１とＶ２とＶ３の組み合わせに
してもよい。もちろんその場合のｔ４以降のタイミング
はそれに応じて変えられねばならない。

【００８１】次に第３の実施例を図７、図１９、図２０
により説明する。

【００８２】ここで図７は第３の実施例による全画素フ
レーム読み出しの光電変換セルからＶＣＣＤへの読み出
し時の各ゲートに加えるパルスのタイミングチャート
で、図７（１）は第１フィールドの読み出しタイミン
グ、図７（２）は第２フィールドの読み出しタイミング
を示すものである。図１９は図７（１）に対応するポテ
ンシャルプロフィール図、図２０は図７（２）に対応す
るポテンシャルプロフィール図であり、この図は先に従
来例に用いたことからもわかるように、本実施例の基本
的なポテンシャルプロフィールの推移は従来例と異なら
ない。

【００８３】図１８の従来例との差は従来例におけるｔ
３の状態を保つ時間ｔｗが本実施例では極めて短いこと
である。

【００８４】先に従来例で、ｔｗの期間中に電荷転送セ
ルの１セルに蓄えられた信号電荷が電荷転送セルの飽和
前後となる量である場合、前後段の飽和以下の信号量の
ポテンシャルの井戸に流れ込む余剰電荷があること、さ
らに、このような余剰電荷の流れ込みは光電変換セルか
らＶＣＣＤへの読み出しパルス終了後から数百ナノ秒後
に起こることを述べた。このことは、逆に言えばｔｗが
数百ナノ秒以内であれば、過剰電荷分の前後段へのもれ
はないことを意味している。

【００８５】また、もう少し詳しくみると、この間はポ
テンシャル図、図１９、図２０のｔ２のポテンシャル状
態からｔ３のポテンシャル状態への動的な変化の過程に
あることを示している。したがって、この過渡期間であ
るうちに電荷転送セルの隣接する２セルまたは３セルに
よるポテンシャルの井戸を形成すれば、電荷の蓄積飽和
容量は１セルのそれよりも実質的に増加する。また、従
来例にみられた、特定出力値以上で発生するムラは生じ
なくなる。

【００８６】なお、以上のような原理からわかるように
ｔｗは数百ナノ秒以下で、短ければ短いほど効果が高い
ことは明らかである。

【００８７】ここでは、光電変換セルからＶＣＣＤへの
読み出しパルス終了後ただちに３つの電荷転送セルによ
るポテンシャルの井戸を形成する方法をのべたが、２つ
の電荷転送セルによるポテンシャルの井戸を形成しても
同様の効果が得られることは言うまでもない。

【００８８】以上に全画素フレーム読み出し時の撮像素
子の飽和電荷量を増加するための実施例を説明した。以
上のような実施例によって、全画素フレーム読み出し時
の撮像素子の飽和電荷量、すなわち、撮像素子の飽和出
力値を大幅に増やすことができ、したがって従来は全画
素フレーム読み出しにすると飽和出力値がフィールド読
み出し時の半分近くになるためにアンプゲインをあげる
ことでＳ／Ｎを下げていたのが、フィールド蓄積と同程
度のＳ／Ｎとすることができ、フィールド読み出しで
も、フレーム読み出しでも高品位の画像をとることの出
来るデジタルスチールカメラを実現することが出来る。

【００８９】次ににフィールド読み出しでの撮像素子で
の電荷飽和量の増加のための第４実施例を説明する。

【００９０】第４の実施例を図８と図９を参照して説明
する。ここで図８は第４の実施例による全画素フレーム
読み出しの光電変換セルからＶＣＣＤへの読み出し時の
各ゲートに加えるパルスのタイミングチャートで、図８
（１）は第１フィールドの読み出しタイミング、図８
（２）は第２フィールドの読み出しタイミングを示すも
のである。図９は図８（１）に対応するポテンシャルプ
ロフィール図である。第１フィールドも第２フィールド
も本実施例の要点である基本的な動作は全画素フレーム
読み出し同様であるので第２フィールドのポテンシャル
プロフィール図は省くこととする（以下フィールド読み
出しの実施例では同様に第２フィールドの実施例は省く
ものとする）。

【００９１】なお、ビデオムービーカメラでは第１フィ
ールドと第２フィールドが繰り返されることで擬似イン
タレースを実現しており、スチルカメラでは通常第１フ
ィールドか第２フィールドの片方のみの読み出しが行わ
れる。

【００９２】さて、本実施例は全画素フレーム読み出し
の第３の実施例の原理を応用したものである。Ｃｙ、Ｙ
ｅ側の信号電荷とＧ、Ｍｇ側の信号電荷を光電変換セル
の各々から各々に隣接する読み出しゲートを兼ねるＶ
１、Ｖ３に読み出し、読み出し終了後直ちにに前段と後
段の信号電荷を加算するようにＶ２かＶ４を空乏化し信
号電荷を混合加算し隣接する３つの電荷転送セルに蓄積
するものである。そして、従来例の読み出しでは、Ｖ
１、Ｖ３の光電変換セルからＶＣＣＤへの読み出しパル
スは順次に加えられていたが、ここでは順次に加えるよ
うにすると最初にパルスを加える方の電極側は読み出し
パルス終了から最初にできる加算のためのポテンシャル
井戸空間形成までの時間ｔｗを数百ナノ秒以内とするこ
とが出来ないことから、Ｖ１とＶ３に加えられる読み出
しパルスは同相のパルスが加えられる。

【００９３】このようにすることでフィールド加算読み
出しにおいても撮像素子の飽和電荷量は個々の電荷転送
セルの飽和電荷量によって制限されるのではなく、ＶＣ
ＣＤの最大電荷転送電荷量により制限されることとな
り、撮像素子の飽和電荷量を増加させることが出来る。

【００９４】次に本願の第５の実施例を図１０と図１１
を参照して説明する。ここで図１０は第５の実施例によ
る全画素フレーム読み出しの光電変換セルからＶＣＣＤ
への読み出し時の各ゲートに加えるパルスのタイミング
チャートで、図１０（１）は第１フィールドの読み出し
タイミング、図１０（２）は第２フィールドの読み出し
タイミングを示すものである。図１１は図１０（１）に
対応するポテンシャルプロフィール図である。

【００９５】本実施例は第１と第２の実施例と原理を同
じくするものである。個々の光電変換セルの電荷は３つ
の電荷転送セルによるポテンシャルの井戸に入るように
読み出される。このことにより、撮像素子の飽和電荷容
量は電荷転送セル１つの飽和容量で制限されることはな
くなる。ただし、この読み出し方法で注意がいるのはポ
テンシャルプロフィール図のｔ４から明らかなように、
このｔ４の期間に１電荷転送セルに２光電変換セルの信
号が入ることである。撮像素子の構造によっては、撮像
素子の飽和電荷量は、この状態の第２読み出し側の光電
変換セルのＶｈ電位が加わった状況での最大電荷蓄積量
に制限されることもありうる。したがって、この実施例
の効果は第４の実施例までのように確実に得られるもの
とは言いがたい面があり、使用する撮像素子の構造を充
分に確認したうえで実施することが望まれる。

【００９６】本実施例ではＶ１での読み出しもＶ３での
読み出しもともに３つの電荷転送セルによるポテンシャ
ルの井戸に信号電荷が入るように駆動しているが、初め
の電荷読み出しによる電荷は２つの電荷転送セルによる
ポテンシャルの井戸に読み出されるようにしてもよい
（たとえば、ｔ１、ｔ３におけるＶ３をポテンシャルの
壁にしておく）。

【００９７】以上第４の実施例、第５の実施例を実施す
ることで、フィールド読み出し時においても撮像素子の
飽和電荷量を増加させることが出来る。

【００９８】次に第６の実施例を図示せずに説明する。

【００９９】上記の実施例におけるカメラは、第一回目
の撮影でフィールド読み出しを、続く第２回目の撮影を
フレーム全画素読み出しする一連の撮影が行われる。

【０１００】第６実施例のカメラでの第１回目の撮影は
従来例のフィールド読み出しか、あるいは、本発明の第
４か第５の実施例による読み出しがなされ、第２回目の
撮影は本発の第１か第２か第３の実施例による読み出し
がなされる。そして第２回めの撮影のはじめにＶｍ値、
Ｖｓｕｂ値は第１回目の撮影時よりも電荷転送効率をそ
こなわない範囲で下げる。もちろん、第２回目の電荷読
み出し時は、メカニカルシャッタによって撮像素子には
光は入射しない。

【０１０１】このような撮像素子の駆動方法をとること
で、本発明のデジタルカメラは第１回目と第２回目の撮
影で撮像素子からの出力信号のゲインを同じにする事が
でき、第１回目も第２回目もともにＳ／Ｎの少ない高品
位の画像を得ることが出来る。

【０１０２】なお、以上の実施例では色差線順次方式の
カラーフィルタを前提として説明をしたが、本願発明は
上記のタイプのカラーフィルタに限定されるものではな
い。即ち、カラーフィルタがなくてもかまわないし、奇
数行の情報と偶数行の情報を別々に読み出すいわゆる全
画素フレーム読み出し方式、奇数行の情報と偶数行の情
報とを転送レジスタ内で加算してから読み出すフィール
ド読み出し方式、あるいはノンインターレースで各行の
信号を順次読み出す方式等いずれの読み出し方式でも適
用可能である。要は画素信号を転送レジスタにより読み
出す際に転送レジスタのポテンシャル井戸により飽和容
量が制限されることがなくなるものであればどのような
ものであってもよいことは言うまでもない。

【０１０３】

【発明の効果】以上説明したように本発明によれば、撮
像素子の飽和電荷容量を増加させる読み出しが可能とな
る。この効果はとくに、現在主流となっている色差順次
方式のセンサにおける全画素フレーム読み出しにおいて
大きな効果を有する。従って、特にデジタルカメラにお
いて、ビデオムービー用の低価格の撮像素子を使って解
像度の高いデジタルスチル画像を得ることができるもの
である。

【図面の簡単な説明】

【図１】 第１の実施例のパルスタイミング図である。

【図２】 第１の実施例のポテンシャルプロフィール図
である。

【図３】 第１の実施例のポテンシャルプロフィール図
である。

【図４】 第２の実施例のパルスタイミング図である。

【図５】 第２の実施例のポテンシャルプロフィール図
である。

【図６】 第２の実施例のポテンシャルプロフィール図
である。

【図７】 第３の実施例のパルスタイミング図である。

【図８】 第４の実施例のパルスタイミング図である。

【図９】 第４の実施例のポテンシャルプロフィール図
である。

【図１０】 第５の実施例のパルスタイミング図であ
る。

【図１１】 第５の実施例のポテンシャルプロフィール
図である。

【図１２】 デジタルカメラの構成図である。

【図１３】 撮像素子の構成図である。

【図１４】 撮像素子の断面構造図とそのポテンシャル
プロフィール図である。

【図１５】 撮像素子の構造図である。

【図１６】 従来例のパルスタイミング図である。

【図１７】 従来例のポテンシャルプロフィール図であ
る。

【図１８】 従来例のパルスタイミング図である。

【図１９】 従来例のポテンシャルプロフィール図であ
る。

【図２０】 従来例のポテンシャルプロフィール図であ
る。

【図２１】 バッファメモリへの記憶のデータ配置の概
念図である。

【図２２】 撮像素子の駆動パルスのタイミング図であ
る。

【図２３】 撮像素子の駆動パルスのタイミング図であ
る。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 複数の光電変換セルと、前記 光電変換セルよりも多い数の電荷転送セルを有する
   電荷転送手段と、 前記光電変換セルの信号を前記電荷転送手段に転送する
   際に、対応する位置の電荷転送セルにポテンシャル井戸
   を形成し、読み出しパルスを加えることにより、各光電
   変換セルの信号を、対応する位置のポテンシャル井戸に
   転送し、対応する位置のポテンシャル井戸に信号が転送
   された後であって、かつ前記読み出しパルスを加え終わ
   ってから数百ナノ秒以内に該ポテンシャル井戸に隣接す
   る転送セルに所定の電圧を印加することにより前記ポテ
   ンシャル井戸の容量を増大させる制御手段と、 を有する撮像装置。
2. 【請求項２】 複数の光電変換セルと、前記光電変換セ
   ルよりも多い数の電荷転送セルを有する電荷転送手段と
   を有する撮像素子の駆動方法であって、 前記光電変換セルの信号を前記電荷転送手段に転送する
   際に、対応する位置の電荷転送セルにポテンシャル井戸
   を形成し、読み出しパルスを加えることにより、各光電
   変換セルの信号を、対応する位置のポテンシャル井戸に
   転送し、対応する位置のポテンシャル井戸に信号が転送
   された後であって、かつ前記読み出しパルスを加え終わ
   ってから数百ナノ秒以内に該ポテンシャル井戸に隣接す
   る転送セルに所定の電圧を印加することにより前記ポテ
   ンシャル井戸の容量を増大させることを特徴とする撮像
   素子の駆動方法。