JP3413120B2 - チップ・オン・チップ構造の半導体装置 - Google Patents
チップ・オン・チップ構造の半導体装置Info
- Publication number
- JP3413120B2 JP3413120B2 JP04521299A JP4521299A JP3413120B2 JP 3413120 B2 JP3413120 B2 JP 3413120B2 JP 04521299 A JP04521299 A JP 04521299A JP 4521299 A JP4521299 A JP 4521299A JP 3413120 B2 JP3413120 B2 JP 3413120B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor chip
- semiconductor
- child
- parent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 118
- 238000007789 sealing Methods 0.000 claims description 71
- 238000005304 joining Methods 0.000 claims description 7
- 238000003825 pressing Methods 0.000 claims description 3
- 238000012986 modification Methods 0.000 claims 1
- 230000004048 modification Effects 0.000 claims 1
- 239000010408 film Substances 0.000 description 79
- 239000010410 layer Substances 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 230000001681 protective effect Effects 0.000 description 13
- 238000004891 communication Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 230000000740 bleeding effect Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 2
- 239000002775 capsule Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000036211 photosensitivity Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000013022 venting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、たとえば、半導
体チップの表面に他の半導体チップを重ね合わせて接合
するチップ・オン・チップ構造の半導体装置に関する。
体チップの表面に他の半導体チップを重ね合わせて接合
するチップ・オン・チップ構造の半導体装置に関する。
【０００２】
【従来の技術】たとえば、半導体装置の小型化および高
集積化を図るための構造として、一対の半導体チップを
表面同士が対向するように重ね合わせて接合する、いわ
ゆるチップ・オン・チップ構造がある。このチップ・オ
ン・チップ構造に適用される半導体チップには、他の半
導体チップに対向する表面に複数個のバンプが設けられ
ている。そして、一対の半導体チップを接合させる際に
は、対向する半導体チップ間にＡＣＦ(Anisotropic Con
ductive Film) が介在されて、対向する半導体チップの
バンプ同士が相互に圧接される。これにより、一対の半
導体チップ間がＡＣＦで封止される。また、バンプの接
合部分でＡＣＦに含まれている導電性カプセルが潰れ
て、互いに接合したバンプ間で通電が可能となることに
より、一対の半導体チップ間の電気接続が達成される。
集積化を図るための構造として、一対の半導体チップを
表面同士が対向するように重ね合わせて接合する、いわ
ゆるチップ・オン・チップ構造がある。このチップ・オ
ン・チップ構造に適用される半導体チップには、他の半
導体チップに対向する表面に複数個のバンプが設けられ
ている。そして、一対の半導体チップを接合させる際に
は、対向する半導体チップ間にＡＣＦ(Anisotropic Con
ductive Film) が介在されて、対向する半導体チップの
バンプ同士が相互に圧接される。これにより、一対の半
導体チップ間がＡＣＦで封止される。また、バンプの接
合部分でＡＣＦに含まれている導電性カプセルが潰れ
て、互いに接合したバンプ間で通電が可能となることに
より、一対の半導体チップ間の電気接続が達成される。
【０００３】
【発明が解決しようとする課題】ところが、バンプの接
合部分でＡＣＦの導電性カプセルが潰れて、その導電性
が発揮されるまでには比較的長い時間（約３０秒間程
度）がかかるため、従来のチップ・オン・チップ構造の
半導体装置では、製造工程に比較的長い時間を要すると
いった問題があった。
合部分でＡＣＦの導電性カプセルが潰れて、その導電性
が発揮されるまでには比較的長い時間（約３０秒間程
度）がかかるため、従来のチップ・オン・チップ構造の
半導体装置では、製造工程に比較的長い時間を要すると
いった問題があった。
【０００４】そこで、この発明の目的は、上述の技術的
課題を解決し、製造に要する時間を短縮できるチップ・
オン・チップ構造の半導体装置を提供することである。
課題を解決し、製造に要する時間を短縮できるチップ・
オン・チップ構造の半導体装置を提供することである。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めの請求項１記載の発明は、表面に接続部材が形成され
た第１の半導体チップと、この第１の半導体チップの表
面に重ね合わされて接合され、上記第１の半導体チップ
に対向する表面に、上記第１の半導体チップの接続部材
に圧着する接続部材が形成された第２の半導体チップ
と、上記第１の半導体チップと上記第２の半導体チップ
との間を封止するためのチップ間封止層とを含み、上記
チップ間封止層は、上記第１の半導体チップおよび上記
第２の半導体チップの表面にそれぞれ設けられた変形可
能な封止膜を相互に圧接させることにより形成されてお
り、上記第１の半導体チップおよび上記第２の半導体チ
ップの封止膜の少なくとも一方には、接続部材の先端部
を露出させるための凹部、および上記第１の半導体チッ
プと上記第２の半導体チップの接合時に、上記凹部内の
空気を抜き出すためのエア抜き溝が形成されていること
を特徴とするチップ・オン・チップ構造の半導体装置で
ある。
めの請求項１記載の発明は、表面に接続部材が形成され
た第１の半導体チップと、この第１の半導体チップの表
面に重ね合わされて接合され、上記第１の半導体チップ
に対向する表面に、上記第１の半導体チップの接続部材
に圧着する接続部材が形成された第２の半導体チップ
と、上記第１の半導体チップと上記第２の半導体チップ
との間を封止するためのチップ間封止層とを含み、上記
チップ間封止層は、上記第１の半導体チップおよび上記
第２の半導体チップの表面にそれぞれ設けられた変形可
能な封止膜を相互に圧接させることにより形成されてお
り、上記第１の半導体チップおよび上記第２の半導体チ
ップの封止膜の少なくとも一方には、接続部材の先端部
を露出させるための凹部、および上記第１の半導体チッ
プと上記第２の半導体チップの接合時に、上記凹部内の
空気を抜き出すためのエア抜き溝が形成されていること
を特徴とするチップ・オン・チップ構造の半導体装置で
ある。
【０００６】この発明によれば、第１の半導体チップの
接続部材と第２の半導体チップの接続部材とが圧着する
ことにより、第１の半導体チップと第２の半導体チップ
とが接続される。たとえば、第１および第２の半導体チ
ップの接続部材が金で構成されている場合、第１の半導
体チップの接続部材と第２の半導体チップの接続部材と
の圧着に要する時間は約０．１秒間程度と比較的短時間
である。したがって、この発明の構成によれば、第１の
半導体チップの接続部材と第２の半導体チップの接続部
材とをＡＣＦ(Anisotropic Conductive Film) を介在さ
せて接続する構成に比べて、この半導体装置の製造に要
する時間を短縮することができる。
接続部材と第２の半導体チップの接続部材とが圧着する
ことにより、第１の半導体チップと第２の半導体チップ
とが接続される。たとえば、第１および第２の半導体チ
ップの接続部材が金で構成されている場合、第１の半導
体チップの接続部材と第２の半導体チップの接続部材と
の圧着に要する時間は約０．１秒間程度と比較的短時間
である。したがって、この発明の構成によれば、第１の
半導体チップの接続部材と第２の半導体チップの接続部
材とをＡＣＦ(Anisotropic Conductive Film) を介在さ
せて接続する構成に比べて、この半導体装置の製造に要
する時間を短縮することができる。
【０００７】また、第１の半導体チップと第２の半導体
チップとの間は、チップ間封止層で封止されているか
ら、第１の半導体チップと第２の半導体チップとの間に
入り込んだ空気が熱膨張して、第１の半導体チップまた
は第２の半導体チップなどにダメージを与えるといった
不都合を回避できる。また、第１の半導体チップおよび
第２の半導体チップがパッケージに納められる際など
に、第１の半導体チップおよび第２の半導体チップに作
用する応力をチップ間封止層で緩和することができ、第
１の半導体チップおよび第２の半導体チップの変形を防
止できる。しかも、第１の半導体チップおよび第２の半
導体チップの封止膜の少なくとも一方には、接続部材の
先端部を露出させるための凹部が形成されているので、
第１の半導体チップの接続部材と第２の半導体チップの
接続部材との間に封止膜が介在されるおそれがなく、第
１の半導体チップの接続部材と第２の半導体チップの接
続部材とを良好に圧着させることができる。さらに、第
１の半導体チップおよび第２の半導体チップの封止膜の
少なくとも一方には、エア抜き溝が形成されているの
で、第１の半導体チップの封止膜と第２の半導体チップ
の封止膜とを圧接させる際に、これらの封止膜の凹部内
の空気をエア抜き溝を介して流出させることができる。
これにより、第１の半導体チップと第２の半導体チップ
との間に空気を残すことなく、第１および第２の半導体
チップ間を良好に封止することができ、第１および第２
の半導体チップ間への気泡混入による不都合を生じるお
それがない半導体装置を実現できる。
チップとの間は、チップ間封止層で封止されているか
ら、第１の半導体チップと第２の半導体チップとの間に
入り込んだ空気が熱膨張して、第１の半導体チップまた
は第２の半導体チップなどにダメージを与えるといった
不都合を回避できる。また、第１の半導体チップおよび
第２の半導体チップがパッケージに納められる際など
に、第１の半導体チップおよび第２の半導体チップに作
用する応力をチップ間封止層で緩和することができ、第
１の半導体チップおよび第２の半導体チップの変形を防
止できる。しかも、第１の半導体チップおよび第２の半
導体チップの封止膜の少なくとも一方には、接続部材の
先端部を露出させるための凹部が形成されているので、
第１の半導体チップの接続部材と第２の半導体チップの
接続部材との間に封止膜が介在されるおそれがなく、第
１の半導体チップの接続部材と第２の半導体チップの接
続部材とを良好に圧着させることができる。さらに、第
１の半導体チップおよび第２の半導体チップの封止膜の
少なくとも一方には、エア抜き溝が形成されているの
で、第１の半導体チップの封止膜と第２の半導体チップ
の封止膜とを圧接させる際に、これらの封止膜の凹部内
の空気をエア抜き溝を介して流出させることができる。
これにより、第１の半導体チップと第２の半導体チップ
との間に空気を残すことなく、第１および第２の半導体
チップ間を良好に封止することができ、第１および第２
の半導体チップ間への気泡混入による不都合を生じるお
それがない半導体装置を実現できる。
【０００８】なお、請求項２のように、上記第１の半導
体チップおよび上記第２の半導体チップの接続部材は、
それぞれ上記第１の半導体チップおよび上記第２の半導
体チップの表面に隆起して形成されたバンプであっても
よい。また、請求項３のように、上記第１の半導体チッ
プの接続部材は、上記第１の半導体チップの表面に隆起
して形成されたバンプであり、上記第２の半導体チップ
の接続部材は、上記バンプよりも高さが低いパッドであ
ってもよい。
体チップおよび上記第２の半導体チップの接続部材は、
それぞれ上記第１の半導体チップおよび上記第２の半導
体チップの表面に隆起して形成されたバンプであっても
よい。また、請求項３のように、上記第１の半導体チッ
プの接続部材は、上記第１の半導体チップの表面に隆起
して形成されたバンプであり、上記第２の半導体チップ
の接続部材は、上記バンプよりも高さが低いパッドであ
ってもよい。
【０００９】
【００１０】
【００１１】
【００１２】
【００１３】
【発明の実施の形態】以下では、この発明の実施の形態
を、添付図面を参照して詳細に説明する。図１は、この
発明の一実施形態に係る半導体装置の概略構成を示す図
解的な断面図である。この半導体装置は、いわゆるチッ
プ・オン・チップ構造を有しており、親チップ１の表面
１１に子チップ２を重ね合わせて接合した後、これらを
パッケージ３に納めることによって構成されている。
を、添付図面を参照して詳細に説明する。図１は、この
発明の一実施形態に係る半導体装置の概略構成を示す図
解的な断面図である。この半導体装置は、いわゆるチッ
プ・オン・チップ構造を有しており、親チップ１の表面
１１に子チップ２を重ね合わせて接合した後、これらを
パッケージ３に納めることによって構成されている。
【００１４】親チップ１および子チップ２は、たとえば
シリコンチップからなっている。親チップ１の表面１１
は、親チップ１の基体をなす半導体基板においてトラン
ジスタなどの機能素子が形成された活性表層領域側の表
面である。この表面１１の周縁付近には、外部接続用の
複数のパッド１２が配置されており、この外部接続用の
パッド１２は、ボンディングワイヤ１３によってリード
フレーム１４に接続されている。また、親チップ１の表
面１１には、子チップ２との電気接続のための複数個の
バンプＢＭが配置されている。
シリコンチップからなっている。親チップ１の表面１１
は、親チップ１の基体をなす半導体基板においてトラン
ジスタなどの機能素子が形成された活性表層領域側の表
面である。この表面１１の周縁付近には、外部接続用の
複数のパッド１２が配置されており、この外部接続用の
パッド１２は、ボンディングワイヤ１３によってリード
フレーム１４に接続されている。また、親チップ１の表
面１１には、子チップ２との電気接続のための複数個の
バンプＢＭが配置されている。
【００１５】子チップ２は、表面２１を親チップ１の表
面１１に対向させた、いわゆるフェースダウン方式で親
チップ１に接合されている。子チップ２の表面は、子チ
ップ２の基体をなす半導体基板においてトランジスタな
どの機能素子が形成された活性表層領域側の表面であ
る。子チップ２の表面には、内部配線に接続された複数
個のバンプＢＳが親チップ１のバンプＢＭに対向して配
置されており、子チップ２は、バンプＢＳがそれぞれ対
向する親チップ１のバンプＢＭに接続されることによっ
て、親チップ１の上方に支持されるとともに、親チップ
１と電気的に接続されている。
面１１に対向させた、いわゆるフェースダウン方式で親
チップ１に接合されている。子チップ２の表面は、子チ
ップ２の基体をなす半導体基板においてトランジスタな
どの機能素子が形成された活性表層領域側の表面であ
る。子チップ２の表面には、内部配線に接続された複数
個のバンプＢＳが親チップ１のバンプＢＭに対向して配
置されており、子チップ２は、バンプＢＳがそれぞれ対
向する親チップ１のバンプＢＭに接続されることによっ
て、親チップ１の上方に支持されるとともに、親チップ
１と電気的に接続されている。
【００１６】また、親チップ１と子チップ２との間は、
絶縁性を有するチップ間封止層４で封止されている。こ
れにより、親チップ１および子チップ２をパッケージ３
内に納める際に、親チップ１と子チップ２との間に空気
が入り込むのを防止できる。ゆえに、親チップ１と子チ
ップ２との間に入り込んだ空気が熱膨張して、親チップ
１または子チップ２などにダメージを与えるといった不
都合を回避できる。また、親チップ１および子チップ２
がパッケージ３に納められる際などに、親チップ１およ
び子チップ２に作用する応力をチップ間封止層４で緩和
することができ、親チップ１および子チップ２の変形を
防止できる。
絶縁性を有するチップ間封止層４で封止されている。こ
れにより、親チップ１および子チップ２をパッケージ３
内に納める際に、親チップ１と子チップ２との間に空気
が入り込むのを防止できる。ゆえに、親チップ１と子チ
ップ２との間に入り込んだ空気が熱膨張して、親チップ
１または子チップ２などにダメージを与えるといった不
都合を回避できる。また、親チップ１および子チップ２
がパッケージ３に納められる際などに、親チップ１およ
び子チップ２に作用する応力をチップ間封止層４で緩和
することができ、親チップ１および子チップ２の変形を
防止できる。
【００１７】図２は、親チップ１および子チップ２の接
合前の状態を拡大して示す部分拡大断面図である。ま
た、図３は、子チップ２の一部を拡大して示す平面図で
ある。親チップ１の表面付近に関する構成は、子チップ
２の表面付近に関する構成と同様であるから、以下で
は、子チップ２を中心に説明することとし、この図２に
おいては、親チップ１の各部には、子チップ２の対応部
分の参照符号を付して示す。
合前の状態を拡大して示す部分拡大断面図である。ま
た、図３は、子チップ２の一部を拡大して示す平面図で
ある。親チップ１の表面付近に関する構成は、子チップ
２の表面付近に関する構成と同様であるから、以下で
は、子チップ２を中心に説明することとし、この図２に
おいては、親チップ１の各部には、子チップ２の対応部
分の参照符号を付して示す。
【００１８】子チップ２の基体をなす半導体基板（図示
せず）上には、たとえば酸化シリコンで構成される層間
絶縁膜２２が形成されており、この層間絶縁膜２２上に
内部配線２３が配設されている。層間絶縁膜２２および
内部配線２３の表面は、たとえば窒化シリコンで構成さ
れる保護膜２４で覆われている。保護膜２４には、内部
配線２３に対向して、内部配線２３の一部をそれぞれ露
出させるためのパッド開口部２５が形成されている。
せず）上には、たとえば酸化シリコンで構成される層間
絶縁膜２２が形成されており、この層間絶縁膜２２上に
内部配線２３が配設されている。層間絶縁膜２２および
内部配線２３の表面は、たとえば窒化シリコンで構成さ
れる保護膜２４で覆われている。保護膜２４には、内部
配線２３に対向して、内部配線２３の一部をそれぞれ露
出させるためのパッド開口部２５が形成されている。
【００１９】パッド開口部２５を介して保護膜２４から
露出した内部配線２３上には、耐酸化性の金属で構成さ
れたバンプＢＳが隆起して形成されている。耐酸化性の
金属としては、たとえば、金、プラチナ、銀、パラジウ
ムまたはイリジウムなどを例示することができる。保護
膜２４の表面は、変形可能な封止膜２６で覆われてい
る。封止膜２６の表面には、バンプＢＳに関連して、た
とえばすり鉢状の凹部２７が形成されており、バンプＢ
Ｓの先端部は、凹部２７内に突出して封止膜２６から露
出している。また、封止膜２６の表面には、親チップ１
との接合時において、互いに隣接する凹部２７を連通す
るための連通溝２８と、周縁付近の凹部２７から空気
（エア）を抜くためのエア抜き溝２９が形成されてい
る。
露出した内部配線２３上には、耐酸化性の金属で構成さ
れたバンプＢＳが隆起して形成されている。耐酸化性の
金属としては、たとえば、金、プラチナ、銀、パラジウ
ムまたはイリジウムなどを例示することができる。保護
膜２４の表面は、変形可能な封止膜２６で覆われてい
る。封止膜２６の表面には、バンプＢＳに関連して、た
とえばすり鉢状の凹部２７が形成されており、バンプＢ
Ｓの先端部は、凹部２７内に突出して封止膜２６から露
出している。また、封止膜２６の表面には、親チップ１
との接合時において、互いに隣接する凹部２７を連通す
るための連通溝２８と、周縁付近の凹部２７から空気
（エア）を抜くためのエア抜き溝２９が形成されてい
る。
【００２０】封止膜２６は、たとえば、感光性が付与さ
れたポリイミドで構成されていて、凹部２７、連通溝２
８およびエア抜き溝２９は、露光および現像処理を行う
ことにより形成することができる。つまり、保護膜２４
にパッド開口部２５を形成し、このパッド開口部２５を
介して露出した内部配線２３上にバンプＢＳを形成した
後、保護膜２４上にゾル状の感光性ポリイミドを塗布す
ることにより封止膜２６を形成する。この封止膜２６
は、たとえば、バンプＢＳの高さよりも大きい膜厚に形
成する。そして、封止膜２６の表面のバンプＢＳに対向
する領域、連通溝２８を形成すべき領域およびエア抜き
溝２９を形成すべき領域に紫外線を照射して、これらの
領域の露光を行う。その後、封止膜２６の表面の露光さ
れた部分を溶剤で溶かして除去することにより、凹部２
７、連通溝２８およびエア抜き溝２９をパターン形成す
ることができる。
れたポリイミドで構成されていて、凹部２７、連通溝２
８およびエア抜き溝２９は、露光および現像処理を行う
ことにより形成することができる。つまり、保護膜２４
にパッド開口部２５を形成し、このパッド開口部２５を
介して露出した内部配線２３上にバンプＢＳを形成した
後、保護膜２４上にゾル状の感光性ポリイミドを塗布す
ることにより封止膜２６を形成する。この封止膜２６
は、たとえば、バンプＢＳの高さよりも大きい膜厚に形
成する。そして、封止膜２６の表面のバンプＢＳに対向
する領域、連通溝２８を形成すべき領域およびエア抜き
溝２９を形成すべき領域に紫外線を照射して、これらの
領域の露光を行う。その後、封止膜２６の表面の露光さ
れた部分を溶剤で溶かして除去することにより、凹部２
７、連通溝２８およびエア抜き溝２９をパターン形成す
ることができる。
【００２１】子チップ２を親チップ１に接合する際に
は、バンプＢＳを親チップ１のバンプＢＭに当接させた
状態で、親チップ１と子チップ２とを相互に圧接する。
この圧接により、親チップ１のバンプＢＭと子チップ２
のバンプＢＳとが圧着されて、親チップ１と子チップ２
との電気接続が達成される。また、親チップ１の封止膜
２６および子チップ２の封止膜２６が圧潰され、それぞ
れの封止膜２６に形成された凹部２７、連通溝２８およ
びエア抜き溝２９がなくなってチップ間封止層４が形成
され、このチップ間封止層４によって親チップ１と子チ
ップ２との間が封止される。この封止の際、凹部２７内
の空気は、エア抜き溝２９を通って親チップ１と子チッ
プ２との間から外部へ抜け出るか、または、連通溝２８
を通って隣接する凹部２７へ流入し、この凹部２７に接
続されたエア抜き溝２９を通って外部へ抜け出る。これ
により、親チップ１と子チップ２との間から空気をほぼ
完全に除去することができ、親チップ１と子チップ２と
の間を良好に封止できる。
は、バンプＢＳを親チップ１のバンプＢＭに当接させた
状態で、親チップ１と子チップ２とを相互に圧接する。
この圧接により、親チップ１のバンプＢＭと子チップ２
のバンプＢＳとが圧着されて、親チップ１と子チップ２
との電気接続が達成される。また、親チップ１の封止膜
２６および子チップ２の封止膜２６が圧潰され、それぞ
れの封止膜２６に形成された凹部２７、連通溝２８およ
びエア抜き溝２９がなくなってチップ間封止層４が形成
され、このチップ間封止層４によって親チップ１と子チ
ップ２との間が封止される。この封止の際、凹部２７内
の空気は、エア抜き溝２９を通って親チップ１と子チッ
プ２との間から外部へ抜け出るか、または、連通溝２８
を通って隣接する凹部２７へ流入し、この凹部２７に接
続されたエア抜き溝２９を通って外部へ抜け出る。これ
により、親チップ１と子チップ２との間から空気をほぼ
完全に除去することができ、親チップ１と子チップ２と
の間を良好に封止できる。
【００２２】以上のように、この実施形態によれば、親
チップ１のバンプＢＭと子チップ２のバンプＢＳとが直
接に圧着されることにより、親チップ１と子チップ２と
が電気接続され、親チップ１の封止膜２６と子チップ２
の封止膜２６とが接合されてチップ間封止層４を形成す
ることにより、親チップ１と子チップ２との間が封止さ
れる。
チップ１のバンプＢＭと子チップ２のバンプＢＳとが直
接に圧着されることにより、親チップ１と子チップ２と
が電気接続され、親チップ１の封止膜２６と子チップ２
の封止膜２６とが接合されてチップ間封止層４を形成す
ることにより、親チップ１と子チップ２との間が封止さ
れる。
【００２３】たとえば、バンプＢＭ，ＢＳが金で構成さ
れている場合、バンプＢＭとバンプＢＳとの圧着に要す
る時間は約０．１秒間程度と比較的短時間である。した
がって、この実施形態の構成によれば、バンプＢＭ，Ｂ
ＳをＡＣＦ(Anisotropic Conductive Film) を介在させ
て接続する構成に比べて、この半導体装置の製造に要す
る時間を短縮することができる。
れている場合、バンプＢＭとバンプＢＳとの圧着に要す
る時間は約０．１秒間程度と比較的短時間である。した
がって、この実施形態の構成によれば、バンプＢＭ，Ｂ
ＳをＡＣＦ(Anisotropic Conductive Film) を介在させ
て接続する構成に比べて、この半導体装置の製造に要す
る時間を短縮することができる。
【００２４】また、親チップ１の封止膜２６と子チップ
２の封止膜２６との間の空気は、これらの封止膜２６の
接合時（チップ間封止層４の形成時）にほぼ完全に除去
され、チップ間封止層４の形成後においては、このチッ
プ間封止層４によって親チップ１および子チップ２間に
空気が入り込むことが防止される。これにより、親チッ
プ１と子チップ２との間を良好に封止することができ、
親チップ１および子チップ２間への気泡混入による不都
合を生じるおそれがない半導体装置を実現できる。
２の封止膜２６との間の空気は、これらの封止膜２６の
接合時（チップ間封止層４の形成時）にほぼ完全に除去
され、チップ間封止層４の形成後においては、このチッ
プ間封止層４によって親チップ１および子チップ２間に
空気が入り込むことが防止される。これにより、親チッ
プ１と子チップ２との間を良好に封止することができ、
親チップ１および子チップ２間への気泡混入による不都
合を生じるおそれがない半導体装置を実現できる。
【００２５】なお、この実施形態では、バンプＢＭ，Ｂ
Ｓの形成後に封止膜２６が形成されるとしたが、封止膜
２６が形成された後にバンプＢＭ，ＢＳが形成されても
よい。たとえば、図４(a) に示すように、保護膜２４に
パッド開口部２５を形成した後、このパッド開口部２５
外の保護膜２４上に封止膜２６を形成する。言い換えれ
ば、パッド開口部２５が形成された保護膜２４上に、パ
ッド開口部２５に対応した開口部２６Ａを有する封止膜
２６を積層する。そして、図４(b) に示すように、開口
部２６Ａおよびパッド開口部２５を介して露出した内部
配線２３上に、たとえばメッキによってバンプＢＭ，Ｂ
Ｓの材料を堆積させることにより、バンプＢＭ，ＢＳを
形成してもよい。
Ｓの形成後に封止膜２６が形成されるとしたが、封止膜
２６が形成された後にバンプＢＭ，ＢＳが形成されても
よい。たとえば、図４(a) に示すように、保護膜２４に
パッド開口部２５を形成した後、このパッド開口部２５
外の保護膜２４上に封止膜２６を形成する。言い換えれ
ば、パッド開口部２５が形成された保護膜２４上に、パ
ッド開口部２５に対応した開口部２６Ａを有する封止膜
２６を積層する。そして、図４(b) に示すように、開口
部２６Ａおよびパッド開口部２５を介して露出した内部
配線２３上に、たとえばメッキによってバンプＢＭ，Ｂ
Ｓの材料を堆積させることにより、バンプＢＭ，ＢＳを
形成してもよい。
【００２６】また、この実施形態では、封止膜２６の膜
厚がバンプＢＭ，ＢＳの高さよりも大きく設定されてい
るが、封止膜２６の膜厚は、封止膜２６およびバンプＢ
Ｍ，ＢＳの材料に応じて適切に変更されるとよい。たと
えば、図４(b) に仮想線で示すように、封止膜２６の膜
厚が、バンプＢＭ，ＢＳの高さよりも低く設定されても
よい。なお、封止膜２６の材料としては、感光性ポリイ
ミド以外に、たとえばＪＣＲ（Junction Coat Resist：
商品名）を用いることができる。
厚がバンプＢＭ，ＢＳの高さよりも大きく設定されてい
るが、封止膜２６の膜厚は、封止膜２６およびバンプＢ
Ｍ，ＢＳの材料に応じて適切に変更されるとよい。たと
えば、図４(b) に仮想線で示すように、封止膜２６の膜
厚が、バンプＢＭ，ＢＳの高さよりも低く設定されても
よい。なお、封止膜２６の材料としては、感光性ポリイ
ミド以外に、たとえばＪＣＲ（Junction Coat Resist：
商品名）を用いることができる。
【００２７】さらに、この実施形態では、封止膜２６の
表面に凹部２７が形成され、この凹部２７から連通溝２
８およびエア抜き溝２９が延びて形成されているが、た
とえば、図５に示すように、封止膜２６の表面に帯状の
凹部５１がチップ周縁に沿って形成され、この凹部５１
内に複数のバンプＢＭ，ＢＳの先端部を突出させてもよ
い。
表面に凹部２７が形成され、この凹部２７から連通溝２
８およびエア抜き溝２９が延びて形成されているが、た
とえば、図５に示すように、封止膜２６の表面に帯状の
凹部５１がチップ周縁に沿って形成され、この凹部５１
内に複数のバンプＢＭ，ＢＳの先端部を突出させてもよ
い。
【００２８】さらにまた、封止膜２６が感光性を有し、
封止膜２６の表面の凹部２７、連通溝２８およびエア抜
き溝２９は露光および現像処理によって形成されるとし
たが、封止膜２６が感光性を有していない場合には、封
止膜２６上にレジスト膜がパターン形成され、このレジ
スト膜で覆われていない部分がエッチングによって除去
されることにより、凹部２７、連通溝２８およびエア抜
き溝２９が形成されるとよい。
封止膜２６の表面の凹部２７、連通溝２８およびエア抜
き溝２９は露光および現像処理によって形成されるとし
たが、封止膜２６が感光性を有していない場合には、封
止膜２６上にレジスト膜がパターン形成され、このレジ
スト膜で覆われていない部分がエッチングによって除去
されることにより、凹部２７、連通溝２８およびエア抜
き溝２９が形成されるとよい。
【００２９】図６は、この発明の他の実施形態について
説明するために、親チップ１および子チップ２の接合前
の状態を拡大して示す部分拡大断面図である。この図６
において、図２に示す各部に相当する部分には、図２の
場合と同一の参照符号を付して示すこととし、以下で
は、上述した第１の実施形態との相違点を中心に説明す
る。
説明するために、親チップ１および子チップ２の接合前
の状態を拡大して示す部分拡大断面図である。この図６
において、図２に示す各部に相当する部分には、図２の
場合と同一の参照符号を付して示すこととし、以下で
は、上述した第１の実施形態との相違点を中心に説明す
る。
【００３０】この実施形態では、上述した第１の実施形
態で子チップ２の表面に設けられている封止膜２６が省
略されており、子チップ２の保護膜２４の表面が露出し
ている。また、親チップ１には、パッド開口部２５を介
して保護膜２４から露出した内部配線２３上に、耐酸化
性の金属からなる薄膜状の金属パッド６１が設けられて
おり、保護膜２４上には、金属パッド６１に対応した開
口部６２を有する封止膜６３が積層されている。
態で子チップ２の表面に設けられている封止膜２６が省
略されており、子チップ２の保護膜２４の表面が露出し
ている。また、親チップ１には、パッド開口部２５を介
して保護膜２４から露出した内部配線２３上に、耐酸化
性の金属からなる薄膜状の金属パッド６１が設けられて
おり、保護膜２４上には、金属パッド６１に対応した開
口部６２を有する封止膜６３が積層されている。
【００３１】親チップ１と子チップ２との接合時には、
バンプＢＳが封止膜６３の開口部６２に入り込み、バン
プＢＳの先端部がパッド開口部２５に対応して金属パッ
ド６１に形成された凹部６１Ａ内に入り込み、バンプＢ
Ｓと金属パッド６１とが凹凸結合をなした状態で圧着さ
れる。また、親チップ１の封止膜６３が子チップ２の保
護膜２４に圧接されることにより、封止膜６３とバンプ
ＢＳとの隙間がなくなってチップ間封止層４（図１参
照）が形成され、このチップ間封止層４によって親チッ
プ１と子チップ２との間が封止される。
バンプＢＳが封止膜６３の開口部６２に入り込み、バン
プＢＳの先端部がパッド開口部２５に対応して金属パッ
ド６１に形成された凹部６１Ａ内に入り込み、バンプＢ
Ｓと金属パッド６１とが凹凸結合をなした状態で圧着さ
れる。また、親チップ１の封止膜６３が子チップ２の保
護膜２４に圧接されることにより、封止膜６３とバンプ
ＢＳとの隙間がなくなってチップ間封止層４（図１参
照）が形成され、このチップ間封止層４によって親チッ
プ１と子チップ２との間が封止される。
【００３２】したがって、この実施形態の構成によって
も、上述した第１の実施形態の構成と同様に、この半導
体装置の製造に要する時間を短縮することができる。ま
た、親チップ１と子チップ２との間を良好に封止するこ
とができ、気泡混入による内部ストレスを生じるおそれ
がない半導体装置を実現できる。そのうえ、この実施形
態では、親チップ１と子チップ２とを接合する際に、バ
ンプＢＳが封止膜６３に形成された開口部６２に案内さ
れ、バンプＢＳの先端部が金属パッド６１の凹部６１Ａ
に入り込むことにより凹凸結合をなすから、親チップ１
と子チップ２との位置合わせを良好に行うことができ、
親チップ１と子チップ２との電気接続を確実に形成する
ことができる。
も、上述した第１の実施形態の構成と同様に、この半導
体装置の製造に要する時間を短縮することができる。ま
た、親チップ１と子チップ２との間を良好に封止するこ
とができ、気泡混入による内部ストレスを生じるおそれ
がない半導体装置を実現できる。そのうえ、この実施形
態では、親チップ１と子チップ２とを接合する際に、バ
ンプＢＳが封止膜６３に形成された開口部６２に案内さ
れ、バンプＢＳの先端部が金属パッド６１の凹部６１Ａ
に入り込むことにより凹凸結合をなすから、親チップ１
と子チップ２との位置合わせを良好に行うことができ、
親チップ１と子チップ２との電気接続を確実に形成する
ことができる。
【００３３】なお、この実施形態では、親チップ１に金
属パッド６１および封止膜６３が設けられ、子チップ２
にバンプＢＳが設けられているが、親チップ１にバンプ
ＢＭが設けられ、子チップ２に金属パッド６１および封
止膜６３が設けられてもよい。また、親チップ１に金属
パッド６１が設けられ、子チップ２にバンプＢＳおよび
封止膜６３が設けられてもよいし、親チップ１にバンプ
ＢＭおよび封止膜６３が設けられ、子チップ２に金属パ
ッド６１が設けられてもよい。
属パッド６１および封止膜６３が設けられ、子チップ２
にバンプＢＳが設けられているが、親チップ１にバンプ
ＢＭが設けられ、子チップ２に金属パッド６１および封
止膜６３が設けられてもよい。また、親チップ１に金属
パッド６１が設けられ、子チップ２にバンプＢＳおよび
封止膜６３が設けられてもよいし、親チップ１にバンプ
ＢＭおよび封止膜６３が設けられ、子チップ２に金属パ
ッド６１が設けられてもよい。
【００３４】さらに、封止膜６３の表面には、開口部６
２内の空気を抜き出すためのエア抜き溝が形成されてい
ることが好ましい。このエア抜き溝を設けておけば、親
チップ１と子チップ２とを接合させる際に、封止膜６３
と開口部６２内に入り込んだバンプＢＳとの間の空気を
エア抜き溝を介して流出させて、親チップ１と子チップ
２との間から空気をほぼ完全に除去することができ、親
チップ１と子チップ２との間をより良好に封止できる。
２内の空気を抜き出すためのエア抜き溝が形成されてい
ることが好ましい。このエア抜き溝を設けておけば、親
チップ１と子チップ２とを接合させる際に、封止膜６３
と開口部６２内に入り込んだバンプＢＳとの間の空気を
エア抜き溝を介して流出させて、親チップ１と子チップ
２との間から空気をほぼ完全に除去することができ、親
チップ１と子チップ２との間をより良好に封止できる。
【００３５】この発明の実施の形態の説明は以上の通り
であるが、この発明は、上述した実施形態に限定される
ものではない。たとえば、親チップ１および子チップ２
は、いずれもシリコンからなるチップであるとしたが、
シリコンの他にも、化合物半導体（たとえばガリウム砒
素半導体など）やゲルマニウム半導体などの他の任意の
半導体材料を用いた半導体チップであってもよい。この
場合に、親チップ１の半導体材料と子チップ２の半導体
材料は、同じでもよいし異なっていてもよい。
であるが、この発明は、上述した実施形態に限定される
ものではない。たとえば、親チップ１および子チップ２
は、いずれもシリコンからなるチップであるとしたが、
シリコンの他にも、化合物半導体（たとえばガリウム砒
素半導体など）やゲルマニウム半導体などの他の任意の
半導体材料を用いた半導体チップであってもよい。この
場合に、親チップ１の半導体材料と子チップ２の半導体
材料は、同じでもよいし異なっていてもよい。
【００３６】その他、特許請求の範囲に記載された事項
の範囲内で、種々の設計変更を施すことが可能である。
の範囲内で、種々の設計変更を施すことが可能である。
【図１】この発明の一実施形態に係る半導体装置の概略
構成を示す図解的な断面図である。
構成を示す図解的な断面図である。
【図２】親チップおよび子チップの接合前の状態を拡大
して示す部分拡大断面図である。
して示す部分拡大断面図である。
【図３】子チップの一部を拡大して示す平面図である。
【図４】バンプおよび封止膜の他の形成方法について説
明するための断面図である。
明するための断面図である。
【図５】封止膜の他の構成について説明するための平面
図である。
図である。
【図６】この発明の他の実施形態について説明するため
に、親チップおよび子チップの接合前の状態を拡大して
示す部分拡大断面図である。
に、親チップおよび子チップの接合前の状態を拡大して
示す部分拡大断面図である。
１ 親チップ（第１の半導体チップ）
２ 子チップ（第２の半導体チップ）
４ チップ間封止層
１１ 表面（第１の半導体チップの表面）
２１ 表面（第２の半導体チップの表面）
２６，６３ 封止膜
２７，５１ 凹部
２９ エア抜き溝
６１ 金属パッド（接続部材）
６２ 開口部（パッドに対向する開口部）
ＢＭ，ＢＳ バンプ（接続部材）
Claims (3)
- 【請求項１】表面に接続部材が形成された第１の半導体
チップと、 この第１の半導体チップの表面に重ね合わされて接合さ
れ、上記第１の半導体チップに対向する表面に、上記第
１の半導体チップの接続部材に圧着する接続部材が形成
された第２の半導体チップと、 上記第１の半導体チップと上記第２の半導体チップとの
間を封止するためのチップ間封止層とを含み、 上記チップ間封止層は、上記第１の半導体チップおよび
上記第２の半導体チップの表面にそれぞれ設けられた変
形可能な封止膜を相互に圧接させることにより形成され
ており、 上記第１の半導体チップおよび上記第２の半導体チップ
の封止膜の少なくとも一方には、接続部材の先端部を露
出させるための凹部、および上記第１の半導体チップと
上記第２の半導体チップの接合時に、上記凹部内の空気
を抜き出すためのエア抜き溝が形成されている ことを特
徴とするチップ・オン・チップ構造の半導体装置。 - 【請求項２】上記第１の半導体チップおよび上記第２の
半導体チップの接続部材は、それぞれ上記第１の半導体
チップおよび上記第２の半導体チップの表面に隆起して
形成されたバンプであることを特徴とする請求項１記載
のチップ・オン・チップ構造の半導体装置。 - 【請求項３】上記第１の半導体チップの接続部材は、上
記第１の半導体チップの表面に隆起して形成されたバン
プであり、 上記第２の半導体チップの接続部材は、上記バンプより
も高さが低いパッドであることを特徴とする請求項１記
載のチップ・オン・チップ構造の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04521299A JP3413120B2 (ja) | 1999-02-23 | 1999-02-23 | チップ・オン・チップ構造の半導体装置 |
| US09/511,104 US6635969B1 (en) | 1999-02-23 | 2000-02-23 | Semiconductor device having chip-on-chip structure, and semiconductor chip used therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04521299A JP3413120B2 (ja) | 1999-02-23 | 1999-02-23 | チップ・オン・チップ構造の半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000243904A JP2000243904A (ja) | 2000-09-08 |
| JP3413120B2 true JP3413120B2 (ja) | 2003-06-03 |
Family
ID=12712974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04521299A Expired - Fee Related JP3413120B2 (ja) | 1999-02-23 | 1999-02-23 | チップ・オン・チップ構造の半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6635969B1 (ja) |
| JP (1) | JP3413120B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3405697B2 (ja) * | 1999-09-20 | 2003-05-12 | ローム株式会社 | 半導体チップ |
| JP3503133B2 (ja) | 1999-12-10 | 2004-03-02 | 日本電気株式会社 | 電子デバイス集合体と電子デバイスの接続方法 |
| EP1327264A1 (en) * | 2000-10-17 | 2003-07-16 | 3M Innovative Properties Company | Solvent assisted burnishing of pre-underfilled solder-bumped wafers for flipchip bonding |
| FR2828334A1 (fr) * | 2001-08-03 | 2003-02-07 | Schlumberger Systems & Service | Procede pour rendre connectable electriquement et mecaniquement un dispositif electrique ayant une face munie de plots de contacts |
| JP2006237280A (ja) * | 2005-02-25 | 2006-09-07 | Sony Corp | 半導体装置及びその製造方法 |
| JP5183708B2 (ja) * | 2010-09-21 | 2013-04-17 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
| KR102190382B1 (ko) | 2012-12-20 | 2020-12-11 | 삼성전자주식회사 | 반도체 패키지 |
| JP6424610B2 (ja) | 2014-04-23 | 2018-11-21 | ソニー株式会社 | 半導体装置、および製造方法 |
| US9935072B2 (en) * | 2015-11-04 | 2018-04-03 | Sfa Semicon Co., Ltd. | Semiconductor package and method for manufacturing the same |
| JP2020123597A (ja) | 2017-05-30 | 2020-08-13 | シャープ株式会社 | 半導体装置および半導体装置の製造方法 |
| DE102018103431A1 (de) * | 2018-02-15 | 2019-08-22 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Verbindung zwischen Bauteilen und Bauelement aus Bauteilen |
| TWI697078B (zh) * | 2018-08-03 | 2020-06-21 | 欣興電子股份有限公司 | 封裝基板結構與其接合方法 |
| JP2024153958A (ja) * | 2021-09-02 | 2024-10-30 | キオクシア株式会社 | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62122256A (ja) * | 1985-11-22 | 1987-06-03 | Hitachi Ltd | 半導体装置 |
| JPH07112041B2 (ja) | 1986-12-03 | 1995-11-29 | シャープ株式会社 | 半導体装置の製造方法 |
| JPS63142663A (ja) | 1986-12-04 | 1988-06-15 | Sharp Corp | 半導体装置とその製造方法 |
| JPH039555A (ja) | 1989-06-07 | 1991-01-17 | Nec Corp | 半導体集積回路 |
| JPH07249732A (ja) | 1994-03-10 | 1995-09-26 | Fujitsu Ltd | 半導体素子の接合方法 |
| JP3310499B2 (ja) * | 1995-08-01 | 2002-08-05 | 富士通株式会社 | 半導体装置 |
| JP3543253B2 (ja) | 1997-06-03 | 2004-07-14 | ローム株式会社 | 複数のｉｃチップを備えた半導体装置の構造 |
| JP3496752B2 (ja) * | 1998-02-19 | 2004-02-16 | シャープ株式会社 | マイクロ波・ミリ波装置 |
| SG93192A1 (en) * | 1999-01-28 | 2002-12-17 | United Microelectronics Corp | Face-to-face multi chip package |
-
1999
- 1999-02-23 JP JP04521299A patent/JP3413120B2/ja not_active Expired - Fee Related
-
2000
- 2000-02-23 US US09/511,104 patent/US6635969B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000243904A (ja) | 2000-09-08 |
| US6635969B1 (en) | 2003-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7563652B2 (en) | Method for encapsulating sensor chips | |
| JP3418134B2 (ja) | チップ・オン・チップ構造の半導体装置 | |
| JP3405456B2 (ja) | 半導体装置，半導体装置の製造方法，スタック型半導体装置及びスタック型半導体装置の製造方法 | |
| JP3718360B2 (ja) | 半導体装置 | |
| JP2002222889A (ja) | 半導体装置及びその製造方法 | |
| JP3413120B2 (ja) | チップ・オン・チップ構造の半導体装置 | |
| CN108807446A (zh) | 一种光学指纹芯片的封装结构以及封装方法 | |
| TW536780B (en) | Semiconductor device bonding pad resist to stress and method of fabricating the same | |
| US20070054439A1 (en) | Multi-chip stack structure | |
| JP3402086B2 (ja) | 半導体装置およびその製造方法 | |
| US20220181296A1 (en) | Method for Forming Chip Packages and a Chip Package | |
| JP3529050B2 (ja) | 半導体装置の製造方法 | |
| US20040245651A1 (en) | Semiconductor device and method for fabricating the same | |
| JP3295059B2 (ja) | 半導体装置およびそれに用いる半導体チップ | |
| JPH11214448A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3715861B2 (ja) | 半導体装置の組立方法 | |
| JP3599813B2 (ja) | 半導体装置 | |
| JP2002026064A (ja) | 半導体素子のボンディングパッド構造体及びその製造方法 | |
| TWI223974B (en) | Tiny memory card and method for manufacturing the same | |
| JP3715816B2 (ja) | 半導体チップ | |
| JP2003273154A (ja) | 半導体装置及びその製造方法 | |
| JP3795246B2 (ja) | 半導体チップ | |
| JP2000228485A (ja) | チップ・オン・チップ構造の半導体装置および半導体チップ | |
| JP2001094043A (ja) | 半導体チップ | |
| TWI804195B (zh) | 半導體封裝結構及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090328 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |