JP3410611B2

JP3410611B2 - 電源装置

Info

Publication number: JP3410611B2
Application number: JP23825696A
Authority: JP
Inventors: 裕岩堀
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1996-09-09
Filing date: 1996-09-09
Publication date: 2003-05-26
Anticipated expiration: 2016-09-09
Also published as: JPH1084671A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、放電灯点灯装置に
関するものである。

【０００２】

【従来の技術】従来、昇圧チョッパ回路と降圧チョッパ
回路を備えた電源装置があり、この電源装置は、図８に
示すように、交流電源Ｖｓと、インダクタＬ₁及びコン
デンサＣ₁からなる入力フィルタＦと、入力フィルタＦ
を介して交流電源Ｖｓが接続された全波整流回路ＤＢ
と、全波整流回路ＤＢの出力端子間に接続されたインダ
クタＬ₃及びＦＥＴＱ₂からなる直列回路と、ＦＥＴＱ
₂の両端間に接続されたダイオードＤ₄及び電解コンデ
ンサＣ₄からなる直列回路と、電解コンデンサＣ₄の両
端間に接続されたＦＥＴＱ₃及びダイオードＤ₅からな
る直列回路と、ダイオードＤ₅の両端間に接続されたイ
ンダクタＬ₄及び負荷回路Ｌからなる直列回路とから構
成されている。

【０００３】この電源装置の動作について説明する。Ｆ
ＥＴＱ_2,Ｑ₃は夫々高周波でオン／オフされており、Ｆ
ＥＴＱ₂がオンすると、図９（ａ）に示すように、交流
電源Ｖｓから入力フィルタＦ→全波整流回路ＤＢ→イン
ダクタＬ₃→ＦＥＴＱ₂の経路（図中、太線で示す）で
電力が供給され、インダクタＬ₃にエネルギーが蓄積さ
れる。次に、ＦＥＴＱ₂がオフすると、図９（ｂ）に示
すように、ＦＥＴＱ₂のオン期間にインダクタＬ₃に蓄
積されたエネルギーが全波整流回路ＤＢの整流電圧と共
にダイオードＤ₄を介して電解コンデンサＣ₄を充電
し、電解コンデンサＣ₄の両端に全波整流回路ＤＢの整
流電圧を昇圧した電圧が発生する。

【０００４】一方、ＦＥＴＱ₃がオンすると、図９
（ａ）に示すように、電解コンデンサＣ ₄を電源とし
て、電解コンデンサＣ₄からＦＥＴＱ₃→インダクタＬ
₄→負荷回路Ｌの経路で電力が供給されるとともに、イ
ンダクタＬ₄にエネルギーが蓄積される。次に、ＦＥＴ
Ｑ₃がオフすると、図９（ｂ）に示すように、ＦＥＴＱ
₃のオン期間にインダクタＬ₄に蓄積されたエネルギー
が負荷回路Ｌ、ダイオードＤ ₅を介して放出され、負荷
回路Ｌに電力が供給される。

【０００５】上述した電源装置では、インダクタＬ₃と
ＦＥＴＱ₂及びダイオードＤ₄からなる昇圧チョッパ回
路が昇圧機能と入力歪改善機能を有し、インダクタＬ₄
とＦＥＴＱ₃及びダイオードＤ₅からなる降圧チョッパ
回路が降圧機能と負荷電流限流機能を有しており、昇圧
チョッパ回路と降圧チョッパ回路が夫々スイッチング素
子たるＦＥＴＱ_2,Ｑ₃とダイオードＤ_4,Ｄ₅を備えてい
る。

【０００６】このＦＥＴＱ_2,Ｑ₃を一つのスイッチング
素子で、ダイオードＤ_4,Ｄ₅を一つのダイオードで兼用
し、構成部品の数を減らしてコストダウンを図ったもの
もある。この電源装置は、図１０に示すように、交流電
源Ｖｓと、インダクタＬ₁及びコンデンサＣ₁からなる
入力フィルタＦと、入力フィルタＦを介して交流電源Ｖ
ｓが接続された全波整流回路ＤＢと、全波整流回路ＤＢ
の出力端子間に接続されたインダクタＬ₃及びＦＥＴＱ
₄からなる直列回路と、ＦＥＴＱ₄の両端間に接続され
た電解コンデンサＣ₄とインダクタＬ₄及び負荷回路Ｌ
からなる直列回路と、電解コンデンサＣ₄及びインダク
タＬ₄の接続点にカソードが接続されるとともにインダ
クタＬ₃及びＦＥＴＱ₄の接続点にアノードが接続され
たダイオードＤ₆とから構成されている。

【０００７】この電源装置の動作について説明する。Ｆ
ＥＴＱ₄がオンすると、図１１（ａ）に示すように、交
流電源Ｖｓから入力フィルタＦ→全波整流回路ＤＢ→イ
ンダクタＬ₃→ＦＥＴＱ₄の経路で電力が供給され、イ
ンダクタＬ₃にエネルギーが蓄積される。また、電解コ
ンデンサＣ₄を電源として、電解コンデンサＣ₄からイ
ンダクタＬ₄→負荷回路Ｌ→ＦＥＴＱ₄の経路で電力が
供給され、インダクタＬ₄にエネルギーが蓄積される。
一方、ＦＥＴＱ₄がオフすると、図１１（ｂ）に示すよ
うに、ＦＥＴＱ₄のオン時にインダクタＬ₃に蓄積され
たエネルギーと共に、交流電源Ｖｓから入力フィルタＦ
→全波整流回路ＤＢ→インダクタＬ₃→ダイオードＤ₆
→電解コンデンサＣ₄の経路で電力が供給され、電解コ
ンデンサＣ₄が充電される。また、ＦＥＴＱ₄のオン時
にインダクタＬ₄に蓄積されたエネルギーが、インダク
タＬ₄から負荷回路ＬとダイオードＤ₆とを介して放出
され、負荷回路Ｌにエネルギーが供給される。

【０００８】また更に、図１２に示すように、図１０に
示す電源装置において負荷回路Ｌの代わりにフルブリッ
ジ回路１を接続したものもあり、フルブリッジ回路１
は、ＦＥＴＱ₁₁，Ｑ₁₂の直列回路とＦＥＴＱ_13,Ｑ₁₄の
直列回路とがそれぞれ並列に接続され、ＦＥＴＱ₁₁，Ｑ
₁₂の接続点とＦＥＴＱ_13,Ｑ₁₄の接続点との間に負荷回
路Ｌが接続されて構成されている。

【０００９】この回路の動作は、図１３及び図１４に示
すように、上述した図１０の電源装置の動作と同様であ
るので、その説明は省略する。尚、図１３の回路ではＦ
ＥＴＱ₁₁，Ｑ₁₄をオン、ＦＥＴＱ₁₂，Ｑ₁₃をオフとし、
図１４の回路ではＦＥＴＱ₁₁，Ｑ₁₄をオフ、ＦＥＴ
Ｑ₁₂，Ｑ₁₃をオンとすることにより、負荷回路Ｌに流れ
る電流の極性を反転させることができる。

【００１０】

【発明が解決しようとする課題】上述した図１０或いは
図１２の電源装置では、例えば、ＦＥＴＱ₄のスイッチ
ング周波数を一定とし、そのデューティ比を変化させる
ことによって、負荷回路Ｌに供給する電力を制御してい
る。この場合、デューティ比を小さくすると、昇圧チョ
ッパ回路では入力電力が小さくなり、降圧チョッパでは
出力電力が小さくなるが、各回路のデューティ比に対す
る特性は、交流電源Ｖｓの電源電圧や負荷回路Ｌのイン
ピーダンスの変動によって変化している。

【００１１】したがって、出力電力が一定となるように
デューティ比を制御する場合、負荷回路Ｌのインピーダ
ンスが低くなると、出力電力が低下するので、入力電力
が出力電力よりも過大になったり、過小になる場合が発
生する。入力電力が出力電力よりも過大になると、余剰
エネルギーが電解コンデンサＣ₄に蓄積されて、電解コ
ンデンサＣ₄の両端電圧が上昇し、構成部品に印加され
る電圧が増加するため、場合によっては構成部品が破損
する可能性があるという問題点があった。

【００１２】このような現象は、高圧放電灯の始動過程
のように負荷のインピーダンスが低く、且つ、負荷に対
して大電流を流す必要がある場合に顕著になる。すなわ
ち、大きな出力電流を流すために、一定のデューティ比
を設定しなければならないが、負荷のインピーダンスが
低いため、出力電力は少なくなる。これに対して、入力
電力はデューティ比に応じた値になるので、入力電力が
出力電力に対して過大となる。

【００１３】而して、昇圧チョッパ回路及び降圧チョッ
パ回路がＦＥＴＱ₄を共用することによって、図８の電
源装置に比べて構成部品の数を低減することができた
が、ＦＥＴＱ₄には昇圧チョッパ回路のスイッチング電
流と降圧チョッパ回路のスイッチング電流が重畳して流
れるので、ＦＥＴＱ₄の電流容量を大きくする必要があ
り、構成部品の数を低減したことによるコストダウンの
効果が減少するという問題点もあった。

【００１４】本発明は上記問題点に鑑みて為されたもの
であり、コストダウンを図るとともに、出力電力に対し
て入力電力が過大になるのを防いで、装置の安全性を高
めた電源装置を提供することを目的とするものである。

【００１５】

【課題を解決するための手段】請求項１の発明では、上
記目的を達成するために、交流電源と、入力フィルタを
介して交流電源が接続された全波整流回路と、全波整流
回路の出力端子間に負荷回路を介して接続された第１の
コンデンサと、第１のコンデンサの両端間に並列接続さ
れた第１の整流素子及びスイッチング素子からなる直列
回路と、全波整流回路及び負荷回路の接続点と第１の整
流素子及びスイッチング素子の接続点との間に接続され
た第１のインダクタとを備え、第１の整流素子はスイッ
チング素子のオフ時に第１のコンデンサが第１の整流素
子を介して充電される方向に接続されており、負荷回路
のインピーダンスが低い場合、負荷回路に印加される電
圧が低下して、第１のコンデンサが充電される期間が短
くなるので、第１のコンデンサの両端電圧が異常に昇圧
するのを防止することができる。また、昇圧チョッパ回
路と降圧チョッパ回路とで、スイッチング素子のみなら
ず第１のインダクタを共用しているので、構成部品の数
を減らすことができる。

【００１６】請求項２の発明では、請求項１の発明にお
いて、負荷回路が誘導性負荷から構成されており、請求
項３の発明では、請求項２の発明において、誘導性負荷
が第２のインダクタと放電灯の直列回路から構成されて
いるので、この電源装置を放電灯点灯装置に適用するこ
とができる。請求項４の発明では、請求項２の発明にお
いて、負荷回路と並列に接続された小容量の第２のコン
デンサを備えているので、誘導性負荷と第２のコンデン
サとでローパスフィルタを構成することができる。

【００１７】請求項５の発明では、請求項２の発明にお
いて、負荷回路と並列に接続された第２の整流素子を備
えているので、負荷回路の両端間の電圧が負になるのを
防止できる。請求項６の発明では、交流電源と、入力フ
ィルタを介して交流電源が接続された全波整流回路と、
全波整流回路の出力端子間にフルブリッジ回路を介して
接続された第１のコンデンサと、第１のコンデンサの両
端間に並列接続された第１の整流素子及び第１のスイッ
チング素子からなる直列回路と、全波整流回路及びフル
ブリッジ回路の接続点と第１の整流素子及び第１のスイ
ッチング素子の接続点との間に接続された第１のインダ
クタとを備え、フルブリッジ回路が、第２及び第３のス
イッチング素子の直列回路と、第４及び第５のスイッチ
ング素子の直列回路とが並列接続され、第２及び第３の
スイッチング素子の接続点と第４及び第５のスイッチン
グ素子の接続点との間に負荷回路を接続して構成され、
第１の整流素子は第１のスイッチング素子のオフ時に第
１のコンデンサが第１の整流素子を介して充電される方
向に接続されており、請求項１の発明と同様に、負荷回
路のインピーダンスが低い場合、負荷回路に印加される
電圧が低下して、第１のコンデンサが充電される期間が
短くなるので、コンデンサの両端電圧が異常に昇圧する
のを防止することができる。また、昇圧チョッパ回路と
降圧チョッパ回路とで、第１のスイッチング素子だけで
はなく第１のインダクタを共用しているので、構成部品
の数を減らすことができる。

【００１８】請求項７の発明では、請求項６の発明にお
いて、負荷回路が誘導性負荷から構成されているので、
請求項８の発明では、請求項７の発明において、誘導性
負荷が第２のインダクタと放電灯の直列回路から構成さ
れているので、この電源装置を放電灯点灯装置に適用す
ることができる。請求項９の発明では、請求項７の発明
において、フルブリッジ回路と並列に接続された小容量
の第２のコンデンサを備えているので、請求項３の発明
と同様に、誘導性負荷と第２のコンデンサとでローパス
フィルタを構成することができる。

【００１９】請求項１０の発明では、請求項７の発明に
おいて、フルブリッジ回路と並列に接続された第２の整
流素子を備えているので、請求項４の発明と同様に、フ
ルブリッジ回路の両端間の電圧が負になるのを防止でき
る。請求項１２の発明では、交流電源と、入力フィルタ
を介して交流電源が接続された全波整流回路と、全波整
流回路の出力端子間にフルブリッジ回路を介して接続さ
れた第１のコンデンサと、第１のコンデンサの両端間に
並列接続された第１の整流素子及び第１のスイッチング
素子からなる直列回路と、全波整流回路とフルブリッジ
回路の接続点と第１の整流素子と第１のスイッチング素
子の接続点との間に接続された第１のインダクタとを備
え、フルブリッジ回路が、第２及び第３のスイッチング
素子の直列回路と、第４及び第５のスイッチング素子の
直列回路とが並列接続され、第２及び第３のスイッチン
グ素子の接続点と第４及び第５のスイッチング素子の接
続点との間に負荷回路を接続して構成され、負荷回路が
第２のインダクタ及び放電灯の直列回路から構成され、
フルブリッジ回路とそれぞれ並列に第２の整流素子と小
容量の第２のコンデンサを接続し、第１の整流素子は第
１のスイッチング素子のオフ時に第１のコンデンサが第
１の整流素子を介して充電される方向に接続されてお
り、請求項１又は６の発明と同様に、負荷回路のインピ
ーダンスが低い場合、負荷回路に印加される電圧が低下
して、第１のコンデンサが充電される期間が短くなるの
で、第１のコンデンサの両端電圧が異常に昇圧するのを
防止することができる。また、昇圧チョッパ回路と降圧
チョッパ回路とで、第１のスイッチング素子のみならず
第１のインダクタを共用しているので、構成部品の数を
減らすことができる。

【００２０】

【発明の実施の形態】本発明の実施の形態を図面を参照
して説明する。（実施形態１）本実施形態の電源装置は、図１に示すよ
うに、交流電源Ｖｓと、インダクタＬ ₁及びコンデンサ
Ｃ₁からなる入力フィルタＦと、低速ダイオードのブリ
ッジ回路から構成されるとともに入力フィルタＦを介し
て交流電源Ｖｓが接続された全波整流回路ＤＢと、全波
整流回路ＤＢの出力端子間に高速ダイオードＤ₁及び誘
導性負荷からなる負荷回路Ｌを介して接続された第１の
コンデンサたる電解コンデンサＣ₂と、電解コンデンサ
Ｃ₂の両端間に接続された第１の整流素子たるダイオー
ドＤ₂及びスイッチング素子たるＦＥＴＱ₁と、高速ダ
イオードＤ₁及び負荷回路Ｌの接続点とダイオードＤ₂
及びＦＥＴＱ₁の接続点との間に接続された第１のイン
ダクタたるチョークコイルＬ₂とから構成されている。
ここで、交流電源Ｖｓを電源としてＦＥＴＱ₁とチョー
クコイルＬ₂及びダイオードＤ₂から昇圧チョッパが構
成され、電解コンデンサＣ₂を電源としてＦＥＴＱ₁と
チョークコイルＬ₂及びダイオードＤ₂から降圧チョッ
パが構成されている。

【００２１】この電源装置の動作を図２（ａ）〜（ｄ）
を用いて説明する。いま、交流電源Ｖｓの電源電圧をＶ
_IN、全波整流回路ＤＢの出力電圧を｜Ｖ_IN｜とし、負荷
回路Ｌに電圧Ｖ_Lが印加されて、電解コンデンサＣ₂の
両端子間に電圧Ｖ_C2が発生しているとする。まず、図２
（ａ）に示すように、ＦＥＴＱ₁がオンし、且つ、電圧
Ｖ_Lが電圧Ｖ_C2と入力電圧Ｖ_INの絶対値｜Ｖ_IN｜との電
位差（Ｖ_C2−｜Ｖ_IN｜）よりも小さい場合（Ｖ_L＜Ｖ_C2
−｜Ｖ_IN｜）、電解コンデンサＣ₂が負荷回路Ｌ→チョ
ークコイルＬ₂→ＦＥＴＱ₁の経路で放電して、チョー
クコイルＬ₂にエネルギーが蓄積されるとともに、負荷
回路Ｌに電力が供給される。この期間では、電圧Ｖ_Lが
電位差（Ｖ_C2−｜Ｖ_IN｜）よりも低く、ダイオードＤ₁
にはＶ_D1（＝Ｖ_C2−Ｖ _L−｜Ｖ_IN｜）の電位差が発生し
ているので、交流電源Ｖｓから負荷回路Ｌにエネルギー
が供給されることはない（モードＡ₁）。

【００２２】また、ＦＥＴＱ₁がオンし、且つ、電圧Ｖ
_Lが昇圧して電位差（Ｖ_C2−｜Ｖ_IN｜）に等しくなった
場合（Ｖ_L＝Ｖ_C2−｜Ｖ_IN｜）、図２（ｂ）に示すよう
に、交流電源Ｖｓから入力フィルタＦ→全波整流回路Ｄ
Ｂ→高速ダイオードＤ₁→チョークコイルＬ₂→ＦＥＴ
Ｑ₁の経路で電力が供給され、チョークコイルＬ₂にエ
ネルギーが蓄積されて、昇圧チョッパ動作を行う。ま
た、電解コンデンサＣ₂が負荷回路Ｌ→チョークコイル
Ｌ₂→ＦＥＴＱ₁の経路で放電して、チョークコイルＬ
₂にエネルギーが蓄積されるとともに、負荷回路Ｌに電
力が供給され、降圧チョッパ動作を行う（モード
Ａ₂）。このように、モードＡ₂では、昇圧チョッパ動
作と降圧チョッパ動作が兼用して行われている。

【００２３】次に、ＦＥＴＱ₁がオフ、且つ、電圧Ｖ_L
が電位差（Ｖ_C2−｜Ｖ_IN｜）に等しい場合（Ｖ_L＝Ｖ_C2
−｜Ｖ_IN｜）、図２（ｃ）に示すように、他のモードで
チョークコイルＬ₂に蓄積されたエネルギーと共に、交
流電源Ｖｓから入力フィルタＦ→全波整流回路ＤＢ→高
速ダイオードＤ₁→チョークコイルＬ₂→ダイオードＤ
₂→電解コンデンサＣ₂の経路で電力が供給され、電解
コンデンサＣ₂が充電されて、昇圧チョッパ動作する。
また、チョークコイルＬ₂に蓄積されたエネルギーがダ
イオードＤ₂、負荷回路Ｌの経路で放出され、負荷回路
Ｌに電力が供給され、降圧チョッパ動作を行う（モード
Ａ₃）。このように、モードＡ₃においてもモードＡ₂
と同様に昇圧チョッパ動作と降圧チョッパ動作が兼用し
て行われる。

【００２４】さらに、ＦＥＴＱ₁がオフ、且つ、電圧Ｖ
_Lが低下して電位差（Ｖ_C2−｜Ｖ_IN｜）よりも小さい場
合（Ｖ_L＜Ｖ_C2−｜Ｖ_IN｜）、チョークコイルＬ₂に蓄
積されたエネルギーがダイオードＤ₂、負荷回路Ｌの経
路で放出され、負荷回路Ｌに電力が供給される（モード
Ａ₄）。ここで、モードＡ₄では降圧チョッパ動作のみ
が行われている。

【００２５】上述のように、ＦＥＴＱ₁のオン／オフ、
及び、負荷回路Ｌに印加される電圧Ｖ_Lが変化して、電
解コンデンサＣ₂の両端子間の電圧Ｖ_C2と交流電源Ｖｓ
の入力電圧Ｖ_INの絶対値｜Ｖ_IN｜との電位差（Ｖ_C2−｜
Ｖ_IN｜）と等しいか、又は、小さくなることによって、
モードＡ₁〜Ａ₄が切り換わっている。ところで、負荷
回路Ｌのインピーダンスが低く、且つ、大電流を流す必
要がある場合、負荷回路Ｌのインピーダンスが低いため
に、負荷回路Ｌに印加される電圧Ｖ_Lが上昇しないの
で、電圧Ｖ_Lが電位差（Ｖ_C2−｜Ｖ_IN｜）に等しくなる
ことがないか、或いは、電圧Ｖ_Lが電位差（Ｖ_C2−｜Ｖ
_IN｜）に等しい期間が短くなる。この結果、上述のモー
ドＡ_2,Ａ₃の期間が無くなるか、或いは、その期間が短
くなる。

【００２６】上述の各モードの内、モードＡ₂の期間
は、交流電源ＶｓによってチョークコイルＬ₂にエネル
ギーが蓄積される期間であり、モードＡ₃の期間は、交
流電源Ｖｓと共にチョークコイルＬ₂に蓄積されたエネ
ルギーによって電解コンデンサＣ₂が充電される期間で
ある。従って、モードＡ_2,Ａ₃の期間が発生しない、或
いは、短くなるということは、電解コンデンサＣ₂が充
電されなくなる、或いは、充電量が減少することを意味
しており、電解コンデンサＣ₂の両端電圧Ｖ_C2が異常に
昇圧するのを防止し、各構成部品に印加される電圧を低
減することができる。

【００２７】尚、本実施形態において、スイッチング素
子としてＦＥＴを用いているが、ＦＥＴに限定する趣旨
のものではなく、ＦＥＴ以外のトランジスタ等のスイッ
チング素子を用いてもよい。また、第１の整流素子とし
てダイオードを用いているが、ダイオード以外の整流素
子を用いてもよい。（実施形態２）本実施形態では、実施形態１の電源装置
において、図３に示すように、誘導性負荷からなる負荷
回路Ｌとして、第２のインダクタたるチョークコイルＬ
₀と負荷抵抗Ｒの直列回路を用いており、第２の整流素
子たるダイオードＤ₃及び第２のコンデンサたるコンデ
ンサＣ₃を負荷回路Ｌと夫々並列に接続している。

【００２８】この電源装置の動作は、実施形態１の電源
装置の動作と同様であるが、チョークコイルＬ₀とコン
デンサＣ₃が、実際の負荷である負荷抵抗Ｒに対してロ
ーパスフィルタを構成している点で異なっている。すな
わち、コンデンサＣ₃の両端電圧Ｖ_C3の変化が、実施形
態１における負荷回路Ｌの電圧Ｖ_Lの変化に相当してい
る。

【００２９】また、ＦＥＴＱ₁のオフ時に、負荷回路Ｌ
に印加された電圧Ｖ_Lが負になると、コンデンサＣ₃が
チョークコイルＬ₂→ダイオードＤ₂の経路で放出し、
ＦＥＴＱ₁がオンする際に、通常は０から増加するスイ
ッチング電流が、ＦＥＴＱ₁がオンする直前にダイオー
ドＤ₂に流れていた電流から増加することになり、スイ
ッチングの損失が増加する。そこで、本実施形態の電源
装置では、負荷回路Ｌと逆並列にダイオードＤ₃を接続
し、負荷回路Ｌに印加された電圧Ｖ_Lが負になるのを防
止して、スイッチングの損失を低減している。

【００３０】尚、負荷回路ＬとダイオードＤ₃及びコン
デンサＣ₃以外の回路構成は、実施形態１と同様である
ので、その説明は省略する。また、負荷抵抗Ｒとして放
電灯を用いても良いし、第２の整流素子としてダイオー
ド以外の整流素子を用いても良いことは言うまでもな
い。（実施形態３）本実施形態では、図４に示すように、実
施形態１の電源装置において負荷回路Ｌの代わりにフル
ブリッジ回路１を挿入している。フルブリッジ回路１
は、第１及び第２のスイッチング素子たるＦＥＴＱ_11,
Ｑ₁₂の直列回路と、第３及び第４のスイッチング素子た
るＦＥＴＱ_13,Ｑ₁₄の直列回路とが並列に接続され、Ｆ
ＥＴＱ_11,Ｑ₁₂の接続点とＦＥＴＱ_13,Ｑ₁₄の接続点と
の間に負荷回路Ｌが接続されて構成されている。この電
源装置の動作について図５（ａ）乃至（ｄ）を用いて説
明する。いま、ＦＥＴＱ_11,Ｑ₁₄がオン状態にあり、Ｆ
ＥＴＱ_12,Ｑ₁₃がオフ状態にあるとする。

【００３１】まず、図５（ａ）に示すように、ＦＥＴＱ
₁がオン、且つ、負荷回路Ｌに印加された電圧Ｖ_Lの絶
対値｜Ｖ_L｜が、電解コンデンサＣ₂の両端子間の電圧
Ｖ_C2と交流電源Ｖｓの電圧Ｖ_INの絶対値｜Ｖ_IN｜との電
位差よりも小さい場合（｜Ｖ _L｜＜Ｖ_C2−｜Ｖ_IN｜）、
電解コンデンサＣ₂がＦＥＴＱ₁₁→負荷回路Ｌ→ＦＥＴ
Ｑ₁₄→チョークコイルＬ₂→ＦＥＴＱ₁の経路で放電し
て、チョークコイルＬ ₂にエネルギーが蓄積されるとと
もに、負荷回路Ｌに電力が供給される（モードＢ₁）。

【００３２】また、ＦＥＴＱ₁がオン、且つ、電圧Ｖ_L
の絶対値が電位差（Ｖ_C2−｜Ｖ_IN｜）と等しい場合（｜
Ｖ_L｜＝Ｖ_C2−｜Ｖ_IN｜）、図５（ｂ）に示すように、
モードＢ₁と同様に電解コンデンサＣ₂がＦＥＴＱ₁₁→
負荷回路Ｌ→ＦＥＴＱ₁₄→チョークコイルＬ₂→ＦＥＴ
Ｑ₁の経路で放電して、チョークコイルＬ₂にエネルギ
ーが蓄積されるとともに、負荷回路Ｌに電力が供給され
る。また、交流電源Ｖｓから入力フィルタＦ→全波整流
回路ＤＢ→高速ダイオードＤ₁→チョークコイルＬ₂→
ＦＥＴＱ₁の経路で電力が供給され、チョークコイルＬ
₂にエネルギーが蓄積される（モードＢ₂）。

【００３３】次に、ＦＥＴＱ₁がオフ、且つ、電圧Ｖ_L
の絶対値が電位差（Ｖ_C2−｜Ｖ_IN｜）と等しい場合（｜
Ｖ_L｜＝Ｖ_C2−｜Ｖ_IN｜）、図５（ｃ）に示すように、
ＦＥＴＱ₁のオン時にチョークコイルＬ₂に蓄積された
エネルギーが、チョークコイルＬ₂→ダイオードＤ₂→
ＦＥＴＱ₁₁→負荷回路Ｌ→ＦＥＴＱ₁₄の経路で放出さ
れ、負荷回路Ｌに電力が供給される。また、チョークコ
イルＬ₂に蓄積されたエネルギーと共に、交流電源Ｖｓ
から入力フィルタＦ→全波整流回路ＤＢ→高速ダイオー
ドＤ₁→チョークコイルＬ₂→ダイオードＤ₂→電解コ
ンデンサＣ₂の経路で電力が供給されて、電解コンデン
サＣ₂が充電される（モードＢ₃）。

【００３４】さらに、ＦＥＴＱ₁がオフ、且つ、電圧Ｖ
_Lの絶対値が電位差（Ｖ_C2−｜Ｖ_IN｜）よりも小さい場
合（｜Ｖ_L｜＜Ｖ_C2−｜Ｖ_IN｜）、図５（ｄ）に示すよ
うに、チョークコイルＬ₂に蓄積されたエネルギーが、
チョークコイルＬ₂からダイオードＤ₂→ＦＥＴＱ₁₁→
負荷回路Ｌ→ＦＥＴＱ₁₄の経路で放出され、負荷回路Ｌ
に電力が供給される。

【００３５】ここで、負荷回路Ｌに流れる電流の極性を
反転させるためには、図６（ａ）乃至（ｄ）に示すよう
に、ＦＥＴＱ_11,Ｑ₁₄をオフするとともに、ＦＥＴ
Ｑ₁₂，Ｑ ₁₃をオンすれば良い。ＦＥＴＱ₁₁〜Ｑ₁₄のオン
／オフ状態以外は、上述した図５（ａ）乃至（ｄ）の動
作と同様であるので、その説明は省略する。尚、フルブ
リッジ回路１以外の回路構成は実施形態１と同様である
ので、その説明は省略する。（実施形態４）本実施形態では、実施形態３の電源装置
において、図７に示すように、負荷回路Ｌとして第２の
インダクタたるチョークコイルＬ₀及び放電灯ＤＬから
なる直列回路を用い、フルブリッジ回路１と並列に第２
のコンデンサたるコンデンサＣ ₃が接続されており、チ
ョークコイルＬ₀とコンデンサＣ₃とからローパスフィ
ルタが構成されている。

【００３６】また、フルブリッジ回路１を構成するＦＥ
ＴＱ₁₁〜Ｑ₁₄の寄生ダイオードによって、実施形態２の
ダイオードＤ₃と同様に、フルブリッジ回路１の両端電
圧が負になることがないので、ＦＥＴＱ₁のオン時に、
スイッチング電流が０から立ち上がり、スイッチングの
損失を低減することができる。尚、コンデンサＣ₃とチ
ョークコイルＬ₀及び放電灯ＤＬ以外の回路構成は、実
施形態３の電源装置と同様であるので、その説明は省略
する。

【００３７】

【発明の効果】請求項１の発明は、上述のように、交流
電源と、入力フィルタを介して交流電源が接続された全
波整流回路と、全波整流回路の出力端子間に負荷回路を
介して接続された第１のコンデンサと、第１のコンデン
サの両端間に並列接続された第１の整流素子及びスイッ
チング素子からなる直列回路と、全波整流回路及び負荷
回路の接続点と第１の整流素子及びスイッチング素子の
接続点との間に接続された第１のインダクタとを備え、
第１の整流素子はスイッチング素子のオフ時に第１のコ
ンデンサが第１の整流素子を介して充電される方向に接
続されており、負荷回路のインピーダンスが低い場合、
負荷回路に印加される電圧が低下して、第１のコンデン
サが充電される期間が短くなるので、第１のコンデンサ
の両端電圧が異常に昇圧するのを防止でき、構成部品の
破損を防止できるという効果がある。また、昇圧チョッ
パ回路と降圧チョッパ回路とで、スイッチング素子だけ
ではなく、第１のインダクタを共用しているので、構成
部品の数を減らすことができ、コストダウンを図ること
ができるという効果がある。

【００３８】請求項２の発明は、負荷回路が誘導性負荷
から構成されており、請求項３の発明は、誘導性負荷が
第２のインダクタと放電灯の直列回路から構成されてい
るので、この電源装置を放電灯点灯装置に適用すること
ができるという効果がある。請求項４の発明は、負荷回
路と並列に接続された小容量の第２のコンデンサを備え
ているので、誘導性負荷と第２のコンデンサとでローパ
スフィルタを構成することができるという効果がある。

【００３９】請求項５の発明は、負荷回路と並列に接続
された第２の整流素子を備えており、負荷回路の両端間
の電圧が負になるのを防止できるので、スイッチングの
損失を低減できるという効果がある。請求項６の発明
は、交流電源と、入力フィルタを介して交流電源が接続
された全波整流回路と、全波整流回路の出力端子間にフ
ルブリッジ回路を介して接続された第１のコンデンサ
と、第１のコンデンサの両端間に並列接続された第１の
整流素子及び第１のスイッチング素子からなる直列回路
と、全波整流回路及びフルブリッジ回路の接続点と第１
の整流素子及び第１のスイッチング素子の接続点との間
に接続された第１のインダクタとを備え、フルブリッジ
回路が、第２及び第３のスイッチング素子の直列回路
と、第４及び第５のスイッチング素子の直列回路とが並
列接続され、第２及び第３のスイッチング素子の接続点
と第４及び第５のスイッチング素子の接続点との間に負
荷回路を接続して構成され、第１の整流素子は第１のス
イッチング素子のオフ時に第１のコンデンサが第１の整
流素子を介して充電される方向に接続されており、請求
項１の発明と同様に、負荷回路のインピーダンスが低い
場合、負荷回路に印加される電圧が低下して、第１のコ
ンデンサが充電される期間が短くなるので、コンデンサ
の両端電圧が異常に昇圧するのを防止することができ、
構成部品の破損を防止できるという効果がある。また、
昇圧チョッパ回路と降圧チョッパ回路とで、第１のスイ
ッチング素子だけではなく、第１のインダクタを共用し
ているので、構成部品の数を減らすことができ、コスト
ダウンを図ることができるという効果がある。

【００４０】請求項７の発明は、負荷回路が誘導性負荷
から構成されているので、請求項８の発明は、誘導性負
荷が第２のインダクタと放電灯の直列回路であるので、
この電源装置を放電灯点灯装置に適用することができる
という効果がある。請求項９の発明は、フルブリッジ回
路と並列に接続された小容量の第２のコンデンサを備え
ているので、請求項３の発明と同様に、誘導性負荷と第
２のコンデンサとでローパスフィルタを構成することが
できるという効果がある。

【００４１】請求項１０の発明は、フルブリッジ回路と
並列に接続された第２の整流素子を備えているので、請
求項４の発明と同様に、フルブリッジ回路の両端間の電
圧が負になるのを防止でき、スイッチングの損失を低減
できるという効果がある。請求項１２の発明は、交流電
源と、入力フィルタを介して交流電源が接続された全波
整流回路と、全波整流回路の出力端子間にフルブリッジ
回路を介して接続された第１のコンデンサと、第１のコ
ンデンサの両端間に並列接続された第１の整流素子及び
第１のスイッチング素子からなる直列回路と、全波整流
回路とフルブリッジ回路の接続点と第１の整流素子と第
１のスイッチング素子の接続点との間に接続された第１
のインダクタとを備え、フルブリッジ回路が、第２及び
第３のスイッチング素子の直列回路と、第４及び第５の
スイッチング素子の直列回路とが並列接続され、第２及
び第３のスイッチング素子の接続点と第４及び第５のス
イッチング素子の接続点との間に負荷回路を接続して構
成され、負荷回路が第２のインダクタ及び放電灯の直列
回路から構成され、フルブリッジ回路とそれぞれ並列に
第２の整流素子と小容量の第２のコンデンサを接続し、
第１の整流素子は第１のスイッチング素子のオフ時に第
１のコンデンサが第１の整流素子を介して充電される方
向に接続されており、請求項１又は６の発明と同様に、
負荷回路のインピーダンスが低い場合、負荷回路に印加
される電圧が低下して、第１のコンデンサが充電される
期間が短くなるので、第１のコンデンサの両端電圧が異
常に昇圧するのを防止することができ、成部品の破損を
防止できるという効果がある。また、昇圧チョッパ回路
と降圧チョッパ回路とで、第１のスイッチング素子のみ
ならず第１のインダクタを共用しているので、構成部品
の数を減らすことができ、コストダウンを図ることがで
きるという効果がある。

【図面の簡単な説明】

【図１】実施形態１の電源装置を示す回路図である。

【図２】（ａ）〜（ｄ）は同上の動作状態を示す回路図
である。

【図３】実施形態２の電源装置を示す回路図である。

【図４】実施形態３の電源装置を示す回路図である。

【図５】（ａ）〜（ｄ）は同上の動作状態を示す回路図
である。

【図６】（ａ）〜（ｄ）は同上の別の動作状態を示す回
路図である。

【図７】実施形態４の電源装置を示す回路図である。

【図８】従来の電源装置を示す回路図である。

【図９】（ａ），（ｂ）は同上の動作状態を示す回路図
である。

【図１０】従来の別の電源装置を示す回路図である。

【図１１】（ａ），（ｂ）は同上の動作状態を示す回路
図である。

【図１２】従来のまた別の電源装置を示す回路図であ
る。

【図１３】（ａ），（ｂ）は同上の動作状態を示す回路
図である。

【図１４】（ａ），（ｂ）は同上の別の動作状態を示す
回路図である。

【符号の説明】

Ｃ₂ 電解コンデンサＤ₁ 高速ダイオードＤ₂ ダイオードＤＢ全波整流回路Ｌ負荷回路Ｌ₂ チョークコイルＱ₁ ＦＥＴＶ_L,Ｖ_C2,Ｖ_IN 電圧

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02M 3/155 H05B 41/282 H02M 7/48

Claims

(57)【特許請求の範囲】

【請求項１】交流電源と、入力フィルタを介して前記交
流電源が接続された全波整流回路と、前記全波整流回路
の出力端子間に負荷回路を介して接続された第１のコン
デンサと、前記第１のコンデンサの両端間に並列接続さ
れた第１の整流素子及びスイッチング素子からなる直列
回路と、前記全波整流回路及び前記負荷回路の接続点と
前記第１の整流素子及び前記スイッチング素子の接続点
との間に接続された第１のインダクタとを備え、前記第
１の整流素子は前記スイッチング素子のオフ時に前記第
１のコンデンサが前記第１の整流素子を介して充電され
る方向に接続されて成ることを特徴とする電源装置。
【請求項２】前記負荷回路が誘導性負荷から構成されて
成ることを特徴とする請求項１記載の電源装置。
【請求項３】前記誘導性負荷が第２のインダクタと放電
灯の直列回路から構成されて成ることを特徴とする請求
項２記載の電源装置。
【請求項４】前記負荷回路と並列に接続された小容量の
第２のコンデンサを備えて成ることを特徴とする請求項
２記載の電源装置。
【請求項５】前記負荷回路と並列に接続された第２の整
流素子を備えて成ることを特徴とする請求項２記載の電
源装置。
【請求項６】交流電源と、入力フィルタを介して前記交
流電源が接続された全波整流回路と、前記全波整流回路
の出力端子間にフルブリッジ回路を介して接続された第
１のコンデンサと、前記第１のコンデンサの両端間に並
列接続された第１の整流素子及び第１のスイッチング素
子からなる直列回路と、前記全波整流回路及び前記フル
ブリッジ回路の接続点と前記第１の整流素子及び前記第
１のスイッチング素子の接続点との間に接続された第１
のインダクタとを備え、前記フルブリッジ回路が、第２
及び第３のスイッチング素子の直列回路と、第４及び第
５のスイッチング素子の直列回路とが並列接続され、第
２及び第３のスイッチング素子の接続点と第４及び第５
のスイッチング素子の接続点との間に負荷回路を接続し
て構成され、前記第１の整流素子は前記第１のスイッチ
ング素子のオフ時に前記第１のコンデンサが前記第１の
整流素子を介して充電される方向に接続されて成ること
を特徴とする電源装置。
【請求項７】前記負荷回路が誘導性負荷から構成されて
成ることを特徴とする請求項６記載の電源装置。
【請求項８】前記誘導性負荷が第２のインダクタと放電
灯の直列回路から構成されて成ることを特徴とする請求
項７記載の電源装置。
【請求項９】前記フルブリッジ回路と並列に接続された
小容量の第２のコンデンサを備えて成ることを特徴とす
る請求項７記載の電源装置。
【請求項１０】前記フルブリッジ回路と並列に接続され
た第２の整流素子を備えて成ることを特徴とする請求項
７記載の電源装置。
【請求項１１】前記全波整流回路が低速ダイオードのブ
リッジ回路から構成され、前記ブリッジ回路と前記第１
のインダクタとの間に高速ダイオードを挿入して成るこ
とを特徴とする請求項１又は６記載の電源装置。
【請求項１２】交流電源と、入力フィルタを介して前記
交流電源が接続された全波整流回路と、前記全波整流回
路の出力端子間にフルブリッジ回路を介して接続された
第１のコンデンサと、前記第１のコンデンサの両端間に
並列接続された第１の整流素子及び第１のスイッチング
素子からなる直列回路と、前記全波整流回路と前記フル
ブリッジ回路の接続点と前記第１の整流素子と前記第１
のスイッチング素子の接続点との間に接続された第１の
インダクタとを備え、前記フルブリッジ回路が、第２及
び第３のスイッチング素子の直列回路と、第４及び第５
のスイッチング素子の直列回路とが並列接続され、第２
及び第３のスイッチング素子の接続点と第４及び第５の
スイッチング素子の接続点との間に負荷回路を接続して
構成され、前記負荷回路が第２のインダクタ及び放電灯
の直列回路から構成され、前記フルブリッジ回路とそれ
ぞれ並列に第２の整流素子と小容量の第２のコンデンサ
を接続し、前記第１の整流素子は前記第１のスイッチン
グ素子のオフ時に前記第１のコンデンサが前記第１の整
流素子を介して充電される方向に接続されて成ることを
特徴とする電源装置。