JP3409739B2

JP3409739B2 - 自動スキュー調整装置

Info

Publication number: JP3409739B2
Application number: JP14565899A
Authority: JP
Inventors: 裕仁矢島
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1999-05-25
Filing date: 1999-05-25
Publication date: 2003-05-26
Anticipated expiration: 2019-05-25
Also published as: JP2000341135A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高速パラレル−シ
リアル変換伝送において、シリアル伝送を複数の伝送路
に分割して行う場合に、各伝送路間のスキューを自動的
に調整するための自動スキュー調整装置に関する。

【０００２】

【従来の技術】高速パラレル−シリアル変換伝送におい
て、伝送レートを上げようとした場合、シリアル伝送の
スピードを上げるか、シリアル伝送のスピードはそのま
まで多ビット化することになる。一方、多ビットを送受
信する場合には、多重化するか高速シリアル伝送路を何
本かに分けて送受信することになるが、この場合パラレ
ル−シリアル変換して伝送するときに複数あるシリアル
伝送路間のスキューが問題になってくる。通常は、伝送
路のスキューが最小になるように伝送路の設計を行う
が、シビアに伝送路の長さを揃える必要があった。

【０００３】上記のように、従来の高速シリアル伝送の
場合、シリアル伝送路が複数になるとき、スキューをか
なりの精度で揃えなければならず、シリアル伝送が高速
になれば高速になるほど、スキューを考慮しなければな
らない問題点があった。

【０００４】

【発明が解決しようとする課題】本発明では、上述した
高速パラレル-シリアル変換伝送のように複数のシリア
ル伝送路を用いる場合に、シリアル伝送路間のスキュー
を自動的に調整することによって、伝送路のスキューに
左右されない伝送を行うことができるようにする自動ス
キュー調整装置を提供することを目的とする。

【０００５】

【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、入力されたパラレル信号を
複数のシリアル信号に変換して前記伝送路へ送信する送
信部と、複数のシリアル伝送路からなる伝送路を介して
受信された複数のシリアル信号をパラレル信号に変換し
て出力する受信部と、前記送信部に設けられたものであ
って、所定のテストパターンを有するテスト信号を発生
するテストパターン発生部と、前記受信部に設けられた
ものであって、前記所定のテストパターンを受信して、
前記伝送路の各シリアル伝送路間の伝送の遅延差を測定
するテストパターン受信部と、前記送信部又は前記受信
部の少なくとも一方に設けられたものであって、前記テ
ストパターン受信部で測定された遅延差に基づいて、各
シリアル伝送路で伝送される信号の遅延量を制御する遅
延手段とを備えることを特徴とし、さらに、前記遅延手
段が、各伝送路に対する遅延量の制御状態を保持するた
めの手段を有することを特徴としている。

【０００６】また、請求項２記載の発明は、前記送信部
が、入力された通常の信号とテスト信号のいずれか一方
を選択して送信するための第１の切替手段を有し、前記
受信部が、受信した通常の信号をパラレル変換するため
の手段に接続するか、又は前記テストパターン受信部に
接続するかを選択する第２の切替手段を有することを特
徴としている。また、請求項３記載の発明は、前記テス
ト信号には、信号の位相を検出するための同期パターン
があらかじめ設定されていて、該テスト信号は、各伝送
路に対して同相で送出されることを特徴としている。

【０００７】また、本発明の自動スキュー調整装置は、
請求項４記載のように、さらに前記複数のシリアル伝送
路からなる伝送路を含む態様とすることができる。

【０００８】本発明によれば、伝送路のスキューを物理
的に揃えるのではなく電気的に揃えることによって伝送
路の長さの違いによるスキューを減らすことができ、例
えば伝送路が途中で変更になった場合でも調整が可能な
ため、伝送路が変更になる場合にも有効である。

【０００９】

【発明の実施の形態】以下、図面を参照して本発明によ
る自動スキュー調整装置の実施の形態について説明す
る。図１に本発明の自動スキュー調整装置の一実施の形
態の構成を示す。本実施の形態は、大きく分けて、入力
されたパラレル信号をシリアル信号に変換して送信する
送信部17、送信部17から送信されたシリアル信号を伝送
する伝送路6、伝送路6を介して送られてきたシリアル信
号を受信し、パラレル信号に変換して出力する受信部18
から構成されている。

【００１０】送信部17の信号送信部15から入力されたパ
ラレル信号は、シリアル送信デバイス1の入力端子に入
力される。シリアル送信デバイス1では、入力されたパ
ラレル信号がパラレル−シリアル変換されて複数のシリ
アル信号となり、複数のシリアル伝送路からなるシリア
ル伝送路2にてスキュー調整部3に入力される。スキュー
調整部3は、後述する制御部19によって制御され、複数
のシリアル信号間のスキュー調整を行う。そして、スキ
ュー調整された信号は、コネクタ4およびコネクタ5を通
して伝送路6を通り、コネクタ11，10により接続された
受信部18に伝送される。

【００１１】受信側では複数のシリアル信号がスイッチ
部9を通り、さらにシリアル伝送路8を通ってシリアル受
信デバイス7に入力され、シリアル−パラレル変換され
た後、信号受信部16に伝送され、もとのパラレル信号に
戻されて出力される。

【００１２】図2を参照して図1に示すスキュー調整部3
の詳細について説明する。図2に示すスキュー調整部3
は、同一構成の複数のディレイ処理部1(符号21)，2(2
3)，…，n(24)と（ｎは伝送路6内の伝送路の数）、各デ
ィレイ処理部1(21)，2(23)，…，n(24)を制御する制御
部25と、テストパターン発生部28とから構成されてい
る。

【００１３】シリアル伝送路2からの入力の一つは、例
えばディレイ処理部1(21)内のディレイライン20の入力
側に入力され、制御部25からの指定によりマルチプレク
サ22によって遅延量の調節がなされる。その後マルチプ
レクサ22の出力は、TTL→LVDS変換部27（TTL:Transisto
r−Transistor Logic，LVDS:Low Voltage Differential
Signaling）によってLVDSレベルに変換された後、TTL
→LVDS変換部27から一対の信号線を介して出力され、ス
キュー調整部3から出力される一つのシリアル信号とな
る。

【００１４】次に、図3を参照して、図1に示すスイッチ
部9の詳細について説明する。スイッチ部9は、伝送路6
内のシリアル伝送路の数だけ用意される同一構成の複数
のスイッチ部1(符号43)，2(44)，…，n(45)から構成さ
れている。各スイッチ部1(43)，2(44)，…，n(45)は、
入力されたシリアル信号を出力1−1’または出力2−2’
のいずれか一方に切り替えて出力するスイッチ40と、ス
イッチ40の出力2−2’に接続されているテストパターン
受信部41と、スイッチ40の出力1−1’に接続されている
LVDS→TTL変換部42から構成されており、通常、スイッ
チ40は入力信号をLVDS→TTL変換部42へ出力し、各スイ
ッチ部1(43)，2(44)，…，n(45)からはTTLレベル信号が
出力される。各スイッチ40の切り替えは、図1の制御部1
9によって行われる。一方、伝送路のスキューを測定す
る場合は、スイッチ40がテストパターン受信部41側に接
続され、テストパターン受信部41が伝送路の遅延量を測
定し、図1の制御部19側に送出する。

【００１５】次に、図1〜図3を参照して説明した実施の
形態の動作について、各図を参照して説明する。図1に
おいて、信号送信部15から出力されたパラレル送信デー
タは、シリアル送信デバイス1の入力側に入力される。
シリアルデバイス1の入力データ幅は、使用デバイスに
より異なるが、例えば28bit幅などである。シリアル送
信デバイス1では、パラレル−シリアル変換が行われ
る。例えば28bit幅のパラレル信号が、4本のシリアルデ
ータ伝送ラインと1本のシリアルクロック伝送ライン上
の信号となるように変換される。パラレル−シリアル変
換後は、シリアル伝送路2にて伝送されて、スキュー調
整部3に入力される。

【００１６】スキュー調整部3は、上述した図2に示すよ
うな構成になっており、遅延量の設定とTTLレベルからL
VDSレベルへの変換を主に行う。LVDSレベルに変換する
目的は伝送路の距離が増やせることと、EMC(Electrimag
netic Compayobility)等でメリットがあるためである。

【００１７】ここで遅延量の設定方法について説明す
る。図2において、遅延量の設定の際、制御部25は、複
数の伝送路による遅延量の違いを測定するため、通常処
理とは異なり、テストパターン発生部28から、スキュー
調整用の信号として、各伝送路に対して共通の（同相
の）測定用パターンを有するテスト信号を送出する。テ
スト信号には位相が分かるように同期パターンをあらか
じめ設定しておく。この信号は各TTL→LVDS変換部27内
にて通常信号と切り替えられて受信側に送出される。こ
のテスト信号は、複数の伝送路間で同じタイミングの信
号として送信されるようにする。一方、受信部18側で
は、図3に示す各スイッチ部9内のスイッチ40の動作をテ
ストパターン受信部41側に切り替えるようにする。

【００１８】各テストパターン受信部41は、送られてき
たテスト信号を受信し、同期信号のタイミングを伝送路
ごとに、制御部19を介して制御部25へ伝える。制御部25
では、伝送路ごとに異なっている受信のタイミングを考
慮し、一番遅れているタイミングに各伝送路のタイミン
グを合わせる動作を行う。これは、図2の各ディレイラ
イン20のディレイ時間設定を各マルチプレクサ22によっ
て制御することで行う。なお、すべてのタイミングが同
時になった状態を保持し、次に設定されるまで保持して
おくようにする。以上が遅延量の設定である。

【００１９】遅延量が設定されたデータは、伝送路6を
通りコネクタ11,コネクタ10によって接続された受信部1
8に入力される。受信部18では、LVDS信号がスイッチ部9
に入力され、各スイッチ40が通常動作としてLVDS→TTL
変換部42に接続される。各LVDS→TTL変換部42では、LVD
Sレベルの信号がTTLレベルの信号に変換される。TTLレ
ベルに変換されたデータ信号は、シリアル伝送路8を介
してシリアル受信デバイス7に入り、シリアル受信デバ
イス7によってシリアル−パラレル変換され、もとのパ
ラレル信号に戻された形で信号受信部16に入力される。

【００２０】以上の動作により、受信側では伝送路の違
いによる遅延差が考慮され、同タイミングで複数のシリ
アル信号を受信することが出来る。

【００２１】次に、図4を参照して本発明の他の実施の
形態について説明する。なお、図4において、図1に示す
ものと同一の構成には同一の符号を付け、また、図1に
示すものに対応する構成には同一の数字に英字ａを付加
した符号を付けている。図1に示す実施の形態と比較し
て本実施の形態が最も異なる点は、スキュー調整部3aを
送信側ではなく、受信側に配置したことである。

【００２２】送信部17a内の信号送信部15aは、図1の信
号送信部15に図2のテストパターン発生部28と同様のも
のを追加した構成を有しており、制御部19aからの制御
信号に従って、通常のデータ信号とテスト信号とを切り
替えて出力する。シリアル送信デバイス1aは、図1のシ
リアル送信デバイス1に、図2のTTL→LVDS変換部27と同
様のものを追加した構成を有しており、TTLの各シリア
ル信号をLVDSに変換した後、コネクタ4から出力する。
スイッチ部9は、前出の図3に示すものと同一の構成であ
り、コネクタ10から複数のLVDSのシリアル信号を入力
し、制御部19aからの制御信号に応じて通常時には各ス
イッチ40を介して各LVDS→TTL変換部27で変換された複
数のTTLのシリアル信号を出力する。スキュー調整部3a
は、図2のスキュー調整部3からテストパターン発生部28
と複数のTTL→LVDS変換部27とを取り除いた構成であ
り、シリアル伝送路8から入力された各シリアル信号の
遅延量を、制御部19aの制御に従って伝送路毎に調節し
て出力する。

【００２３】以上の構成において、本実施の形態では、
スキュー調整時、先の実施の形態と違って、送信部17a
の信号送信部15aにて所定のテストパターンを有するテ
スト信号を発生させ、これを受信部18aのスイッチ部9内
の各テストパターン受信部41で受信する。そして、スイ
ッチ部9内の各テストパターン受信部41から、伝送路ご
とに、同期信号のタイミングが制御部19aを介して信号
送信部15aへと伝えられる。信号送信部15aでは、伝送路
ごとに異なる受信のタイミングを考慮し、一番遅れてい
るタイミングに各伝送路のタイミングを合わせる動作を
行う。

【００２４】なお、本発明による自動スキュー調整装置
の構成は、上記各実施の形態の構成に限定されるもので
はなく、例えば、スキュー調整部を送信側と受信側の双
方に設けることや、伝送路6でTTLの信号を伝送するよう
にすること等の変更が適宜可能である。

【００２５】

【発明の効果】以上説明したように、本発明によれば次
のような効果を得ることができる。第１の効果は、伝送
路のスキューを考慮することが少なくなり設計に自由度
が出る点である。その理由は、伝送路のスキューを調整
し、スキューの違いを吸収できるからである。第２の効
果は、伝送路を変更した場合でも安定して動作できるこ
とにある。その理由は、伝送路に左右されず、送受信側
で調整が可能なためである。

【図面の簡単な説明】

【図１】本発明による自動スキュー調整装置の一実施
の形態の構成を示すブロック図。

【図２】図１のスキュー調整部3の構成を示すブロッ
ク図。

【図３】図１のスイッチ部9の構成を示すブロック
図。

【図４】本発明による自動スキュー調整装置の他の実
施の形態の構成を示すブロック図。

【符号の説明】

1，1a…シリアル送信デバイス，2…シリアル伝送路，
3，3a…スキュー調整部，4，5，10，11…コネクタ，6…
伝送路，7…シリアル受信デバイス，8…シリアル伝送
路，9…スイッチ部，15，15a…信号送信部，16…信号受
信部，17，17a…送信部，18，18a…受信部，19，19a…
制御部，20…ディレイライン，21…ディレイ処理部1，2
2…マルチプレクサ， 23…ディレイ処理部2，24…ディ
レイ処理部n，25…制御部，27…TTL→LVDS変換部，28…
テストパターン発生部，40…スイッチ，41…テストパタ
ーン受信部，42…LVDS→TTL変換部，43…スイッチ部1，
44…スイッチ部2，45…スイッチ部n

Claims

(57)【特許請求の範囲】

【請求項１】入力されたパラレル信号を複数のシリア
ル信号に変換して複数のシリアル伝送路からなる伝送路
へ送信する送信部と、前記伝送路を介して受信された複
数のシリアル信号をパラレル信号に変換して出力する受
信部と、前記送信部に設けられたものであって、所定の
テストパターンを有するテスト信号を発生するテストパ
ターン発生部と、前記受信部に設けられたものであっ
て、前記所定のテストパターンを受信して、前記伝送路
の各シリアル伝送路間の伝送の遅延差を測定するテスト
パターン受信部と、前記送信部又は前記受信部の少なく
とも一方に設けられたものであって、前記テストパター
ン受信部で測定された遅延差に基づいて、各シリアル伝
送路で伝送される信号の遅延量を制御する遅延手段とを
備え、前記遅延手段が、各伝送路に対する遅延量の制御状態を
保持するための手段を有することを特徴とする自動スキ
ュー調整装置。
【請求項２】前記送信部が、入力された通常の信号と
テスト信号のいずれか一方を選択して送信するための第
１の切替手段を有し、前記受信部が、受信した通常の信
号をパラレル変換するための手段に接続するか、又は前
記テストパターン受信部に接続するかを選択する第２の
切替手段を有することを特徴とする請求項１に記載の自
動スキュー調整装置。
【請求項３】前記テスト信号には、信号の位相を検出
するための同期パターンがあらかじめ設定されていて、
該テスト信号は、各伝送路に対して同相で送出されるこ
とを特徴とする請求項１又は２記載の自動スキュー調整
装置。
【請求項４】さらに前記複数のシリアル伝送路からな
る伝送路を含む請求項１ないし３のいずれか１項に記載
の自動スキュー調整装置。