JP3404105B2 - rectifier - Google Patents
rectifierInfo
- Publication number
- JP3404105B2 JP3404105B2 JP01634094A JP1634094A JP3404105B2 JP 3404105 B2 JP3404105 B2 JP 3404105B2 JP 01634094 A JP01634094 A JP 01634094A JP 1634094 A JP1634094 A JP 1634094A JP 3404105 B2 JP3404105 B2 JP 3404105B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- voltage
- output
- detecting
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Rectifiers (AREA)
- Power Conversion In General (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、交流−直流間の電力変
換用の高力率を実現する整流器に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a rectifier that realizes a high power factor for AC-DC power conversion.
【0002】[0002]
【従来の技術】従来、家電機器を中心に広く使用されて
きている単相コンデンサ入力形整流器は、力率が低く、
交流側電流に高調波も多く含まれるため、送電設備等の
利用率の低下や電源電圧波形歪等の原因となっていた。2. Description of the Related Art Conventionally, single-phase capacitor input type rectifiers, which have been widely used mainly for home electric appliances, have a low power factor,
Since the AC side current contains a lot of harmonics, it has been a cause of a reduction in the utilization rate of power transmission equipment and distortion of the power supply voltage waveform.
【0003】そのため、近年、力率の改善と交流側高調
波電流の低減を図った整流器が注目されてきている。Therefore, in recent years, attention has been paid to a rectifier which is intended to improve the power factor and reduce the AC side harmonic current.
【0004】整流器による力率および波形改善の原理
は、交流側電流を電源電圧と相似波形かつ同位相に制御
することである。The principle of improving the power factor and the waveform by the rectifier is to control the AC side current to have a similar waveform and the same phase as the power supply voltage.
【0005】従来の高力率を実現する整流器では、ほと
んどが昇圧チョッパと呼ばれている方式が採用されてき
ている。この昇圧チョッパ回路の動作方法として図15
に示すような電流リセット形と電流連続形とがあり、電
流連続形にはさらに固定ヒステリシス方式と電流比例ヒ
ステリシス方式、一定周波数方式などがある。Most of the conventional rectifiers that realize a high power factor have adopted a method called a step-up chopper. As a method of operating this boost chopper circuit, FIG.
There are a current reset type and a current continuous type as shown in (3), and the current continuous type further includes a fixed hysteresis method, a current proportional hysteresis method, a constant frequency method, and the like.
【0006】まず、電流リセット形は、同図(a)に示
すように、インダクタンス電流を一サイクル毎にドライ
アウトさせる不連続な電流制御方式である。逆に、電流
連続形は、同図(b)〜(d)に示すようなインダクタ
ンス電流を連続的に流す制御方式である。First, the current reset type is a discontinuous current control system in which the inductance current is dry-out every cycle, as shown in FIG. On the contrary, the continuous current type is a control method in which an inductance current as shown in FIGS.
【0007】一般的にヒステリシス制御は、ヒステリシ
スを持った比較器を用いて、正負2値の電圧を持ち、あ
る負荷に流れる実電流が設定された基準電流を上回る時
は電流を減少させるために負の電圧を印加し、下回る時
は逆に正の電圧をスイッチ素子により瞬時的に切り換え
て印加する。その結果、その実電流が設定された基準電
流を中心に上下に変動しながら流れるようにして入力リ
アクトルの電流を目標電流から一定のヒステリシス幅の
範囲におさめるように電流制御する方式である。この場
合、その実電流と基準電流との誤差は、制御器内に設け
られる比較器のヒステリシスの幅に依存する。このよう
なヒステリシス制御が整流器に応用され、交流側電流を
電源電圧と相似波形かつ同位相に制御するために、基準
電流を基準電圧の相似形から求め、それと実電流とを比
較した比較器出力よりスイッチ素子を瞬時的に切り換え
付図(b)に示すような電流制御を行うものである。Generally, the hysteresis control uses a comparator having hysteresis to have a positive and negative binary voltage, and to reduce the current when the actual current flowing through a certain load exceeds a set reference current. A negative voltage is applied, and when the voltage is lower than the negative voltage, a positive voltage is instantaneously switched and applied by a switch element. As a result, the current control is such that the actual current flows while fluctuating up and down around the set reference current, and the current of the input reactor is controlled within a certain hysteresis width range from the target current. In this case, the error between the actual current and the reference current depends on the width of the hysteresis of the comparator provided in the controller. Such hysteresis control is applied to a rectifier, and in order to control the AC side current to have a similar waveform and the same phase as the power supply voltage, the reference current is obtained from the similar form of the reference voltage, and it is compared with the actual current. The switching element is switched instantaneously by the current control as shown in FIG.
【0008】一方、一定周波数制御では、スイッチング
周波数を一定に保つ目的で、図16に示すような構成に
より、まず、直流出力電圧の検出値を設定値と比較・増
幅して直流出力電圧の誤差信号を得る。次に、交流入力
電圧と同相の基準正弦波にこの誤差信号を乗じて交流入
力電流の目標値を得る。さらに、交流入力電流の検出値
をこの目標値と比較し増幅して交流入力電流の誤差信号
を得る。最後に交流入力電流の誤差信号を基準搬送波で
変調してスイッチ素子を駆動するPWM信号を得る。こ
のようにして、図15(d)に示すように、直流出力電
圧を定電圧に保ちながら交流入力電流を交流入力電圧と
同相の正弦波に制御することができる。この制御系には
比例・積分制御(PI制御)が主に用いられてきてい
る。On the other hand, in the constant frequency control, for the purpose of keeping the switching frequency constant, first, the detected value of the DC output voltage is compared and amplified with the set value by the configuration shown in FIG. Get the signal. Next, the reference sine wave in phase with the AC input voltage is multiplied by this error signal to obtain the target value of the AC input current. Further, the detected value of the AC input current is compared with this target value and amplified to obtain an error signal of the AC input current. Finally, the error signal of the AC input current is modulated with the reference carrier wave to obtain the PWM signal for driving the switch element. In this way, as shown in FIG. 15D, the AC input current can be controlled to have a sine wave in phase with the AC input voltage while maintaining the DC output voltage at a constant voltage. Proportional / integral control (PI control) has been mainly used in this control system.
【0009】[0009]
【発明が解決しようとする課題】このような従来の整流
器では、まず、電流リセット方式は原理上、ピーク電圧
が高くなるのでスイッチング損失が大きくなる上、素子
も大きいものが必要になるので大容量化には不向きであ
った。In such a conventional rectifier, in principle, the current reset method has a large peak voltage in principle, resulting in a large switching loss and a large element, which requires a large capacity. It was not suitable for conversion.
【0010】従来のヒステリシス制御による方式によれ
ば、実電流と基準電流との誤差を小さくするために、ヒ
ステリシス幅の設定を狭くしようとするとスイッチング
周波数が増大し、逆にヒステリシス幅の設定を広くしよ
うとするとスイッチング周波数は下がるが、誤差は大き
くなるため電流の追従性が悪化する。また、一定のヒス
テリシスの幅に対して、基準電流が変わるとそれに応じ
てスイッチング周波数は変わるので、電流が大になる時
には、スイッチング周波数も大となり、スイッチング周
波数が定まらず、これに起因する電磁ノイズの中にノイ
ズ対策上好ましくない未知の周波数が含まれる恐れがあ
ることが知られている。これを改善するために図15
(c)に示したように、入力リアクトルの電流を大小2
つの正弦波の間に制御するウインドコンパレータと呼ば
れる方式も考案されているが、これによれば発振周波数
変動、制御遅れ等について若干改善はされているが、根
本的な問題解決に至っていない。According to the conventional hysteresis control method, if the setting of the hysteresis width is narrowed in order to reduce the error between the actual current and the reference current, the switching frequency increases, and conversely the setting of the hysteresis width is widened. If this is attempted, the switching frequency will decrease, but the error will increase and current followability will deteriorate. Also, for a certain width of hysteresis, when the reference current changes, the switching frequency changes accordingly, so when the current becomes large, the switching frequency also becomes large, and the switching frequency is not fixed. It is known that there is a possibility that an unknown frequency, which is not preferable in terms of noise countermeasures, may be included in the above. To improve this, FIG.
As shown in (c), change the input reactor current to
A method called a window comparator for controlling between two sine waves has also been devised. According to this method, the oscillation frequency fluctuation, control delay, etc. are slightly improved, but the fundamental problem has not been solved.
【0011】一定周波数制御では、PI制御系に起因す
るところの電流制御の応答性、安定性が悪いことが指摘
されてきている。It has been pointed out that in the constant frequency control, the responsiveness and stability of current control due to the PI control system are poor.
【0012】また、従来これらの応答性を解決するため
に用いられてきた電流の瞬時値予測制御による方法で
は、主にデジタル制御を適用した方法が提案されてい
た。この方法によると、デジタルシグナルプロセッサや
アナログデジタルコンバータなどの装置が必要となるた
め、アナログ制御に比べて、非常に高価であり、単相整
流器などの小型なシステムには不向きであった。また、
高速動作にも限界があり、スイッチング周波数を高めよ
うとすると、それに伴い、より高価なデジタルシグナル
プロセッサやアナログデジタルコンバータなどが必要で
あった。さらには、電源歪や周波数変動に対応できない
等、さらには、周波数が固定されているため、周波数が
変動する方式に比べ単一でかつ音圧レベルの高いことに
よる耳障り音が大きいという難点もあることも指摘され
ていた。In addition, as a method based on the instantaneous value predictive control of the current which has been conventionally used to solve these responsiveness, a method mainly applying digital control has been proposed. According to this method, since a device such as a digital signal processor or an analog-digital converter is required, it is very expensive as compared with analog control, and it is not suitable for a small system such as a single-phase rectifier. Also,
There is also a limit to high-speed operation, and when trying to increase the switching frequency, more expensive digital signal processors and analog-digital converters were required. In addition, it is not possible to deal with power supply distortion and frequency fluctuations. Furthermore, since the frequency is fixed, there is a drawback that the audible noise is large due to the single and high sound pressure level compared to the frequency fluctuation method. It was also pointed out.
【0013】以上のように、従来の技術は、ノイズの発
生、装置の複雑性とコスト高、速応性、電源変動に対す
る安定性等の点について、必ずしもすべてを満足するも
のではなく、上記問題を克服する新しい制御技術を提供
するもので、簡単な構成により低コストでかつ、高速動
作が可能な装置を提供することを第1の目的とする。As described above, the conventional techniques do not always satisfy all of the points of noise generation, device complexity and cost, rapid response, stability against power supply fluctuation, and the above problems. It is a first object of the present invention to provide a new control technique to overcome, and to provide a device that can operate at high speed at a low cost with a simple configuration.
【0014】第2の目的は、簡単な構成により低コスト
でかつ、高速動作が可能な装置で、かつ交流電圧に交流
電流を追従させることにより入力力率100%を実現す
ることにある。A second object is to realize an input power factor of 100% by making an alternating current follow an alternating current voltage with a device which can operate at high speed at a low cost with a simple structure.
【0015】第3の目的は、従来のアナログわり算器が
不要で、負荷変動に依存しない運転を簡易構成かつ高速
に実現することにある。A third object is to realize a simple structure and high speed operation which does not require a conventional analog divider and does not depend on load fluctuation.
【0016】第4の目的は、リアクトルから発生する耳
障りな電磁音を低減することにある。A fourth object is to reduce annoying electromagnetic noise generated from the reactor.
【0017】[0017]
【課題を解決するための手段】本発明の第1の目的を達
成するための第1の手段は、スイッチデバイスで構成さ
れる整流回路の入力側にリアクトルおよび直流側に静電
容量を配設した接続からなる整流器において、入力交流
電圧の瞬時値を検出する入力交流電圧検出手段と、交流
電流の瞬時値を検出する入力交流電流検出手段と、直流
出力電圧の瞬時値を検出する直流出力電圧検出手段と、
前記入力交流電圧検出手段と前記入力交流電流検出手段
と前記直流出力電圧検出手段のうち少なくとも1つ以上
から構成される瞬時値検出手段と、入力交流電圧の推定
値を検出する入力交流電圧推定値検出手段と、入力交流
電流の推定値を検出する入力交流電流推定値検出手段
と、直流出力電圧の推定値を検出する直流出力電圧推定
値検出手段、前記入力交流電圧推定値検出手段と前記入
力交流電流推定値検出手段と前記直流出力電圧推定値検
出手段のうち少なくとも1つ以上から構成される推定値
検出手段と、前記瞬時値検出手段と前記推定値検出手段
のうち少なくとも一方から構成される検出手段と、適宜
な周波数の基準信号を発生する信号発生手段と、前記検
出手段出力を入力とし、前記デバイスの導通期間をクワ
ッドオペアンプによるアナログの加減乗除の演算器を用
いてアナログ演算する演算手段と、或る一定時間を設定
する設定手段と、前記信号発生手段出力の前記基準信号
の適宜なタイミング時点からの経過時間を計測する計測
手段と、前記計測手段で計測された前記経過時間が前記
設定手段により設定された前記一定時間に到達したこと
を判断する判断手段と、前記演算手段で演算された導通
期間で、前記判断手段で判断される一定時間後に前記デ
バイスを導通制御するゲート制御手段の構成としたもの
である。A first means for achieving the first object of the present invention is to provide a reactor on the input side and a capacitance on the direct current side of a rectifying circuit composed of a switch device. In the rectifier consisting of the connection, the input AC voltage detecting means for detecting the instantaneous value of the input AC voltage, the input AC current detecting means for detecting the instantaneous value of the AC current, and the DC output voltage for detecting the instantaneous value of the DC output voltage. Detection means,
Instantaneous value detection means including at least one of the input AC voltage detection means, the input AC current detection means, and the DC output voltage detection means, and an input AC voltage estimated value for detecting an estimated value of the input AC voltage Detecting means, input AC current estimated value detecting means for detecting the estimated value of the input AC current, DC output voltage estimated value detecting means for detecting the estimated value of the DC output voltage, the input AC voltage estimated value detecting means, and the input An estimated value detection unit including at least one of the AC current estimated value detection unit and the DC output voltage estimated value detection unit, and at least one of the instantaneous value detection unit and the estimated value detection unit The detection means, the signal generation means for generating a reference signal of an appropriate frequency, and the output of the detection means are input, and the conduction period of the device is queried.
Uses an analog adder / subtractor / multiplier / divider calculator
And an analog calculation means, a setting means for setting a certain fixed time, a measuring means for measuring an elapsed time from an appropriate timing point of the reference signal output from the signal generating means, and a measuring means for measuring by the measuring means. The determination means for determining that the elapsed time has reached the constant time set by the setting means, and the conduction period calculated by the calculation means, and the device after the fixed time determined by the determination means The gate control means for controlling conduction is configured.
【0018】また、第2の目的を達成するための第2の
手段は、演算手段は、入力交流電圧検出手段出力または
入力交流電圧推定値検出手段出力を第1の演算増幅手段
と可変利得手段の入力とし、入力交流電流検出手段出力
または入力交流電流推定値検出手段出力は第2の演算増
幅手段の入力とし、前記第1の演算増幅手段と前記可変
利得手段と第2の演算増幅手段の出力の少なくとも1つ
以上の出力を入力としてアナログ演算する加減算手段
と、信号発生手段の出力信号と前記加減算手段の出力信
号を入力としてゲート制御手段にゲートパルス信号を出
力するパルス信号発生手段とで構成され、アナログわり
算器を特に必要としない簡易構成としたものである。A second means for achieving the second object is that the arithmetic means outputs the input AC voltage detection means output or the input AC voltage estimated value detection means output to the first operational amplification means and the variable gain means. And the input AC current detection means output or the input AC current estimated value detection means output is input to the second operational amplification means, and the first operational amplification means, the variable gain means, and the second operational amplification means At least one of the outputs is used as an input for addition / subtraction means for performing an analog operation, and an output signal of the signal generation means and an output signal of the addition / subtraction means are input and a pulse signal generation means for outputting a gate pulse signal to the gate control means. Configured, analog
The simple structure does not require a calculator .
【0019】また、第3の目的を達成するための第3の
手段は、直流出力電圧検出手段または直流出力電圧推定
値検出手段の出力に応じて信号発生手段の基準信号に振
幅変調を施す振幅変調手段を配置した構成としている。The third means for achieving the third object is an amplitude for amplitude-modulating the reference signal of the signal generating means according to the output of the DC output voltage detecting means or the DC output voltage estimated value detecting means. The modulation means is arranged.
【0020】また、第4の目的を達成するための第4の
手段は、入力交流電圧検出手段または入力交流電圧推定
値検出手段で検出される出力レベルまたは位相の範囲内
における適宜な値を設定する設定手段と、前記入力交流
電圧検出手段または前記入力交流電圧推定値検出手段
と、前記設定手段の前記出力レベルまたは位相の比較を
行う比較手段と、前記比較手段における比較結果に応じ
て信号発生手段の基準信号に周波数変調を施す周波数変
調手段を配置した構成としている。The fourth means for achieving the fourth object is to set an appropriate value within the range of the output level or phase detected by the input AC voltage detecting means or the input AC voltage estimated value detecting means. Setting means, the input AC voltage detecting means or the input AC voltage estimated value detecting means, a comparing means for comparing the output level or the phase of the setting means, and a signal generation according to the comparison result in the comparing means. The frequency modulation means for frequency-modulating the reference signal of the means is arranged.
【0021】[0021]
【作用】本発明は上記した第1の手段の構成により、検
出手段により検出された交流電圧、交流電流、直流電圧
の瞬時値と推定値の少なくとも一方をアナログ演算を用
いることでスイッチデバイスの導通期間をアナログ回路
で高速かつ簡単に実現することができるものである。According to the present invention, with the configuration of the above-mentioned first means, at least one of the instantaneous value and the estimated value of the AC voltage, the AC current, and the DC voltage detected by the detecting means is converted into the conduction of the switch device by using an analog operation. The period can be realized at high speed and easily with an analog circuit.
【0022】また、第2の手段の構成により、可変利得
増幅器などによって、交流電圧波形の定数倍の波形に電
流波形を追従制御させることで、交流電圧、交流電流を
相似形に制御せしめることができるものである。With the configuration of the second means, the AC voltage and the AC current can be controlled to be similar to each other by controlling the current waveform to follow the constant voltage waveform of the AC voltage waveform by the variable gain amplifier or the like. It is possible.
【0023】また、第3の手段の構成により、直流出力
電圧信号を基準として、基準搬送波信号を振幅変調する
構成により、従来のアナログ割算器が不要で、かつ負荷
定数の変動が抑制されるので、負荷変動に依存しない運
転方法が簡易かつ高速に実現できるものである。Further, according to the structure of the third means, the structure in which the reference carrier signal is amplitude-modulated with the DC output voltage signal as a reference eliminates the need for the conventional analog divider and suppresses the fluctuation of the load constant. Therefore, the operation method that does not depend on the load fluctuation can be realized easily and at high speed.
【0024】また、第4の手段の構成により、アナログ
回路で簡易的に、交流電圧に応じて周波数変調すること
により、基準搬送波は電源一周期内に複数の周波数をも
つことができるため、単一周波数の音圧レベルが低減さ
れ、しかも分散されるため単一の搬送波周波数による制
御では避けられなかった耳障り音を低減することができ
るものである。Further, with the configuration of the fourth means, the reference carrier can have a plurality of frequencies within one cycle of the power supply by simply frequency-modulating the analog circuit according to the AC voltage. Since the sound pressure level of one frequency is reduced and dispersed, it is possible to reduce the jarring noise that cannot be avoided by the control with a single carrier frequency.
【0025】[0025]
【実施例】本発明の整流器の実施例は、図2に示すよう
な4組のスイッチデバイス1a〜1dより構成される整
流回路2と、入力側3にリアクトル4および直流側5に
静電容量6を配設する構成から成り、その入力端子7
a,7bは交流電源電圧8に、出力端子5a,5bは負
荷9に接続される構成10を基本としている。図3は、
スイッチデバイス1a〜1dの一実施例であり、ここで
はIGBT11a〜11dを示しているが、他に、トラ
ンジスタ、MOSFET等を用いても同様である。同図
に示すダイオード11′a〜11′dはIGBT11a
〜11dの構成上存在する寄生ダイオードを示している
が、外付けのダイオードでも同様に機能することはいう
までもあるまい。以下、同一機能を有するものについて
は同一記号を付し、その説明は省略する。EXAMPLE An example of a rectifier according to the present invention is a rectifier circuit 2 composed of four sets of switch devices 1a to 1d as shown in FIG. 2, a reactor 4 on an input side 3 and a capacitance on a DC side 5. 6 is provided, and its input terminal 7
A and 7b are basically connected to an AC power supply voltage 8 and output terminals 5a and 5b are connected to a load 9. Figure 3
This is an example of the switch devices 1a to 1d, and the IGBTs 11a to 11d are shown here, but the same applies to the case where transistors, MOSFETs, and the like are used. The diodes 11'a to 11'd shown in the figure are the IGBT 11a.
Although the parasitic diodes that exist in the configuration of 11d are shown, it goes without saying that an external diode also functions in the same manner. Hereinafter, those having the same function will be denoted by the same symbols, and description thereof will be omitted.
【0026】本発明の整流器の第1の構成の一実施例を
図1を参照しながら説明する。図中10はスイッチデバ
イス1a〜1dで構成される整流回路2の入力側3にリ
アクトル4および直流側5に静電容量6を配設した接続
からなる整流器、13は入力交流電圧の瞬時値を検出す
る入力交流電圧検出手段、14は交流電流の瞬時値を検
出する入力交流電流検出手段と、15は直流出力電圧の
瞬時値を検出する直流出力電圧検出手段、16は前記入
力交流電圧検出手段13と前記入力交流電流検出手段1
4と前記直流出力電圧検出手段15のうち少なくとも1
つ以上から構成される瞬時値検出手段、17は入力交流
電圧の推定値を検出する入力交流電圧推定値検出手段、
18は入力交流電流の推定値を検出する入力交流電流推
定値検出手段、19は直流出力電圧の推定値を検出する
直流出力電圧推定値検出手段、20は前記入力交流電圧
推定値検出手段17と前記入力交流電流推定値検出手段
18と前記直流出力電圧推定値検出手段19のうち少な
くとも1つ以上から構成される推定値検出手段、21は
前記瞬時値検出手段16と前記推定値検出手段20のう
ち少なくとも一方から構成される検出手段、22は適宜
な周波数の基準信号を発生する信号発生手段、23は前
記検出手段21出力を入力とし、前記スイッチデバイス
の導通期間をアナログ演算する演算手段、24は或る一
定時間を設定する設定手段、25は前記信号発生手段2
2出力の前記基準信号の適宜なタイミング時点からの経
過時間を計測する計測手段、26は前記計測手段25で
計測された前記経過時間が前記設定手段24により設定
された前記一定時間に到達したことを判断する判断手
段、27は前記演算手段23で演算された導通期間で、
前記判断手段26で判断される一定時間後に前記スイッ
チデバイスを導通制御するゲート制御手段の構成とした
ものである。An embodiment of the first configuration of the rectifier of the present invention will be described with reference to FIG. In the figure, 10 is a rectifier composed of a connection in which a reactor 4 is provided on an input side 3 of a rectifying circuit 2 composed of switch devices 1a to 1d and a capacitance 6 is provided on a DC side 5, and 13 is an instantaneous value of an input AC voltage. Input AC voltage detecting means for detecting, 14 is input AC current detecting means for detecting an instantaneous value of AC current, 15 is a DC output voltage detecting means for detecting an instantaneous value of DC output voltage, and 16 is the input AC voltage detecting means. 13 and the input AC current detection means 1
4 and at least one of the DC output voltage detecting means 15
An instantaneous value detecting means composed of one or more parts; 17 an input AC voltage estimated value detecting means for detecting an estimated value of the input AC voltage;
Reference numeral 18 is an input AC current estimated value detecting means for detecting an estimated value of the input AC current, 19 is a DC output voltage estimated value detecting means for detecting an estimated value of the DC output voltage, and 20 is the input AC voltage estimated value detecting means 17 Estimated value detecting means composed of at least one of the input AC current estimated value detecting means 18 and the DC output voltage estimated value detecting means 19, and 21 of the instantaneous value detecting means 16 and the estimated value detecting means 20. Detecting means composed of at least one of them, 22 is a signal generating means for generating a reference signal of an appropriate frequency, 23 is an arithmetic means for receiving the output of the detecting means 21 as an input, and performing an analog operation of the conduction period of the switch device, 24 Is a setting means for setting a certain fixed time, 25 is the signal generating means 2
Measuring means for measuring the elapsed time from the appropriate timing of the two-output reference signal, 26 indicates that the elapsed time measured by the measuring means 25 has reached the certain time set by the setting means 24. Judgment means for judging, 27 is a conduction period calculated by the calculation means 23,
The gate control means is configured to control the conduction of the switch device after a fixed time determined by the determination means 26.
【0027】次に、本発明の整流器の演算手段23で用
いられる演算式について説明する。図1において、入力
交流電圧をvs、入力交流電流をis、ブリッジ入力端子
3a,3b間電圧をvBとすれば、(数1)の関係が得
られる。Next, an arithmetic expression used in the arithmetic means 23 of the rectifier of the present invention will be described. In FIG. 1, if the input AC voltage is v s , the input AC current is i s , and the voltage between the bridge input terminals 3a and 3b is v B , the relationship of (Equation 1) is obtained.
【0028】[0028]
【数1】 [Equation 1]
【0029】ここで、Lは、リアクトルのインダクタン
スである。さらに、直流出力電圧をv0とすれば、スイ
ッチデバイス1a〜1dを制御することで、ブリッジ入
力端子電圧vBは(数2)(数3)(数4)のように場
合分けできる。Here, L is the inductance of the reactor. Further, if the DC output voltage is v 0 , the bridge input terminal voltage v B can be divided into cases as in (Equation 2) (Equation 3) (Equation 4) by controlling the switch devices 1a to 1d.
【0030】[0030]
【数2】 [Equation 2]
【0031】[0031]
【数3】 [Equation 3]
【0032】[0032]
【数4】 [Equation 4]
【0033】(数2)は図1中スイッチデバイス1aと
1bまたは、1cと1d、(数3)はスイッチデバイス
1aと1c、(数4)はスイッチデバイス1bと1dを
それぞれ接続状態とすることで表現できる。ここで、ス
イッチデバイスを制御する周期をTsとし、(数1)の
両辺をある時点tからt+Tsまで定積分を行うと、
(数5)が得られる。1 is to connect the switch devices 1a and 1b or 1c and 1d, (Formula 3) is to connect the switch devices 1a and 1c, and (Formula 4) is to connect the switch devices 1b and 1d. Can be expressed as Here, when the cycle for controlling the switch device is T s, and both sides of (Equation 1) are subjected to definite integration from a certain time t to t + T s ,
(Equation 5) is obtained.
【0034】[0034]
【数5】 [Equation 5]
【0035】ここで、is(t)、is(t+Ts)はそ
れぞれ時点t、時点t+Tsの瞬時交流側電流値であ
る。さらに、(数5)左辺の定積分を近似して、(数
6)を得る。Here, i s (t) and i s (t + T s ) are instantaneous alternating current values at time t and time t + T s , respectively. Further, the definite integral on the left side of (Equation 5) is approximated to obtain (Equation 6).
【0036】[0036]
【数6】 [Equation 6]
【0037】(数6)は時点tにおいて、t+Ts時点
で目標とする電流値をis(t+Ts)に与えることによ
り、ブリッジ入力端子電圧vBの定積分値を得ることが
でき、これを満足するようにスイッチデバイスを制御す
ることにより、交流側電流をt+Ts時点で目標値とす
ることができる。(Equation 6) gives a constant integral value of the bridge input terminal voltage v B by giving a target current value at the time point t + T s to i s (t + T s ) at the time point t. By controlling the switch device so as to satisfy the above condition, the AC side current can be set to the target value at the time t + T s .
【0038】本実施例では、(数6)の右辺の定積分を
満足させる一例として、スイッチデバイス制御周期Ts
内で(数3)または(数4)を一度ある時間だけ発生さ
せ、それ以外は(数2)とする一周期の構成としてい
る。この一周期の構成において、(数6)の右辺の定積
分は、(数2)(数3)(数4)により近似的に(数
7)(数8)で表せる。In this embodiment, as an example of satisfying the definite integral on the right side of (Equation 6), the switch device control period T s
(Formula 3) or (Formula 4) is generated once for a certain period of time, and the rest is set to (Formula 2). In this one-cycle configuration, the definite integral on the right side of (Equation 6) can be approximately represented by (Equation 7) (Equation 8) from (Equation 2) (Equation 3) (Equation 4).
【0039】[0039]
【数7】 [Equation 7]
【0040】[0040]
【数8】 [Equation 8]
【0041】ここで、(数7)は、スイッチデバイス制
御一周期内に(数3)を発生させた場合であり、また式
(数8)は(数4)を発生させた場合を表している。
λ′は、(数3)または(数4)を発生させる時間であ
る。また、さらに(数7)(数8)に正又は、負の値を
とる変数λを対応させれば、(数9)が得られる。Here, (Equation 7) represents a case where (Equation 3) is generated within one cycle of the switch device control, and Expression (Equation 8) represents a case where (Equation 4) is generated. There is.
λ'is the time for generating (Equation 3) or (Equation 4). Further, if the variable λ having a positive or negative value is further associated with (Equation 7) and (Equation 8), (Equation 9) is obtained.
【0042】[0042]
【数9】 [Equation 9]
【0043】(数9)を(数6)に代入してλについて
解くと、(数10)となる。Substituting (Equation 9) into (Equation 6) and solving for λ yields (Equation 10).
【0044】[0044]
【数10】 [Equation 10]
【0045】(数10)では、λの符号が正の場合は、
スイッチデバイス制御周期内において(数3)の発生、
負の場合は(数4)の発生を表し、λの絶対値はその接
続時間を表している。ここで、入力力率を100%、つ
まり交流側電流波形を交流側電圧波形に対して、相似形
かつ同位相とするために、(数10)に交流側電流目標
値として交流電圧と比例したものを与えると、(数1
0)は(数11)のように書き換えられる。In (Equation 10), when the sign of λ is positive,
Occurrence of (Equation 3) within the switch device control cycle,
When it is negative, the occurrence of (Equation 4) is represented, and the absolute value of λ represents the connection time. Here, in order to make the input power factor 100%, that is, the AC side current waveform has a similar shape and the same phase as the AC side voltage waveform, the AC side current target value in (Equation 10) is proportional to the AC voltage. If you give something, (Equation 1
0) can be rewritten as in (Equation 11).
【0046】[0046]
【数11】 [Equation 11]
【0047】ここで、αは交流側電流の振幅調整用の係
数である。また、(数10)において、本来交流電流目
標値は、t+Ts時点での交流側電圧vsを用いて表現し
なければならないが、この値は、t時点では未知である
ためt時点の交流側電圧vsを近似的に用いて表してい
る。Here, α is a coefficient for adjusting the amplitude of the alternating current. Further, in (Equation 10), the AC current target value must be originally expressed by using the AC side voltage v s at the time t + T s , but since this value is unknown at the time t, the AC at the time t The side voltage v s is used for approximation.
【0048】このように演算手段23は、交流側電圧を
vs、交流側電流をis、直流電圧をv0とすれば、スイ
ッチデバイスに加えられる制御パルス幅λは(数11)
より決定される。ここで、Tsは、スイッチデバイスを
制御する周期であり、信号発生手段22で発生される基
準信号により与えられる。As described above, the computing means 23 sets the control pulse width λ applied to the switch device to ( equation 11), where the AC voltage is v s , the AC current is i s , and the DC voltage is v 0.
Determined by Here, T s is a cycle for controlling the switch device, and is given by the reference signal generated by the signal generating means 22.
【0049】以上述べてきたような構成、演算手段のも
とに、第1の構成の一実施例の動作について説明する。The operation of one embodiment of the first configuration will be described based on the configuration and the calculating means described above.
【0050】図1に示す構成において、図4に示すよう
に各スイッチデバイス1a〜1dを周期TsでS1〜S
4のタイミングでスイッチング動作をさせた時、入力交
流電流検出手段14で検出される交流電流は同図isに
示すような階段状の波形となる。電源電圧vsの任意の
時点tkにおける周期Ts内の動作を図5に示す。その時
点tkにおいて、検出手段21が入力交流電圧検出手段
13と入力交流電流検出手段14と直流出力電圧検出手
段15で構成される瞬時値検出手段16で構成された
時、検出された交流電圧vs、交流電流is、直流電圧v
0の3つの瞬時値が検出される。それを次に演算手段2
3の入力とすると、演算手段23では演算式の(数1
1)で示される加減乗除の四則演算よりスイッチデバイ
スに加える制御パルス幅λが決定される。その(数1
1)で示される加減乗除の四則演算には、一般的に広く
用いられているクワッドオペアンプによるアナログの加
減乗除の演算器を用いて簡単な構成となっている。そし
て、信号発生手段22の基準信号の発生周期Ts毎に、
設定手段24においてあらかじめ設定しておいた(Ts
−λ)/2時間経過を判断手段26で判断した後の時点
tpにおいて、演算手段23にて演算された導通時間λ
でスイッチデバイスをゲート制御手段27より導通制御
する。このようにして、アナログ演算器による加減乗除
の四則演算のみの簡単な構成で、かつ高速動作の整流器
が実現できた。In the configuration shown in FIG. 1, as shown in FIG. 4, the switch devices 1a to 1d are switched to S1 to S at a cycle T s .
When was the switching operation at the fourth timing, the alternating current detected by the input alternating current detecting means 14 becomes a stepped waveform as shown in FIG i s. The operation within the period T s of the power supply voltage v s at any time t k is shown in FIG. At that time t k , when the detection means 21 is composed of the instantaneous value detection means 16 composed of the input AC voltage detection means 13, the input AC current detection means 14 and the DC output voltage detection means 15, the detected AC voltage v s , AC current i s , DC voltage v
Three instantaneous values of 0 are detected. Then, the calculation means 2
Assuming that the input is 3, the calculation means 23 calculates
The control pulse width λ applied to the switch device is determined by the four arithmetic operations of addition, subtraction, multiplication and division shown in 1). That (number 1
The four arithmetic operations of addition, subtraction, multiplication and division shown in 1) have a simple configuration by using an analog adder, subtraction, multiplication and division calculator using a widely used quad operational amplifier. Then, for each generation cycle T s of the reference signal of the signal generating means 22,
It was previously set in the setting means 24 (T s
At time t p of after determining 1-?) / 2 hours at determining means 26, conduction time λ that is calculated by the calculating means 23
The switch device is controlled by the gate control means 27. In this way, a rectifier with a simple structure and a high-speed operation can be realized with only the four arithmetic operations of addition, subtraction, multiplication and division by the analog calculator.
【0051】なお、本実施例では、瞬時値検出手段のみ
を演算手段入力とした構成例であったが、演算式の各パ
ラメータを与えるため、入力交流電圧、入力交流電流、
直流出力電圧を進み位相を持った推定値検出手段で構成
される推定値検出手段20で検出し、この値を演算手段
23に入力として導通時間λを演算して上記動作を実施
しても同じ性能が得られた。さらには、その検出手段2
1構成の組み合わせとしては、例えば入力交流電圧検出
手段13と直流出力電圧検出手段15の2個を瞬時値検
出手段16とし、入力交流電流推定値検出手段18の1
個を推定値検出手段20として、この瞬時値検出手段1
6と推定値検出手段20で結果3個検出手段21構成、
あるいは入力交流電圧検出手段13と入力交流電流検出
手段14の2個を瞬時値検出手段16とし、推定値検出
手段20なしで、この瞬時値検出手段16と推定値検出
手段20で結果2個検出手段21構成なども考えられる
が、上記演算式パラメータを与えるものであれば同じ結
果になることは当然である。また、以下の実施例でも同
様のことが言えることは言うまでもあるまい。In this embodiment, only the instantaneous value detecting means is used as the input means for calculating means. However, in order to give each parameter of the calculating formula, the input AC voltage, input AC current,
Even if the DC output voltage is detected by the estimated value detecting means 20 constituted by the estimated value detecting means having a lead phase, this value is input to the calculating means 23 to calculate the conduction time λ and the above operation is carried out. Performance was obtained. Furthermore, the detecting means 2
As a combination of one configuration, for example, two of the input AC voltage detection means 13 and the DC output voltage detection means 15 are used as the instantaneous value detection means 16, and the input AC current estimated value detection means 18 is
Each of them is used as the estimated value detecting means 20, and this instantaneous value detecting means 1 is used.
6 and the estimated value detecting means 20 constitute three result detecting means 21,
Alternatively, two of the input AC voltage detection means 13 and the input AC current detection means 14 are used as the instantaneous value detection means 16, and the estimated value detection means 20 is not provided, and the instantaneous value detection means 16 and the estimated value detection means 20 detect two results. The configuration of the means 21 and the like are also conceivable, but the same result is naturally obtained as long as the above-mentioned arithmetic expression parameters are given. Needless to say, the same can be said for the following embodiments.
【0052】次に、第2の構成による実施例を図6に基
づいて説明する。演算手段23は、入力交流電圧検出手
段13出力または入力交流電圧推定値検出手段17出力
を第1の演算増幅手段28と可変利得手段29の入力と
し、入力交流電流検出手段14出力または入力交流電流
推定値検出手段18出力は第2の演算増幅手段30の入
力とし、前記第1の演算増幅手段28と前記可変利得手
段29と第2の演算増幅手段30の出力の少なくとも1
つ以上の出力を入力としてアナログ演算する加減算手段
31と、信号発生手段22の出力信号と前記加減算手段
31の出力信号を入力としてゲート制御手段27にゲー
トパルス信号を出力するパルス信号発生手段32とで構
成したものである。Next, an embodiment having the second structure will be described with reference to FIG. The calculation means 23 uses the output of the input AC voltage detection means 13 or the output of the input AC voltage estimated value detection means 17 as the input of the first calculation amplification means 28 and the variable gain means 29, and outputs the input AC current detection means 14 or the input AC current. The output of the estimated value detection means 18 is input to the second operational amplification means 30, and at least one of the outputs of the first operational amplification means 28, the variable gain means 29, and the second operational amplification means 30.
An adder / subtractor 31 for performing analog calculation with one or more outputs as inputs, and a pulse signal generator 32 for outputting a gate pulse signal to the gate controller 27 with the output signal of the signal generator 22 and the output signal of the adder / subtractor 31 as inputs. It is composed of.
【0053】基本的には第1の構成と同様であるが、本
実施例では(数11)に示すアナログ四則演算式の各項
について、第1項Ts×vsの演算は第1の演算増幅手段
28で実施され、第2項α×vsは可変利得手段29で
実施され、さらに、第3項L×is(t)は第2の演算
増幅手段30で実施される。可変利得手段29の利得を
決定する入力は、ここでは、入力信号αであり、これに
より、交流電流の大きさを指定することができる、この
ような演算増幅手段の組み合わせによる簡単なアナログ
回路構成で、高速に、交流電圧に交流電流を追従させ、
入力力率100%が実現できた。本発明の第2の実施例
の整流器による実験結果として入力交流電圧および入力
交流電流波形を図12に示す。同図に示すように力率ほ
ぼ100%が達成されている。Although it is basically the same as the first configuration, in the present embodiment, the first term T s × v s is calculated for each term of the analog four arithmetic expressions shown in (Equation 11). The second term α × v s is implemented by the variable gain means 29, and the third term L × i s (t) is implemented by the second operational amplifier means 30. The input that determines the gain of the variable gain means 29 is the input signal α here, and the magnitude of the alternating current can be specified by this, and a simple analog circuit configuration by such a combination of operational amplification means. Then, make the alternating current follow the alternating voltage at high speed,
An input power factor of 100% was achieved. The input AC voltage and the input AC current waveforms are shown in FIG. 12 as the experimental results by the rectifier of the second embodiment of the present invention. As shown in the figure, a power factor of almost 100% is achieved.
【0054】第3の構成による実施例を図7に基づいて
説明する。直流出力電圧検出手段15または直流出力電
圧推定値検出手段19の出力に応じて信号発生手段22
の基準信号に振幅変調を施す振幅変調手段33を配置し
た構成としている。以下に動作説明する。An embodiment having the third structure will be described with reference to FIG. In accordance with the output of the DC output voltage detecting means 15 or the DC output voltage estimated value detecting means 19, the signal generating means 22
The amplitude modulation means 33 for performing amplitude modulation on the reference signal is arranged. The operation will be described below.
【0055】図8(a)に示すような負荷変動によるリ
ップル成分ののった直流出力電圧v 0が直流出力電圧検
出手段15で検出されると、信号発生手段22から出力
される基準信号は振幅変調手段33により同図(b)に
示すような波形に振幅変調される。この信号波形を搬送
波として用いて、演算手段23出力をアナログ比較器で
アナログ比較を行い、パルス信号を発生させることによ
り、従来のアナログわり算器を特に必要としない簡易構
成で、高速かつ負荷変動にも依存しない高力率な整流器
動作を実現することができた。本発明の第3の実施例の
整流器による実験結果として直流出力電圧および振幅変
調された基準信号波形を図13に示す。A load fluctuation as shown in FIG.
DC output voltage v with ripple component 0DC output voltage detection
When detected by the output means 15, output from the signal generation means 22
The reference signal generated by the amplitude modulation means 33 is shown in FIG.
The waveform is amplitude-modulated as shown. Carry this signal waveform
Used as a wave, the output of the calculation means 23 is an analog comparator
By performing analog comparison and generating a pulse signal
The simple structure that does not require the conventional analog divider
Rectifier with high power factor that does not depend on load fluctuation
The operation could be realized. Of the third embodiment of the present invention.
As a result of the experiment with the rectifier, the DC output voltage and the amplitude change
The adjusted reference signal waveform is shown in FIG.
【0056】第4の構成による実施例を図9に基づいて
説明する。入力交流電圧検出手段13または入力交流電
圧推定値検出手段17で検出される出力レベルまたは位
相の範囲内における適宜な値を設定する設定手段34
と、前記入力交流電圧検出手段13または前記入力交流
電圧推定値検出手段17と、前記設定手段34の前記出
力レベルまたは位相の比較を行う比較手段35と、前記
比較手段35における比較結果に応じて信号発生手段2
2の基準信号に周波数変調を施す周波数変調手段36を
配置してなる。以下に動作説明する。An embodiment of the fourth structure will be described with reference to FIG. Setting means 34 for setting an appropriate value within the range of the output level or phase detected by the input AC voltage detecting means 13 or the input AC voltage estimated value detecting means 17.
According to the comparison result in the comparison means 35, the input AC voltage detection means 13 or the input AC voltage estimated value detection means 17, the comparison means 35 for comparing the output level or the phase of the setting means 34, Signal generating means 2
The frequency modulation means 36 for performing frequency modulation on the second reference signal is arranged. The operation will be described below.
【0057】入力交流電圧検出手段13で検出された出
力値が設定手段34であらかじめ設定しておいた設定値
を越えたことを比較手段35で判定したとき、周波数変
調手段36では信号発生手段22の基準信号が発振周波
数1になるように周波数変調され、逆に設定値を下回っ
た時には発振周波数2に変調される。この時の電流波形
は図10に示すように電源一周期内に複数の周波数成分
が含まれた状態になる。さらにこの時の音圧レベルは図
11(b)に示すようになり、本制御を実施しない時の
音圧レベル同図(a)に比べ、単一周波数の音圧レベル
の低減、成分の分散がなされるため、耳障り音がかなり
低減できた。今回の実施例では周波数の切り換えを出力
電圧レベルの一点のみで実施したのであるが、複数個の
切り換えポイントを設ける方法あるいは位相を検知して
切り換えを行う方法でも同様の効果が期待できることは
いうまでもあるまい。さらに、今回の実施例では、簡単
な構成かつ高速化に主眼点をおいているため、アナログ
回路により行っているが、マイクロコンピュータを用い
たディジタル方式で電圧レベルまたは位相検知を行っ
て、メモリを切り換えて同様の動作をさせることができ
るのも当然である。When the comparing means 35 determines that the output value detected by the input AC voltage detecting means 13 exceeds the preset value set by the setting means 34, the frequency modulating means 36 causes the signal generating means 22 to operate. Of the reference signal is frequency-modulated so that it becomes the oscillation frequency 1, and conversely, when it falls below the set value, it is modulated to the oscillation frequency 2. The current waveform at this time is in a state in which a plurality of frequency components are included in one cycle of the power supply as shown in FIG. Further, the sound pressure level at this time is as shown in FIG. 11 (b), and the sound pressure level at the time when this control is not performed is lower than that of FIG. As a result, the jarring noise was significantly reduced. In the present embodiment, the frequency switching is performed only at one point of the output voltage level, but it goes without saying that the same effect can be expected by a method of providing a plurality of switching points or a method of detecting a phase and performing switching. There is no Further, in the present embodiment, since the main point is to simplify the configuration and increase the speed, the analog circuit is used, but the voltage level or the phase is detected by a digital method using a microcomputer to save the memory. Of course, the same operation can be performed by switching.
【0058】本発明の第2の実施例の整流器による実験
結果として複数周波数基準信号での制御時の入力交流電
流波形を図14に示す。同図に示すように同様に力率ほ
ぼ100%が達成されている。FIG. 14 shows an input AC current waveform at the time of control with a plurality of frequency reference signals as an experimental result by the rectifier of the second embodiment of the present invention. As shown in the figure, a power factor of almost 100% is achieved.
【0059】本発明は、上述の実施例に限らず、単相お
よび多相の整流器、例えば、純ブリッジ、混合ブリッジ
等の種々の形式に適用できることはもちろんである。Of course, the present invention is not limited to the above-mentioned embodiments, but can be applied to various types of single-phase and multi-phase rectifiers, for example, pure bridges, mixed bridges and the like.
【0060】[0060]
【発明の効果】以上の実施例の説明から明らかなよう
に、各発明は次の効果を奏する。As is apparent from the above description of the embodiments, each invention has the following effects.
【0061】演算手段における加減乗除の四則演算のみ
の簡単な構成で、かつアナログ回路による高速化をする
ことができた。また、演算増幅器の組み合わせによるア
ナログ回路による簡単な構成で、かつ高速に、交流電圧
に交流電流を追従させることにより入力力率ほぼ100
%が実現できた。さらに、従来のアナログわり算器が不
要で、かつ負荷変動に依存しない運転が簡易構成かつ高
速に実現した。また、単一周波数の音圧レベルの低減、
成分の分散がなされるため、リアクトルから発生する耳
障りな電磁音がかなり低減できた。The arithmetic means has a simple structure of only four arithmetic operations of addition, subtraction, multiplication and division, and the speed can be increased by the analog circuit. In addition, the input power factor is approximately 100 by a simple configuration with an analog circuit that is a combination of operational amplifiers and by allowing the alternating current to follow the alternating voltage at high speed.
% Was realized. Furthermore, the conventional analog divider is not required, and operation that does not depend on load fluctuations has been simplified and achieved at high speed. It also reduces the sound pressure level of a single frequency,
Since the components are dispersed, the annoying electromagnetic noise generated from the reactor can be significantly reduced.
【図1】本発明の第1実施例の整流器のブロック図FIG. 1 is a block diagram of a rectifier according to a first embodiment of the present invention.
【図2】同第1実施例の整流器の回路図FIG. 2 is a circuit diagram of the rectifier of the first embodiment.
【図3】同第1実施例の整流器のスイッチデバイスの回
路図FIG. 3 is a circuit diagram of a switch device of the rectifier of the first embodiment.
【図4】同第1実施例を説明するタイミングチャートFIG. 4 is a timing chart for explaining the first embodiment.
【図5】同第1実施例を説明するtk時点における動作
図FIG. 5 is an operation diagram at time t k for explaining the first embodiment.
【図6】同第2実施例の整流器のブロック図FIG. 6 is a block diagram of a rectifier according to the second embodiment.
【図7】同第3実施例の整流器のブロック図FIG. 7 is a block diagram of a rectifier according to the third embodiment.
【図8】同第3実施例を説明する振幅変調された基準信
号波形図FIG. 8 is an amplitude-modulated reference signal waveform diagram for explaining the third embodiment.
【図9】同第4実施例の整流器のブロック図FIG. 9 is a block diagram of a rectifier according to the fourth embodiment.
【図10】同第4実施例を説明する複数周波数基準信号
での制御時の入力交流電流波形図FIG. 10 is an input AC current waveform diagram at the time of control with a plurality of frequency reference signals for explaining the fourth embodiment.
【図11】同第4実施例に基づく音圧レベル波形特性図FIG. 11 is a sound pressure level waveform characteristic diagram based on the fourth embodiment.
【図12】同第2実施例の整流器による入力交流電圧お
よび入力交流電流波形図FIG. 12 is a waveform diagram of an input AC voltage and an input AC current by the rectifier of the second embodiment.
【図13】同第3実施例における直流出力電圧および振
幅変調された基準信号波形図FIG. 13 is a waveform diagram of a DC output voltage and an amplitude-modulated reference signal in the third embodiment.
【図14】同第4実施例における複数周波数基準信号時
の交流電流波形図FIG. 14 is an AC current waveform diagram when a plurality of frequency reference signals are used in the fourth embodiment.
【図15】(a)従来の昇圧チョッパ方式を説明する原
理図
(b)従来の昇圧チョッパ方式を説明する原理図
(c)従来の昇圧チョッパ方式を説明する原理図
(d)従来の昇圧チョッパ方式を説明する原理図15A is a principle diagram illustrating a conventional boost chopper system. FIG. 15B is a principle diagram illustrating a conventional boost chopper system. FIG. 15C is a principle diagram illustrating a conventional boost chopper system. Principle diagram explaining the method
【図16】従来の一定周波数制御方式の構成図FIG. 16 is a block diagram of a conventional constant frequency control method.
1 スイッチデバイス 2 整流回路 3 入力側 4 リアクトル 5 直流側 6 静電容量 13 入力交流電圧検出手段 14 入力交流電流検出手段 15 直流出力電圧検出手段 16 瞬時値検出手段 17 入力交流電圧推定値検出手段 18 入力交流電流推定値検出手段 19 直流出力電圧推定値検出手段 20 推定値検出手段 21 検出手段 22 信号発生手段 23 演算手段 24 設定手段 25 計測手段 26 判断手段 27 ゲート制御手段 28 第1の演算増幅手段 29 可変利得手段 30 第2の演算増幅手段 31 加減算手段 32 パルス信号発生手段 33 振幅変調手段 34 設定手段 35 比較手段 36 周波数変調手段 1 switch device 2 rectifier circuit 3 Input side 4 reactor 5 DC side 6 capacitance 13 Input AC voltage detection means 14 Input AC current detection means 15 DC output voltage detection means 16 Instantaneous value detection means 17 Input AC voltage estimated value detection means 18 Input AC Current Estimated Value Detection Means 19 DC output voltage estimated value detection means 20 Estimated value detection means 21 Detection means 22 Signal generation means 23 Computing means 24 Setting means 25 Measuring means 26 Judgment means 27 Gate control means 28 First operational amplification means 29 Variable gain means 30 Second operational amplification means 31 Addition / subtraction means 32 pulse signal generating means 33 Amplitude modulation means 34 Setting means 35 Comparison means 36 Frequency Modulation Means
フロントページの続き (72)発明者 大貫 俊哉 埼玉県秩父市上町2丁目5番15号 (72)発明者 大辻 悦尚 新潟県新発田市住吉町3丁目4番5号 (72)発明者 持田 則仁 大阪府大阪市城東区今福西6丁目2番61 号 松下精工株式会社内 (72)発明者 千原 靖之 大阪府大阪市城東区今福西6丁目2番61 号 松下精工株式会社内 (56)参考文献 特開 平4−236168(JP,A) 特開 平3−3665(JP,A) 実開 平4−25480(JP,U) 実開 平5−91197(JP,U) (58)調査した分野(Int.Cl.7,DB名) H02M 7/217 H02M 1/15 Front page continuation (72) Inventor Toshiya Onuki 2-5-15, Uemachi, Chichibu-shi, Saitama (72) Inventor Etsunao Otsuji 3-4-5, Sumiyoshi-cho, Shibata, Niigata (72) Inventor Norihito Mochida Osaka Matsushita Seiko Co., Ltd. 6-2 61, Imafuku Nishi, Joto-ku, Osaka City, Japan (72) Inventor Yasuyuki Chihara 6-2 61 Imafuku Nishi, Joto-ku, Osaka City, Osaka Prefecture (56) Reference (56) References Special Kaihei 4-236168 (JP, A) JP-A-3-3665 (JP, A) Actual Kaihei 4-25480 (JP, U) Actual Kaihei 5-91197 (JP, U) (58) Fields investigated ( Int.Cl. 7 , DB name) H02M 7/217 H02M 1/15
Claims (4)
の入力側にリアクトルおよび直流側に静電容量を配設し
た接続からなる整流器において、入力交流電圧の瞬時値
を検出する入力交流電圧検出手段と、交流電流の瞬時値
を検出する入力交流電流検出手段と、直流出力電圧の瞬
時値を検出する直流出力電圧検出手段とのうち少なくと
も1つ以上から構成される瞬時値検出手段と、入力交流
電圧の推定値を検出する入力交流電圧推定値検出手段
と、入力交流電流の推定値を検出する入力交流電流推定
値検出手段と、直流出力電圧の推定値を検出する直流出
力電圧推定値検出手段とのうち少なくとも1つ以上から
構成される推定値検出手段との中から少なくとも1つ以
上から構成される検出手段と、適宜な周波数の基準信号
を発生する信号発生手段と、前記検出手段出力を入力と
し、前記デバイスの導通期間をクワッドオペアンプによ
るアナログの加減乗除の演算器を用いてアナログ演算す
る演算手段と、或る一定時間を設定する設定手段と、前
記信号発生手段出力の前記基準信号の適宜なタイミング
時点からの経過時間を計測する計測手段と、前記計測手
段で計測された前記経過時間が前記設定手段により設定
された前記一定時間に到達したことを判断する判断手段
と、前記演算手段で演算された導通期間で、前記判断手
段で判断される一定時間後に前記デバイスを導通制御す
るゲート制御手段とを有した整流器。1. A rectifier comprising a connection in which a reactor is provided on the input side and a capacitance is provided on the direct current side of a rectifying circuit composed of a switch device, and input AC voltage detecting means for detecting an instantaneous value of the input AC voltage. An input AC voltage detecting unit configured to detect at least one of an input AC current detecting unit detecting an instantaneous value of an AC current and a DC output voltage detecting unit detecting an instantaneous value of a DC output voltage; An input AC voltage estimated value detecting means for detecting an estimated value of the input AC current estimated value detecting means for detecting an estimated value of the input AC current; and a DC output voltage estimated value detecting means for detecting an estimated value of the DC output voltage. Among the estimated value detecting means including at least one of the above, a detecting means including at least one or more, and a signal generating means for generating a reference signal of an appropriate frequency Stage and the output of the detection means as input, and the conduction period of the device is controlled by a quad operational amplifier.
And an arithmetic unit for performing an analog arithmetic operation using an arithmetic unit for analog addition, subtraction, multiplication and division, a setting unit for setting a certain fixed time, and an elapsed time from an appropriate timing point of the reference signal output from the signal generating unit. Measuring means, judging means for judging that the elapsed time measured by the measuring means has reached the certain time set by the setting means, and the judging means based on the conduction period calculated by the calculating means. A rectifier having a gate control means for controlling conduction of the device after a fixed time determined by.
または入力交流電圧推定値検出手段出力を第1の演算増
幅手段と可変利得手段の入力とし、入力交流電流検出手
段出力または入力交流電流推定値検出手段出力は第2の
演算増幅手段の入力とし、前記第1の演算増幅手段と前
記可変利得手段と第2の演算増幅手段の出力の少なくと
も1つ以上の出力を入力としてアナログ演算する加減算
手段と、信号発生手段の出力信号と前記加減算手段の出
力信号を入力としてゲート制御手段にゲートパルス信号
を出力するパルス信号発生手段とで構成され、アナログ
わり算器を特に必要としない簡易構成の請求項1記載の
整流器。2. The calculation means uses the input AC voltage detection means output or the input AC voltage estimated value detection means output as the input to the first operational amplification means and the variable gain means, and the input AC current detection means output or the input AC current estimation. The output of the value detection means is input to the second operational amplification means, and at least one output of the first operational amplification means, the variable gain means and the output of the second operational amplification means is used as an input to perform analog operation It is composed of a unit, the gate controller output signal of the output signal of the subtraction means of the signal generating means as an input a pulse signal generating means for outputting a gate pulse signal, an analog
The rectifier according to claim 1, which has a simple structure and does not particularly require a divider.
圧推定値検出手段の出力に応じて信号発生手段の基準信
号に振幅変調を施す振幅変調手段を配置してなる請求項
1記載の整流器。3. The rectifier according to claim 1, further comprising an amplitude modulation means for performing amplitude modulation on the reference signal of the signal generation means in accordance with the output of the DC output voltage detection means or the DC output voltage estimated value detection means.
圧推定値検出手段で検出される出力レベルまたは位相の
範囲内における適宜な値を設定する設定手段と、前記入
力交流電圧検出手段または前記入力交流電圧推定値検出
手段と、前記設定手段の前記出力レベルまたは位相の比
較を行う比較手段と、前記比較手段における比較結果に
応じて信号発生手段の基準信号に周波数変調を施す周波
数変調手段を配置してなる請求項1記載の整流器。4. Setting means for setting an appropriate value within the range of the output level or phase detected by the input AC voltage detecting means or the input AC voltage estimated value detecting means, and the input AC voltage detecting means or the input AC. Arranged are voltage estimated value detection means, comparison means for comparing the output level or phase of the setting means, and frequency modulation means for performing frequency modulation on the reference signal of the signal generation means according to the comparison result in the comparison means. The rectifier according to claim 1, wherein
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01634094A JP3404105B2 (en) | 1994-02-10 | 1994-02-10 | rectifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01634094A JP3404105B2 (en) | 1994-02-10 | 1994-02-10 | rectifier |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07231661A JPH07231661A (en) | 1995-08-29 |
JP3404105B2 true JP3404105B2 (en) | 2003-05-06 |
Family
ID=11913683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01634094A Expired - Fee Related JP3404105B2 (en) | 1994-02-10 | 1994-02-10 | rectifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3404105B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1052586C (en) | 1996-06-24 | 2000-05-17 | Tdk株式会社 | Switching power unit |
JP5765287B2 (en) | 2012-04-12 | 2015-08-19 | 三菱電機株式会社 | Converter control device and air conditioner equipped with converter control device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0710174B2 (en) * | 1989-05-29 | 1995-02-01 | 三菱電機株式会社 | PWM converter device |
JPH0425480U (en) * | 1990-06-20 | 1992-02-28 | ||
JP3196220B2 (en) * | 1991-01-19 | 2001-08-06 | 株式会社ユアサコーポレーション | Rectifier control circuit |
JPH0591197U (en) * | 1992-05-19 | 1993-12-10 | 株式会社明電舎 | Forward converter with input power factor control circuit |
-
1994
- 1994-02-10 JP JP01634094A patent/JP3404105B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07231661A (en) | 1995-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5373223A (en) | Power converter/inverter system with instantaneous real power feedback control | |
US5136494A (en) | Power conversion system with instantaneous real power feedback control | |
US8084986B2 (en) | Dead-time compensation apparatus of PWM inverter and method thereof | |
US20010026460A1 (en) | Multiway power converter | |
US20120300519A1 (en) | Multi-phase active rectifier | |
JP2008113514A (en) | Power supply circuit and control circuit used therefor | |
JPH0274192A (en) | Power conversion device | |
CN101521483B (en) | Motor driver | |
JP4599694B2 (en) | Voltage type PWM inverter dead time compensation method | |
JP3233005B2 (en) | PWM controller | |
JP2021164400A (en) | DC / DC converter | |
JP3455788B2 (en) | Power converter | |
JPH09308256A (en) | PWM inverter device | |
JP2809463B2 (en) | Power supply and power factor improvement method | |
JP3404105B2 (en) | rectifier | |
JP3070606B1 (en) | Power converter | |
JP3490600B2 (en) | Pulse width modulation method for power converter | |
JPH033664A (en) | Power converter controller | |
JP2003125597A (en) | Electric car control device | |
JP2933846B2 (en) | PWM inverter with dead time correction function | |
JPH08228482A (en) | Converter controller | |
JP3463169B2 (en) | Power converter | |
JPH0646568A (en) | Power converter | |
JP3396126B2 (en) | Control device for power converter | |
JP2005348597A (en) | Electric vehicle control device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |