[go: up one dir, main page]

JP3395719B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3395719B2
JP3395719B2 JP20652999A JP20652999A JP3395719B2 JP 3395719 B2 JP3395719 B2 JP 3395719B2 JP 20652999 A JP20652999 A JP 20652999A JP 20652999 A JP20652999 A JP 20652999A JP 3395719 B2 JP3395719 B2 JP 3395719B2
Authority
JP
Japan
Prior art keywords
trench
substrate
oxide film
forming
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20652999A
Other languages
Japanese (ja)
Other versions
JP2001035915A (en
Inventor
秀明 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP20652999A priority Critical patent/JP3395719B2/en
Publication of JP2001035915A publication Critical patent/JP2001035915A/en
Application granted granted Critical
Publication of JP3395719B2 publication Critical patent/JP3395719B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法に係わり、特に、パターン依存性が少なく、精度良
い素子分離領域を形成するのに好適な半導体装置の製造
方法に関する。
The present invention relates to relates to a method of manufacturing a semiconductor equipment, in particular, less pattern dependency, a method of manufacturing a suitable semiconductor equipment to form the accurate isolation region.

【0002】[0002]

【従来の技術】従来より、トレンチ素子分離を有する半
導体装置では、トレンチ内部の酸化膜の良好な埋め込み
性を得ることが重要な要素の一つとなっている。
2. Description of the Related Art Conventionally, in a semiconductor device having trench element isolation, it has been an important factor to obtain a good burying property of an oxide film inside a trench.

【0003】このために、通常トレンチ形成の為のSi
基板のエッチングにおいては、トレンチ側壁に、Si基
板表面に対して85°以下のテーパ角を付けて、トレン
チ内部をCVD酸化膜で埋め込む場合の埋め込み性を向
上させるようにしている。
For this reason, Si for forming trenches is usually used.
In the etching of the substrate, the side wall of the trench is formed with a taper angle of 85 ° or less with respect to the surface of the Si substrate so as to improve the filling property when the inside of the trench is filled with the CVD oxide film.

【0004】図5に、この場合の半導体装置の製造方法
の工程断面図を示す。図5に示すように、エッチングに
よりトレンチ側壁にテーパを付ける場合は、エッチング
のガス系をコントロールして、トレンチ側壁に酸化物系
の堆積物を形成しながら、エッチングすることによりテ
ーパを付けているが、素子分離幅の大小により、所謂、
マイクロローディング効果により、図6に示すように、
テーパ角の大きさが変わってしまうという問題があっ
た。
FIG. 5 is a process sectional view of the method for manufacturing a semiconductor device in this case. As shown in FIG. 5, when the trench sidewall is tapered by etching, the etching gas system is controlled to form the oxide-based deposit on the trench sidewall while etching is performed to taper the trench sidewall. However, due to the size of the element isolation width, so-called
Due to the microloading effect, as shown in FIG.
There is a problem that the size of the taper angle changes.

【0005】この為、デバイス特性、特に、MOSトラ
ンジスタの閾値の変動等の悪影響が生じることになる。
この問題は0.2μm以下の素子分離を形成するような
微細なデバイスでは深刻な問題となっていた。
For this reason, device characteristics, particularly, fluctuations in the threshold value of the MOS transistor are adversely affected.
This problem has been a serious problem in a fine device that forms an element separation of 0.2 μm or less.

【0006】[0006]

【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、内壁酸化膜の膜厚
差によりトレンチ側壁にテーパを付けることにより埋め
込み性の良いトレンチ素子分離を形成する新規な半導体
置の製造方法を提供するものである。
SUMMARY OF THE INVENTION An object of the present invention is to improve the above-mentioned drawbacks of the prior art, and in particular, trench element isolation having a good filling property by tapering the trench sidewalls due to the difference in the thickness of the inner wall oxide film. forming a there is provided a novel process for producing a semiconductor <br/> equipment.

【0007】更に、本発明の他の目的は、パターンに依
存せずに、安定したテーパ角を持ち、これにより電気的
特性を安定させた新規な半導体装置の製造方法を提供す
ることにある。
Furthermore, another object of the present invention does not depend on the pattern has a stable taper angle, thereby to provide an electrical characteristic stability is novel process for producing a semiconductor equipment was the .

【0008】[0008]

【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。
In order to achieve the above-mentioned object, the present invention basically adopts the technical constitution as described below.

【0009】[0009]

【0010】叉、本発明に係わる半導体装置の製造方法
の第1態様は、トレンチ形状の素子分離領域を有する半
導体装置の製造方法であって、半導体基板にSiO
を形成し、このSiO膜上にSiN膜を成膜する第1
の工程と、 前記SiN膜を成膜した後、前記基板表面に
窒素イオンを注入する第の工程と、前記窒素イオンを
注入した後、前記基板の所定の領域にトレンチを形成す
る第の工程と、前記第の工程で形成したトレンチ表
面を熱酸化し、トレンチ表面に第1の酸化膜を形成せし
める第の工程と、前記第1の酸化膜で覆われたトレン
チ内を第2の酸化膜で埋め込む第の工程と、前記基板
全面に堆積した前記第2の酸化膜を除去する第の工程
と、を含むことを特徴とするものであり、叉、第2態様
は、 記基板の所定の領域にトレンチを形成する工程で
は、基板表面に対し、90度の側壁を有するトレンチを
形成することを特徴とするものであり、叉、第態様
は、前記基板の所定の領域にトレンチを形成する工程で
は、基板表面に対し、トレンチの側壁が、90度以下の
所定の角度のテーパを形成するようにトレンチを形成す
ることを特徴とするものであり、叉、第態様は、前記
トレンチ内に形成した前記第1の酸化膜の表面は、基板
の表面に対して85度以下のテーパを有していることを
特徴とするものである。
[0010] or, a first aspect of the manufacturing method of the semiconductor device according to the present invention is a manufacturing method of a semiconductor device having an element isolation region of a trench shape, the SiO 2 film is formed on the semiconductor substrate, the SiO 2 First forming a SiN film on the film
And step, after forming the SiN film, and a second step of injecting a <br/> nitrogen ions into the substrate table surface, the nitrogen ions
After pouring, a third step of forming a trench in a predetermined region of the substrate, wherein the third step in forming the trench surface is thermally oxidized, the fourth that allowed to form a first oxide film on the surface of the trench A fifth step of filling a trench covered with the first oxide film with a second oxide film, and a sixth step of removing the second oxide film deposited on the entire surface of the substrate, And a second aspect.
It is a step for forming a trench in a predetermined region before Symbol substrate relative to the substrate surface, which is characterized by forming a trench having sidewalls of 90 degrees, or, a third aspect, the substrate In the step of forming the trench in the predetermined region of, the trench is formed so that the side wall of the trench forms a taper at a predetermined angle of 90 degrees or less with respect to the substrate surface. The fourth aspect is characterized in that the surface of the first oxide film formed in the trench has a taper of 85 degrees or less with respect to the surface of the substrate.

【0011】[0011]

【発明の実施の形態】本発明に係わる半導体装置は、ト
レンチ形状の素子分離領域を有する半導体装置であっ
て、窒素イオン注入とトレンチの内壁酸化とを用いパタ
ーン依存性の小さいトレンチ形状を得ることにある。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A semiconductor device according to the present invention is a semiconductor device having a trench-shaped element isolation region, wherein a trench shape having a small pattern dependence is obtained by using nitrogen ion implantation and trench inner wall oxidation. It is in.

【0012】図1に示すように、SiN膜及びSi基板
のエッチングを行う前に、図1(b)のように、Si基
板の表面にイオン注入の注入飛程Rpが来るように、窒
素イオン注入を行い、トレンチのエッチング後のトレン
チの内壁酸化により、トレンチ側壁に85°以上のテー
パを形成している。
As shown in FIG. 1, before etching the SiN film and the Si substrate, as shown in FIG. 1B, nitrogen ions are introduced so that the implantation range Rp of the ion implantation reaches the surface of the Si substrate. Implantation is performed to oxidize the inner wall of the trench after etching the trench to form a taper of 85 ° or more on the side wall of the trench.

【0013】このように、トレンチ内壁にテーパをつけ
ることにより、トレンチ内部を図1(e)のように、C
VD酸化膜で埋め込む場合に、良好な埋め込み性が得ら
れ、しかも、分離幅やパターンの疎密によるマイクロロ
ーディング効果に起因する形状ばらつきを抑えられるこ
とが出来るものである。
By thus tapering the inner wall of the trench, as shown in FIG.
In the case of burying with a VD oxide film, good burying property can be obtained, and moreover, shape variation due to the microloading effect due to the separation width and the density of the pattern can be suppressed.

【0014】従って、トレンチ形状ばらつきに起因した
トランジスタの閾値等の電気的特性のばらつきを低減し
て、安定した特性の半導体装置が得られる。
Therefore, variations in electrical characteristics such as the threshold value of the transistor due to variations in trench shape can be reduced, and a semiconductor device having stable characteristics can be obtained.

【0015】[0015]

【実施例】以下に、本発明に係わる半導体装置の製造方
法の具体例を図面を参照しながら詳細に説明する。
EXAMPLES Hereinafter, specific examples of the manufacturing method of the semiconductor equipment according to the present invention with reference to the drawings will be described in detail.

【0016】(第1の具体例) 図1及び図2は、本発明に係わる半導体装置とその製造
方法の第1の具体例の構造を示す図であって、これらの
図には、トレンチ形状の素子分離領域を有する半導体装
置であって、前記トレンチ21の内壁21aに基板1の
表面1A側で膜厚が薄く、前記トレンチ21の底部1B
側で膜厚が厚い第1の酸化膜4が形成され、この第1の
酸化膜4で囲まれる部分を第2の酸化膜5で埋め込んだ
ことを特徴とする半導体装置が示され、又、前記基板1
と第1の酸化膜4との境界面14は、基板1表面1Cに
対して略90度をなし、前記第1の酸化膜4と第2の酸
化膜5との境界面45は、基板表面1Cに対して所定の
角度θをなすようにテーパTが形成されていることを特
徴とする半導体装置が示され、又、前記第1の酸化膜4
と第2の酸化膜5との境界面45の角度θは、基板表面
1Cに対して、85度以下であることを特徴とする半導
体装置が示されている。
(First Specific Example) FIGS. 1 and 2 are views showing the structure of a first specific example of a semiconductor device and a method of manufacturing the same according to the present invention. In these figures, trench shapes are shown. And a bottom portion 1B of the trench 21 having a thin film thickness on the inner wall 21a of the trench 21 on the front surface 1A side of the substrate 1.
A semiconductor device is shown in which a first oxide film 4 having a large film thickness is formed on the side, and a portion surrounded by the first oxide film 4 is filled with a second oxide film 5, and The substrate 1
The interface 14 between the first oxide film 4 and the first oxide film 4 forms approximately 90 degrees with respect to the surface 1C of the substrate 1, and the interface 45 between the first oxide film 4 and the second oxide film 5 is the substrate surface. A semiconductor device is shown in which a taper T is formed so as to form a predetermined angle θ with respect to 1C, and the first oxide film 4 is also shown.
The semiconductor device is characterized in that the angle θ of the interface 45 between the second oxide film 5 and the second oxide film 5 is 85 degrees or less with respect to the substrate surface 1C.

【0017】更に、トレンチ形状の素子分離領域を有す
る半導体装置の製造方法であって、半導体基板1にSi
膜2を形成し、このSiO膜2上にSiN膜3を
成膜し、前記基板表面が所定に濃度になるように窒素イ
オンを注入する第1の工程と、前記基板1の所定の領域
にトレンチ21を形成する第2の工程と、前記第2の工
程で形成したトレンチ21表面を熱酸化し、トレンチ2
1表面に第1の酸化膜4を形成せしめる第3の工程と、
前記第1の酸化膜4で覆われたトレンチ21内を第2の
酸化膜5で埋め込む第4の工程と、前記基板全面に堆積
した第2の酸化膜5を除去する第5の工程と、を含むこ
とを特徴とする半導体装置の製造方法が示されている。
Furthermore, in a method of manufacturing a semiconductor device having a trench-shaped element isolation region, the semiconductor substrate 1 is made of Si.
A first step of forming an O 2 film 2, forming a SiN film 3 on the SiO 2 film 2, and implanting nitrogen ions so that the surface of the substrate has a predetermined concentration; Second step of forming the trench 21 in the region of 2 and the surface of the trench 21 formed in the second step is thermally oxidized to form the trench 2
A third step of forming the first oxide film 4 on the first surface,
A fourth step of filling the trench 21 covered with the first oxide film 4 with a second oxide film 5, and a fifth step of removing the second oxide film 5 deposited on the entire surface of the substrate, There is shown a method for manufacturing a semiconductor device, which comprises:

【0018】以下に、第1の具体例を更に詳細に説明す
る。
The first specific example will be described in more detail below.

【0019】図1は、本具体例の各工程での断面図、図
2は、窒素イオン注入のプロファイルを示すグラフであ
る。
FIG. 1 is a sectional view in each step of this example, and FIG. 2 is a graph showing a profile of nitrogen ion implantation.

【0020】Si半導体基板1上に、熱酸化によりSi
膜2を、例えば、10nm形成し、CVD法により
SiN膜3を、例えば,150nm形成する(図1
(a))。そして、Si基板表面付近にイオン注入の注
入飛程Rpが来るように、例えば、注入エネルギー60
keV、注入ドーズ5E14/cmで窒素イオンを注
入する(図1(b))。この場合のイオン注入のプロフ
ァイルは、図2に示すようになる。
Si is formed on the Si semiconductor substrate 1 by thermal oxidation.
The O 2 film 2 is formed with a thickness of, for example, 10 nm, and the SiN film 3 is formed with a thickness of, for example, 150 nm by the CVD method (FIG. 1).
(A)). Then, for example, the implantation energy 60 is set so that the implantation range Rp of the ion implantation comes near the surface of the Si substrate.
Nitrogen ions are implanted with keV and an implantation dose of 5E14 / cm 2 (FIG. 1B). The profile of ion implantation in this case is as shown in FIG.

【0021】そして、リソグラフィー工程を用いて、S
iN3、SiO膜2、Si基板1を異方性エッチング
によりエッチングし、例えば、400nmの深さのトレ
ンチ21を形成する(図1(c))。なお、このエッチ
ングは、トレンチ21の側壁21aが、Si基板表面に
対し垂直な形状になるようなエッチングを行う。そし
て、熱酸化により内壁酸化膜4を形成するが、上記した
ように、窒素イオン注入を行うと、図2に示したよう
に、基板表面は窒素濃度が高くなるが、基板内部に行く
に従い、窒素濃度が低くなる為、トレンチ21底部の側
壁21aの酸化膜厚が65nmであるのに対して、トレ
ンチ21上部では40nm程度になるため、内壁酸化膜
4は、85°以下(この場合は84°)のテーパTを持
つ形状となる(図1(d))。なお、この内壁酸化膜4
は、例えば、1000℃の高温で形成し、トレンチ上部
の形状に丸みを付ける役目と、この後に行われるトレン
チ埋め込み酸化膜からの金属不純物から素子形成領域を
保護する役目を果たす。
Then, using a lithography process, S
The iN 3, the SiO 2 film 2, and the Si substrate 1 are etched by anisotropic etching to form a trench 21 having a depth of 400 nm, for example (FIG. 1C). The etching is performed so that the side wall 21a of the trench 21 has a shape perpendicular to the surface of the Si substrate. Then, the inner wall oxide film 4 is formed by thermal oxidation. When nitrogen ion implantation is performed as described above, the nitrogen concentration becomes high on the substrate surface as shown in FIG. Since the nitrogen concentration is low, the side wall 21a at the bottom of the trench 21 has an oxide film thickness of 65 nm, while the upper portion of the trench 21 has an oxide film thickness of about 40 nm. Therefore, the inner wall oxide film 4 is 85 ° or less (in this case, 84 °). The shape has a taper T of (°) (FIG. 1 (d)). The inner wall oxide film 4
Is formed at a high temperature of 1000 ° C., for example, and has a function of rounding the shape of the upper portion of the trench and a function of protecting the element formation region from metal impurities from the trench-buried oxide film, which is performed thereafter.

【0022】この後、HDP(High Densit
y Plasma)等の方法で、CVD酸化膜5を形成
し、トレンチ21内部の埋め込みを行う(図1
(e))。
After this, HDP (High Densit)
y plasma) and the like to form a CVD oxide film 5 to fill the inside of the trench 21 (FIG. 1).
(E)).

【0023】内壁酸化膜4表面にテーパTを付けている
為に、CVD酸化膜5の埋め込み性は良好になる。その
後、CMP法によりSiN膜3上の余分なCVD酸化膜
5は除去される(図1(f))。そして、図示はしない
が、ウエットエッチングによりSiN膜3、SiO
2は除去され、公知の方法によりMOSデバイスが形成
されることになる。
Since the surface T of the inner wall oxide film 4 is tapered, the burying property of the CVD oxide film 5 is improved. After that, the excess CVD oxide film 5 on the SiN film 3 is removed by the CMP method (FIG. 1 (f)). Then, although not shown, the SiN film 3 and the SiO 2 film 2 are removed by wet etching, and a MOS device is formed by a known method.

【0024】この具体例では、トレンチ形成のSi基板
のエッチングは、トレンチの側壁21aが垂直な形状に
なるように行い、熱酸化により形成する内壁酸化膜4の
膜厚によりトレンチ内壁にテーパTを付けている為、ト
レンチエッチングによりトレンチ側壁にテーパを付けた
場合に比べて、素子分離間隔の大小によるトレンチ形状
の違いがなく、安定した形状とデバイス特性が得られ
る。
In this specific example, the Si substrate for forming the trench is etched so that the side wall 21a of the trench has a vertical shape, and the inner wall oxide film 4 formed by thermal oxidation forms a taper T on the inner wall of the trench. As compared with the case where the side wall of the trench is tapered by the trench etching, there is no difference in the trench shape due to the size of the element isolation space, and a stable shape and device characteristics can be obtained.

【0025】(第2の具体例) 図3は、本発明の第2の具体例の構造を示す図であっ
て、これらの図には、トレンチ形状の素子分離領域を有
する半導体装置の製造方法であって、半導体基板1の表
面が所定に濃度になるように窒素イオンを注入する第1
の工程と、前記半導体基板にSiO膜2を形成し、こ
のSiO膜2上にSiN膜3を成膜する第2の工程
と、前記基板1の所定の領域にトレンチ21を形成する
第3の工程と、前記第3の工程で形成したトレンチ21
表面を熱酸化し、トレンチ21表面に第1の酸化膜4を
形成せしめる第4の工程と、前記第1の酸化膜4で覆わ
れたトレンチ内を第2の酸化膜5で埋め込む第5の工程
と、前記基板全面に堆積した前記第2の酸化膜5を除去
する第6の工程と、を含むことを特徴とする半導体装置
の製造方法が示されている。
(Second Specific Example) FIG. 3 is a diagram showing a structure of a second specific example of the present invention. In these drawings, a method of manufacturing a semiconductor device having a trench-shaped element isolation region is shown. And the first step of implanting nitrogen ions so that the surface of the semiconductor substrate 1 has a predetermined concentration.
And step, said SiO 2 film 2 is formed on the semiconductor substrate, the formed second step of forming a SiN film 3 is formed on the SiO 2 film 2, a trench 21 in a predetermined area of the substrate 1 3 and the trench 21 formed in the third step
A fourth step of thermally oxidizing the surface to form the first oxide film 4 on the surface of the trench 21, and a fifth step of filling the trench covered with the first oxide film 4 with the second oxide film 5. A method for manufacturing a semiconductor device is shown, which includes a step and a sixth step of removing the second oxide film 5 deposited on the entire surface of the substrate.

【0026】以下に、第2の具体例を更に詳細に説明す
る。
The second specific example will be described in more detail below.

【0027】この具体例では、SiN膜形成前にイオン
注入するように構成したものである。その工程断面図を
図3に示す。
In this example, the ion implantation is performed before the SiN film is formed. The process sectional view is shown in FIG.

【0028】図3(a)に示すように、Si基板表面
に、例えば、注入エネルギー5keVでドーズ量5E1
4/cmのイオン注入を行い、基板表面に濃度のピー
クが来るように窒素イオン注入を行う。その後、SiO
膜2、SiN膜3を形成する(図1(b))。その後
は、第1の具体例と同様な工程を経てテーパTを持った
内壁酸化膜4が形成され、トレンチの埋め込みが行われ
ることになる(図3(c)〜(f))。
As shown in FIG. 3A, for example, an implantation energy of 5 keV and a dose of 5E1 are applied to the surface of the Si substrate.
Ion implantation of 4 / cm 2 is performed, and nitrogen ion implantation is performed so that the peak of concentration comes to the substrate surface. After that, SiO
2 film 2 and SiN film 3 are formed (FIG. 1B). After that, the inner wall oxide film 4 having the taper T is formed through the same steps as in the first specific example, and the trenches are filled (FIGS. 3C to 3F).

【0029】本具体例では、SiN膜3形成前にイオン
注入を行う為、Si基板表面に濃度ピークを持たせる為
には、上記のような低エネルギーの浅いイオン注入を要
する為、イオン注入のスループット低下を招くものの、
第1の具体例に比べ急峻な濃度プロファイルが得られる
為に、内壁酸化膜4のテーパTの形成がより容易になる
という利点を有している。
In this example, since the ion implantation is performed before the SiN film 3 is formed, the above-mentioned low energy shallow ion implantation is required in order to have a concentration peak on the Si substrate surface. Although it causes a decrease in throughput,
Since the steep concentration profile is obtained as compared with the first specific example, there is an advantage that the taper T of the inner wall oxide film 4 can be formed more easily.

【0030】なお、本具体例では、Si基板に直接窒素
イオン注入を行っているが、SiO膜2の形成後で、
SiN膜3の形成前に窒素イオン注入を行う場合でも、
例えば、10nm程度の薄い膜を通す場合には、Si基
板に直接注入する場合と略同様の注入条件で行える為、
上記と同様の効果が得られる。
In this specific example, nitrogen ions are directly implanted into the Si substrate, but after the SiO 2 film 2 is formed,
Even if nitrogen ion implantation is performed before forming the SiN film 3,
For example, in the case of passing a thin film of about 10 nm, it can be performed under substantially the same implantation conditions as in the case of directly implanting into the Si substrate.
The same effect as above can be obtained.

【0031】(第3の具体例) 図4は、本発明の第3の具体例の構造を示す図であっ
て、これらの図には、基板1と第1の酸化膜4との境界
面14は、基板表面1Cに対して第1の角度θ1のテー
パT14が形成され、前記第1の酸化膜4と第2の酸化
膜5との境界面45は、基板表面1Cに対して前記第1
の角度θ14以下の第2の角度θ2のテーパT45が形
成されていることを特徴とする半導体装置が示されてい
る。
(Third Concrete Example) FIG. 4 is a diagram showing the structure of a third concrete example of the present invention. In these figures, the boundary surface between the substrate 1 and the first oxide film 4 is shown. 14, a taper T14 having a first angle θ1 with respect to the substrate surface 1C is formed, and a boundary surface 45 between the first oxide film 4 and the second oxide film 5 has a taper T14 with respect to the substrate surface 1C. 1
There is shown a semiconductor device in which a taper T45 having a second angle θ2 equal to or less than the angle θ14 is formed.

【0032】以下に、第3の具体例を更に詳細に説明す
る。
The third specific example will be described in more detail below.

【0033】上記具体例では、トレンチの側壁21aの
角度が、基板表面に対し、90度になるように形成した
が、この具体例では、テーパを持たせ、よりトレンチの
埋め込みを容易にしたものであり、この場合の工程断面
図を図4に示す。
In the above specific example, the side wall 21a of the trench is formed so that the angle is 90 degrees with respect to the surface of the substrate. In this specific example, however, the side wall 21a of the trench is tapered to facilitate the filling of the trench. FIG. 4 is a process sectional view in this case.

【0034】図4(a)に示すように、第一の具体例と
同様に、窒素イオン注入を行った後、図4(b)、
(c)のように、トレンチ内壁に、例えば、86°程度
のエッチングの不良が起きにくく、且つ、素子分離間隔
による形状差があまり大きくならない程度のエッチング
を行い、第一の具体例と同様な内壁酸化膜4の形成を行
う。この為、80°程度の大きなテーパ角θ2を得るこ
とができ、トレンチの埋め込み性は更に向上する。
As shown in FIG. 4 (a), as in the first specific example, after nitrogen ion implantation is performed, as shown in FIG. 4 (b),
As shown in (c), the inner wall of the trench is etched to a degree such that an etching defect of, for example, about 86 ° is unlikely to occur, and the shape difference due to the element separation distance does not become too large. The inner wall oxide film 4 is formed. Therefore, a large taper angle θ2 of about 80 ° can be obtained, and the trench filling property is further improved.

【0035】従って、トレンチの形状差が生じにくいと
いう本発明の目的が達せられることは勿論のこと、エッ
チング形状と熱酸化膜厚差との両方の効果により、更に
大きなテーパ角のトレンチが形成でき、微細化パターン
の埋め込みには有利となる。
Therefore, not only the object of the present invention that the difference in the shape of the trench is unlikely to occur can be achieved, but also the trench having a larger taper angle can be formed by the effects of both the etching shape and the difference in the thermal oxide film thickness. This is advantageous for embedding a miniaturized pattern.

【0036】[0036]

【発明の効果】本発明に係わる半導体装置の製造方法
は、上述のように構成したので、埋め込み性の良いトレ
ンチ素子分離を形成することが出来る。
The method of manufacturing a semiconductor equipment according to the present invention is, since it is configured as described above, it is possible to form a buried with good trench isolation.

【0037】また、パターンに依存せずに、安定したテ
ーパ角を持ち、電気的特性を安定させたトレンチ素子分
離を形成することが出来る。
Further, it is possible to form a trench element isolation having a stable taper angle and stable electrical characteristics without depending on the pattern.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係わる第1の具体例を示す断面図であ
る。
FIG. 1 is a sectional view showing a first specific example according to the present invention.

【図2】窒素イオン注入のプロファイルを示すグラフで
ある。
FIG. 2 is a graph showing a profile of nitrogen ion implantation.

【図3】本発明に係わる第2の具体例を示す断面図であ
る。
FIG. 3 is a sectional view showing a second specific example according to the present invention.

【図4】本発明に係わる第3の具体例を示す断面図であ
る。
FIG. 4 is a sectional view showing a third specific example according to the present invention.

【図5】従来例を示す断面図である。FIG. 5 is a cross-sectional view showing a conventional example.

【図6】従来例を示す断面図である。FIG. 6 is a cross-sectional view showing a conventional example.

【符号の説明】[Explanation of symbols]

1 半導体基板 1A 基板表面部 1B トレンチ底部 1C 基板表面 2 Si0膜 3 SiN膜 4 内壁酸化膜 5 CVD酸化膜 14、45 境界面 21 トレンチ 21a トレンチの側壁 T、T14、T45 テーパ θ、θ14、θ45 テーパ角度1 the side walls of the semiconductor substrate 1A substrate surface portion 1B trench bottom 1C substrate surface 2 Si0 2 film 3 SiN film 4 inner wall oxide film 5 CVD oxide film 14, 45 the boundary surface 21 trenches 21a trenches T, T14, T45 taper θ, θ14, θ45 Taper angle

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 トレンチ形状の素子分離領域を有する半
導体装置の製造方法であって、 半導体基板にSiO 膜を形成し、このSiO 膜上に
SiN膜を成膜する第1の工程と、 前記SiN膜を成膜した後、前記基板表面に窒素イオン
を注入する第2の工程と、 前記窒素イオンを注入した後、前記基板の所定の領域に
トレンチを形成する第3の工程と、 前記第3の工程で形成したトレンチ表面を熱酸化し、ト
レンチ表面に第1の酸化膜を形成せしめる第4の工程
と、 前記第1の酸化膜で覆われたトレンチ内を第2の酸化膜
で埋め込む第5の工程と、 前記基板全面に堆積した前記第2の酸化膜を除去する第
6の工程と、 を含むことを特徴とする半導体装置の製造方法。
1. A half having a trench-shaped element isolation region
A method of manufacturing a conductor arrangement, the SiO 2 film is formed on a semiconductor substrate, in the SiO 2 film
A first step of forming a SiN film, and nitrogen ions on the surface of the substrate after forming the SiN film.
And a second step of implanting nitrogen ions, and then implanting a predetermined region of the substrate after implanting the nitrogen ions.
A third step of forming a trench, the third forming trenches surface process is thermally oxidized, DOO
Fourth step of forming first oxide film on wrench surface
And a second oxide film inside the trench covered with the first oxide film.
And a fifth step of removing the second oxide film deposited on the entire surface of the substrate.
6. A method of manufacturing a semiconductor device, comprising:
【請求項2】 前記基板の所定の領域にトレンチを形成
する工程では、基板表面に対し、90度の側壁を有する
トレンチを形成することを特徴とする請求項1記載の半
導体装置の製造方法。
2. Forming a trench in a predetermined region of the substrate
In the step of forming, a side wall of 90 degrees with respect to the substrate surface is provided
A half according to claim 1, characterized in that a trench is formed.
A method for manufacturing a conductor device.
【請求項3】 前記基板の所定の領域にトレンチを形成
する工程では、基板表面に対し、トレンチの側壁が、9
0度以下の所定の角度のテーパを形成するようにトレン
チを形成することを特徴とする請求項1記載の半導体装
置の製造方法。
3. Forming a trench in a predetermined region of the substrate
In the step of performing, the side wall of the trench is
Train to form a taper with a predetermined angle of 0 degrees or less.
2. The semiconductor device according to claim 1, wherein
Manufacturing method.
【請求項4】 前記トレンチ内に形成した前記第1の酸
化膜の表面は、基板の表面に対して85度以下のテーパ
を有していることを特徴とする請求項1記載の半導体装
置の製造方法。
4. The first acid formed in the trench
The surface of the oxide film has a taper of 85 degrees or less with respect to the surface of the substrate.
The semiconductor device according to claim 1, further comprising:
Manufacturing method.
JP20652999A 1999-07-21 1999-07-21 Method for manufacturing semiconductor device Expired - Fee Related JP3395719B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20652999A JP3395719B2 (en) 1999-07-21 1999-07-21 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20652999A JP3395719B2 (en) 1999-07-21 1999-07-21 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JP2001035915A JP2001035915A (en) 2001-02-09
JP3395719B2 true JP3395719B2 (en) 2003-04-14

Family

ID=16524885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20652999A Expired - Fee Related JP3395719B2 (en) 1999-07-21 1999-07-21 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3395719B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7592464B2 (en) 2020-11-06 2024-12-02 キオクシア株式会社 Semiconductor memory device

Also Published As

Publication number Publication date
JP2001035915A (en) 2001-02-09

Similar Documents

Publication Publication Date Title
US5989978A (en) Shallow trench isolation of MOSFETS with reduced corner parasitic currents
US4954459A (en) Method of planarization of topologies in integrated circuit structures
EP0191057B1 (en) Electrical contact in semiconductor devices
US5945724A (en) Trench isolation region for semiconductor device
US6228727B1 (en) Method to form shallow trench isolations with rounded corners and reduced trench oxide recess
US7915173B2 (en) Shallow trench isolation structure having reduced dislocation density
US6468853B1 (en) Method of fabricating a shallow trench isolation structure with reduced local oxide recess near corner
US6495411B1 (en) Technique to improve deep trench capacitance by increasing surface thereof
US6110793A (en) Method for making a trench isolation having a conformal liner oxide and top and bottom rounded corners for integrated circuits
EP0553904A1 (en) Thermal dissipation of integrated circuits using diamond paths
US6177331B1 (en) Method for manufacturing semiconductor device
US8304322B2 (en) Methods of filling isolation trenches for semiconductor devices and resulting structures
JPH09321134A (en) Semiconductor device having trench isolation structure and manufacture thereof
US7701016B2 (en) Semiconductor device having device characteristics improved by straining surface of active region and its manufacture method
KR20040079518A (en) MOSFET having recessed channel and fabricating method thereof
JPH11297812A (en) Manufacture of semiconductor device
JPS6038832A (en) Semiconductor device and its manufacturing method
JP3395719B2 (en) Method for manufacturing semiconductor device
JP3719854B2 (en) Manufacturing method of semiconductor device
US6403492B1 (en) Method of manufacturing semiconductor devices with trench isolation
JPH0199230A (en) Forming method for isolating region
KR100596876B1 (en) Device Separator Formation Method of Semiconductor Device
US6261966B1 (en) Method for improving trench isolation
JP2010087130A (en) Method for manufacturing semiconductor device
JP3397693B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees