JP3376901B2 - 時分割チャンネル動作をする音源のチャンネル累算器 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は、サンプリング周期
を略等分割するよう配列されている複数の時分割チャン
ネルの楽音データと、外部入力データとをチャンネル累
算する時分割チャンネル動作をする音源のチャンネル累
算器に関する。

【０００２】

【従来の技術】従来の時分割チャンネル動作をする音源
においては、サンプリング周期を等分割するよう配列さ
れている複数の時分割チャンネルの波形データに時分割
チャンネル毎にエンベロープデータおよびレベル制御デ
ータを乗算することによりレベル制御を行い、レベル制
御を行った複数の時分割チャンネルの波形データをチャ
ンネル累算することによりサンプリング周期毎に波形デ
ータを生成している。この場合、１時分割チャンネルが
１発音チャンネルとなる。なお、音源においてはマイク
入力や他の音源からの楽音データを入力したい場合があ
り、このような外部からのデータを入力可能とした時分
割チャンネル動作をする音源が提案されている。

【０００３】

【発明が解決しようとする課題】しかしながら、外部入
力データを音源内部の楽音データにチャンネル累算する
には、外部入力データと音源内部の楽音データとを加算
する加算器が必要であり、新たに加算器を設けなければ
ならないという問題点があった。また、時分割チャンネ
ルの内の１時分割チャンネルを外部入力データに割り当
てることにより、加算器を新たに設けることなく外部入
力データのチャンネル累算を行うことも考えられるが、
この手法では発音チャンネル数が１チャンネル減少する
ことになり、種々の演奏態様に支障を及ぼすおそれがあ
るという問題点が生じることになる。

【０００４】そこで、本発明は外部入力データをチャン
ネル累算するようにしても新たに加算器を設ける必要が
ないと共に、発音チャンネルが減少することのない時分
割チャンネル動作をする音源のチャンネル累算器を提供
することを目的としている。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に、本発明の時分割チャンネル動作をする音源のチャン
ネル累算器は、１サンプリング周期を略等分割するよう
配列されている複数の時分割チャンネルの波形データが
順番に入力される第１加算入力と、選択手段の出力が入
力される第２加算入力とを有する加算手段と、該加算手
段から出力される加算出力を、前記１時分割チャンネル
に相当する時間だけ遅延するディレイ手段と、該ディレ
イ手段から出力される遅延出力と、外部入力データとの
いずれか一方を選択して前記加算手段の第２加算入力に
入力する選択手段とを備え、１サンプリング周期におけ
る最初の時分割チャンネルである第１時分割チャンネル
の波形データが前記加算手段の第１加算入力に入力され
るタイミングにおいて、前記選択手段が前記外部入力デ
ータを選択することにより、前記加算手段において前記
外部入力データと前記第１時分割チャンネルの波形デー
タとの加算が行われ、前記加算手段の第１加算入力に第
２時分割チャンネルの波形データが入力されるタイミン
グから１サンプリング周期が終了するまで、前記選択手
段が前記ディレイ手段から出力される遅延出力を選択し
て前記加算手段の第２加算入力に入力することにより、
前記外部入力データと全時分割チャンネルの波形データ
とのチャンネル累算が行われるようにしている。

【０００６】また、上記目的を達成することのできる本
発明の他の時分割チャンネル動作をする音源のチャンネ
ル累算器は、１サンプリング周期を略等分割するよう配
列されていると共に、それぞれ時分割されたｎ（ｎ＝
１，２，３，４，・・・）系統の波形データから構成さ
れている複数の時分割チャンネルの波形データが順番に
入力される第１加算入力と、選択手段の出力が入力され
る第２加算入力とを有する加算手段と、該加算手段から
出力される加算出力を、前記１時分割チャンネルに相当
する時間だけ遅延するｎ段ディレイ手段と、該ｎ段ディ
レイ手段から出力される時分割されたｎ系統からなる遅
延出力と、時分割されたｎ系統からなる外部入力データ
とのいずれか一方を選択して前記加算手段の第２加算入
力に入力する選択手段とを備え、１サンプリング周期に
おける最初の時分割チャンネルである第１時分割チャン
ネルの波形データが前記加算手段の第１加算入力に入力
されるタイミングにおいて、前記選択手段が前記外部入
力データを選択することにより、前記加算手段において
前記外部入力データと前記第１時分割チャンネルの波形
データとの系統毎の加算が行われ、前記加算手段の第１
加算入力に第２時分割チャンネルの波形データが入力さ
れるタイミングから１サンプリング周期が終了するま
で、前記選択手段が前記ｎ段ディレイ手段から出力され
る遅延出力を選択して前記加算手段の第２加算入力に入
力することにより、前記外部入力データと全時分割チャ
ンネルの波形データとの系統毎のチャンネル累算が行わ
れるようにしている。

【０００７】また、前記時分割チャンネル動作をする音
源のチャンネル累算器において、１サンプリング周期が
終了したタイミングにおいて前記ディレイ手段あるいは
前記ｎ段ディレイ手段に格納されている前記外部入力デ
ータと全時分割チャンネルの波形データとのチャンネル
累算値、あるいは、前記外部入力データと全時分割チャ
ンネルの波形データとの系統毎のチャンネル累算値の波
形データを取り込み、該波形データにおけるミキシング
およびエフェクト処理を行う乗算器を有する演算処理手
段をさらに備え、前記乗算器が空いているタイミングに
おいて、該乗算器により前記外部入力データとレベル制
御信号とを乗算し、前記乗算器から出力されるレベル制
御された前記外部入力データを先入れ先出し手段を介し
て前記選択手段に入力するようにしてもよい。

【０００８】このような本発明によれば、１サンプリン
グ周期における最初の時分割チャンネルである第１時分
割チャンネルの波形データが加算手段における第１加算
入力に入力される際に、第２加算入力として外部入力デ
ータを選択して入力することにより、外部入力データと
第１時分割チャンネルとの加算が行われる。次いで、第
２時分割チャンネルの波形データが加算手段の第１加算
入力に入力された際には、第２加算入力としてディレイ
手段の出力を入力することにより、外部入力データと第
１時分割チャンネルの波形データとを加算した波形デー
タに第２時分割チャンネルの波形データがチャンネル累
算されるようになる。さらに、第３時分割チャンネル以
降の時分割チャンネルの波形データが加算手段の第１加
算入力に入力される際にも第２時分割チャンネルの処理
と同様の処理が行われるので、１サンプリング周期が終
了した際には、外部入力データと全時分割チャンネルの
波形データとをチャンネル累算した波形データを得るこ
とができる。従って、本発明は外部入力データをチャン
ネル累算する際に、新たな加算手段を必要としないと共
に、発音チャンネル数が減少することもない時分割チャ
ンネル動作をする音源のチャンネル累算器を提供するこ
とができる。

【０００９】

【発明の実施の形態】本発明のチャンネル累算器を備え
る時分割チャンネル動作をする音源の実施の形態の構成
例のブロック図を図１に示す。図１において、１は演算
処理装置（Central Processing Unit：ＣＰＵ）やＲＯ
Ｍ（Read Only Memory）、ＲＡＭ（Random Access Memo
ry）を備え、音源全体の制御を行う１チップマイコン、
２は時分割チャンネルとされた各発音チャンネルで生成
される楽音を制御する楽音制御データや、ＤＳＰ２０を
制御するためのミキサ制御データおよびＤＳＰ制御デー
タが格納される音源レジスタである。また、３はＭＩＤ
Ｉ機器からＭＩＤＩ信号が入力されるＭＩＤＩ入力部、
４は各種音源の情報が表示されるパネル表示器、５は音
源に各種の指示を与えるパネル操作子である。

【００１０】さらに、１１は音源レジスタ２に格納され
ている周波数ナンバパラメータや音色パラメータに基づ
いて３２チャンネルの時分割された発音チャンネルにお
ける各チャンネルの波形データをサンプリング周期であ
る１ＤＡＣサイクルを等分割した時分割チャンネルタイ
ミングにしたがって順番に発生する３２ｃｈ時分割ＯＳ
Ｃ、１２は音源レジスタ２内の当該発音チャンネルのエ
ンベロープパラメータに基づいて３２チャンネルの時分
割された発音チャンネルにおける各チャンネルのエンベ
ロープデータを１ＤＡＣサイクルを等分割した時分割チ
ャンネルタイミングにしたがって順番に発生する３２ｃ
ｈ時分割ＥＧである。さらにまた、１３は３２ｃｈ時分
割ＯＳＣ１１から出力された各時分割チャンネルの波形
データに、３２ｃｈ時分割ＥＧ１２から出力された各時
分割チャンネルのレベル制御されたエンベロープデータ
を乗算する乗算器、１４は３２ｃｈ時分割ＥＧ１２から
出力された各時分割チャンネルのエンベロープデータを
レベル制御するレベル制御データを合成する合成部であ
る。ここで、前記合成部の実行する合成とは、前記エン
ベロープデータと後述するレベル制御データがデシベル
スケールである場合は加算することであり、リニアスケ
ールのデータである場合は乗算することである。

【００１１】なお、１時分割チャンネルにおける波形デ
ータはステレオとされている４種類の異なるエフェクト
処理が行われる系統（ドライ、リバーブ、コーラス、バ
リエーション）から構成されている。すなわち、１時分
割チャンネルの波形データは８系統のレベル制御データ
で制御され、時分割された８系統のそれぞれのレベル制
御データが１時分割チャンネルを８つに等分割した各タ
イムスロットにそれぞれ割り当てられている。また、３
２ｃｈ時分割ＯＳＣ１１からは時分割された３２チャン
ネルの波形データが順次、各時分割チャンネル毎に発生
されており、３２ｃｈ時分割ＥＧ１２からは時分割され
た３２チャンネルのエンベロープデータが順次、各時分
割チャンネル毎に発生される。そして、合成部１４にレ
ベル制御データを与える音源レジスタ２内のレベル制御
データ発生部２−１から、３２チャンネル分の時分割さ
れた８系統のレベル制御データが順次、各タイムスロッ
ト毎に発生される。

【００１２】図１の説明に戻り、１５は加算入力Ａに入
力された乗算器１３からのレベル制御されたエンベロー
プデータが乗算された８系統の各時分割チャンネルにお
ける波形データと、加算入力Ｂに入力された選択部１８
において選択された８系統のデータとを加算することに
よりチャンネル累算する加算器、１６は加算器１５から
出力されるチャンネル累算された８系統の１時分割チャ
ンネル分の波形データが格納される８段の単位遅延段か
らなる８段ディレイ部、１７は８段ディレイ部１６から
出力される８系統の１時分割チャンネル分の波形データ
が格納される８段レジスタ、１８は８段ディレイ部１６
の出力と、８段ＦＩＦＯ１９からの出力の内のいずれか
一方を選択して加算器１５の加算入力Ｂに入力する選択
部、１９はレベル制御された外部入力部２１から入力さ
れた８系統の外部入力データを格納する先入れ先出し機
能を有する８段ＦＩＦＯ（First-In First-Out）であ
る。

【００１３】さらに、２０は８段レジスタ１７から読み
出された全時分割チャンネルがチャンネル累算された８
系統の波形データに、リバーブ、コーラス、バリエーシ
ョンのエフェクトを付与して任意のミキシングを行った
ステレオとされた楽音データを１ＤＡＣサイクル毎に出
力するＤＳＰである。なお、ＤＳＰ２０はマイク等の外
部入力部２１から入力される外部入力データに、音源レ
ジスタ２内のレベル制御データ発生部２−２から発生さ
れた８つのレベル制御データをそれぞれ外部入力データ
に乗算して８系統の外部入力データを出力する乗算手段
２０−１を有している。さらにまた、２２Ｌ，２２Ｒは
ＤＳＰ２０から１ＤＡＣサイクル毎に出力されるステレ
オとされたＬチャンネルとＲチャンネルの各楽音データ
をアナログ楽音信号に変換するＤＡＣ（Digital Analog
Converter）、２３Ｌ，２３ＲはＤＡＣ２２Ｌ，ＤＡＣ
２２Ｒから出力されるＬチャンネルとＲチャンネルの各
アナログ楽音信号をステレオで発音するサウンドシステ
ムである。

【００１４】次に、図１に示す音源における本発明のチ
ャンネル累算器に関する動作を図２に示すタイミングチ
ャートを参照しながら説明する。ＭＩＤＩ入力部３から
ＭＩＤＩイベントが受信されると、１チップマイコン１
は音源ドライバ処理を実行し、音源レジスタ２に音源パ
ラメータを送出する。この際にノートオンイベントが入
力された場合は、１チップマイコン１はノートオンイベ
ントに基づいた新たな楽音を生成できるように、まず、
発音チャンネルを割り当て、音源レジスタ２の割り当て
たチャンネル領域にノートナンバ、音色情報、ベロシテ
ィ、エンベロープパラメータ、変調パラメータ、８系統
のレベル制御データ等の音源パラメータをセットする。
また、ノートオフイベントが入力された場合は、当該ノ
ートオフイベントに基づいた発音停止を行えるエンベロ
ープパラメータ等を音源レジスタ２にセットする。

【００１５】３２ｃｈ時分割ＯＳＣ１１では各時分割チ
ャンネルタイミング毎に楽音生成処理が実行される。こ
の楽音生成処理では、１ＤＡＣサイクル（１サンプリン
グ周期）を３２等分した時分割チャンネルタイミングに
従って音源レジスタ２にセットされている各発音チャン
ネルの音源パラメータに応じた３２チャンネル分の波形
データが生成される。この３２チャンネルの時分割チャ
ンネルの配列態様は、図２のＥＧ乗算出力の欄に示され
る配列態様と同様となる。すなわち、１ＤＡＣサイクル
の開始タイミングが時点ｔ０とされ、１ＤＡＣサイクル
を３２等分した各時分割チャンネルタイミングが時点ｔ
１，ｔ２，ｔ３，・・・・とされている場合に、時点ｔ
０から時点ｔ１の間に第１時分割チャンネルの波形デー
タが生成されて出力され、時点ｔ１から時点ｔ２の間に
第２時分割チャンネルの波形データが生成されて出力さ
れ、以下、同様に第３時分割チャンネルないし第３１時
分割チャンネルの波形データが生成されて出力され、最
後の時分割チャンネルタイミングである時点ｔ３１から
次のＤＡＣサイクルの時点ｔ０の間に第３２時分割チャ
ンネルの波形データが生成されて出力される。

【００１６】各時分割チャンネルの構成は時点ｔ１５か
ら開始される第１６時分割チャンネルに例示されるよう
に、時分割された８つのタイムスロットＴＳ１，ＴＳ
２，ＴＳ３，・・・，ＴＳ８からなり、各タイムスロッ
トに８系統×３２チャンネルの各レベル制御データが割
り当てられる。すなわち、各時分割チャンネルのタイム
スロットＴＳ１に当該チャンネルにおける第１系統のレ
ベル制御データが割り当てられ、タイムスロットＴＳ２
に当該チャンネルにおける第２系統のレベル制御データ
が割り当てられ、以下同様にタイムスロットＴＳ３ない
しタイムスロットＴＳ８に当該チャンネルにおける第３
系統ないし第８系統のレベル制御データが割り当てられ
る。したがって、この時分割された８系統の３２時分割
チャンネル分のレベル制御データ数は、８×３２＝２５
６となり、１ＤＡＣサイクルに時分割された８系統から
なる３２の時分割チャンネルが順番に配列されているこ
とになる。

【００１７】また、３２ｃｈ時分割ＥＧ１２において１
ＤＡＣサイクルを３２等分した時分割チャンネルタイミ
ングに従って音源レジスタ２にセットされている各発音
チャンネルのエンベロープパラメータに応じた３２チャ
ンネル分のエンベロープデータが生成される。この３２
チャンネル分のエンベロープデータは合成部１４におい
て、音源レジスタ２内のレベル制御データ発生部２−１
から発生された８系統×３２チャンネル分のレベル制御
データと順番に合成される。これにより、３２チャンネ
ル分のエンベロープデータがそれぞれレベル制御される
が、各レベル制御データは任意の値に設定することがで
きるようにされている。合成部１４から出力されるレベ
ル制御された８系統×３２チャンネル分のエンベロープ
データの時分割チャンネルの配列態様は、図２のＥＧ乗
算出力の欄に示される配列態様と同様となる。

【００１８】そして、乗算器１３において、３２ｃｈ時
分割ＯＳＣ１１から発生された３２チャンネル分の各波
形データに、３２ｃｈ時分割ＥＧ１２から発生されて合
成部１４においてそれぞれレベル制御された８系統×３
２チャンネル分の各エンベロープデータがそれぞれ対応
付けされて乗算され、エンベロープの付与された３２チ
ャンネルの時分割チャンネルが順番に乗算器１３から出
力されるようになる。この３２チャンネルの時分割チャ
ンネルの配列態様は、図２に示すＥＧ乗算出力の欄に示
す配列態様となり、３２チャンネルの時分割チャンネル
における各８系統の波形データが順番に加算器１５の加
算入力Ａに入力される。

【００１９】一方、加算器１５の加算入力Ｂには選択部
１８において選択されたデータが入力されるが、図２に
示す時点ｔ０から時点ｔ１までは８段ＦＩＦＯ１９から
読み出された８系統の外部入力データＶＯが選択され、
時点ｔ１から当該１ＤＡＣサイクルが終了する時点（次
の１ＤＡＣサイクルの開始時点）ｔ０までは、８段ディ
レイ部１６から出力される１時分割チャンネル分の波形
データから構成されているディレイ出力ＤＬ１，ＤＬ
２，・・・，ＤＬ３１が選択される。すなわち、図２の
Ｂ入力として示す８段ＦＩＦＯ出力の欄および８段ディ
レイ出力の欄に示すように、ハッチを施していないタイ
ミングでその出力が選択されると共に、各出力は時分割
チャンネルと同様に８系統の波形データにそれぞれ割り
当てられる８つのタイムスロットを有している。

【００２０】これにより、加算器１５において時点ｔ０
〜時点ｔ１までは、第１時分割チャンネルの８系統の波
形データと、８段ＦＩＦＯ１９から読み出された８系統
の外部入力データとがタイムスロットタイミング毎に加
算されて、その８系統の加算出力が８段ディレイ部１６
の各段に順次格納されるようになる。また、外部入力デ
ータは外部入力部２１から入力されるマイクあるいは外
部音源等からのデータとされ、ＤＳＰ２０内の乗算部２
０−１において、直前のＤＡＣサイクルでマイクロプロ
グラムにより該乗算部２０−１が使用されていないタイ
ミングを用いて、音源レジスタ２内のレベル制御データ
発生部２−２から出力される８系統別とされたレベル制
御データと乗算されて、８段ＦＩＦＯ１９に記憶されて
いる。ここで、上記レベル制御データ発生部２−２と前
述したレベル制御データ発生部２−１は、それぞれレベ
ル制御データを格納するレジスタであり、各レベル制御
データをそれが必要とされるタイミングで供給する。

【００２１】次いで、選択部１８は時点ｔ１において８
段ディレイ部１６からのディレイ出力を選択する。する
と、時点ｔ１〜時点ｔ２において、乗算器１３から出力
される第２時分割チャンネルの８系統の波形データと、
８段ディレイ部１６から順次出力された１時分割チャン
ネル分の８系統の波形データとがタイムスロットタイミ
ング毎に加算されて、その８系統の加算出力が８段ディ
レイ部１６の各段に格納されるようになる。この結果、
８段ディレイ部１６にはレベル制御された８系統の外部
入力データと、第１時分割チャンネルの８系統の波形デ
ータと、第２時分割チャンネルの８系統の波形データと
が系統毎に加算された結果である、前記３つのデータを
チャンネル累算した波形データが格納されるようにな
る。さらに、選択部１８は時点ｔ２において８段ディレ
イ部１６からのディレイ出力を選択する。すると、時点
ｔ２〜時点ｔ３において、乗算器１３から出力される第
３時分割チャンネルの８系統の波形データと、８段ディ
レイ部１６から出力された１時分割チャンネル分の８系
統の波形データとがタイムスロットタイミング毎に加算
されて、その８系統の加算出力が８段ディレイ部１６の
各段に格納されるようになる。この結果、８段ディレイ
部１６にはレベル制御された８系統の外部入力データ
と、第１時分割チャンネルの８系統の波形データと、第
２時分割チャンネルの８系統の波形データと、第３時分
割チャンネルの８系統の波形データとが系統毎に加算さ
れた結果である、前記４つのデータをチャンネル累算し
た波形データが格納されるようになる。

【００２２】このような加算動作が時点ｔ３ないし時点
ｔ３１の各時点間で行われて、時点ｔ１において、８段
ディレイ部１６にはレベル制御された８系統の外部入力
データと、第１時分割チャンネルの８系統の波形データ
ないし第３１時分割チャンネルの８系統の波形データと
が系統毎に加算された結果である、前記３２のデータを
チャンネル累算した波形データが格納されるようにな
る。そして、選択部１８は時点ｔ３１において８段ディ
レイ部１６からのディレイ出力を選択する。すると、時
点ｔ３１〜時点ｔ０（次のＤＡＣサイクルの開始タイミ
ング）において、乗算器１３から出力される第３２時分
割チャンネルの８系統の波形データと、８段ディレイ部
１６から出力された１時分割チャンネル分の８系統の波
形データとがタイムスロットタイミング毎に加算され
て、その８系統の加算出力が８段ディレイ部１６の各段
に格納されるようになる。この結果、８段ディレイ部１
６にはレベル制御された８系統の外部入力データと、第
１時分割チャンネルの８系統の波形データないし第３２
時分割チャンネルの８系統の波形データとが系統毎に加
算された、前記３３の８系統のデータをチャンネル累算
した波形データが格納されるようになる。すなわち、３
２回の加算動作を繰り返し行うことにより、新たな加算
器を設けることなく３３の８系統のデータをチャンネル
累算することができるようになる。

【００２３】この３３の８系統のデータがチャンネル累
算された楽音データＡＤＤは、次のＤＡＣサイクルの開
始タイミングｔ０から時点ｔ１の間に８段ディレイ部１
６から８段レジスタ１７に順次転送される。この転送態
様を図２の８段レジスタ取込の欄に示している。転送さ
れた楽音データＡＤＤは８系統の楽音データとされ、そ
れぞれの系統が８段レジスタ１７の格段に格納される。
この８系統の楽音データＡＤＤは８段レジスタ１７から
所定タイミングでＤＳＰ２０に読み出されて、リバー
ブ、コーラス、バリエーションのエフェクトがそれぞれ
２系統づつに付与され、この合計６系統の楽音データと
残るドライの２系統とに音量制御が行われると共に任意
のミキシングが８入力２出力マルチエフェクト部２０−
２において行われる。この結果、ステレオとされたＬチ
ャンネルとＲチャンネルの楽音データが１ＤＡＣサイク
ル毎に、ＤＳＰ２０から出力される。

【００２４】このＤＳＰ２０における処理は、ＤＳＰ２
０においてマイクロプログラムを実行することにより行
われ、この処理の際に乗算部２０−１が使用されないタ
イミングが図２の乗算器不使用タイミングの欄に示され
ている。この乗算器不使用タイミングの内の時点ｔ１以
後の８回が使用されて、外部入力部２１からの外部入力
データと音源レジスタ２内のレベル制御データ発生部２
−２から出力される８系統別とされたレベル制御データ
とが乗算される。そして、この乗算結果を８段ＦＩＦＯ
１９に格納することにより、次のＤＡＣサイクルにおい
てレベル制御された８系統の外部入力データがチャンネ
ル累算されるようになる。

【００２５】具体的には、ＤＳＰ２０の各ステップにお
いて乗算器の２入力が有効な値を選択しているか否かを
判定して、２入力とも有効な値を選択していない場合に
乗算器が使用されていないタイミングとして、あるい
は、ＤＳＰ２０に実行させるマイクロプログラムにおい
て、乗算器の使用／不使用を示す情報を埋め込むように
し、マイクロプログラムの実行中に乗算器の不使用を示
す情報を検出した際に乗算器を使用していないタイミン
グとして、上記した外部入力部２１からの外部入力デー
タと音源レジスタ２内のレベル制御データ発生部２−２
から出力される８系統別とされたレベル制御データと
を、ＤＳＰ２０内の乗算器を使用して乗算するようにす
ればよい。これにより、乗算器等の新たなハードウェア
を追加する必要がないと共に、ＤＳＰ２０におけるマイ
クロプログラムの実行に影響を与えることなく、外部入
力部２１からの外部入力データと音源レジスタ２内のレ
ベル制御データ発生部２−２から出力される８系統別と
されたレベル制御データとを乗算することができる。

【００２６】以上の説明では、時分割チャンネルは３２
チャンネルとしたが、このチャンネル数に限ることはな
く１６チャンネルでも６４チャンネルでもその他のチャ
ンネル数としてもよい。また、各時分割チャンネルは８
系統（８タイムスロット）から構成したが、これに限る
ことはなく任意の系統数により構成することができる。
なお、系統数をｎとした際には８段ディレイ部１６，８
段レジスタ，８段ＦＩＦＯの段数はそれぞれｎ段とされ
る。さらに、乗算部２０−１においてはｎ回の乗算が行
われると共に、８入力２出力マルチエフェクト部２０−
２においてはｎ入力されたデータに対してエフェクト付
与およびミキシングが行われるようになる。

【００２７】

【発明の効果】本発明は以上のように、サンプリング周
期（ＤＡＣサイクル）の最初の時分割チャンネルである
第１時分割チャンネルの波形データが加算手段における
加算入力Ａに入力される際に、加算入力Ｂとして外部入
力データを選択して入力することにより、外部入力デー
タと第１時分割チャンネルとの系統毎の加算を行うよう
にしている。次いで、第２時分割チャンネルの波形デー
タが加算手段の加算入力Ａに入力された際には、加算入
力Ｂとして８段ディレイ部の出力を入力することによ
り、外部入力データと第１時分割チャンネルとを系統毎
に加算した楽音データに第２時分割チャンネルの波形デ
ータがチャンネル累算されるようになる。さらに、第３
時分割チャンネル以降のチャンネルの波形データが加算
手段の第１加算入力に入力される際にも第２時分割チャ
ンネルの処理と同様の処理が行われるので、１サンプリ
ング周期が終了した際に、外部入力データと全時分割チ
ャンネルとを系統毎に加算した波形データを得ることが
できる。従って、本発明は外部入力データをチャンネル
累算する際に、新たな加算手段を必要としないと共に、
発音チャンネルが減少することもない時分割チャンネル
動作をする音源のチャンネル累算器を提供することがで
きるようになる。

【図面の簡単な説明】

【図１】 本発明のチャンネル累算器を備える時分割チ
ャンネル動作をする音源の実施の形態における構成例を
示すブロック図である。

【図２】 本発明のチャンネル累算器の動作を説明する
ためのタイミングチャートを示す図である。

【符号の説明】

１ １チップマイコン、２ 音源レジスタ、３ ＭＩＤ
Ｉ入力部、４ パネル表示器、５ パネル操作子、１１
３２ｃｈ時分割ＯＳＣ、１２ ３２ｃｈ時分割ＥＧ、
１３ 乗算器、１４ 合成部、１５ 加算器、１６ ８
段ディレイ部、１７ ８段レジスタ、１８ 選択部、１
９ ８段ＦＩＦＯ、２０ ＤＳＰ、２１外部入力部、２
２Ｌ，２２Ｒ ＤＡＣ、２３Ｌ，２３Ｒ サウンドシス
テム

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G10H 1/00 - 7/12

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 １サンプリング周期を略等分割するよう
   配列されている複数の時分割チャンネルの波形データが
   順番に入力される第１加算入力と、選択手段の出力が入
   力される第２加算入力とを有する加算手段と、 該加算手段から出力される加算出力を、前記１時分割チ
   ャンネルに相当する時間だけ遅延するディレイ手段と、 該ディレイ手段から出力される遅延出力と、外部入力デ
   ータとのいずれか一方を選択して前記加算手段の第２加
   算入力に入力する選択手段とを備え、 １サンプリング周期における最初の時分割チャンネルで
   ある第１時分割チャンネルの波形データが前記加算手段
   の第１加算入力に入力されるタイミングにおいて、前記
   選択手段が前記外部入力データを選択することにより、
   前記加算手段において前記外部入力データと前記第１時
   分割チャンネルの波形データとの加算が行われ、前記加
   算手段の第１加算入力に第２時分割チャンネルの波形デ
   ータが入力されるタイミングから１サンプリング周期が
   終了するまで、前記選択手段が前記ディレイ手段から出
   力される遅延出力を選択して前記加算手段の第２加算入
   力に入力することにより、前記外部入力データと全時分
   割チャンネルの波形データとのチャンネル累算が行われ
   るようにしたことを特徴とする時分割チャンネル動作を
   する音源のチャンネル累算器。
2. 【請求項２】 １サンプリング周期を略等分割するよう
   配列されていると共に、それぞれ時分割されたｎ（ｎ＝
   １，２，３，４，・・・）系統の波形データから構成さ
   れている複数の時分割チャンネルの波形データが順番に
   入力される第１加算入力と、選択手段の出力が入力され
   る第２加算入力とを有する加算手段と、 該加算手段から出力される加算出力を、前記１時分割チ
   ャンネルに相当する時間だけ遅延するｎ段ディレイ手段
   と、 該ｎ段ディレイ手段から出力される時分割されたｎ系統
   からなる遅延出力と、時分割されたｎ系統からなる外部
   入力データとのいずれか一方を選択して前記加算手段の
   第２加算入力に入力する選択手段とを備え、 １サンプリング周期における最初の時分割チャンネルで
   ある第１時分割チャンネルの波形データが前記加算手段
   の第１加算入力に入力されるタイミングにおいて、前記
   選択手段が前記外部入力データを選択することにより、
   前記加算手段において前記外部入力データと前記第１時
   分割チャンネルの波形データとの系統毎の加算が行わ
   れ、前記加算手段の第１加算入力に第２時分割チャンネ
   ルの波形データが入力されるタイミングから１サンプリ
   ング周期が終了するまで、前記選択手段が前記ｎ段ディ
   レイ手段から出力される遅延出力を選択して前記加算手
   段の第２加算入力に入力することにより、前記外部入力
   データと全時分割チャンネルの波形データとの系統毎の
   チャンネル累算が行われるようにしたことを特徴とする
   時分割チャンネル動作をする音源のチャンネル累算器。
3. 【請求項３】 １サンプリング周期が終了したタイミン
   グにおいて前記ディレイ手段あるいは前記ｎ段ディレイ
   手段に格納されている前記外部入力データと全時分割チ
   ャンネルの波形データとのチャンネル累算値、あるい
   は、前記外部入力データと全時分割チャンネルの波形デ
   ータとの系統毎のチャンネル累算値の波形データを取り
   込み、該波形データにおけるミキシングおよびエフェク
   ト処理を行う乗算器を有する演算処理手段をさらに備
   え、 前記乗算器が空いているタイミングにおいて、該乗算器
   により前記外部入力データとレベル制御信号とを乗算
   し、前記乗算器から出力されるレベル制御された前記外
   部入力データを先入れ先出し手段を介して前記選択手段
   に入力するようにしたことを特徴とする請求項１あるい
   は２記載の時分割チャンネル動作をする音源のチャンネ
   ル累算器。