JP3375731B2 - 液晶表示装置およびその製法 - Google Patents
液晶表示装置およびその製法Info
- Publication number
- JP3375731B2 JP3375731B2 JP12511994A JP12511994A JP3375731B2 JP 3375731 B2 JP3375731 B2 JP 3375731B2 JP 12511994 A JP12511994 A JP 12511994A JP 12511994 A JP12511994 A JP 12511994A JP 3375731 B2 JP3375731 B2 JP 3375731B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- pixel electrode
- liquid crystal
- thin film
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000000758 substrate Substances 0.000 claims description 103
- 239000010408 film Substances 0.000 claims description 68
- 238000000034 method Methods 0.000 claims description 33
- 239000010409 thin film Substances 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 239000002253 acid Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000007772 electrode material Substances 0.000 claims description 3
- 239000007788 liquid Substances 0.000 description 23
- 238000000206 photolithography Methods 0.000 description 12
- 239000000243 solution Substances 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 230000007547 defect Effects 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 239000004988 Nematic liquid crystal Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical class O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000007853 buffer solution Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 125000004093 cyano group Chemical group *C#N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置およびそ
の製法に関する。さらに詳しくは、点欠陥などの不良が
低減され、歩留が向上された液晶表示装置およびその製
法に関する。
の製法に関する。さらに詳しくは、点欠陥などの不良が
低減され、歩留が向上された液晶表示装置およびその製
法に関する。
【０００２】
【従来の技術】従来、液晶表示装置に用いられる薄膜ト
ランジスタ（以下、ＴＦＴともいう）アレイには、たと
えば図７および図８に示されるようなものがある。図７
は、従来の液晶表示装置に用いられるＴＦＴアレイの部
分平面図であり、図８は、図７のＣ−Ｃ線における断面
図である。これら図７および図８に基づいて従来のＴＦ
Ｔアレイの製造プロセスおよび構造を以下に説明する。
ランジスタ（以下、ＴＦＴともいう）アレイには、たと
えば図７および図８に示されるようなものがある。図７
は、従来の液晶表示装置に用いられるＴＦＴアレイの部
分平面図であり、図８は、図７のＣ−Ｃ線における断面
図である。これら図７および図８に基づいて従来のＴＦ
Ｔアレイの製造プロセスおよび構造を以下に説明する。
【０００３】図７および図８において、まず洗浄した透
明絶縁基板（ガラス基板）１にＣｒ、Ｔａ、Ｔｉなどの
金属薄膜をスパッタリング法などの方法で成膜し、これ
をフォトリソグラフィ法などの方法でパターン形成し、
ゲート電極２およびゲート配線２ａを形成する。
明絶縁基板（ガラス基板）１にＣｒ、Ｔａ、Ｔｉなどの
金属薄膜をスパッタリング法などの方法で成膜し、これ
をフォトリソグラフィ法などの方法でパターン形成し、
ゲート電極２およびゲート配線２ａを形成する。
【０００４】２番目に、インジウムスズ酸化物（以下、
ＩＴＯという）などの透明導電膜をスパッタリング法な
どの方法で成膜し、これをフォトリソグラフィ法などの
方法でパターン形成し、画素電極３を形成する。
ＩＴＯという）などの透明導電膜をスパッタリング法な
どの方法で成膜し、これをフォトリソグラフィ法などの
方法でパターン形成し、画素電極３を形成する。
【０００５】３番目に、ゲート絶縁膜４となるＳｉＮや
ＳｉＯ2などの絶縁膜、半導体層５となるｉ型アモルフ
ァスＳｉ（以下、ｉ−ａ−Ｓｉという）やｐｏｌｙ−Ｓ
ｉなど、およびオーミックコンタクト層６となるｎ型ア
モルファスＳｉなど（以下、ｎ−ａ−Ｓｉという）をプ
ラズマＣＶＤ（化学蒸着）法などで成膜する。
ＳｉＯ2などの絶縁膜、半導体層５となるｉ型アモルフ
ァスＳｉ（以下、ｉ−ａ−Ｓｉという）やｐｏｌｙ−Ｓ
ｉなど、およびオーミックコンタクト層６となるｎ型ア
モルファスＳｉなど（以下、ｎ−ａ−Ｓｉという）をプ
ラズマＣＶＤ（化学蒸着）法などで成膜する。
【０００６】４番目に、フォトリソグラフィ法などの方
法でｎ−ａ−Ｓｉやｉ−ａ−Ｓｉなどをアイランド状ま
たはライン状にパターン形成する。
法でｎ−ａ−Ｓｉやｉ−ａ−Ｓｉなどをアイランド状ま
たはライン状にパターン形成する。
【０００７】５番目に、画素電極３上にコンタクトホー
ル９をフォトリソグラフィ法などの方法でパターン形成
する。
ル９をフォトリソグラフィ法などの方法でパターン形成
する。
【０００８】６番目に、ソース電極７およびソース配線
７ａおよびドレイン電極８とコンタクトするオーミック
コンタクト層６上を、バッファードフッ酸（以下、ＢＨ
Ｆという）液などを用い、主にオーミックコンタクト層
６の酸化膜を除去し、該オーミックコンタクト層６とソ
ース電極７およびドレイン電極８とのコンタクトを向上
させる目的で前処理する。
７ａおよびドレイン電極８とコンタクトするオーミック
コンタクト層６上を、バッファードフッ酸（以下、ＢＨ
Ｆという）液などを用い、主にオーミックコンタクト層
６の酸化膜を除去し、該オーミックコンタクト層６とソ
ース電極７およびドレイン電極８とのコンタクトを向上
させる目的で前処理する。
【０００９】７番目に、Ａｌ、Ｃｒなどの金属薄膜をス
パッタリング法などの方法で成膜し、これをフォトリソ
グラフィ法などの方法でパターン形成し、ソース電極
７、ソース配線７ａおよびドレイン電極８を形成する。
パッタリング法などの方法で成膜し、これをフォトリソ
グラフィ法などの方法でパターン形成し、ソース電極
７、ソース配線７ａおよびドレイン電極８を形成する。
【００１０】８番目に、ソース電極７、ソース配線７ａ
およびドレイン電極８間にあるｎ−ａ−Ｓｉ層などをエ
ッチング除去する。
およびドレイン電極８間にあるｎ−ａ−Ｓｉ層などをエ
ッチング除去する。
【００１１】そして最後に、必要に応じてＳｉＮなどで
保護膜を形成する。
保護膜を形成する。
【００１２】
【発明が解決しようとする課題】前記のようにして作製
した図７および図８に示されるＴＦＴアレイでは、６番
目のＢＨＦ液による前処理工程において、ＢＨＦ液が画
素電極３の透明導電膜に浸透して画素電極３の下層のガ
ラス基板１を腐食する。その結果、図９に示されるよう
に、画素電極３と接触していたガラス基板１が腐食され
てなくなったり、ガラス基板１が腐食されるときに発生
するガスによって体積が膨張し、ガラス基板１と画素電
極３との間に浮き１１が生じる。そして、かかる浮き１
１が生じた部分の密着力が低下し、後工程において透明
導電膜からなる画素電極３とともに、その上に設けられ
たゲート絶縁膜４が剥離してＴＦＴアレイの歩留が低下
するといった問題がある。
した図７および図８に示されるＴＦＴアレイでは、６番
目のＢＨＦ液による前処理工程において、ＢＨＦ液が画
素電極３の透明導電膜に浸透して画素電極３の下層のガ
ラス基板１を腐食する。その結果、図９に示されるよう
に、画素電極３と接触していたガラス基板１が腐食され
てなくなったり、ガラス基板１が腐食されるときに発生
するガスによって体積が膨張し、ガラス基板１と画素電
極３との間に浮き１１が生じる。そして、かかる浮き１
１が生じた部分の密着力が低下し、後工程において透明
導電膜からなる画素電極３とともに、その上に設けられ
たゲート絶縁膜４が剥離してＴＦＴアレイの歩留が低下
するといった問題がある。
【００１３】また、前記ＴＦＴアレイとは異なる構造の
ＴＦＴアレイを用いた表示装置としては、たとえば特開
平３−２８８２５号公報に開示された表示装置などがあ
るが、かかる表示装置においても、画素電極とドレイン
電極とのコンタクトは、前記と同様にしてなされてお
り、ソース電極およびドレイン電極の形成前の、活性層
とソース電極およびドレイン電極とのコンタクトを改善
するためのＢＨＦ液などによる前処理工程において、Ｂ
ＨＦ液などが画素電極のＩＴＯ膜に浸透して画素電極の
下層のＳｉＯ2膜を腐食する。その結果、画素電極と透
明基板との間に浮きが生じ、前記と同様に画素電極が剥
離してＴＦＴアレイの歩留が低下するといった問題があ
る。
ＴＦＴアレイを用いた表示装置としては、たとえば特開
平３−２８８２５号公報に開示された表示装置などがあ
るが、かかる表示装置においても、画素電極とドレイン
電極とのコンタクトは、前記と同様にしてなされてお
り、ソース電極およびドレイン電極の形成前の、活性層
とソース電極およびドレイン電極とのコンタクトを改善
するためのＢＨＦ液などによる前処理工程において、Ｂ
ＨＦ液などが画素電極のＩＴＯ膜に浸透して画素電極の
下層のＳｉＯ2膜を腐食する。その結果、画素電極と透
明基板との間に浮きが生じ、前記と同様に画素電極が剥
離してＴＦＴアレイの歩留が低下するといった問題があ
る。
【００１４】本発明は、前記問題を解決するためになさ
れたものであり、ソース電極およびドレイン電極の形成
前にＢＨＦ液などでオーミックコンタクト層の表面が前
処理されても、コンタクトホール部において画素電極お
よびゲート絶縁膜が剥離しない構造を有する液晶表示装
置およびその製法を提供することを目的とする。
れたものであり、ソース電極およびドレイン電極の形成
前にＢＨＦ液などでオーミックコンタクト層の表面が前
処理されても、コンタクトホール部において画素電極お
よびゲート絶縁膜が剥離しない構造を有する液晶表示装
置およびその製法を提供することを目的とする。
【００１５】
【課題を解決するための手段】すなわち、本発明の液晶
表示装置は、透明絶縁基板上に、少なくとも金属薄膜か
らなるゲート電極、ゲート絶縁膜、半導体層、オーミッ
クコンタクト層およびソース電極とドレイン電極を有す
る薄膜トランジスタと、該薄膜トランジスタのドレイン
電極とコンタクトホールを介して電気的に接続された透
明導電膜からなる画素電極とが少なくとも設けられた薄
膜トランジスタアレイ基板と、少なくとも透明電極が設
けられた対向電極基板との間に液晶材料が挟持されてな
る液晶表示装置であって、前記画素電極と前記ドレイン
電極との接続部の該画素電極と前記透明絶縁基板との間
に前記ゲート電極が材料と同じ材料で形成されたアイラ
ンドが設けられ、該コンタクトホール部分を除く透明絶
縁基板の全面に前記画素電極を覆ってゲート絶縁膜が設
けられている。
表示装置は、透明絶縁基板上に、少なくとも金属薄膜か
らなるゲート電極、ゲート絶縁膜、半導体層、オーミッ
クコンタクト層およびソース電極とドレイン電極を有す
る薄膜トランジスタと、該薄膜トランジスタのドレイン
電極とコンタクトホールを介して電気的に接続された透
明導電膜からなる画素電極とが少なくとも設けられた薄
膜トランジスタアレイ基板と、少なくとも透明電極が設
けられた対向電極基板との間に液晶材料が挟持されてな
る液晶表示装置であって、前記画素電極と前記ドレイン
電極との接続部の該画素電極と前記透明絶縁基板との間
に前記ゲート電極が材料と同じ材料で形成されたアイラ
ンドが設けられ、該コンタクトホール部分を除く透明絶
縁基板の全面に前記画素電極を覆ってゲート絶縁膜が設
けられている。
【００１６】前記アイランドの大きさは、前記画素電極
とドレイン電極との電気的接続のために該画素電極上の
絶縁膜に設けられるコンタクトホールの大きさよりも
０．５〜５μｍオーバーサイズであることが、コンタク
トホールを介して画素電極を浸透してきた処理液を完全
にブロックし、透明絶縁基板を腐食することがないの
で、画素電極の浮きを完全に防止することができるため
好ましい。
とドレイン電極との電気的接続のために該画素電極上の
絶縁膜に設けられるコンタクトホールの大きさよりも
０．５〜５μｍオーバーサイズであることが、コンタク
トホールを介して画素電極を浸透してきた処理液を完全
にブロックし、透明絶縁基板を腐食することがないの
で、画素電極の浮きを完全に防止することができるため
好ましい。
【００１７】
【００１８】本発明の液晶表示装置の製法は、透明絶縁
基板上に少なくとも薄膜トランジスタおよび該薄膜トラ
ンジスタのドレイン電極と接続された画素電極が設けら
れた薄膜トランジスタアレイ基板と、少なくとも透明電
極が設けられた対向電極基板との間に液晶材料が挟持さ
れてなる液晶表示装置の製法であって、（ａ）前記透明
絶縁基板上に、金属薄膜を成膜したのちにパターニング
することにより、薄膜トランジスタの形成部にゲート電
極を、ドレイン電極と画素電極との接続部にアイランド
をそれぞれ形成し、（ｂ）前記透明絶縁基板上に前記ア
イランドを覆うように画素電極を形成し、（ｃ）前記ゲ
ート電極および画素電極上に絶縁膜を形成し、（ｄ）該
絶縁膜上の前記薄膜トランジスタの形成部に半導体層お
よびオーミックコンタクト層を設け、（ｅ）前記絶縁膜
のドレイン電極と画素電極との接続部にコンタクトホー
ルを形成し、（ｆ）前記オーミックコンタクト層の表面
を洗浄するために、前記透明絶縁基板の表面全面を強酸
により処理し、（ｇ）金属薄膜を成膜し、ついでパター
ニングすることにより前記コンタクトホールを介して画
素電極と接続されたドレイン電極、およびソース電極を
形成することにより前記薄膜トランジスタアレイ基板を
形成することを特徴とする。
基板上に少なくとも薄膜トランジスタおよび該薄膜トラ
ンジスタのドレイン電極と接続された画素電極が設けら
れた薄膜トランジスタアレイ基板と、少なくとも透明電
極が設けられた対向電極基板との間に液晶材料が挟持さ
れてなる液晶表示装置の製法であって、（ａ）前記透明
絶縁基板上に、金属薄膜を成膜したのちにパターニング
することにより、薄膜トランジスタの形成部にゲート電
極を、ドレイン電極と画素電極との接続部にアイランド
をそれぞれ形成し、（ｂ）前記透明絶縁基板上に前記ア
イランドを覆うように画素電極を形成し、（ｃ）前記ゲ
ート電極および画素電極上に絶縁膜を形成し、（ｄ）該
絶縁膜上の前記薄膜トランジスタの形成部に半導体層お
よびオーミックコンタクト層を設け、（ｅ）前記絶縁膜
のドレイン電極と画素電極との接続部にコンタクトホー
ルを形成し、（ｆ）前記オーミックコンタクト層の表面
を洗浄するために、前記透明絶縁基板の表面全面を強酸
により処理し、（ｇ）金属薄膜を成膜し、ついでパター
ニングすることにより前記コンタクトホールを介して画
素電極と接続されたドレイン電極、およびソース電極を
形成することにより前記薄膜トランジスタアレイ基板を
形成することを特徴とする。
【００１９】
【００２０】さらに、薄膜トランジスタの半導体層とオ
ーミックコンタクト層との間にエッチングストッパ膜を
設けた薄膜トランジスタの構造のばあいにも、前記と同
様にゲート電極の製造工程でゲート電極と同時に処理液
をブロックするアイランドを設けることができる。
ーミックコンタクト層との間にエッチングストッパ膜を
設けた薄膜トランジスタの構造のばあいにも、前記と同
様にゲート電極の製造工程でゲート電極と同時に処理液
をブロックするアイランドを設けることができる。
【００２１】
【作用】本発明によれば、液晶表示装置を構成するＴＦ
Ｔアレイ基板において、ＩＴＯなどの透明導電膜からな
る画素電極のゲート電極との接続部における該画素電極
の透明絶縁基板側またはその反対側に金属薄膜からなる
アイランドが設けられているため、ソース電極およびド
レイン電極の形成前にＢＨＦ液などの強酸などの処理液
でオーミックコンタクト層の表面が前処理されても、コ
ンタクトホールを介して処理液が画素電極に近接したば
あいに、下層の透明絶縁基板まで処理液は浸透せず、該
透明絶縁基板から画素電極やその上に設けられたゲート
絶縁膜が浮き上がり、さらには剥離するといった問題が
防止される。
Ｔアレイ基板において、ＩＴＯなどの透明導電膜からな
る画素電極のゲート電極との接続部における該画素電極
の透明絶縁基板側またはその反対側に金属薄膜からなる
アイランドが設けられているため、ソース電極およびド
レイン電極の形成前にＢＨＦ液などの強酸などの処理液
でオーミックコンタクト層の表面が前処理されても、コ
ンタクトホールを介して処理液が画素電極に近接したば
あいに、下層の透明絶縁基板まで処理液は浸透せず、該
透明絶縁基板から画素電極やその上に設けられたゲート
絶縁膜が浮き上がり、さらには剥離するといった問題が
防止される。
【００２２】また本発明の製法によれば、処理液をブロ
ックするアイランドを、ゲート電極の材料を成膜してパ
ターニングする際に同時にパターニングすることにより
形成しているので、アイランドを形成するための特別の
材料および工程を必要とせずに、画素電極の浮き上がり
を防止することができる。
ックするアイランドを、ゲート電極の材料を成膜してパ
ターニングする際に同時にパターニングすることにより
形成しているので、アイランドを形成するための特別の
材料および工程を必要とせずに、画素電極の浮き上がり
を防止することができる。
【００２３】
【実施例】つぎに本発明の液晶表示装置およびその製法
について説明する。
について説明する。
【００２４】本発明の液晶表示装置は、２枚の透明絶縁
基板が一定間隙を保持して周囲でシール剤などにより貼
着され、その間隙に液晶材料が注入されることにより、
該液晶材料が２枚の基板により挟持された構造となり、
その両側にたとえば偏光板が設けられたり、さらにバッ
クライトや駆動回路などが設けられることにより形成さ
れる。
基板が一定間隙を保持して周囲でシール剤などにより貼
着され、その間隙に液晶材料が注入されることにより、
該液晶材料が２枚の基板により挟持された構造となり、
その両側にたとえば偏光板が設けられたり、さらにバッ
クライトや駆動回路などが設けられることにより形成さ
れる。
【００２５】前記２枚の基板の一方は、透明絶縁基板上
に各画素ごとにＴＦＴおよび画素電極が少なくとも設け
られ、その他配向膜や必要に応じて電荷保持容量などが
設けられるとともに、各画素間にはゲート配線やソース
配線などが設けられ、ＴＦＴアレイ基板とされている。
前記ＴＦＴは種々の構造のものを形成させることができ
るが、その数例について以下の具体的実施例により説明
する。
に各画素ごとにＴＦＴおよび画素電極が少なくとも設け
られ、その他配向膜や必要に応じて電荷保持容量などが
設けられるとともに、各画素間にはゲート配線やソース
配線などが設けられ、ＴＦＴアレイ基板とされている。
前記ＴＦＴは種々の構造のものを形成させることができ
るが、その数例について以下の具体的実施例により説明
する。
【００２６】また、他方の基板は、前記ＴＦＴアレイ基
板の各画素電極に対向する透明電極が形成された対向電
極基板で、たとえば前記透明絶縁基板と同様のガラス基
板などであればよく、また前記透明電極は、とくに限定
がないが、ＴＦＴアレイ基板と同様に、たとえばＩＴ
Ｏ、酸化スズ、酸化インジウムなどを用い、スパッタリ
ングとパターニングなどにより設けられる。
板の各画素電極に対向する透明電極が形成された対向電
極基板で、たとえば前記透明絶縁基板と同様のガラス基
板などであればよく、また前記透明電極は、とくに限定
がないが、ＴＦＴアレイ基板と同様に、たとえばＩＴ
Ｏ、酸化スズ、酸化インジウムなどを用い、スパッタリ
ングとパターニングなどにより設けられる。
【００２７】対向電極基板には、前記透明電極のほかに
も、たとえば通常の配向膜や、画素間を遮光するための
ブラックマスク、またカラー液晶のばあいには、カラー
フィルタなどが設けられる。かかるカラーフィルタには
とくに限定がなく、通常用いられる赤、緑、青の３原色
のカラーフィルタを用いることができる。
も、たとえば通常の配向膜や、画素間を遮光するための
ブラックマスク、またカラー液晶のばあいには、カラー
フィルタなどが設けられる。かかるカラーフィルタには
とくに限定がなく、通常用いられる赤、緑、青の３原色
のカラーフィルタを用いることができる。
【００２８】本発明の液晶表示装置に用いられる液晶材
料にはとくに限定がなく、たとえばシアノ系のネマティ
ック液晶やフッ素系のネマティック液晶などの通常液晶
表示装置に用いられる液晶材料を用いることができる。
料にはとくに限定がなく、たとえばシアノ系のネマティ
ック液晶やフッ素系のネマティック液晶などの通常液晶
表示装置に用いられる液晶材料を用いることができる。
【００２９】本発明の液晶表示装置は、ＴＦＴのドレイ
ン電極と画素電極との接続部における画素電極の透明絶
縁基板側またはその反対側にゲート電極の材料と同じ材
料からなるアイランドが設けられたＴＦＴアレイ基板が
用いられていることに特徴がある。その結果、かかるＴ
ＦＴアレイ基板において、オーミックコンタクト層がた
とえば強酸などで前処理されても、透明絶縁基板が腐食
されて画素電極との間に浮きが生じることがなく、点欠
陥などの不良が低減され、歩留が向上される。
ン電極と画素電極との接続部における画素電極の透明絶
縁基板側またはその反対側にゲート電極の材料と同じ材
料からなるアイランドが設けられたＴＦＴアレイ基板が
用いられていることに特徴がある。その結果、かかるＴ
ＦＴアレイ基板において、オーミックコンタクト層がた
とえば強酸などで前処理されても、透明絶縁基板が腐食
されて画素電極との間に浮きが生じることがなく、点欠
陥などの不良が低減され、歩留が向上される。
【００３０】つぎに、本発明の液晶表示装置に用いられ
るＴＦＴアレイ基板のＴＦＴと画素電極部の具体的構造
およびその製法について、図面に基づいて説明する。
るＴＦＴアレイ基板のＴＦＴと画素電極部の具体的構造
およびその製法について、図面に基づいて説明する。
【００３１】［実施例１］図１は、本発明の液晶表示装
置に用いられるＴＦＴアレイ基板の一実施例を示す一画
素相当部分の平面図であり、図２は、図１のＡ−Ａ線に
おける断面図である。かかる図１および図２に示される
ＴＦＴアレイ基板を製造するには、たとえば以下のよう
なプロセスを採用することができる。
置に用いられるＴＦＴアレイ基板の一実施例を示す一画
素相当部分の平面図であり、図２は、図１のＡ−Ａ線に
おける断面図である。かかる図１および図２に示される
ＴＦＴアレイ基板を製造するには、たとえば以下のよう
なプロセスを採用することができる。
【００３２】まず、たとえば洗浄したガラス基板、プラ
スチック基板などの透明絶縁基板１上に、金属薄膜を膜
厚が１００〜５００ｎｍ程度となるようにたとえばスパ
ッタリング法などの方法によって成膜し、これをたとえ
ば露光、現像によりマスクを形成し、エッチングをする
フォトリソグラフィ技術などの方法によってパターン形
成してゲート電極２および該ゲート電極２と接続された
ゲート配線２ａを設けるとともに、のちに画素電極３と
ドレイン電極８とを接続するためのコンタクトホール９
が形成される部分にアイランド１２を形成する。
スチック基板などの透明絶縁基板１上に、金属薄膜を膜
厚が１００〜５００ｎｍ程度となるようにたとえばスパ
ッタリング法などの方法によって成膜し、これをたとえ
ば露光、現像によりマスクを形成し、エッチングをする
フォトリソグラフィ技術などの方法によってパターン形
成してゲート電極２および該ゲート電極２と接続された
ゲート配線２ａを設けるとともに、のちに画素電極３と
ドレイン電極８とを接続するためのコンタクトホール９
が形成される部分にアイランド１２を形成する。
【００３３】前記ゲート電極２およびゲート配線２ａを
うるための金属薄膜には、たとえば後述するオーミック
コンタクト層６の処理液による表面処理に対する強さの
点から、たとえばＣｒ、Ｔａ、Ｔｉ、Ｍｏなどの、耐薬
品性にすぐれ、たとえば１０００℃以上といった高融点
を有し、耐熱性にもすぐれた金属の薄膜などを用いるこ
とが好ましい。
うるための金属薄膜には、たとえば後述するオーミック
コンタクト層６の処理液による表面処理に対する強さの
点から、たとえばＣｒ、Ｔａ、Ｔｉ、Ｍｏなどの、耐薬
品性にすぐれ、たとえば１０００℃以上といった高融点
を有し、耐熱性にもすぐれた金属の薄膜などを用いるこ
とが好ましい。
【００３４】本発明に用いられるＴＦＴアレイ基板にお
いて、前記アイランド１２が設けられることが大きな特
徴の１つであり、かかるアイランド１２には前記ゲート
電極２の材料と同じ材料が用いられる。またかかるアイ
ランド１２の大きさは、コンタクトホール９の大きさと
同一またはコンタクトホール９の大きさよりも０．５〜
５μｍオーバーサイズであることが好ましい。かかるア
イランド１２がコンタクトホール９と比べてあまり大き
すぎると、パターン欠陥による短絡の原因となったり、
開口率が低下するという問題が生じる傾向があり、また
あまり小さすぎると、後述する処理液の浸透を充分に防
止することができなくなる傾向があるからである。かか
るコンタクトホール９に、たとえば耐薬品性などにすぐ
れたゲート電極２の材料と同じ材料が残され、アイラン
ド１２が形成されることにより、透明絶縁基板１上に、
たとえば後述するオーミックコンタクト層６の表面処理
のための処理液が浸透することがない。
いて、前記アイランド１２が設けられることが大きな特
徴の１つであり、かかるアイランド１２には前記ゲート
電極２の材料と同じ材料が用いられる。またかかるアイ
ランド１２の大きさは、コンタクトホール９の大きさと
同一またはコンタクトホール９の大きさよりも０．５〜
５μｍオーバーサイズであることが好ましい。かかるア
イランド１２がコンタクトホール９と比べてあまり大き
すぎると、パターン欠陥による短絡の原因となったり、
開口率が低下するという問題が生じる傾向があり、また
あまり小さすぎると、後述する処理液の浸透を充分に防
止することができなくなる傾向があるからである。かか
るコンタクトホール９に、たとえば耐薬品性などにすぐ
れたゲート電極２の材料と同じ材料が残され、アイラン
ド１２が形成されることにより、透明絶縁基板１上に、
たとえば後述するオーミックコンタクト層６の表面処理
のための処理液が浸透することがない。
【００３５】２番目に、透明導電膜をたとえばスパッタ
リング法などの方法で成膜し、これをたとえばフォトリ
ソグラフィ技術などの方法でパターン形成し、画素電極
３を形成する。
リング法などの方法で成膜し、これをたとえばフォトリ
ソグラフィ技術などの方法でパターン形成し、画素電極
３を形成する。
【００３６】前記画素電極３をうるための透明導電膜に
は、光を透過させるとともに電気伝導がえられるという
点から、たとえばＩＴＯ、酸化スズ、酸化インジウムな
どの透明電極材料を用いることが好ましい。また、かか
る透明導電膜の膜厚は、通常５０〜２００ｎｍ程度であ
ることが好ましいが、液晶表示装置として要求される輝
度をうるためには、８０〜１５０ｎｍ程度となるように
調整することが好ましい。
は、光を透過させるとともに電気伝導がえられるという
点から、たとえばＩＴＯ、酸化スズ、酸化インジウムな
どの透明電極材料を用いることが好ましい。また、かか
る透明導電膜の膜厚は、通常５０〜２００ｎｍ程度であ
ることが好ましいが、液晶表示装置として要求される輝
度をうるためには、８０〜１５０ｎｍ程度となるように
調整することが好ましい。
【００３７】３番目に、たとえばプラズマＣＶＤ法など
により、ゲート絶縁膜４、半導体層５およびオーミック
コンタクト層６を成膜する。
により、ゲート絶縁膜４、半導体層５およびオーミック
コンタクト層６を成膜する。
【００３８】前記ゲート絶縁膜４は、たとえばＳｉＮ、
ＳｉＯ2、Ｔａ2Ｏ5などからなるものであることが好ま
しく、またかかるゲート絶縁膜４の膜厚は、充分な絶縁
性およびＴＦＴ特性をうることができるという点から２
００〜１０００ｎｍ程度であることが好ましい。
ＳｉＯ2、Ｔａ2Ｏ5などからなるものであることが好ま
しく、またかかるゲート絶縁膜４の膜厚は、充分な絶縁
性およびＴＦＴ特性をうることができるという点から２
００〜１０００ｎｍ程度であることが好ましい。
【００３９】前記半導体層５には、たとえばｉ−ａ−Ｓ
ｉ、ｐｏｌｙ−Ｓｉなどが用いられることが好ましく、
またかかる半導体層５の膜厚は、良好なＴＦＴ特性をう
ることができるという点から５０〜３００ｎｍ程度であ
ることが好ましい。
ｉ、ｐｏｌｙ−Ｓｉなどが用いられることが好ましく、
またかかる半導体層５の膜厚は、良好なＴＦＴ特性をう
ることができるという点から５０〜３００ｎｍ程度であ
ることが好ましい。
【００４０】前記オーミックコンタクト層６には、半導
体材料にｎ型不純物またはｐ型不純物を導入したもの、
たとえばｎ−ａ−Ｓｉ、ｎ−ｐｏｌｙ−Ｓｉ、ｐ−ａ−
Ｓｉ、ｐ−ｐｏｌｙ−Ｓｉなどが用いられることが好ま
しく、またかかるオーミックコンタクト層６の膜厚は、
たとえばｉ−ａ−Ｓｉなどからなる前記半導体層５と後
述するソース電極７およびドレイン電極８との良好なオ
ーミックコンタクトをうることができるという点から３
０〜１００ｎｍ程度であることが好ましい。
体材料にｎ型不純物またはｐ型不純物を導入したもの、
たとえばｎ−ａ−Ｓｉ、ｎ−ｐｏｌｙ−Ｓｉ、ｐ−ａ−
Ｓｉ、ｐ−ｐｏｌｙ−Ｓｉなどが用いられることが好ま
しく、またかかるオーミックコンタクト層６の膜厚は、
たとえばｉ−ａ−Ｓｉなどからなる前記半導体層５と後
述するソース電極７およびドレイン電極８との良好なオ
ーミックコンタクトをうることができるという点から３
０〜１００ｎｍ程度であることが好ましい。
【００４１】４番目に、たとえばフォトリソグラフィ技
術などの方法により、前記半導体層５およびオーミック
コンタクト層６をライン状またはアイランド状にパター
ン形成する。この際、ゲート絶縁膜４は全面に形成され
たままで、画素電極３上にも絶縁膜４ａとして残存して
いる。
術などの方法により、前記半導体層５およびオーミック
コンタクト層６をライン状またはアイランド状にパター
ン形成する。この際、ゲート絶縁膜４は全面に形成され
たままで、画素電極３上にも絶縁膜４ａとして残存して
いる。
【００４２】５番目に、絶縁膜４ａにたとえばフォトリ
ソグラフィ技術などの方法によってパターン形成し、前
記画素電極３上に該画素電極３とドレイン電極８とを接
続するためのコンタクトホール９を形成する。かかるコ
ンタクトホール９の下層部には、前記したように、ゲー
ト電極２の材料と同じ材料でアイランド１２が形成され
ている。
ソグラフィ技術などの方法によってパターン形成し、前
記画素電極３上に該画素電極３とドレイン電極８とを接
続するためのコンタクトホール９を形成する。かかるコ
ンタクトホール９の下層部には、前記したように、ゲー
ト電極２の材料と同じ材料でアイランド１２が形成され
ている。
【００４３】６番目に、主にオーミックコンタクト層６
の表面に形成された、たとえばＳｉＯ2などの膜厚５〜
１０ｎｍ程度の酸化膜やコンタミネーションなどを除去
し、該オーミックコンタクト層６と後述するソース電極
７およびドレイン電極８とのコンタクトを向上させる目
的で、ソース電極７およびドレイン電極８を形成する前
に、オーミックコンタクト層６の表面を、たとえばＢＨ
Ｆ液、希フッ化水素酸、フッ化硝酸などの強酸などの処
理液を用いて前処理する。かかる処理液としては、使用
中にｐＨが変化しないという点からＢＨＦ液を用いるこ
とがより好ましい。なお、かかるＢＨＦ液とは、ＮＨ4
Ｆを含有したＨＦの緩衝液である。
の表面に形成された、たとえばＳｉＯ2などの膜厚５〜
１０ｎｍ程度の酸化膜やコンタミネーションなどを除去
し、該オーミックコンタクト層６と後述するソース電極
７およびドレイン電極８とのコンタクトを向上させる目
的で、ソース電極７およびドレイン電極８を形成する前
に、オーミックコンタクト層６の表面を、たとえばＢＨ
Ｆ液、希フッ化水素酸、フッ化硝酸などの強酸などの処
理液を用いて前処理する。かかる処理液としては、使用
中にｐＨが変化しないという点からＢＨＦ液を用いるこ
とがより好ましい。なお、かかるＢＨＦ液とは、ＮＨ4
Ｆを含有したＨＦの緩衝液である。
【００４４】７番目に、たとえばＡｌ、Ｃｒ、Ｔｉ、Ｍ
ｏなどの金属の薄膜を膜厚が３００〜１０００ｎｍ程度
となるようにたとえばスパッタリング法などの方法によ
って成膜し、これをたとえばフォトリソグラフィ技術な
どの方法によってパターン形成してソース電極７、ソー
ス配線７ａおよびドレイン電極８を設ける。なお、この
ようにソース電極７、ソース配線７ａおよびドレイン電
極８が前記画素電極３の形成後に形成されることによ
り、たとえばＡｌなどの低抵抗である反面、耐熱性や耐
薬品性にはそれほどすぐれない材料までをもソース電極
７やドレイン電極８に好適に用いることができるといっ
た利点が生じる。
ｏなどの金属の薄膜を膜厚が３００〜１０００ｎｍ程度
となるようにたとえばスパッタリング法などの方法によ
って成膜し、これをたとえばフォトリソグラフィ技術な
どの方法によってパターン形成してソース電極７、ソー
ス配線７ａおよびドレイン電極８を設ける。なお、この
ようにソース電極７、ソース配線７ａおよびドレイン電
極８が前記画素電極３の形成後に形成されることによ
り、たとえばＡｌなどの低抵抗である反面、耐熱性や耐
薬品性にはそれほどすぐれない材料までをもソース電極
７やドレイン電極８に好適に用いることができるといっ
た利点が生じる。
【００４５】８番目に、通常前記ソース電極７とドレイ
ン電極８との間に存在する不要なオーミックコンタクト
層６を、たとえばドライエッチングすることによってエ
ッチング除去する。
ン電極８との間に存在する不要なオーミックコンタクト
層６を、たとえばドライエッチングすることによってエ
ッチング除去する。
【００４６】そして最後に、必要に応じて、たとえばＳ
ｉＮ、ＳｉＯ2などをたとえばプラズマＣＶＤ法やスパ
ッタリング法などにより成膜することにより、基板の表
面上に通常３００〜１０００ｎｍ程度の保護膜（図面に
は示さず）を形成することが好ましい。
ｉＮ、ＳｉＯ2などをたとえばプラズマＣＶＤ法やスパ
ッタリング法などにより成膜することにより、基板の表
面上に通常３００〜１０００ｎｍ程度の保護膜（図面に
は示さず）を形成することが好ましい。
【００４７】かくして形成されたＴＦＴアレイ基板は、
前記したように、コンタクトホール９の画素電極３の下
層に、ゲート電極２の材料と同じ材料でアイランド１２
が形成されているので、オーミックコンタクト層６がＢ
ＨＦ液などの強酸などの処理液で前処理されているにも
かかわらず、該処理液がアイランド１２によってブロッ
クされ、透明絶縁基板１にまで浸透せず、該透明絶縁基
板１が腐食されて透明絶縁基板１と透明導電膜からなる
画素電極３との間の体積が膨張して浮きが生じることが
なく、もちろん画素電極３が剥離するといったことも起
こらない。
前記したように、コンタクトホール９の画素電極３の下
層に、ゲート電極２の材料と同じ材料でアイランド１２
が形成されているので、オーミックコンタクト層６がＢ
ＨＦ液などの強酸などの処理液で前処理されているにも
かかわらず、該処理液がアイランド１２によってブロッ
クされ、透明絶縁基板１にまで浸透せず、該透明絶縁基
板１が腐食されて透明絶縁基板１と透明導電膜からなる
画素電極３との間の体積が膨張して浮きが生じることが
なく、もちろん画素電極３が剥離するといったことも起
こらない。
【００４８】［実施例２］本発明の液晶表示装置に用い
られるＴＦＴアレイ基板の他の実施例を図３に基づいて
以下に説明する。なお、図３において、図２と同じ部分
には同じ符号を付している。
られるＴＦＴアレイ基板の他の実施例を図３に基づいて
以下に説明する。なお、図３において、図２と同じ部分
には同じ符号を付している。
【００４９】本実施例では、実施例１でえられたＴＦＴ
アレイ基板において、図２に示されるように透明絶縁基
板１上にアイランド１２が形成されたのちに画素電極３
が形成されたのとは逆に、透明絶縁基板１上に画素電極
３が形成されたのちにアイランド１２が形成されている
ことに特徴がある。
アレイ基板において、図２に示されるように透明絶縁基
板１上にアイランド１２が形成されたのちに画素電極３
が形成されたのとは逆に、透明絶縁基板１上に画素電極
３が形成されたのちにアイランド１２が形成されている
ことに特徴がある。
【００５０】図３に示されるＴＦＴアレイ基板を製造す
るには、実施例１においては、まずゲート電極２および
ゲート配線２ａを設けるとともにアイランド１２を形成
したのち、画素電極３を形成していたのを、まず透明絶
縁基板１上に画素電極３を形成したのち、ゲート電極
２、ゲート配線２ａおよびアイランド１２を形成すれば
よい。
るには、実施例１においては、まずゲート電極２および
ゲート配線２ａを設けるとともにアイランド１２を形成
したのち、画素電極３を形成していたのを、まず透明絶
縁基板１上に画素電極３を形成したのち、ゲート電極
２、ゲート配線２ａおよびアイランド１２を形成すれば
よい。
【００５１】かくして形成されたＴＦＴアレイ基板は、
コンタクトホール９の画素電極３の上層にゲート電極２
の材料と同じ材料でアイランド１２が形成されているの
で、実施例１でえられたＴＦＴアレイ基板と同様に、オ
ーミックコンタクト層６の処理液が透明絶縁基板１にま
で浸透することがなく、該透明絶縁基板１と透明導電膜
からなる画素電極３との間に浮きが生じず、もちろん画
素電極３が剥離するといったことも起こらない。
コンタクトホール９の画素電極３の上層にゲート電極２
の材料と同じ材料でアイランド１２が形成されているの
で、実施例１でえられたＴＦＴアレイ基板と同様に、オ
ーミックコンタクト層６の処理液が透明絶縁基板１にま
で浸透することがなく、該透明絶縁基板１と透明導電膜
からなる画素電極３との間に浮きが生じず、もちろん画
素電極３が剥離するといったことも起こらない。
【００５２】［実施例３］図４は、本発明の液晶表示装
置に用いられるＴＦＴアレイ基板の他の実施例を示す一
画素相当部分の平面図であり、図５は、図４のＢ−Ｂ線
における断面図である。
置に用いられるＴＦＴアレイ基板の他の実施例を示す一
画素相当部分の平面図であり、図５は、図４のＢ−Ｂ線
における断面図である。
【００５３】本実施例は、半導体層とオーミックコンタ
クト層との間にエッチングストッパ膜を設けることによ
り、ソース電極とドレイン電極との間のオーミックコン
タクト層をエッチング除去する際にも半導体層を損傷し
ないようにするもので、このようなＴＦＴ構造のものに
も本発明を適用することができる。図４および図５に示
されるＴＦＴアレイ基板を製造するには、たとえば以下
のようなプロセスを採用することができる。
クト層との間にエッチングストッパ膜を設けることによ
り、ソース電極とドレイン電極との間のオーミックコン
タクト層をエッチング除去する際にも半導体層を損傷し
ないようにするもので、このようなＴＦＴ構造のものに
も本発明を適用することができる。図４および図５に示
されるＴＦＴアレイ基板を製造するには、たとえば以下
のようなプロセスを採用することができる。
【００５４】まず、実施例１と同様にして透明絶縁基板
１上にゲート電極２、ゲート配線２ａおよびアイランド
１２を設けたのち、画素電極３を形成する。
１上にゲート電極２、ゲート配線２ａおよびアイランド
１２を設けたのち、画素電極３を形成する。
【００５５】２番目に、たとえばプラズマＣＶＤ法など
により、ゲート絶縁膜４、半導体層５およびエッチング
ストッパ膜１０を成膜する。
により、ゲート絶縁膜４、半導体層５およびエッチング
ストッパ膜１０を成膜する。
【００５６】前記ゲート絶縁膜４および半導体層５の形
成は、実施例１と同様にして行なうことができる。また
前記エッチングストッパ膜１０は、たとえばＳｉＮ、Ｓ
ｉＯ2などからなることが好ましく、またかかるエッチ
ングストッパ膜１０の膜厚は、のちにたとえばｎ−ａ−
Ｓｉなどから形成されるオーミックコンタクト層６をエ
ッチングする際に充分に耐えることができるという点か
ら１００〜３００ｎｍ程度であることが好ましい。
成は、実施例１と同様にして行なうことができる。また
前記エッチングストッパ膜１０は、たとえばＳｉＮ、Ｓ
ｉＯ2などからなることが好ましく、またかかるエッチ
ングストッパ膜１０の膜厚は、のちにたとえばｎ−ａ−
Ｓｉなどから形成されるオーミックコンタクト層６をエ
ッチングする際に充分に耐えることができるという点か
ら１００〜３００ｎｍ程度であることが好ましい。
【００５７】３番目に、たとえばフォトリソグラフィ技
術などの方法によって前記エッチングストッパ膜１０を
パターン形成する。
術などの方法によって前記エッチングストッパ膜１０を
パターン形成する。
【００５８】４番目に、たとえばプラズマＣＶＤ法など
によってオーミックコンタクト層６を成膜したのち、た
とえばフォトリソグラフィ技術などの方法でパターン形
成し、前記画素電極３上にコンタクトホール９を形成す
る。なお、かかるオーミックコンタクト層６の成膜およ
びコンタクトホール９の形成は、実施例１と同様にして
行なうことができる。かかるコンタクトホール９の下層
部には、前記したように、ゲート電極２の材料と同じ材
料でアイランド１２が形成されている。
によってオーミックコンタクト層６を成膜したのち、た
とえばフォトリソグラフィ技術などの方法でパターン形
成し、前記画素電極３上にコンタクトホール９を形成す
る。なお、かかるオーミックコンタクト層６の成膜およ
びコンタクトホール９の形成は、実施例１と同様にして
行なうことができる。かかるコンタクトホール９の下層
部には、前記したように、ゲート電極２の材料と同じ材
料でアイランド１２が形成されている。
【００５９】５番目に、実施例１と同様に、オーミック
コンタクト層６と後述するソース電極７およびドレイン
電極８とのコンタクトを向上させる目的で、該ソース電
極７およびドレイン電極８を形成する前に、オーミック
コンタクト層６の表面が前処理される。
コンタクト層６と後述するソース電極７およびドレイン
電極８とのコンタクトを向上させる目的で、該ソース電
極７およびドレイン電極８を形成する前に、オーミック
コンタクト層６の表面が前処理される。
【００６０】６番目に、実施例１と同様にしてソース電
極７、ソース配線７ａおよびドレイン電極８を設けたの
ち、通常該ソース電極７とドレイン電極８との間および
画素部に存在する不要なオーミックコンタクト層６や半
導体層５を、たとえばドライエッチングすることによっ
てエッチング除去する。
極７、ソース配線７ａおよびドレイン電極８を設けたの
ち、通常該ソース電極７とドレイン電極８との間および
画素部に存在する不要なオーミックコンタクト層６や半
導体層５を、たとえばドライエッチングすることによっ
てエッチング除去する。
【００６１】そして最後に、必要に応じて、実施例１と
同様にして保護膜（図面には示さず）を形成することが
好ましい。
同様にして保護膜（図面には示さず）を形成することが
好ましい。
【００６２】かくして形成されたＴＦＴアレイ基板は、
前記したように、コンタクトホール９の画素電極３の下
層に、ゲート電極２の材料と同じ材料でアイランド１２
が形成されているので、オーミックコンタクト層６がＢ
ＨＦ液などの強酸などの処理液で前処理されているにも
かかわらず、該処理液がアイランド１２によってブロッ
クされ、透明絶縁基板１にまで浸透せず、該透明絶縁基
板１が腐食されて透明絶縁基板１と透明導電膜からなる
画素電極３との間の体積が膨張して浮きが生じることが
なく、もちろん画素電極３が剥離するといったことも起
こらない。
前記したように、コンタクトホール９の画素電極３の下
層に、ゲート電極２の材料と同じ材料でアイランド１２
が形成されているので、オーミックコンタクト層６がＢ
ＨＦ液などの強酸などの処理液で前処理されているにも
かかわらず、該処理液がアイランド１２によってブロッ
クされ、透明絶縁基板１にまで浸透せず、該透明絶縁基
板１が腐食されて透明絶縁基板１と透明導電膜からなる
画素電極３との間の体積が膨張して浮きが生じることが
なく、もちろん画素電極３が剥離するといったことも起
こらない。
【００６３】［実施例４］本発明の液晶表示装置に用い
られるＴＦＴアレイ基板の他の実施例を以下に示す。
られるＴＦＴアレイ基板の他の実施例を以下に示す。
【００６４】図６は、実施例３でえられたＴＦＴアレイ
基板において、図５に示されるように透明絶縁基板１上
にアイランド１２が形成されたのちに画素電極３が形成
されたのとは逆に、透明絶縁基板１上に画素電極３が形
成されたのちにアイランド１２が形成されたＴＦＴアレ
イ基板の断面図である。なお、図６において、図５と同
じ部分には同じ符号を付している。
基板において、図５に示されるように透明絶縁基板１上
にアイランド１２が形成されたのちに画素電極３が形成
されたのとは逆に、透明絶縁基板１上に画素電極３が形
成されたのちにアイランド１２が形成されたＴＦＴアレ
イ基板の断面図である。なお、図６において、図５と同
じ部分には同じ符号を付している。
【００６５】図６に示されるＴＦＴアレイ基板を製造す
るには、実施例３においては、まずゲート電極２および
ゲート配線２ａを設けるとともにアイランド１２を形成
したのち、画素電極３を形成していたのを、まず透明絶
縁基板１上に画素電極３を形成したのち、ゲート電極
２、ゲート配線２ａおよびアイランド１２を形成すれば
よい。
るには、実施例３においては、まずゲート電極２および
ゲート配線２ａを設けるとともにアイランド１２を形成
したのち、画素電極３を形成していたのを、まず透明絶
縁基板１上に画素電極３を形成したのち、ゲート電極
２、ゲート配線２ａおよびアイランド１２を形成すれば
よい。
【００６６】かくして形成されたＴＦＴアレイ基板は、
コンタクトホール９の画素電極３の上層にゲート電極２
の材料と同じ材料でアイランド１２が形成されているの
で、実施例３でえられたＴＦＴアレイ基板と同様に、オ
ーミックコンタクト層６の処理液が透明絶縁基板１にま
で浸透することがなく、該透明絶縁基板１と透明導電膜
からなる画素電極３との間に浮きが生じず、もちろん画
素電極３が剥離するといったことも起こらない。
コンタクトホール９の画素電極３の上層にゲート電極２
の材料と同じ材料でアイランド１２が形成されているの
で、実施例３でえられたＴＦＴアレイ基板と同様に、オ
ーミックコンタクト層６の処理液が透明絶縁基板１にま
で浸透することがなく、該透明絶縁基板１と透明導電膜
からなる画素電極３との間に浮きが生じず、もちろん画
素電極３が剥離するといったことも起こらない。
【００６７】
【発明の効果】本発明の液晶表示装置は、コンタクトホ
ールの画素電極の下層または上層にゲート電極の材料と
同じ材料でアイランドが形成されたＴＦＴアレイ基板が
用いられたものであるので、該ＴＦＴアレイ基板におい
てオーミックコンタクト層がたとえば強酸などの処理液
で前処理されても、該処理液が透明絶縁基板にまで浸透
せず、透明絶縁基板が腐食されて画素電極との間に浮き
が生じたり、画素電極が剥離するといった問題が防止さ
れる。したがって、本発明の液晶表示装置は、点欠陥な
どの不良が低減され、ＴＦＴアレイプロセスの歩留が向
上されたものである。
ールの画素電極の下層または上層にゲート電極の材料と
同じ材料でアイランドが形成されたＴＦＴアレイ基板が
用いられたものであるので、該ＴＦＴアレイ基板におい
てオーミックコンタクト層がたとえば強酸などの処理液
で前処理されても、該処理液が透明絶縁基板にまで浸透
せず、透明絶縁基板が腐食されて画素電極との間に浮き
が生じたり、画素電極が剥離するといった問題が防止さ
れる。したがって、本発明の液晶表示装置は、点欠陥な
どの不良が低減され、ＴＦＴアレイプロセスの歩留が向
上されたものである。
【００６８】また、本発明の液晶表示装置の製法によれ
ば、ＴＦＴアレイ基板において、コンタクトホールが形
成される部分の画素電極の下層または上層に、たとえば
ＣｒやＴａなどの金属薄膜を設けているものの、これは
ゲート電極の材料と同じ材料からなるものであり、かか
るゲート電極の形成時に同時に形成しているので、工程
が増加することがなく、コスト高にもならない。
ば、ＴＦＴアレイ基板において、コンタクトホールが形
成される部分の画素電極の下層または上層に、たとえば
ＣｒやＴａなどの金属薄膜を設けているものの、これは
ゲート電極の材料と同じ材料からなるものであり、かか
るゲート電極の形成時に同時に形成しているので、工程
が増加することがなく、コスト高にもならない。
【図１】 本発明の液晶表示装置に用いられるＴＦＴア
レイ基板の一実施例を示す一画素相当部分の平面図であ
る。
レイ基板の一実施例を示す一画素相当部分の平面図であ
る。
【図２】 図１のＡ−Ａ線における断面図である。
【図３】 本発明の液晶表示装置に用いられるＴＦＴア
レイ基板の他の実施例を示す一画素相当部分の断面図で
ある。
レイ基板の他の実施例を示す一画素相当部分の断面図で
ある。
【図４】 本発明の液晶表示装置に用いられるＴＦＴア
レイ基板のさらに他の実施例を示す一画素相当部分の平
面図である。
レイ基板のさらに他の実施例を示す一画素相当部分の平
面図である。
【図５】 図４のＢ−Ｂ線における断面図である。
【図６】 本発明の液晶表示装置に用いられるＴＦＴア
レイ基板のさらに他の実施例を示す一画素相当部分の断
面図である。
レイ基板のさらに他の実施例を示す一画素相当部分の断
面図である。
【図７】 従来の液晶表示装置に用いられるＴＦＴアレ
イの部分平面図である。
イの部分平面図である。
【図８】 図７のＣ−Ｃ線における断面図である。
【図９】 従来の液晶表示装置に用いられるＴＦＴアレ
イに浮きが生じたばあいの断面図である。
イに浮きが生じたばあいの断面図である。
１ 透明絶縁基板、２ ゲート電極、３ 画素電極、４
ゲート絶縁膜、４ａ 絶縁膜、５ 半導体層、６ オ
ーミックコンタクト層、７ ソース電極、８ ドレイン
電極、９ コンタクトホール、１２ アイランド。
ゲート絶縁膜、４ａ 絶縁膜、５ 半導体層、６ オ
ーミックコンタクト層、７ ソース電極、８ ドレイン
電極、９ コンタクトホール、１２ アイランド。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G02F 1/1368
Claims (4)
- 【請求項１】 透明絶縁基板上に、少なくとも金属薄膜
からなるゲート電極、ゲート絶縁膜、半導体層、オーミ
ックコンタクト層およびソース電極とドレイン電極を有
する薄膜トランジスタと、該薄膜トランジスタのドレイ
ン電極とコンタクトホールを介して電気的に接続された
透明導電膜からなる画素電極とが少なくとも設けられた
薄膜トランジスタアレイ基板と、少なくとも透明電極が
設けられた対向電極基板との間に液晶材料が挟持されて
なる液晶表示装置であって、 前記画素電極と前記ドレイン電極との接続部の該画素電
極と前記透明絶縁基板との間に前記ゲート電極の材料と
同じ材料で形成されたアイランドが設けられ、該コンタ
クトホール部分を除く透明絶縁基板の全面に前記画素電
極を覆ってゲート絶縁膜が設けられてなる液晶表示装
置。 - 【請求項２】 前記アイランドの大きさが、前記画素電
極とドレイン電極との電気的接続のために該画素電極上
の絶縁膜に設けられるコンタクトホールの大きさよりも
０．５〜５μｍオーバーサイズである請求項１記載の液
晶表示装置。 - 【請求項３】 透明絶縁基板上に少なくとも薄膜トラン
ジスタおよび該薄膜トランジスタのドレイン電極と接続
された画素電極が設けられた薄膜トランジスタアレイ基
板と、少なくとも透明電極が設けられた対向電極基板と
の間に液晶材料が挟持されてなる液晶表示装置の製法で
あって、 （ａ）前記透明絶縁基板上に、金属薄膜を成膜したのち
にパターニングすることにより、薄膜トランジスタの形
成部にゲート電極を、ドレイン電極と画素電極との接続
部にアイランドをそれぞれ形成し、 （ｂ）前記透明絶縁基板上に前記アイランドを覆うよう
に画素電極を形成し、 （ｃ）前記ゲート電極および画素電極上に絶縁膜を形成
し、 （ｄ）該絶縁膜上の前記薄膜トランジスタの形成部に半
導体層およびオーミックコンタクト層を設け、 （ｅ）前記絶縁膜のドレイン電極と画素電極との接続部
にコンタクトホールを形成し、 （ｆ）前記オーミックコンタクト層の表面を洗浄するた
めに、前記透明絶縁基板の表面全面を強酸により処理
し、 （ｇ）金属薄膜を成膜し、ついでパターニングすること
により前記コンタクトホールを介して画素電極と接続さ
れたドレイン電極、およびソース電極を形成することに
より前記薄膜トランジスタアレイ基板を形成することを
特徴とする液晶表示装置の製法。 - 【請求項４】 前記（ｄ）の工程において、前記半導体
層を形成したのち、オーミックコンタクト層を形成する
前にエッチングストッパ膜を形成する請求項３記載の液
晶表示装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12511994A JP3375731B2 (ja) | 1994-06-07 | 1994-06-07 | 液晶表示装置およびその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12511994A JP3375731B2 (ja) | 1994-06-07 | 1994-06-07 | 液晶表示装置およびその製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07333649A JPH07333649A (ja) | 1995-12-22 |
| JP3375731B2 true JP3375731B2 (ja) | 2003-02-10 |
Family
ID=14902322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12511994A Expired - Lifetime JP3375731B2 (ja) | 1994-06-07 | 1994-06-07 | 液晶表示装置およびその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3375731B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW459301B (en) | 1999-05-20 | 2001-10-11 | Nippon Electric Co | Thin-film transistor and fabrication method thereof |
| TWI839708B (zh) * | 2006-05-16 | 2024-04-21 | 日商半導體能源研究所股份有限公司 | 液晶顯示裝置 |
-
1994
- 1994-06-07 JP JP12511994A patent/JP3375731B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07333649A (ja) | 1995-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100320661B1 (ko) | 액정표시장치, 매트릭스 어레이기판 및 그 제조방법 | |
| JP3238020B2 (ja) | アクティブマトリクス表示装置の製造方法 | |
| JP2637079B2 (ja) | 能動マトリクス液晶表示装置内の薄膜電界効果トランジスタを製造する方法 | |
| KR100583979B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| JP3410656B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP2000002892A (ja) | 液晶表示装置、マトリクスアレイ基板およびその製造方法 | |
| JPH1117188A (ja) | アクティブマトリクス基板 | |
| JP2001244473A (ja) | 薄膜トランジスタ、これを利用した液晶表示装置およびそれらの製造方法 | |
| KR20010056591A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| JP3375731B2 (ja) | 液晶表示装置およびその製法 | |
| JP2001272698A (ja) | 液晶表示装置の製造方法 | |
| JP2008203589A (ja) | 液晶表示装置及びその製造方法 | |
| KR100309210B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| US7116389B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| JPH01216319A (ja) | 表示パネル内組み込み薄膜素子 | |
| JPH09179140A (ja) | 液晶表示装置の製造方法 | |
| US5916737A (en) | Method for fabricating liquid crystal display device | |
| KR20020031765A (ko) | 액정표시장치용 어레이 기판 및 그의 제조방법 | |
| KR0145898B1 (ko) | 액정 표시장치의 패드 형성방법 및 구조 | |
| KR100611043B1 (ko) | 액정 표시장치 제조방법 | |
| KR100333272B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정 표시장치 | |
| KR100241468B1 (ko) | 액정표시장치 및 제조방법 | |
| KR0139345B1 (ko) | 액정용 박막트랜지스터 및 그 제조방법 | |
| JP2664814B2 (ja) | アクティブマトリクス表示装置 | |
| JPH06281923A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071129 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081129 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081129 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091129 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091129 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101129 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111129 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121129 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121129 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131129 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |