[go: up one dir, main page]

JP3375560B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP3375560B2
JP3375560B2 JP03608899A JP3608899A JP3375560B2 JP 3375560 B2 JP3375560 B2 JP 3375560B2 JP 03608899 A JP03608899 A JP 03608899A JP 3608899 A JP3608899 A JP 3608899A JP 3375560 B2 JP3375560 B2 JP 3375560B2
Authority
JP
Japan
Prior art keywords
emitter
wire
base
lead
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03608899A
Other languages
Japanese (ja)
Other versions
JP2000235997A (en
Inventor
好弘 高野
哲 宇都宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP03608899A priority Critical patent/JP3375560B2/en
Publication of JP2000235997A publication Critical patent/JP2000235997A/en
Application granted granted Critical
Publication of JP3375560B2 publication Critical patent/JP3375560B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、半導体チップが樹
脂パッケージにより封止された樹脂封止型半導体装置に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a resin-sealed semiconductor device in which a semiconductor chip is sealed with a resin package.

【０００２】[0002]

【従来の技術】以下、第１の従来例に係る樹脂封止型半
導体装置について、図面を参照しながら説明する。2. Description of the Related Art A resin-sealed semiconductor device according to a first conventional example will be described below with reference to the drawings.

【０００３】図４及び図５は、バイポーラトランジスタ
・チップが樹脂パッケージにより封止された樹脂封止型
半導体装置の一例を示しており、図４は正面図であり、
図５は図４におけるIV−IV線の断面図（バイポーラトラ
ンジスタ・チップの断面図）である。尚、図４におい
て、バイポーラトランジスタ・チップを封止する樹脂パ
ッケージを一点鎖線で示している。4 and 5 show an example of a resin-sealed semiconductor device in which a bipolar transistor chip is sealed by a resin package, and FIG. 4 is a front view.
FIG. 5 is a sectional view taken along line IV-IV in FIG. 4 (a sectional view of the bipolar transistor chip). Incidentally, in FIG. 4, the resin package for sealing the bipolar transistor chip is shown by a chain line.

【０００４】図４に示すように、ＰＮＰ型のバイポーラ
トランジスタ・チップ１がその下面においてコレクタリ
ード２により保持されていると共に、バイポーラトラン
ジスタ・チップ１を挟むようにベースリード３及びエミ
ッタリード４が配置されている。コレクタリード２、ベ
ースリード３及びエミッタリード４は、それぞれ樹脂パ
ッケージの一側面から樹脂パッケージの外部へ導出され
ている。As shown in FIG. 4, a PNP type bipolar transistor chip 1 is held by a collector lead 2 on its lower surface, and a base lead 3 and an emitter lead 4 are arranged so as to sandwich the bipolar transistor chip 1. Has been done. The collector lead 2, the base lead 3 and the emitter lead 4 are respectively led out from one side surface of the resin package to the outside of the resin package.

【０００５】図５に示すように、バイポーラトランジス
タ・チップ１の下面には、クロム又は銀等からなり、コ
レクタリード２と接続されるコレクタ電極５が形成され
ている。また、バイポーラトランジスタ・チップ１にお
いては、コレクタ電極５の上にＰ型の高濃度コレクタ領
域６Ａが形成されており、高濃度コレクタ領域６Ａの上
にＰ型の低濃度コレクタ領域６Ｂが形成されており、低
濃度コレクタ領域６Ｂの上部に該低濃度コレクタ領域６
Ｂに囲まれるようにＮ型のベース領域７が形成されてお
り、ベース領域７の上部に該ベース領域７に囲まれるよ
うにＰ型のエミッタ領域８が形成されている。As shown in FIG. 5, on the lower surface of the bipolar transistor chip 1, there is formed a collector electrode 5 made of chromium or silver or the like and connected to the collector lead 2. In the bipolar transistor chip 1, the P-type high concentration collector region 6A is formed on the collector electrode 5, and the P-type low concentration collector region 6B is formed on the high concentration collector region 6A. The low-concentration collector region 6B above the low-concentration collector region 6B.
An N-type base region 7 is formed so as to be surrounded by B, and a P-type emitter region 8 is formed above the base region 7 so as to be surrounded by the base region 7.

【０００６】また、図５に示すように、低濃度コレクタ
領域６Ｂにおけるベース領域７が形成されていない部
分、ベース領域７におけるエミッタ領域８が形成されて
いない部分、及びエミッタ領域８の上には、第１の絶縁
膜９が形成されていると共に、第１の絶縁膜９の内部及
び上部には、ベース領域７と接続されるベース電極１
０、及びエミッタ領域８と接続されるエミッタ電極１１
がそれぞれ形成されている。ベース電極１０に設けられ
たベース・ボンディングパッド１０ａ及びエミッタ電極
１１に設けられたエミッタ・ボンディングパッド１１ａ
の上を除いて、ベース電極１０及びエミッタ電極１１を
含む第１の絶縁膜９の上に第２の絶縁膜１２が形成され
ている。Further, as shown in FIG. 5, a portion of the low concentration collector region 6B where the base region 7 is not formed, a portion of the base region 7 where the emitter region 8 is not formed, and the emitter region 8 are provided. , The first insulating film 9 is formed, and the base electrode 1 connected to the base region 7 is provided inside and on the first insulating film 9.
0, and an emitter electrode 11 connected to the emitter region 8
Are formed respectively. Base bonding pad 10a provided on the base electrode 10 and emitter bonding pad 11a provided on the emitter electrode 11
A second insulating film 12 is formed on the first insulating film 9 including the base electrode 10 and the emitter electrode 11 except for the above.

【０００７】また、図４に示すように、ベース・ボンデ
ィングパッド１０ａとベースリード３とがベースワイヤ
１３により接続されていると共に、エミッタ・ボンディ
ングパッド１１ａとエミッタリード４とがエミッタワイ
ヤ１４により接続されている。Further, as shown in FIG. 4, the base bonding pad 10a and the base lead 3 are connected by the base wire 13, and the emitter bonding pad 11a and the emitter lead 4 are connected by the emitter wire 14. ing.

【０００８】尚、図４において、低濃度コレクタ領域６
Ｂの端部、第１の絶縁膜９におけるベース電極１０とエ
ミッタ電極１１とに挟まれた部分、及び第２の絶縁膜１
２の図示を省略しており、図５において、コレクタリー
ド２の図示を省略している。In FIG. 4, the low concentration collector region 6
B end portion, a portion of the first insulating film 9 between the base electrode 10 and the emitter electrode 11, and the second insulating film 1.
2 is omitted, and in FIG. 5, the collector lead 2 is omitted.

【０００９】第１の従来例においては、バイポーラトラ
ンジスタのコレクタ飽和電圧ＶCE（ｓａｔ）を低くする
ために、エミッタワイヤ１４の抵抗値を小さくする必要
がある。そのため、通常のＬＳＩ又は小信号トランジス
タに用いられる直径２０〜２５μｍ程度のＡｕ線よりも
太い、直径５０〜７０μｍ程度のＡｕ線等をエミッタワ
イヤ１４に用いる方法が利用される。In the first conventional example, it is necessary to reduce the resistance value of the emitter wire 14 in order to reduce the collector saturation voltage V CE (sat) of the bipolar transistor. Therefore, a method of using an Au wire having a diameter of about 50 to 70 μm or the like, which is thicker than an Au wire having a diameter of about 20 to 25 μm and used for an ordinary LSI or a small signal transistor, for the emitter wire 14 is used.

【００１０】しかし、その場合、エミッタワイヤ１４に
用いられる太いワイヤをベースワイヤ１３にも用いよう
とすると、ベース・ボンディングパッド１０ａの面積を
エミッタ・ボンディングパッド１１ａの面積と同等の大
きさにする必要が生じる一方、コレクタ飽和電圧Ｖ
CE（ｓａｔ）の増大を抑制するため、トランジスタ動作
をするチップ有効面積つまりバイポーラトランジスタ・
チップ１におけるエミッタ領域８の面積を小さくできな
いので、ボンディングパッド部を製造コストの高い２層
配線構造にしなければならない。However, in this case, if the thick wire used for the emitter wire 14 is also used for the base wire 13, the area of the base bonding pad 10a must be made equal to the area of the emitter bonding pad 11a. While the collector saturation voltage V
In order to suppress the increase of CE (sat), the chip effective area that operates the transistor, that is, bipolar transistor
Since the area of the emitter region 8 in the chip 1 cannot be reduced, the bonding pad portion must have a two-layer wiring structure with high manufacturing cost.

【００１１】ところで、エミッタ領域８に流れる電流に
比べてベース領域７に流れる電流が小さいため、エミッ
タワイヤ１４における電圧降下に比べてベースワイヤ１
３における電圧降下が小さくなる。このため、エミッタ
ワイヤ１４の抵抗値に比べてベースワイヤ１３の抵抗値
がトランジスタ特性に与える影響は小さくなるので、ベ
ースワイヤ１３の直径をエミッタワイヤ１４の直径に比
べて小さくすることができる。これにより、ボンディン
グパッド部を２層配線構造にする必要がなくなる。By the way, since the current flowing through the base region 7 is smaller than the current flowing through the emitter region 8, the base wire 1 is compared with the voltage drop across the emitter wire 14.
The voltage drop at 3 becomes small. Therefore, the resistance value of the base wire 13 has less influence on the transistor characteristics than the resistance value of the emitter wire 14, so that the diameter of the base wire 13 can be made smaller than the diameter of the emitter wire 14. This eliminates the need for the bonding pad section to have a two-layer wiring structure.

【００１２】以下、第２の従来例に係る樹脂封止型半導
体装置について、図面を参照しながら説明する。A resin-sealed semiconductor device according to the second conventional example will be described below with reference to the drawings.

【００１３】図６及び図７は、ベースワイヤの直径がエ
ミッタワイヤの直径に比べて小さいバイポーラトランジ
スタ・チップが樹脂パッケージにより封止された樹脂封
止型半導体装置の一例を示しており、図６は正面図であ
り、図７は図６におけるVI−VI線の断面図（バイポーラ
トランジスタ・チップの断面図）である。FIGS. 6 and 7 show an example of a resin-sealed semiconductor device in which a bipolar transistor chip in which the diameter of the base wire is smaller than the diameter of the emitter wire is sealed by a resin package. FIG. 7 is a front view, and FIG. 7 is a sectional view taken along line VI-VI in FIG. 6 (a sectional view of a bipolar transistor chip).

【００１４】尚、第２の従来例においては、図４及び図
５に示した第１の従来例に係る樹脂封止型半導体装置と
同一の部材には、同一の符号を付すことにより説明を省
略する。In the second conventional example, the same members as those of the resin-encapsulated semiconductor device according to the first conventional example shown in FIGS. 4 and 5 will be designated by the same reference numerals. Omit it.

【００１５】第２の従来例に係る樹脂封止型半導体装置
が第１の従来例と異なっている点は、図６及び図７に示
すように、ベースワイヤ１３の直径がエミッタワイヤ１
４の直径よりも小さいこと、及びベース・ボンディング
パッド１０ａの面積がエミッタ・ボンディングパッド１
１ａの面積よりも小さいことである。As shown in FIGS. 6 and 7, the resin-sealed semiconductor device according to the second conventional example is different from the first conventional example in that the diameter of the base wire 13 is equal to that of the emitter wire 1.
4 and the area of the base bonding pad 10a is smaller than that of the emitter bonding pad 1.
It is smaller than the area of 1a.

【００１６】しかしながら、第２の従来例においては、
直径の異なる２種類のワイヤを用いてワイヤボンディン
グを行なうため、ワイヤボンダーのキャピラリヘッド
（図示省略）も２種類必要になるので、ワイヤボンディ
ング工程に要する時間が長くなって製造コストが増大す
る。However, in the second conventional example,
Since wire bonding is performed by using two kinds of wires having different diameters, two kinds of capillary heads (not shown) of the wire bonder are also required, which increases the time required for the wire bonding process and increases the manufacturing cost.

【００１７】そこで、コレクタ飽和電圧ＶＣＥ（ｓａ
ｔ）を低減すると共にワイヤボンディングを簡単に行な
うため、エミッタワイヤを太くする代わりに、エミッタ
ワイヤとしてベースワイヤと同じ直径のワイヤを複数本
用いる方法が利用される。Therefore, the collector saturation voltage VCE (sa
In order to reduce t) and simplify wire bonding, a method of using a plurality of wires having the same diameter as the base wire as the emitter wire is used instead of thickening the emitter wire.

【００１８】以下、第３の従来例に係る樹脂封止型半導
体装置について、図面を参照しながら説明する。A resin-sealed semiconductor device according to the third conventional example will be described below with reference to the drawings.

【００１９】図８は、エミッタワイヤとしてベースワイ
ヤと同じ直径のワイヤを複数本、具体的には２本用いた
バイポーラトランジスタ・チップが樹脂パッケージによ
り封止された樹脂封止型半導体装置の正面図である。FIG. 8 is a front view of a resin-sealed semiconductor device in which a bipolar transistor chip using a plurality of wires, specifically, two wires having the same diameter as the base wire as an emitter wire is sealed by a resin package. Is.

【００２０】尚、第３の従来例においては、図６に示し
た第２の従来例に係る樹脂封止型半導体装置と同一の部
材には、同一の符号を付すことにより説明を省略する。Incidentally, in the third conventional example, the same members as those of the resin-sealed semiconductor device according to the second conventional example shown in FIG.

【００２１】第３の従来例に係る樹脂封止型半導体装置
が第２の従来例と異なっている点は、図８に示すよう
に、エミッタ電極１１に第１のエミッタ・ボンディング
パッド１１ａ及び第２のエミッタ・ボンディングパッド
１１ｂが設けられていることであり、また、第１のエミ
ッタ・ボンディングパッド１１ａとエミッタリード４と
が第１のエミッタワイヤ１４Ａにより接続されていると
共に、第２のエミッタ・ボンディングパッド１１ｂとエ
ミッタリード４とが第２のエミッタワイヤ１４Ｂにより
接続されていることである。尚、第１のエミッタワイヤ
１４Ａ及び第２のエミッタワイヤ１４Ｂの直径は、ベー
スワイヤ１３の直径と同じ大きさである。The resin-sealed semiconductor device according to the third conventional example is different from the second conventional example in that, as shown in FIG. 8, the emitter electrode 11 has a first emitter bonding pad 11a and a first emitter bonding pad 11a. The second emitter bonding pad 11b is provided, and the first emitter bonding pad 11a and the emitter lead 4 are connected by the first emitter wire 14A and the second emitter bonding pad 11b is connected. That is, the bonding pad 11b and the emitter lead 4 are connected by the second emitter wire 14B. The diameters of the first emitter wire 14A and the second emitter wire 14B are the same as the diameter of the base wire 13.

【００２２】第３の従来例においては、２本のエミッタ
ワイヤつまり第１のエミッタワイヤ１４Ａ及び第２のエ
ミッタワイヤ１４Ｂを用いているため、コレクタ飽和電
圧ＶＣＥ（ｓａｔ）を低減することができると共に、第
１のエミッタワイヤ１４Ａ及び第２のエミッタワイヤ１
４Ｂの直径がベースワイヤ１３の直径と同じ大きさであ
るため、ワイヤボンディングを簡単に行なうことができ
る。In the third conventional example, since two emitter wires, that is, the first emitter wire 14A and the second emitter wire 14B are used, the collector saturation voltage VCE (sat) can be reduced. , First emitter wire 14A and second emitter wire 1
Since the diameter of 4B is the same as the diameter of the base wire 13, wire bonding can be easily performed.

【００２３】以下、第４の従来例に係る樹脂封止型半導
体装置について、図面を参照しながら説明する。A resin-sealed semiconductor device according to the fourth conventional example will be described below with reference to the drawings.

【００２４】図９は、降圧型ＤＣ−ＤＣコンバータの基
本回路の一例を示している。図９において一点鎖線で囲
まれている、バイポーラトランジスタとショットキーバ
リアダイオードとの接続部分が同一の樹脂パッケージに
より封止された複合素子を形成することにより、半導体
装置の小型軽量化及び実装面積の縮小を実現することが
できる。FIG. 9 shows an example of a basic circuit of the step-down DC-DC converter. By forming a composite element in which the connecting portion between the bipolar transistor and the Schottky barrier diode is enclosed by the same resin package, which is surrounded by the one-dot chain line in FIG. 9, the semiconductor device can be made smaller and lighter and the mounting area can be reduced. Reduction can be realized.

【００２５】図１０は、エミッタワイヤとしてベースワ
イヤと同じ直径のワイヤを２本用いたバイポーラトラン
ジスタ・チップがショットキーバリアダイオード・チッ
プと共に樹脂パッケージにより封止された樹脂封止型半
導体装置の正面図である。FIG. 10 is a front view of a resin-sealed semiconductor device in which a bipolar transistor chip using two wires having the same diameter as a base wire as an emitter wire is sealed with a Schottky barrier diode chip in a resin package. Is.

【００２６】尚、第４の従来例においては、図８に示し
た第３の従来例に係る樹脂封止型半導体装置と同一の部
材には、同一の符号を付すことにより説明を省略する。
また、図１０において、バイポーラトランジスタ・チッ
プ及びショットキーバリアダイオード・チップを封止す
る樹脂パッケージを一点鎖線で示している。Incidentally, in the fourth conventional example, the same members as those of the resin-sealed semiconductor device according to the third conventional example shown in FIG.
Further, in FIG. 10, a resin package for encapsulating the bipolar transistor chip and the Schottky barrier diode chip is shown by a chain line.

【００２７】図１０に示すように、ベースリード３及び
エミッタリード４が、バイポーラトランジスタ・チップ
１の一辺と対向して並ぶように配置されている。ベース
リード３とベース・ボンディングパッド１０ａとがベー
スワイヤ１３により接続されており、エミッタリード４
と第１のエミッタ・ボンディングパッド１１ａとが第１
のエミッタワイヤ１４Ａにより接続されており、エミッ
タリード４と第２のエミッタ・ボンディングパッド１１
ｂとが第２のエミッタワイヤ１４Ｂにより接続されてい
る。尚、第１のエミッタワイヤ１４Ａ及び第２のエミッ
タワイヤ１４Ｂの直径は、ベースワイヤ１３の直径と同
じ大きさである。As shown in FIG. 10, the base lead 3 and the emitter lead 4 are arranged so as to be arranged opposite to one side of the bipolar transistor chip 1. The base lead 3 and the base bonding pad 10a are connected by the base wire 13, and the emitter lead 4
And the first emitter bonding pad 11a are the first
Connected by an emitter wire 14A of the emitter lead 4 and the second emitter bonding pad 11
b is connected to the second emitter wire 14B. The diameters of the first emitter wire 14A and the second emitter wire 14B are the same as the diameter of the base wire 13.

【００２８】また、図１０に示すように、ショットキー
バリアダイオード・チップ１５がバイポーラトランジス
タ・チップ１の他辺と対向するように配置されており、
また、ショットキーバリアダイオード・チップ１５がそ
の下面においてカソードリード１６により保持されてい
ると共に、バイポーラトランジスタ・チップ１の一辺側
においてアノードリード１７がショットキーバリアダイ
オード・チップ１５の一辺と対向するように配置されて
いる。ベースリード３、エミッタリード４及びアノード
リード１７は、それぞれ樹脂パッケージの一側面から樹
脂パッケージの外部へ導出されていると共に、コレクタ
リード２及びカソードリード１６は、それぞれ樹脂パッ
ケージにおける一側面と対向する他の側面から樹脂パッ
ケージの外部へ導出されている。すなわち、第４の従来
例に係る樹脂封止型半導体装置は、コレクタリード２、
ベースリード３、エミッタリード４、カソードリード１
６及びアノードリード１７がそれぞれ樹脂パッケージの
外部へ導出されてなる５端子を有する樹脂封止型半導体
装置である。As shown in FIG. 10, the Schottky barrier diode chip 15 is arranged so as to face the other side of the bipolar transistor chip 1.
Further, the Schottky barrier diode chip 15 is held by the cathode lead 16 on its lower surface, and the anode lead 17 on one side of the bipolar transistor chip 1 faces the one side of the Schottky barrier diode chip 15. It is arranged. The base lead 3, the emitter lead 4, and the anode lead 17 are respectively led out from one side surface of the resin package to the outside of the resin package, and the collector lead 2 and the cathode lead 16 respectively face one side surface of the resin package. Is led out to the outside of the resin package. That is, the resin-sealed semiconductor device according to the fourth conventional example has the collector lead 2,
Base lead 3, emitter lead 4, cathode lead 1
6 and the anode lead 17 are resin-sealed semiconductor devices having 5 terminals respectively led out of the resin package.

【００２９】ショットキーバリアダイオード・チップ１
５の下面には、クロム又は銀等からなり、カソードリー
ド１６と接続されるカソード電極（図示省略）が形成さ
れている。また、ショットキーバリアダイオード・チッ
プ１５においては、カソード電極の上にＮ型のカソード
領域（図示省略）が形成されており、カソード領域の上
にＮ型のアノード領域（図示省略）が形成されており、
アノード領域の上にアノード電極１８が形成されてい
る。アノード電極１８に設けられたアノード・ボンディ
ングパッド１８ａとアノードリード１７とがアノードワ
イヤ１９により接続されている。Schottky barrier diode chip 1
A cathode electrode (not shown) made of chromium, silver or the like and connected to the cathode lead 16 is formed on the lower surface of 5. In the Schottky barrier diode chip 15, an N type cathode region (not shown) is formed on the cathode electrode, and an N type anode region (not shown) is formed on the cathode region. Cage,
An anode electrode 18 is formed on the anode region. The anode bonding pad 18 a provided on the anode electrode 18 and the anode lead 17 are connected by an anode wire 19.

【００３０】[0030]

【発明が解決しようとする課題】しかしながら、第４の
従来例においては、図１０に示すように、第１のエミッ
タ・ボンディングパッド１１ａ及び第２のエミッタ・ボ
ンディングパッド１１ｂとエミッタリード４との配置関
係により、第１のエミッタワイヤ１４Ａの長さと第２の
エミッタワイヤ１４Ｂの長さとを等しくできないので、
第１のエミッタワイヤ１４Ａの抵抗値と第２のエミッタ
ワイヤ１４Ｂの抵抗値とを等しくできない。このため、
バイポーラトランジスタ・チップ１に対する電流供給が
不均一になるので、バイポーラトランジスタ・チップ１
のトランジスタ動作がチップ面内において不均一になっ
て、コレクタ飽和電圧ＶＣＥ（ｓａｔ）又はスイッチン
グ時間等のトランジスタ特性が不均一になるという問題
が生じる。However, in the fourth conventional example, as shown in FIG. 10, the arrangement of the first emitter bonding pad 11a and the second emitter bonding pad 11b and the emitter lead 4 is arranged. Due to the relationship, the length of the first emitter wire 14A and the length of the second emitter wire 14B cannot be made equal,
The resistance value of the first emitter wire 14A and the resistance value of the second emitter wire 14B cannot be made equal. For this reason,
Since the current supply to the bipolar transistor chip 1 becomes uneven, the bipolar transistor chip 1
However, the transistor operation becomes uneven in the plane of the chip, and the transistor characteristics such as the collector saturation voltage VCE (sat) or the switching time become uneven.

【００３１】また、第４の従来例においては、２本のエ
ミッタワイヤ、つまり第１のエミッタワイヤ１４Ａと第
２のエミッタワイヤ１４Ｂとが接近しているため、ワイ
ヤボンディング工程において１本目のエミッタワイヤを
ボンディングした後、２本目のエミッタワイヤをボンデ
ィングする際に、１本目のエミッタワイヤにワイヤボン
ダーのキャピラリヘッドが接触して損傷が生じる場合が
ある。Further, in the fourth conventional example, since the two emitter wires, that is, the first emitter wire 14A and the second emitter wire 14B are close to each other, the first emitter wire in the wire bonding step. When the second emitter wire is bonded after bonding, the capillary head of the wire bonder may come into contact with the first emitter wire to cause damage.

【００３２】前記に鑑み、本発明は、半導体チップとリ
ードとを電気的に接続するワイヤの抵抗値を等しくでき
るようにすると共にワイヤを確実に接続できるようにす
ることを目的とする。In view of the above, it is an object of the present invention to make it possible to make the resistance values of the wires electrically connecting the semiconductor chip and the leads equal and to surely connect the wires.

【００３３】[0033]

【００３４】[0034]

【００３５】[0035]

【００３６】[0036]

【００３７】[0037]

【００３８】[0038]

【課題を解決するための手段】 前記の目的を達成するた
め、 本発明に係る樹脂封止型半導体装置は、第１導電型
の半導体層からなるコレクタ領域と、コレクタ領域の上
部に該コレクタ領域に囲まれるように形成され、第２導
電型の半導体層からなるベース領域と、ベース領域の上
部に該ベース領域に囲まれるように形成され、第１導電
型の半導体層からなるエミッタ領域とを有するバイポー
ラトランジスタ・チップが樹脂パッケージにより封止さ
れた樹脂封止型半導体装置を前提とし、バイポーラトラ
ンジスタ・チップは矩形状であり、バイポーラトランジ
スタ・チップをその下面において保持するコレクタリー
ドと、バイポーラトランジスタ・チップの一の長辺と対
向するように配置されたエミッタリードと、エミッタ領
域とエミッタリードとを電気的に接続し、互いに同一の
直径を有する複数のエミッタワイヤと、バイポーラトラ
ンジスタ・チップの一の長辺と対向するように配置され
たベースリードと、ベース領域とベースリードとを電気
的に接続し、複数のエミッタワイヤと同一の直径を有す
るベースワイヤと、バイポーラトランジスタ・チップ、
コレクタリード、エミッタリード、複数のエミッタワイ
ヤ、ベースリード及びベースワイヤを封止する樹脂パッ
ケージとを備え、バイポーラトランジスタ・チップにお
ける複数のエミッタワイヤのそれぞれが接続されている
複数のエミッタワイヤ接続部は、バイポーラトランジス
タ・チップの長辺に沿って並ぶように配置されている。 Means for Solving the Problems] was to achieve the object of the
Therefore, a resin- encapsulated semiconductor device according to the present invention includes a collector region formed of a semiconductor layer of a first conductivity type and a second conductivity type semiconductor layer formed on the collector region so as to be surrounded by the collector region. A bipolar transistor chip having a base region made of, and an emitter region formed on the base region so as to be surrounded by the base region and made of a semiconductor layer of the first conductivity type is sealed with a resin package. Assuming a static semiconductor device, the bipolar transistor chip has a rectangular shape, and the collector lead for holding the bipolar transistor chip on its lower surface and the emitter arranged so as to face one long side of the bipolar transistor chip. A plurality of leads that electrically connect the lead, the emitter region and the emitter lead, and have the same diameter as each other. A base wire having the same diameter as the plurality of emitter wires, electrically connecting the emitter wire, the base lead arranged to face one long side of the bipolar transistor chip, the base region and the base lead. And a bipolar transistor chip,
A plurality of emitter wire connecting portions, each of which has a collector lead, an emitter lead, a plurality of emitter wires, a base lead, and a resin package for sealing the base wire, and to which each of the plurality of emitter wires in the bipolar transistor chip are connected are The bipolar transistor chips are arranged side by side along the long side.

【００３９】本発明の樹脂封止型半導体装置によると、
矩形状のバイポーラトランジスタ・チップにおける複数
のエミッタワイヤ接続部がバイポーラトランジスタ・チ
ップの長辺に沿って並ぶように配置されていると共に、
エミッタワイヤ接続部と電気的に接続されるエミッタリ
ードがバイポーラトランジスタ・チップの長辺と対向す
るように配置されているため、各エミッタワイヤ接続部
とエミッタリードとの間の距離が等しくなり、また、各
エミッタワイヤ接続部同士の間隔を拡げることができる
と共に各エミッタワイヤ同士の間隔を各エミッタワイヤ
接続部同士の間隔程度に保つことができる。According to the resin-sealed semiconductor device of the present invention ,
A plurality of emitter wire connection parts in a rectangular bipolar transistor chip are arranged so as to line up along the long side of the bipolar transistor chip, and
Since the emitter leads electrically connected to the emitter wire connection parts are arranged to face the long sides of the bipolar transistor chip, the distance between each emitter wire connection part and the emitter lead becomes equal, and It is possible to widen the interval between the emitter wire connecting portions and maintain the distance between the emitter wires approximately equal to the distance between the emitter wire connecting portions.

【００４０】本発明の樹脂封止型半導体装置において、
バイポーラトランジスタ・チップにおけるベースワイヤ
が接続されているベースワイヤ接続部は、複数のエミッ
タワイヤ接続部が並ぶ線上に配置されていることが好ま
しい。In the resin-sealed semiconductor device of the present invention ,
The base wire connecting portion to which the base wire of the bipolar transistor chip is connected is preferably arranged on a line where a plurality of emitter wire connecting portions are arranged.

【００４１】本発明の樹脂封止型半導体装置において、
複数のエミッタワイヤ接続部は一対のエミッタワイヤ接
続部であり、該一対のエミッタワイヤ接続部のうちのバ
イポーラトランジスタ・チップの短辺に近い方の一のエ
ミッタワイヤ接続部と他のエミッタワイヤ接続部との距
離は、一のエミッタワイヤ接続部とバイポーラトランジ
スタ・チップの短辺との距離の約２倍以上であることが
好ましい。In the resin-sealed semiconductor device of the present invention ,
The plurality of emitter wire connecting portions are a pair of emitter wire connecting portions, and one emitter wire connecting portion closer to the short side of the bipolar transistor chip of the pair of emitter wire connecting portions and another emitter wire connecting portion. Preferably, the distance between and is about twice or more the distance between one emitter wire connection and the short side of the bipolar transistor chip.

【００４２】[0042]

【発明の実施の形態】以下、本発明の一実施形態に係る
樹脂封止型半導体装置について、図面を参照しながら説
明する。DETAILED DESCRIPTION OF THE INVENTION A resin-sealed semiconductor device according to an embodiment of the present invention will be described below with reference to the drawings.

【００４３】図１及び図２は、バイポーラトランジスタ
・チップがショットキーバリアダイオード・チップと共
に樹脂パッケージにより封止された樹脂封止型半導体装
置の一例を示しており、図１は正面図であり、図２は図
１におけるＩ−Ｉ線の断面図（バイポーラトランジスタ
・チップの断面図）である。尚、図１において、バイポ
ーラトランジスタ・チップ及びショットキーバリアダイ
オード・チップを封止する樹脂パッケージを一点鎖線で
示している。1 and 2 show an example of a resin-sealed semiconductor device in which a bipolar transistor chip and a Schottky barrier diode chip are sealed in a resin package, and FIG. 1 is a front view. FIG. 2 is a sectional view taken along line I-I in FIG. 1 (a sectional view of a bipolar transistor chip). In FIG. 1, a resin package for encapsulating the bipolar transistor chip and the Schottky barrier diode chip is shown by a chain line.

【００４４】図１に示すように、矩形状、例えば０．７
×１．２（ｍｍ）のサイズでＰＮＰ型のバイポーラトラ
ンジスタ・チップ１がその下面においてコレクタリード
２により保持されていると共に、バイポーラトランジス
タ・チップ１の一の長辺と対向して並ぶように、ベース
リード３及びエミッタリード４が配置されている。As shown in FIG. 1, a rectangular shape, for example, 0.7
The PNP type bipolar transistor chip 1 having a size of × 1.2 (mm) is held by the collector lead 2 on the lower surface thereof, and is aligned so as to face one long side of the bipolar transistor chip 1. A base lead 3 and an emitter lead 4 are arranged.

【００４５】図２に示すように、バイポーラトランジス
タ・チップ１の下面には、クロム又は銀等からなり、コ
レクタリード２と接続されるコレクタ電極５が形成され
ている。また、バイポーラトランジスタ・チップ１にお
いては、コレクタ電極５の上にＰ型の高濃度コレクタ領
域６Ａが形成されており、高濃度コレクタ領域６Ａの上
にＰ型の低濃度コレクタ領域６Ｂが形成されており、低
濃度コレクタ領域６Ｂの上部に該低濃度コレクタ領域６
Ｂに囲まれるようにＮ型のベース領域７が形成されてお
り、ベース領域７の上部に該ベース領域７に囲まれるよ
うにＰ型のエミッタ領域８が形成されている。As shown in FIG. 2, on the lower surface of the bipolar transistor chip 1, there is formed a collector electrode 5 made of chromium, silver or the like and connected to the collector lead 2. In the bipolar transistor chip 1, the P-type high concentration collector region 6A is formed on the collector electrode 5, and the P-type low concentration collector region 6B is formed on the high concentration collector region 6A. The low-concentration collector region 6B above the low-concentration collector region 6B.
An N-type base region 7 is formed so as to be surrounded by B, and a P-type emitter region 8 is formed above the base region 7 so as to be surrounded by the base region 7.

【００４６】また、図２に示すように、低濃度コレクタ
領域６Ｂにおけるベース領域７が形成されていない部
分、ベース領域７におけるエミッタ領域８が形成されて
いない部分、及びエミッタ領域８の上には、第１の絶縁
膜９が形成されていると共に、第１の絶縁膜９の内部及
び上部には、ベース領域７と接続されるベース電極１
０、及びエミッタ領域８と接続されるエミッタ電極１１
がそれぞれ形成されている。ベース電極１０に設けられ
たベース・ボンディングパッド１０ａ、並びにエミッタ
電極１１に設けられた第１のエミッタ・ボンディングパ
ッド１１ａ及び第２のエミッタ・ボンディングパッド１
１ｂの上を除いて、ベース電極１０及びエミッタ電極１
１を含む第１の絶縁膜９の上に第２の絶縁膜１２が形成
されている。As shown in FIG. 2, the lightly-doped collector region 6B has a portion where the base region 7 is not formed, a portion of the base region 7 where the emitter region 8 is not formed, and above the emitter region 8. , The first insulating film 9 is formed, and the base electrode 1 connected to the base region 7 is provided inside and on the first insulating film 9.
0, and an emitter electrode 11 connected to the emitter region 8
Are formed respectively. A base bonding pad 10a provided on the base electrode 10, and a first emitter bonding pad 11a and a second emitter bonding pad 1 provided on the emitter electrode 11
Base electrode 10 and emitter electrode 1 except on top of 1b
The second insulating film 12 is formed on the first insulating film 9 containing 1.

【００４７】本実施形態に係る樹脂封止型半導体装置の
特徴として、図１に示すように、ベース・ボンディング
パッド１０ａ、第１のエミッタ・ボンディングパッド１
１ａ及び第２のエミッタ・ボンディングパッド１１ｂ
は、バイポーラトランジスタ・チップ１の長辺に沿って
並ぶように配置されている。As shown in FIG. 1, the resin-encapsulated semiconductor device according to this embodiment has a base bonding pad 10a and a first emitter bonding pad 1 as shown in FIG.
1a and second emitter bonding pad 11b
Are arranged side by side along the long side of the bipolar transistor chip 1.

【００４８】また、図１に示すように、ベース・ボンデ
ィングパッド１０ａとベースリード３とがベースワイヤ
１３により接続されており、第１のエミッタ・ボンディ
ングパッド１１ａとエミッタリード４とが第１のエミッ
タワイヤ１４Ａにより接続されており、第２のエミッタ
・ボンディングパッド１１ｂとエミッタリード４とが第
２のエミッタワイヤ１４Ｂにより接続されている。ベー
スワイヤ１３、第１のエミッタワイヤ１４Ａ及び第２の
エミッタワイヤ１４Ｂの直径は同じ大きさである。Further, as shown in FIG. 1, the base bonding pad 10a and the base lead 3 are connected by the base wire 13, and the first emitter bonding pad 11a and the emitter lead 4 are connected to the first emitter. The second emitter bonding pad 11b and the emitter lead 4 are connected by the wire 14A and the second emitter wire 14B. The diameters of the base wire 13, the first emitter wire 14A and the second emitter wire 14B are the same.

【００４９】尚、図１において、低濃度コレクタ領域６
Ｂの端部、第１の絶縁膜９におけるベース電極１０とエ
ミッタ電極１１とに挟まれた部分、及び第２の絶縁膜１
２の図示を省略しており、図２において、コレクタリー
ド２の図示を省略している。In FIG. 1, the low concentration collector region 6
B end portion, a portion of the first insulating film 9 between the base electrode 10 and the emitter electrode 11, and the second insulating film 1.
2 is omitted, and in FIG. 2, the collector lead 2 is omitted.

【００５０】さらに、図１に示すように、例えば０．７
×０．７（ｍｍ）のサイズのショットキーバリアダイオ
ード・チップ１５が、バイポーラトランジスタ・チップ
１の短辺と対向するように配置されており、また、ショ
ットキーバリアダイオード・チップ１５がその下面にお
いてカソードリード１６により保持されていると共に、
バイポーラトランジスタ・チップ１の一の長辺側におい
てアノードリード１７がショットキーバリアダイオード
・チップ１５の一辺と対向するように配置されている。
ベースリード３、エミッタリード４及びアノードリード
１７は、それぞれ樹脂パッケージにおけるバイポーラト
ランジスタ・チップ１の一の長辺側から樹脂パッケージ
の外部へ導出されていると共に、コレクタリード２及び
カソードリード１６は、それぞれ樹脂パッケージにおけ
るバイポーラトランジスタ・チップ１の他の長辺側から
樹脂パッケージの外部へ導出されている。すなわち、本
実施形態に係る樹脂封止型半導体装置は、コレクタリー
ド２、ベースリード３、エミッタリード４、カソードリ
ード１６及びアノードリード１７がそれぞれ樹脂パッケ
ージの外部へ導出されてなる５端子を有する樹脂封止型
半導体装置である。Further, as shown in FIG. 1, for example, 0.7
A Schottky barrier diode chip 15 having a size of × 0.7 (mm) is arranged so as to face the short side of the bipolar transistor chip 1, and the Schottky barrier diode chip 15 is provided on the lower surface thereof. While being held by the cathode lead 16,
On one long side of the bipolar transistor chip 1, the anode lead 17 is arranged so as to face one side of the Schottky barrier diode chip 15.
The base lead 3, the emitter lead 4, and the anode lead 17 are led out to the outside of the resin package from one long side of the bipolar transistor chip 1 in the resin package, and the collector lead 2 and the cathode lead 16 are respectively It is led out from the other long side of the bipolar transistor chip 1 in the resin package to the outside of the resin package. That is, the resin-sealed semiconductor device according to the present embodiment is a resin having five terminals in which the collector lead 2, the base lead 3, the emitter lead 4, the cathode lead 16 and the anode lead 17 are respectively led out of the resin package. It is a sealed semiconductor device.

【００５１】ショットキーバリアダイオード・チップ１
５の下面には、クロム又は銀等からなり、カソードリー
ド１６と接続されるカソード電極（図示省略）が形成さ
れている。また、ショットキーバリアダイオード・チッ
プ１５においては、カソード電極の上にＮ型のカソード
領域（図示省略）が形成されており、カソード領域の上
にＮ型のアノード領域（図示省略）が形成されており、
アノード領域の上にアノード電極１８が形成されてい
る。アノード電極１８に設けられたアノード・ボンディ
ングパッド１８ａとアノードリード１７とがアノードワ
イヤ１９により接続されている。Schottky barrier diode chip 1
A cathode electrode (not shown) made of chromium, silver or the like and connected to the cathode lead 16 is formed on the lower surface of 5. In the Schottky barrier diode chip 15, an N type cathode region (not shown) is formed on the cathode electrode, and an N type anode region (not shown) is formed on the cathode region. Cage,
An anode electrode 18 is formed on the anode region. The anode bonding pad 18 a provided on the anode electrode 18 and the anode lead 17 are connected by an anode wire 19.

【００５２】尚、アノード・ボンディングパッド１８ａ
は、バイポーラトランジスタ・チップ１におけるベース
・ボンディングパッド１０ａ、第１のエミッタ・ボンデ
ィングパッド１１ａ及び第２のエミッタ・ボンディング
パッド１１ｂが並ぶ線上に配置されている。The anode / bonding pad 18a
Are arranged on a line in which the base bonding pad 10a, the first emitter bonding pad 11a, and the second emitter bonding pad 11b of the bipolar transistor chip 1 are lined up.

【００５３】以下、本実施形態に係る樹脂封止型半導体
装置の製造方法について、図１及び図２を参照しながら
説明する。The method for manufacturing the resin-sealed semiconductor device according to this embodiment will be described below with reference to FIGS.

【００５４】まず、バイポーラトランジスタ・チップ１
を作成するため、１０ｃｍ（４インチ）径の円形のシリ
コン基板に例えばボロン等のＰ型不純物を高濃度でドー
プすることにより形成され、０．０１８Ω・ｃｍ以下の
比抵抗を有する高濃度コレクタ領域６Ａの上に例えばエ
ピタキシャル層を形成した後、該エピタキシャル層に例
えばボロン等のＰ型不純物をドープして、０．５〜１０
Ω・ｃｍの比抵抗を有する低濃度コレクタ領域６Ｂを形
成する。First, the bipolar transistor chip 1
To form a high concentration collector region having a resistivity of 0.018 Ω · cm or less, which is formed by doping a circular silicon substrate having a diameter of 10 cm (4 inches) with a P type impurity such as boron at a high concentration. After forming, for example, an epitaxial layer on 6A, the epitaxial layer is doped with a P-type impurity such as boron to form 0.5 to 10
A low concentration collector region 6B having a specific resistance of Ω · cm is formed.

【００５５】次に、低濃度コレクタ領域６Ｂに例えばリ
ン等のＮ型不純物を選択的に拡散させることにより、低
濃度コレクタ領域６Ｂの上部に該低濃度コレクタ領域６
Ｂに囲まれるようにベース領域７を形成した後、ベース
領域７に例えばボロン等のＰ型不純物を選択的にドープ
することにより、ベース領域７の上部に該ベース領域７
に囲まれるようにエミッタ領域８を形成する。Next, by selectively diffusing N-type impurities such as phosphorus into the low concentration collector region 6B, the low concentration collector region 6B is formed on the low concentration collector region 6B.
After forming the base region 7 so as to be surrounded by B, the base region 7 is selectively doped with a P-type impurity such as boron, so that the base region 7 is formed above the base region 7.
The emitter region 8 is formed so as to be surrounded by.

【００５６】次に、低濃度コレクタ領域６Ｂにおけるベ
ース領域７が形成されていない部分、ベース領域７にお
けるエミッタ領域８が形成されていない部分、及びエミ
ッタ領域８の上に堆積された第１の絶縁膜９に、ベース
領域７及びエミッタ領域８にそれぞれ通じる接続孔を形
成した後、該接続孔を含む第１の絶縁膜９の上に全面に
亘って例えばアルミニウム合金等の金属膜を堆積し、そ
の後、該金属膜をパターニングしてベース領域７と接続
されるベース電極１０、及びエミッタ領域８と接続され
るエミッタ電極１１を第１の絶縁膜９の内部及び上部に
それぞれ形成する。Next, a portion of the low concentration collector region 6B where the base region 7 is not formed, a portion of the base region 7 where the emitter region 8 is not formed, and the first insulating film deposited on the emitter region 8 are formed. After forming connection holes in the film 9 respectively communicating with the base region 7 and the emitter region 8, a metal film such as an aluminum alloy is deposited over the entire surface of the first insulating film 9 including the connection holes, Then, the metal film is patterned to form a base electrode 10 connected to the base region 7 and an emitter electrode 11 connected to the emitter region 8 inside and above the first insulating film 9, respectively.

【００５７】次に、シリコン基板つまり高濃度コレクタ
領域６Ａの下面に、例えばクロム又は銀等の金属層から
なるコレクタ電極５を形成した後、シリコン基板から所
定のチップサイズを有するバイポーラトランジスタ・チ
ップ１を切り出す。Next, after the collector electrode 5 made of a metal layer such as chromium or silver is formed on the lower surface of the silicon substrate, that is, the high-concentration collector region 6A, the bipolar transistor chip 1 having a predetermined chip size is formed from the silicon substrate. Cut out.

【００５８】また、ショットキーバリアダイオード・チ
ップ１５を作成するため、１０ｃｍ（４インチ）径の円
形のシリコン基板に例えばアンチモン等のＮ型不純物を
高濃度でドープすることにより形成され、０．０１８Ω
・ｃｍ以下の比抵抗を有するカソード領域（図示省略）
の上に例えばエピタキシャル層を形成した後、該エピタ
キシャル層に例えばリン又は砒素等のＮ型不純物をドー
プして、１〜１０Ω・ｃｍの比抵抗を有するアノード領
域を形成し、その後、アノード領域の上に金属膜を堆積
してアノード電極１８を形成する。Further, in order to form the Schottky barrier diode chip 15, it is formed by doping a circular silicon substrate having a diameter of 10 cm (4 inches) with N-type impurities such as antimony at a high concentration.
・ Cathode region with a specific resistance of cm or less (not shown)
For example, after forming an epitaxial layer thereon, the epitaxial layer is doped with an N-type impurity such as phosphorus or arsenic to form an anode region having a specific resistance of 1 to 10 Ω · cm. A metal film is deposited on the anode to form the anode electrode 18.

【００５９】次に、シリコン基板つまりカソード領域の
下面に、例えばクロム又は銀等の金属層からなるカソー
ド電極（図示省略）を形成した後、シリコン基板から所
定のチップサイズを有するショットキーバリアダイオー
ド・チップ１５を切り出す。Next, after forming a cathode electrode (not shown) made of a metal layer such as chromium or silver on the lower surface of the silicon substrate, that is, the cathode region, a Schottky barrier diode having a predetermined chip size is formed from the silicon substrate. Cut out the chip 15.

【００６０】そして、バイポーラトランジスタ・チップ
１をコレクタリード２にダイボンディングすると共に、
ショットキーバリアダイオード・チップ１５をカソード
リード１６にダイボンディングした後、ベース電極１０
に設けられたベース・ボンディングパッド１０ａとベー
スリード３とをベースワイヤ１３により接続し、エミッ
タ電極１１に設けられた第１のエミッタ・ボンディング
パッド１１ａとエミッタリード４とを第１のエミッタワ
イヤ１４Ａにより接続し、エミッタ電極１１に設けられ
た第２のエミッタ・ボンディングパッド１１ｂとエミッ
タリード４とを第２のエミッタワイヤ１４Ｂにより接続
し、アノード電極１８に設けられたアノード・ボンディ
ングパッド１８ａとアノードリード１７とをアノードワ
イヤ１９により接続する。その後、バイポーラトランジ
スタ・チップ１及びショットキーバリアダイオード・チ
ップ１５等を樹脂パッケージにより封止する。Then, the bipolar transistor chip 1 is die-bonded to the collector lead 2 and
After die-bonding the Schottky barrier diode chip 15 to the cathode lead 16, the base electrode 10
The base bonding pad 10a and the base lead 3 provided on the base electrode 3 are connected by the base wire 13, and the first emitter bonding pad 11a and the emitter lead 4 provided on the emitter electrode 11 are connected by the first emitter wire 14A. The second emitter bonding pad 11b provided on the emitter electrode 11 and the emitter lead 4 are connected by the second emitter wire 14B, and the anode bonding pad 18a provided on the anode electrode 18 and the anode lead 17 are connected. And the anode wire 19 are connected to each other. After that, the bipolar transistor chip 1, the Schottky barrier diode chip 15 and the like are sealed with a resin package.

【００６１】本実施形態に係る樹脂封止型半導体装置に
よると、矩形状のバイポーラトランジスタ・チップ１に
おける第１のエミッタ・ボンディングパッド１１ａ及び
第２のエミッタ・ボンディングパッド１１ｂが、バイポ
ーラトランジスタ・チップ１の長辺に沿って並ぶように
配置されていると共に、エミッタリード４がバイポーラ
トランジスタ・チップ１の長辺と対向するように配置さ
れているため、第１のエミッタ・ボンディングパッド１
１ａ及び第２のエミッタ・ボンディングパッド１１ｂの
それぞれとエミッタリード４との間の距離が等しくなる
ので、第１のエミッタワイヤ１４Ａの長さつまり抵抗値
と第２のエミッタワイヤ１４Ｂの長さつまり抵抗値とを
等しくできる。このため、バイポーラトランジスタ・チ
ップ１に対する電流供給が均一になるので、バイポーラ
トランジスタの動作がチップ面内において均一になっ
て、コレクタ飽和電圧ＶＣＥ（ｓａｔ）又はスイッチン
グ時間等のトランジスタ特性が均一になる。According to the resin-sealed semiconductor device of this embodiment, the first emitter bonding pad 11a and the second emitter bonding pad 11b of the rectangular bipolar transistor chip 1 are the bipolar transistor chip 1 Of the first emitter bonding pad 1 because the emitter leads 4 are arranged so as to face the long sides of the bipolar transistor chip 1 while being arranged along the long sides of the first emitter bonding pad 1.
Since the distance between the emitter lead 4 and each of the first and second emitter bonding pads 11b is equal, the length or resistance of the first emitter wire 14A and the length or resistance of the second emitter wire 14B are equal. Can be equal to the value. Therefore, since the current supply to the bipolar transistor chip 1 becomes uniform, the operation of the bipolar transistor becomes uniform in the chip surface, and the transistor characteristics such as the collector saturation voltage VCE (sat) or the switching time become uniform.

【００６２】また、本実施形態に係る樹脂封止型半導体
装置によると、矩形状のバイポーラトランジスタ・チッ
プ１における第１のエミッタ・ボンディングパッド１１
ａ及び第２のエミッタ・ボンディングパッド１１ｂが、
バイポーラトランジスタ・チップ１の長辺に沿って並ぶ
ように配置されていると共に、エミッタリード４がバイ
ポーラトランジスタ・チップ１の長辺と対向するように
配置されているため、第１のエミッタ・ボンディングパ
ッド１１ａと第２のエミッタ・ボンディングパッド１１
ｂとの間隔を拡げることができると共に、第１のエミッ
タワイヤ１４Ａと第２のエミッタワイヤ１４Ｂとの間隔
を、第１のエミッタ・ボンディングパッド１１ａと第２
のエミッタ・ボンディングパッド１１ｂとの間隔程度に
保つことができる。このため、第１のエミッタワイヤ１
４Ａと第２のエミッタワイヤ１４Ｂとの間隔を拡げるこ
とができるので、第１のエミッタワイヤ１４Ａ及び第２
のエミッタワイヤ１４Ｂを確実に接続することができ
る。Further, according to the resin-sealed semiconductor device of this embodiment, the first emitter bonding pad 11 in the rectangular bipolar transistor chip 1 is used.
a and the second emitter bonding pad 11b are
The first emitter bonding pad is arranged so as to be arranged along the long side of the bipolar transistor chip 1 and the emitter lead 4 is arranged so as to face the long side of the bipolar transistor chip 1. 11a and second emitter bonding pad 11
The distance between the first emitter wire 14A and the second emitter wire 14B can be increased by increasing the distance between the first emitter wire 14A and the second emitter wire 14B.
It is possible to keep the distance to the emitter / bonding pad 11b. Therefore, the first emitter wire 1
Since the distance between 4A and the second emitter wire 14B can be increased, the first emitter wire 14A and the second emitter wire 14B
The emitter wire 14B can be reliably connected.

【００６３】また、本実施形態に係る樹脂封止型半導体
装置によると、ベース・ボンディングパッド１０ａ、第
１のエミッタ・ボンディングパッド１１ａ、第２のエミ
ッタ・ボンディングパッド１１ｂ及びアノード・ボンデ
ィングパッド１８ａが同じ線上に並んでいるため、ベー
ス・ボンディングパッド１０ａ、第１のエミッタ・ボン
ディングパッド１１ａ、第２のエミッタ・ボンディング
パッド１１ｂ及びアノード・ボンディングパッド１８ａ
に、それぞれベースワイヤ１３、第１のエミッタワイヤ
１４Ａ、第２のエミッタワイヤ１４Ｂ及びアノードワイ
ヤ１９を簡単に接続することができる。According to the resin-sealed semiconductor device of this embodiment, the base bonding pad 10a, the first emitter bonding pad 11a, the second emitter bonding pad 11b, and the anode bonding pad 18a are the same. Since they are arranged on the line, the base bonding pad 10a, the first emitter bonding pad 11a, the second emitter bonding pad 11b, and the anode bonding pad 18a.
The base wire 13, the first emitter wire 14A, the second emitter wire 14B, and the anode wire 19 can be easily connected to each other.

【００６４】尚、本実施形態に係る樹脂封止型半導体装
置において、第１のエミッタ・ボンディングパッド１１
ａと第２のエミッタ・ボンディングパッド１１ｂとの距
離が、第２のエミッタ・ボンディングパッド１１ｂとバ
イポーラトランジスタ・チップ１の短辺との距離の約２
倍以上であると、バイポーラトランジスタ・チップ１の
全体から電流が均一に導出されるため、コレクタ飽和電
圧ＶＣＥ（ｓａｔ）が均一になる。In the resin-sealed semiconductor device according to this embodiment, the first emitter / bonding pad 11 is used.
The distance between a and the second emitter bonding pad 11b is about 2 times the distance between the second emitter bonding pad 11b and the short side of the bipolar transistor chip 1.
If it is more than twice, the current is uniformly derived from the entire bipolar transistor chip 1, so that the collector saturation voltage VCE (sat) becomes uniform.

【００６５】また、本実施形態に係る樹脂封止型半導体
装置において、ＰＮＰ型のバイポーラトランジスタを用
いたが、これに代えて、ＮＰＮ型のバイポーラトランジ
スタを用いても同等の効果が得られる。Further, although the PNP type bipolar transistor is used in the resin-sealed semiconductor device according to the present embodiment, the same effect can be obtained by using an NPN type bipolar transistor instead.

【００６６】また、本実施形態に係る樹脂封止型半導体
装置において、ベースリード３、エミッタリード４、及
びアノードリード１７がそれぞれバイポーラトランジス
タ・チップ１の一の長辺側に配置されたが、これに限ら
れず、実装される回路基板の配線構成毎に適切なリード
配置を適宜選択することができる。In the resin-sealed semiconductor device according to this embodiment, the base lead 3, the emitter lead 4, and the anode lead 17 are arranged on one long side of the bipolar transistor chip 1, respectively. However, the lead arrangement can be appropriately selected for each wiring configuration of the mounted circuit board.

【００６７】また、本実施形態に係る樹脂封止型半導体
装置において、バイポーラトランジスタ・チップ１にお
いて２つのエミッタ・ボンディングパッドを用いたが、
これに代えて、３つ以上のエミッタ・ボンディングパッ
ドを用いてもよい。In the resin-sealed semiconductor device according to this embodiment, two emitter bonding pads are used in the bipolar transistor chip 1,
Alternatively, more than two emitter bonding pads may be used.

【００６８】また、本実施形態に係る樹脂封止型半導体
装置において、コレクタリード２、ベースリード３、エ
ミッタリード４、カソードリード１６及びアノードリー
ド１７がそれぞれ樹脂パッケージの外部へ導出されてな
る５端子を用いたが、これに代えて、２つのコレクタリ
ードを用いると共に、該２つのコレクタリード、ベース
リード、エミッタリード、カソードリード及びアノード
リードがそれぞれ樹脂パッケージの外部へ導出されてな
る６端子を用いてもよい。このようにすると、半導体装
置の放熱性が向上する。Further, in the resin-sealed semiconductor device according to this embodiment, the collector lead 2, the base lead 3, the emitter lead 4, the cathode lead 16 and the anode lead 17 are each led to the outside of the resin package, and thus have five terminals. Instead of this, two collector leads are used, and a six terminal is used in which the two collector leads, the base lead, the emitter lead, the cathode lead and the anode lead are respectively led out to the outside of the resin package. May be. This improves the heat dissipation of the semiconductor device.

【００６９】また、本実施形態に係る樹脂封止型半導体
装置において、コレクタリード２及びカソードリード１
６としてそれぞれ独立したリードを用いたが、これに代
えて、例えば図３に示すような、コレクタリードとカソ
ードリードとが短絡された共通のリード（図３のコレク
タ・カソード共通リード２０を参照）を用いてもよい。In the resin-sealed semiconductor device according to this embodiment, the collector lead 2 and the cathode lead 1 are also included.
Although independent leads were used as 6, instead of this, a common lead in which the collector lead and the cathode lead are short-circuited as shown in FIG. 3 (see the common collector / cathode lead 20 in FIG. 3). May be used.

【００７０】また、本実施形態に係る樹脂封止型半導体
装置において、バイポーラトランジスタとショットキー
バリアダイオードとの複合素子を用いたが、これに代え
て、例えばソース電極接続用ワイヤを２本有するＭＯＳ
ＦＥＴとショットキーバリアダイオードとの複合素子、
又はトランジスタ同士の複合素子等を用いても同等の効
果が得られる。Further, in the resin-sealed semiconductor device according to the present embodiment, the composite element of the bipolar transistor and the Schottky barrier diode is used, but instead of this, for example, a MOS having two source electrode connecting wires.
Composite element of FET and Schottky barrier diode,
Alternatively, the same effect can be obtained by using a composite element of transistors.

【００７１】[0071]

【発明の効果】第１の樹脂封止型半導体装置によると、
各ワイヤ接続部と他のリードとの間の距離が等しくなる
ため、各ワイヤ接続部と他のリードとを接続する各ワイ
ヤの長さを等しくできるので、各ワイヤの抵抗値を等し
くすることができる。また、各ワイヤ接続部同士の間隔
を拡げることができると共に各ワイヤ同士の間隔を各ワ
イヤ接続部同士の間隔程度に保つことができるため、各
ワイヤ同士の間隔を拡げることができるので、各ワイヤ
を確実に接続することができる。According to the first resin-encapsulated semiconductor device,
Since the distance between each wire connection part and the other lead becomes equal, the length of each wire connecting each wire connection part and the other lead can be made equal, so that the resistance value of each wire can be made equal. it can. In addition, since it is possible to widen the distance between the wire connecting portions and maintain the distance between the wires at about the distance between the wire connecting portions, it is possible to increase the distance between the respective wires. Can be securely connected.

【００７２】第２の樹脂封止型半導体装置によると、各
第１のワイヤ接続部と第３のリードとの間の距離が等し
くなるため、各第１のワイヤ接続部と第３のリードとを
接続する各第１のワイヤの長さを等しくできるので、各
第１のワイヤの抵抗値を等しくすることができる。ま
た、各第１のワイヤ接続部同士の間隔を拡げることがで
きると共に各第１のワイヤ同士の間隔を各第１のワイヤ
接続部同士の間隔程度に保つことができるため、各第１
のワイヤ同士の間隔を拡げることができるので、各第１
のワイヤを確実に接続することができる。According to the second resin-encapsulated semiconductor device, the distances between the first wire connecting portions and the third leads are equal, so that the first wire connecting portions and the third leads are connected to each other. Since the lengths of the respective first wires connecting to each other can be made equal, the resistance values of the respective first wires can be made equal. In addition, since the distance between the first wire connecting portions can be increased and the distance between the first wire portions can be maintained to be about the distance between the first wire connecting portions, the first wire connecting portions can be maintained.
Since the space between the wires can be expanded,
The wire of can be reliably connected.

【００７３】第２の樹脂封止型半導体装置において、第
２の半導体チップにおける第２のワイヤが接続されてい
る第２のワイヤ接続部が、複数の第１のワイヤ接続部が
並ぶ線上に配置されていると、第１のワイヤ接続部及び
第２のワイヤ接続部にそれぞれ第１のワイヤ及び第２の
ワイヤを簡単に接続することができる。In the second resin-encapsulated semiconductor device, the second wire connecting portion to which the second wire of the second semiconductor chip is connected is arranged on the line where the plurality of first wire connecting portions are arranged. Then, the first wire and the second wire can be easily connected to the first wire connecting portion and the second wire connecting portion, respectively.

【００７４】第３の樹脂封止型半導体装置によると、各
エミッタワイヤ接続部とエミッタリードとの間の距離が
等しくなるため、各エミッタワイヤ接続部とエミッタリ
ードとを接続する各エミッタワイヤの長さを等しくでき
るので、各エミッタワイヤの抵抗値を等しくできる。こ
のため、バイポーラトランジスタ・チップに対する電流
供給が均一になるので、バイポーラトランジスタの動作
がチップ面内において均一になって、コレクタ飽和電圧
ＶＣＥ（ｓａｔ）又はスイッチング時間等のトランジス
タ特性が均一になる。また、各エミッタワイヤ接続部同
士の間隔を拡げることができると共に各エミッタワイヤ
同士の間隔を各エミッタワイヤ接続部同士の間隔程度に
保つことができるため、各エミッタワイヤ同士の間隔を
拡げることができるので、各エミッタワイヤを確実に接
続することができる。According to the third resin-sealed semiconductor device, since the distance between each emitter wire connecting portion and the emitter lead becomes equal, the length of each emitter wire connecting each emitter wire connecting portion and the emitter lead is increased. Since the heights can be made equal, the resistance value of each emitter wire can be made equal. Therefore, the current supply to the bipolar transistor chip becomes uniform, so that the operation of the bipolar transistor becomes uniform in the chip surface and the transistor characteristics such as the collector saturation voltage VCE (sat) or the switching time become uniform. In addition, since the distance between the emitter wire connecting portions can be increased and the distance between the emitter wires can be maintained at about the distance between the emitter wire connecting portions, the distance between the emitter wires can be increased. Therefore, each emitter wire can be reliably connected.

【００７５】第３の樹脂封止型半導体装置において、バ
イポーラトランジスタ・チップにおけるベースワイヤが
接続されているベースワイヤ接続部が、複数のエミッタ
ワイヤ接続部が並ぶ線上に配置されていると、ベースワ
イヤ接続部及びエミッタワイヤ接続部にそれぞれベース
ワイヤ及びエミッタワイヤを簡単に接続することができ
る。In the third resin-encapsulated semiconductor device, when the base wire connecting portion to which the base wire of the bipolar transistor chip is connected is arranged on a line where a plurality of emitter wire connecting portions are arranged, The base wire and the emitter wire can be easily connected to the connection portion and the emitter wire connection portion, respectively.

【００７６】第３の樹脂封止型半導体装置において、複
数のエミッタワイヤ接続部が一対のエミッタワイヤ接続
部であり、該一対のエミッタワイヤ接続部のうちのバイ
ポーラトランジスタ・チップの短辺に近い方の一のエミ
ッタワイヤ接続部と他のエミッタワイヤ接続部との距離
が、一のエミッタワイヤ接続部とバイポーラトランジス
タ・チップの短辺との距離の約２倍以上であると、バイ
ポーラトランジスタ・チップの全体から電流が均一に導
出されるため、コレクタ飽和電圧ＶＣＥ（ｓａｔ）が均
一になる。In the third resin-sealed semiconductor device, the plurality of emitter wire connecting portions are a pair of emitter wire connecting portions, and one of the pair of emitter wire connecting portions is closer to the short side of the bipolar transistor chip. If the distance between one emitter wire connection and another emitter wire connection is about twice or more the distance between one emitter wire connection and the short side of the bipolar transistor chip, Since the current is uniformly derived from the whole, the collector saturation voltage VCE (sat) becomes uniform.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の一実施形態に係る樹脂封止型半導体装
置の正面図である。FIG. 1 is a front view of a resin-sealed semiconductor device according to an embodiment of the present invention.

【図２】図１におけるＩ−Ｉ線の断面図である。FIG. 2 is a cross-sectional view taken along the line II in FIG.

【図３】本発明の一実施形態に係る樹脂封止型半導体装
置においてコレクタリードとカソードリードとが短絡さ
れた様子を示す図である。FIG. 3 is a diagram showing a state in which a collector lead and a cathode lead are short-circuited in the resin-sealed semiconductor device according to the embodiment of the present invention.

【図４】第１の従来例に係る樹脂封止型半導体装置の正
面図である。FIG. 4 is a front view of a resin-sealed semiconductor device according to a first conventional example.

【図５】図４におけるIV−IV線の断面図である。5 is a cross-sectional view taken along the line IV-IV in FIG.

【図６】第２の従来例に係る樹脂封止型半導体装置の正
面図である。FIG. 6 is a front view of a resin-sealed semiconductor device according to a second conventional example.

【図７】図６におけるVI−VI線の断面図である。7 is a sectional view taken along line VI-VI in FIG.

【図８】第３の従来例に係る樹脂封止型半導体装置の正
面図である。FIG. 8 is a front view of a resin-sealed semiconductor device according to a third conventional example.

【図９】降圧型ＤＣ−ＤＣコンバータの基本回路の一例
を示す図である。FIG. 9 is a diagram showing an example of a basic circuit of a step-down DC-DC converter.

【図１０】第４の従来例に係る樹脂封止型半導体装置の
正面図である。FIG. 10 is a front view of a resin-sealed semiconductor device according to a fourth conventional example.

【符号の説明】[Explanation of symbols]

１ バイポーラトランジスタ・チップ ２ コレクタリード ３ ベースリード ４ エミッタリード ５ コレクタ電極 ６Ａ 高濃度コレクタ領域 ６Ｂ 低濃度コレクタ領域 ７ ベース領域 ８ エミッタ領域 ９ 第１の絶縁膜 １０ ベース電極 １０ａ ベース・ボンディングパッド １１ エミッタ電極 １１ａ 第１のエミッタ・ボンディングパッド １１ｂ 第２のエミッタ・ボンディングパッド １２ 第２の絶縁膜 １３ ベースワイヤ １４Ａ 第１のエミッタワイヤ １４Ｂ 第２のエミッタワイヤ １５ ショットキーバリアダイオード・チップ １６ カソードリード １７ アノードリード １８ アノード電極 １８ａ アノード・ボンディングパッド １９ アノードワイヤ ２０ コレクタ・カソード共通リード 1 Bipolar transistor chip 2 Collector lead 3 base lead 4 Emitter lead 5 Collector electrode 6A high concentration collector region 6B low concentration collector region 7 Base area 8 Emitter area 9 First insulating film 10 Base electrode 10a Base bonding pad 11 Emitter electrode 11a First emitter bonding pad 11b Second emitter bonding pad 12 Second insulating film 13 base wire 14A First emitter wire 14B Second emitter wire 15 Schottky barrier diode chip 16 cathode lead 17 Anode lead 18 Anode electrode 18a Anode bonding pad 19 Anode wire 20 Collector / cathode common lead

フロントページの続き (56)参考文献 特開 平10−261756（ＪＰ，Ａ) 特開 昭59−197158（ＪＰ，Ａ) 特開 昭55−34459（ＪＰ，Ａ) 特開 昭57−111054（ＪＰ，Ａ) 特開 昭61−174660（ＪＰ，Ａ) 特開 平７−288974（ＪＰ，Ａ) 特開 平７−335823（ＪＰ，Ａ) 特開 平11−163239（ＪＰ，Ａ) 特開2000−58744（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 25/00 H01L 23/48 H01L 21/60 H02M 3/155 Continuation of the front page (56) Reference JP-A-10-261756 (JP, A) JP-A-59-197158 (JP, A) JP-A-55-34459 (JP, A) JP-A-57-111054 (JP , A) JP 61-174660 (JP, A) JP 7-288974 (JP, A) JP 7-335823 (JP, A) JP 11-163239 (JP, A) JP 2000 -58744 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H01L 25/00 H01L 23/48 H01L 21/60 H02M 3/155

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 第１導電型の半導体層からなるコレクタ
領域と、前記コレクタ領域の上部に該コレクタ領域に囲
まれるように形成され、第２導電型の半導体層からなる
ベース領域と、前記ベース領域の上部に該ベース領域に
囲まれるように形成され、第１導電型の半導体層からな
るエミッタ領域とを有するバイポーラトランジスタ・チ
ップが樹脂パッケージにより封止された樹脂封止型半導
体装置であって、 前記バイポーラトランジスタ・チップは矩形状であり、 前記バイポーラトランジスタ・チップをその下面におい
て保持するコレクタリードと、 前記バイポーラトランジスタ・チップの一の長辺と対向
するように配置されたエミッタリードと、 前記エミッタ領域と前記エミッタリードとを電気的に接
続し、互いに同一の直径を有する複数のエミッタワイヤ
と、 前記バイポーラトランジスタ・チップの一の長辺と対向
するように配置されたベースリードと、 前記ベース領域と前記ベースリードとを電気的に接続
し、前記複数のエミッタワイヤと同一の直径を有するベ
ースワイヤと、 前記バイポーラトランジスタ・チップ、コレクタリー
ド、エミッタリード、複数のエミッタワイヤ、ベースリ
ード及びベースワイヤを封止する樹脂パッケージとを備
え、 前記バイポーラトランジスタ・チップにおける前記複数
のエミッタワイヤのそれぞれが接続されている複数のエ
ミッタワイヤ接続部は、前記バイポーラトランジスタ・
チップの長辺に沿って並ぶように配置されていることを
特徴とする樹脂封止型半導体装置。1. A collector region made of a semiconductor layer of a first conductivity type, a base region made of a semiconductor layer of a second conductivity type and formed on the collector region so as to be surrounded by the collector region, and the base. A resin-encapsulated semiconductor device in which a bipolar transistor chip having an emitter region formed of a first-conductivity-type semiconductor layer, which is formed above the region so as to be surrounded by the base region, is encapsulated by a resin package. The bipolar transistor chip has a rectangular shape, a collector lead for holding the bipolar transistor chip on its lower surface, an emitter lead arranged to face one long side of the bipolar transistor chip, The emitter region and the emitter lead are electrically connected to each other and have a same diameter. Of the emitter wire, the base lead arranged to face one long side of the bipolar transistor chip, the base region and the base lead are electrically connected, and the same emitter wire as the plurality of emitter wires A plurality of emitter wires in the bipolar transistor chip, the base wire having a diameter and a bipolar transistor chip, a collector lead, an emitter lead, a plurality of emitter wires, and a resin package for sealing the base lead and the base wire. A plurality of emitter wire connections, each of which is connected to the bipolar transistor
A resin-encapsulated semiconductor device, which is arranged along the long side of a chip. 【請求項２】 前記バイポーラトランジスタ・チップに
おける前記ベースワイヤが接続されているベースワイヤ
接続部は、前記複数のエミッタワイヤ接続部が並ぶ線上
に配置されていることを特徴とする請求項１に記載の樹
脂封止型半導体装置。Wherein said base wire connecting portion to which the base wire is connected in the bipolar transistor chips, according to claim 1, characterized in that it is arranged on a line the plurality of emitter wire connection portions are arranged Resin-sealed semiconductor device of. 【請求項３】 前記複数のエミッタワイヤ接続部は一対
のエミッタワイヤ接続部であり、該一対のエミッタワイ
ヤ接続部のうちの前記バイポーラトランジスタ・チップ
の短辺に近い方の一のエミッタワイヤ接続部と他のエミ
ッタワイヤ接続部との距離は、前記一のエミッタワイヤ
接続部と前記バイポーラトランジスタ・チップの短辺と
の距離の約２倍以上であることを特徴とする請求項１に
記載の樹脂封止型半導体装置。3. The plurality of emitter wire connection portions are a pair of emitter wire connection portions, and one emitter wire connection portion of the pair of emitter wire connection portions that is closer to the short side of the bipolar transistor chip. The resin according to claim 1 , wherein a distance between the one emitter wire connecting portion and another emitter wire connecting portion is about twice or more a distance between the one emitter wire connecting portion and the short side of the bipolar transistor chip. Sealed semiconductor device.
JP03608899A 1999-02-15 1999-02-15 Semiconductor device Expired - Fee Related JP3375560B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03608899A JP3375560B2 (en) 1999-02-15 1999-02-15 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03608899A JP3375560B2 (en) 1999-02-15 1999-02-15 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2000235997A JP2000235997A (en) 2000-08-29
JP3375560B2 true JP3375560B2 (en) 2003-02-10

Family

ID=12460008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03608899A Expired - Fee Related JP3375560B2 (en) 1999-02-15 1999-02-15 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3375560B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4646480B2 (en) * 2002-02-27 2011-03-09 三洋電機株式会社 Semiconductor circuit storage device
JP4570868B2 (en) * 2003-12-26 2010-10-27 ルネサスエレクトロニクス株式会社 Semiconductor device
JP2007294669A (en) * 2006-04-25 2007-11-08 Matsushita Electric Ind Co Ltd Semiconductor device
JP2009110981A (en) * 2007-10-26 2009-05-21 Mitsubishi Electric Corp Semiconductor module
JP5539134B2 (en) * 2010-09-16 2014-07-02 三菱電機株式会社 Semiconductor device
EP3955289A1 (en) * 2020-08-11 2022-02-16 Infineon Technologies Austria AG Four terminal transistor package

Also Published As

Publication number Publication date
JP2000235997A (en) 2000-08-29

Similar Documents

Publication Publication Date Title
JP5492367B2 (en) Package for gallium nitride semiconductor devices
US6054716A (en) Semiconductor light emitting device having a protecting device
US8188596B2 (en) Multi-chip module
JP3074736B2 (en) Semiconductor device
JP2022183165A (en) Semiconductor device
JP3369391B2 (en) Dielectric separated type semiconductor device
JPH10261756A (en) Semiconductor device and manufacturing method thereof
JP3375560B2 (en) Semiconductor device
JP3432708B2 (en) Semiconductor devices and semiconductor modules
JP2009164288A (en) Semiconductor element and semiconductor device
JP2000277542A (en) Semiconductor device
JP2003017574A (en) Semiconductor and protection circuit used therefor
JP3500015B2 (en) Semiconductor device and manufacturing method thereof
JP2003297994A (en) Semiconductor device and method of manufacturing the same
US3581166A (en) Gold-aluminum leadout structure of a semiconductor device
JP3981324B2 (en) Bidirectional Zener diode
US6147410A (en) Electronic component and method of manufacture
KR100722322B1 (en) Semiconductor package
JP2664911B2 (en) Semiconductor device
US6404060B1 (en) Semiconductor device having a chip-on-chip structure
JPH0997901A (en) Semiconductor device
JPS58188159A (en) semiconductor equipment
JP3639390B2 (en) Semiconductor device
JP3500016B2 (en) Semiconductor device and manufacturing method thereof
JPS6151422B2 (en)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071129

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081129

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091129

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091129

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101129

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111129

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121129

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121129

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131129

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees