JP3372113B2 - Ｍｉｓ型半導体装置のゲート構造 - Google Patents
Ｍｉｓ型半導体装置のゲート構造Info
- Publication number
- JP3372113B2 JP3372113B2 JP23667594A JP23667594A JP3372113B2 JP 3372113 B2 JP3372113 B2 JP 3372113B2 JP 23667594 A JP23667594 A JP 23667594A JP 23667594 A JP23667594 A JP 23667594A JP 3372113 B2 JP3372113 B2 JP 3372113B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- impurities
- melting point
- high melting
- silicide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】この発明は半導体装置に関し、特
にＭＩＳ型半導体装置のゲート構造に関するものであ
る。
にＭＩＳ型半導体装置のゲート構造に関するものであ
る。
【０００２】
【従来の技術】一般にＭＩＳ型半導体装置のゲート電極
には、比抵抗を下げるためにポリシリコン膜上に高融点
金属シリサイド膜を形成した、ポリサイド膜が用いられ
ている。そしてその比抵抗を下げるため、ポリシリコン
膜は伝導型を決定するｎ型不純物をドープして用いられ
る。
には、比抵抗を下げるためにポリシリコン膜上に高融点
金属シリサイド膜を形成した、ポリサイド膜が用いられ
ている。そしてその比抵抗を下げるため、ポリシリコン
膜は伝導型を決定するｎ型不純物をドープして用いられ
る。
【０００３】
【発明が解決しようとする課題】従って、ポリシリコン
膜と高融点金属シリサイド膜との間には不純物濃度の差
が生じる。そして後工程の熱処理によりポリシリコン膜
中のｎ型不純物が高融点シリサイド膜へ拡散し、ポリシ
リコン膜中の不純物濃度が低下し、ゲート電極の空乏化
が生じてしきい値電圧が上昇するという問題が生じてい
た。
膜と高融点金属シリサイド膜との間には不純物濃度の差
が生じる。そして後工程の熱処理によりポリシリコン膜
中のｎ型不純物が高融点シリサイド膜へ拡散し、ポリシ
リコン膜中の不純物濃度が低下し、ゲート電極の空乏化
が生じてしきい値電圧が上昇するという問題が生じてい
た。
【０００４】そこで、本発明は、ポリシリコン膜から高
融点シリサイド膜への不純物拡散を抑制し、上記問題点
を解決するゲート構造を提供することを目的とする。
融点シリサイド膜への不純物拡散を抑制し、上記問題点
を解決するゲート構造を提供することを目的とする。
【０００５】
【課題を解決するための手段】この発明のうち請求項１
にかかるものは、伝導型を決定する不純物を有するポリ
シリコン膜と、高融点シリサイド膜との積層構造を備え
た、ＭＩＳ型半導体装置のゲート構造である。そして前
記高融点シリサイド膜も前記不純物を有し、前記高融点
シリサイド膜の前記不純物の濃度が前記ポリシリコン膜
の不純物の濃度よりも高い。そして前記高融点シリサイ
ド膜を覆い、前記不純物を導入した絶縁性のシリコン化
合物を更に備える。
にかかるものは、伝導型を決定する不純物を有するポリ
シリコン膜と、高融点シリサイド膜との積層構造を備え
た、ＭＩＳ型半導体装置のゲート構造である。そして前
記高融点シリサイド膜も前記不純物を有し、前記高融点
シリサイド膜の前記不純物の濃度が前記ポリシリコン膜
の不純物の濃度よりも高い。そして前記高融点シリサイ
ド膜を覆い、前記不純物を導入した絶縁性のシリコン化
合物を更に備える。
【０００６】
【０００７】この発明のうち請求項２にかかるものは、
伝導型を決定する不純物を有するポリシリコン膜と、高
融点シリサイド膜との積層構造を備えた、ＭＩＳ型半導
体装置のゲート構造である。そして前記高融点シリサイ
ド膜も前記不純物を有し、前記高融点シリサイド膜の前
記不純物の濃度が前記ポリシリコン膜の不純物の濃度よ
りも高い。そして前記高融点シリサイド膜はグレイン構
造を有し、前記高融点シリサイド膜のグレインバウンダ
リーにおける前記不純物の濃度が、前記高融点シリサイ
ド膜のグレインの前記不純物の濃度よりも高い。
伝導型を決定する不純物を有するポリシリコン膜と、高
融点シリサイド膜との積層構造を備えた、ＭＩＳ型半導
体装置のゲート構造である。そして前記高融点シリサイ
ド膜も前記不純物を有し、前記高融点シリサイド膜の前
記不純物の濃度が前記ポリシリコン膜の不純物の濃度よ
りも高い。そして前記高融点シリサイド膜はグレイン構
造を有し、前記高融点シリサイド膜のグレインバウンダ
リーにおける前記不純物の濃度が、前記高融点シリサイ
ド膜のグレインの前記不純物の濃度よりも高い。
【０００８】
【０００９】
【作用】この発明のうち請求項１にかかるものにおいて
は、ポリシリコン膜から高融点シリサイド膜への不純物
の拡散を抑制するので、ゲート電極の空乏化が抑制され
る。そしてゲート電極を覆う絶縁膜にも不純物を導入
し、これへの高融点シリサイド膜からの不純物の拡散を
抑制し、高融点シリサイド膜の不純物濃度の低下を防止
する。
は、ポリシリコン膜から高融点シリサイド膜への不純物
の拡散を抑制するので、ゲート電極の空乏化が抑制され
る。そしてゲート電極を覆う絶縁膜にも不純物を導入
し、これへの高融点シリサイド膜からの不純物の拡散を
抑制し、高融点シリサイド膜の不純物濃度の低下を防止
する。
【００１０】
【００１１】この発明のうち請求項２にかかるものにお
いては、あらかじめ高融点シリサイド膜のグレインバウ
ンダリーへ不純物を析出させ、ポリシリコン膜中の不純
物が高融点シリサイド膜へ拡散する事を抑制する。
いては、あらかじめ高融点シリサイド膜のグレインバウ
ンダリーへ不純物を析出させ、ポリシリコン膜中の不純
物が高融点シリサイド膜へ拡散する事を抑制する。
【００１２】
【００１３】
Ａ．基本的な考え方：本発明の実施例を示す前に、本発
明の基本的な考え方に関して説明する。
明の基本的な考え方に関して説明する。
【００１４】（ａ−１）第１の考え方：ポリシリコン膜
中の不純物濃度が低下することにより、ゲート電極の空
乏化が生じてしきい値電圧が上昇するのであるから、ポ
リシリコン膜からの不純物の拡散を抑制すれば問題点を
解決することができる。従って、高融点シリサイド膜の
不純物濃度をポリシリコン膜のそれよりも高くなるよう
なゲート構造を形成して高融点シリサイド膜への不純物
拡散を抑制すれば良い。これが第１の考え方である。
中の不純物濃度が低下することにより、ゲート電極の空
乏化が生じてしきい値電圧が上昇するのであるから、ポ
リシリコン膜からの不純物の拡散を抑制すれば問題点を
解決することができる。従って、高融点シリサイド膜の
不純物濃度をポリシリコン膜のそれよりも高くなるよう
なゲート構造を形成して高融点シリサイド膜への不純物
拡散を抑制すれば良い。これが第１の考え方である。
【００１５】（ａ−２）第２の考え方：第１の考え方に
よれば、不純物濃度が高くなるように高融点シリサイド
膜自体を形成すればよいが、これを覆う絶縁膜の不純物
濃度が低ければ、高融点シリサイド膜から絶縁膜へと不
純物拡散が生じるため、結局高融点シリサイド膜の不純
物濃度が低下してしまう。従来はノンドープの酸化膜が
絶縁膜としてゲート電極を覆っていたため、酸化膜への
不純物拡散が生じる恐れがあった。
よれば、不純物濃度が高くなるように高融点シリサイド
膜自体を形成すればよいが、これを覆う絶縁膜の不純物
濃度が低ければ、高融点シリサイド膜から絶縁膜へと不
純物拡散が生じるため、結局高融点シリサイド膜の不純
物濃度が低下してしまう。従来はノンドープの酸化膜が
絶縁膜としてゲート電極を覆っていたため、酸化膜への
不純物拡散が生じる恐れがあった。
【００１６】従って、第２の考え方では、第１の考え方
で示された手法の実効を図るため、ＰＳＧ膜でゲート電
極を覆い、高融点シリサイド膜との濃度差を無くして高
融点シリサイド膜からの不純物拡散を抑制する。
で示された手法の実効を図るため、ＰＳＧ膜でゲート電
極を覆い、高融点シリサイド膜との濃度差を無くして高
融点シリサイド膜からの不純物拡散を抑制する。
【００１７】（ａ−３）第３の考え方：ところでこのポ
リシリコン膜から高融点シリサイド膜への不純物の拡散
機構は、両者の粒界を拡散経路とする粒界拡散であると
いわれている。従って、この拡散経路を縮小してしまえ
ば、ポリシリコン膜の不純物濃度は変化せず、ゲート電
極の空乏化が生じなくなり、しきい値電圧も安定する。
リシリコン膜から高融点シリサイド膜への不純物の拡散
機構は、両者の粒界を拡散経路とする粒界拡散であると
いわれている。従って、この拡散経路を縮小してしまえ
ば、ポリシリコン膜の不純物濃度は変化せず、ゲート電
極の空乏化が生じなくなり、しきい値電圧も安定する。
【００１８】そこで、第３の考え方では、あらかじめ高
融点シリサイド膜のグレインバウンダリーへ不純物を析
出させ、ポリシリコン膜中の不純物が高融点シリサイド
膜へ拡散する事を抑制する。
融点シリサイド膜のグレインバウンダリーへ不純物を析
出させ、ポリシリコン膜中の不純物が高融点シリサイド
膜へ拡散する事を抑制する。
【００１９】（ａ−４）第４の考え方：また、不純物の
拡散源となるポリシリコン膜のグレインサイズを大きく
させれば、拡散経路となるグレインバウンダリーを減少
させることができる。これによってもポリシリコン膜中
の不純物が高融点シリサイド膜へ拡散しにくくする事が
できる。
拡散源となるポリシリコン膜のグレインサイズを大きく
させれば、拡散経路となるグレインバウンダリーを減少
させることができる。これによってもポリシリコン膜中
の不純物が高融点シリサイド膜へ拡散しにくくする事が
できる。
【００２０】Ｂ．実施例の具体的説明：
（ｂ−１）第１実施例：図１乃至図５はこの発明の第１
実施例にかかるゲート構造を形成する過程を工程順に示
した断面図である。まず、半導体基板１上において、活
性領域を挟む分離酸化膜２ａ，２ｂ及び活性領域に設け
られたゲート酸化膜３を形成する。そしてｎ型不純物と
して例えば燐をドープされたポリシリコン膜４、例えば
タングステンシリコンからなる高融点シリサイド膜５を
順次形成し、その後ｎ型不純物として例えば燐イオン６
を注入する（図１）。
実施例にかかるゲート構造を形成する過程を工程順に示
した断面図である。まず、半導体基板１上において、活
性領域を挟む分離酸化膜２ａ，２ｂ及び活性領域に設け
られたゲート酸化膜３を形成する。そしてｎ型不純物と
して例えば燐をドープされたポリシリコン膜４、例えば
タングステンシリコンからなる高融点シリサイド膜５を
順次形成し、その後ｎ型不純物として例えば燐イオン６
を注入する（図１）。
【００２１】ここでイオン注入のエネルギーを１０ｋｅ
Ｖ程度とすることにより、燐イオン６はポリシリコン膜
４にドープされることなく高融点シリサイド膜５のみに
注入される。例えばポリシリコン膜４の燐濃度が６×１
０20／ｃｍ3 程度に設定される場合には、高融点シリサ
イド膜５の燐濃度は７×１０20／ｃｍ3 程度に設定され
る。
Ｖ程度とすることにより、燐イオン６はポリシリコン膜
４にドープされることなく高融点シリサイド膜５のみに
注入される。例えばポリシリコン膜４の燐濃度が６×１
０20／ｃｍ3 程度に設定される場合には、高融点シリサ
イド膜５の燐濃度は７×１０20／ｃｍ3 程度に設定され
る。
【００２２】その後、ゲート電極を覆うための絶縁膜７
を形成し、ゲート電極を形成すべき寸法のレジスト膜８
を活性領域の上方において選択的に形成する（図２）。
そしてレジスト膜８をマスクとして絶縁膜７のエッチン
グを行うことによって絶縁膜７を選択的に残置し、レジ
スト膜８をアッシングすることによって除去する（図
３）。
を形成し、ゲート電極を形成すべき寸法のレジスト膜８
を活性領域の上方において選択的に形成する（図２）。
そしてレジスト膜８をマスクとして絶縁膜７のエッチン
グを行うことによって絶縁膜７を選択的に残置し、レジ
スト膜８をアッシングすることによって除去する（図
３）。
【００２３】選択的に残置された絶縁膜７をマスクとし
て、高融点シリサイド膜５及びポリシリコン膜４をエッ
チングすることにより、これらを選択的に残置する。こ
の後選択的に残置された絶縁膜７、高融点シリサイド膜
５及びポリシリコン膜４をマスクとして、ｎ型不純物９
をイオン注入する（図４）。
て、高融点シリサイド膜５及びポリシリコン膜４をエッ
チングすることにより、これらを選択的に残置する。こ
の後選択的に残置された絶縁膜７、高融点シリサイド膜
５及びポリシリコン膜４をマスクとして、ｎ型不純物９
をイオン注入する（図４）。
【００２４】そして、サイドウォール１１ａ，１１ｂを
絶縁膜で形成した後、再度ｎ型不純物をイオン注入す
る。そしてアニール処理を行うことにより、サイドウォ
ール１１ａ，１１ｂの直下にはｎ- 領域１０ａ，１０ｂ
が、またゲート酸化膜３上になにも設けられていない活
性領域にはｎ+ 領域１２ａ，１２ｂが、それぞれ形成さ
れてＬＤＤ構造のソース・ドレインが設けられる。これ
によってＮＭＯＳトランジスタが形成されたことになる
（図５）。
絶縁膜で形成した後、再度ｎ型不純物をイオン注入す
る。そしてアニール処理を行うことにより、サイドウォ
ール１１ａ，１１ｂの直下にはｎ- 領域１０ａ，１０ｂ
が、またゲート酸化膜３上になにも設けられていない活
性領域にはｎ+ 領域１２ａ，１２ｂが、それぞれ形成さ
れてＬＤＤ構造のソース・ドレインが設けられる。これ
によってＮＭＯＳトランジスタが形成されたことになる
（図５）。
【００２５】第１実施例は第１の考え方に基づいてお
り、高融点シリサイド膜５の不純物濃度をポリシリコン
膜４のそれよりも高くしたので、ポリシリコン膜４から
高融点シリサイド膜５への不純物の拡散が抑制され、ゲ
ート電極の空乏化が生じることはない。従って、しきい
値電圧の上昇という問題を解決することができる。
り、高融点シリサイド膜５の不純物濃度をポリシリコン
膜４のそれよりも高くしたので、ポリシリコン膜４から
高融点シリサイド膜５への不純物の拡散が抑制され、ゲ
ート電極の空乏化が生じることはない。従って、しきい
値電圧の上昇という問題を解決することができる。
【００２６】なお、高融点シリサイド膜５の不純物濃度
を高くするためには、既に燐等のｎ型不純物が７×１０
20／ｃｍ3 程度に導入されたタングステンシリサイドを
ターゲットに用いるスパッタリングによって形成するこ
ともできる。
を高くするためには、既に燐等のｎ型不純物が７×１０
20／ｃｍ3 程度に導入されたタングステンシリサイドを
ターゲットに用いるスパッタリングによって形成するこ
ともできる。
【００２７】Ｐ型不純物がドープされたポリシリコン膜
をゲート電極に適用したとき、第１実施例はＰＭＯＳト
ランジスタのゲート電極においても同様の効果が得られ
る。
をゲート電極に適用したとき、第１実施例はＰＭＯＳト
ランジスタのゲート電極においても同様の効果が得られ
る。
【００２８】（ｂ−２）第２実施例：第２の考え方に基
づけば、絶縁膜７の不純物濃度は高い方が望ましい。例
えば絶縁膜７としてＰＳＧ膜を用いて形成し、これと高
融点シリサイド膜５との濃度差をなくすことにより、高
融点シリサイド膜５の不純物濃度の低下は防止できる。
そして、高融点シリサイド膜５へのポリシリコン膜４か
らの不純物の拡散が抑制され、第１実施例の効果をより
高めることができる。
づけば、絶縁膜７の不純物濃度は高い方が望ましい。例
えば絶縁膜７としてＰＳＧ膜を用いて形成し、これと高
融点シリサイド膜５との濃度差をなくすことにより、高
融点シリサイド膜５の不純物濃度の低下は防止できる。
そして、高融点シリサイド膜５へのポリシリコン膜４か
らの不純物の拡散が抑制され、第１実施例の効果をより
高めることができる。
【００２９】（ｂ−３）第３実施例：第３の考え方によ
れば、高融点シリサイド膜５の不純物をそのグレインバ
ウンダリーへ高濃度に析出させることにより、ポリシリ
コン膜４から高融点シリサイド膜５への不純物の拡散が
抑制される。
れば、高融点シリサイド膜５の不純物をそのグレインバ
ウンダリーへ高濃度に析出させることにより、ポリシリ
コン膜４から高融点シリサイド膜５への不純物の拡散が
抑制される。
【００３０】タングステンシリコン等の金属間固溶体は
不純物の固溶量が小さく、不純物が導入された状態では
準安定な状態である。従って、その後の熱処理によって
過飽和となり、不純物が析出して安定な状態になる。
不純物の固溶量が小さく、不純物が導入された状態では
準安定な状態である。従って、その後の熱処理によって
過飽和となり、不純物が析出して安定な状態になる。
【００３１】そこで、ソース・ドレインの形成時のアニ
ール、層間膜のリフロー等の熱処理で、高融点シリサイ
ド膜５のグレインバウンダリーへその不純物を析出させ
ることができる。
ール、層間膜のリフロー等の熱処理で、高融点シリサイ
ド膜５のグレインバウンダリーへその不純物を析出させ
ることができる。
【００３２】従って、第３実施例も第１実施例の効果を
より高めることができる。
より高めることができる。
【００３３】（ｂ−４）第４実施例：第４の考え方によ
れば、ポリシリコン膜４のグレインサイズを大きくする
ことによってもポリシリコン膜４から高融点シリサイド
膜５への不純物の拡散が抑制される。
れば、ポリシリコン膜４のグレインサイズを大きくする
ことによってもポリシリコン膜４から高融点シリサイド
膜５への不純物の拡散が抑制される。
【００３４】そこで、第４実施例ではポリシリコン膜４
を成膜した後、高融点シリサイド膜５を形成する前に、
熱処理を行うことにより、ポリシリコン膜４のグレイン
サイズを大きくする。例えばその後に形成する高融点シ
リサイド膜５のグレインサイズよりも大きくする。
を成膜した後、高融点シリサイド膜５を形成する前に、
熱処理を行うことにより、ポリシリコン膜４のグレイン
サイズを大きくする。例えばその後に形成する高融点シ
リサイド膜５のグレインサイズよりも大きくする。
【００３５】これにより、拡散経路であるグレインバウ
ンダリーを減少させることができ、第１実施例の効果を
より高めることができる。
ンダリーを減少させることができ、第１実施例の効果を
より高めることができる。
【００３６】
【発明の効果】この発明のうち請求項１にかかるものに
よれば、ゲート電極の空乏化が抑制されるので、ＭＩＳ
型半導体装置のしきい値電圧を上昇させることがない。
そして高融点シリサイド膜５の不純物濃度の低下を防止
できるので、より効果的にポリシリコン膜から高融点シ
リサイド膜への不純物の拡散を抑制することができる。
よれば、ゲート電極の空乏化が抑制されるので、ＭＩＳ
型半導体装置のしきい値電圧を上昇させることがない。
そして高融点シリサイド膜５の不純物濃度の低下を防止
できるので、より効果的にポリシリコン膜から高融点シ
リサイド膜への不純物の拡散を抑制することができる。
【００３７】
【００３８】この発明のうち請求項２にかかるものによ
れば、高融点シリサイド膜のグレインバウンダリーへ不
純物を析出させるので、ここへポリシリコン膜から不純
物が拡散することを抑制することができる。
れば、高融点シリサイド膜のグレインバウンダリーへ不
純物を析出させるので、ここへポリシリコン膜から不純
物が拡散することを抑制することができる。
【００３９】
【図１】 この発明の一実施例を工程順に示す断面図で
ある。
ある。
【図２】 この発明の一実施例を工程順に示す断面図で
ある。
ある。
【図３】 この発明の一実施例を工程順に示す断面図で
ある。
ある。
【図４】 この発明の一実施例を工程順に示す断面図で
ある。
ある。
【図５】 この発明の一実施例を工程順に示す断面図で
ある。
ある。
１ 半導体基板、２ 分離酸化膜、３ ゲート酸化膜、
４ ポリシリコン膜、５ 高融点シリサイド膜、６ リ
ンイオン、７ 絶縁膜、８ レジスト膜、９ｎ型不純
物、１０ ｎ- 領域、１１ サイドウォール、１２ ｎ
+ 領域。
４ ポリシリコン膜、５ 高融点シリサイド膜、６ リ
ンイオン、７ 絶縁膜、８ レジスト膜、９ｎ型不純
物、１０ ｎ- 領域、１１ サイドウォール、１２ ｎ
+ 領域。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭64−76759（ＪＰ，Ａ)
特開 昭62−154784（ＪＰ，Ａ)
特開 平６−112477（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/78
H01L 21/336
Claims (2)
- 【請求項１】 伝導型を決定する不純物を有するポリシ
リコン膜と、高融点シリサイド膜との積層構造を備え
た、ＭＩＳ型半導体装置のゲート構造であって、 前記高融点シリサイド膜も前記不純物を有し、 前記高融点シリサイド膜の前記不純物の濃度が前記ポリ
シリコン膜の不純物の濃度よりも高く、 前記高融点シリサイド膜を覆い、前記不純物を導入した
絶縁性のシリコン化合物を更に備える、 ＭＩＳ型半導体
装置のゲート構造。 - 【請求項２】 伝導型を決定する不純物を有するポリシ
リコン膜と、高融点シリサイド膜との積層構造を備え
た、ＭＩＳ型半導体装置のゲート構造であって、 前記高融点シリサイド膜も前記不純物を有し、 前記高融点シリサイド膜の前記不純物の濃度が前記ポリ
シリコン膜の不純物の濃度よりも高く、 前記高融点シリサイド膜はグレイン構造を有し、 前記高融点シリサイド膜のグレインバウンダリーにおけ
る前記不純物の濃度が、前記高融点シリサイド膜のグレ
インの前記不純物の濃度よりも高い、 ＭＩＳ型半導体装
置のゲート構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23667594A JP3372113B2 (ja) | 1994-09-30 | 1994-09-30 | Ｍｉｓ型半導体装置のゲート構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23667594A JP3372113B2 (ja) | 1994-09-30 | 1994-09-30 | Ｍｉｓ型半導体装置のゲート構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08102535A JPH08102535A (ja) | 1996-04-16 |
| JP3372113B2 true JP3372113B2 (ja) | 2003-01-27 |
Family
ID=17004123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23667594A Expired - Lifetime JP3372113B2 (ja) | 1994-09-30 | 1994-09-30 | Ｍｉｓ型半導体装置のゲート構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3372113B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10308454A (ja) * | 1997-05-02 | 1998-11-17 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
1994
- 1994-09-30 JP JP23667594A patent/JP3372113B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08102535A (ja) | 1996-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6287906B1 (en) | Semiconductor device having MOS transistor and method of manufacturing the same | |
| US6436747B1 (en) | Method of fabricating semiconductor device | |
| US20060292799A1 (en) | Memory embedded semiconductor device and method for fabricating the same | |
| JP2001332630A (ja) | 半導体装置の製造方法 | |
| US5925914A (en) | Asymmetric S/D structure to improve transistor performance by reducing Miller capacitance | |
| JP2000101069A (ja) | 半導体素子及びその製造方法 | |
| JP2009545168A (ja) | ゲート誘電体上に完全シリサイド化（ｆｕｓｉ）ゲート電極を選択的に形成する方法、及びその完全シリサイド化ゲート電極を有する半導体デバイス | |
| JPH09148455A (ja) | 装置の製造方法 | |
| US4839301A (en) | Blanket CMOS channel stop implant employing a combination of n-channel and p-channel punch-through implants | |
| JP3193845B2 (ja) | 半導体装置及びその製造方法 | |
| JP3128323B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS6344770A (ja) | 電界効果型トランジスタの製造方法 | |
| JP4846167B2 (ja) | 半導体装置の製造方法 | |
| US6313036B1 (en) | Method for producing semiconductor device | |
| US7053450B2 (en) | Semiconductor device and method for fabricating the same | |
| JP3372113B2 (ja) | Ｍｉｓ型半導体装置のゲート構造 | |
| JPH08330255A (ja) | 半導体装置の製造方法 | |
| JP3250526B2 (ja) | 半導体装置及びその製造方法 | |
| JPH01259560A (ja) | 半導体集積回路装置 | |
| JPH0227716A (ja) | 半導体装置の製造方法 | |
| JP2809080B2 (ja) | 半導体装置の製造方法 | |
| JPH06310666A (ja) | デュアルゲート構造ｃｍｏｓ型半導体装置の製造方法 | |
| KR19990011232A (ko) | 반도체장치의 제조방법 | |
| JP2746100B2 (ja) | 半導体装置の製造方法 | |
| JPH0964349A (ja) | 高融点シリサイドを持つ半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |