[go: up one dir, main page]

JP3356840B2 - 電気的接続装置及びその形成方法 - Google Patents

電気的接続装置及びその形成方法

Info

Publication number
JP3356840B2
JP3356840B2 JP25700493A JP25700493A JP3356840B2 JP 3356840 B2 JP3356840 B2 JP 3356840B2 JP 25700493 A JP25700493 A JP 25700493A JP 25700493 A JP25700493 A JP 25700493A JP 3356840 B2 JP3356840 B2 JP 3356840B2
Authority
JP
Japan
Prior art keywords
coating layer
metal coating
metal
circuit board
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25700493A
Other languages
English (en)
Other versions
JPH07111170A (ja
Inventor
薫 橋本
達雄 千代延
恭一郎 河野
弘二 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP25700493A priority Critical patent/JP3356840B2/ja
Priority to US08/277,992 priority patent/US5440454A/en
Priority to US08/419,543 priority patent/US5603981A/en
Publication of JPH07111170A publication Critical patent/JPH07111170A/ja
Priority to US08/762,882 priority patent/US5746927A/en
Application granted granted Critical
Publication of JP3356840B2 publication Critical patent/JP3356840B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09863—Concave hole or via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0594—Insulating resist or coating with special shaped edges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/4921—Contact or terminal manufacturing by assembling plural parts with bonding
    • Y10T29/49211—Contact or terminal manufacturing by assembling plural parts with bonding of fused material
    • Y10T29/49213—Metal
    • Y10T29/49215—Metal by impregnating a porous mass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Multi-Conductor Connections (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電気的接続装置及びそ
の形成方法に関し、更に詳しくは、小さなスペースに多
数の微細な電気的相互接続端子を有する回路基板を他の
回路基板に電気的に接続する場合等に好適に使用するこ
とのできる電気的接続装置に関する。また、本発明は、
接続に際して、挿入力および抜去力を必要とせずに微細
・高密度の接続を可能とし、かつ接続部の電気抵抗が低
い電気的接続装置及びその形成方法に関する。
【０００２】
【従来の技術】従来の電気的接続装置では、雄型接点と
呼ぶ接点ピン（プラグ）を、雌型接点と呼ぶばね性を有
する部材（ジャック）に挿入して電気的な接続を行って
いる。この種の接続装置では、プラグをジャックに挿入
する際に、両者が機械的にすり合わされることによって
金属対金属の接触を実現して、電気的な接続を得てい
る。ばねによって加えられる力は、それぞれのばね性を
有する部材の表面処理膜によって異なるが、低くかつ安
定的な接続抵抗を得るために、少ない場合でも数十グラ
ムとなるように設定されている。
【０００３】近年、電子装置の小型化や高性能化のた
め、集積度の高いＬＳＩやチップコンデンサ、チップ抵
抗などを一つの回路基板上に多数搭載する実装技術が広
く用いられる。このような回路基板においては、１つの
基板あたりの入出力端子数も大幅に増加している。入出
力端子は一般的には接点ピン（プラグに相当する）の形
で基板にろう付けされており、これらの多数の接点ピン
をジャックに挿入したり、ジャックから抜去したりする
際の力は非常に大きくなる。最も大きなものでは、挿抜
力が百キログラムを越えるものがあり、人力での操作が
極めて困難であったり、挿抜時に接点ピンが曲がった
り、ろう付け部が破断してしまうこともある。
【０００４】挿抜力を小さくしてこれらの問題を解決す
るため、カム機構などの補助手段によって挿入や抜去に
要する力を軽減した無挿抜力または軽挿抜力の接続装置
が開発され、実用されている。しかし、これらの接続装
置では構造が複雑になったり、カム機構などに要する面
積が無視できない程度にまでなりシステム全体の実装密
度を低下させるという問題があった。
【０００５】このような問題を解決するために、実開平
２−１１３２７１号によると、対向した被接続物間を電
気的に接続するコネクタにおいて、相互の接触層をポー
ラスな拡散融合しにくい材料で形成し、これらの層に室
温で共晶の低融点金属となる第１と第２の低融点金属を
夫々含浸させた電気的接続装置が開示されている。ま
た、特開平４−１２５８８号によると、常温では固体で
あるが回路使用中の温度では液体となる易融金属を介し
て接続させ、この場合において易融金属をインジウムと
ガリウムの合金とした電気的接続装置が開示されてい
る。
【０００６】
【発明が解決しようとする課題】上記のように、接点材
料として室温あるいは室温近傍で液体状態（液相）の金
属もしくは合金を用いること、さらに、液相の合金を生
成する手段として、この合金を構成する一方の成分の金
属の層と、もう一方の金属の層とをあらかじめ別々の接
点部材に形成しておき、これらを互いに接触させ拡散・
反応を生じさせることによって液相を生成させ、この液
体合金によって両接点を電気的に接続することは既に知
られている。
【０００７】しかしながら、上記の従来技術によると、
接点部材を構成する金属層を基板上に形成することが困
難であり、また液相となる金属を基板上の所定の接点部
位に保持させることも難かしく、製造上又は耐久性の点
で問題があった。そこで、本発明の目的は、接点部材を
構成する金属層の形成が容易で且つ液体金属を所定の部
位で保持することが容易な電気的接続装置及びその形成
方法を提供することにある。
【０００８】
【課題を解決するための手段】請求項１によれば、第１
回路基板に形成した入出力用端子の先端表面に第１金属
被覆層を形成するとともに、前記入出力用端子と相互に
突き合わされる、第２回路基板又は相互接続用基板の端
子の先端表面に第２金属被覆層を形成し、第１金属被覆
層と第２金属被覆層とを平面的に接触させたときに、両
者の金属が反応して低融点合金層が生成され、該低融点
合金層によって両者が電気的に接続される電気的接続装
置において、第１金属被覆層はガリウムで形成され、第
２金属被覆層は、前記端子面から略直角に延びる多数の
ワイア状金属にインジウム又はスズが付着されたもので
あることを特徴とする電気的接続装置が提供される。
【０００９】
【００１０】請求項２によれば、第１回路基板に形成し
た入出力用端子の先端表面に第１金属被覆層を形成する
とともに、前記入出力用端子と相互に突き合わされる、
第２回路基板又は相互接続用基板の端子の先端表面に第
２金属被覆層を形成し、第１金属被覆層と第２金属被覆
層とを平面的に接触させたときに、両者の金属が反応し
て低融点合金層が生成され、該低融点合金層によって両
者が電気的に接続される電気的接続装置を形成する方法
において、前記第１及び第２金属被覆層の少なくとも一
方は、前記端子面上にレジストを塗布する工程と、該レ
ジストに端子面まで延びる多数の穴を形成する工程と、
該レジスト面に金属めっきを施して前記多数の穴内に該
金属めっきを成長させる工程と、レジストを除去する工
程と、被覆すべき金属を前記金属めっきに保持させる工
程とから成ることを特徴とする電気的接続装置の形成方
法が提供される。
【００１１】
【００１２】
【作用】請求項１又は２によると、いずれか一方の金属
被覆層が多数のワイア状金属に保持されているので、金
属被覆層の形成が容易であり、金属が多数のワイア間に
安定して保持される。同様に、請求項１によると、いず
れか一方の金属被覆層が、端子面上に絡み合った金属３
次元構造体の多数の目の間に保持されているので、金属
被覆層の形成が容易であり、金属が多数のワイア間に安
定して保持される。
【００１３】請求項１によると、第１金属被覆層はガリ
ウム、第２金属被覆層は、インジウム又はスズで構成さ
れるので、両者の接触により室温で共晶合金、即ち液相
が生成され、入出力端子の挿抜に多大な労力を必要とし
ない。
【００１４】
【実施例】図１は本発明の第１実施例に係る電気的接触
装置の形成方法のプロセスを示すものである。まず、図
１（ｆ）において、第１回路基板１０の上面には周知の
方法で半導体装置であるＬＳＩチップ等の電子部品１１
が搭載されている。第１回路基板１０の下面には、入出
力用端子１２が形成され、その先端表面は蒸着等により
ガリウムの膜１３が形成されている。
【００１５】一方、第２回路基板又は相互接続用基板２
０には、第１回路基板１０の入出力用端子１２と相互に
突き合わされ且つ電気的に接触される端子２１の表面
に、インジウム又はスズから成る金属被覆層２２が以下
に説明するような方法で形成されている。端子２１には
基板２０を貫通して反対側へ延びているリード端子２３
が接続されている。
【００１６】そして、第１回路基板１０を矢印Ａで示す
ように図の下方に移動させることにより、第１回路基板
１０の入出力用端子１２と第２回路基板２０の端子２１
とが電気的に接触し、端子間の接続が行われる。より詳
しくは、後述のように、ガリウム膜１３とインジウム又
はスズから成る金属被覆層２２とが接触し、両者の金属
が反応して低融点合金層が生成され、この低融点合金層
によって両者が電気的に接続される。
【００１７】第２回路基板２０の端子２１の表面に形成
されるインジウム又はスズから成る金属被覆層２２は、
図１（ａ）〜（ｅ）に示す方法で形成される。まず、図
１（ａ）において、第２回路基板２０の表面に複数の接
続用端子２１が周知の方法で形成され、これらの端子２
１に接続するリード端子２３が基板２０を貫通して形成
される。図１（ｂ）では、第２回路基板２０の端子２１
を含む表面にフォトレジスト２４を所定の厚さに塗布
し、このフォトレジスト２４の上面に、端子２１に対応
する領域にて多数の露光部分２５ａを有するフォトマス
ク２５を置き、露光する。これらの露光部分２５ａは直
径が５０μｍ、ピッチが８０μｍである。これにより、
露光部分２５ａのみフォトレジスト２４が除去され、他
の未露光部分はフォトレジストが残され、図１（ｃ）及
び図２に示すように、直径５０μｍ、ピッチ８０μｍの
穴２６のパターンが形成される。
【００１８】次に、これを無電解ニッケルめっき浴（図
示せず）に入れると共に、この第２回路基板２０に向か
ってめっき液が突き当たるようなめっき液の流れを作
り、多数の穴２６の内部にニッケルめっき２７を成長さ
せる。そして、フォトレジスト２４を剥離すると、図１
（ｄ）に示すように、ニッケルめっきがワイア状に成長
した状態の多数の端子２７が得られる。次に、図１
（ｅ）に示すように、ワイア状ニッケルめっき２７の部
分に対応する位置に開口２８ａを有するマスク２８を用
いて、インジウム２９を蒸着した。これによって、イン
ジウム２９の中に多数のニッケルワイア２７が埋め込ま
れた状態となる。
【００１９】そして、前述のように、図１（ｆ）におけ
る第１回路基板１０の入出力用端子１２上に形成された
ガリウム膜１３と、インジウム２９が多数のニッケルワ
イア２７で保持された金属被覆層２２とを接触させるこ
とにより、Ｇａ−Ｉｎの液相が生成され、両者が電気的
に接続される。ここで、インジウム２９の量は、マスク
２８の開口２８ａの部分の体積からニッケルワイア２７
の部分の体積を差し引くことにより算出されるが、これ
によって得た所定の量のインジウムを蒸着機のるつぼ
（図示せず）の中に入れ、そのすべてるインジウムを蒸
発し尽くすことによって制御する。一方、ガリウムの量
はインジウムの量が決まれば、自動的に定まる（例え
ば、共晶組成に相当するガリウム：７５．５ｗｔ％，イ
ンジウム２４．５ｗｔ％となるようにする）ので、これ
に従って、蒸着法やスパッタ法等により端子に付着させ
る。なお、インジウム２９の代わりに、スズを用いて
も、同様の方法によって形成することができ、且つ同じ
効果が得られる。
【００２０】図３は本発明の第２実施例に係る電気的接
触装置の形成方法のプロセスを示すものである。まず、
図３（ａ）は、図１（ａ）と同様、複数の接続用端子２
１とリード端子２３を有する第２回路基板２０を示す。
図３（ｂ）では、第２回路基板２０の端子２１の部分
に、パラフィン３１を分散させたフォトレジスト３２を
所定の厚さに塗布する。次に、このフォトレジスト３２
を焼成すると、図３（ｃ）に示すように、また図４に拡
大して示すように、パラフィン３１が溶け出して多数の
孔（空隙部）３３が形成される。ここで、パラフィン３
１の量はこれらの孔３３が互いにつながるような状態に
なるように調整しておく。
【００２１】次に、これを無電解ニッケルめっき浴（図
示せず）に入れると共に、この第２回路基板２０の端子
２１の面に向かってめっき液が突き当たるような流れを
作り、図３（ｄ）に示すように、互いにつながった多数
の孔３３の中にニッケルめっき３４を成長させる。そし
て、フォトレジスト３２を剥離すると、ニッケルめっき
が樹脂状にからみあった状態の多数の端子３４が得られ
る。
【００２２】次に、図示は省略しているが、実施例１の
場合と同様に、ニッケルめっき３４の部分に対応する位
置に開口を有するマスクを用いて、インジウム３５を蒸
着した。これによって、図５に拡大して示すように、イ
ンジウム３５がからみあったニッケルめっき３４に保持
された状態となる。そして、図３（ｅ）に示すように、
第１回路基板１０の入出力用端子１２上には、第１実施
例と全く同様に、ガリウム膜１３が形成されており、こ
のガリウム膜１３が、上記のようにインジウム３５がニ
ッケルめっき３４で保持された金属被覆層３６に接触す
ることにより、Ｇａ−Ｉｎの液相が生成され、両者が電
気的に接続される。なお、この第２実施例の場合も、イ
ンジウム３５の代わりに、スズを用いても、全く同様の
方法によって形成することができ、且つ同じ効果が得ら
れる。
【００２３】また、別の実施例として、第２回路基板２
０のパターン２１の部分に、パラフィンを分散させた無
電解ニッケルめっき液を塗布することにより、比較的簡
単に、直接、ニッケルめっきが樹脂状にからみ合った状
態の端子を得ることも可能である。加熱してパラフィン
を溶かして除去した後、インジウム又はスズを蒸着させ
ることは上述の第２実施例の場合と同様である。
【００２４】更にまた、インジウムやスズを付着させる
方法として、蒸着の代わりに、電解めっき法を用いるこ
とも可能である。ただし、この場合は各端子を電気的に
つなぐことが必要である。
【００２５】
【発明の効果】以上のように、本発明によると、互いに
接触させることにより共晶合金の液相を生成させること
のできる金属被覆層の形成が容易であり、且つこの金属
被覆層接触端子部に安定して保持される電気的接触装置
が得られる。これにより、回路基板等の端子間を互いに
電気的に接続させる場合に、入出力端子の挿抜に要する
力を大幅に低減することができる。
【図面の簡単な説明】
【図１】図１（ａ）〜（ｆ）は本発明の第１実施例に係
る電気的接触装置の形成方法のプロセスを示す図であ
る。
【図２】図１（ｃ）を上から見た場合の拡大平面図であ
る。
【図３】図３（ａ）〜（ｅ）は本発明の第２実施例に係
る電気的接触装置の形成方法のプロセスを示す図であ
る。
【図４】図３（ｃ）の部分拡大図である。
【図５】図３（ｄ）の部分拡大図である。
【符号の説明】
１０…第１回路基板 １１…電子部品 １２…入出力端子 １３…ガリウム膜 ２０…第２回路基板 ２１…端子 ２２…金属膜 ２３…リード端子 ２４…フォトレジスト ２５…フォトマスク ２６…穴 ２７…ワイア状ニッケル ２８…マスク ２９…インジウム ３１…パラフィン ３２…フォトレジスト ３３…孔 ３４…ニッケルめっき ３５…インジウム ３６…金属膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 弘二 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭52−73392（ＪＰ，Ａ) 特開 平１−263059（ＪＰ，Ａ) 特開 平５−102030（ＪＰ，Ａ) 特開 平２−159047（ＪＰ，Ａ) 特開 平２−246130（ＪＰ，Ａ) 特開 昭54−90591（ＪＰ，Ａ) 特開 平４−283987（ＪＰ，Ａ) 実開 平２−113271（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01R 13/03 H01R 9/09 H01R 23/00 H01R 43/00 H01R 43/16 H01R 3/08

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 第１回路基板（１０）に形成した入出力
    用端子（１２）の先端表面に第１金属被覆層（１３）を
    形成するとともに、前記入出力用端子と相互に突き合わ
    される、第２回路基板又は相互接続用基板（２０）の端
    子（２１）の先端表面に第２金属被覆層（２２）を形成
    し、第１金属被覆層と第２金属被覆層とを平面的に接触
    させたときに、両者の金属が反応して低融点合金層が生
    成され、該低融点合金層によって両者が電気的に接続さ
    れる電気的接続装置において、第１金属被覆層（１３）
    はガリウムで形成され、第２金属被覆層（２２）は、前
    記端子面から略直角に延びる多数のワイア状金属（２
    ７）にインジウム（２９）又はスズが付着されたもので
    あることを特徴とする電気的接続装置。
  2. 【請求項２】 第１回路基板（１０）に形成した入出力
    用端子（１２）の先端表面に第１金属被覆層（１３）を
    形成するとともに、前記入出力用端子と相互に突き合わ
    される、第２回路基板又は相互接続用基板（２０）の端
    子（２１）の先端表面に第２金属被覆層（２２）を形成
    し、第１金属被覆層と第２金属被覆層とを平面的に接触
    させたときに、両者の金属が反応して低融点合金層が生
    成され、該低融点合金層によって両者が電気的に接続さ
    れる電気的接続装置を形成する方法において、前記第１
    及び第２金属被覆層の少なくとも一方（２２）は、前記
    端子面上にレジストを塗布する工程と、該レジストに端
    子面まで延びる多数の穴を形成する工程と、該レジスト
    面に金属めっきを施して前記多数の穴内に該金属めっき
    を成長させる工程と、レジストを除去する工程と、被覆
    すべき金属を前記金属めっきに保持させる工程とから成
    ることを特徴とする電気的接続装置の形成方法。
JP25700493A 1993-10-14 1993-10-14 電気的接続装置及びその形成方法 Expired - Fee Related JP3356840B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP25700493A JP3356840B2 (ja) 1993-10-14 1993-10-14 電気的接続装置及びその形成方法
US08/277,992 US5440454A (en) 1993-10-14 1994-07-20 Electrical connecting device and method for making same
US08/419,543 US5603981A (en) 1993-10-14 1995-04-10 Electrical connecting device and method for making same
US08/762,882 US5746927A (en) 1993-10-14 1996-12-12 Electrical connecting device and method for making same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25700493A JP3356840B2 (ja) 1993-10-14 1993-10-14 電気的接続装置及びその形成方法

Publications (2)

Publication Number Publication Date
JPH07111170A JPH07111170A (ja) 1995-04-25
JP3356840B2 true JP3356840B2 (ja) 2002-12-16

Family

ID=17300391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25700493A Expired - Fee Related JP3356840B2 (ja) 1993-10-14 1993-10-14 電気的接続装置及びその形成方法

Country Status (2)

Country Link
US (2) US5440454A (ja)
JP (1) JP3356840B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001047013A1 (en) * 1999-12-21 2001-06-28 Advanced Micro Devices, Inc. Organic packages with solders for reliable flip chip connections
JP2001345549A (ja) * 2000-06-01 2001-12-14 Fujitsu Ltd 実装用基板の製造方法及び部品実装方法並びに実装用基板製造装置
US6840777B2 (en) * 2000-11-30 2005-01-11 Intel Corporation Solderless electronics packaging
US7613010B2 (en) * 2004-02-02 2009-11-03 Panasonic Corporation Stereoscopic electronic circuit device, and relay board and relay frame used therein
US7630210B2 (en) * 2005-11-29 2009-12-08 Amphenol Corporation Lead(Pb)-free electronic component attachment
US8143631B2 (en) 2008-03-06 2012-03-27 Metrospec Technology Llc Layered structure for use with high power light emitting diode systems
US8851356B1 (en) 2008-02-14 2014-10-07 Metrospec Technology, L.L.C. Flexible circuit board interconnection and methods
US7980863B1 (en) * 2008-02-14 2011-07-19 Metrospec Technology, Llc Printed circuit board flexible interconnect design
US8007286B1 (en) 2008-03-18 2011-08-30 Metrospec Technology, Llc Circuit boards interconnected by overlapping plated through holes portions
US11266014B2 (en) 2008-02-14 2022-03-01 Metrospec Technology, L.L.C. LED lighting systems and method
US10334735B2 (en) 2008-02-14 2019-06-25 Metrospec Technology, L.L.C. LED lighting systems and methods
US8410720B2 (en) * 2008-04-07 2013-04-02 Metrospec Technology, LLC. Solid state lighting circuit and controls
US8029423B2 (en) * 2009-03-30 2011-10-04 Brad Thorpe Isometric exercise apparatus and storage rack therefor
JP5986801B2 (ja) * 2012-05-23 2016-09-06 日本発條株式会社 ディスク装置用サスペンションの配線部材と、ディスク装置用サスペンション
US10849200B2 (en) 2018-09-28 2020-11-24 Metrospec Technology, L.L.C. Solid state lighting circuit with current bias and method of controlling thereof

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2234834A (en) * 1937-10-09 1941-03-11 Westinghouse Electric & Mfg Co Electrical contact
US3108009A (en) * 1960-10-04 1963-10-22 Little Inc A Process coating a substrate with an opaque coating and resultant article
US3852879A (en) * 1968-09-25 1974-12-10 Mallory & Co Inc P R Electrical contact material
JPS5357481A (en) * 1976-11-04 1978-05-24 Canon Inc Connecting process
US4706167A (en) * 1983-11-10 1987-11-10 Telemark Co., Inc. Circuit wiring disposed on solder mask coating
US4642889A (en) * 1985-04-29 1987-02-17 Amp Incorporated Compliant interconnection and method therefor
JPH0183331U (ja) * 1987-11-25 1989-06-02
JP2596960B2 (ja) * 1988-03-07 1997-04-02 シャープ株式会社 接続構造
JP2626001B2 (ja) * 1988-12-13 1997-07-02 富士通株式会社 フラックスレス接合方法
DE69022605T2 (de) * 1989-02-28 1996-03-21 Fujitsu Ltd Elektrische Verbindungsvorrichtung.
KR910005090B1 (en) * 1989-06-02 1991-07-22 Samsung Electronic Devices Method of making the spacer of display device
JP2767645B2 (ja) * 1990-03-07 1998-06-18 富士通株式会社 多層配線基板の製造方法
JP2546407B2 (ja) * 1990-03-27 1996-10-23 日本電気株式会社 ハイブリッド素子及びその製造方法
JPH0412588A (ja) * 1990-05-02 1992-01-17 Fujitsu Ltd 電気的接続装置
US5088007A (en) * 1991-04-04 1992-02-11 Motorola, Inc. Compliant solder interconnection
US5286944A (en) * 1992-03-25 1994-02-15 Panasonic Technologies, Inc. Method of manufacturing a multiple microelectrode assembly

Also Published As

Publication number Publication date
JPH07111170A (ja) 1995-04-25
US5440454A (en) 1995-08-08
US5603981A (en) 1997-02-18

Similar Documents

Publication Publication Date Title
JP3356840B2 (ja) 電気的接続装置及びその形成方法
US6043563A (en) Electronic components with terminals and spring contact elements extending from areas which are remote from the terminals
US6215196B1 (en) Electronic component with terminals and spring contact elements extending from areas which are remote from the terminals
US3786172A (en) Printed circuit board method and apparatus
US5746927A (en) Electrical connecting device and method for making same
US20020173146A1 (en) Metal plated spring structure
JPH0575246A (ja) プリント回路の作成法
US6453553B1 (en) Method for making an anisotropic conductive coating with conductive inserts
DE10158809B4 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
US20040185593A1 (en) Wafer-level inter-connector formation method
JP2005057264A (ja) パッケージ化された電気構造およびその製造方法
US5670418A (en) Method of joining an electrical contact element to a substrate
JP3157005B2 (ja) ばね要素を成形するための方法及び装置
JPH0137876B2 (ja)
US20070166978A1 (en) Microelectronic interconnect device comprising localised conductive pins
WO2006098863A1 (en) A 2-metal flex circuit and a method of manufacturing the same
JP2717198B2 (ja) プリント配線板におけるバンプの形成方法
JPS6394504A (ja) 異方性導電膜
JPS63211649A (ja) 多層化配線構造の形成方法
JPS60116193A (ja) コネクタ
JP2995490B2 (ja) 電気的接続部材の製造方法
JPS62241345A (ja) バンプ付フィルムキャリヤの製造法
JPH0350888A (ja) 導体ビアの修復方法
JPS62140381A (ja) 電子部品用接続導体
JPH05335315A (ja) 電極の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020827

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071004

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081004

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081004

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091004

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091004

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101004

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101004

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111004

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees