JP3348485B2 - 半導体装置と実装基板 - Google Patents
半導体装置と実装基板Info
- Publication number
- JP3348485B2 JP3348485B2 JP25517893A JP25517893A JP3348485B2 JP 3348485 B2 JP3348485 B2 JP 3348485B2 JP 25517893 A JP25517893 A JP 25517893A JP 25517893 A JP25517893 A JP 25517893A JP 3348485 B2 JP3348485 B2 JP 3348485B2
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- die stage
- flat package
- positioning pins
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims description 7
- 230000017525 heat dissipation Effects 0.000 claims description 6
- 229910000679 solder Inorganic materials 0.000 description 12
- 230000005855 radiation Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 238000005452 bending Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 241000272168 Laridae Species 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、集積回路（ＩＣ）装
置等の半導体装置と、この装置を実装するための実装基
板とに関し、特に半導体装置のフラットパッケージの一
方の主表面にダイステージを露出させると共に実装基板
のパッケージ収納用凹部の底部に放熱板を設けたことに
より放熱性の向上を図ったものである。
置等の半導体装置と、この装置を実装するための実装基
板とに関し、特に半導体装置のフラットパッケージの一
方の主表面にダイステージを露出させると共に実装基板
のパッケージ収納用凹部の底部に放熱板を設けたことに
より放熱性の向上を図ったものである。
【０００２】
【従来の技術】従来、表面実装型のＩＣ装置としては、
図５に示すようにフラットパッケージ１から導出したア
ウターリード２をＪ形に加工したもの、あるいは図６に
示すようにフラットパッケージ１から導出したアウター
リード２をガルウイング状に加工したものなどが知られ
ている。
図５に示すようにフラットパッケージ１から導出したア
ウターリード２をＪ形に加工したもの、あるいは図６に
示すようにフラットパッケージ１から導出したアウター
リード２をガルウイング状に加工したものなどが知られ
ている。
【０００３】また、この種のＩＣ装置を実装するための
実装基板としては、図７に示すようにリードピッチに対
応して半田ランド３を設けたプリント配線基板４等が知
られている。
実装基板としては、図７に示すようにリードピッチに対
応して半田ランド３を設けたプリント配線基板４等が知
られている。
【０００４】図６のＩＣ装置を図７のプリント配線基板
４に実装する場合、チップマウンタによりＩＣ装置を基
板４上で半田ランド３に位置合せした後、接着剤５によ
り仮付けした状態で半田のリフロー処理を行なう。
４に実装する場合、チップマウンタによりＩＣ装置を基
板４上で半田ランド３に位置合せした後、接着剤５によ
り仮付けした状態で半田のリフロー処理を行なう。
【０００５】
【発明が解決しようとする課題】上記した従来技術によ
ると、リードをＪ形又はガルウイング状に加工する工程
が必要である。また、リードピッチが０．３［ｍｍ］以
下のＩＣ装置では、リード加工の後検査工程等でリード
変形が生ずるのを防ぐため、リードを保護する枠付けが
必要である。
ると、リードをＪ形又はガルウイング状に加工する工程
が必要である。また、リードピッチが０．３［ｍｍ］以
下のＩＣ装置では、リード加工の後検査工程等でリード
変形が生ずるのを防ぐため、リードを保護する枠付けが
必要である。
【０００６】リードピッチの小さいＩＣ装置では、リー
ド加工の際にリード先端の半田めっきが削られるため、
半田が供給不足になることがある。このための対策とし
て、リード加工後にリード先端に半田の厚めっきを施す
方法が提案されているが、この方法では、めっき処理に
伴ってリード変形が生ずることがある。
ド加工の際にリード先端の半田めっきが削られるため、
半田が供給不足になることがある。このための対策とし
て、リード加工後にリード先端に半田の厚めっきを施す
方法が提案されているが、この方法では、めっき処理に
伴ってリード変形が生ずることがある。
【０００７】その上、ＩＣチップを固着したダイステー
ジがパッケージ１の内部に封入されており、しかもパッ
ケージ１を基板４から離間した状態で実装するため、Ｉ
Ｃチップ内で発生した熱がパッケージ外に逃げにくく、
放熱性が良好でなかった。
ジがパッケージ１の内部に封入されており、しかもパッ
ケージ１を基板４から離間した状態で実装するため、Ｉ
Ｃチップ内で発生した熱がパッケージ外に逃げにくく、
放熱性が良好でなかった。
【０００８】この発明の目的は、リード加工を不要にす
ると共に放熱性の向上を図り、更には実装時の位置決め
を簡単に行えるようにすることにある。
ると共に放熱性の向上を図り、更には実装時の位置決め
を簡単に行えるようにすることにある。
【０００９】
【課題を解決するための手段】この発明に係る半導体装
置は、集積回路チップが一方の主表面に固着されたダイ
ステージと、このダイステージを前記集積回路チップと
共に収納するフラットパッケージと、前記集積回路チッ
プに接続されると共に前記フラットパッケージの側部か
ら外方に直線状に導出された多数のアウターリードとを
備えたものであって、前記ダイステージの他方の主表面
を前記フラットパッケージにおいて前記集積回路チップ
側とは反対側の主表面に露出させると共に、複数の位置
決めピンを前記ダイステージの他方の主表面と共通の平
面をなすように前記ダイステージから前記ダイステージ
の対角線に沿って突出させ、前記複数の位置決めピンを
前記フラットパッケージの複数のコーナーからそれぞれ
導出したことを特徴とするものである。
置は、集積回路チップが一方の主表面に固着されたダイ
ステージと、このダイステージを前記集積回路チップと
共に収納するフラットパッケージと、前記集積回路チッ
プに接続されると共に前記フラットパッケージの側部か
ら外方に直線状に導出された多数のアウターリードとを
備えたものであって、前記ダイステージの他方の主表面
を前記フラットパッケージにおいて前記集積回路チップ
側とは反対側の主表面に露出させると共に、複数の位置
決めピンを前記ダイステージの他方の主表面と共通の平
面をなすように前記ダイステージから前記ダイステージ
の対角線に沿って突出させ、前記複数の位置決めピンを
前記フラットパッケージの複数のコーナーからそれぞれ
導出したことを特徴とするものである。
【００１０】また、この発明に係る実装基板は、上記の
ような半導体装置を実装するためのものであって、配線
が形成された主表面に前記フラットパッケージを収納す
るための凹部を設けると共に、この凹部の複数のコーナ
ーに前記複数の位置決めピンをそれぞれ嵌合するための
複数の位置決め溝を設け、前記多数のアウターリードを
いずれも直線状の状態で前記凹部の近傍の配線に接続可
能とするように前記凹部の深さを設定したことを特徴と
するものである。このような構成においては、前記凹部
の底部に前記ダイステージからの放熱を促すための放熱
板を設けるようにしてもよい。
ような半導体装置を実装するためのものであって、配線
が形成された主表面に前記フラットパッケージを収納す
るための凹部を設けると共に、この凹部の複数のコーナ
ーに前記複数の位置決めピンをそれぞれ嵌合するための
複数の位置決め溝を設け、前記多数のアウターリードを
いずれも直線状の状態で前記凹部の近傍の配線に接続可
能とするように前記凹部の深さを設定したことを特徴と
するものである。このような構成においては、前記凹部
の底部に前記ダイステージからの放熱を促すための放熱
板を設けるようにしてもよい。
【００１１】
【作用】この発明の半導体装置によれば、ダイステージ
の一方の主表面にＩＣチップを固着すると共にダイステ
ージの他方の主表面をフラットパッケージから露出させ
たので、ＩＣチップの内部で発生した熱は、ダイステー
ジの他方の主表面（ダイステージの露出部）を介してフ
ラットパッケージ外に放出される。また、複数の位置決
めピンは、ダイステージの他方の主表面と共通の平面を
なすようにダイステージからダイステージの対角線に沿
って突出するので、ダイステージの露出部に連続する表
面部分がフラットパッケージから露出されるようにな
り、熱放出が一層促進される。さらに、複数の位置決め
ピンをフラットパッケージの複数のコーナーから導出し
たので、フラットパッケージを実装基板に装着する際に
位置決めを簡単に行なえる。
の一方の主表面にＩＣチップを固着すると共にダイステ
ージの他方の主表面をフラットパッケージから露出させ
たので、ＩＣチップの内部で発生した熱は、ダイステー
ジの他方の主表面（ダイステージの露出部）を介してフ
ラットパッケージ外に放出される。また、複数の位置決
めピンは、ダイステージの他方の主表面と共通の平面を
なすようにダイステージからダイステージの対角線に沿
って突出するので、ダイステージの露出部に連続する表
面部分がフラットパッケージから露出されるようにな
り、熱放出が一層促進される。さらに、複数の位置決め
ピンをフラットパッケージの複数のコーナーから導出し
たので、フラットパッケージを実装基板に装着する際に
位置決めを簡単に行なえる。
【００１２】また、この発明の半導体装置をこの発明の
実装基板に実装するときは、複数の位置決めピンを複数
の位置決め溝にそれぞれ嵌合させるようにしてフラット
パッケージを凹部に挿入すればよく、簡単且つ正確に位
置決めを行なえる。また、リードを直線状にしたまま基
板配線に接続可能となるように凹部の深さを定めたの
で、リード曲げ等の加工は不要となる。リード曲げが不
要であるため、リード先端部に半田の厚めっきを施すこ
とが容易となる。さらに、凹部の底部に放熱板を設けた
ので、ダイステージの露出部及び複数の位置決めピンか
らの放熱が放熱板により促進される。
実装基板に実装するときは、複数の位置決めピンを複数
の位置決め溝にそれぞれ嵌合させるようにしてフラット
パッケージを凹部に挿入すればよく、簡単且つ正確に位
置決めを行なえる。また、リードを直線状にしたまま基
板配線に接続可能となるように凹部の深さを定めたの
で、リード曲げ等の加工は不要となる。リード曲げが不
要であるため、リード先端部に半田の厚めっきを施すこ
とが容易となる。さらに、凹部の底部に放熱板を設けた
ので、ダイステージの露出部及び複数の位置決めピンか
らの放熱が放熱板により促進される。
【００１３】
【実施例】図１，２は、この発明の一実施例に係る半導
体装置を示すものである。
体装置を示すものである。
【００１４】図１，２において、方形状のダイステージ
１０の一方の主表面には、ＩＣチップ（半導体チップ）
１２が固着されている。ＩＣチップ１２の四辺に対応し
て多数のアウターリード１４が配置されており、各リー
ドはボンディングワイヤＷによりＩＣチップ１２上の電
極層に接続されている。ダイステージ１０の４つのコー
ナーからは、ダイステージ１０の他方の主表面と共通の
平面をなすように位置決めピン１０Ａ〜１０Ｄがそれぞ
れ突出しており、位置決めピン１０Ａ，１０Ｃは、対応
する対角線に沿って突出すると共に、位置決めピン１０
Ｂ，１０Ｄも、対応する対角線に沿って突出している。
ここで、位置決めピン１０Ａ〜１０Ｄをダイステージ１
０の対角線に沿って突出させるようにしたのは、後述す
るように位置決めピン１０Ａ〜１０Ｄをパッケージ１６
の４つのコーナーからそれぞれ導出するのを可能にする
ためである。
１０の一方の主表面には、ＩＣチップ（半導体チップ）
１２が固着されている。ＩＣチップ１２の四辺に対応し
て多数のアウターリード１４が配置されており、各リー
ドはボンディングワイヤＷによりＩＣチップ１２上の電
極層に接続されている。ダイステージ１０の４つのコー
ナーからは、ダイステージ１０の他方の主表面と共通の
平面をなすように位置決めピン１０Ａ〜１０Ｄがそれぞ
れ突出しており、位置決めピン１０Ａ，１０Ｃは、対応
する対角線に沿って突出すると共に、位置決めピン１０
Ｂ，１０Ｄも、対応する対角線に沿って突出している。
ここで、位置決めピン１０Ａ〜１０Ｄをダイステージ１
０の対角線に沿って突出させるようにしたのは、後述す
るように位置決めピン１０Ａ〜１０Ｄをパッケージ１６
の４つのコーナーからそれぞれ導出するのを可能にする
ためである。
【００１５】フラットパッケージ１６は、セラミック、
合成樹脂等の絶縁材からなる方形状のもので、ダイステ
ージ１０、ＩＣチップ１２、ボンディングワイヤＷ、リ
ード１４の接続部等を内蔵している。ダイステージ１０
の他方の主表面は、位置決めピン１０Ａ〜１０Ｄにおい
てダイステージ１０の他方の主表面に連続する表面部分
と共にパッケージ１６の下側の主表面に露出しており、
それによって放熱性を高めるようになっている。すなわ
ち、位置決めピン１０Ａ〜１０Ｄは、前述したようにダ
イステージ１０の他方の主表面と共通の平面をなすよう
にダイステージ１０の４つのコーナーからそれぞれ突出
しているので、ダイステージ１０の他方の主表面に連続
する表面部分がパッケージ１６の下側の主表面の平坦性
を損なうことなくパッケージ１６の下側の主表面に露出
して放熱を促進する。
合成樹脂等の絶縁材からなる方形状のもので、ダイステ
ージ１０、ＩＣチップ１２、ボンディングワイヤＷ、リ
ード１４の接続部等を内蔵している。ダイステージ１０
の他方の主表面は、位置決めピン１０Ａ〜１０Ｄにおい
てダイステージ１０の他方の主表面に連続する表面部分
と共にパッケージ１６の下側の主表面に露出しており、
それによって放熱性を高めるようになっている。すなわ
ち、位置決めピン１０Ａ〜１０Ｄは、前述したようにダ
イステージ１０の他方の主表面と共通の平面をなすよう
にダイステージ１０の４つのコーナーからそれぞれ突出
しているので、ダイステージ１０の他方の主表面に連続
する表面部分がパッケージ１６の下側の主表面の平坦性
を損なうことなくパッケージ１６の下側の主表面に露出
して放熱を促進する。
【００１６】リード１４は、パッケージ１６の側部から
外方に直線状に導出され、位置決めピン１０Ａ〜１０Ｄ
は、パッケージ１６の４つのコーナーからそれぞれ導出
されている。位置決めピン１０Ａ〜１０Ｄをコーナーに
配置したので、検査や実装の際にリード１４の機能を妨
げることがない。
外方に直線状に導出され、位置決めピン１０Ａ〜１０Ｄ
は、パッケージ１６の４つのコーナーからそれぞれ導出
されている。位置決めピン１０Ａ〜１０Ｄをコーナーに
配置したので、検査や実装の際にリード１４の機能を妨
げることがない。
【００１７】位置決めピン１０Ａ〜１０Ｄを有するダイ
ステージ１０と、リード１４とは、リードフレームから
打抜加工により得られるもので、同一の材料からなって
いる。各リードには、図２に示すように直線状態にて半
田層Ｓを厚くめっきすることができる。
ステージ１０と、リード１４とは、リードフレームから
打抜加工により得られるもので、同一の材料からなって
いる。各リードには、図２に示すように直線状態にて半
田層Ｓを厚くめっきすることができる。
【００１８】図３，４は、上記した半導体装置を実装基
板に実装した状態を示すもので、図１，２と同様の部分
には同様の符号を付してある。
板に実装した状態を示すもので、図１，２と同様の部分
には同様の符号を付してある。
【００１９】実装基板２０は、プリント配線基板又はマ
イクロモジュール基板等からなるもので、上記した半導
体装置のフラットパッケージ１６を収納するための方形
状の凹部２２が設けられると共に、凹部２２の４つのコ
ーナーにはパッケージ１６から突出した位置決めピン１
０Ａ〜１０Ｄをそれぞれ収納するための位置決め溝２２
Ａ〜２２Ｄが設けられている。
イクロモジュール基板等からなるもので、上記した半導
体装置のフラットパッケージ１６を収納するための方形
状の凹部２２が設けられると共に、凹部２２の４つのコ
ーナーにはパッケージ１６から突出した位置決めピン１
０Ａ〜１０Ｄをそれぞれ収納するための位置決め溝２２
Ａ〜２２Ｄが設けられている。
【００２０】凹部２２の底部には、Ｃｕ等からなる放熱
板２４が設けられており、それによって放熱性を高める
ようになっている。
板２４が設けられており、それによって放熱性を高める
ようになっている。
【００２１】半導体装置を実装基板に実装するときは、
位置決めピン１０Ａ〜１０Ｄを位置決め溝２２Ａ〜２２
Ｄに合わせるようにしてパッケージ１６を凹部に挿入す
る。そして、各リード１４を基板配線の半田ランドＳ1
に接続すると共に、ダイステージ１０の露出面を放熱板
２４の上面に半田層Ｓ2 で固着する。
位置決めピン１０Ａ〜１０Ｄを位置決め溝２２Ａ〜２２
Ｄに合わせるようにしてパッケージ１６を凹部に挿入す
る。そして、各リード１４を基板配線の半田ランドＳ1
に接続すると共に、ダイステージ１０の露出面を放熱板
２４の上面に半田層Ｓ2 で固着する。
【００２２】上記した実施例によれば、リード曲げ工程
が不要となり、検査等での取扱いも容易となり、リード
変形もなくなる。また、位置決めピンと位置決め溝との
嵌合により位置決めを行なうため、チップマウンタを用
いることなく簡単且つ正確に位置決めを行なうことがで
き、ランドずれの発生を防止することができる。さら
に、ダイステージ１０がパッケージ１６から露出してい
ると共に実装時には放熱板２４と熱的に結合させるよう
にしたので、放熱性が大幅に向上する。さらに、ダイス
テージ１０がパッケージ１６から露出していることは、
半田リフロー時のパッケージクラック防止にも有効であ
る。
が不要となり、検査等での取扱いも容易となり、リード
変形もなくなる。また、位置決めピンと位置決め溝との
嵌合により位置決めを行なうため、チップマウンタを用
いることなく簡単且つ正確に位置決めを行なうことがで
き、ランドずれの発生を防止することができる。さら
に、ダイステージ１０がパッケージ１６から露出してい
ると共に実装時には放熱板２４と熱的に結合させるよう
にしたので、放熱性が大幅に向上する。さらに、ダイス
テージ１０がパッケージ１６から露出していることは、
半田リフロー時のパッケージクラック防止にも有効であ
る。
【００２３】なお、この発明は、上記実施例に限定され
るものではなく、適宜の改変形態で実施可能なものであ
る。例えば、半田層Ｓ2 を省略し、ダイステージ１０を
直接的に放熱板２４に接触させるようにしてもよい。ま
た、位置決め用のピン又は溝の本数は、４本に限定され
ない。
るものではなく、適宜の改変形態で実施可能なものであ
る。例えば、半田層Ｓ2 を省略し、ダイステージ１０を
直接的に放熱板２４に接触させるようにしてもよい。ま
た、位置決め用のピン又は溝の本数は、４本に限定され
ない。
【００２４】
【発明の効果】以上のように、この発明によれば、一方
の主表面にＩＣチップを固着したダイステージの他方の
主表面を、各位置決めピンにおいてダイステージの他方
の主表面に連続する表面部分と共にフラットパッケージ
外に露出したり、実装基板のパッケージ収納用凹部の底
部に放熱板を設けたりして放熱性を高めるようにしたの
で、小型で電力性能の高いＩＣ装置を実現可能となる効
果が得られるものである。また、複数の位置決めピンを
複数の位置決め溝にそれぞれ嵌合させることにより位置
決めを行なうようにしたので、簡単且つ正確に位置決め
を行なえる効果もある。さらに、実装基板の配線形成面
に凹部及び位置決め溝を設けたので、半導体装置の実装
状態において配線形成面の平坦性が良好となる利点もあ
る。
の主表面にＩＣチップを固着したダイステージの他方の
主表面を、各位置決めピンにおいてダイステージの他方
の主表面に連続する表面部分と共にフラットパッケージ
外に露出したり、実装基板のパッケージ収納用凹部の底
部に放熱板を設けたりして放熱性を高めるようにしたの
で、小型で電力性能の高いＩＣ装置を実現可能となる効
果が得られるものである。また、複数の位置決めピンを
複数の位置決め溝にそれぞれ嵌合させることにより位置
決めを行なうようにしたので、簡単且つ正確に位置決め
を行なえる効果もある。さらに、実装基板の配線形成面
に凹部及び位置決め溝を設けたので、半導体装置の実装
状態において配線形成面の平坦性が良好となる利点もあ
る。
【図１】 この発明の一実施例に係る半導体装置を示す
上面図である。
上面図である。
【図２】 図１のＡ−Ａ’線に沿う断面図である。
【図３】 図１の半導体装置を実装基板に実装した状態
を示す上面図である。
を示す上面図である。
【図４】 図３のＢ−Ｂ’線に沿う断面図である。
【図５】 従来の半導体装置の一例を示す側面図であ
る。
る。
【図６】 従来の半導体装置の他の例を示す側面図であ
る。
る。
【図７】 図６の半導体装置を実装基板に実装した状態
を示す側面図である。
を示す側面図である。
１０：ダイステージ、１０Ａ〜１０Ｄ：位置決めピン、
１２：ＩＣチップ、１４：アウターリード、１６：フラ
ットパッケージ、２０：実装基板、２２：パッケージ収
納用凹部、２２Ａ〜２２Ｄ：位置決め溝、２４：放熱
板。
１２：ＩＣチップ、１４：アウターリード、１６：フラ
ットパッケージ、２０：実装基板、２２：パッケージ収
納用凹部、２２Ａ〜２２Ｄ：位置決め溝、２４：放熱
板。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/28 H01L 23/40 H01L 23/50
Claims (3)
- 【請求項１】 集積回路チップが一方の主表面に固着さ
れたダイステージと、このダイステージを前記集積回路
チップと共に収納するフラットパッケージと、前記集積
回路チップに接続されると共に前記フラットパッケージ
の側部から外方に直線状に導出された多数のアウターリ
ードとを備えた半導体装置であって、 前記ダイステージの他方の主表面を前記フラットパッケ
ージにおいて前記集積回路チップ側とは反対側の主表面
に露出させると共に、複数の位置決めピンを前記ダイス
テージの他方の主表面と共通の平面をなすように前記ダ
イステージから前記ダイステージの対角線に沿って突出
させ、前記複数の位置決めピンを前記フラットパッケー
ジの複数のコーナーからそれぞれ導出したことを特徴と
する半導体装置。 - 【請求項２】 請求項１記載の半導体装置を実装するた
めの実装基板であって、 配線が形成された主表面に前記フラットパッケージを収
納するための凹部を設けると共に、この凹部の複数のコ
ーナーに前記複数の位置決めピンをそれぞれ嵌合するた
めの複数の位置決め溝を設け、前記多数のアウターリー
ドをいずれも直線状の状態で前記凹部の近傍の配線に接
続可能とするように前記凹部の深さを設定したことを特
徴とする実装基板。 - 【請求項３】 前記凹部の底部に前記ダイステージから
の放熱を促すための放熱板を設けたことを特徴とする請
求項２記載の実装基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25517893A JP3348485B2 (ja) | 1993-09-17 | 1993-09-17 | 半導体装置と実装基板 |
| TW083108452A TW259892B (ja) | 1993-09-17 | 1994-09-13 | |
| KR1019940023481A KR100200289B1 (ko) | 1993-09-14 | 1994-09-16 | 자체 배치형 반도체 집적회로장치 및 배선회로기판의 조합체 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25517893A JP3348485B2 (ja) | 1993-09-17 | 1993-09-17 | 半導体装置と実装基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0786456A JPH0786456A (ja) | 1995-03-31 |
| JP3348485B2 true JP3348485B2 (ja) | 2002-11-20 |
Family
ID=17275127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25517893A Expired - Fee Related JP3348485B2 (ja) | 1993-09-14 | 1993-09-17 | 半導体装置と実装基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3348485B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5670749A (en) * | 1995-09-29 | 1997-09-23 | Allen-Bradley Company, Inc. | Multilayer circuit board having a window exposing an enhanced conductive layer for use as an insulated mounting area |
| KR100602847B1 (ko) * | 2004-02-27 | 2006-07-19 | 럭스피아 주식회사 | 방열판이 장착된 인쇄회로기판과 이 회로기판을 이용한발광다이오드 패캐지 및 그 제조방법 |
| JP5189616B2 (ja) | 2010-04-15 | 2013-04-24 | 三菱電機株式会社 | 半導体装置 |
-
1993
- 1993-09-17 JP JP25517893A patent/JP3348485B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0786456A (ja) | 1995-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3109479B2 (ja) | 放熱体及び放熱体を装着したメモリモジュール | |
| JPH0550134B2 (ja) | ||
| US5488539A (en) | Protecting cot packaged ICs during wave solder operations | |
| JP3348485B2 (ja) | 半導体装置と実装基板 | |
| JP2771203B2 (ja) | 集積回路実装用テープ | |
| JP3527162B2 (ja) | 電子部品の放熱構造および電子部品の製造方法 | |
| JPH11176993A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH0773122B2 (ja) | 封止型半導体装置 | |
| JPS609190A (ja) | 発光装置 | |
| JP2831971B2 (ja) | 半導体素子搭載用プリント配線板およびその製造方法 | |
| JP2795063B2 (ja) | 混成集積回路装置 | |
| JP2002151634A (ja) | 基板放熱装置 | |
| JP2612455B2 (ja) | 半導体素子搭載用基板 | |
| JPS61137349A (ja) | 半導体装置 | |
| JPH06112674A (ja) | 電子部品搭載装置用のヒートシンク | |
| JPH09312358A (ja) | Ｉｃパッケージ | |
| JPS58122753A (ja) | 高密度チツプキヤリア | |
| JP2816496B2 (ja) | 電子部品搭載用基板 | |
| JPH0786449A (ja) | 半導体装置と実装基板 | |
| JPS6143857B2 (ja) | ||
| JPH0513963A (ja) | 電子部品搭載用基板 | |
| KR100200289B1 (ko) | 자체 배치형 반도체 집적회로장치 및 배선회로기판의 조합체 | |
| JP2000031315A (ja) | Ｂｇａパッケージ及びその製造方法 | |
| JPH08264910A (ja) | 放熱板付きプリント配線板の作製方法及びプリント配線板へのハイパワー部品の実装方法 | |
| JPS60138945A (ja) | 封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070913 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100913 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100913 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20110913 |
|
| LAPS | Cancellation because of no payment of annual fees |