JP3348117B2 - Voltage-voltage converter - Google Patents
Voltage-voltage converterInfo
- Publication number
- JP3348117B2 JP3348117B2 JP19772693A JP19772693A JP3348117B2 JP 3348117 B2 JP3348117 B2 JP 3348117B2 JP 19772693 A JP19772693 A JP 19772693A JP 19772693 A JP19772693 A JP 19772693A JP 3348117 B2 JP3348117 B2 JP 3348117B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- input
- volts
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、電圧−電圧変換器に係
わり、特に、入力電圧1ボルトより作動する電圧−電圧
変換装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voltage-to-voltage converter, and more particularly, to a voltage-to-voltage converter operating from an input voltage of 1 volt.
【0002】[0002]
【従来の技術】電圧−電圧変換器は、二つの異なった計
測用機器の間における信号の伝達に使用されている。即
ち、入出力を直流的に絶縁したもので、トランス絶縁方
式のものは回路構成が比較的に簡単で、高精度、高速、
低消費電力が保障され、トランジスタのゲート駆動電圧
に矩形波交番電圧を使用して、入力信号(DC)を交流
に変換し、信号伝達用絶縁トランス(パルストランス)
により信号の伝送が行なえるようにしたものである。2. Description of the Related Art Voltage-to-voltage converters are used for transmitting signals between two different measuring instruments. That is, the input and output are DC-insulated, and the transformer-insulated type has a relatively simple circuit configuration, high accuracy, high speed,
Low power consumption is guaranteed, and the input signal (DC) is converted to alternating current by using a rectangular wave alternating voltage as the gate drive voltage of the transistor, and the signal transmission isolation transformer (pulse transformer) is used.
Thus, a signal can be transmitted.
【0003】[0003]
【発明が解決しようとする課題】上記電圧−電圧変換器
は、インピーダンスの高いトランスを駆動して入力電圧
1ボルトで作動するものが求められているが、従来品に
はこの仕様を満足するものがなく、例えば、図5の一般
に出回っている電圧−電圧変換器の入出力特性に見るよ
うに、安定した特性の得られる範囲は、1.5〜10ボ
ルトDCに限定されている。本発明は、かかる技術的問
題に鑑みなされたもので、入力電圧:1〜10ボルト、
出力電圧:1〜10ボルト、消費電流:1mA(アンペ
ア)/ボルト 以下の入力電圧1ボルトから作動する絶
縁型の電圧−電圧変換装置の提供を目的とするものであ
る。The above-mentioned voltage-to-voltage converter is required to drive a transformer having a high impedance and operate at an input voltage of 1 volt. For example, as can be seen from the input / output characteristics of the generally available voltage-to-voltage converter in FIG. 5, the range in which stable characteristics can be obtained is limited to 1.5 to 10 volts DC. The present invention has been made in view of such technical problems, and has an input voltage of 1 to 10 volts,
It is an object of the present invention to provide an insulation-type voltage-voltage converter that operates from an input voltage of 1 volt or less, with an output voltage of 1 to 10 volts and a current consumption of 1 mA (ampere) / volt.
【0004】[0004]
【問題を解決するための手段】本発明は、かかる技術的
課題を達成するために、前記入力信号(DC)を交流に
変換して信号伝達用絶縁トランスを作動させるNーMO
S型FETに使用するゲート駆動電圧を最低1ボルトの
入力電圧で発生出来るところの補助電源回路を用意し
た。即ち該回路を、入力電圧1ボルトで作動するデュー
ティー比50%の矩形波電圧を発生する矩形波発振回路
と、該矩形波電圧とトランジスタにより作動するパルス
トランスとよりなる補助電圧発生回路とより構成し、上
記補助電源回路よりのゲート駆動電圧により、NーMO
S型FETを介して信号伝達用絶縁トランスを作動させ
た、入力電圧1ボルトから作動する絶縁型の電圧−電圧
変換装置を、提案するものである。SUMMARY OF THE INVENTION In order to achieve the above technical object, the present invention provides an N-MO that converts an input signal (DC) into an alternating current to operate an insulating transformer for signal transmission.
An auxiliary power supply circuit capable of generating a gate drive voltage used for the S-type FET with an input voltage of at least 1 volt was prepared. That is, the circuit comprises a rectangular wave oscillating circuit that operates at an input voltage of 1 volt and generates a rectangular wave voltage with a duty ratio of 50%, and an auxiliary voltage generating circuit that includes the rectangular wave voltage and a pulse transformer that operates using a transistor. The gate drive voltage from the auxiliary power supply circuit causes the N-MO
The present invention proposes an insulation type voltage-to-voltage converter that operates from an input voltage of 1 volt by operating an isolation transformer for signal transmission via an S-type FET.
【0005】即ち、本発明は、補助電源回路と信号伝達
回路とより構成し、前記補助電源回路は、最低1ボルト
で作動するデューティー比50%の矩形波電圧を発振す
る矩形波発振回路と、PNP及びNPNトランジスタを
介して該矩形波電圧を1次側にプッシュプルに印加して
2次側に±2.5ボルト以上のN−MOS型FETのゲ
ート駆動電圧出力するパルストランスとよりなる補助電
圧発生回路とより構成し、前記信号伝達回路は、信号伝
達用絶縁トランス(高インピーダンスパルストランス)
と該トランスの1次側、2次側に直列に接続する一対の
前記ゲート駆動電圧で作動するN−MOS型FETとよ
りなる電圧−電圧変換回路と、変換された電圧をインピ
ーダンス変換して電圧出力を得る出力回路とより構成し
たものである。また、前記補助電源回路の入力側に三端
子レギュレータよりなる安定化電圧切り換え回路を設
け、該補助電圧回路に入力される入力電圧の範囲を所定
値を基準にして上下二つに分け、所定値以上の値に対し
ては、三端子レギュレータを介して所定値電圧以下の安
定化電圧を使用することにより、前記N−MOS型FE
Tのゲート駆動電圧を定格電圧±20ボルト以下に押さ
えるようにした。That is, the present invention comprises an auxiliary power supply circuit and a signal transmission circuit, wherein the auxiliary power supply circuit operates at a minimum of 1 volt and oscillates a rectangular wave voltage with a duty ratio of 50%, A pulse transformer that applies the rectangular wave voltage to the primary side through push-pull via the PNP and NPN transistors and outputs the gate drive voltage of the N-MOS type FET of ± 2.5 V or more to the secondary side. form more structure to the voltage generating circuit, the signal transmitting circuit, the signal transmitting insulating transformer (high impedance pulse transformer)
And a voltage-voltage conversion circuit comprising a pair of N-MOS type FETs operated by the gate drive voltage and connected in series to the primary side and the secondary side of the transformer; those were more structure forms <br/> an output circuit for obtaining an output. Also, three terminals are provided on the input side of the auxiliary power supply circuit.
A stabilizing voltage switching circuit consisting of
The range of the input voltage input to the auxiliary voltage circuit
Divided into upper and lower parts based on the value
The voltage below a specified value via a three-terminal regulator.
By using the stabilizing voltage, the N-MOS type FE
Push the gate drive voltage of T below the rated voltage ± 20 volts
I got it .
【0006】[0006]
【作用】上記技術手段により、入力電圧1ボルトで作動
する矩形波発振回路を使用することにより、インピーダ
ンスの高いパルストランスを駆動させて±2.5ボルト
(前記パルストランスの巻線比=2.5)の電圧を発生
させ、2〜2.5ボルトで作動する電圧−電圧変換回路
の前記NーMOS型FETを駆動させることが可能とな
り、入力電圧1ボルトから作動する絶縁型の電圧−電圧
変換装置を得ることが出来る。また、入力電圧の範囲を
上下二つに分け、所定値以上の値に対しては、三端子レ
ギュレータを介して安定化電圧(5ボルト)を使用する
ようにしたため、前記NーMOS型FETのゲート駆動
電圧を定格電圧±20ボルト以下に押さえることが出来
る。また、前記超低消費電流型三端子レギュレータの使
用、及び数キロオームの高インピーダンスのパルストラ
ンスの使用等により、消費電流を1mA/ボルト以下に
押さえることが出来る。According to the above technical means, a pulse transformer having a high impedance is driven by using a rectangular wave oscillating circuit which operates at an input voltage of 1 volt, and ± 2.5 volts (turn ratio of the pulse transformer = 2. 5) It is possible to generate the voltage and drive the N-MOS type FET of the voltage-to-voltage conversion circuit that operates at 2 to 2.5 volts, and to operate from an input voltage of 1 volt. A conversion device can be obtained. In addition, the input voltage range is divided into upper and lower ranges, and a stabilized voltage (5 volts) is used for a value equal to or higher than a predetermined value via a three-terminal regulator. The gate drive voltage can be suppressed to a rated voltage of ± 20 volts or less. Further, the current consumption can be suppressed to 1 mA / volt or less by using the ultra-low current consumption type three-terminal regulator and using a high impedance pulse transformer of several kilo-ohms.
【0007】[0007]
【実施例】以下、図面を参照して本発明の公的な実施例
を例示的に詳しく説明する。但しこの実施例に記載され
ている構成部品の寸法、材質、形状、その相対的配置等
は特に特定的な記載が無いかぎりは、この発明の範囲を
それに限定する趣旨ではなく、単なる説明例にすぎな
い。図1には本発明の電圧−電圧変換装置の一実施例を
示す回路図である。図において、1は補助電源回路、2
は信号伝達回路、11は安定化電圧切り換え回路、12
は矩形波発振回路、13は補助電圧発生回路、14は電
圧−電圧変換回路、15は出力回路である。DESCRIPTION OF THE PREFERRED EMBODIMENTS Referring to the drawings, a public embodiment of the present invention will be illustratively described in detail. However, unless otherwise specified, dimensions, materials, shapes, relative arrangements, and the like of the components described in this embodiment are not intended to limit the scope of the present invention thereto, but are merely illustrative examples. Only. FIG. 1 is a circuit diagram showing one embodiment of the voltage-voltage converter of the present invention. In the figure, 1 is an auxiliary power supply circuit, 2
Is a signal transmission circuit, 11 is a stabilized voltage switching circuit, 12
Is a rectangular wave oscillation circuit, 13 is an auxiliary voltage generation circuit, 14 is a voltage-voltage conversion circuit, and 15 is an output circuit.
【0008】図に示すように、本発明の電圧−電圧変換
装置は、補助電源回路1と信号伝達回路2とより構成す
る。上記補助電源回路1は、安定化電圧切り換え回路1
1と矩形波発振回路12と補助電圧発生回路13とより
構成し、また、上記信号伝達回路2は電圧−電圧変換回
路14と出力回路15とより構成する。As shown in FIG. 1, the voltage-voltage converter of the present invention comprises an auxiliary power supply circuit 1 and a signal transmission circuit 2. The auxiliary power supply circuit 1 includes a stabilized voltage switching circuit 1
1, a rectangular wave oscillation circuit 12 and an auxiliary voltage generation circuit 13, and the signal transmission circuit 2 includes a voltage-voltage conversion circuit 14 and an output circuit 15.
【0009】上記安定化電圧切り換え回路11は、抵抗
R0とそれに端子aにより接続するホトモスリレーP.
Cとそれの端子bを介して接続する入力電圧可変型マイ
クロパワー電圧素子IC0により形成された直列回路を
入力端子Vin、E間に並列に接続するとともに、前記
端子VinとホトモスリレーP.Cの端子cとを接続す
る。前記入力端子Vinに直列に設けた安定化電圧回路
の三端子レギュレータIC1の下流側端子eと前記ホト
モスリレーP.Cの切り換え端子dとを接続させ、前記
入力電圧可変マイクロパワー電圧素子IC0の設定によ
り、入力電圧V1<Vx、但し、Vx=(6.0〜6.
5)ボルトのときは、前記ホトモスリレーP.Cの切り
換え端子c、dは導通状態に置かれ、前記三端子レギュ
レータIC1を短絡するように構成する。また、入力電
圧V1が Vx≦V1≦10ボルト のときは、前記入
力端子Vin→抵抗R0→ホトモスリレーP.C→IC
0→入力端子Eの直列回路に流れる電流が増加し、ホト
モスリレーP.Cが作動し(端子c、d間がOFF)、
三端子レギュレータIC1の入出力間の前記短絡が解か
れ、三端子レギュレータのIC1は定電圧5ボルトを出
力し、点eと端子Eとの間の電圧は入力電圧V1より5
ボルトの定電圧に切り換えられるように構成する。な
お、前記三端子レギュレータIC1は超低消費電流型
(1〜2μA)、入出力電圧差30mボルトの定格のも
のを使用する。上記矩形波発振回路12は発振用IC2
と温度変化の小さい抵抗R2とコンデンサC2とよりな
り、数KHzのデューティ比50%の矩形波を発生させ
るように構成する。なお、前記発振周波数fは1/C2
×R2に比例する。また、R2は消費電流を小さくする
ため発振可能な限り、高い抵抗値を択ぶようにしてあ
る。The stabilizing voltage switching circuit 11 includes a photo-MOS relay P.0 connected to a resistor R0 and a terminal a.
C and a series circuit formed by the variable input voltage type micropower voltage element IC0 connected via the terminal b thereof is connected in parallel between the input terminals Vin and E, and the terminal Vin and the photoMOS relay P.C. C terminal c is connected. The downstream terminal e of the three-terminal regulator IC1 of the stabilized voltage circuit provided in series with the input terminal Vin and the photomos relay P. C, and the input voltage V1 <Vx, where Vx = (6.0-6.
5) In the case of volts, the photomos relay P. The switching terminals c and d of C are placed in a conductive state, and the three-terminal regulator IC1 is configured to be short-circuited. When the input voltage V1 is Vx ≦ V1 ≦ 10 volts, the input terminal Vin → the resistor R0 → the photoMOS relay P. C → IC
0 → the current flowing in the series circuit of the input terminal E increases, and the photomos C operates (OFF between terminals c and d),
The short circuit between the input and output of the three-terminal regulator IC1 is released, the three-terminal regulator IC1 outputs a constant voltage of 5 volts, and the voltage between the point e and the terminal E is 5 times higher than the input voltage V1.
It is configured so that it can be switched to a constant voltage of volts. The three-terminal regulator IC1 uses an ultra-low current consumption type (1-2 μA) and a rated input / output voltage difference of 30 mV. The rectangular wave oscillation circuit 12 includes an oscillation IC 2
And a resistor R2 and a capacitor C2 having a small temperature change, so as to generate a rectangular wave having a duty ratio of 50% at several KHz. The oscillation frequency f is 1 / C2
X proportional to R2. R2 is selected to have a high resistance as long as oscillation is possible in order to reduce current consumption.
【0010】上記補助電圧発生回路13は、電流増幅率
が数百以上の値を持つPNPトランジスタTr1及びN
PNトランジスタTr2と、前記数Khzの周波数で数
KΩのインピーダンスを持つパルストランスT1と、コ
ンデンサC4、C5とより構成する。前記パルストラン
スT1の1次側には二つの巻線n1、n2、を設け、2
次側に同じくn3、n4を設け、前記n1、n3、n4
は同極でそれに対しn2は逆極に構成し、n1には前記
PNPトランジスタTr1のコレクタが接続され、n2
には前記NPNトランジスタTr2のコレクタが接続さ
れ、図2に示すように2次側の巻線n3、n4にそれぞ
れ独立した矩形波交番電圧が得られ、後記するゲート駆
動電圧が低くON抵抗の低いNーMOS型FETの駆動
に必要な振幅±2.5×(V1ないし5)ボルト以上の
矩形波を発生させるようにしてある。また、2次側巻線
n3には、倍電圧整流されコンデンサC4、C5を介し
て±V2の直流電圧を得るようにし、後記するオペアン
プIC3(消費電流100μA)の補助電源として使用
するようにしてある。なお、上記巻線n1、n2、n
3、n4の巻数比はn1=n2、n3=n4で、n3/
n1は2.5以上に設定してある。The auxiliary voltage generation circuit 13 includes PNP transistors Tr1 and N having a current amplification factor of several hundreds or more.
It comprises a PN transistor Tr2, a pulse transformer T1 having a frequency of several Khz and an impedance of several KΩ, and capacitors C4 and C5. On the primary side of the pulse transformer T1, two windings n1, n2 are provided.
Similarly, n3 and n4 are provided on the next side.
Have the same polarity and n2 has the opposite polarity, and the collector of the PNP transistor Tr1 is connected to n1.
Is connected to the collector of the NPN transistor Tr2. As shown in FIG. 2, rectangular winding alternating voltages are obtained independently on the secondary windings n3 and n4. The gate drive voltage described later is low and the ON resistance is low. A rectangular wave having an amplitude of ± 2.5 × (V1 to 5) volts or more necessary for driving the N-MOS type FET is generated. Further, the secondary winding n3 is subjected to voltage doubler rectification to obtain a DC voltage of ± V2 via capacitors C4 and C5, and is used as an auxiliary power supply for an operational amplifier IC3 (current consumption 100 μA) described later. is there. The windings n1, n2, n
The turn ratio between n3 and n4 is n1 = n2, n3 = n4, and n3 / n4
n1 is set to 2.5 or more.
【0011】上記電圧−電圧変換回路14は、信号伝達
用のパルストランスT2と、1次側及び2次側の巻線
N、N(N=N)のそれぞれに並列に設けたRsとCs
との直列回路(スナバ)と、前記1次側、2次側巻線に
接続する信号伝達用トランジスタのNーMOS型FE
T、Tr3、Tr4とから構成する。前記スナバと前記
巻線Nとの間の共振周波数をデューティ比50%の矩形
波周波数の2倍の値を持つようにして、高精度で且つ温
度特性の優れた電圧−電圧変換が出来るように構成す
る。前記トランジスタTr3、Tr4はゲート駆動電圧
が低く、ON抵抗の低いNーMOS型FETを使用し、
トランジスタTr3のゲートG3には前記パルストラン
スT1の2次側巻線n4の端子Bの矩形波交番電圧を印
加し、また、トランジスタTr4のゲートG4には前記
パルストランスT1の2次側巻線n3の端子Aの矩形波
交番電圧が印加する構成とする。なお、前記矩形波交番
電圧の大きさは±2.5×(V1ないし5)ボルトの振
幅を持たせ、端子A、Bの他端及びトランジスタTr
3、Tr4のソースS3、S4はそれぞれアースに接続
して零電位にしてある。また、前記パルストランスT2
は使用する周波数(数KHz)でのインピーダンスを数
KΩとし、1次側と2次側の巻線比はN:Nとしてあ
る。The voltage-voltage conversion circuit 14 includes a pulse transformer T2 for transmitting a signal, and Rs and Cs provided in parallel with the primary and secondary windings N and N (N = N), respectively.
And a N-MOS type FE of a signal transmitting transistor connected to the primary side and the secondary side winding.
T, Tr3 and Tr4. The resonance frequency between the snubber and the winding N is set to be twice the value of the rectangular wave frequency having a duty ratio of 50%, so that voltage-voltage conversion with high accuracy and excellent temperature characteristics can be performed. Constitute. The transistors Tr3 and Tr4 use N-MOS type FETs having a low gate drive voltage and a low ON resistance,
A rectangular wave alternating voltage of the terminal B of the secondary winding n4 of the pulse transformer T1 is applied to the gate G3 of the transistor Tr3, and the secondary winding n3 of the pulse transformer T1 is applied to the gate G4 of the transistor Tr4. A rectangular wave alternating voltage of the terminal A is applied. The magnitude of the rectangular wave alternating voltage has an amplitude of ± 2.5 × (V1 to 5) volts, and the other ends of the terminals A and B and the transistor Tr
The sources S3 and S4 of the transistors Tr3 and Tr4 are connected to the ground to be at zero potential. Further, the pulse transformer T2
Denotes the impedance at the frequency (several KHz) to be used is several KΩ, and the turns ratio between the primary side and the secondary side is N: N.
【0012】上記出力回路15はフィルタ16と、補助
電源として前記補助電圧発生回路13の出力側に出力さ
れる±V2ボルトを使用するオペアンプIC3と、より
構成する。The output circuit 15 includes a filter 16 and an operational amplifier IC3 that uses ± V2 volts output to the output side of the auxiliary voltage generation circuit 13 as an auxiliary power supply.
【0013】以下に、図1に示す回路について、その動
作を説明する。入力電圧V1が[1〜(6.0〜6.
5)]ボルトの時は、安定化電圧切り換え回路11にお
いて、ホトモスリレーP.Cの作動により、点Vin→
点c→点d→点e間は導通状態になるため、安定化電圧
回路IC1は短絡され点e以下の下流の矩形波発振回路
12及び補助電圧発生回路13には入力電圧V1が印加
電圧として使用される。なお、入力電圧V1が[(6.
0〜6.5)〜10]ボルトの時は、前記ホトモスリレ
ーP.Cの端子c、dがOFFになるため、安定化電圧
回路IC1が作動して定電圧5ボルトが発生し、点e以
下の下流の矩形波発振回路12及び補助電圧発生回路1
3には前記定電圧の5ボルトが印加されるようになる。The operation of the circuit shown in FIG. 1 will be described below. When the input voltage V1 is [1- (6.0-6.
5)] In the case of volts, in the stabilizing voltage switching circuit 11, the photomos By operation of C, the point Vin →
Since the point c → point d → point e becomes conductive, the stabilizing voltage circuit IC1 is short-circuited and the input voltage V1 is applied to the downstream rectangular wave oscillation circuit 12 and the auxiliary voltage generation circuit 13 below the point e as the applied voltage. used. Note that when the input voltage V1 is [(6.
0 to 6.5) to 10] volts, the photomos relay P.O. Since the terminals c and d of C are turned off, the stabilized voltage circuit IC1 operates to generate a constant voltage of 5 volts, and the downstream rectangular wave oscillation circuit 12 and the auxiliary voltage generation circuit 1 below the point e.
3, the constant voltage of 5 volts is applied.
【0014】ついで、矩形波発振回路12は前記入力電
圧ないし定電圧の印加を受けて、抵抗R2及びC2によ
り決定された数KHzの発振周波数を持ちデューティ比
50%の矩形波電圧を補助電圧発生回路13に入力し
て、PNPトランジスタTr1及びNPNトランジスタ
Tr2を作動させ、パルストランス1の1次側巻線n1
及びn2に前記入力電圧V1ないし定電圧の5ボルトを
印加する。その結果、2次側巻線n3及びn4に即ち、
端子E(零電位)とA及びの端子EとBとの間に、それ
ぞれ±2.5×(V1ボルトないし5ボルト)の振幅を
持つ矩形波交番電圧を出力する。一方前記端子AとEの
間に出力した矩形波交番電圧はコンデンサC4及びC5
を介して±V2の直流電圧を出力する。Next, upon receiving the input voltage or the constant voltage, the rectangular wave oscillation circuit 12 generates a rectangular wave voltage having an oscillation frequency of several KHz determined by the resistors R2 and C2 and a duty ratio of 50% as an auxiliary voltage. The signal is input to the circuit 13 to activate the PNP transistor Tr1 and the NPN transistor Tr2, and the primary winding n1 of the pulse transformer 1
And n2 is applied with the input voltage V1 or a constant voltage of 5 volts. As a result, the secondary windings n3 and n4
A rectangular wave alternating voltage having an amplitude of ± 2.5 × (V1 volt to 5 volt) is output between the terminal E (zero potential) and A and between the terminals E and B. On the other hand, the rectangular wave alternating voltage output between the terminals A and E is connected to the capacitors C4 and C5.
To output a DC voltage of ± V2.
【0015】一方信号伝達回路2に入力した前記入力電
圧V1は、電圧−電圧変換回路14に入力し、信号伝達
用のパルストランスT2の1次側に入力して電圧V1を
印加する。上記パルストランスの1次側及び2次側巻線
に接続するNーMOS型FETのTr3、Tr4のゲー
トG3、G4には前記、補助電圧発生回路13の2次側
巻線n3、n4の端子B、Aに出力した図2に示す振幅
±2.5×(V1ボルトないし5ボルト)の矩形波交番
電圧が印加される。上記印加電圧の振幅がa)V1=
[1〜(6.0〜6.5)]ボルトの時は、±(2.5
〜15)ボルトになり、入力インピーダンス10KΩ以
上の負荷に対し消費電流は1mA/ボルト以下である。
上記印加電圧の振幅がb)V1=[(6.0〜6.5)
〜10]ボルトの時は、安定化電圧回路IC1が作動す
るため、±15ボルト以内に抑えられ、前記NーMOS
型FETのゲート、ソース間の絶対定格電圧±20ボル
トを満たすことが出来る。また、前記同様入力インピー
ダンス10KΩ以上の負荷に対し消費電流は図4に示す
ように1mA/ボルト以下を満足する。On the other hand, the input voltage V1 input to the signal transmission circuit 2 is input to a voltage-voltage conversion circuit 14, and is input to the primary side of a pulse transformer T2 for signal transmission to apply the voltage V1. The gates G3 and G4 of the NMOS transistors Tr3 and Tr4 connected to the primary and secondary windings of the pulse transformer are connected to the terminals of the secondary windings n3 and n4 of the auxiliary voltage generating circuit 13. A rectangular wave alternating voltage having an amplitude of ± 2.5 × (V1 volt to 5 volt) shown in FIG. The amplitude of the applied voltage is a) V1 =
For [1 (6.0 to 6.5)] volts, ± (2.5
-15) volts, and the current consumption is 1 mA / volt or less for a load having an input impedance of 10 KΩ or more.
The amplitude of the applied voltage is b) V1 = [(6.0-6.5)
-10] volt, the stabilized voltage circuit IC1 operates, so that the voltage is suppressed within ± 15 volts, and the N-MOS
The absolute rated voltage between the gate and the source of the type FET can be satisfied ± 20 volts. As shown in FIG. 4, the current consumption satisfies 1 mA / volt or less for a load having an input impedance of 10 KΩ or more.
【0016】上記矩形波交番電圧のトランジスタTr
3、Tr4のゲートに印加することにより、Tr3、T
r4は同時にON、OFFし、パルストランスT2は作
動する。即ち、1次側電流は端子Vinよりパルストラ
ンスT2の1次側巻線→トランジスタTr3(ドレイン
D3→ソースS3)→E1と流れる。2次側電流は、パ
ルストランスT2の二次巻線の巻き始め点gよりコンデ
ンサC3→トランジスタTr4(ソース4→ドレインD
4)→前記二次巻線の巻き終わりm、と流れ、コンデン
サC3に入力電圧V1に略等しい電圧を蓄積する。コン
デンサC3の電圧はリップルが多いので、出力回路15
のフィルタ16を通し、オペアンプIC3でインピーダ
ンス変換して、トリマVR2でオフセット調整、抵抗R
5及びトリマVR1でスパン調整を行い、入力電圧V1
と等しい電圧を出力端子Voutより出力する。The transistor Tr of the rectangular wave alternating voltage
3 and Tr4, the Tr3, T4
r4 turns ON and OFF at the same time, and the pulse transformer T2 operates. That is, the primary current flows from the terminal Vin to the primary winding of the pulse transformer T2 → the transistor Tr3 (drain D3 → source S3) → E1. The secondary current flows from the capacitor C3 to the transistor Tr4 (source 4 to drain D) from the winding start point g of the secondary winding of the pulse transformer T2.
4) → The winding end m of the secondary winding flows, and a voltage substantially equal to the input voltage V1 is stored in the capacitor C3. Since the voltage of the capacitor C3 has many ripples, the output circuit 15
, The impedance is converted by the operational amplifier IC3, the offset is adjusted by the trimmer VR2, and the resistance R is adjusted.
5 and the trimmer VR1 are used to adjust the span.
Is output from the output terminal Vout.
【0017】前記トランジスタTr3、Tr4がOFF
の時、ドレイン電流はゼロになるが、1次側巻線には逆
起電圧が発生し、巻線のインダクタンス、スナバRx、
Cxとの直列共振を起こす。図3に示すように、前記共
振周波数が矩形波周波数の2倍にすれば出力電圧の温度
による変動を小さく出来る。The transistors Tr3 and Tr4 are turned off.
, The drain current becomes zero, but a back electromotive voltage is generated in the primary winding, and the inductance of the winding, the snubber Rx,
A series resonance occurs with Cx. As shown in FIG. 3, if the resonance frequency is twice the rectangular wave frequency, the variation of the output voltage with temperature can be reduced.
【0018】[0018]
【効果】以上記載したように、本発明によれば、入力電
圧(1〜10)ボルト、出力電圧(1〜10)ボルトの
電圧−電圧変換を可能にし、且つ消費電流1mA/ボル
ト以下に抑えることの出来る、入力電圧が最低1ボルト
以上で作動する電圧−電圧変換装置を得ることが出来
る。As described above, according to the present invention, voltage-voltage conversion of an input voltage (1 to 10) volts and an output voltage (1 to 10) volts can be performed, and current consumption is suppressed to 1 mA / volt or less. Thus, a voltage-to-voltage converter operating at an input voltage of at least 1 volt can be obtained.
【図1】本発明の電圧−電圧変換装置の実施例に係わる
回路図である。FIG. 1 is a circuit diagram according to an embodiment of a voltage-voltage converter of the present invention.
【図2】図1における、パルストランスT1の2次側に
発生する矩形波交番電圧を示す図である。FIG. 2 is a diagram showing a rectangular wave alternating voltage generated on a secondary side of a pulse transformer T1 in FIG. 1;
【図3】図1のトランジスタTr3のゲートに掛かる電
圧波形とドレインの電圧波形を示す図である。3 is a diagram showing a voltage waveform applied to a gate and a voltage waveform of a drain of a transistor Tr3 in FIG. 1;
【図4】本発明の電圧−電圧変換装置における入力電圧
と入力電流の関係を示す図である。FIG. 4 is a diagram showing a relationship between an input voltage and an input current in the voltage-voltage converter of the present invention.
【図5】従来の電圧−電圧変換器の入出力特性図であ
る。FIG. 5 is an input / output characteristic diagram of a conventional voltage-voltage converter.
1 補助電源回路 2 信号伝達回路 11 安定化電圧切り換え回路 12 発振回路 13 補助電圧発生回路 14 電圧−電圧変換回路 15 電圧出回路 DESCRIPTION OF SYMBOLS 1 Auxiliary power supply circuit 2 Signal transmission circuit 11 Stabilized voltage switching circuit 12 Oscillation circuit 13 Auxiliary voltage generation circuit 14 Voltage-voltage conversion circuit 15 Voltage output circuit
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H02M 3/28 H02M 7/538 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H02M 3/28 H02M 7/538
Claims (1)
信号伝達回路とよりなる電圧−電圧変換器において、 前記補助電源回路を、最低1ボルトで作動するデューテ
ィー比50%の矩形波電圧を発振する矩形波発振回路
と、PNP及びNPNトランジスタを介して該矩形波電
圧を1次側にプッシュプルに印加して2次側に±2.5
ボルト以上のN−MOS型FET(電界効果型トランジ
スタ)のゲート駆動電圧を出力するパルストランスとよ
りなる補助電圧発生回路とより構成し、 前記信号伝達回路を、信号伝達用高インピーダンスパル
ストランスと該トランスの1次側、2次側に直列に接続
する一対の前記ゲート駆動電圧で作動するN−MOS型
FETとを備えた電圧−電圧変換回路と、変換された電
圧をインピーダンス変換して電圧出力を得る出力回路と
より構成するとともに、 前記補助電源回路の入力側に三端子レギュレータよりな
る安定化電圧切り換え回路を設け、該補助電圧回路に入
力される入力電圧の範囲を所定値を基準にして上下二つ
に分け、所定値以上の値に対しては、三端子レギュレー
タを介して所定値電圧以下の安定化電圧を使用すること
により、前記N−MOS型FETのゲート駆動電圧を定
格電圧±20ボルト以下に押さえるようにした ことを特
徴とする電圧−電圧変換装置。An auxiliary power supply circuit operating at the same input voltage;
A voltage-to-voltage converter comprising a signal transmission circuit, wherein the auxiliary power supply circuit operates at a minimum of 1 volt.
Square wave oscillating circuit that oscillates a square wave voltage with a 50% ratio
And the rectangular wave power via PNP and NPN transistors.
Pressure is applied to the primary side by push-pull and ± 2.5
N-MOS FETs over volts (field-effect transistors
A pulse transformer that outputs the gate drive voltage
And an auxiliary voltage generating circuit for transmitting a signal.High impedancePal
Transformer and the primary and secondary sides of the transformer in series
N-MOS type operating with a pair of the gate drive voltages
A voltage-voltage conversion circuit having an FET and a converted voltage;
An output circuit that converts voltage to impedance to obtain a voltage output
Composed ofWith A three-terminal regulator is provided on the input side of the auxiliary power supply circuit.
A stable voltage switching circuit, and
The range of input voltage to be input
And three-terminal regulation
Use a stabilized voltage that is lower than the specified voltage
The gate drive voltage of the N-MOS type FET
Rated voltage is kept below ± 20 volts Specially
A voltage-to-voltage converter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19772693A JP3348117B2 (en) | 1993-07-16 | 1993-07-16 | Voltage-voltage converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19772693A JP3348117B2 (en) | 1993-07-16 | 1993-07-16 | Voltage-voltage converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0739153A JPH0739153A (en) | 1995-02-07 |
JP3348117B2 true JP3348117B2 (en) | 2002-11-20 |
Family
ID=16379330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19772693A Expired - Fee Related JP3348117B2 (en) | 1993-07-16 | 1993-07-16 | Voltage-voltage converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3348117B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002196858A (en) | 2000-12-25 | 2002-07-12 | Sony Corp | Electronic equipment |
-
1993
- 1993-07-16 JP JP19772693A patent/JP3348117B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0739153A (en) | 1995-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5329200A (en) | Piezoelectric transformer converter for power use | |
JP3425900B2 (en) | Switching regulator | |
JP3690814B2 (en) | Switch-mode power supply with feedback via transformer and primary winding | |
US4439821A (en) | DC to DC switching regulator with temperature compensated isolated feedback circuitry | |
JPH0357713B2 (en) | ||
JP3475888B2 (en) | Switching power supply | |
US6252383B1 (en) | Buck and boost power converters with non-pulsating input and output terminal currents | |
US6166927A (en) | Push-pull power converter circuit | |
JP3348117B2 (en) | Voltage-voltage converter | |
JPH09257837A (en) | Non-contact sensor | |
JP3395281B2 (en) | Variable frequency oscillation circuit for switching power supply | |
US7023183B1 (en) | Power supply with capacitive mains isolation | |
JP2003259644A (en) | Switching converter circuit | |
US5598325A (en) | Series coupled non-isolated bipolar transformer within automotive power amplifier | |
US5159540A (en) | High-efficiency saturable core voltage converter | |
US4626768A (en) | High-speed feedback circuit with ungrounded load | |
JPS58105606A (en) | Power supplying circuit for amplifier | |
JP2003088105A (en) | Switching regulator | |
JPH01126164A (en) | Multi-output dc power supply | |
JPH0715213Y2 (en) | Switching transistor drive circuit | |
JPH07250470A (en) | Power circuit | |
JPH10225109A (en) | Positive/negative voltage output dc-dc converter | |
JPS6349109Y2 (en) | ||
JPH0510402Y2 (en) | ||
JPH0231913Y2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |