JP3332467B2 - 多結晶半導体の製造方法 - Google Patents
多結晶半導体の製造方法Info
- Publication number
- JP3332467B2 JP3332467B2 JP10500393A JP10500393A JP3332467B2 JP 3332467 B2 JP3332467 B2 JP 3332467B2 JP 10500393 A JP10500393 A JP 10500393A JP 10500393 A JP10500393 A JP 10500393A JP 3332467 B2 JP3332467 B2 JP 3332467B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- buffer layer
- substrate
- compressive
- polycrystalline semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ガラス基板上にバッフ
ァ層を介して非晶質半導体膜を形成し、この非晶質半導
体膜を再結晶化して多結晶半導体を製造する方法に関す
る。
ァ層を介して非晶質半導体膜を形成し、この非晶質半導
体膜を再結晶化して多結晶半導体を製造する方法に関す
る。
【０００２】
【従来の技術】液晶ディスプレイや密着型ラインセンサ
等のデバイスは、ガラス基板上に薄膜トランジスタ（Ｔ
ＦＴ）を多数個形成して成るものであり、上記薄膜トラ
ンジスタの材料としては、非晶質シリコン（以下、ａ−
Ｓｉと略記する）や多結晶シリコン（以下、ｐｏｌｙ−
Ｓｉと略記する）が用いられる。上記のａ−Ｓｉ膜は、
その電子移動度が１ｃｍ2 ／Ｖｓと低く、デバイスの高
品位化にはあまり向いていないことから、デバイスの高
機能化、高集積化の為に比較的電子移動度が高いｐｏｌ
ｙ−Ｓｉ膜を用いることが多くなっている。
等のデバイスは、ガラス基板上に薄膜トランジスタ（Ｔ
ＦＴ）を多数個形成して成るものであり、上記薄膜トラ
ンジスタの材料としては、非晶質シリコン（以下、ａ−
Ｓｉと略記する）や多結晶シリコン（以下、ｐｏｌｙ−
Ｓｉと略記する）が用いられる。上記のａ−Ｓｉ膜は、
その電子移動度が１ｃｍ2 ／Ｖｓと低く、デバイスの高
品位化にはあまり向いていないことから、デバイスの高
機能化、高集積化の為に比較的電子移動度が高いｐｏｌ
ｙ−Ｓｉ膜を用いることが多くなっている。
【０００３】ｐｏｌｙ−Ｓｉ膜の形成方法としては、直
接低温ＣＶＤ法等によりｐｏｌｙ−Ｓｉ膜を直接形成す
る方法の他、ａ−Ｓｉ膜を長時間アニールすることで再
結晶化する固相成長法、或いは、各種レーザーによる再
結晶化法が知られている。このなかでも、エキシマレー
ザーを用いたレーザー再結晶化法は、基板への熱影響が
少なく、又高いスループットが期待でき、他の方法に比
べて高移動度化が容易である、さらに選択的にアニール
が可能であるなどの理由により有望視されている。
接低温ＣＶＤ法等によりｐｏｌｙ−Ｓｉ膜を直接形成す
る方法の他、ａ−Ｓｉ膜を長時間アニールすることで再
結晶化する固相成長法、或いは、各種レーザーによる再
結晶化法が知られている。このなかでも、エキシマレー
ザーを用いたレーザー再結晶化法は、基板への熱影響が
少なく、又高いスループットが期待でき、他の方法に比
べて高移動度化が容易である、さらに選択的にアニール
が可能であるなどの理由により有望視されている。
【０００４】ところで、上記のレーザー再結晶化法にお
いては、再結晶化のｐｏｌｙ−Ｓｉ膜の大粒径化および
高移動度化の為に、レーザー照射時において基板温度を
４００℃程度に加熱することが報告されているが(Jan.
J.Appl.Phys.30(12),P3700(1991))、このように基板温
度を４００℃程度とした上に前記レーザーが照射される
場合には、図４に示すように、バッファ層２１を伝導し
てきたａ−Ｓｉ膜２２からの熱も低融点ガラス基板２０
に加わり、この低融点ガラス基板２０に熱ダメージを与
えるおそれがある。このため、低融点ガラス基板２０と
ａ−Ｓｉ膜２２との間の上記バッファ層２１を、比較的
厚膜（１μｍ程度以上）に形成する必要がある。
いては、再結晶化のｐｏｌｙ−Ｓｉ膜の大粒径化および
高移動度化の為に、レーザー照射時において基板温度を
４００℃程度に加熱することが報告されているが(Jan.
J.Appl.Phys.30(12),P3700(1991))、このように基板温
度を４００℃程度とした上に前記レーザーが照射される
場合には、図４に示すように、バッファ層２１を伝導し
てきたａ−Ｓｉ膜２２からの熱も低融点ガラス基板２０
に加わり、この低融点ガラス基板２０に熱ダメージを与
えるおそれがある。このため、低融点ガラス基板２０と
ａ−Ｓｉ膜２２との間の上記バッファ層２１を、比較的
厚膜（１μｍ程度以上）に形成する必要がある。
【０００５】
【発明が解決しようとする課題】しかしながら、上記バ
ッファ層２１の膜厚を厚くすると、このバッファ層２１
の形成に際してその内部応力が大きくなり、この内部応
力によって当該バッファ層２１の形成時、これにクラッ
クが入りやすくなり、剥離などを生じて特に大面積基板
においては歩留りを低下させることになる。また、上記
クラックが入った状態で上記ａ−Ｓｉ膜２２の再結晶化
が行われると、ガラス基板２０中のＮａ+等の可動イオ
ンがａ−Ｓｉ膜２２へ拡散し、デバイスの品質を低下さ
せる。
ッファ層２１の膜厚を厚くすると、このバッファ層２１
の形成に際してその内部応力が大きくなり、この内部応
力によって当該バッファ層２１の形成時、これにクラッ
クが入りやすくなり、剥離などを生じて特に大面積基板
においては歩留りを低下させることになる。また、上記
クラックが入った状態で上記ａ−Ｓｉ膜２２の再結晶化
が行われると、ガラス基板２０中のＮａ+等の可動イオ
ンがａ−Ｓｉ膜２２へ拡散し、デバイスの品質を低下さ
せる。
【０００６】本発明は、上記の事情に鑑み、ガラス基板
に熱ダメージを与えない程度の比較的厚い膜厚を有しな
がら、その膜厚が厚いことによる内部応力の増大がない
バッファ層を具備した非晶質半導体形成基板を提供し、
この非晶質半導体形成基板を用いて高品質、高移動度な
多結晶半導体を製造する方法を提供することを目的とす
る。
に熱ダメージを与えない程度の比較的厚い膜厚を有しな
がら、その膜厚が厚いことによる内部応力の増大がない
バッファ層を具備した非晶質半導体形成基板を提供し、
この非晶質半導体形成基板を用いて高品質、高移動度な
多結晶半導体を製造する方法を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】本発明は、上記の課題を
解決するために、ガラス基板上にテンシルな膜とコンプ
レッシブな膜の積層膜からなるバッファ層を設け、この
バッファ層上に非晶質半導体膜を形成し、この非晶質半
導体膜に高エネルギービームを照射して多結晶半導体膜
を形成することを特徴とする。
解決するために、ガラス基板上にテンシルな膜とコンプ
レッシブな膜の積層膜からなるバッファ層を設け、この
バッファ層上に非晶質半導体膜を形成し、この非晶質半
導体膜に高エネルギービームを照射して多結晶半導体膜
を形成することを特徴とする。
【０００８】また、上記のバッファ層を構成する複数の
膜の少なくとも一つは、不純物拡散阻止効果が高いＷＯ
3 或いはＭｏＯ3 膜からなることを特徴としている。
膜の少なくとも一つは、不純物拡散阻止効果が高いＷＯ
3 或いはＭｏＯ3 膜からなることを特徴としている。
【０００９】また、本発明は、基板を加熱した状態で非
晶質半導体膜に高エネルギービームを照射して多結晶半
導体膜を形成することを特徴としている。
晶質半導体膜に高エネルギービームを照射して多結晶半
導体膜を形成することを特徴としている。
【００１０】
【作用】上記によれば、バッファ層を構成するテンシル
な膜とコンプレッシブな膜の相反する方向の応力によ
り、バッファ層におけるトータル的な内部応力を小さく
できるので、当該バッファ層を厚く形成したとしても、
その形成時にクラックを発生させることがなくなる。
な膜とコンプレッシブな膜の相反する方向の応力によ
り、バッファ層におけるトータル的な内部応力を小さく
できるので、当該バッファ層を厚く形成したとしても、
その形成時にクラックを発生させることがなくなる。
【００１１】そして、クラックの発生していない比較的
厚膜のバッファ層を有する上記の非晶質半導体形成基板
を用いることで、再結晶化のための加熱および高エネル
ギービームの照射によるガラス基板への熱ダメージが低
減されると共に、ガラス基板から半導体膜へのＮａ+ イ
オン等の不純物の拡散が防止される。
厚膜のバッファ層を有する上記の非晶質半導体形成基板
を用いることで、再結晶化のための加熱および高エネル
ギービームの照射によるガラス基板への熱ダメージが低
減されると共に、ガラス基板から半導体膜へのＮａ+ イ
オン等の不純物の拡散が防止される。
【００１２】また、当該バッファ層を構成する膜の少な
くとも一つに不純物拡散阻止効果が高いＷＯ3 或いはＭ
ｏＯ3 を形成することにより、高エネルギービーム照射
後の多結晶半導体膜への不純物拡散防止効果がより向上
し、多結晶半導体の品質を更に向上させることができ
る。
くとも一つに不純物拡散阻止効果が高いＷＯ3 或いはＭ
ｏＯ3 を形成することにより、高エネルギービーム照射
後の多結晶半導体膜への不純物拡散防止効果がより向上
し、多結晶半導体の品質を更に向上させることができ
る。
【００１３】
【実施例】（実施例１） 以下、本発明をその実施例を示す図に基づいて説明す
る。図１は、本発明が適用される非晶質半導体形成基板
の断面図である。この非晶質半導体形成基板は、低融点
ガラス基板１と、この低融点ガラス基板１上に順次形成
された第１のテンシル膜２ａ、第１のコンプレッシブ膜
３ａ、第２のテンシル膜２ｂ、第２のコンプレッシブ膜
３ｂ、第３のテンシル膜２ｃ、および第３のコンプレッ
シブ膜３ｃからなるバッファ層４と、このバッファ層４
上に形成された非晶質シリコン（以下、ａ−Ｓｉと略記
する）膜５とから構成される。ここで、上記のテンシル
膜２ａ〜２ｃは、例えば、ＳｉＯ2 から成り、ＡＰＣＶ
Ｄ法によって形成される。一方、コンプレッシブ膜３ａ
〜３ｃは、例えば、ＳｉＯ2 から成り、ＲＦスパッタ法
によって形成されている。
る。図１は、本発明が適用される非晶質半導体形成基板
の断面図である。この非晶質半導体形成基板は、低融点
ガラス基板１と、この低融点ガラス基板１上に順次形成
された第１のテンシル膜２ａ、第１のコンプレッシブ膜
３ａ、第２のテンシル膜２ｂ、第２のコンプレッシブ膜
３ｂ、第３のテンシル膜２ｃ、および第３のコンプレッ
シブ膜３ｃからなるバッファ層４と、このバッファ層４
上に形成された非晶質シリコン（以下、ａ−Ｓｉと略記
する）膜５とから構成される。ここで、上記のテンシル
膜２ａ〜２ｃは、例えば、ＳｉＯ2 から成り、ＡＰＣＶ
Ｄ法によって形成される。一方、コンプレッシブ膜３ａ
〜３ｃは、例えば、ＳｉＯ2 から成り、ＲＦスパッタ法
によって形成されている。
【００１４】次に、上記の非晶質半導体形成基板の製造
方法、及びこの非晶質半導体形成基板上から多結晶半導
体形成基板を得て薄膜トランジスタを製造する方法を図
２を用いて説明する。まず、同図（ａ）に示すように、
低融点ガラス基板１を用意し、次に、同図（ｂ）に示す
ように、この低融点ガラス基板１上に、それぞれＳｉＯ
2 膜からなる第１のテンシル膜２ａ、第１のコンプレッ
シブ膜３ａ、第２のテンシル膜２ｂ、第２のコンプレッ
シブ膜３ｂ、第３のテンシル膜２ｃ、および第３のコン
プレッシブ膜３ｃを順次形成して全体で厚み１．５μｍ
のバッファ層４を得る。
方法、及びこの非晶質半導体形成基板上から多結晶半導
体形成基板を得て薄膜トランジスタを製造する方法を図
２を用いて説明する。まず、同図（ａ）に示すように、
低融点ガラス基板１を用意し、次に、同図（ｂ）に示す
ように、この低融点ガラス基板１上に、それぞれＳｉＯ
2 膜からなる第１のテンシル膜２ａ、第１のコンプレッ
シブ膜３ａ、第２のテンシル膜２ｂ、第２のコンプレッ
シブ膜３ｂ、第３のテンシル膜２ｃ、および第３のコン
プレッシブ膜３ｃを順次形成して全体で厚み１．５μｍ
のバッファ層４を得る。
【００１５】上記ＳｉＯ2 膜からなるテンシル膜２ａ〜
２ｃは、例えば、ＡＰＣＶＤ法により形成される。その
形成条件は、シランガス（ＳｉＨ4 ）流量を０．９リッ
トル／ｍｉｎ、酸素（Ｏ2 ）流量を１．５リットル／ｍ
ｉｎとし、ガラス基板温度を４３０℃、成膜速度を１０
００Å／ｍｉｎとしている。これにより形成されたテン
シル膜２ａ〜２ｃの内部応力は、＋１．５〜３．５×１
０9 ｄｙｎ／ｃｍ2 となる。
２ｃは、例えば、ＡＰＣＶＤ法により形成される。その
形成条件は、シランガス（ＳｉＨ4 ）流量を０．９リッ
トル／ｍｉｎ、酸素（Ｏ2 ）流量を１．５リットル／ｍ
ｉｎとし、ガラス基板温度を４３０℃、成膜速度を１０
００Å／ｍｉｎとしている。これにより形成されたテン
シル膜２ａ〜２ｃの内部応力は、＋１．５〜３．５×１
０9 ｄｙｎ／ｃｍ2 となる。
【００１６】一方、ＳｉＯ2 膜からなるコンプレッシブ
膜３ａ〜３ｃは、例えば、ＲＦスパッタ法により形成さ
れる。その形成条件は、ＲＦパワーを２００Ｗ、ガラス
基板温度を２００℃、チャンバー内圧力を５ｍＴｏｒ
ｒ、アルゴン（Ａｒ）ガス注入量を１０ｓｃｃｍ、成膜
速度を３０Å／ｍｉｎとしている。これにより形成され
たコンプレッシブ膜の内部応力は、−１．２〜−１．８
×１０9 ｄｙｎ／ｃｍ2となる。
膜３ａ〜３ｃは、例えば、ＲＦスパッタ法により形成さ
れる。その形成条件は、ＲＦパワーを２００Ｗ、ガラス
基板温度を２００℃、チャンバー内圧力を５ｍＴｏｒ
ｒ、アルゴン（Ａｒ）ガス注入量を１０ｓｃｃｍ、成膜
速度を３０Å／ｍｉｎとしている。これにより形成され
たコンプレッシブ膜の内部応力は、−１．２〜−１．８
×１０9 ｄｙｎ／ｃｍ2となる。
【００１７】なお、上記のテンシル膜２ａ〜２ｃおよび
コンプレッシブ膜３ａ〜３ｃは、それら各々の内部応力
があまり大きくならぬよう、膜厚が７０００Å程度以下
となるように形成される。
コンプレッシブ膜３ａ〜３ｃは、それら各々の内部応力
があまり大きくならぬよう、膜厚が７０００Å程度以下
となるように形成される。
【００１８】次に、同図（ｃ）に示すように、ａ−Ｓｉ
膜５をプラズマＣＶＤ法により膜厚５００Åで形成す
る。これにより、非晶質半導体形成基板が得られる。
膜５をプラズマＣＶＤ法により膜厚５００Åで形成す
る。これにより、非晶質半導体形成基板が得られる。
【００１９】次に、同図（ｄ）に示すように、上記の非
晶質半導体形成基板をヒーター６により４００℃に加熱
し、この状態において、同図（ｅ）に示すように、前記
ａ−Ｓｉ膜５にエキシマレーザーを３００ｍＪ／ｃ
ｍ2 ，８ｓｈｏｔｓの条件で照射する。これにより、粒
径５０００Å以上のｐｏｌｙ−Ｓｉ膜５′がバッファ層
のクラックが入ることなく得られる。上記ｐｏｌｙ−Ｓ
ｉ膜５′が得られたら、同図（ｆ）に示すように、ｐｏ
ｌｙ−Ｓｉ膜５′のパターニングを行い、更に、不純物
ドーピングによってソースコンタクト領域およびドレイ
ンコンタクト領域を形成すると共に、酸化絶縁膜７、ゲ
ート電極８、ソース電極９、及びドレイン電極１０等を
形成し、ＴＦＴ（薄膜トランジスタ）を形成する。この
ＴＦＴにおいて、電界効果移動度２００ｃｍ2 ／Ｖ・ｓ
が達成される。
晶質半導体形成基板をヒーター６により４００℃に加熱
し、この状態において、同図（ｅ）に示すように、前記
ａ−Ｓｉ膜５にエキシマレーザーを３００ｍＪ／ｃ
ｍ2 ，８ｓｈｏｔｓの条件で照射する。これにより、粒
径５０００Å以上のｐｏｌｙ−Ｓｉ膜５′がバッファ層
のクラックが入ることなく得られる。上記ｐｏｌｙ−Ｓ
ｉ膜５′が得られたら、同図（ｆ）に示すように、ｐｏ
ｌｙ−Ｓｉ膜５′のパターニングを行い、更に、不純物
ドーピングによってソースコンタクト領域およびドレイ
ンコンタクト領域を形成すると共に、酸化絶縁膜７、ゲ
ート電極８、ソース電極９、及びドレイン電極１０等を
形成し、ＴＦＴ（薄膜トランジスタ）を形成する。この
ＴＦＴにおいて、電界効果移動度２００ｃｍ2 ／Ｖ・ｓ
が達成される。
【００２０】このように、本発明が適用される非晶質半
導体形成基板は、そのバッファ層４がテンシルな膜２ａ
〜２ｃとコンプレッシブな膜３ａ〜３ｃを積層した膜か
ら成るため、上記テンシルな膜２ａ〜２ｃとコンプレッ
シブな膜３ａ〜３ｃの相反する方向の内部応力によっ
て、上記バッファ層４におけるトータル的な応力は小さ
くなり、クラックの発生が防止される。そして、このク
ラックの発生していない比較的厚膜のバッファ層４を有
する上記の非晶質半導体形成基板を用いることにより、
再結晶化のための加熱およびエキシマレーザーの照射に
よる低融点ガラス基板１への熱ダメージが低減されると
共に、低融点ガラス基板１から半導体膜への不純物の拡
散が防止される。従って、高移動度ｐｏｌｙ−Ｓｉ膜を
安価なガラス基板上に、安定して形成することが可能と
なる。
導体形成基板は、そのバッファ層４がテンシルな膜２ａ
〜２ｃとコンプレッシブな膜３ａ〜３ｃを積層した膜か
ら成るため、上記テンシルな膜２ａ〜２ｃとコンプレッ
シブな膜３ａ〜３ｃの相反する方向の内部応力によっ
て、上記バッファ層４におけるトータル的な応力は小さ
くなり、クラックの発生が防止される。そして、このク
ラックの発生していない比較的厚膜のバッファ層４を有
する上記の非晶質半導体形成基板を用いることにより、
再結晶化のための加熱およびエキシマレーザーの照射に
よる低融点ガラス基板１への熱ダメージが低減されると
共に、低融点ガラス基板１から半導体膜への不純物の拡
散が防止される。従って、高移動度ｐｏｌｙ−Ｓｉ膜を
安価なガラス基板上に、安定して形成することが可能と
なる。
【００２１】なお、本実施例では、テンシルな膜２ａ〜
２ｃ及びコンプレッシブな膜３ａ〜３ｃをＳｉＯ2 膜に
て形成したが、その他、ＳｉＮx 膜等にて形成してもよ
いものである。ＳｉＮx 膜にてテンシルな膜を形成する
ときは、例えば、プラズマＣＶＤ法によりＳｉリッチ膜
を形成する。一方、コンプレッシブな膜を形成するとき
には、例えば、プラズマＣＶＤ法によってストイキオメ
トリ膜を形成する。
２ｃ及びコンプレッシブな膜３ａ〜３ｃをＳｉＯ2 膜に
て形成したが、その他、ＳｉＮx 膜等にて形成してもよ
いものである。ＳｉＮx 膜にてテンシルな膜を形成する
ときは、例えば、プラズマＣＶＤ法によりＳｉリッチ膜
を形成する。一方、コンプレッシブな膜を形成するとき
には、例えば、プラズマＣＶＤ法によってストイキオメ
トリ膜を形成する。
【００２２】また、バッファ層４の最上層の膜をテンシ
ル或いはコンプレッシブのいずれとするかは問わないも
のであるが、最上層の膜をテンシルとした場合は、ｐｏ
ｌｙ−Ｓｉ膜５′が圧縮の歪みを受け、電子の平均有効
質量が増加し、電子移動度が若干低下する。一方、最上
層の膜をコンプレッシブとした場合は、ｐｏｌｙ−Ｓｉ
膜５′が引っ張りの応力を受け、電子の平均有効質量が
減少し、若干電子移動度が増加するようになる。従っ
て、最上層の膜はできることならば、コンプレッシブな
膜にした方が望ましい。
ル或いはコンプレッシブのいずれとするかは問わないも
のであるが、最上層の膜をテンシルとした場合は、ｐｏ
ｌｙ−Ｓｉ膜５′が圧縮の歪みを受け、電子の平均有効
質量が増加し、電子移動度が若干低下する。一方、最上
層の膜をコンプレッシブとした場合は、ｐｏｌｙ−Ｓｉ
膜５′が引っ張りの応力を受け、電子の平均有効質量が
減少し、若干電子移動度が増加するようになる。従っ
て、最上層の膜はできることならば、コンプレッシブな
膜にした方が望ましい。
【００２３】（実施例２）次に、本発明の他の実施例を
図３を用いて説明する。本実施例の非晶質半導体形成基
板は、低融点ガラス基板１上に、Ｎａ+ キラー層１２を
含みテンシルな膜２ａ〜２ｃ及びコンプレッシブな膜３
ａ〜３ｃからなるバッファ層４を形成し、このバッファ
層４上にａ−Ｓｉ膜５を形成したものである。Ｎａ+ キ
ラー層１２は、ＷＯ3 或いはＭｏＯ3 から成り、蒸着法
若しくはスパッタ法により数百Åの膜厚で形成される。
なお、Ｎａ+ キラー層１２の応力は、＋０．５×１０9
ｄｙｎ／ｃｍ2 である。
図３を用いて説明する。本実施例の非晶質半導体形成基
板は、低融点ガラス基板１上に、Ｎａ+ キラー層１２を
含みテンシルな膜２ａ〜２ｃ及びコンプレッシブな膜３
ａ〜３ｃからなるバッファ層４を形成し、このバッファ
層４上にａ−Ｓｉ膜５を形成したものである。Ｎａ+ キ
ラー層１２は、ＷＯ3 或いはＭｏＯ3 から成り、蒸着法
若しくはスパッタ法により数百Åの膜厚で形成される。
なお、Ｎａ+ キラー層１２の応力は、＋０．５×１０9
ｄｙｎ／ｃｍ2 である。
【００２４】上記の構成によれば、バッファ層４におけ
るトータル的な内部応力を小さくしつつ、当該バッファ
層４を構成する膜の一つにＮａ+ キラー層１２を含めて
いるため、Ｎａ+ のｐｏｌｙ−Ｓｉ膜５′への不純物拡
散防止効果がより向上し、多結晶半導体形成基板の品質
を更に向上させることができる。従って、この膜を用い
てＴＦＴを作成した場合、Ｎａ+ イオン等可動イオン等
の影響のない、安定な特性を得ることができる。
るトータル的な内部応力を小さくしつつ、当該バッファ
層４を構成する膜の一つにＮａ+ キラー層１２を含めて
いるため、Ｎａ+ のｐｏｌｙ−Ｓｉ膜５′への不純物拡
散防止効果がより向上し、多結晶半導体形成基板の品質
を更に向上させることができる。従って、この膜を用い
てＴＦＴを作成した場合、Ｎａ+ イオン等可動イオン等
の影響のない、安定な特性を得ることができる。
【００２５】
【発明の効果】以上のように、本発明によれば、テンシ
ルな膜とコンプレッシブな膜の相反する方向の応力によ
り、バッファ層におけるトータル的な内部応力は小さく
なり、当該バッファ層のクラックの発生が防止される。
また、クラックの発生していない比較的厚膜のバッファ
層を有する上記の非晶質半導体形成基板を用いること
で、再結晶化のための加熱および高エネルギービームの
照射によるガラス基板への熱ダメージが低減され再結晶
化後、高品質な多結晶膜を歩留りよく安定に得ることが
できると共に、ガラス基板から半導体膜への不純物の拡
散が防止され、多結晶膜の安定化が図れるという効果も
併せて奏する。
ルな膜とコンプレッシブな膜の相反する方向の応力によ
り、バッファ層におけるトータル的な内部応力は小さく
なり、当該バッファ層のクラックの発生が防止される。
また、クラックの発生していない比較的厚膜のバッファ
層を有する上記の非晶質半導体形成基板を用いること
で、再結晶化のための加熱および高エネルギービームの
照射によるガラス基板への熱ダメージが低減され再結晶
化後、高品質な多結晶膜を歩留りよく安定に得ることが
できると共に、ガラス基板から半導体膜への不純物の拡
散が防止され、多結晶膜の安定化が図れるという効果も
併せて奏する。
【００２６】更に、バッファ層にＷＯ3 或いはＭｏＯ3
を形成することにより、高エネルギービーム照射後の多
結晶半導体膜への不純物拡散防止効果がより向上し、多
結晶半導体形成基板の品質を更に向上させることができ
る。
を形成することにより、高エネルギービーム照射後の多
結晶半導体膜への不純物拡散防止効果がより向上し、多
結晶半導体形成基板の品質を更に向上させることができ
る。
【図１】本発明が適用される非晶質半導体形成基板の縦
断面図である。
断面図である。
【図２】本発明が適用される非晶質半導体形成基板を製
造する方法及びこの非晶質半導体形成基板上を用いて多
結晶半導体形成基板を製造し更に薄膜トランジスタを製
造する方法を工程順に示した縦断面図である。
造する方法及びこの非晶質半導体形成基板上を用いて多
結晶半導体形成基板を製造し更に薄膜トランジスタを製
造する方法を工程順に示した縦断面図である。
【図３】本発明のバッファ層にＮａ+ キラー層を有した
非晶質半導体形成基板の断面図である。
非晶質半導体形成基板の断面図である。
【図４】従来の非晶質半導体形成基板の縦断面図であ
る。
る。
１ 低融点ガラス基板 ２ａ〜２ｃ テンシル膜 ３ａ〜３ｃ コンプレッシブ膜 ４ バッファ層 ５ ａ−Ｓｉ膜 ５′ ｐｏｌｙ−Ｓｉ膜 ６ ヒーター １２ Ｎａ+ キラー層
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/20 H01L 21/314 H01L 21/336 H01L 29/786
Claims (3)
- 【請求項１】 ガラス基板上にテンシルな膜とコンプレ
ッシブな膜の積層膜からなるバッファ層を設け、このバ
ッファ層上に非晶質半導体膜を形成し、この非晶質半導
体膜に高エネルギービームを照射して多結晶半導体膜を
形成することを特徴とする多結晶半導体の製造方法。 - 【請求項２】 上記のバッファ層を構成する複数の膜の
少なくとも一つは、不純物拡散阻止効果が高いＷＯ3 或
いはＭｏＯ3 膜からなることを特徴とする請求項１に記
載の多結晶半導体の製造方法。 - 【請求項３】 基板を加熱した状態で非晶質半導体膜に
高エネルギービームを照射して多結晶半導体膜を形成す
ることを特徴とする請求項１または２に記載の多結晶半
導体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10500393A JP3332467B2 (ja) | 1993-04-06 | 1993-04-06 | 多結晶半導体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10500393A JP3332467B2 (ja) | 1993-04-06 | 1993-04-06 | 多結晶半導体の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06291039A JPH06291039A (ja) | 1994-10-18 |
| JP3332467B2 true JP3332467B2 (ja) | 2002-10-07 |
Family
ID=14395911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10500393A Expired - Lifetime JP3332467B2 (ja) | 1993-04-06 | 1993-04-06 | 多結晶半導体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3332467B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3226816B2 (ja) * | 1996-12-25 | 2001-11-05 | キヤノン販売株式会社 | 層間絶縁膜の形成方法、半導体装置及びその製造方法 |
| KR101079757B1 (ko) * | 2002-10-30 | 2011-11-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 반도체장치의 제작방법 |
| US20090014795A1 (en) * | 2004-07-29 | 2009-01-15 | Risho Koh | Substrate for field effect transistor, field effect transistor and method for production thereof |
| US20120064682A1 (en) | 2010-09-14 | 2012-03-15 | Jang Kyung-Tae | Methods of Manufacturing Three-Dimensional Semiconductor Memory Devices |
| US8076250B1 (en) * | 2010-10-06 | 2011-12-13 | Applied Materials, Inc. | PECVD oxide-nitride and oxide-silicon stacks for 3D memory application |
| GB201410317D0 (en) * | 2014-06-10 | 2014-07-23 | Spts Technologies Ltd | Substrate |
-
1993
- 1993-04-06 JP JP10500393A patent/JP3332467B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06291039A (ja) | 1994-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7563659B2 (en) | Method of fabricating poly-crystalline silicon thin film and method of fabricating transistor using the same | |
| US5534445A (en) | Method of fabricating a polysilicon thin film transistor | |
| JP2923700B2 (ja) | 半導体装置およびその作製方法 | |
| JP2917392B2 (ja) | 半導体装置の製造方法 | |
| JPH05206468A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH02148831A (ja) | レーザアニール方法及び薄膜半導体装置 | |
| JP3332467B2 (ja) | 多結晶半導体の製造方法 | |
| JPH04250669A (ja) | ポリシリコン薄膜半導体装置 | |
| JP2917388B2 (ja) | 半導体装置の製造方法 | |
| TW573364B (en) | Buffer layer capable of increasing electron mobility and thin film transistor having the buffer layer | |
| JPS63119576A (ja) | 薄膜トランジスターの活性領域の形成方法 | |
| JP2740275B2 (ja) | 薄膜トランジスタ | |
| JPH0488642A (ja) | 薄膜トランジスタの製造方法 | |
| JP2794833B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3169309B2 (ja) | 薄膜半導体装置の製造方法 | |
| US20020197829A1 (en) | Method of manufacturing polycrystalline film and semiconductor device | |
| JPS63292682A (ja) | 薄膜半導体装置の製造方法 | |
| JPH04186634A (ja) | 薄膜半導体装置の製造方法 | |
| JP2994700B2 (ja) | 多結晶シリコン薄膜の製造方法及び半導体装置 | |
| JP3278237B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2005340827A (ja) | 多結晶シリコン薄膜構造体及びその製造方法、並びにそれを用いるｔｆｔの製造方法 | |
| JP2554055B2 (ja) | 低抵抗多結晶シリコン薄膜の形成方法 | |
| JP3142836B2 (ja) | 半導体装置 | |
| JP3336274B2 (ja) | 半導体装置の作製方法 | |
| JPH0845837A (ja) | 多結晶半導体膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120726 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130726 Year of fee payment: 11 |