JP3331713B2 - Power supply - Google Patents
Power supplyInfo
- Publication number
- JP3331713B2 JP3331713B2 JP32532193A JP32532193A JP3331713B2 JP 3331713 B2 JP3331713 B2 JP 3331713B2 JP 32532193 A JP32532193 A JP 32532193A JP 32532193 A JP32532193 A JP 32532193A JP 3331713 B2 JP3331713 B2 JP 3331713B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- load
- circuit
- inductance
- inverter circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 53
- 238000009499 grossing Methods 0.000 claims description 14
- 238000004804 winding Methods 0.000 claims description 12
- 229920006395 saturated elastomer Polymers 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 26
- 230000007423 decrease Effects 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、直流電源をスイッチン
グ素子を用いて矩形波に変換する電源装置の改良に関す
るものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement in a power supply device for converting a DC power supply into a rectangular wave using a switching element.
【0002】[0002]
【従来の技術】放電灯を低周波の矩形波電流で点灯させ
る場合、始動時に所定値以上の電流が放電灯に流れてい
るときに、ブリッジ型のインバータ回路の極性が反転す
ると、パルストランスの2次側のインダクタンス要素
と、電源回路部の平滑コンデンサとで共振が発生し、平
滑コンデンサの電圧が許容値よりもかなり上昇するとい
う問題があった。この電圧上昇を抑えるために、例え
ば、特開平3−116693号の効果を応用して、ブリ
ッジ型のインバータ回路の極性反転と同期して、PWM
制御しているチョッパー回路部から供給される電流を減
少させることが考えられる。このような制御を行うこと
で、ブリッジ型のインバータ回路に接続された負荷回路
に供給される電流は徐々に変化して反転されるので、上
記のような共振による電圧上昇は抑えることが可能であ
る。2. Description of the Related Art When a discharge lamp is lit with a low-frequency rectangular wave current, when a polarity of a bridge type inverter circuit is reversed while a current of a predetermined value or more is flowing through the discharge lamp at the time of starting, a pulse transformer is turned on. There is a problem that resonance occurs between the inductance element on the secondary side and the smoothing capacitor in the power supply circuit unit, and the voltage of the smoothing capacitor rises significantly above an allowable value. In order to suppress this voltage rise, for example, by applying the effect of JP-A-3-116669, the PWM is synchronized with the polarity inversion of the bridge type inverter circuit.
It is conceivable to reduce the current supplied from the controlling chopper circuit. By performing such control, the current supplied to the load circuit connected to the bridge-type inverter circuit gradually changes and is inverted, so that the voltage increase due to resonance as described above can be suppressed. is there.
【0003】[0003]
【発明が解決しようとする課題】しかしながら、上述の
ような制御方式では、チョッパー部を制御する回路が複
雑になるという問題があり、また、チョッパー部からの
電力供給に遅れが生じる可能性がある。本発明は、上述
のような複雑な制御を必要としないで、チョッパー部も
しくはインバータ回路部の制御による負荷への電力供給
を一定に保ったまま、上記のような共振による電源回路
部における平滑コンデンサの電圧上昇を抑えることが可
能な電源装置を提供することを目的とするものである。However, in the above-described control system, there is a problem that a circuit for controlling the chopper is complicated, and there is a possibility that a delay occurs in power supply from the chopper. . The present invention does not require the above-described complicated control, and maintains the power supply to the load under the control of the chopper unit or the inverter circuit unit at a constant level. It is an object of the present invention to provide a power supply device capable of suppressing an increase in voltage of the power supply.
【0004】[0004]
【課題を解決するための手段】本発明の電源装置にあっ
ては、上記の課題を解決するために、図1に示すよう
に、直流電源Eと、直流電源Eに接続されたDC/DC
コンバータ回路部1と、DC/DCコンバータ回路部1
の出力に接続された平滑用のコンデンサCと、前記コン
デンサCの電圧を矩形波電圧に変換するためのブリッジ
型のインバータ回路部2と、インバータ回路部2の出力
に接続されるインダクタンス要素Lと負荷Zを直列に接
続した負荷回路3とからなる電源装置において、負荷Z
に所定値以上の電流が流れるとき、例えば、放電灯の始
動時などにおいて、インバータ回路部2の出力電流の極
性が反転する少なくとも直前から一定期間、インダクタ
ンス要素Lのインダクタンス値を減少させることで、イ
ンダクタンス要素Lと平滑コンデンサCによる共振電圧
を抑え、電圧Vcの上昇を抑えるものである。インダク
タンス要素Lのインダクタンス値を減少させる手段とし
ては、例えば図4に示すように可飽和型インダクタンス
を用いたり、図8に示すようにインダクタンス要素のイ
ンダクタンス値を低減させるためのスイッチSW 1 を用
いると良い。また、同じ課題を解決するための別の手段
として、インダクタンス要素Lに生じるエネルギーを消
費(図12,図15)または電源側へ帰還させる(図1
3,図16)ようにしても良い。 According to the power supply device of the present invention, as shown in FIG. 1, a DC power supply E and a DC / DC connected to the DC power supply E are provided to solve the above-mentioned problems.
Converter circuit unit 1 and DC / DC converter circuit unit 1
, A bridge-type inverter circuit unit 2 for converting the voltage of the capacitor C into a rectangular wave voltage, and an inductance element L connected to the output of the inverter circuit unit 2. In a power supply device comprising a load circuit 3 in which a load Z is connected in series,
When a current equal to or more than a predetermined value flows, for example, at the time of starting the discharge lamp, the inductance value of the inductance element L is reduced for a certain period at least immediately before the polarity of the output current of the inverter circuit unit 2 is inverted. This suppresses the resonance voltage caused by the inductance element L and the smoothing capacitor C, and suppresses an increase in the voltage Vc. Indak
Means for reducing the inductance value of the
For example, as shown in FIG.
Or the inductance element as shown in FIG.
Use the switch SW 1 for reducing the inductance value
Good to be. Another means to solve the same problem
To eliminate the energy generated in the inductance element L.
(Figs. 12 and 15) or return to the power supply side (Fig. 1
3, FIG. 16).
【0005】[0005]
【作用】図1の回路において、インバータ回路部2の出
力電圧の極性反転時に、DC/DCコンバータ回路部1
の出力に接続された平滑コンデンサCとインダクタンス
要素Lとの共振電圧により発生するコンデンサCの電圧
Vcの上昇は、√(LI 2 /C)で表わされ、負荷電流
Iが大きいときには、コンデンサCの電圧Vcは大きく
なる。負荷Zに所定値以上の大きな電流が流れていると
き、インバータ回路部2の出力電流の極性が反転する少
なくとも直前から一定期間、インダクタンス要素Lのイ
ンダクタンス値を減少させることで、極性反転時に生じ
る共振エネルギーを小さくすることができ、コンデンサ
Cの電圧Vcの上昇を低く抑えることができる。Operation In the circuit of FIG.
DC / DC converter circuit 1
Capacitor C and inductance connected to the output of
Voltage of capacitor C generated by resonance voltage with element L
Vc rises by √ (LI Two/ C) and the load current
When I is large, the voltage Vc of the capacitor C becomes large.
Become. When a large current of a predetermined value or more flows through the load Z
When the polarity of the output current of the inverter circuit unit 2 is inverted.
At least for a certain period immediately before
By reducing the conductance value,
Resonance energy can be reduced
The rise of the voltage Vc of C can be suppressed low.
【0006】図1において、コンデンサCの電圧Vcと
負荷Zに流れる電流Izの波形を図2に示す。また、図
2の部分拡大図を図3に示す。図2と図3は可変インダ
クタンス要素Lとして、可飽和型インダクタンスを使用
し、負荷Zに放電灯を使用し、負荷Zに所定値以上の電
流が流れると、磁気飽和するように設定した場合の動作
波形を示す。例えば、放電灯の始動時において、放電灯
定格の2〜3倍の電流が流れたときに、イグナイタ部の
パルストランスの2次側のインダクタンス値を磁気飽和
によって自動的に減少させるように設定しておくと、制
御回路を全く必要としないで、共振によるコンデンサC
の電圧Vcの上昇を抑えることができる。図3の実線
は、インバータ回路部2の出力電流の極性が反転する前
に、インダクタンス要素Lのインダクタンス値を減少さ
せた場合の波形を示している。このとき、可飽和インダ
クタンスは磁気飽和している。また、点線は、インダク
タンス要素Lのインダクタンス値を変化させない場合の
コンデンサCの電圧Vcと放電灯の電流Izの波形を示
している。FIG. 2 shows waveforms of the voltage Vc of the capacitor C and the current Iz flowing through the load Z in FIG. FIG. 3 is a partially enlarged view of FIG. FIGS. 2 and 3 show a case where a saturable inductance is used as the variable inductance element L, a discharge lamp is used as the load Z, and the magnetic saturation occurs when a current of a predetermined value or more flows through the load Z. 4 shows operation waveforms. For example, at the time of starting the discharge lamp, when the current of 2 to 3 times the discharge lamp rating flows, the setting is made such that the inductance value of the secondary side of the pulse transformer of the igniter section is automatically reduced by magnetic saturation. In other words, no control circuit is required and the capacitor C
Of the voltage Vc can be suppressed. The solid line in FIG. 3 shows a waveform when the inductance value of the inductance element L is reduced before the polarity of the output current of the inverter circuit unit 2 is inverted. At this time, the saturable inductance is magnetically saturated. The dotted line shows the waveform of the voltage Vc of the capacitor C and the current Iz of the discharge lamp when the inductance value of the inductance element L is not changed.
【0007】図3から明らかなように、インバータ回路
部2の出力電流の極性反転の少なくとも直前にインダク
タンス要素Lのインダクタンス値を減少させると、ラン
プ電流には、インダクタンス値の変化による傾きの変化
(インダクタンス要素Lの飽和/非飽和による変化)が
可飽和型インダクタンス要素を使った場合、2つの点a
及びcで観測される。また、点bで放電灯のランプ電流
Iの極性が反転する。インダクタンス要素Lの値が大き
い部分では、放電灯のランプ電流Iの変化の傾きは緩や
かで、インダクタンス要素Lを小さくしたときのランプ
電流Iの傾きは急である。インダクタンス要素Lを変化
させない場合の平滑コンデンサCの電圧最大値Vp
1 と、インダクタンス要素Lのインダクタンス値を変化
させた場合の最大値Vp2 とを比較すると、Vp1 >V
p2 となっている。As is apparent from FIG. 3, when the inductance value of the inductance element L is decreased at least immediately before the polarity reversal of the output current of the inverter circuit section 2, the lamp current has a change in slope due to a change in the inductance value. When the saturable inductance element is used for the change of the inductance element L due to saturation / unsaturation), two points a
And c. At the point b, the polarity of the lamp current I of the discharge lamp is reversed. In a portion where the value of the inductance element L is large, the slope of the change in the lamp current I of the discharge lamp is gentle, and the slope of the lamp current I when the inductance element L is small is steep. The maximum voltage Vp of the smoothing capacitor C when the inductance element L is not changed
1 and the maximum value Vp 2 when the inductance value of the inductance element L is changed, Vp 1 > Vp
and it has a p 2.
【0008】[0008]
【実施例】図4は本発明の第1実施例の回路図である。
本実施例において、始動時にインバータ回路部2の出力
極性が反転するときの動作波形を図5に示した。本実施
例では、DC/DCコンバータ回路部1として、昇降圧
チョッパー回路を使用している。昇降圧チョッパー回路
では、高周波動作するスイッチング素子Q1 のオン時間
をPWM制御することで、出力電圧を制御する。平滑コ
ンデンサC1 は昇降圧チョッパー回路の出力電圧を平滑
し、インバータ回路部2に直流電圧Vc1 を供給してい
る。インバータ回路部2としては、4個のスイッチング
素子Q2 〜Q 5 を用いたフルブリッジ型のインバータ回
路を使用している。インバータ回路部2のスイッチング
素子Q2 ,Q5 とQ3 ,Q4 を低周波で交互にオン・オ
フ動作させることで、負荷に矩形波電流を供給する。負
荷と直列に接続されたインダクタンス要素Lには、可飽
和型インダクタンスとしてパルストランスを使用し、こ
れと直列に負荷として放電灯Zを接続している。負荷回
路の可飽和型インダクタンスは、放電灯Zの始動時に、
所定値以上(例えば定格の2〜3倍)のランプ電流が流
れるときには、磁気飽和するようになっている。FIG. 4 is a circuit diagram of a first embodiment of the present invention.
In this embodiment, the output of the inverter circuit unit 2 at the time of starting is
FIG. 5 shows operation waveforms when the polarity is inverted. This implementation
In the example, as the DC / DC converter circuit unit 1, step-up / step-down
Uses a chopper circuit. Buck-boost chopper circuit
Then, the switching element Q that operates at high frequency1On time
Is controlled by PWM to control the output voltage. Smoothing
Capacitor C1Smoothes the output voltage of the buck-boost chopper circuit
Then, the DC voltage Vc1Is supplying
You. Inverter circuit 2 has four switching
Element QTwo~ Q FiveFull-bridge type inverter circuit using
I use the road. Switching of the inverter circuit 2
Element QTwo, QFiveAnd QThree, QFourAlternately on and off at low frequency.
The square wave current is supplied to the load by operating the load. negative
The inductance element L connected in series with the load
Use a pulse transformer as the sum-type inductance.
A discharge lamp Z is connected as a load in series. Load times
When the discharge lamp Z is started, the saturable inductance of the road
A lamp current exceeding a predetermined value (for example, two to three times the rating)
When it is magnetically saturated.
【0009】以下、インバータ回路部2の出力極性が反
転したときの動作について説明する。インバータ回路部
2の出力極性が反転したときに、平滑コンデンサC1 に
共振により流れる充電電流は、スイッチング時のデッド
タイム時間も含めて、図4のコンデンサC1 、トランジ
スタQ5 とダイオードD5 、インダクタL、放電灯Z、
トランジスタQ2 とダイオードD2 、コンデンサC1 の
経路で流れる。始動時において、所定値以上のランプ電
流が流れているときには、前記インダクタンス要素Lは
飽和しているので、インダクタンス値は小さく、この状
態で出力極性が反転するので、コンデンサC1 の電圧V
c1 の上昇は低く抑えられる。Hereinafter, the operation when the output polarity of the inverter circuit section 2 is inverted will be described. When the output polarity of the inverter circuit 2 is inverted, the charge current flowing through the resonance in the smoothing capacitor C 1, including the dead time in switching, the capacitor C 1 in FIG. 4, the transistors Q 5 and the diode D 5, Inductor L, discharge lamp Z,
Transistor Q 2 and the diode D 2, through a path of the capacitor C 1. At the start, when a predetermined value or more of the lamp current is flowing, because the inductance element L is saturated, the inductance value is small, the output polarity in this state is inverted, the voltage V of the capacitor C 1
increase of c 1 is kept low.
【0010】図5において、t0 〜taの期間は、イン
ダクタンス要素Lは飽和しているために、インダクタン
ス値は小さい。この状態でインバータ回路部2のスイッ
チング素子Q2 〜Q5 が極性反転し、ランプ電流が減少
して行くと、時刻taにおいて、ある電流値でインダク
タンス要素は非飽和状態となり、インダクタンス値は小
さくなる。このときからある一定期間、ランプ電流の変
化の傾きは緩やかになる。ta〜tcの期間は、インダ
クタンス要素は非飽和状態である。ランプ電流の極性が
反転して、所定の電流値以上になると、再びインダクタ
ンス要素は飽和して、ランプ電流の傾きが急となり、所
定の電流値まで上昇する。これがtc〜t2 の期間での
動作である。このように、本実施例では、インバータ回
路部2の極性反転時に、ランプ電流の傾きの変化(イン
ダクタンス要素の飽和・非飽和による変化)が2箇所で
観測される。なお、本実施例では、始動時のインダクタ
ンス要素LとコンデンサC1 による共振電圧Vc1 の上
昇を、インダクタンス要素Lの磁気飽和のみを利用する
だけで抑制でき、チョッパー部のスイッチング素子Q1
の制御などを全く必要としないので、制御回路の簡略化
が可能となる。In FIG. 5, during the period from t 0 to ta, the inductance value L is small because the inductance element L is saturated. The switching element Q 2 to Q 5 of the inverter circuit 2 is polarity inverted in this state, the lamp current decreases, at time ta, the inductance element at a certain current value becomes non-saturated, the inductance value decreases . From this time, the gradient of the change in the lamp current becomes gentle for a certain period. During the period from ta to tc, the inductance element is in a non-saturated state. When the polarity of the lamp current is inverted and becomes greater than or equal to a predetermined current value, the inductance element is saturated again, the slope of the lamp current becomes steep, and rises to the predetermined current value. This is the operation of a period of tc~t 2. As described above, in the present embodiment, when the polarity of the inverter circuit unit 2 is inverted, a change in the slope of the lamp current (a change due to saturation / unsaturation of the inductance element) is observed at two points. In the present embodiment, the increase in the resonance voltage Vc 1 due to the inductance element L and the capacitor C 1 at the time of starting can be suppressed only by using only the magnetic saturation of the inductance element L, and the switching element Q 1 of the chopper section is used.
Since no control is required at all, the control circuit can be simplified.
【0011】図6は本発明の第2実施例の回路図であ
る。本実施例において、始動時にインバータ回路部2の
出力極性が反転するときの動作波形を図7に示した。本
実施例では、入力電源として、交流電源ACをダイオー
ドブリッジDBとコンデンサCoよりなる整流平滑回路
4により直流電圧に変換したものを使用しているが、直
流電源を用いても良い。DC/DCコンバータ回路部1
には、インダクタLa,Lbとスイッチング素子Q1 及
びダイオードD1 を備える昇圧チョッパー回路を用いて
おり、その出力電圧は平滑用のコンデンサC1 に充電さ
れる。インバータ回路部2には、フルブリッジ型のイン
バータ回路が使用されている。負荷回路のインダクタン
ス要素Lとしては、イグナイタIGTに接続された可飽
和型パルストランスを使用し、これと直列に負荷Z(放
電灯)を接続し、パルス電流を通電するためのバイパス
用コンデンサC2 を並列に挿入している。ここで、コン
デンサC2 の容量はコンデンサC1 の容量に比べて十分
に小さく設定されている。インバータ回路部2の出力と
直列にチョークコイルよりなるインダクタンス要素L 1
を挿入している。FIG. 6 is a circuit diagram of a second embodiment of the present invention.
You. In this embodiment, the inverter circuit 2
FIG. 7 shows operation waveforms when the output polarity is inverted. Book
In the embodiment, an AC power supply AC is used as an input power supply.
Rectifier / smoothing circuit consisting of bridge DB and capacitor Co
The DC voltage converted by step 4 is used.
A power supply may be used. DC / DC converter circuit 1
Have inductors La and Lb and switching element Q1Passing
And diode D1Using a boost chopper circuit with
And the output voltage is equal to the smoothing capacitor C1Charged
It is. The inverter circuit section 2 has a full-bridge type
A barter circuit is used. Load circuit inductance
The element L is a saturated element connected to the igniter IGT.
Using a Japanese type pulse transformer, load Z (discharge
Electric light) and bypass to supply pulse current
Capacitor CTwoAre inserted in parallel. Where
Densa CTwoThe capacity of the capacitor C1Enough compared to the capacity of
Is set to small. The output of the inverter circuit 2 and
Inductance element L consisting of a choke coil in series 1
Is inserted.
【0012】この実施例では、インバータ回路部2のス
イッチング素子Q2 ,Q5 とQ3 ,Q4 を2つのモード
で動作させている。スイッチング素子Q2 ,Q5 と
Q3 ,Q 4 は低周波で交互にオン・オフさせると共に、
高周波でスイッチング動作を行うものであり、そのオン
時間のパルス幅をPWM制御することで、放電灯に供給
する電力を決定している。これによって、負荷に矩形波
電流を供給している。負荷回路の可飽和型パルストラン
スPTは、無負荷時には高圧パルスを発生し、放電灯始
動時に、所定値以上の電流(例えば、定格電流の2〜3
倍の電流)が流れているときには磁気飽和して、通常よ
りインダクタンス値が減少し、定常時においてはランプ
電流に対するローパスフィルタとして働く。In this embodiment, the inverter circuit 2
Switching element QTwo, QFiveAnd QThree, QFourIn two modes
It works with. Switching element QTwo, QFiveWhen
QThree, Q FourIs turned on and off alternately at low frequency,
The switching operation is performed at a high frequency.
Supply to discharge lamp by PWM control of time pulse width
Power to be determined. This allows the load to have a square wave
Supplying current. Load circuit saturable pulse transformer
When no load is applied, the PT generates a high-voltage pulse and starts the discharge lamp.
During operation, a current equal to or greater than a predetermined value (for example, a rated current of 2 to 3
When the current is twice as high, magnetic saturation occurs.
The inductance value decreases, and the lamp
Acts as a low-pass filter for current.
【0013】図7におけるコンデンサC1 の電圧Vc1
とランプ電流の動作波形の説明については、前の実施例
と同様である。この実施例のように、インバータ回路部
2のスイッチング素子でPWM制御する場合にも、イン
バータ回路部2の出力極性の反転時の共振によって生じ
るコンデンサC1 の電圧Vc1 の上昇を抑えることがで
きる。The voltage Vc 1 of the capacitor C 1 in FIG.
The operation waveforms of the lamp current and the lamp current are the same as those in the previous embodiment. As in this embodiment, even in the case of PWM control the switching elements of the inverter circuit 2, it is possible to suppress the increase of the voltage Vc 1 of the capacitor C 1 caused by the inverting resonant at the output polarity of the inverter circuit 2 .
【0014】図8は本発明の第3実施例の回路図であ
る。本実施例において、始動時にインバータ回路部2の
出力極性が反転するときの動作波形を図9に示した。D
C/DCコンバータ回路部1として、トランジスタ
Q11,Q12とトランスT2 及びダイオードD11,D12よ
りなるプッシュプル型のコンバータ回路が使用されてい
る。このコンバータ回路から出力される電圧は平滑コン
デンサC1 により平滑されて、インバータ回路部2に入
力される。インバータ回路部2としては、コンデンサC
3 ,C4 とトランジスタQ4 ,Q5 を用いたハーフブリ
ッジ型のインバータ回路を使用している。負荷回路のイ
ンダクタンスには、イグナイタ部のパルストランスPT
の2次巻線を利用している。本実施例では、スイッチS
W1 により、インダクタンス値を減少できるようにして
いる。負荷Zは放電灯であり、パルストランスPTの2
次巻線と直列に接続され、さらに、パルス電流バイパス
用のコンデンサC2 を並列に挿入している。コンデンサ
C2 の容量は、コンデンサC1 の容量よりも非常に小さ
くしている。インバータ回路部2の出力にインダクタン
スL1 としてチョークコイルを挿入している。Isはラ
ンプ電流検出部であり、ランプ電流の大きさを検出して
いる。検出されたランプ電流は、比較回路5により参照
電圧Vkと比較される。これにより、極性反転の状態を
検出して、比較回路5の出力は否定回路6を介して、低
周波発振器7の出力と共に、NAND回路8に入力さ
れ、その出力により駆動回路9を介してスイッチSW1
を駆動する。FIG. 8 is a circuit diagram of a third embodiment of the present invention. FIG. 9 shows operation waveforms when the output polarity of the inverter circuit unit 2 is inverted at the time of startup in this embodiment. D
As C / DC converter circuit 1, the transistor Q 11, Q 12 and transformer T 2 and diodes D 11, D consisting of 12 push-pull converter circuit is used. The voltage output from the converter circuit is smoothed by the smoothing capacitor C 1 and input to the inverter circuit unit 2. As the inverter circuit section 2, a capacitor C
3, using a half-bridge type inverter circuit using C 4 and transistors Q 4, Q 5. The inductance of the load circuit includes the pulse transformer PT in the igniter section.
Is used. In this embodiment, the switch S
By W 1, it is to be able to reduce the inductance value. The load Z is a discharge lamp, and the load Z
Is connected to the next winding and in series, further insert the capacitor C 2 of the pulse current bypass in parallel. Capacitance of the capacitor C 2 is very smaller than the capacitance of the capacitor C 1. It is inserted choke coil as an inductance L 1 to the output of the inverter circuit 2. Is is a lamp current detection unit that detects the magnitude of the lamp current. The detected lamp current is compared with the reference voltage Vk by the comparison circuit 5. As a result, the state of the polarity inversion is detected, and the output of the comparison circuit 5 is input to the NAND circuit 8 together with the output of the low-frequency oscillator 7 via the NOT circuit 6, and the output thereof is switched via the drive circuit 9. SW1
Drive.
【0015】プッシュプル型のコンバータ回路部1で
は、高周波動作するスイッチング素子Q11,Q12のオン
時間をPWM制御することで、放電灯に供給する電力を
決定する。なお、インバータ回路部2のスイッチング素
子Q4 ,Q5 をPWM制御して電力供給する場合にも応
用できる。ハーフブリッジ型のインバータ回路部2で
は、スイッチング素子Q 4 とQ 5 のスイッチング動作の
切り替えを低周波で行い、スイッチング動作中のスイッ
チング素子Q 4 及びQ 5 は高周波動作させて、放電灯に
矩形波電流を供給している。In the push-pull type converter circuit section 1, power to be supplied to the discharge lamp is determined by performing PWM control on the ON time of the switching elements Q 11 and Q 12 which operate at a high frequency. The present invention can also be applied to a case where the switching elements Q 4 and Q 5 of the inverter circuit unit 2 are supplied with power by PWM control. In the inverter circuit 2 of the half-bridge, to switch the switching operation of the switching element Q 4 and Q 5 in a low frequency, the switching element Q 4 and Q 5 in the switching operation by the high-frequency operation, a rectangular wave to the discharge lamp Supplying current.
【0016】この実施例では、始動時におけるインバー
タ回路部2の出力電流の極性反転時直前から一定期間ス
イッチSW1 をオン状態にすることで、パルストランス
PTの2次側インダクタンスの一部を短絡し、インダク
タンス値を減少させる。このようにすることで、インダ
クタンスが小さい状態で、インバータ出力の極性反転時
を迎えるので、このときに生じるコンデンサC1 の共振
による電圧Vc1 の上昇は低く抑えることができる。[0016] In this embodiment, the predetermined period switch SW 1 from the polarity inversion time immediately before the output current of the inverter circuit 2 at the time of startup by turning on state, a short circuit part of the secondary inductance of the pulse transformer PT And reduce the inductance value. In this way, inductance with a small state, the welcome at the time of reversal of polarity of the inverter output, increase of the voltage Vc 1 due to the resonance of the capacitor C 1 that occurs at this time can be kept low.
【0017】ここで、スイッチSW1 の制御例について
説明する。ブリッジ型のインバータ回路部2の出力にラ
ンプ電流検出部Isを接続し、その出力電圧と参照電圧
Vkとを比較する。参照電圧Vkは、放電灯定格の例え
ば2〜3倍の電流が流れたときに、比較回路5の出力を
Lowレベルとするように設定する。放電灯の始動時に
所定値以上の電流が流れている時には、否定回路6の出
力はHighレベルであり、低周波発振器7からの出力
がHighレベルとなると、スイッチSW1 をオン状態
にする。低周波発振器7からの出力がLowレベルにな
ると、スイッチSW1 はオフ状態になる。インバータ回
路部2の出力電圧波形(周波数f)と、低周波発振器7
の出力電圧波形(周波数2f)を図10に示す。インバ
ータ回路部2の出力電流の極性が反転する直前に、低周
波発振器7の出力電圧がHighレベルとなるように、
低周波発振器7の出力を設定している。[0017] Here, a description will be given of the control example of the switch SW 1. The lamp current detection section Is is connected to the output of the bridge type inverter circuit section 2, and the output voltage thereof is compared with a reference voltage Vk. The reference voltage Vk is set so that the output of the comparison circuit 5 is set to a low level when a current, for example, two to three times the discharge lamp rating flows. When a predetermined value or more current flows at the time of the discharge lamp starting, the output of the NOT circuit 6 is High level, the output from the low frequency oscillator 7 becomes High level, the switch SW 1 to the ON state. When the output from the low frequency oscillator 7 is Low level, the switch SW 1 is turned off. The output voltage waveform (frequency f) of the inverter circuit section 2 and the low-frequency oscillator 7
FIG. 10 shows the output voltage waveform (frequency 2f). Immediately before the polarity of the output current of the inverter circuit unit 2 is inverted, the output voltage of the low-frequency oscillator 7 becomes High level.
The output of the low frequency oscillator 7 is set.
【0018】次に、図9の動作波形について説明する。
t=t1 でスイッチSW1 がオン状態となり、パルスト
ランスPTの2次側のインダクタンス値が減少した状態
で、スイッチング素子Q4 ,Q5 の極性がt=t2 で反
転すると、ランプ電流Izは急激に変化する。ある一定
期間経過してt=tbでスイッチSW1 がオフ状態にな
ると、インダクタンス値は大きくなるため、ランプ電流
Isの変化は緩やかになる。そのため、点bでランプ電
流の傾きの変化が観測される。コンデンサC1の電圧V
c1 の変化は、ランプ電流Izの変化に準じたものとな
っている。なお、パルストランスPTには、可飽和型、
非飽和型の限定は、特に必要としない。Next, the operation waveform of FIG. 9 will be described.
switch SW 1 is turned on at t = t 1, in a state where the inductance value of the secondary side of the pulse transformer PT is decreased, the polarity of the switching element Q 4, Q 5 is inverted at t = t 2, the lamp current Iz Changes rapidly. When the switch SW 1 at t = tb has elapsed a period of time is turned off, the inductance value increases, the change in the lamp current Is becomes gentle. Therefore, a change in the slope of the lamp current is observed at the point b. Voltage V of the capacitor C 1
The change in c 1 is in accordance with the change in the lamp current Iz. The pulse transformer PT has a saturable type,
The limitation of the unsaturated type is not particularly required.
【0019】図11は本発明の第4実施例の回路図であ
る。他の実施例と異なるのは、負荷回路のパルストラン
ス(PT)の3次側にスイッチSW1 を介して直流電源
V1が接続されると共に、スイッチSW2 を介して直流
電源V1 と逆極性の直流電源V2 を接続していることで
ある。トランスPTの極性は図のように設定する。ラン
プ電流Izが図の方向に流れているとき、スイッチSW
1 をオンしてパルストランスPTの1次側に電流を流す
と、パルストランスPTの2次側のインダクタンス値は
減少する。ランプ電流Izが図11と逆方向に流れてい
るときには、スイッチSW2 をオンすることで、パルス
トランスPTの2次側のインダクタンス値を減少させる
ことができる。始動時において、インバータ回路部2の
出力極性の反転直前からランプ電流の流れる方向に応じ
て、一定期間、スイッチSW1 又はSW2 をオン状態に
してパルストランスPTの2次側インダクタンスを減少
させることで、このインダクタンス値とコンデンサC1
の共振による電圧Vc1 の上昇を抑えることができる。
スイッチSW1 及びSW2 の制御例については、例え
ば、第3実施例の制御例などを応用すればよい。なお、
この実施例では、コンバータ回路部1のスイッチング素
子Q1 でPWM制御による電力制御を行っている。FIG. 11 is a circuit diagram of a fourth embodiment of the present invention. The difference from the other embodiments is that the DC power supply V 1 is connected to the tertiary side of the pulse transformer (PT) of the load circuit via the switch SW 1 , and the DC power supply V 1 is reversed via the switch SW 2. is that connecting the DC power supply V 2 of polarity. The polarity of the transformer PT is set as shown in the figure. When the lamp current Iz flows in the direction shown in FIG.
When 1 is turned on and a current flows through the primary side of the pulse transformer PT, the inductance value on the secondary side of the pulse transformer PT decreases. When the lamp current Iz flows in the opposite direction to FIG. 11, by turning on the switch SW 2, it is possible to reduce the inductance value of the secondary side of the pulse transformer PT. At the start, based on the direction of flow from immediately before the inversion of the output polarity of the inverter circuit 2 of the lamp current, a period of time, reducing the secondary inductance of the pulse transformer PT and the switch SW 1 or SW 2 to the ON state Then, this inductance value and the capacitor C 1
Increase in the voltage Vc 1 due to the resonance of.
The control example of the switch SW 1 and SW 2 may be, for example, applications such as control of the third embodiment. In addition,
In this embodiment, by performing power control by the PWM control by the switching element to Q 1 the converter circuit section 1.
【0020】図12は本発明の第5実施例の回路図であ
る。他の実施例と異なるのは、負荷回路のパルストラン
スPTの3次側にスイッチSW1 を介して、抵抗R1 を
接続した閉ループ回路を設けていることである。始動時
において、インバータ回路部2の出力極性の反転直前か
らスイッチSW1 をオンさせて、インバータ回路部2の
出力極性の反転時に、パルストランスPTの2次側のイ
ンダクタンスとコンデンサC1 により生じる共振のエネ
ルギーを抵抗R1 で消費させる。これで、コンデンサC
1 の電圧Vc1 の上昇を抑えることができる。スイッチ
SW1 の制御例については、例えば、第3実施例の制御
例を応用すればよい。なお、この実施例では、コンバー
タ回路部1のスイッチング素子Q1 でPWM制御による
電力制御を行っている。FIG. 12 is a circuit diagram of a fifth embodiment of the present invention. Differs from the other embodiments, through the switch SW 1 on the tertiary side of the pulse transformer PT of the load circuit is that the resistor R 1 is provided with a closed loop circuit connected. At the start, and from immediately before the inversion of the output polarity of the inverter circuit 2 to turn on the switch SW 1, upon reversal of the output polarity of the inverter circuit 2, caused by the inductance and the capacitor C 1 of the secondary side of the pulse transformer PT resonance to consume the energy in the resistor R 1. Now, the capacitor C
It is possible to suppress 1 of a rise in the voltage Vc 1. The control example of the switch SW 1 may be, for example, applying the control of the third embodiment. Incidentally, in this embodiment, it performs the power control by the PWM control by the switching element to Q 1 the converter circuit section 1.
【0021】図13は本発明の第6実施例の回路図であ
る。図12の実施例と異なるのは、インバータ回路部2
の出力極性の反転時に生じる共振エネルギーを電源回路
側へフィードバックさせていることである。始動時にお
いて、インバータ回路部2の出力極性の反転直前から一
定期間、スイッチSW1 をオンさせて、極性反転時に生
じる共振エネルギーをパルストランスPTの3次側から
整流回路DBを通して、電源側の例えばスイッチング素
子Q1 のドライブ電源などへ帰還させる。このようにす
ることで、コンデンサC1 の電圧Vc1 の上昇を抑える
ことができる上に、回路の総合効率も改善される。スイ
ッチSW1 の制御例については、例えば、第3実施例の
制御例を応用すればよい。FIG. 13 is a circuit diagram of a sixth embodiment of the present invention. The difference from the embodiment of FIG.
That is, the resonance energy generated when the output polarity is inverted is fed back to the power supply circuit side. At the start, a period of time from immediately before the inversion of the output polarity of the inverter circuit 2, by turning on the switch SW 1, through the rectifier circuit DB resonance energy generated during the polarity reversal from the tertiary side of the pulse transformer PT, the power supply side for example is fed back to the example, a drive power source of the switching element Q 1. By doing so, on which it is possible to suppress the increase of the voltage Vc 1 of the capacitor C 1, it is also improved overall efficiency of the circuit. The control example of the switch SW 1 may be, for example, applying the control of the third embodiment.
【0022】図14は本発明の第7実施例の回路図であ
る。第4実施例と異なるのは、負荷回路において、パル
ストランスPTの2次側のインダクタンスと直列に別の
トランスの2次側インダクタンスL1 を接続しているこ
とである。このトランスの極性は図の方向に設定する。
ランプ電流の方向とスイッチSW1 及びSW2 の動作に
ついては、上述の第4実施例と同じである。パルストラ
ンスPTとは別のトランスの2次側インダクタンスL1
を、始動時におけるインバータ回路部2の出力極性の反
転直前から一定期間減少させることで、極性反転時の共
振によるコンデンサC1 の電圧Vc1 の上昇を抑えるこ
とができる。本実施例では、パルストランスPTとは別
の可変インダクタンスを設けることで、パルストランス
PTに3次巻線を設置する他の実施例と比較して、パル
ストランスPTの構成を簡略化できる。FIG. 14 is a circuit diagram of a seventh embodiment of the present invention. The difference from the fourth embodiment, the load circuit is that connecting the secondary inductance L 1 of another transformer inductance in series with the secondary side of the pulse transformer PT. The polarity of this transformer is set in the direction shown in the figure.
The operation of the direction switch SW 1 and SW 2 of the lamp current, the same as the fourth embodiment described above. A secondary inductance L 1 of a transformer different from the pulse transformer PT
The, from immediately before the inversion of the output polarity of the inverter circuit 2 by making a certain period decreases at starting, it is possible to suppress the increase of the voltage Vc 1 of the capacitor C 1 due to the resonance during polarity reversal. In the present embodiment, by providing a variable inductance different from the pulse transformer PT, the configuration of the pulse transformer PT can be simplified as compared with the other embodiments in which a tertiary winding is installed in the pulse transformer PT.
【0023】図15は本発明の第8実施例の回路図であ
る。第5実施例と異なるのは、負荷回路にパルストラン
スの2次側巻線と直列にトランスの1次巻線によるイン
ダクタンスL1 を接続していることである。始動時にお
けるインバータ回路部2の出力極性の反転直前からスイ
ッチSW1 を一定期間オン状態にすることで、このトラ
ンスの2次側で極性反転時に生じる共振エネルギーを抵
抗R1 で消費させる。これにより、コンデンサC1 の電
圧Vc1 の上昇を抑えることができる。この実施例で
は、パルストランスに3次巻線を設置する他の実施例と
比較してパルストランスの構造を簡略化できる。なお、
コンデンサC3 はランプ電流のローパスフィルタ用のコ
ンデンサである。FIG. 15 is a circuit diagram of an eighth embodiment of the present invention. The difference from the fifth embodiment is that connecting the inductance L 1 by pulse transformer secondary winding in series with the primary winding of the transformer to a load circuit. The switch SW 1 from immediately before the inversion of the output polarity of the inverter circuit 2 by a certain period of time on state at the start, to consume the resonance energy generated during the polarity reversal at the secondary side of the transformer a resistor R 1. Thus, it is possible to suppress the increase of the voltage Vc 1 of the capacitor C 1. In this embodiment, the structure of the pulse transformer can be simplified as compared with other embodiments in which a tertiary winding is provided in the pulse transformer. In addition,
Capacitor C 3 is a capacitor for low-pass filtering of the lamp current.
【0024】図16は本発明の第9実施例の回路図であ
る。第6実施例と異なるのは、負荷回路において、パル
ストランスPTの2次側巻線と直列にトランスの1次巻
線によるインダクタンスL1 を接続していることであ
る。始動時におけるインバータ回路部2の出力極性の反
転直前からスイッチSW1 を一定期間オンさせること
で、インダクタンス要素L1 の2次側に反転時に生じる
共振エネルギーを伝達し、整流回路DBを通して、電源
側(例えばスイッチング素子Q1 のドライブ電源など)
へ帰還させる。これにより、コンデンサC1 の電圧Vc
1 の上昇を抑えることができ、また、回路の総合効率を
改善できる。さらにまた、パルストランスに3次巻線を
設置する他の実施例と比較して、パルストランスの構造
を簡略化できる。FIG. 16 is a circuit diagram of a ninth embodiment of the present invention. The difference from the sixth embodiment, the load circuit is that connecting the inductance L 1 by the secondary winding and the primary winding of the transformer in series of the pulse transformer PT. The switch SW 1 from immediately before the inversion of the output polarity of the inverter circuit 2 by making a predetermined period on at the start, and transmits a resonance energy generated during reversal on the secondary side of the inductance element L 1, through the rectifier circuit DB, the power supply side (for example, drive power of the switching element Q 1)
Return to. Thus, the voltage Vc of the capacitor C 1
1 can be suppressed, and the overall efficiency of the circuit can be improved. Furthermore, the structure of the pulse transformer can be simplified as compared with other embodiments in which a tertiary winding is provided in the pulse transformer.
【0025】図17は本発明の第10実施例の回路図で
ある。他の実施例と異なるのは、パルストランスPTの
2次巻線と直列にインダクタンスL1 ,L2 を挿入し、
始動時におけるインバータ回路部2の出力極性の反転直
前からスイッチSW1 を一定期間オン状態にして、ルー
プ内の抵抗R1 で共振エネルギーを消費させる。また、
全体のインダクタンスが減少しているので、反転時に生
じる共振エネルギーは小さくなり、コンデンサC1 の電
圧Vc1 の上昇は低く抑えることができる。スイッチS
W1 の制御については、第3実施例で説明したような方
式を応用すればよい。コンデンサC3 は、ランプ電流の
ローパスフィルタ用のコンデンサである。なお、この実
施例では、コンバータ回路部1のスイッチング素子Q1
でPWM制御による電力制御を行っている。FIG. 17 is a circuit diagram of a tenth embodiment of the present invention. The difference from the other embodiments is that the inductances L 1 and L 2 are inserted in series with the secondary winding of the pulse transformer PT,
And from immediately before the inversion of the output polarity of the inverter circuit 2 the switch SW 1 over a period of time on state at the start, to consume the resonance energy resistance R 1 in the loop. Also,
Since overall inductance is decreased, resonance energy generated during inversion decreases, the increase of the voltage Vc 1 of the capacitor C 1 can be kept low. Switch S
The control of W 1, may be applied method as described in the third embodiment. Capacitor C 3 is a capacitor for low-pass filtering of the lamp current. In this embodiment, the switching element Q 1 of the converter circuit unit 1 is used.
Performs power control by PWM control.
【0026】以上の各実施例において、入力電源部は直
流電源でも良いし、交流電源を整流したものなどでも良
く、DC/DCコンバータ回路部1は昇圧、降圧、昇降
圧チョッパーのいずれでも良く、また、フライバック、
フォワード、プッシュプル、ハーフブリッジコンバータ
などでもよく、コンバータ回路部1のトランスは絶縁方
式でも非絶縁方式でも良く、インバータ回路部2として
は、フルブリッジ、ハーフブリッジインバータなど、い
ずれの方式でも良く、特に限定しない。なお、スイッチ
ング素子としては、バイポーラトランジスタ、FET、
サイリスタなど特に限定しない。スイッチング素子Q2
〜Q5 として、バイポーラトランジスタの代わりに、パ
ワー電界効果トランジスタなどを利用する場合、ダイオ
ードD2〜D5 は不要である。In each of the above embodiments, the input power supply may be a DC power supply or a rectified AC power supply, and the DC / DC converter circuit 1 may be any of a step-up, step-down and step-up / step-down chopper. Also flyback,
A forward, push-pull, half-bridge converter or the like may be used. The transformer of the converter circuit unit 1 may be an insulating system or a non-insulating system. The inverter circuit unit 2 may be any system such as a full-bridge or half-bridge inverter. Not limited. As switching elements, bipolar transistors, FETs,
There is no particular limitation such as a thyristor. Switching element Q 2
As to Q 5, instead of the bipolar transistor, when utilizing such power field effect transistor, the diode D 2 to D 5 is not required.
【0027】[0027]
【発明の効果】本発明によれば、直流電源に接続された
DC/DCコンバータ回路部の出力に平滑コンデンサを
接続し、その電圧をブリッジ型のインバータ回路部によ
り矩形波電圧に変換し、インダクタンス要素と負荷の直
列回路に供給する電源装置において、負荷に流れる電流
の極性が反転する少なくとも直前から一定期間、前記イ
ンダクタンス要素のインダクタンス値を低減したり、前
記インダクタンス要素に生じるエネルギーを消費又は電
源側へ帰還させる手段を付加したものであるから、イン
ダクタンス要素と平滑コンデンサによる共振電圧を抑
え、コンデンサの電圧上昇を抑えることができるという
効果がある。According to the present invention, a smoothing capacitor is connected to the output of a DC / DC converter circuit section connected to a DC power supply, and the voltage is converted into a rectangular wave voltage by a bridge type inverter circuit section. In a power supply device that supplies a series circuit of an element and a load, the inductance value of the inductance element is reduced for a certain period from at least immediately before the polarity of the current flowing through the load is inverted, or
The energy generated in the inductance element is
Since a means for feeding back to the source side is added, there is an effect that the resonance voltage by the inductance element and the smoothing capacitor can be suppressed, and the voltage rise of the capacitor can be suppressed.
【図1】本発明の基本構成を示すブロック回路図であ
る。FIG. 1 is a block circuit diagram showing a basic configuration of the present invention.
【図2】本発明の動作波形図である。FIG. 2 is an operation waveform diagram of the present invention.
【図3】本発明の動作波形の要部拡大図である。FIG. 3 is an enlarged view of a main part of an operation waveform according to the present invention.
【図4】本発明の第1実施例の回路図である。FIG. 4 is a circuit diagram of a first embodiment of the present invention.
【図5】本発明の第1実施例の動作波形図である。FIG. 5 is an operation waveform diagram of the first embodiment of the present invention.
【図6】本発明の第2実施例の回路図である。FIG. 6 is a circuit diagram of a second embodiment of the present invention.
【図7】本発明の第2実施例の動作波形図である。FIG. 7 is an operation waveform diagram of the second embodiment of the present invention.
【図8】本発明の第3実施例の回路図である。FIG. 8 is a circuit diagram of a third embodiment of the present invention.
【図9】本発明の第3実施例の動作波形図である。FIG. 9 is an operation waveform diagram of the third embodiment of the present invention.
【図10】本発明の第3実施例のインバータ回路部の動
作波形図である。FIG. 10 is an operation waveform diagram of the inverter circuit unit according to the third embodiment of the present invention.
【図11】本発明の第4実施例の回路図である。FIG. 11 is a circuit diagram of a fourth embodiment of the present invention.
【図12】本発明の第5実施例の回路図である。FIG. 12 is a circuit diagram of a fifth embodiment of the present invention.
【図13】本発明の第6実施例の回路図である。FIG. 13 is a circuit diagram of a sixth embodiment of the present invention.
【図14】本発明の第7実施例の回路図である。FIG. 14 is a circuit diagram of a seventh embodiment of the present invention.
【図15】本発明の第8実施例の回路図である。FIG. 15 is a circuit diagram of an eighth embodiment of the present invention.
【図16】本発明の第9実施例の回路図である。FIG. 16 is a circuit diagram of a ninth embodiment of the present invention.
【図17】本発明の第10実施例の回路図である。FIG. 17 is a circuit diagram of a tenth embodiment of the present invention.
1 DC/DCコンバータ回路部 2 インバータ回路部 3 負荷回路 E 直流電源 C コンデンサ L インダクタンス要素 Z 負荷 DESCRIPTION OF SYMBOLS 1 DC / DC converter circuit part 2 Inverter circuit part 3 Load circuit E DC power supply C Capacitor L Inductance element Z Load
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H02M 7/48 H02M 7/5387 H05B 41/282 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H02M 7/48 H02M 7/5387 H05B 41/282
Claims (4)
C/DCコンバータ回路部と、DC/DCコンバータ回
路部の出力に接続された平滑用の第1のコンデンサと、
第1のコンデンサの電圧を矩形波電圧に変換するための
ブリッジ型のインバータ回路部と、インバータ回路部の
極性反転周期を決定する低周波発振器と、インバータ回
路部の出力に接続されるインダクタンス要素と負荷の直
列回路とからなる電源装置において、前記負荷は放電灯
であり、前記負荷に所定値以上の電流が流れているとき
に、負荷に流れる電流の極性が反転する少なくとも直前
から一定期間、前記インダクタンス要素が磁気飽和して
インダクタンス値を低減するように、前記インダクタン
ス要素を可飽和型インダクタンスで構成したことを特徴
とする電源装置。1. A DC power supply and a DC power supply connected to the DC power supply.
A C / DC converter circuit, a first smoothing capacitor connected to an output of the DC / DC converter circuit,
A bridge-type inverter circuit for converting the voltage of the first capacitor into a rectangular wave voltage ;
In a power supply device including a low-frequency oscillator for determining a polarity inversion cycle and a series circuit of a load and an inductance element connected to an output of an inverter circuit unit, the load is a discharge lamp.
And when a current of a predetermined value or more is flowing through the load.
The inductance element is magnetically saturated for a certain period from at least immediately before the polarity of the current flowing through the load is inverted, so that the inductance value is reduced .
A power supply device comprising: a saturable inductance ;
灯に始動電圧を与えるためのイグナイタ部の可飽和型パ
ルストランスの2次巻線を使用し、前記インダクタンス
要素と負荷の直列回路と並列的にパルス電流をバイパス
させる第2のコンデンサを接続したことを特徴とする請
求項1記載の電源装置。2. A secondary winding of a saturable pulse transformer of an igniter section for applying a starting voltage to a discharge lamp is used as the inductance element, and a pulse current is supplied in parallel with a series circuit of the inductance element and a load. power supply according to claim 1, wherein the connecting the second capacitor to bypass.
C/DCコンバータ回路部と、DC/DCコンバータ回
路部の出力に接続された平滑用の第1のコンデンサと、
第1のコンデンサの電圧を矩形波電圧に変換するための
ブリッジ型のインバータ回路部と、インバータ回路部の
極性反転周期を決定する低周波発振器と、インバータ回
路部の出力に接続されるインダクタンス要素と負荷の直
列回路とからなる電源装置において、前記負荷は放電灯
であり、前記負荷に所定値以上の電流が流れているとき
に、負荷に流れる電流の極性が反転する少なくとも直前
から一定期間、前記インダクタンス要素のインダクタン
ス値を低減させるためのスイッチを有する回路と、前記
負荷に流れる電流の極性反転の状態を検出して前記スイ
ッチを駆動する回路を設けたことを特徴とする電源装
置。3. A DC power supply and a DC power supply connected to the DC power supply.
C / DC converter circuit and DC / DC converter circuit
A first smoothing capacitor connected to the output of the road;
For converting the voltage of the first capacitor into a rectangular wave voltage;
Bridge type inverter circuit section and inverter circuit section
A low-frequency oscillator that determines the polarity inversion cycle and an inverter circuit
Of the inductance element and the load connected to the output of the road
In a power supply device comprising a column circuit, the load is a discharge lamp, and when a current of a predetermined value or more is flowing through the load, the inductance element is provided for a certain period at least immediately before the polarity of the current flowing through the load is reversed. power supply you wherein a circuit having a switch, that detects the state of the polarity reversal of the current flowing to the load is provided a circuit for driving the switch for reducing the inductance value of.
C/DCコンバータ回路部と、DC/DCコンバータ回
路部の出力に接続された平滑用の第1のコンデンサと、
第1のコンデンサの電圧を矩形波電圧に変換するための
ブリッジ型のインバータ回路部と、インバータ回路部の
極性反転周期を決定する低周波発振器 と、インバータ回
路部の出力に接続されるインダクタンス要素と負荷の直
列回路とからなる電源装置において、前記負荷は放電灯
であり、前記インダクタンス要素と磁気結合させた巻線
と、この巻線に接続されたスイッチと、前記負荷に流れ
る電流の極性反転の状態を検出して前記スイッチを駆動
する回路を備え、前記負荷に所定値以上の電流が流れて
いるときに、負荷に流れる電流の極性が反転する少なく
とも直前から一定期間、前記インダクタンス要素に生じ
るエネルギーを消費又は電源側へ帰還させるように構成
したことを特徴とする電源装置。4. A DC power supply and a DC power supply connected to the DC power supply.
C / DC converter circuit and DC / DC converter circuit
A first smoothing capacitor connected to the output of the road;
For converting the voltage of the first capacitor into a rectangular wave voltage;
Bridge type inverter circuit section and inverter circuit section
A low-frequency oscillator that determines the polarity inversion cycle and an inverter circuit
Of the inductance element and the load connected to the output of the road
In a power supply device including a column circuit, the load is a discharge lamp, and a winding magnetically coupled to the inductance element, a switch connected to the winding, and a state of polarity inversion of a current flowing through the load. A circuit for detecting and driving the switch, wherein when a current of a predetermined value or more is flowing through the load, energy generated in the inductance element is consumed for a certain period at least immediately before the polarity of the current flowing through the load is inverted. or power supply you characterized by being configured to be fed back to the power supply side.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32532193A JP3331713B2 (en) | 1993-12-22 | 1993-12-22 | Power supply |
FR9406953A FR2707051B1 (en) | 1993-06-10 | 1994-06-07 | |
US08/257,141 US5384518A (en) | 1993-06-10 | 1994-06-09 | Power source device |
DE4420182A DE4420182B4 (en) | 1993-06-10 | 1994-06-09 | Power supply apparatus |
CN94105689A CN1042686C (en) | 1993-06-10 | 1994-06-10 | Power source device |
KR1019940013100A KR0131169B1 (en) | 1993-06-10 | 1994-06-10 | Power supply unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32532193A JP3331713B2 (en) | 1993-12-22 | 1993-12-22 | Power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07177747A JPH07177747A (en) | 1995-07-14 |
JP3331713B2 true JP3331713B2 (en) | 2002-10-07 |
Family
ID=18175520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32532193A Expired - Lifetime JP3331713B2 (en) | 1993-06-10 | 1993-12-22 | Power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3331713B2 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5291099A (en) | 1992-06-18 | 1994-03-01 | Actown-Electrocoil, Inc. | Neon sign power supply circuit with automatic power interruption |
-
1993
- 1993-12-22 JP JP32532193A patent/JP3331713B2/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5291099A (en) | 1992-06-18 | 1994-03-01 | Actown-Electrocoil, Inc. | Neon sign power supply circuit with automatic power interruption |
Also Published As
Publication number | Publication date |
---|---|
JPH07177747A (en) | 1995-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3382012B2 (en) | Self-excited inverter device | |
JP3494223B2 (en) | DC-DC converter | |
JP3294343B2 (en) | Power supply | |
US6442047B1 (en) | Power conversion apparatus and methods with reduced current and voltage switching | |
JP3164838B2 (en) | Switching circuit, conversion device using the same, and power factor improving power supply device | |
JP3547837B2 (en) | Inverter device | |
US5666279A (en) | Voltage resonance inverter circuit for dimable cold cathode tubes | |
JP2002354783A (en) | Power supply apparatus | |
US20080037299A1 (en) | Method for driving dc-ac converter | |
JP3480283B2 (en) | Power supply | |
JP3331713B2 (en) | Power supply | |
JP4649729B2 (en) | Power supply device and discharge lamp lighting device | |
JP2004153990A (en) | Power factor improving converter | |
JPH07135769A (en) | Dc resonance converter | |
JP3205881B2 (en) | DC-DC converter | |
JP3757577B2 (en) | Discharge lamp lighting device | |
JPH0947024A (en) | Step-down type high efficiency converter | |
JP3346443B2 (en) | Switching power supply | |
JP3211476B2 (en) | Inverter device | |
JP3787965B2 (en) | Power supply | |
JP3235295B2 (en) | Power supply | |
JP3402923B2 (en) | Power supply | |
JP3553266B2 (en) | Power supply device, discharge lamp lighting device and lighting device | |
JPH09266673A (en) | Dc power device | |
JP3505937B2 (en) | Inverter device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070726 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120726 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120726 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130726 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |