JP3329484B2 - Ａｐｌ検出回路 - Google Patents
Ａｐｌ検出回路Info
- Publication number
- JP3329484B2 JP3329484B2 JP13237992A JP13237992A JP3329484B2 JP 3329484 B2 JP3329484 B2 JP 3329484B2 JP 13237992 A JP13237992 A JP 13237992A JP 13237992 A JP13237992 A JP 13237992A JP 3329484 B2 JP3329484 B2 JP 3329484B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- level
- output
- apl
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Picture Signal Circuits (AREA)
- Television Receiver Circuits (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Processing Of Color Television Signals (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、例えば液晶ＴＶなど
の映像信号処理回路における、ＡＰＬ（平均画像レベ
ル）を検出するＡＰＬ検出回路に関する。
の映像信号処理回路における、ＡＰＬ（平均画像レベ
ル）を検出するＡＰＬ検出回路に関する。
【０００２】
【従来の技術】液晶ＴＶでは、液晶パネルのＤレンジが
狭いため、過大入力レベルに対して白つぶれが生じやす
い。そこで白つぶれ防止策として、コントラスト自動調
整回路を設けている。この回路は、入力レベルがある一
定レベルよりも大きくなったときに、そのレベルに応じ
て輝度信号を抑圧するものである。この過大入力レベル
検出の１つ方式として、ＡＰＬを検出するものがある。
狭いため、過大入力レベルに対して白つぶれが生じやす
い。そこで白つぶれ防止策として、コントラスト自動調
整回路を設けている。この回路は、入力レベルがある一
定レベルよりも大きくなったときに、そのレベルに応じ
て輝度信号を抑圧するものである。この過大入力レベル
検出の１つ方式として、ＡＰＬを検出するものがある。
【０００３】図４は従来の映像信号処理回路に用いた、
コントラスト自動調整回路を示すものである。図４にお
いて、入力端子２１から入力された輝度信号を、ゲイン
制御回路２３によりゲイン制御し、ＤＣ（直流）再生回
路２４によりＤＣ再生する。ー方入力端子２２から入力
されたクロマ信号は、復調回路２５により色差信号に復
調し、マトリクス回路２６において、ＤＣ再生回路２４
の輝度信号と演算し、出力端子１，２，３からそれぞれ
Ｒ，Ｇ，Ｂ信号を出力する。ここでＡＰＬ検出のため、
出力ＲＧＢ信号は逆マトリクス回路２７により演算され
た輝度信号を再生した後、積分回路１０でＤＣ成分を抽
出し、一定レベル以上の出力に対しゲイン制御回路２３
を制御し、振幅を下げるよう帰還をかける。ゲイン制御
回路２３によりゲインを絞られた輝度信号は、ＤＣ再生
回路２４によりペデスタルレベルが一定レベルに抑えて
いるので、白ピークを下げることで、白つぶれを防止で
きる。
コントラスト自動調整回路を示すものである。図４にお
いて、入力端子２１から入力された輝度信号を、ゲイン
制御回路２３によりゲイン制御し、ＤＣ（直流）再生回
路２４によりＤＣ再生する。ー方入力端子２２から入力
されたクロマ信号は、復調回路２５により色差信号に復
調し、マトリクス回路２６において、ＤＣ再生回路２４
の輝度信号と演算し、出力端子１，２，３からそれぞれ
Ｒ，Ｇ，Ｂ信号を出力する。ここでＡＰＬ検出のため、
出力ＲＧＢ信号は逆マトリクス回路２７により演算され
た輝度信号を再生した後、積分回路１０でＤＣ成分を抽
出し、一定レベル以上の出力に対しゲイン制御回路２３
を制御し、振幅を下げるよう帰還をかける。ゲイン制御
回路２３によりゲインを絞られた輝度信号は、ＤＣ再生
回路２４によりペデスタルレベルが一定レベルに抑えて
いるので、白ピークを下げることで、白つぶれを防止で
きる。
【０００４】ここで、ＤＣ再生回路２４の出力から直接
ＡＰＬ検出する方法もあるが、回路のばらつきに左右さ
れず出力映像に忠実な、コントラスト自動調整をかける
ために、ここでは映像信号処理の最終段にできるだけ近
い信号に対し、ＡＰＬ検出を行っている。
ＡＰＬ検出する方法もあるが、回路のばらつきに左右さ
れず出力映像に忠実な、コントラスト自動調整をかける
ために、ここでは映像信号処理の最終段にできるだけ近
い信号に対し、ＡＰＬ検出を行っている。
【０００５】図５は、図４の破線で囲むＡＰＬ検出部の
具体例を示すものである。Ｒ信号が入力端子１ａからア
ンプ４の非反転入力に、Ｇ信号が入力端子２ａからアン
プ５の非反転入力に、Ｂ信号が入力端子３ａからアンプ
６の非反転入力に、それぞれ入力する。アンプ４，５，
６の反転入力には、リファレンス電位３２を接続する。
アンプ４，５，６の出力を加算回路７により加算して、
輝度信号を再生し、積分回路１０によりＤＣ成分を抽出
して、ＡＰＬを検出する。
具体例を示すものである。Ｒ信号が入力端子１ａからア
ンプ４の非反転入力に、Ｇ信号が入力端子２ａからアン
プ５の非反転入力に、Ｂ信号が入力端子３ａからアンプ
６の非反転入力に、それぞれ入力する。アンプ４，５，
６の反転入力には、リファレンス電位３２を接続する。
アンプ４，５，６の出力を加算回路７により加算して、
輝度信号を再生し、積分回路１０によりＤＣ成分を抽出
して、ＡＰＬを検出する。
【０００６】ところで、図４における、ＲＧＢ出力１，
２，３には、回路のばらつきなどによりＤＣオフセット
が生じる場合がある。このためＲＧＢ出力１，２，３
は、ー般的には、クランプ回路などによりＤＣ再生す
る。ところが、ブライトコントロール、直流伝送補正な
どにより、出力信号のペデスタルレベルが変動する場合
もあり、この場合には上記クランプ回路を用いることは
できない。このとき、ＲＧＢ出力１，２，３の軸間ＤＣ
オフセットが、ＡＰＬ検出レベルのばらつきとなる、と
いう問題がある。
２，３には、回路のばらつきなどによりＤＣオフセット
が生じる場合がある。このためＲＧＢ出力１，２，３
は、ー般的には、クランプ回路などによりＤＣ再生す
る。ところが、ブライトコントロール、直流伝送補正な
どにより、出力信号のペデスタルレベルが変動する場合
もあり、この場合には上記クランプ回路を用いることは
できない。このとき、ＲＧＢ出力１，２，３の軸間ＤＣ
オフセットが、ＡＰＬ検出レベルのばらつきとなる、と
いう問題がある。
【０００７】
【発明が解決しようとする課題】上記した従来のＡＰＬ
検出回路では、ＡＰＬ検出回路入力に軸間ＤＣオフセッ
トがあると、ＡＰＬ検出レベルのばらつきとなる、とい
う欠点があった。
検出回路では、ＡＰＬ検出回路入力に軸間ＤＣオフセッ
トがあると、ＡＰＬ検出レベルのばらつきとなる、とい
う欠点があった。
【０００８】この発明は、入力の軸間にＤＣオフセット
があっても、ＡＰＬ検出レベルのばらつきにならず、各
軸共通の入力ＤＣレベル変動に対してはＡＰＬ検出レベ
ルが正確に追従できる回路を提供することを目的とす
る。
があっても、ＡＰＬ検出レベルのばらつきにならず、各
軸共通の入力ＤＣレベル変動に対してはＡＰＬ検出レベ
ルが正確に追従できる回路を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】この発明は、逆マトリク
ス回路出力のペデスタルレベルを基準レベルにクランプ
し、しかもその基準レベルをＡＰＬ検出回路の任意の一
入力のペデスタルレベルとしたものである。
ス回路出力のペデスタルレベルを基準レベルにクランプ
し、しかもその基準レベルをＡＰＬ検出回路の任意の一
入力のペデスタルレベルとしたものである。
【００１０】
【作用】このような構成によれば、逆マトリクス回路出
力の出力ペデスタルレベルは常に基準となる入力のペデ
スタルレベルに一致するため、軸間の入力ＤＣオフセッ
トには不感となり、各軸共通の入力ＤＣレベル変動に対
しては、出力を変化させることが出来る。
力の出力ペデスタルレベルは常に基準となる入力のペデ
スタルレベルに一致するため、軸間の入力ＤＣオフセッ
トには不感となり、各軸共通の入力ＤＣレベル変動に対
しては、出力を変化させることが出来る。
【００１１】
【実施例】以下、この発明の実施例につき図面を参照し
て詳細に説明する。図１は、この発明のＡＰＬ検出回路
の一実施例を示すものである。この回路は、クランプ回
路８を用いて加算回路７出力の基準ＤＣレベルを、入力
端子２ａのＧ入力の基準ＤＣレベルに等しくなるように
した部分の構成が図５と異なる。なお、クランプ回路８
の帰還先はアンプ４，５，６の反転入力としている。基
準レベルの比較は、パルス入力９に供給されるクランプ
パルスを用い、ペデスタルレベルのみの比較を行う。
て詳細に説明する。図１は、この発明のＡＰＬ検出回路
の一実施例を示すものである。この回路は、クランプ回
路８を用いて加算回路７出力の基準ＤＣレベルを、入力
端子２ａのＧ入力の基準ＤＣレベルに等しくなるように
した部分の構成が図５と異なる。なお、クランプ回路８
の帰還先はアンプ４，５，６の反転入力としている。基
準レベルの比較は、パルス入力９に供給されるクランプ
パルスを用い、ペデスタルレベルのみの比較を行う。
【００１２】このような構成では、Ｇ入力基準レベルに
対し、Ｒ入力基準レベルがばらついても加算回路７の出
力基準レベルには関係ない。これは入力端子３ａのＢ入
力についても同様である。簡易的なブライトコントロー
ルにより、輝度信号のＤＣレベルを変動させた場合は、
ＲＧＢ入力ともＤＣが変動する。この場合はＧ入力基準
レベルが変動することにより、クランプ回路８の出力は
Ｇ入力基準レベルの変動分をそのまま出力するため、Ａ
ＰＬは正確に再生できる。
対し、Ｒ入力基準レベルがばらついても加算回路７の出
力基準レベルには関係ない。これは入力端子３ａのＢ入
力についても同様である。簡易的なブライトコントロー
ルにより、輝度信号のＤＣレベルを変動させた場合は、
ＲＧＢ入力ともＤＣが変動する。この場合はＧ入力基準
レベルが変動することにより、クランプ回路８の出力は
Ｇ入力基準レベルの変動分をそのまま出力するため、Ａ
ＰＬは正確に再生できる。
【００１３】図２は逆マトリクス回路の具体的に示した
ものである。この回路は、入力端子１ａがベースに接続
されたトランジスタＱ1 のコレクタは、電源Ｖccに接続
し、エミッタは電流源Ｉ1 を介して接地するとともに抵
抗Ｒ1 を介してトランジスタＱ2 のエミッタと相互接続
する。トランジスタＱ2 のコレクタは、抵抗Ｒ４を介し
て電源Ｖccに接続するとともに加算出力端子１２に接続
する。トランジスタＱ2 のエミッタは、電流源Ｉ2 を介
して接地し、トランジスタＱ2 のベースは制御入力端子
１３に接続する。入力端子２ａにベースが接続されたト
ランジスタＱ3 のコレクタは、電源Ｖccに接続し、エミ
ッタは、電流源Ｉ3 を介して接地するとともに抵抗Ｒ2
を介してトランジスタＱ4 のエミッタと相互接続する。
トランジスタＱ４のコレクタは、加算出力端子１２に接
続し、エミッタは、電流源Ｉ4を介して接地するととも
にベースは、制御入力端子１３に接続する。
ものである。この回路は、入力端子１ａがベースに接続
されたトランジスタＱ1 のコレクタは、電源Ｖccに接続
し、エミッタは電流源Ｉ1 を介して接地するとともに抵
抗Ｒ1 を介してトランジスタＱ2 のエミッタと相互接続
する。トランジスタＱ2 のコレクタは、抵抗Ｒ４を介し
て電源Ｖccに接続するとともに加算出力端子１２に接続
する。トランジスタＱ2 のエミッタは、電流源Ｉ2 を介
して接地し、トランジスタＱ2 のベースは制御入力端子
１３に接続する。入力端子２ａにベースが接続されたト
ランジスタＱ3 のコレクタは、電源Ｖccに接続し、エミ
ッタは、電流源Ｉ3 を介して接地するとともに抵抗Ｒ2
を介してトランジスタＱ4 のエミッタと相互接続する。
トランジスタＱ４のコレクタは、加算出力端子１２に接
続し、エミッタは、電流源Ｉ4を介して接地するととも
にベースは、制御入力端子１３に接続する。
【００１４】入力端子３ａにベースが接続されたトラン
ジスタＱ5 のコレクタは、電源Ｖccに接続し、エミッタ
は、電流源Ｉ5 を介して接地するとともに抵抗Ｒ3 を介
してトランジスタＱ6 のエミッタと相互接続する。トラ
ンジスタＱ6 のコレクタは、加算出力端子１２に接続す
る。トランジスタＱ6 のエミッタは、電流源Ｉ6 を介し
て接地し、ベースは、制御入力端子１３に接続する。
ジスタＱ5 のコレクタは、電源Ｖccに接続し、エミッタ
は、電流源Ｉ5 を介して接地するとともに抵抗Ｒ3 を介
してトランジスタＱ6 のエミッタと相互接続する。トラ
ンジスタＱ6 のコレクタは、加算出力端子１２に接続す
る。トランジスタＱ6 のエミッタは、電流源Ｉ6 を介し
て接地し、ベースは、制御入力端子１３に接続する。
【００１５】この回路において、加算出力端子１２の基
準レベルが、入力端子２ａに供給されたＧ入力の基準レ
ベルよりも高くなったとき、クランプ回路８は、制御入
力端子１３の電位が高くなるため、加算出力端子１２の
基準レベルを下げる方向に制御する。
準レベルが、入力端子２ａに供給されたＧ入力の基準レ
ベルよりも高くなったとき、クランプ回路８は、制御入
力端子１３の電位が高くなるため、加算出力端子１２の
基準レベルを下げる方向に制御する。
【００１６】ここで、ＲＧＢ入力（Ｖｒ、Ｖｇ、Ｖｂ）
に対する加算出力（Ｖｙ）は、
に対する加算出力（Ｖｙ）は、
【００１７】
【式１】 となる。逆マトリクスによる輝度信号再生のためには、 Ｖｙ＝Ａ・（０．３０Ｖｒ＋０．５９Ｖｇ＋０．１１Ｖｂ） であればよい。このとき、Ａ＝１となるようにゲイン設
定すれば、各軸共通の入力ＤＣレベル変動に対して、出
力を１：１で変化させることができる。
定すれば、各軸共通の入力ＤＣレベル変動に対して、出
力を１：１で変化させることができる。
【００１８】図３はクランプ回路８を具体的に示したも
のである。加算出力端子１２をトランジスタＱ7 のベー
スに、入力端子２ａをトランジスタＱ8 のベースにそれ
ぞれ接続する。トランジスタＱ7 ，Ｑ8 のエミッタは、
相互接続するとともに電流源Ｉ7 を介して接地する。ト
ランジスタＱ7 のコレクタはカレントミラーＣＭ1 の入
力に、トランジスタＱ8 のコレクタはカレントミラーＣ
Ｍ2 の入力に接続する。カラントミラーＣＭ2 の出力
は、カレントミラーＣＭ3 の入力に接続し、カレントミ
ラーＣＭ1 の出力は、カレントミラーＣＭ3 の出力、制
御出力端子１３に接続するとともにコンデンサＣ１を介
して接地する。
のである。加算出力端子１２をトランジスタＱ7 のベー
スに、入力端子２ａをトランジスタＱ8 のベースにそれ
ぞれ接続する。トランジスタＱ7 ，Ｑ8 のエミッタは、
相互接続するとともに電流源Ｉ7 を介して接地する。ト
ランジスタＱ7 のコレクタはカレントミラーＣＭ1 の入
力に、トランジスタＱ8 のコレクタはカレントミラーＣ
Ｍ2 の入力に接続する。カラントミラーＣＭ2 の出力
は、カレントミラーＣＭ3 の入力に接続し、カレントミ
ラーＣＭ1 の出力は、カレントミラーＣＭ3 の出力、制
御出力端子１３に接続するとともにコンデンサＣ１を介
して接地する。
【００１９】この回路では、クランプ入力９からクラン
プパルスが到来したときのみ電流源Ｉ7 がオンし、回路
がアクティブとなる。加算出力端子１２の基準レベル
が、入力端子２ａに供給されるＧ入力の基準レベルより
も高いとき、コンデンサＣ1 をチャージして制御出力端
子１３の電位が高くなる。これは制御入力端子１３に接
続されるため、結果的に加算出力１２基準レベルがＧ入
力の基準レベルに等しくなるように帰還がかかる。
プパルスが到来したときのみ電流源Ｉ7 がオンし、回路
がアクティブとなる。加算出力端子１２の基準レベル
が、入力端子２ａに供給されるＧ入力の基準レベルより
も高いとき、コンデンサＣ1 をチャージして制御出力端
子１３の電位が高くなる。これは制御入力端子１３に接
続されるため、結果的に加算出力１２基準レベルがＧ入
力の基準レベルに等しくなるように帰還がかかる。
【００２０】なお、図２の加算出力端子１２を、図３の
加算入力端子１２に直結すると回路のＤレンジが少なく
なるため、エミッタフォロアなどのレベルシフタを介し
て接続してもよい。この場合は入力基準レベルと出力基
準レベルとの間にレベルシフト分のオフセットがつくだ
けであり、回路動作の本質的な部分には何ら影響される
ものではない。
加算入力端子１２に直結すると回路のＤレンジが少なく
なるため、エミッタフォロアなどのレベルシフタを介し
て接続してもよい。この場合は入力基準レベルと出力基
準レベルとの間にレベルシフト分のオフセットがつくだ
けであり、回路動作の本質的な部分には何ら影響される
ものではない。
【００２１】上記した実施例では、クランプ回路８の帰
還先を逆マトリクス回路のＲＧＢそれぞれのアンプの反
転入力にしたが、任意の１入力アンプにしても同様の効
果が得られることは言うまでもない。しかし図１のよう
にＲＧＢそれぞれのアンプの反転入力に帰還する場合
は、軸間の入力ＤＣオフセットがより大きくても制御が
可能である、すなわち制御範囲が広い、というメリット
がある。
還先を逆マトリクス回路のＲＧＢそれぞれのアンプの反
転入力にしたが、任意の１入力アンプにしても同様の効
果が得られることは言うまでもない。しかし図１のよう
にＲＧＢそれぞれのアンプの反転入力に帰還する場合
は、軸間の入力ＤＣオフセットがより大きくても制御が
可能である、すなわち制御範囲が広い、というメリット
がある。
【００２２】
【発明の効果】以上説明したように、この発明のＡＰＬ
検出回路によれば、基準となるべき１軸出力のペデスタ
ルにクランプすることにより、他軸のＤＣオフセットの
影響はなくし、３軸共通のＤＣ変動には正確に追従でき
る。
検出回路によれば、基準となるべき１軸出力のペデスタ
ルにクランプすることにより、他軸のＤＣオフセットの
影響はなくし、３軸共通のＤＣ変動には正確に追従でき
る。
【図１】この発明のー実施例を示す構成図。
【図２】図１の逆マトリクス回路の具体的な回路図。
【図３】図１のクランプ回路の具体的な回路図。
【図４】ＡＰＬ検出回路を備えた従来の信号処理回路の
システム構成図。
システム構成図。
【図５】図４のＡＰＬ検出回路の構成図。
４〜６…アンプ、 ７…加算回路、 ８…クランプ回
路、 ９…パルス入力、１０…積分回路。
路、 ９…パルス入力、１０…積分回路。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 9/64 H04N 5/14
Claims (3)
- 【請求項１】 複数の信号が入力されこれらをそれぞれ
増幅する複数のアンプと、 前記増幅された複数の信号を加算する加算回路と、 前記加算された信号における基準期間のレベルと前記複
数の信号のいずれかひとつの信号における基準期間のレ
ベルとの差を検出する検出回路とを具備し、 前記検出回路の検出出力は、前記複数のアンプのうちの
少なくともいずれかにその増幅の制御基準として帰還さ
れる ことを特徴とするＡＰＬ検出回路。 - 【請求項２】 前記検出回路の検出出力は、前記複数の
アンプそれぞれにそれらの増幅の制御基準として帰還さ
れることを特徴とする請求項１記載のＡＰＬ検出回路。 - 【請求項３】 前記加算回路の出力を積分して平均画像
レベルを得ることを特徴とする請求項１記載のＡＰＬ検
出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13237992A JP3329484B2 (ja) | 1992-05-25 | 1992-05-25 | Ａｐｌ検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13237992A JP3329484B2 (ja) | 1992-05-25 | 1992-05-25 | Ａｐｌ検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05328375A JPH05328375A (ja) | 1993-12-10 |
| JP3329484B2 true JP3329484B2 (ja) | 2002-09-30 |
Family
ID=15080011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13237992A Expired - Fee Related JP3329484B2 (ja) | 1992-05-25 | 1992-05-25 | Ａｐｌ検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3329484B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5147521B2 (ja) * | 2008-04-25 | 2013-02-20 | 三菱電機株式会社 | 画像処理装置 |
-
1992
- 1992-05-25 JP JP13237992A patent/JP3329484B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05328375A (ja) | 1993-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4331982A (en) | Sample and hold circuit particularly for small signals | |
| CA1199104A (en) | Manually gain presettable kinescope driver in an automatic kinescope bias control system | |
| KR910005248B1 (ko) | 블랙 영상 전류의 레벨 감지장치 | |
| US4612576A (en) | Automatic kinescope bias system with AC coupled video output stage | |
| JP3329484B2 (ja) | Ａｐｌ検出回路 | |
| US5953004A (en) | Device and method for controlling video muting using a microcomputer | |
| US4489344A (en) | Signal processing unit | |
| JPH0532949B2 (ja) | ||
| US4979044A (en) | Automatic contrast circuit for instantaneous compensation | |
| JPH0153828B2 (ja) | ||
| US4502079A (en) | Signal sampling network with reduced offset error | |
| JP2957824B2 (ja) | 液晶映像表示装置の階調補正回路 | |
| US4513320A (en) | Non-linear peaking system | |
| GB2163327A (en) | Display device bias system | |
| US5489948A (en) | Picture display apparatus with beam scan velocity modulation | |
| US4600950A (en) | Kinescope bias sensing circuit | |
| JP2724765B2 (ja) | ネガ画像信号の処理回路 | |
| US3949165A (en) | Noise immune clamp circuit | |
| US4764811A (en) | Picture signal processing circuit | |
| JPH0430863Y2 (ja) | ||
| JP2938995B2 (ja) | 電子内視鏡装置用クランプ回路 | |
| JPH08214322A (ja) | テレシネカメラ | |
| CA1257383A (en) | Kinescope bias sensing circuit | |
| JPH026468B2 (ja) | ||
| JPH07236152A (ja) | ビデオカメラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020702 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |