JP3327146B2 - Liquid crystal panel, method of manufacturing the same, and electronic equipment using the same - Google Patents
Liquid crystal panel, method of manufacturing the same, and electronic equipment using the sameInfo
- Publication number
- JP3327146B2 JP3327146B2 JP30221096A JP30221096A JP3327146B2 JP 3327146 B2 JP3327146 B2 JP 3327146B2 JP 30221096 A JP30221096 A JP 30221096A JP 30221096 A JP30221096 A JP 30221096A JP 3327146 B2 JP3327146 B2 JP 3327146B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- mim
- liquid crystal
- crystal panel
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000010408 film Substances 0.000 claims description 58
- 239000010407 anodic oxide Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 15
- 230000003647 oxidation Effects 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- 238000010030 laminating Methods 0.000 claims description 6
- 239000010409 thin film Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 5
- 238000007743 anodising Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 description 48
- 239000002184 metal Substances 0.000 description 48
- 229910003070 TaOx Inorganic materials 0.000 description 15
- 239000011651 chromium Substances 0.000 description 10
- 229910052804 chromium Inorganic materials 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 239000011521 glass Substances 0.000 description 7
- 230000007547 defect Effects 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、非線型素子の構造
及びその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a non-linear element and a method of manufacturing the same.
【0002】[0002]
【従来の技術】近年、各種ビデオ関連機器、計測器、情
報機器、携帯用パーソナルコンピュータの表示装置とし
て、大容量のマトリクス液晶パネルが使われ始めてい
る。これらの液晶パネルをアドレス方式により分類する
と、単純マトリクス方式、アクティブマトリクス方式、
光アドレス方式、熱アドレス方式等に分けられる。以上
の中でアクティブマトリクス方式は、高画質で大容量の
ディスプレイとして各社で製造され大量に市場に出回っ
ている。アクティブマトリクス液晶パネルの代表的なも
のは、アモルファスシリコンやポリシリコンを使用した
TFT液晶パネルである。本特許に関わる非線形素子
(TFD、MIM、バリスタ等)を用いた液晶パネルの
表示品質は、年と共に向上しTFTに近付いてきている
が、MIM素子を製造するプロセスにおいて断線やショ
ートが発生してパネルの歩留まりをもう一つ向上させる
事ができなかった。またMIMパネルの場合は画素容量
と素子容量の比がコントラストを決める一要因となって
いるため大容量なパネルを製造しようとすると素子寸法
を小さくする必要があるが、素子寸法を小さくするとパ
ネルのムラやシミと称する表示の不均一性が顕在化し易
くやはり歩留まりを落とす結果となっていた。この様に
TFTに比べ製造プロセスが短く低コスト化が実現し易
いと考えられていたMIMパネルは実際には歩留まりが
上がらずコスト高なパネルになってしまっていた。2. Description of the Related Art In recent years, large-capacity matrix liquid crystal panels have begun to be used as display devices for various video-related devices, measuring instruments, information devices, and portable personal computers. When these liquid crystal panels are classified according to the address method, a simple matrix method, an active matrix method,
It is classified into an optical addressing method, a thermal addressing method, and the like. Among the above, the active matrix method is manufactured by various companies as a high-quality and large-capacity display and is on the market in large quantities. A typical active matrix liquid crystal panel is a TFT liquid crystal panel using amorphous silicon or polysilicon. The display quality of a liquid crystal panel using a non-linear element (TFD, MIM, varistor, etc.) related to this patent has been improved with the years, and is approaching a TFT. However, disconnection or short circuit occurs in a process of manufacturing the MIM element. I could not improve the yield of the panel. In the case of an MIM panel, the ratio of the pixel capacitance to the element capacitance is one factor that determines the contrast. Therefore, when manufacturing a large-capacity panel, it is necessary to reduce the element dimensions. The non-uniformity of the display called unevenness or spots is likely to become apparent, which also results in lowering the yield. As described above, the MIM panel, which is considered to be shorter in manufacturing process and easier to realize a lower cost than the TFT, actually has a high yield without increasing the yield.
【0003】以下MIMパネルの従来例を用いて詳細に
説明する。A detailed description will be given below using a conventional example of an MIM panel.
【0004】図2は、従来のMIMパネルに用いられて
いるMIM素子の周辺部分の断面形状を示す図である。
ガラス基板27上にTa膜を積層し、それを熱酸化して
下地TaOx膜21を形成する。その後MIMの下金属
となるTa層22を積層、パターニングしてこれを陽極
酸化する事によりTaOx層25、26(MIMのI
層)を作る。更にその上にMIMの上部電極となるCr
層23を積層、パターニングし、画素ITO電極24と
電気的に接続させて図2に示すMIM素子が出来る。
(但しアニール等の工程は省略して説明した。) この形状のMIM素子は、断線やショートが発生し易い
ためパネルの歩留まりを高く保つ事が困難であった。素
子のショート欠陥には外観上対応の付かない物もある
が、ショート不良の中の多くは、外観上正常部と違いが
ある場合が多い。特に素子のエッジ部分28、29は電
界が集中し易く、そこに突起形状等があるとその部分に
絶縁破壊が生じてショート不良を誘引する事もあった。FIG. 2 is a view showing a cross-sectional shape of a peripheral portion of an MIM element used in a conventional MIM panel.
A Ta film is laminated on a glass substrate 27 and thermally oxidized to form a base TaOx film 21. Thereafter, a Ta layer 22 serving as a lower metal of the MIM is laminated, patterned, and anodized to form TaOx layers 25 and 26 (I of the MIM).
Layer). Furthermore, on top of this, Cr serving as an MIM upper electrode is formed.
The MIM element shown in FIG. 2 can be obtained by laminating and patterning the layer 23 and electrically connecting the layer 23 to the pixel ITO electrode 24.
(However, steps such as annealing have been omitted.) In the MIM element having this shape, it is difficult to keep the yield of the panel high because disconnection or short-circuit easily occurs. Although some short-circuit defects of the element cannot be dealt with in terms of appearance, many of the short-circuit defects often differ from normal parts in appearance. In particular, the electric field tends to concentrate on the edge portions 28 and 29 of the element, and if there is a projection or the like there, dielectric breakdown occurs at that portion, which may lead to a short circuit.
【0005】図3は、従来のMIMパネルにおいて断線
不良が発生するメカニズムを示す図である。FIG. 3 is a view showing a mechanism in which a disconnection failure occurs in a conventional MIM panel.
【0006】(A)は、Taパターンのエッジで断線し
た例を示す。陽極酸化した膜35と下地酸化膜33との
間に段差が出来、次にスパッタされるクロム膜32のス
テップカバレージが悪くなる等の理由でクロムのウェッ
トエッチング時にエッチング液の侵入が生じて断線とな
る。陽極酸化した膜ではTa層の下側エッジの形状が急
激に段差変化しているため断線が生じ易かった。FIG. 1A shows an example in which a disconnection occurs at the edge of a Ta pattern. A step is formed between the anodized film 35 and the base oxide film 33, and the step coverage of the chromium film 32 to be subsequently sputtered is deteriorated. Become. In the anodized film, the shape of the lower edge of the Ta layer rapidly changed in level, so that disconnection was likely to occur.
【0007】(B)は、Taパターンのエッジではなく
少しはなれた場所でクロム断線が生じた例で、これはド
ライエッチング時に付着物38がTaパターン近傍に積
層され、その上に形成されるクロム膜32の密着不良等
によりエッチング時にクロム断線37を誘起する場合で
ある。FIG. 2B shows an example in which chromium breakage occurs at a slightly separated place instead of at the edge of the Ta pattern. This is due to the fact that the deposit 38 is laminated near the Ta pattern during dry etching and the chromium formed thereon is formed. This is a case where chromium breaks 37 are induced during etching due to poor adhesion of the film 32 or the like.
【0008】図4は、従来のMIMパネルの駆動電圧と
素子寸法(素子と画素の容量比)の関係を示したグラフ
である。横軸は素子寸法を示しているが素子寸法を変化
させると素子と画素の容量比もそれに連動して変化する
ため両方の値を記載している。FIG. 4 is a graph showing the relationship between the driving voltage of the conventional MIM panel and the element dimensions (the capacitance ratio between the element and the pixel). The abscissa indicates the element size, but when the element size is changed, the capacitance ratio between the element and the pixel also changes in conjunction therewith, so both values are shown.
【0009】素子寸法とパネルの駆動電圧の関係を示す
カーブ41によると素子寸法を小さくしていくとMIM
パネルの駆動電圧VOPは次第に低下し、素子寸法が3.
5μm*3.5μm程度の時最もVOPが小さくなる。素
子寸法を更に小さくしていくとVOPは急激に上昇する傾
向を示す。According to a curve 41 showing the relationship between the element size and the driving voltage of the panel, the MIM decreases as the element size decreases.
The driving voltage VOP of the panel gradually decreases, and the element size becomes 3.
The VOP is smallest when it is about 5 μm * 3.5 μm. As the element size is further reduced, VOP tends to increase sharply.
【0010】一方実際よりも大きい寸法の素子を用い、
素子容量と画素容量の比を実際と合わせ、素子の電圧−
電流特性を適正化してハードシミュレーションを行った
結果を破線42に示す。この結果と実際の素子のカーブ
41を比較すると素子寸法が小さい領域でVOPの変化の
割合が両者で大きく異なっている事がわかる。これはM
IM素子の電圧−電流特性に於いて素子を流れる電流が
素子寸法が小さいとき極端に小さくなる事と対応してい
る。On the other hand, using an element having a size larger than the actual one,
The ratio of the element capacitance to the pixel capacitance is matched with the actual
The result of performing a hard simulation with the current characteristics optimized is shown by a broken line 42. Comparing this result with the curve 41 of the actual element, it can be seen that the rate of change of VOP is significantly different between the two in a region where the element size is small. This is M
The voltage-current characteristics of the IM element correspond to an extremely small current flowing through the element when the element size is small.
【0011】この様に素子寸法が小さい領域では寸法の
僅かな変化が駆動電圧VOPの大きな変化につながるため
パネルにムラやシミが発生し易い。素子寸法とVOPのグ
ラフの傾きの大きさは、パネルのムラやシミに対するマ
ージンの狭さに対応させる事が出来るのでこのグラフの
傾きをなるべく小さくする事が好ましい。As described above, in a region where the element size is small, a slight change in the size leads to a large change in the driving voltage VOP, so that unevenness or spots are likely to occur on the panel. Since the magnitude of the inclination of the graph of the element size and the VOP can correspond to a narrow margin for unevenness and spots on the panel, it is preferable to make the inclination of this graph as small as possible.
【0012】MIM素子を流れる電流は、MIM素子上
面の平坦部と側面の傾斜部では値が異なっており、傾斜
部の電流値は同一面積の平坦部と比較すると約1桁近く
小さい値を示す。素子面積が小さくなると素子上面平坦
部の面積割合が減少し側面傾斜部の面積割合が増加する
ため素子を流れる電流値が小さくなると考えると先の電
流値の低下を説明する事が出来そうに見えるが、これだ
けでは先の電流値の減少の大きさを説明するには不十分
であり、実際には電流値はもっと大きな変化している。
これについては製造プロセスの何れかが素子特性の変化
(電流値の減少)に何らかの影響を及ぼしていると考え
た方が良さそうである。The value of the current flowing through the MIM element is different between the flat portion on the top surface of the MIM element and the slope portion on the side surface, and the current value of the slope portion is smaller by about one digit than that of the flat portion having the same area. . If the element area is reduced, the area ratio of the flat portion on the upper surface of the element is reduced and the area ratio of the side inclined portion is increased. However, this alone is not enough to explain the magnitude of the decrease in the current value, and the current value actually changes more greatly.
In this regard, it seems better to consider that any of the manufacturing processes has some effect on the change in element characteristics (reduction in current value).
【0013】[0013]
【発明が解決しようとする課題】従来使用していたMI
M液晶パネルは、図2、図3、図4、において説明した
ように次のような問題点を有していた。SUMMARY OF THE INVENTION The conventional MI
The M liquid crystal panel has the following problems as described in FIG. 2, FIG. 3, and FIG.
【0014】すなわちMIM素子を製造するプロセスに
おいて断線やショートが発生し易い構造を有しており、
またパネルにムラやシミが顕在化し易いという特性も有
していた。That is, it has a structure in which disconnection and short-circuit easily occur in the process of manufacturing the MIM element.
In addition, the panel also has a characteristic that unevenness and spots are easily made visible.
【0015】本発明の目的は、この様な点を鑑みMIM
パネルの以上のような欠点を解消する方法を提供するこ
とにある。An object of the present invention is to provide a MIM in view of the above points.
It is an object of the present invention to provide a method for solving the above drawbacks of the panel.
【0016】[0016]
【課題を解決するための手段】本発明の液晶パネルは、
基板上に下部電極と、該下部電極の上面部に形成される
陽極酸化膜と、上部電極とから構成される非線型素子を
有する液晶パネルであって、前記下部電極の側面部に熱
酸化膜が前記陽極酸化膜より膜厚が厚く形成され、前記
上部電極は前記陽極酸化膜及び前記熱酸化膜の上面部に
形成されることを特徴とする。The liquid crystal panel of the present invention comprises:
A liquid crystal panel having a non-linear element composed of a lower electrode on a substrate, an anodic oxide film formed on an upper surface of the lower electrode, and an upper electrode, wherein a thermal oxide film is formed on side surfaces of the lower electrode. Is formed to be thicker than the anodic oxide film, and the upper electrode is formed on upper surfaces of the anodic oxide film and the thermal oxide film.
【0017】また、本発明の液晶パネルの製造方法は、
基板上に下部電極と、該下部電極の上面部に形成される
陽極酸化膜と、前記陽極酸化膜の上面部に形成される上
部電極とから構成される非線型素子を有する液晶パネル
の製造方法であって、前記基板上に前記下部電極を形成
する工程と、前記下部電極上に熱酸化防止用薄膜を積層
してパターニングする工程と、前記下部電極上で熱酸化
防止用薄膜が積層されていない領域を熱酸化して熱酸化
膜を形成する工程と、前記熱酸化防止用薄膜を剥離する
工程と、前記下部電極の上面を陽極酸化して前記陽極酸
化膜を形成する工程と、前記熱酸化膜及び前記陽極酸化
膜上に前記上部電極を積層してパターニングする工程と
を有することを特徴とする。Further, the method for manufacturing a liquid crystal panel according to the present invention comprises:
A method for manufacturing a liquid crystal panel having a non-linear element comprising a lower electrode on a substrate, an anodic oxide film formed on the upper surface of the lower electrode, and an upper electrode formed on the upper surface of the anodic oxide film A step of forming the lower electrode on the substrate, a step of laminating and patterning a thermal oxidation preventing thin film on the lower electrode, and a step of laminating a thermal oxidation preventing thin film on the lower electrode. Forming a thermal oxide film by thermally oxidizing a non-existing region; removing the thermal oxidation preventing thin film; anodizing the upper surface of the lower electrode to form the anodic oxide film; Laminating and patterning the upper electrode on the oxide film and the anodic oxide film.
【0018】さらに、前記熱酸化防止用薄膜の材料とし
てMo、Ti、Wまたはこれら金属同志の合金、あるい
はこれら金属のシリサイド物、又は窒化物、Cr、Si
Ox、SiNxの中の何れかを用いる事を特徴とする。Further, Mo, Ti, W or an alloy of these metals, or a silicide or nitride of these metals, Cr, Si
It is characterized in that one of Ox and SiNx is used.
【0019】また、本発明の液晶パネルは、前記非線型
素子は、互いに逆方向に接続される2素子から構成され
てなるバックトゥバック構造を有する事を特徴とする。Further, the liquid crystal panel of the present invention is characterized in that the non-linear element has a back-to-back structure composed of two elements connected in opposite directions.
【0020】また、本発明の電子機器は、本発明に記載
の液晶パネルを有してなることを特徴とする。Further, an electronic device according to the present invention includes the liquid crystal panel according to the present invention.
【0021】[0021]
【0022】[0022]
【発明の実施の形態】以下、本発明の実施例を説明す
る。Embodiments of the present invention will be described below.
【0023】図1は、本発明の液晶パネルに用いられて
いるMIM素子の平面図及び断面形状を示す図である。FIG. 1 shows a plan view and a sectional view of an MIM element used in the liquid crystal panel of the present invention.
【0024】(実施例1)図1(A)は本発明を適用し
たMIM素子周辺部の平面図を示している。MIM素子
11はデータライン12と上金属層(上部電極)13の
直交している部分に形成されており、この直交構造によ
りガラス基板がプロセスの温度等により伸縮しても素子
面積が変わりにくい特徴を有している。14は画素IT
O電極でMIM素子の上金属層13と電気的に接続され
ている。図1(B)は図1(A)で示す一点鎖線15の
部分での断面構造を示したもので、ガラス基板19上に
下部電極としての下金属層Ta16が有り、その側面1
10及び周辺は熱酸化TaOx17が形成されている。
金属層Ta16の上面は陽極酸化TaOx膜18で覆わ
れている。これらの酸化膜17、18の上には上部電極
としての上金属層13(Cr、Ti等を用いている。)
や画素ITO電極14が形成される。この断面形状を見
るとわかるように酸化膜17、18の上が平坦で急激な
段差構造もなく、上金属層13のパターンが切れにく
く、パターン幅を小さくして素子の微細化を図る事が出
来る。また下金属層Taのエッジ部分111、112の
周辺はTaOx膜の膜厚が厚いため絶縁破壊等が生じに
くい構造となっている。更に本発明の実施例では素子寸
法が小さくなっても素子側面傾斜部は素子の電圧−電流
特性に寄与しないためパターン寸法やプロセス条件のば
らつきにより表示にムラやシミが発生する事が少なくな
った。(Embodiment 1) FIG. 1A is a plan view showing the periphery of an MIM element to which the present invention is applied. The MIM element 11 is formed at a portion where the data line 12 and the upper metal layer (upper electrode) 13 are orthogonal to each other. This orthogonal structure makes it difficult for the element area to change even if the glass substrate expands and contracts due to the process temperature and the like. have. 14 is pixel IT
The O electrode is electrically connected to the upper metal layer 13 of the MIM element. FIG. 1B shows a cross-sectional structure taken along a dashed line 15 shown in FIG. 1A. A lower metal layer Ta16 as a lower electrode is provided on a glass substrate 19, and the side surface 1
Thermal oxidation TaOx17 is formed in 10 and the periphery.
The upper surface of the metal layer Ta16 is covered with the anodized TaOx film 18. An upper metal layer 13 (Cr, Ti, or the like is used as an upper electrode) on these oxide films 17 and 18.
And a pixel ITO electrode 14 are formed. As can be seen from this cross-sectional shape, the oxide films 17 and 18 are flat and have no sharp step structure, the pattern of the upper metal layer 13 is hard to be cut, and the pattern width can be reduced to miniaturize the element. I can do it. In addition, the periphery of the edge portions 111 and 112 of the lower metal layer Ta has a structure in which dielectric breakdown and the like hardly occur because the thickness of the TaOx film is large. Further, in the embodiment of the present invention, even if the element size is reduced, the element side inclined portion does not contribute to the voltage-current characteristics of the element, so that unevenness and spots on the display due to variations in pattern size and process conditions are reduced. .
【0025】(実施例2)図5は、本発明のMIMパネ
ルに用いられている別の実施例のMIM素子の断面図を
示す。ガラス基板58上に下部電極としての下金属層T
a51が有り、その側面は熱酸化TaOx52が形成さ
れている。下金属層Ta51の上面は陽極酸化TaOx
膜53で覆われている。これらの酸化膜52、53の上
には上部電極となる上金属層54(Cr、Ti等を用い
ている。)や画素ITO電極55が形成される。この断
面形状において下金属層Ta51及び熱酸化膜52とガ
ラス基板58の境界は急激な段差構造がないため上金属
層54が切れにくく、断線欠陥が非常に少なくなった。
また下金属層Taのエッジ部分56、57の周辺はTa
Ox膜の膜厚が厚いため絶縁破壊等が生じにくい構造と
なっている。(Embodiment 2) FIG. 5 is a cross-sectional view of another embodiment of the MIM element used in the MIM panel of the present invention. Lower metal layer T as lower electrode on glass substrate 58
The thermal oxidation TaOx 52 is formed on the side surface. The upper surface of the lower metal layer Ta51 is anodized TaOx.
It is covered with a film 53. On these oxide films 52 and 53, an upper metal layer 54 (using Cr, Ti or the like) serving as an upper electrode and a pixel ITO electrode 55 are formed. In this cross-sectional shape, the boundary between the lower metal layer Ta51 and the thermal oxide film 52 and the glass substrate 58 does not have an abrupt step structure, so that the upper metal layer 54 was hardly cut and the number of disconnection defects was extremely reduced.
The periphery of the edge portions 56 and 57 of the lower metal layer Ta is Ta.
Since the thickness of the Ox film is large, the structure is such that dielectric breakdown and the like hardly occur.
【0026】図6は、図1に示した本発明のMIMパネ
ルに用いられているMIM素子の製造プロセスの一例を
示す図である。FIG. 6 is a diagram showing an example of a manufacturing process of the MIM element used in the MIM panel of the present invention shown in FIG.
【0027】ガラス基板66の上に下金属層Ta膜61
をスパッタにより、1000〜2000Åの膜厚に積層
する。次にその上に熱酸化防止用のMo膜62をスパッ
タにより、積層し、それをホトエッチングで所定の形状
にパターニングする。A lower metal layer Ta film 61 is formed on a glass substrate 66.
Are laminated to a thickness of 1000 to 2000 ° by sputtering. Next, a Mo film 62 for preventing thermal oxidation is laminated thereon by sputtering, and is patterned into a predetermined shape by photoetching.
【0028】その後酸素雰囲気中、400℃〜500℃
の温度でTaの熱酸化膜63を形成する。この時熱酸化
膜63は、1500〜3000Åの膜厚となっている。Thereafter, in an oxygen atmosphere, at 400 ° C. to 500 ° C.
At this temperature, a thermal oxide film 63 of Ta is formed. At this time, the thermal oxide film 63 has a thickness of 1500 to 3000 °.
【0029】次に、熱酸化防止用のMo膜62を剥離し
た後、下金属層Ta61の陽極酸化膜64を表面に形成
する。Next, after removing the Mo film 62 for preventing thermal oxidation, an anodic oxide film 64 of the lower metal layer Ta61 is formed on the surface.
【0030】そして素子のアニールを行った後、陽極酸
化膜64の上に、Cr、Mo、Ti、W等を用いて上金
属をスパッタし、パターニングして上金属層65を形成
することにより素子が形成される。After annealing the device, the upper metal is sputtered on the anodic oxide film 64 using Cr, Mo, Ti, W, etc., and is patterned to form an upper metal layer 65. Is formed.
【0031】(実施例3)図7は、本発明の別の実施例
におけるMIM素子の平面パターンを示す図である。M
IM素子71、72は互いに逆方向に接続された2つの
素子で、極性差を無くすためにこの様な構造を採ってい
る。素子71、72は上部電極である上金属層74、7
5(74はデータラインとなっている)と表面が陽極酸
化された下金属層73とが直交している部分に形成され
ている(この構造はバックトゥバック素子と呼ばれてい
る)。データライン74はMIM素子71、72の下部
電極である下金属層73、陽極酸化層、上金属層74、
75を形成するのと同時に積層された構造となってい
る。画素ITO電極76は、MIM素子の上金属層75
と電気的に接続されており、画素ITO電極76に書き
込まれた信号に従って画素液晶分子の動きが変化して表
示を行う。この素子構造によると画素の液晶層に直流分
が印加しにくく焼き付きや残像と称される不良が発生し
にくい。78は下金属層73を陽極酸化した後データラ
イン74の下金属層部分と切り離す為にTa層及びTa
Ox層をエッチングしたパターンである。(Embodiment 3) FIG. 7 is a diagram showing a plane pattern of an MIM element according to another embodiment of the present invention. M
The IM elements 71 and 72 are two elements connected in opposite directions, and have such a structure in order to eliminate a polarity difference. The elements 71 and 72 have upper metal layers 74 and 7 as upper electrodes.
5 (74 is a data line) and a lower metal layer 73 whose surface is anodized are formed at a portion orthogonal to each other (this structure is called a back-to-back device). The data line 74 includes a lower metal layer 73 serving as a lower electrode of the MIM elements 71 and 72, an anodized layer, an upper metal layer 74,
75 is formed at the same time as being laminated. The pixel ITO electrode 76 is formed on the upper metal layer 75 of the MIM element.
The pixel liquid crystal molecules are moved in accordance with a signal written to the pixel ITO electrode 76 and display is performed. According to this element structure, it is difficult to apply a DC component to the liquid crystal layer of the pixel, and it is difficult to cause a defect called image sticking or an afterimage. Reference numeral 78 denotes a Ta layer and a Ta layer for separating the lower metal layer 73 from the lower metal layer of the data line 74 after anodizing the lower metal layer 73.
This is a pattern obtained by etching the Ox layer.
【0032】図8は、図7に示した実施例の一点鎖線7
7の部分に於けるMIM素子の断面構造を示す図であ
る。ガラス基板87上に下金属層Ta73を形成し、そ
の側面88及び周辺は熱酸化TaOx82が形成されて
いる。下金属層Ta73の上面は陽極酸化TaOx膜8
5で覆われている。これらの酸化膜82、85の上には
上金属層71、72(Cr、Mo、Ti、W等を用いて
いる。)が形成される。この断面形状を見るとわかるよ
うに酸化膜82、85の上が平坦で急激な段差構造もな
いので上金属層のパターンが切れにくく、パターン幅を
小さくして素子の微細化を図る事が出来る。FIG. 8 is a dashed line 7 of the embodiment shown in FIG.
FIG. 7 is a diagram showing a cross-sectional structure of the MIM element at a portion 7. A lower metal layer Ta73 is formed on a glass substrate 87, and a thermal oxidation TaOx 82 is formed on a side surface 88 and a periphery thereof. The upper surface of the lower metal layer Ta73 is an anodic oxide TaOx film 8
5 covered. Upper metal layers 71, 72 (using Cr, Mo, Ti, W, etc.) are formed on these oxide films 82, 85. As can be seen from this cross-sectional shape, since the tops of the oxide films 82 and 85 are flat and there is no abrupt step structure, the pattern of the upper metal layer is hardly cut, and the pattern width can be reduced to miniaturize the element. .
【0033】また、絶縁膜である陽極酸化TaOx膜8
5を2回電流が流れることから、例えば図2に示される
従来の単一の素子における絶縁膜のおおよそ1/2の膜
厚とすることができる。An anodized TaOx film 8 serving as an insulating film
Since the current flows twice through the element 5, the thickness can be reduced to, for example, about half the thickness of the insulating film of the conventional single element shown in FIG.
【0034】したがって、最初に形成され絶縁膜の基材
となる下金属層73も薄く形成することが可能となる。Therefore, the lower metal layer 73 formed first and serving as the base material of the insulating film can be formed thin.
【0035】また、従来の素子構造では、データライン
と素子の下金属とを同一の金属で形成するため、データ
ラインの配線抵抗を考慮すると、下金属も比較的厚く形
成する必要があったが、本実施例の構造においては、下
金属としてデータラインとは別の、より抵抗の低い材料
を選択することが可能であるため、下金属を薄く形成す
ることが可能となり、陽極酸化TaOx85及び下金属
層73の膜厚を1000Å程度とすることができるもの
である。In the conventional device structure, the data line and the lower metal of the device are formed of the same metal. Therefore, considering the wiring resistance of the data line, the lower metal also needs to be formed relatively thick. In the structure of this embodiment, it is possible to select a lower resistance material different from the data line as the lower metal, so that the lower metal can be formed thinly, and the anodized TaOx 85 and the lower metal can be formed. The thickness of the metal layer 73 can be reduced to about 1000 °.
【0036】したがって、熱酸化TaOx82の部分の
膜圧も薄く形成されるため、素子部分全体を従来の素子
に比べ、より薄く、平坦にできるものである。Accordingly, the film thickness of the thermally oxidized TaOx 82 is also reduced, so that the entire device portion can be made thinner and flatter than the conventional device.
【0037】また下金属層Taのエッジ部分89、81
0の周辺は、TaOx膜の膜厚が比較的厚いため、絶縁
破壊等が生じにくい構造となっている。The edge portions 89 and 81 of the lower metal layer Ta
In the vicinity of 0, the thickness of the TaOx film is relatively thick, so that the structure is unlikely to cause dielectric breakdown or the like.
【0038】更に本実施例では、下金属層Ta73のパ
ターンを形成する時にドライエッチング工程を使用して
いないので、図4で示したように、ドライエッチングプ
ロセスにより微細素子の素子電流が極端に減少する事は
なく、パターン寸法やプロセス条件のばらつきにより表
示にムラやシミが発生する事が少なくなった。Further, in this embodiment, since the dry etching step is not used when forming the pattern of the lower metal layer Ta73, the element current of the fine element is extremely reduced by the dry etching process as shown in FIG. No irregularities or spots were generated on the display due to variations in pattern dimensions and process conditions.
【0039】78は下金属層73を陽極酸化した後デー
タライン74と切り離すためにTa層及びTaOx層を
エッチングしたパターンである。Reference numeral 78 denotes a pattern in which the Ta layer and the TaOx layer are etched to separate from the data line 74 after the lower metal layer 73 is anodized.
【0040】以上述べた本発明の一実施例であるMIM
液晶パネルは、MIM素子の特性が安定し、均一である
ため、例えばパソコンや携帯用電子機器に用いる表示装
置として好適であり、各種情報の表示を高精細、高品質
なものにする事が出来る。The MIM according to one embodiment of the present invention described above
A liquid crystal panel has stable and uniform characteristics of an MIM element, and thus is suitable as a display device used for, for example, a personal computer or a portable electronic device, and can display various information with high definition and high quality. .
【0041】また上部電極として金属層を例にして説明
してきたが、金属に限定されるものではなく、画素電極
となるITOを金属層の代りにしても良い。その場合
も、絶縁膜を平坦化したことによる効果が生じる。Although a metal layer has been described as an example of the upper electrode, the present invention is not limited to metal, and ITO serving as a pixel electrode may be substituted for the metal layer. Also in that case, the effect of flattening the insulating film is produced.
【0042】[0042]
【発明の効果】少なくとも片側の基板に非線型素子を形
成する液晶パネルに於いて、該基板上の非線型素子の下
部電極の上面部には陽極酸化膜が形成され、側面部には
上面部の陽極酸化膜より膜厚の厚い熱酸化膜が形成され
ている為、下部電極のエッジ部分で電界集中してショー
ト不良となったり、エッジ部分での段差で上部電極が切
れる事もないため歩留まりが向上するという効果を有す
る。According to the present invention, in a liquid crystal panel in which a non-linear element is formed on at least one substrate, an anodic oxide film is formed on the upper surface of the lower electrode of the non-linear element on the substrate, and the upper surface is formed on the side surface. Since the thermal oxide film thicker than the anodic oxide film is formed, the electric field is concentrated at the edge of the lower electrode and short-circuit failure does not occur, and the upper electrode is not cut off by the step at the edge, so the yield is high. Is improved.
【0043】また上部電極が切れ難い事と該非線型素子
の上部電極パターンは該下部電極パターンと直交する構
造を有する為、素子寸法を小さくする事が出来、大容量
且つ高精細のパネルを作る事が出来るという効果を有す
る。更に下部電極の側面の部分は、厚い陽極酸化膜で覆
われているため素子の導電特性に寄与する事がなく微細
素子での素子特性が安定しムラやシミと言った不良が少
なくなるという効果を有する。Also, since the upper electrode is difficult to cut and the upper electrode pattern of the non-linear element has a structure orthogonal to the lower electrode pattern, the element size can be reduced, and a large capacity and high definition panel can be manufactured. It has the effect that can be done. Furthermore, since the side portion of the lower electrode is covered with a thick anodic oxide film, it does not contribute to the conductive characteristics of the device, stabilizes the device characteristics in a fine device, and reduces defects such as unevenness and spots. Having.
【図1】本発明のMIMパネルに用いられているMIM
素子の平面図及び断面形状を示す図である。図1(A)
は本発明のMIM素子周辺部の平面図を示している。図
1(B)は図1(A)で示す一点鎖線15の部分での断
面構造を示した図である。FIG. 1 shows an MIM used in the MIM panel of the present invention.
It is the figure which shows the top view and cross section shape of an element. FIG. 1 (A)
Shows a plan view of the periphery of the MIM element of the present invention. FIG. 1B is a diagram showing a cross-sectional structure taken along a dashed line 15 shown in FIG.
【図2】従来のMIMパネルに用いられているMIM素
子の周辺部分の断面形状を示す図である。FIG. 2 is a diagram showing a cross-sectional shape of a peripheral portion of an MIM element used in a conventional MIM panel.
【図3】従来のMIMパネルにおいて断線不良が発生す
るメカニズムを示す図である。FIG. 3 is a view showing a mechanism in which a disconnection failure occurs in a conventional MIM panel.
【図4】従来のMIMパネルの駆動電圧と素子寸法(素
子と画素の容量比)の関係を示したグラフである。FIG. 4 is a graph showing a relationship between a driving voltage and a device size (capacitance ratio between a device and a pixel) of a conventional MIM panel.
【図5】本発明のMIMパネルに用いられている別の実
施例のMIM素子の断面を示した図である。FIG. 5 is a diagram showing a cross section of an MIM element of another embodiment used for the MIM panel of the present invention.
【図6】図1に示した本発明のMIMパネルに用いられ
ているMIM素子の製造プロセスの一例を示す図であ
る。FIG. 6 is a diagram showing an example of a manufacturing process of the MIM element used in the MIM panel of the present invention shown in FIG.
【図7】本発明の別の実施例におけるMIM素子の平面
パターンを示す図である。FIG. 7 is a diagram showing a plane pattern of an MIM element according to another embodiment of the present invention.
【図8】図7に示した実施例の一点鎖線77の部分に於
けるMIM素子の断面構造を示す図である。8 is a diagram showing a cross-sectional structure of the MIM element at a portion indicated by a dashed line 77 in the embodiment shown in FIG. 7;
11・・・MIM素子 12・・・データライン 13・・・下金属層 16・・・下金属層 17・・・熱酸化TaOx 18・・・陽極酸化TaOx DESCRIPTION OF SYMBOLS 11 ... MIM element 12 ... Data line 13 ... Lower metal layer 16 ... Lower metal layer 17 ... Thermal oxidation TaOx 18 ... Anodized TaOx
Claims (3)
部に形成される陽極酸化膜と、上部電極とから構成され
る非線型素子を有する液晶パネルであって、前記下部電
極の側面部に熱酸化膜が前記陽極酸化膜より膜厚が厚く
形成され、前記上部電極は前記陽極酸化膜及び前記熱酸
化膜の上面部に形成されることを特徴とする液晶パネ
ル。1. A liquid crystal panel having a non-linear element comprising a lower electrode on a substrate, an anodic oxide film formed on an upper surface of the lower electrode, and an upper electrode, wherein a side surface of the lower electrode is provided. A liquid crystal panel, wherein a thermal oxide film is formed thicker than the anodic oxide film in a portion, and the upper electrode is formed on an upper surface of the anodic oxide film and the thermal oxide film.
部に形成される陽極酸化膜と、前記陽極酸化膜の上面部
に形成される上部電極とから構成される非線型素子を有
する液晶パネルの製造方法であって、 前記基板上に前記下部電極を形成する工程と、 前記下部電極上に熱酸化防止用薄膜を積層してパターニ
ングする工程と、 前記下部電極上で熱酸化防止用薄膜が積層されていない
領域を熱酸化して熱酸化膜を形成する工程と、 前記熱酸化防止用薄膜を剥離する工程と、 前記下部電極の上面を陽極酸化して前記陽極酸化膜を形
成する工程と、 前記熱酸化膜及び前記陽極酸化膜上に前記上部電極を積
層してパターニングする工程とを有することを特徴とす
る液晶パネルの製造方法。2. A non-linear element comprising a lower electrode on a substrate, an anodic oxide film formed on an upper surface of the lower electrode, and an upper electrode formed on an upper surface of the anodic oxide film. A method for manufacturing a liquid crystal panel, comprising: forming the lower electrode on the substrate; laminating and patterning a thermal oxidation preventing thin film on the lower electrode; Forming a thermal oxide film by thermally oxidizing a region where the thin film is not laminated; removing the thermal oxidation preventing thin film; anodizing the upper surface of the lower electrode to form the anodic oxide film A method for manufacturing a liquid crystal panel, comprising: a step of: laminating and patterning the upper electrode on the thermal oxide film and the anodic oxide film.
ることを特徴とする電子機器。3. An electronic apparatus comprising the liquid crystal panel according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30221096A JP3327146B2 (en) | 1996-11-13 | 1996-11-13 | Liquid crystal panel, method of manufacturing the same, and electronic equipment using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30221096A JP3327146B2 (en) | 1996-11-13 | 1996-11-13 | Liquid crystal panel, method of manufacturing the same, and electronic equipment using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10142637A JPH10142637A (en) | 1998-05-29 |
JP3327146B2 true JP3327146B2 (en) | 2002-09-24 |
Family
ID=17906287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30221096A Expired - Lifetime JP3327146B2 (en) | 1996-11-13 | 1996-11-13 | Liquid crystal panel, method of manufacturing the same, and electronic equipment using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3327146B2 (en) |
-
1996
- 1996-11-13 JP JP30221096A patent/JP3327146B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH10142637A (en) | 1998-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006338008A (en) | An array substrate having an improved aperture ratio, a manufacturing method thereof, and a display device including the same. | |
JPH06281956A (en) | Active matrix wiring board | |
KR20000022736A (en) | Thin-film transistor and liquid crystal display device | |
JP3327146B2 (en) | Liquid crystal panel, method of manufacturing the same, and electronic equipment using the same | |
JP3076483B2 (en) | Method for manufacturing metal wiring board and method for manufacturing thin film diode array | |
JP2000250065A (en) | Liquid crystal image display device and production of semiconductor device for image display device | |
JP2870016B2 (en) | Liquid crystal device | |
JPH07258826A (en) | Method of manufacturing thin film semiconductor device | |
JP3306986B2 (en) | Liquid crystal device manufacturing method | |
JP2895698B2 (en) | Active matrix substrate | |
JPH11305267A (en) | Active matrix substrate, method of manufacturing the same, liquid crystal panel and electronic equipment using the same | |
JP3006990B2 (en) | Active matrix substrate and manufacturing method thereof | |
JP3089174B2 (en) | Method of forming insulating film and electronic device having insulating film | |
JP3603320B2 (en) | Liquid crystal display device and method of manufacturing the same | |
JP3666771B2 (en) | Switching element | |
JP3559354B2 (en) | Liquid crystal display device and method of manufacturing the same | |
JP3341346B2 (en) | Manufacturing method of nonlinear element | |
JP2001264812A (en) | Method of manufacturing liquid crystal display device | |
JPH06301064A (en) | MIM type non-linear element and manufacturing method thereof | |
JPH1065234A (en) | Two terminal nonlinear element, fabrication thereof and liquid crystal display | |
JPH05323340A (en) | Selective etching method for anodically oxidized film and production of liquid crystal display device by using this method | |
JPH0850303A (en) | Array substrate for liquid crystal display device | |
JPH0854648A (en) | Liquid crystal display device | |
JPH05297415A (en) | Liquid crystal display device and its production | |
JP2007017826A (en) | Electrooptical device and electronic appliance |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020611 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080712 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090712 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100712 Year of fee payment: 8 |