JP3325714B2 - Semiconductor device and method of manufacturing semiconductor device - Google Patents
Semiconductor device and method of manufacturing semiconductor deviceInfo
- Publication number
- JP3325714B2 JP3325714B2 JP19745694A JP19745694A JP3325714B2 JP 3325714 B2 JP3325714 B2 JP 3325714B2 JP 19745694 A JP19745694 A JP 19745694A JP 19745694 A JP19745694 A JP 19745694A JP 3325714 B2 JP3325714 B2 JP 3325714B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- aluminum
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明はアルミニウム(純アルミ
ニウムに限らず、アルミニウムに僅かのSiやCuなど
を含み半導体装置の配線として用いられているアルミニ
ウム合金も含めてアルミニウム(Al)と称す)の多層
配線をもつ半導体装置の製造方法に関し、特に配線層間
にビアホール(スルーホール)を介して接続をなすため
の配線層の形成方法に特徴をもつ半導体装置の製造方法
に関するものである。The present invention relates to aluminum (not limited to pure aluminum but also aluminum (Al) including aluminum alloys containing a small amount of Si or Cu and used as wiring for semiconductor devices). The present invention relates to a method of manufacturing a semiconductor device having a multilayer wiring, and more particularly to a method of manufacturing a semiconductor device characterized by a method of forming a wiring layer for making a connection between wiring layers via via holes (through holes).
【0002】[0002]
【従来の技術】半導体装置が高集積化されるに伴って、
配線も微細化され、また多層化される傾向にある。特
に、ハーフミクロンプロセスと称されるような、配線幅
も微細で、ビアホール径も微細になってくると、コンタ
クトホールだけでなく、配線層間に形成されるビアホー
ルも導電材で完全に埋め込む必要が生じてくる。Al配
線においては、ビアホールをAlのスパッタリング層に
より埋め込むことが提案されている。2. Description of the Related Art As semiconductor devices become more highly integrated,
Wiring also tends to be miniaturized and multilayered. In particular, as the wiring width becomes smaller and the via hole diameter becomes smaller as called the half-micron process, not only the contact holes but also the via holes formed between the wiring layers need to be completely filled with conductive material. Come up. In Al wiring, it has been proposed to fill a via hole with an Al sputtering layer.
【0003】下層のAl配線と上層のAl配線をビアホ
ールを介して接続する際、Alによるビアホールの埋込
みを改善するために、上層Al膜を形成する際、基板を
高温、例えば500℃程度に加熱してスパッタリング法
により行なうAl高温スパッタリング法がよいとされて
いる。When the lower Al wiring and the upper Al wiring are connected via via holes, the substrate is heated to a high temperature, for example, about 500 ° C. when forming the upper Al film in order to improve the filling of the via holes with Al. Al high-temperature sputtering performed by a sputtering method is considered to be good.
【0004】さらに埋込みを改善するために、上層Al
膜のスパッタリング工程において、下層Al膜上や層間
絶縁膜表面での濡れ性を改善するために、上層Al膜の
形成に先立ってウエッティング層としてチタン(Ti)
膜を形成しておくことが提案されている(1992 Symposi
um on VLSI Technology of Technical Papers, 74-75(1
992 IEEE)参照)。その報告では、ホール径が0.15μ
mでアスペクト比が4.5のビアホールに対し、Al高
温スパッタリング法によりビアホールを完全に埋め込む
ことができたとされている。In order to further improve the embedding, the upper Al
In the film sputtering step, in order to improve the wettability on the lower Al film and the surface of the interlayer insulating film, titanium (Ti) is used as a wetting layer prior to the formation of the upper Al film.
It has been proposed to form a film (1992 Symposi
um on VLSI Technology of Technical Papers, 74-75 (1
992 IEEE)). According to the report, the hole diameter was 0.15μ.
It is alleged that via holes having an aspect ratio of 4.5 and an aspect ratio of 4.5 could be completely filled by Al high-temperature sputtering.
【0005】コンタクトホールをAlで埋め込む方法に
おいては、Al膜の形成を初めに400℃以上の高温で
行ない、続いて350℃以下の低温で行なう2段階法が
提案されれている(特開平4−61118号公報参
照)。As a method of filling the contact holes with Al, there has been proposed a two-stage method in which an Al film is formed at a high temperature of 400 ° C. or more first, and then at a low temperature of 350 ° C. or less (Japanese Patent Laid-Open No. Hei 4 (1994)). -61118).
【0006】[0006]
【発明が解決しようとする課題】ビアホールをAlで埋
め込む高温Alスパッタリング法は、基板を500℃程
度に加熱した状態で1段階で必要な膜厚のAl膜を堆積
している。コンタクトホールを埋め込む2段階法でも成
膜初期から基板を高温にしている。しかし、Al膜の成
膜初期から基板を高温にすると、ウエッティング層のチ
タン(Ti)とAlとの界面の反応が不均一に起こり、
上層Al結晶粒界の成長に片寄りが生じて上層Al膜の
表面の平坦性が悪くなる問題がある。In the high-temperature Al sputtering method in which via holes are filled with Al, a required thickness of an Al film is deposited in one step while the substrate is heated to about 500 ° C. Even in the two-stage method of filling the contact holes, the substrate is kept at a high temperature from the beginning of the film formation. However, when the temperature of the substrate is increased from the initial stage of the formation of the Al film, the reaction at the interface between titanium (Ti) and Al in the wetting layer occurs unevenly,
There is a problem in that the growth of the upper Al crystal grain boundary is deviated and the surface flatness of the upper Al film is deteriorated.
【0007】上層Al膜の形成に先立ってウエッティン
グ層として形成するTi膜は基板を加熱しないで形成さ
れている。Ti膜を低温で形成した場合、Tiの柱状構
造が現われ、そのTi膜上に高温Alスパッタリング法
で形成した上層Al膜が柱状構造に沿って拡散し、欠陥
が発生し、これがエレクトロマイグレーション耐性を低
下させる原因となる。The Ti film to be formed as a wetting layer prior to the formation of the upper Al film is formed without heating the substrate. When the Ti film is formed at a low temperature, a columnar structure of Ti appears, and the upper Al film formed by the high-temperature Al sputtering method is diffused along the columnar structure on the Ti film, and defects are generated. May cause a decrease.
【0008】本発明の第1の目的は上層Alをビアホー
ルに埋め込むとともに、ビアホール内でのAlの拡散を
抑えてエレクトロマイグレーション耐性を向上させるこ
とである。本発明の第2の目的は上層Al膜の表面の平
坦性をよくすることである。A first object of the present invention is to bury an upper layer Al in a via hole and to suppress diffusion of Al in the via hole to improve electromigration resistance. A second object of the present invention is to improve the flatness of the surface of the upper Al film.
【0009】[0009]
【課題を解決するための手段】請求項1の発明は、以下
の工程により2層Al配線を形成する方法を含んでい
る。(A)下層Al配線を被う層間絶縁膜を形成し、そ
の層間絶縁膜にビアホールを形成する工程、(B)基板
温度を400℃以上、好ましくは500℃以上にして層
間絶縁膜上からTi膜をスパッタリング法により堆積す
る工程、(C)その上から基板を加熱しない状態でAl
膜をスパッタリング法により堆積し、さらにその上から
今度は基板温度を400℃からAlの融点までの範囲の
温度、好ましくは500℃以上にして上層配線用の上層
Al膜を形成する工程、(D)上層Al膜を配線用にパ
ターン化する工程。The invention of claim 1 includes a method of forming a two-layer Al wiring by the following steps. (A) a step of forming an interlayer insulating film covering the lower Al wiring and forming a via hole in the interlayer insulating film; and (B) setting the substrate temperature to 400 ° C. or higher, preferably 500 ° C. or higher, and forming Ti from above the interlayer insulating film. A step of depositing a film by a sputtering method, and (C) a step of heating the substrate from above without heating the substrate.
Depositing a film by a sputtering method, and forming an upper Al film for the upper wiring by further increasing the substrate temperature from above 400 ° C. to the melting point of Al, preferably 500 ° C. or higher, (D) A) a step of patterning the upper Al film for wiring.
【0010】請求項2の発明では、請求項1の工程
(B)でTi膜を堆積した後、工程(C)でAl膜を堆
積する前に、そのTi膜を窒素雰囲気中で加熱処理して
そのTi膜表面を窒化する工程をさらに備えている。請
求項3の発明では、請求項1の工程(B)でTi膜を堆
積した後、工程(C)でAl膜を堆積する前に、そのT
i膜上に窒化チタン膜(以下TiN膜と記す)、さらに
その上にTi膜を形成してTi膜−TiN膜−Ti膜の
3層膜とする工程をさらに備えている。請求項4の発明
は請求項3の製造方法により製造される半導体装置であ
り、ビアホール内で下層Al配線と上層Al配線の間に
最下層がTi膜、その上がTiN膜、さらにその上がT
i膜の3層膜が形成されている。In the invention of claim 2, after the Ti film is deposited in the step (B) of the claim 1 , an Al film is deposited in the step (C).
Before stacking , the method further includes a step of heat-treating the Ti film in a nitrogen atmosphere to nitride the surface of the Ti film. In the invention of claim 3 , the Ti film is deposited in the step (B) of claim 1.
After stacking, before depositing the Al film in step (C), the T
The method further includes a step of forming a titanium nitride film (hereinafter, referred to as a TiN film) on the i film and further forming a Ti film thereon to form a three-layer film of a Ti film-TiN film-Ti film. According to a fourth aspect of the present invention, there is provided a semiconductor device manufactured by the manufacturing method of the third aspect, wherein the lowermost layer is a Ti film between the lower Al wiring and the upper Al wiring in the via hole, the TiN film is formed thereon, and the TiN film is formed thereon. T
A three-layer film of an i film is formed.
【0011】[0011]
【作用】請求項1の発明によれば、ウエッティング層の
Ti膜を基板を高温にした状態で形成するので、Ti膜
の柱状構造がなくなってそのTi膜が上層Al膜のAl
拡散のバリア層として働き、エレクトロマイグレーショ
ン耐性を向上させる。また、上層Al膜のスパッタリン
グによる堆積を、初期の成膜を低温で行ない、その後、
基板を高温に加熱して必要な膜厚になるまでAl膜を堆
積することにより、成膜初期におけるTiとAlの反応
の不均一性を抑えて上層Al膜表面の平坦性を向上させ
る。According to the first aspect of the present invention, since the Ti film of the wetting layer is formed with the substrate kept at a high temperature, the columnar structure of the Ti film is eliminated, and the Ti film becomes the Al film of the upper Al film.
It acts as a diffusion barrier layer and improves electromigration resistance. Further, the deposition of the upper Al film by sputtering is performed at an initial film formation at a low temperature, and thereafter,
By heating the substrate to a high temperature and depositing an Al film until a required film thickness is reached, the non-uniformity of the reaction between Ti and Al in the initial stage of film formation is suppressed, and the surface flatness of the upper Al film is improved.
【0012】請求項2の発明では、ウエッティング層の
Ti膜をスパッタリング法により堆積した後、その表面
を窒化処理することにより、その表面が窒化されたTi
膜が上層Al膜のバリア層として一層有効に働き、エレ
クトロマイグレーション耐性をさらに向上させる。この
とき、Ti膜は請求項1と同様に高温で堆積する。According to the second aspect of the present invention, after the Ti film of the wetting layer is deposited by the sputtering method, the surface is nitrided to thereby obtain the nitrided Ti film.
The film works more effectively as a barrier layer of the upper Al film, and further improves the electromigration resistance. At this time, Ti film is deposited at a high temperature in the same manner as 請 Motomeko 1.
【0013】請求項3により製造される請求項4の発明
では、下層Al膜と上層Al膜の間にTi膜−TiN膜
−Ti膜からなる3層構造の膜が形成されている。最も
下層のTi膜は下層Al配線上の自然酸化膜Al2O3を
還元して接触抵抗を下げる役割を果たす。2層目のTi
N膜は上層Al膜のAl拡散のバリア層として働き、エ
レクトロマイグレーション耐性を向上させる。最上層の
Ti膜は上層Al膜との密着性を向上させ、上層Al膜
によるビアホールの埋込み性を向上させる。In the invention of claim 4 manufactured according to claim 3, a film having a three-layer structure of a Ti film-TiN film-Ti film is formed between the lower Al film and the upper Al film. The lowermost Ti film serves to reduce the contact resistance by reducing the natural oxide film Al 2 O 3 on the lower Al wiring. Second layer Ti
The N film functions as an Al diffusion barrier layer of the upper Al film and improves electromigration resistance. The uppermost Ti film improves the adhesion to the upper Al film, and improves the via hole filling property by the upper Al film.
【0014】[0014]
【実施例】図1は請求項1に対応した実施例を表わす。 (A)MOSトランジスタやバイポーラトランジスタな
どの半導体装置が形成されたシリコン基板上に下層Al
配線2が形成されたものを下地とする。その配線2上に
層間絶縁膜4としてPSG膜やBPSG膜を形成する。
そして、写真製版とエッチングによりその層間絶縁膜4
にビアホール6を形成する。FIG. 1 shows an embodiment according to the present invention. (A) A lower Al layer is formed on a silicon substrate on which a semiconductor device such as a MOS transistor or a bipolar transistor is formed.
The substrate on which the wiring 2 is formed is used as a base. A PSG film or a BPSG film is formed as an interlayer insulating film 4 on the wiring 2.
Then, the interlayer insulating film 4 is formed by photolithography and etching.
Then, a via hole 6 is formed.
【0015】(B)層間絶縁膜4上から全面にTi膜8
を基板温度を400℃以上、好ましくは500℃以上に
加熱しながら500〜3000Åの厚さにスパッタリン
グ法により堆積する。基板温度は基板の下面から加熱し
たアルゴンガスを吹きつけることにより、又はヒータ加
熱により調節する。基板温度の上限はTi成膜からでは
なく、加熱装置により決まる。約600℃までの加熱は
可能である。(B) A Ti film 8 is formed on the entire surface of the interlayer insulating film 4.
Is deposited to a thickness of 500 to 3000 ° by a sputtering method while heating the substrate temperature to 400 ° C. or higher, preferably 500 ° C. or higher. The substrate temperature is adjusted by blowing heated argon gas from the lower surface of the substrate or by heating with a heater. The upper limit of the substrate temperature is determined not by the Ti film formation but by the heating device. Heating to about 600 ° C. is possible.
【0016】(C)Ti膜8上から上層Al配線用にA
l膜10をスパッタリング法により堆積する。Al膜1
0は2段階のスパッタリング法により堆積する。1段階
目は基板を加熱しない状態で500〜3000Åの厚さ
に堆積する。その後基板を400〜600℃、好ましく
は500〜600℃に加熱し、基板温度が安定するまで
1〜2分間おいた後、成膜速度が100〜160Å/秒
となる条件で1000〜5000ÅのAl膜を堆積す
る。2段階目のAl膜は1段階目のものと同等の厚さ又
はそれ以上の厚さとし、ビアホールを完全に埋め込む厚
さに調整する。基板温度はAlの融点(約660℃)以
下とする。加熱装置により決まる基板温度の上限は一般
にはAlの融点以下である。その後、Al膜10を写真
製版とエッチングによりパターン化して上層Al配線と
する。(C) From the top of the Ti film 8, A
1 is deposited by a sputtering method. Al film 1
0 is deposited by a two-stage sputtering method. In the first step, the substrate is deposited to a thickness of 500 to 3000 ° without heating the substrate. Thereafter, the substrate is heated to 400 to 600 ° C., preferably 500 to 600 ° C., and is kept for 1 to 2 minutes until the substrate temperature is stabilized. Deposit the film. The second-stage Al film has a thickness equal to or greater than that of the first-stage Al film, and is adjusted to a thickness that completely fills the via hole. The substrate temperature is lower than the melting point of Al (about 660 ° C.). The upper limit of the substrate temperature determined by the heating device is generally equal to or lower than the melting point of Al. Thereafter, the Al film 10 is patterned by photolithography and etching to form an upper Al wiring.
【0017】図2は請求項2に対応した実施例を表わ
す。 (A)図1と同様に下層Al配線2上に層間絶縁膜4を
形成し、ビアホール6を形成する。 (B)層間絶縁膜4上からTi膜8をスパッタリング法
により形成する。Ti膜8は基板温度を、図1と同様に
400〜600℃、好ましくは500〜600℃に加熱
しながら形成する。FIG. 2 shows an embodiment according to the second aspect of the present invention. (A) As in FIG. 1, an interlayer insulating film 4 is formed on a lower Al wiring 2 and a via hole 6 is formed. (B) A Ti film 8 is formed on the interlayer insulating film 4 by a sputtering method. The Ti film 8 is formed while heating the substrate temperature to 400 to 600 ° C., preferably 500 to 600 ° C. as in FIG.
【0018】(C)基板を窒素雰囲気中でRTA(Rapi
d Thermal Annealing)処理により加熱して、又はヒー
タ加熱により加熱することにより、Ti膜8の表面にT
iN層20を形成する。 (D)TiN層20上から図1と同様に2段階スパッタ
リング法によるAl膜10を形成する。その後、Al膜
10を写真製版とエッチングによりパターン化して上層
Al配線とする。(C) RTA (Rapi) in a nitrogen atmosphere
d Thermal Annealing) treatment, or by heating with a heater, T
An iN layer 20 is formed. (D) An Al film 10 is formed on the TiN layer 20 by a two-step sputtering method as in FIG. Thereafter, the Al film 10 is patterned by photolithography and etching to form an upper Al wiring.
【0019】図3は請求項3に対応した実施例を表わ
す。 (A)図1と同様に下層配線2上に層間絶縁膜4を形成
し、ビアホール6を形成する。 (B)層間絶縁膜4上からTi膜30を300〜100
0Åの厚さにスパッタリング法により形成する。FIG. 3 shows an embodiment according to the third aspect. (A) As in FIG. 1, an interlayer insulating film 4 is formed on a lower wiring 2 and a via hole 6 is formed. (B) The Ti film 30 is formed on the interlayer insulating film 4 by 300 to 100
It is formed to a thickness of 0 ° by a sputtering method.
【0020】(C)Ti膜30上に反応性スパッタリン
グ法によりTiN膜32を500〜1500Åの厚さに
形成する。 (D)TiN膜32上にTi膜34を500〜1500
Åの厚さにスパッタリング法により形成する。(C) On the Ti film 30, a TiN film 32 is formed to a thickness of 500 to 1500 ° by a reactive sputtering method. (D) A Ti film 34 is formed on the TiN film 32 by 500 to 1500.
It is formed to a thickness of Å by a sputtering method.
【0021】(E)Ti膜34上に図1と同様に、2段
階スパッタリング法により上層配線用のAl膜10を形
成する。その後、Al膜10を写真製版とエッチングに
よりパターン化して上層Al配線とする。(E) An Al film 10 for upper wiring is formed on the Ti film 34 by a two-step sputtering method as in FIG. Thereafter, the Al film 10 is patterned by photolithography and etching to form an upper Al wiring.
【0022】図3の実施例において、Ti膜30、Ti
N膜32及びTi膜34を形成するスパッタリング工程
は、基板を、好ましくは400℃以上、さらに好ましく
は500℃以上に加熱して行なう。また、TiN膜32
は、反応性スパッタリング法に代えてTi膜表面を窒素
雰囲気中での加熱処理により窒化したものとしてもよ
い。In the embodiment shown in FIG.
The sputtering process for forming the N film 32 and the Ti film 34 is performed by heating the substrate to preferably 400 ° C. or higher, more preferably 500 ° C. or higher. Also, the TiN film 32
May be obtained by nitriding the surface of the Ti film by heat treatment in a nitrogen atmosphere instead of the reactive sputtering method.
【0023】実施例は2層のAl配線を形成する工程を
示しているが、さらに多層配線とする場合は、図1〜図
3の実施例の上層Al膜10による配線を下層配線とみ
て、その上に図1〜図3の工程を繰り返すことによりさ
らに多層配線を形成することができる。Although the embodiment shows the step of forming a two-layered Al wiring, in the case of further forming a multi-layered wiring, the wiring formed by the upper Al film 10 in the embodiment shown in FIGS. By repeating the steps of FIGS. 1 to 3 thereon, a multilayer wiring can be further formed.
【0024】[0024]
【発明の効果】請求項1の本発明では、ウエッティング
層のTi膜を基板を高温にした状態で形成するので、T
i膜の柱状構造がなくなってそのTi膜が上層Al膜の
Al拡散のバリア層として働き、エレクトロマイグレー
ション耐性を向上させる。また、上層Al膜のスパッタ
リングによる堆積を、初期の成膜を低温で行ない、その
後、基板を高温に加熱して必要な膜厚になるまでAl膜
を堆積することにより、成膜初期におけるTiとAlの
反応の不均一性を抑えて上層Al膜表面の平坦性を向上
させる。請求項2の本発明では、ウエッティング層のT
i膜をスパッタリング法により堆積した後、その表面を
窒化処理することにより、その表面が窒化されたTi膜
が上層Al膜のバリア層として一層有効に働き、エレク
トロマイグレーション耐性をさらに向上させる。According to the first aspect of the present invention, the Ti film of the wetting layer is formed with the substrate kept at a high temperature.
The columnar structure of the i film is eliminated, and the Ti film functions as a barrier layer for Al diffusion of the upper Al film, thereby improving electromigration resistance. In addition, the upper Al film is deposited by sputtering at an initial film formation temperature at a low temperature, and thereafter, the substrate is heated to a high temperature to deposit an Al film until a required film thickness is obtained. The unevenness of the Al reaction is suppressed to improve the flatness of the surface of the upper Al film. According to the second aspect of the present invention, the T
After the i-film is deposited by the sputtering method, the surface is nitrided, whereby the Ti film whose surface is nitrided functions more effectively as a barrier layer of the upper Al film, and the electromigration resistance is further improved.
【0025】請求項3及び請求項4の本発明では、下層
Al膜と上層Al膜の間にTi膜−TiN膜−Ti膜か
らなる3層構造の膜が形成されているので、最も下層の
Ti膜により下層Al配線上の自然酸化膜Al2O3を還
元して接触抵抗を下げ、2層目のTiN膜により上層A
l膜のAl拡散を防いでエレクトロマイグレーション耐
性を向上させ、最上層のTi膜により上層Al膜との密
着性を向上させて上層Al膜によるビアホールの埋込み
性を向上させる。According to the third and fourth aspects of the present invention, since the three-layer film composed of the Ti film, the TiN film and the Ti film is formed between the lower Al film and the upper Al film, the lowermost layer is formed. The natural oxide film Al 2 O 3 on the lower Al wiring is reduced by the Ti film to reduce the contact resistance, and the upper layer A is formed by the second TiN film.
1 prevents the Al film from diffusing, thereby improving the electromigration resistance, improving the adhesion with the upper Al film by the uppermost Ti film, and improving the via hole filling property by the upper Al film.
【図1】請求項1に対応した実施例を示す工程断面図で
ある。FIG. 1 is a process sectional view showing an embodiment corresponding to claim 1;
【図2】請求項2に対応した実施例を示す工程断面図で
ある。FIG. 2 is a process sectional view showing an embodiment corresponding to claim 2;
【図3】請求項3に対応した実施例を示す工程断面図で
ある。FIG. 3 is a process sectional view showing an embodiment corresponding to claim 3;
2 下層Al配線 4 層間絶縁膜 6 ビアホール 8,30,34 Ti膜 10 上層Al膜 20 TiN層 32 TiN膜 Reference Signs List 2 lower Al wiring 4 interlayer insulating film 6 via hole 8, 30, 34 Ti film 10 upper Al film 20 TiN layer 32 TiN film
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768 ──────────────────────────────────────────────────続 き Continued on the front page (58) Fields surveyed (Int. Cl. 7 , DB name) H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768
Claims (4)
ニウム配線を含む多層配線の形成方法を含むことを特徴
とする半導体装置の製造方法。 (A)下層アルミニウム配線を被う層間絶縁膜を形成
し、その層間絶縁膜にビアホールを形成する工程、 (B)基板温度を400℃以上にして前記層間絶縁膜上
にチタン膜をスパッタリング法により堆積する工程、 (C)その上に基板を加熱しない状態でアルミニウム膜
をスパッタリング法により堆積し、さらにその上に基板
温度を400℃からアルミニウムの融点までの範囲の温
度にしてアルミニウム膜をスパッタリング法により堆積
して上層配線用の上層アルミニウム膜を堆積する工程、 (D)前記上層アルミニウム膜を配線用にパターン化す
る工程。1. A method for manufacturing a semiconductor device, comprising a method for forming a multilayer wiring including a two-layer aluminum wiring formed by the following steps. (A) a step of forming an interlayer insulating film covering the lower aluminum wiring and forming a via hole in the interlayer insulating film; and (B) a step of setting the substrate temperature to 400 ° C. or higher and forming the via hole on the interlayer insulating film.
Depositing a titanium film by sputtering process, (C) a temperature in the range of depositing by sputtering an aluminum film in a state where the substrate is not heated thereon, the further 400 ° C. The substrate temperature thereon to the melting point of aluminum And deposit aluminum film by sputtering method
And depositing an upper aluminum film for the upper wiring, a step of patterning the wiring of (D) the upper aluminum film.
後、前記工程(C)でアルミニウム膜を堆積する前に、
前記チタン膜を窒素雰囲気中で加熱処理してそのチタン
膜表面を窒化する工程をさらに備えている請求項1に記
載の半導体装置の製造方法。2. After depositing a titanium film in the step (B) and before depositing an aluminum film in the step (C),
2. The method of manufacturing a semiconductor device according to claim 1, further comprising a step of heat-treating the titanium film in a nitrogen atmosphere to nitride a surface of the titanium film.
後、前記工程(C)でアルミニウム膜を堆積する前に、
前記チタン膜上に窒化チタン膜、さらにその上にチタン
膜を形成する工程をさらに備えている請求項1に記載の
半導体装置の製造方法。3. After depositing a titanium film in the step (B) and before depositing an aluminum film in the step (C),
2. The method for manufacturing a semiconductor device according to claim 1, further comprising a step of forming a titanium nitride film on said titanium film and further forming a titanium film thereon.
ム配線とが層間絶縁膜により絶縁されているとともに、
下層アルミニウム配線と上層アルミニウム配線との所定
の部分が前記層間絶縁膜のビアホールを介して接続され
ている2層配線を少なくとも含む多層配線を備えた半導
体装置において、 前記ビアホール内の底面及び側壁で下層アルミニウム配
線と上層アルミニウム配線の間には最下層がチタン膜、
その上が窒化チタン膜、さらにその上がチタン膜の3層
膜が形成されており、この3層膜は最下層のチタン膜が
基板温度を400℃以上にしてスパッタリング法により
堆積されたものであることを特徴とする半導体装置。4. The lower aluminum wiring and the upper aluminum wiring are insulated by an interlayer insulating film,
In a semiconductor device having a multilayer wiring including at least a two-layer wiring in which predetermined portions of a lower aluminum wiring and an upper aluminum wiring are connected via a via hole in the interlayer insulating film, a lower layer and a lower layer in the via hole The lowermost layer is a titanium film between the aluminum wiring and the upper aluminum wiring,
A titanium nitride film is formed thereon, and a titanium film is further formed thereon. A three-layer film is formed by depositing the lowermost titanium film by sputtering at a substrate temperature of 400 ° C. or higher. A semiconductor device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19745694A JP3325714B2 (en) | 1994-02-21 | 1994-07-29 | Semiconductor device and method of manufacturing semiconductor device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6-47897 | 1994-02-21 | ||
JP4789794 | 1994-02-21 | ||
JP19745694A JP3325714B2 (en) | 1994-02-21 | 1994-07-29 | Semiconductor device and method of manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07283318A JPH07283318A (en) | 1995-10-27 |
JP3325714B2 true JP3325714B2 (en) | 2002-09-17 |
Family
ID=26388105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19745694A Expired - Fee Related JP3325714B2 (en) | 1994-02-21 | 1994-07-29 | Semiconductor device and method of manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3325714B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200099064A (en) | 2019-02-13 | 2020-08-21 | 가부시키가이샤 시마노 | Dual-bearing reel |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100325303B1 (en) * | 1999-06-16 | 2002-02-21 | 김영환 | Metalline of semiconductor device and method for fabricating the same |
US7064409B2 (en) * | 2003-11-04 | 2006-06-20 | International Business Machines Corporation | Structure and programming of laser fuse |
JP2007250587A (en) * | 2006-03-13 | 2007-09-27 | Denso Corp | Method for manufacturing semiconductor device |
-
1994
- 1994-07-29 JP JP19745694A patent/JP3325714B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200099064A (en) | 2019-02-13 | 2020-08-21 | 가부시키가이샤 시마노 | Dual-bearing reel |
Also Published As
Publication number | Publication date |
---|---|
JPH07283318A (en) | 1995-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960010056B1 (en) | Semiconductor device and manufacturing method | |
US6204167B1 (en) | Method of making a multi-level interconnect having a refractory metal wire and a degassed oxidized, TiN barrier layer | |
JP3104534B2 (en) | Semiconductor device and its manufacturing method. | |
US5591671A (en) | Method for interconnecting layers in semiconductor device | |
JP3625652B2 (en) | Manufacturing method of semiconductor device | |
JPH05267211A (en) | Method of forming barrier metallic layer | |
US6331482B1 (en) | Method of VLSI contact, trench, and via filling using a germanium underlayer with metallization | |
JP3325714B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US5846877A (en) | Method for fabricating an Al-Ge alloy wiring of semiconductor device | |
JPH07130854A (en) | Wiring structure body and its forming method | |
JPH0283978A (en) | Semiconductor device | |
JP2560626B2 (en) | Method for manufacturing semiconductor device | |
JP3111466B2 (en) | Method of manufacturing semiconductor device having plated wiring layer | |
JP3097839B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3594888B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2764932B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH05121727A (en) | Semiconductor device and manufacturing method thereof | |
KR100210898B1 (en) | Metal wiring formation method of semiconductor device | |
JP3340578B2 (en) | Multilayer wiring of semiconductor device and method of manufacturing the same | |
KR100237016B1 (en) | Method for manufacturing metal wiring of semiconductor device | |
JPH08111455A (en) | Formation of wiring | |
KR100222124B1 (en) | Method for forming metalization in semiconductor device | |
JPH06283605A (en) | Method of filling fine holes, semiconductor device and its manufacture | |
JPS62165328A (en) | Metal alloying method after oxidation | |
JPH05102328A (en) | Method of forming titanium nitride film, manufacture of semiconductor device and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070705 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080705 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090705 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090705 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100705 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110705 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |