JP3320039B2 - バイポーラトランジスタ製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、バイポーラトラ
ンジスタの構造の改良に関し、特に、増幅率が高いバイ
ポーラトランジスタや、耐圧が高いバイポーラトランジ
スタや、電力の損失が少ないバイポーラトランジスタに
関する。

【０００２】

【従来の技術】バイポーラトランジスタは、信号の増幅
や、デジタル信号の処理に広く用いられている。従来の
バイポーラトランジスタは、例えば図３（ａ）及び
（ｂ）に示すように、ｎ型又はｐ型の半導体からなるエ
ミッタＥと、エミッタＥに接合され、ｐ型又はｎ型の半
導体からなるベースＢと、ベースＢに接合され、ｎ型又
はｐ型の半導体からなるコレクタＣと、エミッタＥ、ベ
ースＢ及びコレクタＣに接続された外部接続用のコンタ
クトｔＥ、ｔＢ及びｔＣとから構成されている。

【０００３】図３（ａ）及び（ｂ）のバイポーラトラン
ジスタは、外部の信号源よりベースＢにベース電流を供
給すると、ベース電流に実質的に比例する大きさの電流
をコレクタＣ−エミッタＥ間に流すよう、コレクタＣ及
びエミッタＥを含む電流路を制御する。

【０００４】図３（ａ）及び（ｂ）のバイポーラトラン
ジスタは、コレクタＣを構成するｎ型半導体又はｐ型半
導体からなる半導体基板に、ｐ型不純物又はｎ型不純物
を拡散させることによりベースＢを形成し、更に、ベー
スＢにｎ型不純物又はｐ型不純物を拡散させることによ
り、エミッタＥを形成することにより製造される。

【０００５】

【発明が解決しようとする課題】バイポーラトランジス
タの電流増幅率（すなわち、ベース電流の大きさに対す
る、コレクタ−エミッタ間に流れる電流の大きさの比）
は、ベースとエミッタとの接合面の面積が大きいほど高
くなる。また、バイポーラトランジスタのベースの耐圧
は、ベースを構成する半導体の不純物濃度が低いほど高
くなる。また、バイポーラトランジスタのエミッタ−コ
レクタ間に電流が流れたときに生じる電力の損失は、エ
ミッタ−コレクタ間が導通している場合のエミッタ−コ
レクタ間の抵抗値（オン抵抗）が大きいほど大きい。

【０００６】しかし、バイポーラトランジスタ全体の容
積は、ベースとエミッタとの接合面の面積が大きいほど
大きくなる。このため、電流増幅率が高いバイポーラト
ランジスタほど全体の容積が大きくなり、容積を所定の
範囲内に制限したとき、所望の電流増幅率を得られない
場合がある。

【０００７】また、ベースを構成する半導体の不純物濃
度が低いほど、ベースの抵抗値は高くなるためオン抵抗
も高くなり、従って、バイポーラトランジスタのエミッ
タ−コレクタ間に電流が流れたときに生じる電力の損失
が増大する。換言すれば、バイポーラトランジスタのエ
ミッタ−コレクタ間に電流が流れたときに生じる電力の
損失を低減させるために、ベースの不純物濃度を高くし
た場合、バイポーラトランジスタの耐圧は低下する。

【０００８】さらに、ベースを構成する半導体の不純物
濃度が低いほど、エミッタから放出された多数キャリア
がベースを経てコレクタに至る確率も低くなるため、電
流増幅率も低下する。

【０００９】この発明は、上記実状に鑑みてなされたも
ので、容積あたりの電流増幅率が高いバイポーラトラン
ジスタや耐圧が高くかつオン抵抗が低いバイポーラトラ
ンジスタを実現するためのバイポーラトランジスタ製造
方法を提供することを目的とする。

【００１０】

【課題を解決するための手段】上記目的を達成するた
め、この発明のバイポーラトランジスタ製造方法は、ベ
ース領域となる第１導電型の領域を備える半導体基板を
用意し、 前記第１導電型の領域に形成されるエミッタ領
域とコレクタ領域とが、それぞれ、一端が互いに接続さ
れた複数の突起を備える櫛状をなしており、一方が備え
る突起が、前記第１導電型の領域から構成される間隙を
介して、他方が備える複数の前記突起に挟まれるように
配置されるように、エミッタ領域及びコレクタ領域形成
用のマスクを形成し、 前記マスクを用いて前記第１導電
型の領域に第２導電型の不純物を拡散することにより、
エミッタ領域とコレクタ領域とを形成する、ことを特徴
とする。

【００１１】このようなバイポーラトランジスタ製造方
法により製造されたバイポーラトランジスタは、従来の
構成に比べ、ベースとコレクタとの接合面の面積も、ベ
ースとエミッタとの接合面の面積も大きくなる。従っ
て、これら両接合面間のベースの抵抗値は小さくなり、
このようなバイポーラトランジスタのオン抵抗は従来の
構成におけるオン抵抗より小さくなる。また、エミッタ
から放出された多数キャリアがコレクタに到達する確率
が従来の構成における確率と同一であれば、従来の構成
に比べ電流増幅率も大きくなる。一方、ベースの不純物
濃度が従来の構成における不純物濃度より低く、エミッ
タから放出された多数キャリアがコレクタに到達する確
率が従来の構成における確率より低くても、電流増幅率
を従来の構成程度に保つことが可能となる。従って、電
流増幅率が従来の構成程度に保ちつつ、ベースの耐圧が
従来の構成における耐圧より高く保たれる。また、この
バイポーラトランジスタ製造方法では、エミッタ及びコ
レクタが１回の拡散工程で簡略に製造される。

【００１２】前記ベースと前記エミッタとの接合面の面
積は、前記ベースと前記コレクタとの接合面の面積より
小さいものとすれば、エミッタからベースを介してコレ
クタに注入するキャリアの量は、わずかなベース電流に
より制御することができる。すなわち、このバイポーラ
トランジスタのベースの入力インピーダンスは大きくな
り、また電流増幅率が大きくなる。

【００１３】前記ベースは、例えばｐ型半導体より構成
されており、この場合、前記エミッタ及び前記コレクタ
はｎ型半導体より構成される。また、前記ベースはｎ型
半導体より構成されていてもよく、この場合、前記エミ
ッタ及び前記コレクタはｐ型半導体より構成される。

【００１４】

【００１５】

【００１６】

【００１７】

【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態を説明する。図１（ａ）は、この発明の実
施の形態にかかるバイポーラトランジスタの構成を模式
的に示す図である。また、図１（ｂ）は、図１（ａ）に
示すこのバイポーラトランジスタを、図１（ａ）におい
て「α」として示す２点を結ぶ直線を含む、紙面に垂直
な平面で切断した断面を模式的に示す図である。図示す
るように、このバイポーラトランジスタは、コレクタ
Ｃ、コレクタ端子ｔＣ、ベースＢ、ベース端子ｔＢ、エ
ミッタＥ及びエミッタ端子ｔＥを備えている。

【００１８】ベースＢは、ｐ型半導体基板又はｎ型半導
体基板内に形成されたｐ型半導体領域（以下、ｐ型領域
と呼ぶ）からなる。ベースＢには、外部接続用のベース
端子ｔＢが接続されている。

【００１９】コレクタＣは、ｎ型半導体領域（以下、ｎ
型領域と呼ぶ）からなり、ベースＢ上に、砒素やその他
任意のｎ型不純物を熱拡散、イオン注入するなどして形
成されている。コレクタＣには、外部接続用のコレクタ
端子ｔＣが接続されている。

【００２０】エミッタＥはｎ型領域からなり、ベースＢ
上に、ｎ型不純物を熱拡散、イオン注入するなどするこ
とにより、コレクタＣと接しないように形成されてい
る。エミッタＥには、外部接続用のエミッタ端子ｔＥが
接続されている。

【００２１】図１（ａ）及び（ｂ）に示すように、コレ
クタＣ及びエミッタＥは櫛形をしており、相互に入り組
むように配置されている。

【００２２】すなわち、コレクタＣは、基板の主面に平
行な断面が、互いにほぼ平行な複数の棒状の突起部（櫛
歯部）と、各櫛歯部の基端部に共通に接続されている一
本の棒状の基部とを備える櫛形の平面形状を有する。

【００２３】また、エミッタＥは、コレクタＣと同様、
基板の主面に平行な断面が、櫛歯部にあたる複数の突起
部（互いにほぼ平行な複数の棒状の突起部）と、これら
櫛歯部の基端部に共通に接続された基部とを備える櫛形
である。そして、エミッタＥの各櫛歯部とコレクタＣの
櫛歯部とほぼ平行で、かつ、エミッタＥの隣接する櫛歯
部が、コレクタＣの櫛歯部を挟むような位置に配置され
ている。

【００２４】また、エミッタＥとコレクタＣとは、エミ
ッタＥの隣接する２つの櫛歯部とこれら２つの櫛歯部に
挟まれている、コレクタＣの櫛歯部との間隔は、エミッ
タＥからコレクタＣに向けて放出される多数キャリアが
コレクタＣに到達しうるよう、互いに十分近接して配置
されている。

【００２５】コレクタＣ及びエミッタＥは、例えば、
（１）ベースＢ（として機能するｎ領域）を有する半導
体基板を用意し、（２）半導体基板上にフォトレジスト
を塗布し、これをパターニングしてエミッタ形成予定領
域とコレクタ形成予定領域とを櫛歯状に露出し、（３）
パターニングされたレジストをマスクとして用いて、基
板表面にｎ型不純物を拡散、イオン注入させて活性化さ
せること、などにより形成される。この製造プロセスに
よれば、実質的に１回の拡散工程で、エミッタとコレク
タを製造できる。

【００２６】上述の構成を有するこの実施の形態のバイ
ポーラトランジスタは、図３（ａ）や（ｂ）に示す従来
の構成と比較して、ベースＢのサイズが同一であるとす
れば、ベースＢとコレクタＣとの接合面の面積が大きく
なり、また、ベースＢとエミッタＥとの接合面の面積も
大きくなる。従って、ベースＢの抵抗値を、コレクタＣ
−ベースＢの接合面上の点と、エミッタＥ−ベースＢの
接合面上の点との２点間でみた場合、当該抵抗値は低下
する。

【００２７】また、エミッタＥから放出された多数キャ
リアがベースＢを通過してコレクタＣに到達する確率が
従来の構成における確率と同一であるとすれば、エミッ
タＥから放出されコレクタＣに到達する多数キャリアの
単位時間あたりの総量と、外部からベースＢに流れ込む
ベース電流の大きさの比（すなわち、電流増幅率）も増
大する。換言すれば、エミッタＥから放出された多数キ
ャリアがベースＢを通過してコレクタＣに到達する確率
が従来の構成における確率より低くても、電流増幅率を
従来の構成程度に保つことが可能となる。

【００２８】従って、エミッタＥとコレクタＣとの間隔
が従来の構成より広い場合や、ベースＢのｐ型不純物濃
度が従来より低い場合でも、電流増幅率を従来の構成程
度に保つことが可能となる。従って、ベースＢのｐ型不
純物濃度を低下させることによりベースＢの耐圧を高め
つつ、電流増幅率を従来の構成程度に保つことが可能と
なる。

【００２９】なお、この発明の実施の形態にかかるバイ
ポーラトランジスタの構成は上述のものに限られない。
例えば、コレクタＣ、ベースＢ及びエミッタＥの導電型
（不純物型）は、それぞれｎ型、ｐ型及びｎ型である必
要はなく、それぞれ、ｐ型、ｎ型及びｐ型としてもよ
い。この場合のバイポーラトランジスタの動作は、コレ
クタＣ、ベースＢ及びエミッタＥと外部との間に流れる
電流の向きが逆になる点と、ベースＢに蓄積されるキャ
リアが正孔ではなく電子となる点とを除き、上述の構成
のバイポーラトランジスタの動作と実質的に同一であ
る。

【００３０】また、コレクタＣの櫛歯部のうち、エミッ
タＥの櫛歯部に挟まれる位置にないものが存在してもよ
い。また、エミッタＥの櫛歯部のうち、コレクタＣの櫛
歯部を挟むような位置にないものが存在していてもよ
い。

【００３１】また、このバイポーラトランジスタは、例
えば、上面図を図２（ａ）に示し、断面図を図２（ｂ）
に示す構成を有していてもよい。すなわち、ベースＢ−
エミッタＥ間の接合面の面積が、ベースＢ−コレクタＣ
間の接合面の面積より小さくなっていてもよい。なお、
図２（ｂ）は、図２（ａ）に示すバイポーラトランジス
タを、図２（ａ）において「α」として示す２点を結ぶ
直線を含む、紙面に垂直な平面で切断した断面を模式的
に示す図である。

【００３２】これにより、エミッタＥからベースＢを介
してコレクタＣに注入されるキャリアの量を、わずかな
ベース電流により制御することができる。すなわち、こ
のバイポーラトランジスタのベースＢの入力インピーダ
ンスは大きくなり、また電流増幅率が大きくなる。な
お、エミッタＥからベースＢに流れ込んだ少数キャリア
はベースＢに幅広く拡散し、コレクタＣに流れるコレク
タ電流として吸収される。

【００３３】また、ベースＢ−エミッタＥ間の接合面の
面積を小さくすることにより、これらの部分が形成する
コンデンサが有する接合容量も小さくなる。このため、
このバイポーラトランジスタでは、良好な周波数特性を
得ること（すなわち、高いトランジション周波数を得る
こと）もできる。従来の大電力用バイポーラトランジス
タは、電流増幅率が小さく周波数特性も悪いという欠点
があった。これに対し、図２（ａ）及び（ｂ）に示すバ
イポーラトランジスタは、大電力用であっても小電力用
並に制御が容易であるので、電力制御用として幅広く使
用することができる。

【００３４】

【発明の効果】以上説明したように、この発明によれ
ば、容積あたりの電流増幅率が高いバイポーラトランジ
スタや耐圧が高くかつオン抵抗が低いバイポーラトラン
ジスタを実現するためのバイポーラトランジスタ製造方
法が実現される。

【図面の簡単な説明】

【図１】（ａ）は、この発明の実施の形態にかかるバイ
ポーラトランジスタの構成を示す模式図であり、（ｂ）
は、（ａ）に示すバイポーラトランジスタの断面を示す
模式的断面図である。

【図２】（ａ）は、図１（ａ）のバイポーラトランジス
タの変形例の構成を示す模式図であり、（ｂ）は、
（ａ）のバイポーラトランジスタの断面を示す模式的断
面図である。

【図３】（ａ）及び（ｂ）は、従来のバイポーラトラン
ジスタの構成を示す模式的断面図である。

【符号の説明】

Ｂ ベース Ｃ コレクタ Ｅ エミッタ ｔＢ ベース端子 ｔＣ コレクタ端子 ｔＥ エミッタ端子

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】ベース領域となる第１導電型の領域を備え
   る半導体基板を用意し、 前記第１導電型の領域に形成されるエミッタ領域とコレ
   クタ領域とが、それぞれ、一端が互いに接続された複数
   の突起を備える櫛状をなしており、一方が備える突起
   が、前記第１導電型の領域から構成される間隙を介し
   て、他方が備える複数の前記突起に挟まれるように配置
   されるように、エミッタ領域及びコレクタ領域形成用の
   マスクを形成し、 前記マスクを用いて前記第１導電型の領域に第２導電型
   の不純物を拡散することにより、エミッタ領域とコレク
   タ領域とを形成する、 ことを特徴とするバイポーラトランジスタ製造方法。
2. 【請求項２】前記ベースと前記エミッタとの接合面の面
   積は、前記ベース及び前記コレクタの接合面の面積より
   小さくなるよう形成される、 ことを特徴とする請求項１に記載のバイポーラトランジ
   スタ製造方法。
3. 【請求項３】前記ベースはｐ型半導体より構成され、 前記エミッタ及び前記コレクタはｎ型半導体より構成さ
   れる、 ことを特徴とする請求項１又は２に記載のバイポーラト
   ランジスタ製造方法。
4. 【請求項４】前記ベースはｎ型半導体より構成され、 前記エミッタ及び前記コレクタはｐ型半導体より構成さ
   れる、 ことを特徴とする請求項１又は２に記載のバイポーラト
   ランジスタ製造方法。