JP3316088B2 - インタフェース回路 - Google Patents
インタフェース回路Info
- Publication number
- JP3316088B2 JP3316088B2 JP14471594A JP14471594A JP3316088B2 JP 3316088 B2 JP3316088 B2 JP 3316088B2 JP 14471594 A JP14471594 A JP 14471594A JP 14471594 A JP14471594 A JP 14471594A JP 3316088 B2 JP3316088 B2 JP 3316088B2
- Authority
- JP
- Japan
- Prior art keywords
- ground
- signal ground
- terminal
- load
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 28
- 238000010586 diagram Methods 0.000 description 10
- 230000005855 radiation Effects 0.000 description 4
- 231100000989 no adverse effect Toxicity 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Direct Current Feeding And Distribution (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、プリンタ装置とオプシ
ョン装置とを接続するインタフェース回路に関するもの
である。
ョン装置とを接続するインタフェース回路に関するもの
である。
【０００２】
【従来の技術】従来、プリンタ装置においては、付属品
として各種のオプション装置が用意されていて、プリン
タ装置とオプション装置とをコネクタを介して連結する
ことができるようになっている。図２は従来のプリンタ
装置とオプション装置とを接続するインタフェース回路
の一部を示す回路図、図３は従来のプリンタ装置とオプ
ション装置との接続状態を示す図である。
として各種のオプション装置が用意されていて、プリン
タ装置とオプション装置とをコネクタを介して連結する
ことができるようになっている。図２は従来のプリンタ
装置とオプション装置とを接続するインタフェース回路
の一部を示す回路図、図３は従来のプリンタ装置とオプ
ション装置との接続状態を示す図である。
【０００３】図２において、１１はプリンタ装置、１２
はオプション装置、１５〜１７はプリンタ装置１１とオ
プション装置１２との間を連結するコネクタを構成する
インタフェースケーブルである。前記プリンタ装置１１
は、＋３０〔Ｖ〕の電源Ｅ１、＋５〔Ｖ〕の電源Ｅ２、
及び前記電源Ｅ１と並列に接続された電解コンデンサＣ
１を有し、一方、オプション装置１２は、＋３０〔Ｖ〕
の負荷２１、＋５〔Ｖ〕の負荷２２及び電解コンデンサ
Ｃ２を有する。
はオプション装置、１５〜１７はプリンタ装置１１とオ
プション装置１２との間を連結するコネクタを構成する
インタフェースケーブルである。前記プリンタ装置１１
は、＋３０〔Ｖ〕の電源Ｅ１、＋５〔Ｖ〕の電源Ｅ２、
及び前記電源Ｅ１と並列に接続された電解コンデンサＣ
１を有し、一方、オプション装置１２は、＋３０〔Ｖ〕
の負荷２１、＋５〔Ｖ〕の負荷２２及び電解コンデンサ
Ｃ２を有する。
【０００４】前記負荷２１は、プリンタ装置１１から電
源Ｅ１によって＋３０〔Ｖ〕の電圧が印加されたときに
動作するモータドライバ等の回路から成り、前記負荷２
２は、プリンタ装置１１から電源Ｅ２によって＋５
〔Ｖ〕の電圧が印加されたときに動作するＣＰＵ等の回
路から成る。そして、前記電解コンデンサＣ１、Ｃ２
は、前記負荷２１、２２に各電源Ｅ１、Ｅ２によって電
圧が印加されたときの負荷変動を小さくするために配設
されたバイパスコンデンサである。
源Ｅ１によって＋３０〔Ｖ〕の電圧が印加されたときに
動作するモータドライバ等の回路から成り、前記負荷２
２は、プリンタ装置１１から電源Ｅ２によって＋５
〔Ｖ〕の電圧が印加されたときに動作するＣＰＵ等の回
路から成る。そして、前記電解コンデンサＣ１、Ｃ２
は、前記負荷２１、２２に各電源Ｅ１、Ｅ２によって電
圧が印加されたときの負荷変動を小さくするために配設
されたバイパスコンデンサである。
【０００５】そして、前記プリンタ装置１１の電源Ｅ１
及び電解コンデンサＣ１の＋端子は、インタフェースケ
ーブル１５を介してオプション装置１２の負荷２１の３
０Ｖ端子に接続される。また、前記電解コンデンサＣ１
の−端子はプリンタ装置１１のシグナルグラウンドＳＧ
１に接続される。さらに、前記負荷２１のシグナルグラ
ウンド端子は、シグナルグラウンドＳＧ２及びインタフ
ェースケーブル１７を介してプリンタ装置１１のシグナ
ルグラウンドＳＧ１に接続される。
及び電解コンデンサＣ１の＋端子は、インタフェースケ
ーブル１５を介してオプション装置１２の負荷２１の３
０Ｖ端子に接続される。また、前記電解コンデンサＣ１
の−端子はプリンタ装置１１のシグナルグラウンドＳＧ
１に接続される。さらに、前記負荷２１のシグナルグラ
ウンド端子は、シグナルグラウンドＳＧ２及びインタフ
ェースケーブル１７を介してプリンタ装置１１のシグナ
ルグラウンドＳＧ１に接続される。
【０００６】一方、前記プリンタ装置１１の電源Ｅ２
は、インタフェースケーブル１６を介してオプション装
置１２の電解コンデンサＣ２の＋端子及び負荷２２の５
Ｖ端子に接続され、電解コンデンサＣ２の−端子及び負
荷２２のシグナルグラウンド端子は、シグナルグラウン
ドＳＧ２及びインタフェースケーブル１７を介してプリ
ンタ装置１１のシグナルグラウンドＳＧ１に接続され
る。
は、インタフェースケーブル１６を介してオプション装
置１２の電解コンデンサＣ２の＋端子及び負荷２２の５
Ｖ端子に接続され、電解コンデンサＣ２の−端子及び負
荷２２のシグナルグラウンド端子は、シグナルグラウン
ドＳＧ２及びインタフェースケーブル１７を介してプリ
ンタ装置１１のシグナルグラウンドＳＧ１に接続され
る。
【０００７】このように、二つのシグナルグラウンドＳ
Ｇ１、ＳＧ２は互いに接続され、さらに、シグナルグラ
ウンドＳＧ１はプリンタ装置１１を介してフレームグラ
ウンドＦＧ１に接続される。なお、Ｃ３は仮想の電解コ
ンデンサ、２６は機構接続部、ＦＧ２はオプション装置
１２のフレームグラウンドである。
Ｇ１、ＳＧ２は互いに接続され、さらに、シグナルグラ
ウンドＳＧ１はプリンタ装置１１を介してフレームグラ
ウンドＦＧ１に接続される。なお、Ｃ３は仮想の電解コ
ンデンサ、２６は機構接続部、ＦＧ２はオプション装置
１２のフレームグラウンドである。
【０００８】図３に示すように、プリンタ装置１１のフ
レームグラウンドＦＧ１とオプション装置１２のフレー
ムグラウンドＦＧ２とは、インタフェースケーブル２５
に介して接続され、さらに機構接続部２６に介しても接
続される。
レームグラウンドＦＧ１とオプション装置１２のフレー
ムグラウンドＦＧ２とは、インタフェースケーブル２５
に介して接続され、さらに機構接続部２６に介しても接
続される。
【０００９】
【発明が解決しようとする課題】しかしながら、前記従
来のインタフェース回路においては、電解コンデンサＣ
１が負荷２１から離れているので、負荷変動が大きな負
荷２１を使用すると、負荷変動を小さくすることができ
ない。そこで、電解コンデンサＣ１に代えて、電解コン
デンサＣ３をオプション装置１２の負荷２１の近傍に配
設することが考えられる。
来のインタフェース回路においては、電解コンデンサＣ
１が負荷２１から離れているので、負荷変動が大きな負
荷２１を使用すると、負荷変動を小さくすることができ
ない。そこで、電解コンデンサＣ１に代えて、電解コン
デンサＣ３をオプション装置１２の負荷２１の近傍に配
設することが考えられる。
【００１０】ところが、負荷２１の近傍に電解コンデン
サＣ３を配設すると、プリンタ装置１１の電源Ｅ１、Ｅ
２がオンの状態においてプリンタ装置１１とオプション
装置１２とをコネクタを介して連結すると、負荷２１が
破壊されてしまうことがある。すなわち、前記コネクタ
はインタフェースケーブル１５〜１７から成り、該イン
タフェースケーブル１５〜１７の両端には、プリンタ装
置１１との間及びオプション装置１２との間を接続する
ためのピンが配設される。したがって、前記コネクタの
ピンによって、インタフェースケーブル１６→インタフ
ェースケーブル１５→インタフェースケーブル１７の順
に接続されると、インタフェースケーブル１５が接続さ
れた時点においてインタフェースケーブル１６、１５だ
けが接続されることになる。
サＣ３を配設すると、プリンタ装置１１の電源Ｅ１、Ｅ
２がオンの状態においてプリンタ装置１１とオプション
装置１２とをコネクタを介して連結すると、負荷２１が
破壊されてしまうことがある。すなわち、前記コネクタ
はインタフェースケーブル１５〜１７から成り、該イン
タフェースケーブル１５〜１７の両端には、プリンタ装
置１１との間及びオプション装置１２との間を接続する
ためのピンが配設される。したがって、前記コネクタの
ピンによって、インタフェースケーブル１６→インタフ
ェースケーブル１５→インタフェースケーブル１７の順
に接続されると、インタフェースケーブル１５が接続さ
れた時点においてインタフェースケーブル１６、１５だ
けが接続されることになる。
【００１１】そして、電解コンデンサＣ３と電解コンデ
ンサＣ２との分圧が、負荷２２における＋５Ｖ端子とシ
グナルグラウンド端子との間に印加されてしまう。この
場合、負荷２２の絶対定格値を超えるマイナス電圧が印
加されるので、前記負荷２２が破壊されてしまう。そこ
で、インタフェースケーブル１６→インタフェースケー
ブル１５→インタフェースケーブル１７の順に接続され
ることがないように、シグナルグラウンドＳＧ１、ＳＧ
２のピンを長くしたコネクタを使用することが考えられ
る。ところが、遅投早断シーケンスのコネクタを特別に
製造する必要があるので、コストが高くなってしまう。
ンサＣ２との分圧が、負荷２２における＋５Ｖ端子とシ
グナルグラウンド端子との間に印加されてしまう。この
場合、負荷２２の絶対定格値を超えるマイナス電圧が印
加されるので、前記負荷２２が破壊されてしまう。そこ
で、インタフェースケーブル１６→インタフェースケー
ブル１５→インタフェースケーブル１７の順に接続され
ることがないように、シグナルグラウンドＳＧ１、ＳＧ
２のピンを長くしたコネクタを使用することが考えられ
る。ところが、遅投早断シーケンスのコネクタを特別に
製造する必要があるので、コストが高くなってしまう。
【００１２】本発明は、前記従来のインタフェース回路
の問題点を解決して、プリンタ装置の電源がオンの状態
において、プリンタ装置とオプション装置とを接続する
際に、どのような順序でインタフェースケーブルが接続
されてもオプション装置の負荷が破壊されることがない
インタフェース回路を提供することを目的とする。
の問題点を解決して、プリンタ装置の電源がオンの状態
において、プリンタ装置とオプション装置とを接続する
際に、どのような順序でインタフェースケーブルが接続
されてもオプション装置の負荷が破壊されることがない
インタフェース回路を提供することを目的とする。
【００１３】
【課題を解決するための手段】そのために、本発明のイ
ンタフェース回路においては、それぞれ電圧出力側端子
及び基準電位側端子を備えた複数の直流電源を有し、各
直流電源の基準電位側端子が共通に接続されて第１のシ
グナルグラウンドを構成する第１の装置と、それぞれ該
第１の装置の各直流電源に対応し、かつ、電圧入力側端
子及び基準電位側端子を備えた負荷を有し、各負荷の基
準電位側端子が共通に接続されて第２のシグナルグラウ
ンドを構成する第２の装置とを有するとともに、前記第
１、第２の装置が、コネクタを介して、対応する前記電
圧出力側端子と電圧入力側端子とを接続し、かつ、前記
第１のシグナルグラウンドと第２のシグナルグラウンド
とを接続することによって連結されるようになってい
る。
ンタフェース回路においては、それぞれ電圧出力側端子
及び基準電位側端子を備えた複数の直流電源を有し、各
直流電源の基準電位側端子が共通に接続されて第１のシ
グナルグラウンドを構成する第１の装置と、それぞれ該
第１の装置の各直流電源に対応し、かつ、電圧入力側端
子及び基準電位側端子を備えた負荷を有し、各負荷の基
準電位側端子が共通に接続されて第２のシグナルグラウ
ンドを構成する第２の装置とを有するとともに、前記第
１、第２の装置が、コネクタを介して、対応する前記電
圧出力側端子と電圧入力側端子とを接続し、かつ、前記
第１のシグナルグラウンドと第２のシグナルグラウンド
とを接続することによって連結されるようになってい
る。
【００１４】そして、前記第１の装置は第２の装置のフ
レームグラウンドに接続される。また、前記第１のシグ
ナルグラウンドは第１の装置のフレームグラウンドに接
続される。そして、前記第２のシグナルグラウンドは、
第２の装置のフレームグラウンドに、アノード側を第２
のシグナルグラウンド側と、カソード側を第２の装置の
フレームグラウンド側と接続されたダイオードを介して
接続される。
レームグラウンドに接続される。また、前記第１のシグ
ナルグラウンドは第１の装置のフレームグラウンドに接
続される。そして、前記第２のシグナルグラウンドは、
第２の装置のフレームグラウンドに、アノード側を第２
のシグナルグラウンド側と、カソード側を第２の装置の
フレームグラウンド側と接続されたダイオードを介して
接続される。
【００１５】
【作用】本発明によれば、前記のように、インタフェー
ス回路においては、それぞれ電圧出力側端子及び基準電
位側端子を備えた複数の直流電源を有し、各直流電源の
基準電位側端子が共通に接続されて第１のシグナルグラ
ウンドを構成する第１の装置と、それぞれ該第１の装置
の各直流電源に対応し、かつ、電圧入力側端子及び基準
電位側端子を備えた負荷を有し、各負荷の基準電位側端
子が共通に接続されて第２のシグナルグラウンドを構成
する第２の装置とを有するとともに、前記第１、第２の
装置が、コネクタを介して、対応する前記電圧出力側端
子と電圧入力側端子とを接続し、かつ、前記第１のシグ
ナルグラウンドと第２のシグナルグラウンドとを接続す
ることによって連結されるようになっている。そして、
前記第１の装置は第２の装置のフレームグラウンドに接
続される。また、前記第１のシグナルグラウンドは第１
の装置のフレームグラウンドに接続される。そして、前
記第２のシグナルグラウンドは、第２の装置のフレーム
グラウンドに、アノード側を第２のシグナルグラウンド
側と、カソード側を第２の装置のフレームグラウンド側
と接続されたダイオードを介して接続される。
ス回路においては、それぞれ電圧出力側端子及び基準電
位側端子を備えた複数の直流電源を有し、各直流電源の
基準電位側端子が共通に接続されて第１のシグナルグラ
ウンドを構成する第１の装置と、それぞれ該第１の装置
の各直流電源に対応し、かつ、電圧入力側端子及び基準
電位側端子を備えた負荷を有し、各負荷の基準電位側端
子が共通に接続されて第２のシグナルグラウンドを構成
する第２の装置とを有するとともに、前記第１、第２の
装置が、コネクタを介して、対応する前記電圧出力側端
子と電圧入力側端子とを接続し、かつ、前記第１のシグ
ナルグラウンドと第２のシグナルグラウンドとを接続す
ることによって連結されるようになっている。そして、
前記第１の装置は第２の装置のフレームグラウンドに接
続される。また、前記第１のシグナルグラウンドは第１
の装置のフレームグラウンドに接続される。そして、前
記第２のシグナルグラウンドは、第２の装置のフレーム
グラウンドに、アノード側を第２のシグナルグラウンド
側と、カソード側を第２の装置のフレームグラウンド側
と接続されたダイオードを介して接続される。
【００１６】この場合、第１の装置と第２の装置とをコ
ネクタを介して連結すると、第１の装置の直流電源の電
圧が第２の装置の各負荷に印加される。このとき、各負
荷において生じる負荷変動をコンデンサによって小さく
することができる。
ネクタを介して連結すると、第１の装置の直流電源の電
圧が第２の装置の各負荷に印加される。このとき、各負
荷において生じる負荷変動をコンデンサによって小さく
することができる。
【００１７】前記第１の装置の電源がオンの状態におい
て、第１の装置と第２の装置とをコネクタを介して連結
する場合、電源の電圧が、シグナルグラウンドが接続さ
れる前に第２の装置に印加されると、電源からの電流は
コンデンサからダイオードを介してフレームグラウンド
に流れ、プリンタ装置内においてシグナルグラウンドに
接続される。
て、第１の装置と第２の装置とをコネクタを介して連結
する場合、電源の電圧が、シグナルグラウンドが接続さ
れる前に第２の装置に印加されると、電源からの電流は
コンデンサからダイオードを介してフレームグラウンド
に流れ、プリンタ装置内においてシグナルグラウンドに
接続される。
【００１８】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の実施例における
プリンタ装置とオプション装置とを接続するインタフェ
ース回路の一部を示す回路図である。図において、１１
は第１の装置としてのプリンタ装置、１２は第２の装置
としてのオプション装置、１５〜１７はプリンタ装置１
１とオプション装置１２との間を連結するコネクタを構
成するインタフェースケーブルである。
ながら詳細に説明する。図１は本発明の実施例における
プリンタ装置とオプション装置とを接続するインタフェ
ース回路の一部を示す回路図である。図において、１１
は第１の装置としてのプリンタ装置、１２は第２の装置
としてのオプション装置、１５〜１７はプリンタ装置１
１とオプション装置１２との間を連結するコネクタを構
成するインタフェースケーブルである。
【００１９】前記プリンタ装置１１は、＋３０〔Ｖ〕の
電源Ｅ１及び＋５〔Ｖ〕の電源Ｅ２を有し、一方、オプ
ション装置１２は、＋３０〔Ｖ〕の負荷２１、＋５
〔Ｖ〕の負荷２２、前記負荷２１と並列に接続された電
解コンデンサＣ４、及び負荷２２と並列に接続された電
解コンデンサＣ２を有する。前記負荷２１は、プリンタ
装置１１から電源Ｅ１によって＋３０〔Ｖ〕の電圧が印
加されたときに動作するモータドライバ等の回路から成
り、前記負荷２２は、プリンタ装置１１から電源Ｅ１に
よって＋５〔Ｖ〕の電圧が印加されたときに動作するＣ
ＰＵ等の回路から成る。そして、前記電解コンデンサＣ
２、Ｃ４は、前記負荷２１、２２に各電源Ｅ１、Ｅ２に
よって電圧が印加されたときの負荷変動を小さくするた
めに配設されたバイパスコンデンサである。
電源Ｅ１及び＋５〔Ｖ〕の電源Ｅ２を有し、一方、オプ
ション装置１２は、＋３０〔Ｖ〕の負荷２１、＋５
〔Ｖ〕の負荷２２、前記負荷２１と並列に接続された電
解コンデンサＣ４、及び負荷２２と並列に接続された電
解コンデンサＣ２を有する。前記負荷２１は、プリンタ
装置１１から電源Ｅ１によって＋３０〔Ｖ〕の電圧が印
加されたときに動作するモータドライバ等の回路から成
り、前記負荷２２は、プリンタ装置１１から電源Ｅ１に
よって＋５〔Ｖ〕の電圧が印加されたときに動作するＣ
ＰＵ等の回路から成る。そして、前記電解コンデンサＣ
２、Ｃ４は、前記負荷２１、２２に各電源Ｅ１、Ｅ２に
よって電圧が印加されたときの負荷変動を小さくするた
めに配設されたバイパスコンデンサである。
【００２０】そして、前記プリンタ装置１１の電源Ｅ１
は、インタフェースケーブル１５を介してオプション装
置１２の電解コンデンサＣ４の＋端子及び負荷２１の３
０Ｖ端子に接続される。また、前記負荷２１のシグナル
グラウンド端子及び電解コンデンサＣ４の−端子は、シ
グナルグラウンドＳＧ２及びインタフェースケーブル１
７を介してプリンタ装置１１のシグナルグラウンドＳＧ
１に接続される。
は、インタフェースケーブル１５を介してオプション装
置１２の電解コンデンサＣ４の＋端子及び負荷２１の３
０Ｖ端子に接続される。また、前記負荷２１のシグナル
グラウンド端子及び電解コンデンサＣ４の−端子は、シ
グナルグラウンドＳＧ２及びインタフェースケーブル１
７を介してプリンタ装置１１のシグナルグラウンドＳＧ
１に接続される。
【００２１】一方、前記プリンタ装置１１の電源Ｅ２
は、インタフェースケーブル１６を介してオプション装
置１２の電解コンデンサＣ２の＋端子及び負荷２２の５
Ｖ端子に接続され、電解コンデンサＣ２の−端子及び負
荷２２のシグナルグラウンド端子は、シグナルグラウン
ドＳＧ２及びインタフェースケーブル１７を介してプリ
ンタ装置１１のシグナルグラウンドＳＧ１に接続され
る。
は、インタフェースケーブル１６を介してオプション装
置１２の電解コンデンサＣ２の＋端子及び負荷２２の５
Ｖ端子に接続され、電解コンデンサＣ２の−端子及び負
荷２２のシグナルグラウンド端子は、シグナルグラウン
ドＳＧ２及びインタフェースケーブル１７を介してプリ
ンタ装置１１のシグナルグラウンドＳＧ１に接続され
る。
【００２２】このように、二つのシグナルグラウンドＳ
Ｇ１、ＳＧ２は互いに接続され、さらに、該シグナルグ
ラウンドＳＧ１はプリンタ装置１１を介してフレームグ
ラウンドＦＧ１に接続される。また、前記オプション装
置１２におけるシグナルグラウンドＳＧ２とフレームグ
ラウンドＦＧ２との間にダイオードＤが配設される。該
ダイオードＤのアノードはシグナルグラウンドＳＧ２
に、カソードはフレームグラウンドＦＧ２に接続され、
シグナルグラウンドＳＧ２側からフレームグラウンドＦ
Ｇ２側に電流を流すことができるようになっている。
Ｇ１、ＳＧ２は互いに接続され、さらに、該シグナルグ
ラウンドＳＧ１はプリンタ装置１１を介してフレームグ
ラウンドＦＧ１に接続される。また、前記オプション装
置１２におけるシグナルグラウンドＳＧ２とフレームグ
ラウンドＦＧ２との間にダイオードＤが配設される。該
ダイオードＤのアノードはシグナルグラウンドＳＧ２
に、カソードはフレームグラウンドＦＧ２に接続され、
シグナルグラウンドＳＧ２側からフレームグラウンドＦ
Ｇ２側に電流を流すことができるようになっている。
【００２３】次に、前記構成のインタフェース回路の動
作について説明する。プリンタ装置１２の電源Ｅ１、Ｅ
２がオンの状態において、プリンタ装置１１とオプショ
ン装置１２とをコネクタを介して連結する場合、コネク
タのピンによって、インタフェースケーブル１６→イン
タフェースケーブル１５→インタフェースケーブル１７
の順に接続されると、シグナルグラウンドＳＧ１、ＳＧ
２を介して接地される前に＋５〔Ｖ〕→＋３０〔Ｖ〕の
順で電圧がオプション装置１２に印加されることにな
る。
作について説明する。プリンタ装置１２の電源Ｅ１、Ｅ
２がオンの状態において、プリンタ装置１１とオプショ
ン装置１２とをコネクタを介して連結する場合、コネク
タのピンによって、インタフェースケーブル１６→イン
タフェースケーブル１５→インタフェースケーブル１７
の順に接続されると、シグナルグラウンドＳＧ１、ＳＧ
２を介して接地される前に＋５〔Ｖ〕→＋３０〔Ｖ〕の
順で電圧がオプション装置１２に印加されることにな
る。
【００２４】この場合、電源Ｅ１からの電流は電解コン
デンサＣ４からダイオードＤを介してフレームグラウン
ドＦＧ１に流れ、該フレームグラウンドＦＧ１から機構
接続部２６を介してプリンタ装置１１のフレームグラウ
ンドＦＧ２に流れて、プリンタ装置１１内においてシグ
ナルグラウンドＳＧ１に流される。したがって、負荷２
２における＋５Ｖ端子とシグナルグラウンド端子との間
に絶対定格値を超えるマイナス電圧が印加されることが
なくなるので、負荷２２が破壊されるのを防止すること
ができる。
デンサＣ４からダイオードＤを介してフレームグラウン
ドＦＧ１に流れ、該フレームグラウンドＦＧ１から機構
接続部２６を介してプリンタ装置１１のフレームグラウ
ンドＦＧ２に流れて、プリンタ装置１１内においてシグ
ナルグラウンドＳＧ１に流される。したがって、負荷２
２における＋５Ｖ端子とシグナルグラウンド端子との間
に絶対定格値を超えるマイナス電圧が印加されることが
なくなるので、負荷２２が破壊されるのを防止すること
ができる。
【００２５】図４は従来のインタフェースケーブルの電
圧波形図、図５は本発明の実施例におけるインタフェー
スケーブルの電圧波形図である。図において、Ｖ15はイ
ンタフェースケーブル１５（図１）の電圧波形、Ｖ16は
インタフェースケーブル１６の電圧波形、Ｖ17はインタ
フェースケーブル１７の電圧波形である。
圧波形図、図５は本発明の実施例におけるインタフェー
スケーブルの電圧波形図である。図において、Ｖ15はイ
ンタフェースケーブル１５（図１）の電圧波形、Ｖ16は
インタフェースケーブル１６の電圧波形、Ｖ17はインタ
フェースケーブル１７の電圧波形である。
【００２６】従来のインタフェース回路においては、タ
イミングｔ１においてインタフェースケーブル１６を接
続し、タイミングｔ２においてインタフェースケーブル
１５を接続すると、インタフェースケーブル１７の電
圧、すなわち、シグナルグラウンドＳＧ２の電圧が＋５
〔Ｖ〕より高くなってしまう。一方、本発明のインタフ
ェース回路においては、タイミングｔ１においてインタ
フェースケーブル１６を接続し、タイミングｔ２におい
てインタフェースケーブル１５を接続しても、インタフ
ェースケーブル１７の電圧、すなわち、シグナルグラウ
ンドＳＧ２の電圧が＋５〔Ｖ〕より高くなることはな
い。
イミングｔ１においてインタフェースケーブル１６を接
続し、タイミングｔ２においてインタフェースケーブル
１５を接続すると、インタフェースケーブル１７の電
圧、すなわち、シグナルグラウンドＳＧ２の電圧が＋５
〔Ｖ〕より高くなってしまう。一方、本発明のインタフ
ェース回路においては、タイミングｔ１においてインタ
フェースケーブル１６を接続し、タイミングｔ２におい
てインタフェースケーブル１５を接続しても、インタフ
ェースケーブル１７の電圧、すなわち、シグナルグラウ
ンドＳＧ２の電圧が＋５〔Ｖ〕より高くなることはな
い。
【００２７】ところで、前記オプション装置１２におい
て発生させられたクロック等の電流はインタフェースケ
ーブル１７を介してシグナルグラウンドＳＧ１に流れる
ようになっているが、その時インタフェースケーブル１
７が放射ノイズを発生させてしまう。そこで、通常、オ
プション装置１２には放射ノイズの発生を抑制するため
の対策が採られている。
て発生させられたクロック等の電流はインタフェースケ
ーブル１７を介してシグナルグラウンドＳＧ１に流れる
ようになっているが、その時インタフェースケーブル１
７が放射ノイズを発生させてしまう。そこで、通常、オ
プション装置１２には放射ノイズの発生を抑制するため
の対策が採られている。
【００２８】本実施例においては、シグナルグラウンド
ＳＧ２とフレームグラウンドＦＧ２との間は短絡される
のではなく、両者間にダイオードＤが配設される。した
がって、コネクタを連結した後においては、ダイオード
Ｄが有する小さな抵抗成分によって電流はインタフェー
スケーブル１７を介して通常ルートに戻る。その結果、
放射ノイズの発生を抑制するための対策に悪影響を及ぼ
すことがない。
ＳＧ２とフレームグラウンドＦＧ２との間は短絡される
のではなく、両者間にダイオードＤが配設される。した
がって、コネクタを連結した後においては、ダイオード
Ｄが有する小さな抵抗成分によって電流はインタフェー
スケーブル１７を介して通常ルートに戻る。その結果、
放射ノイズの発生を抑制するための対策に悪影響を及ぼ
すことがない。
【００２９】なお、本発明は前記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々変形させるこ
とが可能であり、これらを本発明の範囲から排除するも
のではない。
のではなく、本発明の趣旨に基づいて種々変形させるこ
とが可能であり、これらを本発明の範囲から排除するも
のではない。
【００３０】
【発明の効果】以上詳細に説明したように、本発明によ
れば、インタフェース回路においては、それぞれ電圧出
力側端子及び基準電位側端子を備えた複数の直流電源を
有し、各直流電源の基準電位側端子が共通に接続されて
第１のシグナルグラウンドを構成する第１の装置と、そ
れぞれ該第１の装置の各直流電源に対応し、かつ、電圧
入力側端子及び基準電位側端子を備えた負荷を有し、各
負荷の基準電位側端子が共通に接続されて第２のシグナ
ルグラウンドを構成する第２の装置とを有するととも
に、前記第１、第２の装置が、コネクタを介して、対応
する前記電圧出力側端子と電圧入力側端子とを接続し、
かつ、前記第１のシグナルグラウンドと第２のシグナル
グラウンドとを接続することによって連結されるように
なっている。そして、前記第１の装置は第２の装置のフ
レームグラウンドに接続される。また、前記第１のシグ
ナルグラウンドは第１の装置のフレームグラウンドに接
続される。そして、前記第２のシグナルグラウンドは、
第２の装置のフレームグラウンドに、アノード側を第２
のシグナルグラウンド側と、カソード側を第２の装置の
フレームグラウンド側と接続されたダイオードを介して
接続される。
れば、インタフェース回路においては、それぞれ電圧出
力側端子及び基準電位側端子を備えた複数の直流電源を
有し、各直流電源の基準電位側端子が共通に接続されて
第１のシグナルグラウンドを構成する第１の装置と、そ
れぞれ該第１の装置の各直流電源に対応し、かつ、電圧
入力側端子及び基準電位側端子を備えた負荷を有し、各
負荷の基準電位側端子が共通に接続されて第２のシグナ
ルグラウンドを構成する第２の装置とを有するととも
に、前記第１、第２の装置が、コネクタを介して、対応
する前記電圧出力側端子と電圧入力側端子とを接続し、
かつ、前記第１のシグナルグラウンドと第２のシグナル
グラウンドとを接続することによって連結されるように
なっている。そして、前記第１の装置は第２の装置のフ
レームグラウンドに接続される。また、前記第１のシグ
ナルグラウンドは第１の装置のフレームグラウンドに接
続される。そして、前記第２のシグナルグラウンドは、
第２の装置のフレームグラウンドに、アノード側を第２
のシグナルグラウンド側と、カソード側を第２の装置の
フレームグラウンド側と接続されたダイオードを介して
接続される。
【００３１】この場合、前記第１の装置の直流電源がオ
ンの状態において、第１の装置と第２の装置とをコネク
タを介して連結する際に、第１、第２のシグナルグラウ
ンドが接続される前に直流電源の電圧が第２の装置に印
加されると、直流電源からの電流はコンデンサからダイ
オードを介して第２の装置のフレームグラウンドに流
れ、第１の装置内において第１のシグナルグラウンドに
接続される。したがって、負荷にマイナス電圧が印加さ
れることがなくなるので、前記負荷を破壊されるのを防
止することができる。
ンの状態において、第１の装置と第２の装置とをコネク
タを介して連結する際に、第１、第２のシグナルグラウ
ンドが接続される前に直流電源の電圧が第２の装置に印
加されると、直流電源からの電流はコンデンサからダイ
オードを介して第２の装置のフレームグラウンドに流
れ、第１の装置内において第１のシグナルグラウンドに
接続される。したがって、負荷にマイナス電圧が印加さ
れることがなくなるので、前記負荷を破壊されるのを防
止することができる。
【００３２】また、前記第２の装置において第２のシグ
ナルグラウンドとフレームグラウンドとの間は短絡され
るのではなく、両者間にダイオードが配設される。した
がって、コネクタを連結した後においては、ダイオード
が有する小さな抵抗成分によって、電流の流れはコネク
タのインタフェースケーブルを介する通常ルートに戻
る。その結果、放射ノイズの発生を抑制するための対策
に悪影響を及ぼすことがない。
ナルグラウンドとフレームグラウンドとの間は短絡され
るのではなく、両者間にダイオードが配設される。した
がって、コネクタを連結した後においては、ダイオード
が有する小さな抵抗成分によって、電流の流れはコネク
タのインタフェースケーブルを介する通常ルートに戻
る。その結果、放射ノイズの発生を抑制するための対策
に悪影響を及ぼすことがない。
【図１】本発明の実施例におけるプリンタ装置とオプシ
ョン装置とを接続するインタフェース回路の一部を示す
回路図である。
ョン装置とを接続するインタフェース回路の一部を示す
回路図である。
【図２】従来のプリンタ装置とオプション装置とを接続
するインタフェース回路の一部を示す回路図である。
するインタフェース回路の一部を示す回路図である。
【図３】従来のプリンタ装置とオプション装置との接続
状態を示す図である。
状態を示す図である。
【図４】従来のインタフェースケーブルの電圧波形図で
ある。
ある。
【図５】本発明の実施例におけるインタフェースケーブ
ルの電圧波形図である。
ルの電圧波形図である。
２１、２２ 負荷 Ｄ ダイオード Ｅ１、Ｅ２ 電源 Ｃ２、Ｃ４ 電解コンデンサ ＦＧ１、ＦＧ２ フレームグラウンド ＳＧ１、ＳＧ２ シグナルグラウンド
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02J 1/00 G06F 1/00
Claims (2)
- 【請求項１】 それぞれ電圧出力側端子及び基準電位側
端子を備えた複数の直流電源を有し、各直流電源の基準
電位側端子が共通に接続されて第１のシグナルグラウン
ドを構成する第１の装置と、それぞれ該第１の装置の各
直流電源に対応し、かつ、電圧入力側端子及び基準電位
側端子を備えた負荷を有し、各負荷の基準電位側端子が
共通に接続されて第２のシグナルグラウンドを構成する
第２の装置とを有するとともに、前記第１、第２の装置
が、コネクタを介して、対応する前記電圧出力側端子と
電圧入力側端子とを接続し、かつ、前記第１のシグナル
グラウンドと第２のシグナルグラウンドとを接続するこ
とによって連結されるインタフェース回路において、 （ａ）前記第１の装置は第２の装置のフレームグラウン
ドに接続され、 （ｂ）前記第１のシグナルグラウンドは第１の装置のフ
レームグラウンドに接続され、 （ｃ）前記第２のシグナルグラウンドは、第２の装置の
フレームグラウンドに、アノード側を第２のシグナルグ
ラウンド側と、カソード側を第２の装置のフレームグラ
ウンド側と接続されたダイオードを介して接続されるこ
とを特徴とするインタフェース回路。 - 【請求項２】 前記第２の装置の各電圧入力側端子と第
２のシグナルグラウンドとの間には、それぞれ各負荷と
並列にバイパスコンデンサが接続される請求項１に記載
のインタフェース回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14471594A JP3316088B2 (ja) | 1994-06-27 | 1994-06-27 | インタフェース回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14471594A JP3316088B2 (ja) | 1994-06-27 | 1994-06-27 | インタフェース回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0819176A JPH0819176A (ja) | 1996-01-19 |
| JP3316088B2 true JP3316088B2 (ja) | 2002-08-19 |
Family
ID=15368620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14471594A Expired - Fee Related JP3316088B2 (ja) | 1994-06-27 | 1994-06-27 | インタフェース回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3316088B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6066822B2 (ja) * | 2013-05-08 | 2017-01-25 | 三菱電機株式会社 | グラウンド構造、制御装置、及び制御システム |
| JP6788806B2 (ja) * | 2017-09-22 | 2020-11-25 | 京セラドキュメントソリューションズ株式会社 | 画像形成装置 |
-
1994
- 1994-06-27 JP JP14471594A patent/JP3316088B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0819176A (ja) | 1996-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE37738E1 (en) | Simple and efficient switching regulator for fast transient loads such as microprocessors | |
| US5675467A (en) | Circuit mounting unit | |
| US11487338B2 (en) | Voltage-following series power supply circuit, and hash board and computing device applied thereto | |
| US6998829B2 (en) | Soft start precharge circuit for DC power supply | |
| US6087862A (en) | Power MOSFET including internal power supply circuitry | |
| JP3316088B2 (ja) | インタフェース回路 | |
| JP3438803B2 (ja) | 電源ノイズ除去方法及び半導体装置 | |
| JPH05181983A (ja) | 共通バイアス回路 | |
| JP4575542B2 (ja) | 液晶駆動回路 | |
| JPS59180710A (ja) | 充放電回路 | |
| EP1596267A1 (en) | Voltage regulator feedback protection method and apparatus | |
| JP3536443B2 (ja) | ノイズ低減装置 | |
| JP3555116B2 (ja) | 過電圧保護回路 | |
| KR100487502B1 (ko) | 트리플 와이어 본딩을 이용한 마이크로컴퓨터 | |
| JP2792478B2 (ja) | 活線挿抜回路 | |
| US6433610B1 (en) | Current clamp circuit | |
| JPH01223360A (ja) | 電圧監視回路 | |
| JP2512521Y2 (ja) | 電子機器ユニット | |
| JP2989276B2 (ja) | Ｉｃ回路 | |
| JP3223647B2 (ja) | 半導体集積回路装置 | |
| JP3147145B2 (ja) | 低電圧ｉｃ用電源回路 | |
| JP2910207B2 (ja) | 電源装置 | |
| KR200159809Y1 (ko) | 전원 안정화회로를 위한 워밍업회로 | |
| JPH05327244A (ja) | 活線挿抜保護回路 | |
| JPS60250419A (ja) | 定電圧電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020528 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090607 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100607 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100607 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110607 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110607 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120607 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130607 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |