JP3315134B2

JP3315134B2 - 多トラック位相同期装置

Info

Publication number: JP3315134B2
Application number: JP25289091A
Authority: JP
Inventors: 輝実高師; 一則岩渕
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1991-09-05
Filing date: 1991-09-05
Publication date: 2002-08-19
Anticipated expiration: 2017-08-19
Also published as: JPH0562366A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータの外部記
憶装置としての磁気テープ装置のような多トラックでデ
ータの記録再生を行なう磁気記録再生装置（以下、多ト
ラック磁気記録再生装置という）の再生系に用いて好適
な多トラック位相同期回路に関する。

【０００２】

【従来の技術】従来、コンピュータの外部記憶装置とし
ての磁気テープ装置等、磁気テープに多数のトラックを
形成し、各トラック毎に磁気ヘッドを設けて情報の記録
再生を行なうようにした多トラック磁気記録再生装置に
おいては、各トラック毎に記録・再生回路が設けられて
おり、近年のトラック数の増加などによる大容量化に伴
って回路規模の増大が問題となっている。これを受け
て、再生回路におけるクロック再生のための位相同期装
置としては、再生クロックの安定化を図りつつ回路規模
の小形化が強く望まれるようになった。

【０００３】かかる位相同期装置としては、従来、アナ
ログ方式とデジタル方式との２つの方式が知られてい
る。アナログ方式は、位相比較器がデジタル回路で、ま
た、ループフィルタやＶＣＯ（自動利得制御回路）がア
ナログ回路で夫々構成されるものであつて、ピークパル
スとＶＣＯの出力信号との位相差を制御量とし、位相差
＝”０”になるようにＶＣＯの制御電圧を設定するもの
である。これに対して、デジタル方式は、例えば特開昭
６１−１２１５３０号公報に開示されているように、反
転回路、クロック発生回路及びカウンタ回路がデジタル
回路で構成されるものであって、ピークパルスの変化点
を検出し、その変化点で基準クロックの計数をリセット
するようにして再生クロックを生成するものである。

【０００４】これら従来の位相同期装置は、いずれも、
各トラック毎に設けられるものであるが、その回路構成
を工夫することによって回路の小形化を図り、装置全体
の回路規模の削減を図かるものであった。

【０００５】

【発明が解決しようとする課題】しかしながら、かかる
従来の多トラック位相同期装置は各トラック毎に設けら
れるものであつて、例え上記のようにその回路構成の工
夫して小形化を図ったとしても、装置全体の回路規模の
削減には限度があるし、また、回路規模の小形化に伴う
性能の低下の問題については配慮されていなかつた。

【０００６】本発明の第１の目的は、かかる問題を解消
し、回路規模の削減を図った多トラック位相同期装置を
提供することにある。

【０００７】本発明の第２の目的は、ピークシフト誤差
を抑圧し、高性能化を図った多トラック位相同期装置を
提供することにある。

【０００８】本発明の第３の目的は、引込み時間の短縮
を図った多トラック位相同期装置を提供することにあ
る。

【０００９】本発明の第４の目的は、他のトラック情報
が欠落したときでも、再生クロックを生成することがで
きるようにした多トラック位相同期装置を提供すること
にある。

【００１０】

【課題を解決するための手段】上記第１の目的を達成す
るために、本発明は、同時に再生されるＮ個のトラック
のうちの１つのトラックｉ（但し、ｉ＝１、２、……、
Ｎ）からの再生信号ｉのピークパルスｉから、該再生信
号ｉの再生クロックｉを生成する位相同期手段と、該ト
ラックｉ以外のトラックｊ（但し、ｊ＝１、２、……、
Ｎであって、ｊ≠ｉ）の再生信号ｊのピークパルスｊと
該ピークパルス以外の少なくとも１つのピークパルスｉ
との位相差を検出する位相差検出手段と、該再生クロッ
クｉを遅延して位相が異なる複数のパルスを生成する遅
延手段と、該位相差検出手段の位相差検出出力に応じて
該再生クロックｉと該遅延手段の出力パルスとのいずれ
か１つを再生信号ｊの再生クロックｊとして選択する選
択手段とを備える。

【００１１】上記第２の目的を達成するために、本発明
は、上記ピークパルスｊの位相に応じて上記少なくとも
１つのピークパルスｉの位相を補正する位相補正手段
と、パルス発生手段と、該位相補正手段の出力パルスと
該パルス発生手段の出力パルスとの位相差を検出する第
１の位相差検出手段と、上記ピークパルスｊと該パルス
発生手段の出力パルスとの位相差を検出する第２の位相
差検出手段と、該第１、第２の位相差検出手段の位相差
検出出力のうちの小さい方を選択して該パルス発生手段
の制御信号とする大小比較手段とを備え、該パルス発生
手段の出力パルスを上記再生信号ｊの再生クロックｊと
する。

【００１２】上記第３の目的を達成するために、本発明
は、上記ピークパルスｊの位相に応じて上記少なくとも
１つのピークパルスｉの位相を補正する位相補正手段
と、該位相補正手段の出力パルスと上記ピークパルスｊ
とを論理和演算する演算手段と、パルス発生手段と、該
演算手段の出力パルスと該パルス発生手段の出力パルス
との位相差を検出し位相差検出出力を該パルス発生手段
の制御信号とする位相差検出手段とを備え、該パルス発
生手段の出力パルスを上記再生信号ｊの再生クロックｊ
とする。

【００１３】上記第４の目的を達成するために、本発明
は、ピークパルスｉとピークパルスｊとの位相差を検出
する位相差検出手段と、再生クロックｉを遅延して位相
が異なる複数のパルスを生成する遅延手段と、該位相差
検出手段の位相差検出出力に応じて再生クロックｉと該
遅延手段の出力パルスとのいずれか１つを再生信号ｊの
再生クロックｊとして選択する選択手段とを備えた上記
構成において、上記トラックｊの欠落によるピークパル
スｊの消失等の異常を検出する異常検出手段と、該異常
検出手段による該異常なピークパルスの検出によって該
選択手段の選択状態をそのまま保持する保持手段とを設
ける。

【００１４】また、上記第４の目的を達成するために、
本発明は、上記トラックｉの欠落によるピークパルスｉ
の消失等の異常を検出する異常検出手段と、該異常検出
手段による該異常なピークパルスの検出によって上記ピ
ークパルスｉの代わりに上記ピークパルスｉ以外の少な
くとも１つのピークパルスｊを上記位相同期手段に供給
する選択手段とを設ける。

【００１５】

【作用】上記第１の目的を達成するための発明では、位
相同期手段でピークパルスｉから再生クロックｉが生成
される。ピークパルスｊはピークパルスｉに対して一定
の時間差であり、位相差検出手段でこの時間差が得られ
る。選択手段で選択されたパルスはピークパルスｉもし
くは遅延手段の出力パルスのうちのピークパルスｉから
この時間差だけずれたパルスであり、従って、この選択
手段の出力パルスは再生信号ｊの再生クロックｊとな
る。このように、再生クロックの生成には位相同期手段
を用いるが、他の再生クロックｊの生成には位相差検出
手段や遅延手段、選択手段からなる簡単な構成の回路を
用いることができ、多トラック位相同期装置の回路規模
の削減が達成できる。

【００１６】上記第２の目的を達成するための発明で
は、ピークパルスｉ、ｊにピークシフトがあつても、ピ
ークパルスｉの位相がピークパルスｊの位相に応じて補
正され、これらピークパルスｊ、位相補正されたピーク
パルスｉとパルス発生手段の出力パルスとの位相差の小
さい方で該パルス発生手段が制御されるので、該パルス
発生手段から得られる再生クロックｊに揺ぎが生ずるこ
とがなく、高性能化が達成できる。

【００１７】上記第３の目的を達成するための発明で
は、ピークパルスｊの位相に応じて、位相補正されたピ
ークパルスｉとピークパルスｊとの論理和処理によって
得られるパルスは元のピークパルスｉ、ｊよりも高い周
波数の信号となるので、位相同期手段のかかるパルスへ
の引込み時間は、ピークパルスｊの場合よりも短かくな
る。

【００１８】上記第４の目的を達成するための発明で
は、ピークパルスｊの欠落しているときには、選択手段
がその直前に選択していた遅延回路の出力パルスをその
まま選択するから、この不要ノイズによって再生クロッ
クｊが乱れることはない。また、ピークパルスｉに不要
ノイズが混入しているときには、このピークパルスｉに
対して時間差はあるが、ピークパルスｊで位相同期手段
が動作するから、再生クロックｉが乱れることがない。

【００１９】

【実施例】以下、本発明の実施例を図面を用いて説明す
る。図１は磁気テープ装置を例とする本発明による多ト
ラック位相同期装置の一実施例を示すブロック図であっ
て、１は磁気テープ、２は磁気ヘッド、３、４はＡＧＣ
（自動利得制御）回路、５、６はピークパルス生成回
路、７は位相差検出回路、８はフィルタ、９はＶＣＯ
（電圧制御発振器）、１０は位相差検出回路、１１は平
均化回路、１２は遅延回路、１３は選択回路である。

【００２０】同図において、磁気テープ１にはトラック
１、トラック２の２つのトラツクが形成され、夫々のト
ラツクで磁気ヘッド２により情報信号の書込み、読出し
が行なわれる。かかる情報信号の書込み、読出しについ
て図２により説明する。

【００２１】同図において、例えば図３（ａ）に示すよ
うな、トラツク１に書き込まれる情報信号（以下、トラ
ック１書込み信号という）は磁気ヘッド２に供給され、
磁気テープ１のトラック１に書き込まれる。このトラッ
ク１書込み信号とクロックの位相が一致した、例えば図
３（ｂ）に示すようなトラツク２に書き込まれる情報信
号（以下、トラック２書込み信号という）は、遅延回路
１５で一定時間Δｔだけ遅延された後、磁気ヘッド２に
供給されて磁気テープ１のトラック２に書き込まれる。
この遅延回路１５により、トラック２書込み信号はトラ
ツク１書込み信号よりも時間Δｔ遅れて磁気テープ１に
書き込まれる。

【００２２】以上のような情報信号が磁気テープ１から
読み出されるときには、図３（ｃ）に示すように、トラ
ツク１から読み取られた情報信号（以下、トラック１読
取り信号という）も、また、図３（ｄ）に示すように、
トラツク２から読み取られた情報信号（以下、トラック
２読取り信号という）も、磁気ヘッド２の周波数特性で
もって高域が低下するため、それらの書込み信号の変化
点で緩やかなピークの波形の信号となる。トラツク２読
取り信号のピークはトラツク１読取り信号のピークより
も時間Δｔだけ遅れている。

【００２３】図１において、磁気ヘッド２からは図３
（ｃ）、（ｄ）に示すような波形のトラツク１読取り信
号、トラツク２読取り信号が得られる。かかるトラック
１読取り信号、トラック２読取り信号からピークを検出
してピークパルスを形成し、このピークパルスから再生
クロックを生成するのであるが、磁気テープ１上にほこ
りなどが付着していると、これによって電圧レベルが変
動し、精度良くピークを検出することができず、安定し
た再生クロックが得られない。そこで、磁気ヘッド２に
よつて得られたトラック１読取り信号、トラック２読取
り信号は、夫々、ＡＧＣ回路３、４に供給されて一定電
圧レベルの信号にされる。即ち、これらトラック１読取
り信号、トラック２読取り信号のピーク電圧レベルが一
定となる。

【００２４】ＡＧＣ回路３から出力されるトラック１読
取り信号はピークパルス生成回路５に供給され、そのピ
ークが検出されてピークパルスＰＫＡが生成される。同
様にして、ＡＧＣ回路４から出力されるトラック２読取
り信号はピークパルス生成回路６に供給され、そのピー
クが検出されてピークパルスＰＫＢが生成される。これ
らピークパルス生成回路５、６は入力信号を微分回路で
微分してそのピーク（図３（ａ）、（ｂ）での変化点）
を検出し、この微分回路の出力信号をゼロクロスコンパ
レータに供給することによってピークパルスＰＫＡ、Ｐ
ＫＢを形成する。

【００２５】ピークパルス生成回路５から出力されるピ
ークパルスＰＫＡは、上記の従来例等で知られているよ
うな位相差検出回路７、フィルタ８、ＶＣＯ９からなる
アナログ方式の位相同期回路に供給される。この位相同
期回路では、位相差検出回路７でトラック１読取り信号
（図４（ａ））のピークパルスＰＫＡ（図４（ｂ））と
ＶＣＯ９の出力信号ＣＫＡ（図４（ｃ））との位相差が
検出され、この位相差（図４（ｄ））はフィルタ８を通
って制御信号（図４（ｅ））としてＶＣＯ９に供給され
る。ピークパルスＰＫＡがＶＣＯ９の出力信号ＣＫＡよ
りも遅れるときには、位相比較回路７で検出される位相
差は負となり、この場合には、フィルタ８の出力信号が
上昇してＶＣＯ９の発振周波数が高くなる。これによっ
て、このＶＣＯ９の出力信号ＣＫＡの位相が進むことに
なる。これとは逆の場合には、フィルタ８の出力信号が
低下し、ＶＣＯ９の発振周波数が低くなってＶＣＯ９の
出力信号ＣＫＡの位相が遅れることになる。このように
して、ピークパルスＰＫＡとＶＣＯ９の出力信号ＣＫＡ
との位相差が小さくなるようにＶＣＯ９が制御され、最
終的には、ＶＣＯ９の発振周波数がピークパルスＰＫＡ
の周波数の整数倍と等しくなり、ＶＣＯ９の出力信号Ｃ
ＫＡはピークパルスＰＫＡに同期することになる。この
ＶＣＯ９の出力信号ＣＫＡがトラック１読取り信号の再
生クロックである。このようにして、トラック１読取り
信号のクロック（以下、トラツク１再生クロックとい
う）ＣＫＡが再生される。

【００２６】一方、ピークパルス生成回路６から出力さ
れるピークパルスＰＫＢは、位相検出回路１０におい
て、ピークパルスＰＫＡと位相比較され、これらの位相
差が検出される。このようにして検出される位相差は順
次平均化回路１１に供給されてこれらの平均化がなさ
れ、ピークパルスＰＫＡ、ＰＫＢの平均位相差が生成さ
れる。また、トラツク１再生クロックＣＫＡは遅延回路
１２と選択回路１３とに供給される。遅延回路１２はト
ラツク１再生クロックＣＫＡを遅延して互いに位相が異
なるパルスＣＫＡ１、ＣＫＡ２、ＣＫＡ３を出力し、選
択回路１３に供給する。この選択回路１３は、平均化回
路１１からの平均位相差に応じて、ＶＣＯ９からのトラ
ツク１再生クロックＣＫＡと遅延回路１２の出力パルス
ＣＫＡ１、ＣＫＡ２、ＣＫＡ３のいずれか１つを選択す
る。これらトラツク１再生クロックＣＫＡと遅延回路１
２の出力パルスＣＫＡ１、ＣＫＡ２、ＣＫＡ３のトラツ
ク再生クロックＣＫＡに対する位相は平均化回路１１か
らの平均位相差に応じたものであり、選択回路１３から
出力されるパルスＣＫＢはトラック１再生クロックＣＫ
ＡからピークパルスＰＫＡ、ＰＫＢの時間差だけずれた
パルスであって、ピークパルスＰＫＢに位相同期したト
ラック２読取り信号の再生クロックである。このように
して、トラック２読取り信号のクロック（以下、トラッ
ク２再生クロックという）ＣＫＢが再生される。

【００２７】図５は図１における位相差検出回路１０の
一具体例を示すブロック図であって、１６はＩＮＣ／Ｄ
ＥＣ（インクリメント／ディクリメント）信号生成回
路、１７はＵ／Ｄ（アップ／ダウン）カウンタ、１８は
オア回路、１９は立下りエッジ検出回路、２０はＤ−Ｆ
Ｆ（Ｄ型フリップフロップ回路）である。また、図６は
図５の各部の信号のタイミング関係を示す図であって、
図５に対応する信号には同一符号を付けている。

【００２８】図５、図６において、ピークパルス生成回
路５（図１）からのピークパルスＰＫＡとピークパルス
生成回路６（図１）からのピークパルスＰＫＢとはＩＮ
Ｃ／ＤＥＣ信号生成回路１６に供給される。ＩＮＣ／Ｄ
ＥＣ信号生成回路１６はピークパルスＰＫＡ、ＰＫＢ間
の位相差を検出し、ピークパルスＰＫＡがピークパルス
ＰＫＢよりも位相が進んでいるときには、その位相差に
等しい時間幅を有するＩＮＣ（インクリメント）信号を
発生し、ピークパルスＰＫＡがピークパルスＰＫＢより
も位相が遅れているときには、その位相差に等しい時間
幅を有するＤＥＣ（ディクリメント）信号を発生する。
かかるＩＮＣ／ＤＥＣ信号生成回路１６としては、モト
ローラ製ＭＣ４０４４などが使用可能である。

【００２９】ＩＮＣ／ＤＥＣ信号生成回路１６から出力
されるＩＮＣ信号及びＤＥＣ信号はオア回路１８を介し
て立下りエッジ検出回路１９に供給され、これらの立下
りエッジ（後エッジ）が検出されてこの立下りエッジの
タイミングで位相差出力クロックＣＫφが形成される。
また、Ｕ／Ｄカウンタ１７は、立下りエッジ検出回路１
９からの位相差出力クロックＣＫφ毎にリセットされ、
ＩＮＣ／ＤＥＣ信号生成回路１６がＩＮＣ信号を出力す
ると、その立上りエッジ（前エッジ）から基準クロック
ＣＫ０をアップカウントし、ＩＮＣ／ＤＥＣ信号生成回
路１６がＤＥＣ信号を出力すると、その立上りエッジ
（前エッジ）から基準クロックＣＫ０をダウンカウント
する。Ｕ／Ｄカウンタ１７のカウント値ＮはＤ−ＦＦ２
０に位相差出力クロックＣＫφのタイミングでラッチさ
れる。位相差出力クロックＣＫφによるＵ／Ｄカウンタ
１７のリセットタイミングはＤ−ＦＦ２０でのラッチタ
イミングよりもわずかに遅らされる。従って、このＤ−
ＦＦ２０からはピークパルスＰＫＡ、ＰＫＢ間の位相差
Δφが得られる。位相差出力クロックＣＫφはＤ−ＦＦ
２０からの位相差Δφの出力タイミングを表している。

【００３０】図７は図１における平均化回路１１の一具
体例を示すブロック図であって、２１はＤ−ＦＦ、２２
は加算器、２３は乗算器である。また、図８はこの平均
化回路１１の平均化出力と図１における遅延回路１２、
選択回路１３の出力との関係を示す図である。

【００３１】図７において、図５でのＤ−ＦＦ２０から
の位相差Δφは、加算器２２でＤ−ＦＦ２１でのラッチ
データと加算された後、乗算器２３で０．５倍され、平
均化出力ΔφＡとして図１の選択回路１３に供給され
る。また、この平均化出力ΔφＡは、図５の立下りエッ
ジ検出回路１９からの位相差出力クロックＣＫφによ
り、Ｄ−ＦＦ２１にラッチされる。そして、Ｄ−ＦＦ２
１にラッチされた平均化出力ΔφＡが加算器２２で位相
差Δφと加算されることになり、従って、Ｄ−ＦＦ２１
には、前回までの位相差Δφの平均値が記憶されている
ことになる。

【００３２】ここで、図８において、図１での遅延回路
１２がトラック１再生クロックＣＫＡから、例えば、２
ｎｓｅｃずつ位相がずれたパルスＣＫＡ１、ＣＫＡ２、
ＣＫＡ３を出力するものとすると、例えばピークパルス
ＰＫＡ、ＰＫＢの位相差が５ｎｓｅｃのとき、図７の平
均化回路１１で生成される平均化出力ΔφＡは“２”ま
たは“３”となり、図１における選択回路１３は遅延回
路１２でトラック１再生クロックＣＫＡを４ｎｓｅｃま
たは６ｎｓｅｃ遅延されて得られる信号がトラック２再
生クロックＣＫＢとして選択される。図８では、平均化
出力ΔφＡが“２”となって選択回路１３が遅延回路１
２の出力信号ＣＫＡ２を選択し、次に平均化出力ΔφＡ
が“１”となつて選択回路１３が遅延回路１２の出力信
号ＣＫＡ１を選択して、夫々トラック１再生クロックＣ
ＫＢとすることを示している。

【００３３】以上のようにして、トラック１再生クロッ
クＣＫＡからトラック２再生クロックＣＫＢを生成する
ことができ、トラック２再生クロックＣＫＢを生成する
ための位相同期回路が不要となって、装置全体の回路規
模の削減が実現できる。

【００３４】なお、この実施例では、トラック１再生ク
ロックＣＫＡのみからトラツク２再生クロックＣＫＢを
生成するようにしたが、トラック２再生クロックＣＫＢ
以外の複数のトラック再生クロックからトラック２再生
クロツクＣＫＢを生成するようにしてもよい。

【００３５】図９は図１における位相差検出回路１０の
他の具体例を示すブロック図であって、２４は立上りエ
ッジ検出回路、２５１、２５２、……、２５（ｎ−１）
は遅延回路、２６１、２６２、２６３、……、２６ｎは
Ｄ−ＦＦ、２７は多数決論理回路、２８はアップカウン
タ、２９は乗算器、３０ａ、３０ｂはパルス幅検出回
路、３１は選択回路、３２は乗算器であり、図５に対応
する部分には同一符号を付けて重複する説明を省略す
る。また、図１０は図９に示す各信号のタイミング関係
を示す図である。

【００３６】図５に示した実施例はピークパルスＰＫ
Ａ、ＰＫＢ間の位相差を基準クロックＣＫ０を計数する
ことによって検出するものであって、このため、基本的
には基準クロックＣＫ０の周期以下の位相差を検出する
ことができないことになる。これに対し、図９に示すこ
の実施例では、基準クロックＣＫ０の周期以下の精度で
位相差検出を可能とし、基準クロックＣＫ０の周期をあ
まり短かくしなくとも、位相差検出の精度をさらに高め
ることができるようにしたものである。

【００３７】図９、図１０において、ＩＮＣ／ＤＥＣ生
成回路１６によってピークパルスＰＫＡ、ＰＫＢから形
成されたＩＮＣ信号はパルス幅検出回路３０ａに供給さ
れ、ＤＥＣ信号はこれと同じ構成のパルス幅検出回路３
０ｂに供給される。また、基準クロックＣＫ０もこれら
パルス幅検出回路３０ａ、３０ｂに供給される。

【００３８】パルス幅検出回路３０ａにおいては、ＩＮ
Ｃ信号がデータとしてＤ−ＦＦ２６１〜２６ｎに供給さ
れる。また、基準クロックＣＫ０はＤ−ＦＦ２６ｎのラ
ッチパルスとなるとともに、遅延回路２５（ｎ−１）、
……、２５２、２５１でもって順次Δｔずつ遅延され、
これら遅延回路２５（ｎ−１）、……、２５２、２５１
夫々から出力されるクロックがＤ−ＦＦ２６（ｎ−１）
（図示せず）、……、２６３、２６２、２６１のラッチ
パルスＤｎ、Ｄ（ｎ−１）、……、Ｄ３、Ｄ２、Ｄ１と
なる。ラッチパルスＤｎは基準クロックＣＫ０と同位相
である。従って、ｉ（ｉ＝１、２、……、ｎ）番目のＤ
−ＦＦ２６ｉには、ｉ番目の遅延回路２５ｉから出力さ
れるラッチパルスＤｉにより、ＩＮＣ信号がラッチされ
る。Ｄ−ＦＦ２６ｎには基準クロックＣＫ０のタイミン
グでのＩＮＣ信号のレベルがラッチされ、ｉ番目のＤ−
ＦＦ２６ｉにはこの基準クロックＣＫ０からΔｔ×（ｎ
−ｉ）ｎｓｅｃ遅れたタイミングでのＩＮＣ信号のレベ
ルがラツチされる。つまり、ＩＮＣ信号は、基準クロッ
クＣＫ０が入力されると、この基準クロックＣＫ０から
Δｔの時間間隔で順番にサンプリングされ、Ｄ−ＦＦ２
６ｎ、２６（ｎ−１）、……、２６３、２６２、２６１
の順にラッチされることになる。

【００３９】ここでは、この基準クロックＣＫ０の周期
を６０ｎｓｅｃとし、遅延回路２５１、２５２、……、
２５（ｎ−１）の遅延量Δｔは全て等しく１０ｎｓｅｃ
とする。従って、ｎ＝６であり、基準クロックＣＫ０が
入力されると、この基準クロックＣＫ０から１０ｎｓｅ
ｃの時間間隔でＩＮＣ信号がＤ−ＦＦ２６ｎ、２６（ｎ
−１）、……、２６３、２６２、２６１の順にラッチさ
れる。

【００４０】Ｄ−ＦＦ２６１、２６２、２６３、……、
２６ｎの出力Ｑ１、Ｑ２、Ｑ３、……、Ｑｎは多数決論
理回路２７に供給される。これら出力Ｑ１、Ｑ２、Ｑ
３、……、Ｑｎは、ＩＮＣ信号が立ち上がると“Ｈ”
（高レベル）となり、ＩＮＣ信号が立ち下がると“Ｌ”
（低レベル）となるが、ラッチパルスＤ１、Ｄ２、Ｄ
３、……、ＤｎのうちでＩＮＣ信号のエッジ後最もこれ
に近いラッチパルスＤｉでラッチされるＤ−ＦＦ２６ｉ
のＱ出力が、ＩＮＣ信号のエッジ後、最も早くレベル反
転する。

【００４１】多数決論理回路２７はＤ−ＦＦ２６１、２
６２、２６３、……、２６ｎに、これらを識別するため
に、“１”、“２”、“３”、…………、“ｎ”と番号
を設定しており、これら出力Ｑ１、Ｑ２、Ｑ３、……、
Ｑｎのレベル変化を監視し、ＩＮＣ信号のエッジ後出力
が最も早くレベル反転したＤ−ＦＦ２６ｉを判定する
と、このＤ−ＦＦ２６ｉを表わす番号“ｉ”を選択す
る。

【００４２】実際には、ＩＮＣ信号のエッジを検出する
ものではなく、ＩＮＣ信号のエッジが入力される前に出
力Ｑ１〜Ｑｎの全てのレベルが“Ｈ”または“Ｌ”と等
しくなった後、最初にレベル反転する出力Ｑ１がＩＮＣ
信号のレベル反転後最初にレベル反転した信号とする。

【００４３】いま、ｎ＝６、ＩＮＣ信号のパルス幅を１
００ｎｓｅｃとし、このＩＮＣ信号に対して、図１０に
示すように、６０ｎｓｅｃの周期の基準クロックＣＫ０
が入力されたとすると、ＩＮＣ信号の立上りエツジ後Ｄ
−ＦＦ２６１の出力Ｑ１が最初に立ち上がる。そこで、
多数決論理回路２７はＤ−ＦＦ２６１に対する番号
“１”を選択し、内部で記憶する。次にＩＮＣ信号が立
ち下がると、最初にＤ−ＦＦ２６３の出力Ｑ３が立ち下
がる。そこで、このことから多数決論理回路２７はこの
Ｄ−ＦＦ２６３を判定してこれに対する番号“３”を選
択し、この番号“３”と先に選択されて内部で記憶され
た番号“１”との差“３”−“１”＝“２”を求め、こ
れを出力情報ΔＮとして出力する。

【００４４】ところで、番号“ｊ”のＤ−ＦＦ２６ｊと
内部で記憶される番号“ｋ”のＤ−ＦＦ２６ｋとに供給
されるラッチパルスＤｊ、Ｄｋの時間差は｛（ｊ−ｋ）
×６０／ｎ｝ｎｓｅｃである。ｊ＝ｋでないときには、
ＩＮＣ信号のパルス幅は基準クロックＣＫ０の周期の整
数倍ではなく、この基準クロックＣＫ０の周期の整数倍
から上記の時間差は（ｊ−ｋ）×６０／６ｎｓｅｃだけ
異なることになる。すなわち、いま、ｊ≧ｋとすると、
ＩＮＣ信号のパルス幅（ｎｓｅｃ）は、（基準クロックＣＫ０の周期の整数倍）−（ｊ−ｋ）×
６０／６となる。この式の第２項は出力情報ΔＮを乗算器２９で
１／ｎ（ｎ＝６）倍することによって得られる。

【００４５】上記式の第１項はアップカウンタ２８が基
準クロックＣＫ０をアップカウントすることによって得
られる。このアップカウンタ２８はオア回路１８の出力
信号が“Ｌ”の期間でクリアされ続け、これが“Ｈ”に
なると、基準クロックＣＫ０をカウントアップする。そ
のカウント値Ｎが乗算器２９の（ｊ−ｋ）／６の値の出
力で減算され、選択回路３１に供給される。このカウン
ト値Ｎが上記式の第１項における整数であって、このカ
ウント値Ｎに６０ｎｓｅｃを乗じた値が上記式の第１項
である。

【００４６】パルス幅検出回路３０ｂも、ＤＥＣ信号に
ついて、パルス幅検出回路３０ａと同様であり、このＤ
ＥＣ信号のパルス幅を表わす情報が出力される。この情
報は乗算器３２で−１倍され、選択回路３１に供給され
る。この選択回路３１は、例えば、ＤＥＣ信号の立上り
エッジからパルス幅検出回路３０ｂの出力情報を選択し
始め、ＤＥＣ信号の立下りエッジから少なくとも基準ク
ロックＣＫ０の１周期分遅れてパルス幅検出回路３０ｂ
の出力情報を選択し始める。ＤＥＣ信号が“Ｌ”のと
き、選択回路３１はパルス幅検出回路３０ａの出力情報
を選択する。

【００４７】選択回路３１で選択された情報はＤ−ＦＦ
２０に供給され、立下りエッジ検出回路１９からの立下
りエッジパルスによってラッチされる。この立下りエッ
ジパルスはオア回路１８の出力信号の立下りエッジより
わずかに遅らされており、これにより、パルス幅検出回
路３０ａ、３０ｂの出力情報からＩＮＣ信号、ＤＥＣ信
号のパルス幅を正しく表わす情報が抽出されてＤ−ＦＦ
２０にラッチされる。立下りエッジ検出回路１９からの
立下りエッジパルスの上記遅れ時間は、図１０に示す例
の場合、１０ｎｓｅｃを越えていればよい。

【００４８】そこで、図１０に示すように、ＩＮＣ信号
のパルス幅が１００ｎｓｅｃである場合、ｊ＝“３”、
ｋ＝“１”であって、カウント値Ｎ＝２であるから、上
記式により、２×６０−（“３”−“１”）×６０／６
＝１２０−２０＝１００ｎｓｅｃということになる。

【００４９】以上のように、この実施例では、基準クロ
ックＣＫ０の周期が長くても、遅延回路２５１、２５
２、……、２５ｎの遅延時間単位でピークパルスＰＫ
Ａ、ＰＫＢの位相差が検出可能であり、位相差検出の精
度が高まる。

【００５０】なお、遅延回路の使用個数は上記に限らず
任意とすることができる。この使用個数が多い程位相差
検出の精度が高まることはいうまでもない。また、遅延
回路の使用個数を２のべき乗個になるようにし、それら
の遅延時間及び基本クロックＣＫ０の周期を適宜選ぶこ
とにより、乗算器２９での乗算をビットシフトで行わせ
ることができ、回路構成の大幅な削減が可能となる。

【００５１】図１１は本発明による多トラツク位相同期
装置の他の実施例の要部を示すブロック図であつて、３
３は位相補正回路、３４ａ、３４ｂは位相差検出回路、
３５は大小比較回路、３６はフィルタ、３７はＶＣＯで
ある。この実施例は、磁気ヘッド２の再生信号に符号間
干渉が生じてピークシフトがあっても、精度良く再生ク
ロックが得られるようにしたものである。

【００５２】図１１において、位相差検出回路３４ａ、
３４ｂは図１における位相差検出回路７と同様のもので
あり、また、フィルタ３５、ＶＣＯ３６も図１における
フィルタ８、ＶＣＯ９と同様のものである。ピークパル
スＰＫＢは直接位相差検出回路３４ｂに供給され、ピー
クパルスＰＫＡは位相補正回路３３で、図１３に示すよ
うに、トラック間の遅延量が補正されて位相差検出回路
３４ａに供給される。位相差検出回路３４ａではこの位
相補正されたピークパルスＰＫＡ´とＶＣＯ３７の出力
信号とが位相比較され、その位相差が出力される。ま
た、位相差検出回路３４ｂではピークパルスＰＫＢとＶ
ＣＯ３７の出力信号とが位相比較され、その位相差が出
力される。大小比較回路３５はこれら位相差検出出力Δ
φａ、Δφｂの大小を比較し、絶対値が小さい方の位相
差検出出力を選択して出力する。この位相差はフィルタ
３６を通り、制御電圧としてＶＣＯ３７に供給される。
これにより、ＶＣＯ３７からは、位相補正回路３３から
のピークパルスＰＫＡもしくは入力されたピークパルス
ＰＫＢのいずれかに同期したトラック２再生クロックＣ
ＫＢが得られる。

【００５３】位相補正回路３３はトラック間の遅延量を
補正するものであって、ピークパルスＰＫＡ、ＰＫＢか
らピークパルスＰＫＡの位相のシフト量を求め、トラッ
ク間の遅延量をキャンセルする。そこで、ピークパルス
ＰＫＢに符号間干渉によるシフトがあるとすると、図１
３に示すように、ピークパルスＰＫＡが位相補正されて
ピークパルスＰＫＡ´となるため、ピークパルスＰＫＢ
の符号間干渉でシフトされた部分では、位相差検出回路
３４ａの位相差検出出力Δφａが例えば“０”であると
き、位相差検出回路３４ｂの位相差検出出力Δφｂが例
えば“−２”と絶対値が大きくなり、大小比較回路３５
は小さい方の位相差検出出力Δφａを選択することにな
る。従って、大小比較回路３５の出力Δφｃには大きな
変化がなく、ＶＣＯ３７は安定に動作し、トラック２再
生クロックＣＫＢの揺らぎを抑えて高精度化が図れる。
逆に、ピークパルスＰＫＡに符号間干渉によるシフトが
あって、同様にして位相補正回路３３でピークパルスＰ
ＫＡが位相補正された場合には、位相差検出回路３４ｂ
の位相差検出出力Δφｂの方が絶対値が小さいので、こ
れが大小比較回路３５で選択される。従って、同様の効
果が得られることになる。

【００５４】図１２は図１１における位相補正回路３３
の一具体例を示すブロック図であって、３８は位相差検
出回路、３９は平均化回路、４０は遅延回路、４１は選
択回路である。この具体例において、これら位相差検出
回路３８、平均化回路３９、遅延回路４０、選択回路４
１は、夫々、図１における位相差検出回路１０、平均化
回路１１、遅延回路１２、選択回路１３と同じものであ
って、これらによる回路と同様な効果が得られる。但
し、図１では遅延回路１２がトラック１再生クロックＣ
ＫＡを遅延するのに対し、図１２では、ピークパルスＰ
ＫＡを遅延する。このように、ピークパルスＰＫＡ、Ｐ
ＫＢ間の位相差を平均化して選択回路４１を制御するも
のであるから、ピークパルスＰＫＡ´とピークパルスＰ
ＫＢとの位相がほぼ同相となるように、ピークパルスＰ
ＫＡ´の位相が設定される。

【００５５】図１４は本発明による多トラツク位相同期
装置のさらに他の実施例の要部を示すブロック図であつ
て、４２はオア回路、４３は位相差検出回路であり、図
１１に対応する部分には同一符号を付けて重複する説明
を省略する。また、図１５はテープパターンと図１４に
おける各部の信号のタイミング関係を示す図であって、
図１４に対応する信号には同一符号を付けている。

【００５６】磁気テープ装置では、図１５（ａ）に示す
ように、データ記録間にＩＢＧ（ＩｎｔｅｒｎａｌＢ
ｌｏｃｋＧａｐ）と呼ばれるギャップが設けられてお
り、かかるＩＢＧでは、夫々のトラック１、２に互いに
異なる特定の周波数の信号が記録されている。従って、
トラック１、２からかかる周波数の記録信号が同時に再
生されるとき、この再生領域がＩＢＧであるということ
になる。例えば、トラック１が“ＡＬＬ１”パターン、
トラック２が“ＴＯＮＥ”パターン（“ＡＬＬ１”の６
分周）の組み合わせのとき、かかるパターンの記録領域
がＩＢＧ領域であることを示している。図１５に示すピ
ークパルスＰＫＡ、ＰＫＢはこのＩＢＧ領域のものであ
る。

【００５７】図１４において、ピークパルスＰＫＡは位
相補正回路３３でもつてピークパルスＰＫＢによって位
相が補正され、ピークパルスＰＫＢとともにオア回路４
２を介して位相差検出回路４３に供給される。この位相
差検出回路４３ではオア回路４２の出力パルスとＶＣＯ
３７の出力パルスとが位相比較され、その位相差検出出
力がフィルタ３６を介してＶＣＯ３７に供給される。

【００５８】ここで、ＩＢＧ領域での位相同期回路の引
込みを考えた場合、“ＡＬＬ１”パターンでは、“ＴＯ
ＮＥ”パターンに比べて比較すべきピークパルスの数が
多いため、“ＡＬＬ１”パターンの方が“ＴＯＮＥ”パ
ターンよりも引込み時間が短かい。しかし、図１４に示
す構成の位相同期回路では、ピークパルスＰＫＡが位相
補正回路３３で上記のように位相補正されているため、
ＩＢＧ領域において、“ＴＯＮＥ”パターンのトラック
２でも“ＡＬＬ１”パターンのトラック１と同様の引込
み時間で引込みが完了し、“ＴＯＮＥ”パターンである
トラック２の引込み時間を短縮することができる。

【００５９】磁気テープ１に欠陥等がなく、ピークパル
スＰＫＡに欠落が生じない場合には、図１６に示すよう
に、位相補正回路３３で位相補正されたピークパルスＰ
ＫＡのみを位相差検出回路４３に供給するようにしても
よい。この場合には、図１４に示した実施例よりも構成
を簡略化できて、これと同様の効果が得られる。

【００６０】図１７は本発明による多トラツク位相同期
装置のさらに他の実施例の要部を示すブロック図であつ
て、４４はラッチ回路、４５はピークパルス検出回路で
あり、図１に対応する部分には同一符号を付けて重複す
る説明を省略する。図１８は図１７における各部の信号
のタイミング関係を示す図であり、図１７に対応する信
号には同一符号を付けている。

【００６１】この実施例は磁気テープ１のトラック欠陥
等によるトラック２再生クロックＣＫＢの生成手段の誤
動作を防止するようにしたものである。図１に示した実
施例では、磁気テープ１でのトラック欠陥等によつてピ
ークパルスＰＫＢが欠落したり、雑音等の混入して不要
なパルスが発生したりすると、位相差検出回路１０で長
時間ピークパルスＰＫＡ、ＰＫＢ間の位相差が検出され
なくなるし、また、不要なパルスによって誤った位相差
検出出力が発生してしまう。図１７に示す実施例はかか
る問題を解消するものである。

【００６２】同図において、通常、ラッチ回路４４は平
均化回路１１からの平均位相差をそのまま通して選択回
路１３に供給する。ピークパルス検出回路４５は、ピー
クパルスＰＫＢの周期を監視することにより、ピークパ
ルスＰＫＢの欠落や雑音等による不要パルスを検出す
る。いま、ピークパルスＰＫＢの周期をＴＢとし、図１
８に示すように、時間ＴＢ毎にピークパルスＰＫＢが入
力されているとすると、ピークパルス検出回路４５の出
力は“Ｈ”に保持されるが、ピークパルスＰＫＢ後時間
ＴＢが経過しても次のピークパルスＰＫＢが検出されな
かった場合には、あるいは時間ＴＢが経過しないうちに
次のピークパルスＰＫＢが検出される場合には、ピーク
パルス検出回路４５の出力は”Ｌ”となる。ピークパル
ス検出回路４５の出力が“Ｌ”となると、このときの平
均化回路１１の平均位相差がラッチ回路４４に保持され
る。この保持された平均位相差によって選択回路１３が
制御される。再び時間ＴＢの間隔でピークパルスＰＫＢ
が入力されると、ピークパルス検出回路４１の出力が
“Ｈ”になる。

【００６３】ここで、平均化回路１１は図７に示した構
成をなしている。また、上記のようにピークパルスＰＫ
Ｂに欠落や雑音等による不要パルスが混入されていると
きには、位相差検出回路１０から誤った位相差出力が発
生する。従って、平均化回路１１はこの誤った位相差出
力も含めて位相差出力を平均化する。これによる平均位
相差は図７に示したＤ−ＦＦ２１に保持されることにな
る。そこで、ピークパルス検出回路４５の出力が上記の
ように“Ｈ”になると、図７に示したＤ−ＦＦ２１がク
リアされ、ピークパルスＰＫＢでの欠落や不要ノイズに
よる平均化回路１１での誤った平均位相差がクリアされ
て、新たな正しい平均位相差が平均化回路１１から出力
されるようにする。

【００６４】この結果、選択回路１３は、ピークパルス
ＰＫＢに欠落や雑音等があると、その直前に選択してい
た遅延回路１２の出力パルスをそのまま選択し続けるこ
とになり、ピークパルスＰＫＢ中の不要ノイズに影響さ
れず、正しい動作を行なう。

【００６５】図１９は本発明による多トラツク位相同期
装置のさらに他の実施例の要部を示すブロック図であつ
て、４６は選択回路、４７はピークパルス検出回路であ
り、図１に対応する部分には同一符号を付けて重複する
説明を省略する。この実施例は磁気テープ１のトラック
欠陥等によるトラック１再生クロックＣＫＡの生成手段
の誤動作を防止するようにしたものである。図１に示し
た実施例では、磁気テープ１のトラック欠陥等によつて
ピークパルスＰＫＡが欠落したり、ピークパルスＰＫＡ
に雑音等の混入して不要なパルスが発生したりすると、
位相差検出回路７で長時間ピークパルスＰＫＡ、ＰＫＢ
間の位相差が検出されなくなるし、また、不要なパルス
によって誤った位相差検出出力が出力されてしまい、ト
ラック１再生クロックＣＫＡを生成することができない
し、この結果、トラック２再生クロックＣＫＢも生成で
きなくなる。図１９に示す実施例はかかる問題を解消す
るものである。

【００６６】同図において、選択回路４６は、ピークパ
ルス検出回路４７の出力によって制御され、ピークパル
スＰＫＡ、ＰＫＢのいずれかを選択する。ピークパルス
検出回路４７は図１７でのピークパルス検出回路４５と
同様の動作を行なう。ピークパルスＰＫＡの周期をＴＡ
とする、時間ＴＡ毎にピークパルスＰＫＡが入力されて
いるときには、ピークパルス検出回路４７の出力は
“Ｈ”となり、これによって選択回路４６はピークパル
スＰＫＡを選択して位相差検出回路７に供給する。これ
に対し、ピークパルスＰＫＡでの欠落や不要ノイズによ
り、ピークパルスＰＫＡ後時間ＴＡが経過しても次のピ
ークパルスＰＫＡが検出されなかった場合には、あるい
は時間ＴＡが経過しないうちに次のピークパルスＰＫＡ
（ノイズ）が検出される場合には、ピークパルス検出回
路４７の出力は”Ｌ”となる。これにより、選択回路４
６が切り替えられてピークパルスＰＫＢを選択し、位相
差検出回路７に供給する。従って、ＶＣＯ９はこのピー
クパルスＰＫＢに同期するように動作する。しかし、こ
の場合、上記のように、ピークパルスＰＫＢよりピーク
パルスＰＫＡの方が位相が進んでいるから、このとき得
られるトラック１再生クロックＣＫＡは真の位相よりも
遅れてしまう。このため、このときのトラック１再生ク
ロックＣＫＡの位相を位相推移回路（図示せず）によっ
て進める必要がある。

【００６７】以上のように、各実施例においては、２つ
のトラックに対して一方のトラックにのみ位相差検出回
路、フィルタ、ＶＣＯからなる位相同期回路を用いるだ
けで夫々のトラックの再生クロックを生成することがで
き、多トラック位相同期装置の回路規模を縮小して、ピ
ークシフト誤差の影響の低減や引込み時間の短縮を実現
することができる。

【００６８】なお、上記各実施例では、２トラックの磁
気テープによる磁気テープ装置の場合について説明した
が、本発明はこれら実施例のみに限定されるものではな
い。例えば、３トラック以上の磁気テープ装置であって
もよいし、また、ハードディスクのパラレル転送方式な
どの他のデータ記録再生装置であってもよい。

【００６９】また、このような３以上のトラックを有す
る記録媒体からデータを再生するに際し、図１や図２に
示したように再生手段である磁気ヘッド２が２トラック
を同時に再生する場合には、上記各実施例がそのまま適
用されるが、３以上のトラックを同時に再生する場合に
は、そのうちの１つのトラックの再生信号の再生クロッ
クを、上記各実施例での再生クロックＣＫＡの形成手段
と同様の手段でもって形成し、他の各トラックの再生信
号の再生クロックを、夫々上記各実施例での再生クロッ
クＣＫＢの形成手段と同様の手段でもって形成すればよ
い。

【００７０】

【発明の効果】以上説明したように、本発明によれば、
回路規模を大幅に削減できて、しかも、ピークシフトや
引込み時間等の性能の向上を達成できるし、さらに、媒
体の欠陥等による再生クロックの異常等に基づく誤動作
を防止することもできる。

【図面の簡単な説明】

【図１】本発明による多トラック位相同期装置の一実施
例を示すブロック図である。

【図２】図１における磁気テープでのデータ書込み／読
出し部の一例を示す構成図である。

【図３】図２に示したデータ書込み／読出し部による磁
気テープでのデータ書込み、読出し動作を示すタイミン
グ図である。

【図４】図１におけるトラック１再生クロックＣＫＡの
生成手段の動作を示すタイミング図である。

【図５】図１における位相差検出回路の一具体例を示す
ブロック図である。

【図６】図５に示した位相差検出回路の動作タイミング
図である。

【図７】図１における平均化回路の一具体例を示すブロ
ック図である。

【図８】図１におけるトラック２再生クロックＣＫＢの
生成手段の動作を示すタイミング図である。

【図９】図１における位相差検出回路の他の具体例を示
すブロック図である。

【図１０】図９におけるパルス幅検出回路の動作タイミ
ング図である。

【図１１】本発明による多トラック位相同期装置の他の
実施例の要部を示すブロック図である。

【図１２】図１１における位相補正回路の一具体例を示
すブロック図である。

【図１３】図１２に示した実施例の動作タイミング図で
ある。

【図１４】本発明による多トラック位相同期装置のさら
に他の実施例の要部を示すブロック図である。

【図１５】図１４に示した実施例の動作タイミング図で
ある。

【図１６】本発明による多トラック位相同期装置のさら
に他の実施例の要部を示すブロック図である。

【図１７】本発明による多トラック位相同期装置のさら
に他の実施例の要部を示すブロック図である。

【図１８】図１７におけるピークパルス検出回路の動作
タイミングである。

【図１９】本発明による多トラック位相同期装置のさら
に他の実施例の要部を示すブロック図である。

【符号の説明】

１磁気テープ２磁気ヘッド５、６ピークパルス生成回路７位相差検出回路９ＶＣＯ１０位相差検出回路１１平均化回路１２遅延回路１３選択回路３３位相補正回路３４ａ、３４ｂ位相差検出回路３５大小比較回路３７ＶＣＯ３８位相差検出回路３９平均化回路４０遅延回路４１選択回路４２オア回路４３位相差検出回路４４ラッチ回路４５ピークパルス検出回路４６選択回路４７ピークパルス検出回路

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭58−166520（ＪＰ，Ａ) 特開昭59−67731（ＪＰ，Ａ) 特開昭64−102780（ＪＰ，Ａ) 特開平２−226553（ＪＰ，Ａ) 特開昭53−63004（ＪＰ，Ａ) 特開昭59−180816（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G11B 20/10 G11B 20/14

Claims

(57)【特許請求の範囲】

【請求項１】記録媒体にデータを記録したＭ個（但
し、Ｍは２以上の整数）のトラックが形成されており、
再生手段により、該Ｍ個のトラックのうちのＮ個（但
し、Ｎ＝２、３、……、Ｍ）のトラックから同時にデー
タを再生するデータ再生装置において、該Ｎ個のトラックの再生信号の順次のピークを検出し、
夫々の該再生信号のピークパルスを生成する第１の手段
と、該夫々のピークパルスから夫々の該再生信号毎の再生ク
ロックを生成する第２の手段とを備え、前記第２の手段は、前記Ｎ個トラックの内の特定のトラ
ックｉ（但し、ｉ＝２、３、……、Ｎ）の再生信号ｉの
ピークパルスｉから該再生信号ｉの再生クロックｉを生
成する第３の手段と、前記Ｎ個のトラックの内の、該特定のトラックｉ（但
し、ｉ＝２、３、……、Ｎ）以外のトラックｊ（但し、
ｊ＝２、３、……、Ｎであって、ｊ≠ｉ）の再生信号ｊ
のピークパルスｊと、該再生信号ｉの該再生クロックｉ
とから該再生信号ｊの再生クロックｊを生成する第４の
手段とからなり、前記第４の手段は、前記ピークパルスｉと前記ピークパ
ルスｊとの位相差を検出する位相差検出手段と、該位相差検出手段の位相差検出出力に応じて前記再生ク
ロックｉを位相補正する位相補正手段とを備え、該位相
補正手段の出力信号を前記再生信号ｊの再生クロックｊ
とすることを特徴とする多トラック位相同期装置。
【請求項２】請求項１において、前記第３の手段は、
前記ピークパルスｉに位相同期して動作し、前記再生ク
ロックｉを発生する位相同期手段であることを特徴とし
た多トラック位相同期装置。
【請求項３】請求項１において、前記第３の手段は、前記ピークパルスｉの異常状態を検出する異常検出手段
と、通常では前記ピークパルスｉを選択し、該異常検出手段
の異常状態の検出とともに前記ピークパルスｊを選択す
る選択手段と、該選択手段の出力パルス信号に位相同期して動作し、前
記再生クロックｉを発生する位相同期手段とからなるこ
とを特徴とする多トラック位相同期装置。
【請求項４】請求項１、２または３において、前記ピークパルスｊの異常状態を検出する手段と、該手段が異常状態を検出するとともに、前記位相補正手
段の前記再生クロックｉに対する位相補正量を固定する
手段とを設けたことを特徴とする多トラック位相同期装
置。
【請求項５】請求項１ないし４のうちいずれか１にお
いて、前記位相補正手段は、前記再生クロックｉを遅延し、異なる位相の複数のパル
ス信号を出力する遅延手段と、前記位相差検出手段の位相差検出出力に応じて前記再生
クロックｉと該遅延回路の出力パルス信号とのいずれか
１つを選択する選択手段とからなり、該選択手段の出力
パルス信号を前記再生信号ｊの再生クロックｊとするこ
とを特徴とする多トラック位相同期装置。