JP3309509B2 - Active matrix display device using thin film transistor and method of manufacturing the same - Google Patents
Active matrix display device using thin film transistor and method of manufacturing the sameInfo
- Publication number
- JP3309509B2 JP3309509B2 JP20086293A JP20086293A JP3309509B2 JP 3309509 B2 JP3309509 B2 JP 3309509B2 JP 20086293 A JP20086293 A JP 20086293A JP 20086293 A JP20086293 A JP 20086293A JP 3309509 B2 JP3309509 B2 JP 3309509B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- film
- display device
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims description 37
- 239000011159 matrix material Substances 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000010408 film Substances 0.000 claims description 85
- 239000011229 interlayer Substances 0.000 claims description 47
- 229920001721 polyimide Polymers 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 13
- 238000001020 plasma etching Methods 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 239000010410 layer Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 2
- 229910052710 silicon Inorganic materials 0.000 claims 2
- 239000010703 silicon Substances 0.000 claims 2
- LFVLUOAHQIVABZ-UHFFFAOYSA-N Iodofenphos Chemical compound COP(=S)(OC)OC1=CC(Cl)=C(I)C=C1Cl LFVLUOAHQIVABZ-UHFFFAOYSA-N 0.000 claims 1
- 239000012044 organic layer Substances 0.000 claims 1
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052774 Proactinium Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910016006 MoSi Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- -1 Phosphorus ions Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、薄膜トランジスタを用
いたアクティブマトリクス表示装置およびその製造方法
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor
Active matrix display device and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】薄膜トランジスタを用いたアクティブマ
トリックス表示装置は、近年ますます高精細化が進行し
ている。高精細で良好な表示品質のアクティブマトリッ
クス型液晶表示装置を得るためには、薄膜トランジスタ
の微細化と同時に薄膜トランジスタのソース配線、ゲー
ト配線を埋め込むことが有効である。配線を埋め込むた
めに有機薄膜を用いた例としては、有機薄膜にポリイミ
ド膜を用いた例として反射型アクティブマトリックス液
晶表示装置においては、特開昭５７−２０７７９や特公
平１−３５３５１などがある。また透過型アクティブマ
トリックス液晶表示装置においては、特開平２−２０７
２２２がある。有機薄膜としてポリイミド膜を用いる理
由は、ポリイミド膜の比誘電率が小さく、また厚く形成
することが容易であるため、アクティブマトリックス液
晶表示装置の層間絶縁膜として好適であるからである。
また反応性イオンエッチング（ＲＩＥ）などを用いてポ
リイミド膜に微細なコンタクトホールを形成することが
可能であるが、ポリイミド膜の膜厚が厚くなるとコンタ
クトホールのアスペクト比が大きくなり、良好なコンタ
クトを得ることが困難になる。また高精細な液晶表示装
置を達成するには、配線を埋め込むだけでなく、画素電
極の微細化も必要となるが、ポリイミド膜上の画素電極
の微細加工をＲＩＥで行うには、ポリイミド膜へのダメ
ージが問題となる。Active Ma <br/> trick scan Display device using the Related Art Thin film transistors have recently increasingly higher definition is in progress. Active matrix with high definition and good display quality
In order to obtain a liquid crystal display device of a matrix type, it is effective to bury the source wiring and the gate wiring of the thin film transistor simultaneously with the miniaturization of the thin film transistor. Examples of the use of an organic thin film for embedding wiring include a reflection type active matrix liquid crystal display device using a polyimide film as the organic thin film, and include JP-A-57-20779 and JP-B-1-35351. In a transmission type active matrix liquid crystal display device, Japanese Patent Laid-Open Publication No.
There are 222. The reason for using a polyimide film as the organic thin film is that the polyimide film has a small relative dielectric constant and can be easily formed to be thick, so that it is suitable as an interlayer insulating film of an active matrix liquid crystal display device.
A fine contact hole can be formed in the polyimide film using reactive ion etching (RIE). However, as the thickness of the polyimide film increases, the aspect ratio of the contact hole increases, and a good contact can be obtained. It becomes difficult to obtain. In addition, in order to achieve a high-definition liquid crystal display device, it is necessary not only to embed the wiring but also to make the pixel electrodes finer. Damage is a problem.
【０００３】[0003]
【発明が解決しようとする課題】本発明は、薄膜トラン
ジスタを用いたアクティブマトリックス表示装置におい
て、層間絶縁膜にポリイミドなどの有機薄膜を用いた場
合に問題となる有機薄膜に形成される微細なコンタクト
ホールの形状を改善し、良好なコンタクト特性を得ると
同時に有機薄膜上の画素電極をＲＩＥなどにより微細加
工できる構造とした薄膜トランジスタ及び該薄膜トラン
ジスタの製造方法を提供するものである。 SUMMARY OF THE INVENTION The present invention relates to a thin film transformer.
In an active matrix display device using a transistor, the shape of a fine contact hole formed in an organic thin film , which becomes a problem when an organic thin film such as polyimide is used for an interlayer insulating film, is improved. A thin film transistor having a structure in which a pixel electrode on an organic thin film can be finely processed by RIE or the like while obtaining contact characteristics ;
It is intended to provide a method of manufacturing a resistor .
【０００４】[0004]
【課題を解決するための手段】本発明の薄膜トランジス
タを用いたアクティブマトリックス表示装置は、前記の
薄膜トランジスタのゲート配線の上部に第一の層間絶縁
膜を介してソース配線が形成され、前記のソース配線の
上部に有機薄膜からなる第二の層間絶縁膜が形成され、
前記の第二の層間絶縁膜の上部に無機薄膜からなる第三
の層間絶縁膜が形成され、前記の第三の層間絶縁膜の上
部に画素電極が形成されており、前記の第三の層間絶縁
膜が等方的にエッチングされ、第三の層間絶縁膜をマス
クとして第二の層間絶縁膜が異方的にエッチングされた
コンタクトホールを用いて前記の画素電極と薄膜トラン
ジスタのドレイン部のコンタクトが為されていることを
特徴とする。 また、本発明の薄膜トランジスタを用いた
アクティブマトリックス表示装置の製造方法は、絶縁基
板ないしは絶縁膜上に多結晶シリコン層が形成されパタ
ーンニングされる工程と、次に前記の多結晶シリコン層
の上部にゲート絶縁膜が形成される工程と、次にゲート
電極が形成される工程と、前記のゲート電極上に第一の
層間絶縁膜が形成される工程と、次に薄膜トランジスタ
のソース・ドレイン部に反応性イオンエッチングを用い
て微細なコンタクトホールを開口する工程と、次にソー
ス配線を形成する工程と、次に前記のソース配線の上部
に有機薄膜からなる第二の層間絶縁膜および無機薄膜か
らなる第三の層間絶縁膜が形成される工程と、次に前記
の第三の層間絶縁膜を等方的にエッチングし、前記の第
三の層間絶縁膜をマスクとして第二の層間絶縁膜を異方
的にエッチングして薄膜トランジスタのドレイン部にコ
ンタクトホールを開口する工程と、次に薄膜トランジス
タのドレイン部に画素電極が堆積され、反応性イオンエ
ッチングを用いてパターンニングする工程とを少なくと
も有することを特徴とする。SUMMARY OF THE INVENTION A thin film transistor according to the present invention.
The active matrix display device using the
First interlayer insulation on top of thin film transistor gate wiring
A source line is formed via the film, and the source line
A second interlayer insulating film made of an organic thin film is formed on the upper part,
A third layer comprising an inorganic thin film on the second interlayer insulating film;
Is formed on the third interlayer insulating film.
A pixel electrode is formed in the portion, and the third interlayer insulating
The film is isotropically etched to mask the third interlayer insulating film.
The second interlayer insulating film was anisotropically etched
The above-mentioned pixel electrode and thin film transistor are
Make sure that the drain of the
Features. Further, using the thin film transistor of the present invention
A method for manufacturing an active matrix display device includes a step of forming and patterning a polycrystalline silicon layer on an insulating substrate or an insulating film, and a step of forming a gate insulating film on the polycrystalline silicon layer. Next, a step of forming a gate electrode, a step of forming a first interlayer insulating film on the gate electrode, and then using reactive ion etching for the source / drain portions of the thin film transistor
Forming a fine contact hole, and then forming a source wiring, and then forming a second interlayer insulating film and an inorganic thin film made of an organic thin film on the source wiring .
A step of Ranaru third interlayer insulating film is formed, then a third interlayer insulating film isotropically etching said, first of the
A process of anisotropically etching the second interlayer insulating film using the third interlayer insulating film as a mask to open a contact hole in the drain portion of the thin film transistor, and then depositing a pixel electrode in the drain portion of the thin film transistor, AEON
At least the process of patterning using
It is also characterized by having .
【０００５】[0005]
【実施例】以下に、本発明の一実施例を図１、図２およ
び図３を用いて説明する。図１は本発明の薄膜トランジ
スタおよびその製造方法の一実施例の平面図である。図
１において、ゲート配線１およびソース配線２、画素電
極３は各々異なる平面に形成されており、画素電極３
は、ゲート配線１およびソース配線２と部分的に重なっ
ている。図２は図１におけるＡ−Ａ´部の断面を示した
図である。薄膜トランジスタのチャネルとなる多結晶シ
リコン膜４、ソース・ドレイン領域５、ゲート絶縁膜
６、ゲート絶縁膜上に形成されたゲート電極７、前記の
ゲート電極７上にシリコン酸化膜やシリコン窒化膜で形
成された第一の層間絶縁膜８、第一の層間絶縁膜８およ
びゲート絶縁膜６にＲＩＥを用いて形成された微細なコ
ンタクトホール９、Ａｌなどの金属を用いて形成された
ソース電極１０、第二の層間絶縁膜であるポリイミド膜
１１、シリコン酸化膜やシリコン窒化膜、酸化タンタル
などを用いて形成された第三の層間絶縁膜１２、ＲＩＥ
を用いて第二の層間絶縁膜１１および第三の層間絶縁膜
１２に開口された微細なコンタクトホール１３、インジ
ウム錫酸化物（ＩＴＯ）１４などで形成された画素電極
を示す。次に本発明の薄膜トランジスタおよびその製造
方法の一実施例を図３（ａ）から（ｄ）の工程図を用い
て説明する。先ず図３（ａ）に示すようにガラスや石英
などの透明な絶縁基板に多結晶シリコン膜４を５００Å
から１０００Å程度の厚さで堆積し、パターンニングす
る。前記の絶縁基板の純度が低く、重金属などが多結晶
シリコン膜に拡散する危険性がある場合には、多結晶シ
リコン膜４を堆積する前にシリコン酸化膜を絶縁基板上
に堆積すればよい。次にシリコン酸化膜を１２００Åの
厚さで堆積しゲート絶縁膜６を形成するか、あるいは前
記の多結晶シリコン膜４を熱酸化させてゲート絶縁膜を
形成する。次にゲート電極７を形成し、イオン注入法を
用いてソース・ドレイン領域５を形成する。前記ゲート
電極としては、燐を含む多結晶シリコンや、Ｃｒ、Ｔ
ａ、Ａｌなどの金属、ＭｏＳｉ2などの珪化物などが用
いられる。また前記ゲート電極の膜厚は特に限定され
ず、薄膜トランジスタのソース・ドレイン領域５に打ち
込まれる不純物イオンを阻止する為に十分な厚さであれ
ばよい。例えば、前記ゲート電極に多結晶シリコンを用
いた場合の膜厚は、３５００Å以上あれば、１００ｋｅ
Ｖで打ち込まれる燐イオンを十分阻止できる。次に図３
（ｂ）に示すように、シリコン酸化膜を５０００Åの厚
さで堆積し第一の層間絶縁膜８を形成する。ソース・ド
レイン領域にＲＩＥを用いて異方性のエッチング条件で
２×２μｍサイズの微細なコンタクトホール９を開口し
た後、Ａｌにてソース電極配線１０を行なう。前記の異
方性のエッチング条件の一例として、エッチングガスに
ＣＨＦ3を用い、ガス流量２０ｓｃｃｍ、反応圧力１０
Ｐａ、ｒｆ出力１ｋＷの条件を用いることができる。次
に図３（ｃ）に示すように第二の層間絶縁膜としてポリ
イミド膜１１を硬化後の膜厚で１μｍとなるようにスピ
ンコーターを用いて塗布し、３００℃で熱硬化させる。
ポリイミド膜は、液晶表示装置用に充分な透光性や耐薬
品性を保証できるものであれば、特に限定されない。次
にシリコン酸化膜を２０００Åの厚さでプラズマＣＶＤ
法やスパッタ等を用いて堆積し第三の層間絶縁膜１２を
形成する。前記のシリコン酸化膜はポリイミドの耐熱性
を考慮して、３００℃以下で形成することが好ましい。
また、前記のシリコン酸化膜以外には、シリコン窒化膜
や酸化タンタルを用いることが可能である。次にレジス
トをマスクとして、第三の層間絶縁膜１２にコンタクト
を開ける。前記の第三の層間絶縁膜１２のコンタクトエ
ッチングは、ＲＩＥなどを用いた場合にコンタクトにテ
ーパーがつく等方性のエッチング条件を用いるか、ＨＦ
を用いてのウェットエッチングを行う。次に図３（ｄ）
に示すように、第三の層間絶縁膜１２をマスクとして、
前記のポリイミド膜１１をＲＩＥを用いて異方性エッチ
ング条件でエッチングを行い、コンタクト１３を開口す
る。前記のポリイミド膜１１のエッチング条件の一例と
しては、エッチングガスにＯ2を用い、ガス流量２０ｓ
ｃｃｍ、反応圧力１３Ｐａ、ｒｆ出力１ｋＷの条件をも
ちいることができる。前記のポリイミド膜１１のエッチ
ングにおいて、第一の層間絶縁膜のコンタクトホール９
のエッジ部がイオン衝撃効果により面取りされるため、
コンタクト形状は更に改善される。最後にインジウム錫
酸化物（ＩＴＯ）１４を１６００Åの厚さとなるように
スパッタ法で堆積し、ＲＩＥを用いてパターンニングす
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to FIGS. FIG. 1 is a plan view of one embodiment of a thin film transistor and a method of manufacturing the same according to the present invention. In FIG. 1, a gate line 1, a source line 2, and a pixel electrode 3 are formed on different planes, respectively.
Partially overlap with the gate wiring 1 and the source wiring 2. FIG. 2 is a diagram showing a cross section taken along the line AA ′ in FIG. A polycrystalline silicon film 4 serving as a channel of a thin film transistor, a source / drain region 5, a gate insulating film 6, a gate electrode 7 formed on the gate insulating film, and a silicon oxide film or a silicon nitride film formed on the gate electrode 7 The first interlayer insulating film 8, the first interlayer insulating film 8, and the gate insulating film 6 are fine contact holes 9 formed by using RIE, a source electrode 10 formed by using a metal such as Al, A polyimide film 11, which is a second interlayer insulating film; a third interlayer insulating film 12, which is formed using a silicon oxide film, a silicon nitride film, tantalum oxide, or the like;
2 shows a pixel electrode formed of a fine contact hole 13 opened in the second interlayer insulating film 11 and the third interlayer insulating film 12, an indium tin oxide (ITO) 14, and the like. Next, an embodiment of the thin film transistor of the present invention and a method for manufacturing the same will be described with reference to FIGS. First, as shown in FIG. 3A, a polycrystalline silicon film 4 is formed on a transparent insulating substrate such as glass or quartz by 500.
To a thickness of about 1000 ° and patterned. When the purity of the insulating substrate is low and there is a risk that heavy metals or the like diffuse into the polycrystalline silicon film, a silicon oxide film may be deposited on the insulating substrate before the polycrystalline silicon film 4 is deposited. Next, a silicon oxide film is deposited to a thickness of 1200 ° to form a gate insulating film 6, or the polycrystalline silicon film 4 is thermally oxidized to form a gate insulating film. Next, a gate electrode 7 is formed, and a source / drain region 5 is formed by ion implantation. As the gate electrode, polycrystalline silicon containing phosphorus, Cr, T
Metals such as a and Al and silicides such as MoSi 2 are used. The thickness of the gate electrode is not particularly limited as long as the thickness is sufficient to prevent impurity ions implanted into the source / drain region 5 of the thin film transistor. For example, if the gate electrode is made of polycrystalline silicon, the film thickness is 100 ke if it is 3500 ° or more.
Phosphorus ions implanted with V can be sufficiently prevented. Next, FIG.
As shown in (b), a silicon oxide film is deposited to a thickness of 5000 ° to form a first interlayer insulating film 8. After a fine contact hole 9 having a size of 2 × 2 μm is opened in the source / drain region using RIE under anisotropic etching conditions, a source electrode wiring 10 is made of Al. As an example of the anisotropic etching conditions, CHF 3 is used as an etching gas, a gas flow rate is 20 sccm, and a reaction pressure is 10 μm.
The conditions of Pa and rf output of 1 kW can be used. Next, as shown in FIG. 3C, a polyimide film 11 as a second interlayer insulating film is applied using a spin coater so as to have a cured film thickness of 1 μm, and is thermally cured at 300 ° C.
The polyimide film is not particularly limited as long as it can ensure sufficient light transmission and chemical resistance for a liquid crystal display device. Next, a silicon oxide film is plasma-enhanced to a thickness of 2000 mm.
The third interlayer insulating film 12 is formed by deposition using a method or sputtering. The silicon oxide film is preferably formed at 300 ° C. or less in consideration of the heat resistance of polyimide.
In addition, a silicon nitride film or a tantalum oxide can be used instead of the silicon oxide film. Next, a contact is opened in the third interlayer insulating film 12 using the resist as a mask. The contact etching of the third interlayer insulating film 12 is performed by using an isotropic etching condition in which a contact is tapered when RIE or the like is used, or by using HF.
Is performed by using. Next, FIG.
As shown in (3), using the third interlayer insulating film 12 as a mask,
The polyimide film 11 is etched by RIE under anisotropic etching conditions, and a contact 13 is opened. As an example of the etching conditions for the polyimide film 11, O 2 is used as an etching gas and a gas flow rate is 20 seconds.
The conditions of ccm, reaction pressure of 13 Pa, and rf output of 1 kW can be used. In the etching of the polyimide film 11, the contact holes 9 of the first interlayer insulating film are formed.
Because the edge of is chamfered by the ion bombardment effect,
The contact shape is further improved. Finally, indium tin oxide (ITO) 14 is deposited by sputtering so as to have a thickness of 1600 °, and is patterned by RIE.
【０００６】[0006]
【発明の効果】本発明により、以下の効果がある。According to the present invention, the following effects can be obtained.
【０００７】（１）．ポリイミド膜に形成された微細な
コンタクトホールの形状が改善され、良好なコンタクト
特性を得ることが可能になった。(1). The shape of the fine contact holes formed in the polyimide film has been improved, and good contact characteristics can be obtained.
【０００８】（２）．ポリイミド膜上に形成された画素
電極をＲＩＥを用いて微細加工することが容易になり、
高精細なアクティブマトリックス型表示装置が実現可能
となった。(2). It becomes easy to finely process the pixel electrode formed on the polyimide film using RIE,
A high-definition active matrix display device has become feasible.
【図１】 本発明の一実施例を示す平面図である。FIG. 1 is a plan view showing an embodiment of the present invention.
【図２】 図１におけるＡ−Ａ´部の断面を示す断面
図である。FIG. 2 is a cross-sectional view showing a cross section taken along the line AA ′ in FIG.
【図３】 本発明の一実施例を示す工程図である。FIG. 3 is a process chart showing one embodiment of the present invention.
１．ゲート配線 ２．ソース配線 ３．画素電極 ４．多結晶シリコン膜 ５．ソース・ドレイン領域 ６．ゲート絶縁膜 ７．ゲート電極 ８．第一の層間絶縁膜 ９．コンタクトホール １０．ソース電極配線 １１．ポリイミド膜 １２．第三の層間絶縁膜 １３．コンタクトホール １４．インジウム錫酸化物 1. Gate wiring 2. Source wiring 3. Pixel electrode 4. 4. Polycrystalline silicon film Source / drain region 6. Gate insulating film 7. Gate electrode 8. 8. First interlayer insulating film Contact hole 10. Source electrode wiring 11. Polyimide film 12. Third interlayer insulating film 13. Contact hole 14. Indium tin oxide
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−173183（ＪＰ，Ａ) 特開 平５−150264（ＪＰ，Ａ) 特開 平２−234134（ＪＰ，Ａ) 特開 平４−366924（ＪＰ，Ａ) 特開 平６−104281（ＪＰ，Ａ) 特開 平２−278749（ＪＰ，Ａ) 特開 平２−7563（ＪＰ，Ａ) 特開 平５−114724（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/136 G02F 1/1333 ────────────────────────────────────────────────── ─── Continuation of front page (56) References JP-A-5-173183 (JP, A) JP-A-5-150264 (JP, A) JP-A-2-234134 (JP, A) JP-A-4- 366924 (JP, A) JP-A-6-104281 (JP, A) JP-A-2-278749 (JP, A) JP-A-2-7563 (JP, A) JP-A-5-114724 (JP, A) (58) Field surveyed (Int. Cl. 7 , DB name) G02F 1/136 G02F 1/1333
Claims (4)
トリックス表示装置において、前記の薄膜トランジスタ
のゲート配線の上部に第一の層間絶縁膜を介してソース
配線が形成され、前記のソース配線の上部に有機薄膜か
らなる第二の層間絶縁膜が形成され、前記の第二の層間
絶縁膜の上部に無機薄膜からなる第三の層間絶縁膜が形
成され、前記の第三の層間絶縁膜の上部に画素電極が形
成されており、前記の第三の層間絶縁膜が等方的にエッ
チングされ、第三の層間絶縁膜をマスクとして第二の層
間絶縁膜が異方的にエッチングされたコンタクトホール
を用いて前記の画素電極と薄膜トランジスタのドレイン
部のコンタクトが為されていることを特徴とするアクテ
ィブマトリックス表示装置。 1. An active mask using a thin film transistor.
In a trix display device , a source line is formed above a gate line of the thin film transistor via a first interlayer insulating film, and an organic thin film is formed above the source line .
Ranaru the second interlayer insulating film is formed, the third interlayer insulating film made of an inorganic thin film is formed on top of the second interlayer insulating film, the pixel electrode to the top of the third interlayer insulating film Is formed, the third interlayer insulating film is isotropically etched, and the second interlayer insulating film is anisotropically etched using the third interlayer insulating film as a mask using a contact hole. Akti, characterized in that the drain contact portion of the pixel electrode and the thin film transistor is made
Active matrix display device.
であり、前記の第三の層間絶縁膜がシリコン酸化膜、シ
リコン窒化膜、または酸化タンタル膜であることを特徴
とする請求項１に記載のアクティブマトリックス表示装
置。 2. The method according to claim 1, wherein the second interlayer insulating film is a polyimide film , and the third interlayer insulating film is a silicon oxide film or silicon film.
2. The active matrix display device according to claim 1, wherein the active matrix display device is a silicon nitride film or a tantalum oxide film.
Place.
トリックス表示装置の製造方法において、絶縁基板ない
しは絶縁膜上に多結晶シリコン層が形成されパターンニ
ングされる工程と、次に前記の多結晶シリコン層の上部
にゲート絶縁膜が形成される工程と、次にゲート電極が
形成される工程と、前記のゲート電極上に第一の層間絶
縁膜が形成される工程と、次に薄膜トランジスタのソー
ス・ドレイン部に反応性イオンエッチングを用いて微細
なコンタクトホールを開口する工程と、次にソース配線
を形成する工程と、次に前記のソース配線の上部に有機
薄膜からなる第二の層間絶縁膜および無機薄膜からなる
第三の層間絶縁膜が形成される工程と、次に前記の第三
の層間絶縁膜を等方的にエッチングし、前記の第三の層
間絶縁膜をマスクとして第二の層間絶縁膜を異方的にエ
ッチングして薄膜トランジスタのドレイン部にコンタク
トホールを開口する工程と、次に薄膜トランジスタのド
レイン部に画素電極が堆積され、反応性イオンエッチン
グを用いてパターンニングする工程とを少なくとも有す
ることを特徴とするアクティブマトリックス表示装置の
製造方法。3. An active mask using a thin film transistor.
In the method of manufacturing a matrix display device, a step of forming and patterning a polycrystalline silicon layer on an insulating substrate or an insulating film, and then a step of forming a gate insulating film on the polycrystalline silicon layer, Next, a step of forming a gate electrode, a step of forming a first interlayer insulating film on the gate electrode, and a fine contact hole in the source / drain portion of the thin film transistor using reactive ion etching Opening a hole, then forming a source line, and then forming an organic layer on the source line.
A step of the second interlayer insulating film and the inorganic thin consists <br/> third interlayer insulating film formed of a thin film is formed, then a third interlayer insulating film isotropically etching said, the Third layer of
A step of forming a contact hole to a drain portion of the TFT between the insulating film and anisotropically etching the second interlayer insulating film as a mask, the pixel electrode is deposited then to the drain of the thin film transistor, reactive ion etching At least a step of patterning using
<br/> method for manufacturing an active matrix display device characterized by that.
であり、前記の第三の層間絶縁膜がシリコン酸化膜、シ
リコン窒化膜、または酸化タンタル膜であることを特徴
とする請求項３に記載のアクティブマトリックス表示装
置の製造方法。4. The method according to claim 1, wherein the second interlayer insulating film is a polyimide film , and the third interlayer insulating film is a silicon oxide film or silicon film.
The active matrix display device according to claim 3, wherein the active matrix display device is a silicon nitride film or a tantalum oxide film.
Method of manufacturing location.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20086293A JP3309509B2 (en) | 1993-08-12 | 1993-08-12 | Active matrix display device using thin film transistor and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20086293A JP3309509B2 (en) | 1993-08-12 | 1993-08-12 | Active matrix display device using thin film transistor and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0756190A JPH0756190A (en) | 1995-03-03 |
| JP3309509B2 true JP3309509B2 (en) | 2002-07-29 |
Family
ID=16431466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20086293A Expired - Lifetime JP3309509B2 (en) | 1993-08-12 | 1993-08-12 | Active matrix display device using thin film transistor and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3309509B2 (en) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11109406A (en) * | 1997-09-30 | 1999-04-23 | Sanyo Electric Co Ltd | Display device and manufacturing method thereof |
| EP1031873A3 (en) | 1999-02-23 | 2005-02-23 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| KR100317625B1 (en) * | 1999-05-25 | 2001-12-22 | 구본준, 론 위라하디락사 | A method for fabricating thin film transistor |
| KR100778834B1 (en) * | 2000-02-21 | 2007-11-22 | 엘지.필립스 엘시디 주식회사 | Method of manufacturing thin film transistor and method of manufacturing liquid crystal display device using same |
| JP2002237594A (en) * | 2001-02-02 | 2002-08-23 | Internatl Business Mach Corp <Ibm> | Thin film transistor, method of manufacturing thin film transistor, and display device including thin film transistor |
| JP3989761B2 (en) | 2002-04-09 | 2007-10-10 | 株式会社半導体エネルギー研究所 | Semiconductor display device |
| US7038239B2 (en) | 2002-04-09 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| JP4493931B2 (en) * | 2002-05-13 | 2010-06-30 | 株式会社半導体エネルギー研究所 | Display device |
| TWI272556B (en) * | 2002-05-13 | 2007-02-01 | Semiconductor Energy Lab | Display device |
| TWI288443B (en) | 2002-05-17 | 2007-10-11 | Semiconductor Energy Lab | SiN film, semiconductor device, and the manufacturing method thereof |
| JP4627971B2 (en) * | 2002-05-17 | 2011-02-09 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| US7256421B2 (en) | 2002-05-17 | 2007-08-14 | Semiconductor Energy Laboratory, Co., Ltd. | Display device having a structure for preventing the deterioration of a light emitting device |
| KR100850613B1 (en) | 2004-08-24 | 2008-08-05 | 샤프 가부시키가이샤 | Active matrix substrate and display device having same |
| JP2005115392A (en) * | 2004-11-05 | 2005-04-28 | Semiconductor Energy Lab Co Ltd | Active matrix type el display device |
-
1993
- 1993-08-12 JP JP20086293A patent/JP3309509B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0756190A (en) | 1995-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4958205A (en) | Thin film transistor array and method of manufacturing the same | |
| US8558981B2 (en) | Display device and manufacturing method therefor | |
| JP3238020B2 (en) | Method for manufacturing active matrix display device | |
| JP3309509B2 (en) | Active matrix display device using thin film transistor and method of manufacturing the same | |
| JP3510681B2 (en) | Method of manufacturing a thin film transistor assembly | |
| US6096572A (en) | Manufacturing method and semiconductor device with low contact resistance between transparent electrode and pad electrode | |
| US6395586B1 (en) | Method for fabricating high aperture ratio TFT's and devices formed | |
| US5968850A (en) | Wiring using chromium nitride and methods of fabrication therefor, liquid crystal display panels using the same wiring and methods of fabrication therefor | |
| US6757031B2 (en) | Metal contact structure and method for thin film transistor array in liquid crystal display | |
| JP2000002892A (en) | Liquid crystal display device, matrix array substrate, and manufacture thereof | |
| US5831692A (en) | Stacked capacitor structures for liquid crystal displays and related methods | |
| US5008218A (en) | Method for fabricating a thin film transistor using a silicide as an etch mask | |
| JP3349356B2 (en) | Thin film transistor and method of manufacturing the same | |
| US6291255B1 (en) | TFT process with high transmittance | |
| KR20070009329A (en) | Contact hole formation method and thin film transistor substrate manufacturing method using the same | |
| EP0936668B1 (en) | Method of producing thin film transistor | |
| JP2692914B2 (en) | Method for manufacturing thin film transistor | |
| JP2881868B2 (en) | Method for manufacturing thin film transistor liquid crystal display | |
| JP3291069B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20060180569A1 (en) | Method of manufacturing step contact window of flat display panel | |
| JPH11135797A (en) | Shape processing method of laminated film and method of manufacturing thin film transistor using the same | |
| KR100507281B1 (en) | method for manufacturing via hole in a liquid crystal display device | |
| JP2776411B2 (en) | Forward staggered thin film transistor and method of manufacturing the same | |
| JP2522014B2 (en) | Method of forming transparent electrode | |
| KR20020002655A (en) | Method of manufacturing tft-lcd |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080524 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120524 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130524 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140524 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |