JP3309464B2 - Charge transfer device - Google Patents
Charge transfer deviceInfo
- Publication number
- JP3309464B2 JP3309464B2 JP02054993A JP2054993A JP3309464B2 JP 3309464 B2 JP3309464 B2 JP 3309464B2 JP 02054993 A JP02054993 A JP 02054993A JP 2054993 A JP2054993 A JP 2054993A JP 3309464 B2 JP3309464 B2 JP 3309464B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- output circuit
- oxide film
- gate oxide
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000003384 imaging method Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、固体撮像素子等の電荷
転送部から転送されてきた信号電荷を検出して信号電圧
に変換する出力回路を有する電荷転送装置に関し、特に
複数段のソースフォロワからなる出力回路を有する電荷
転送装置に関する。The present invention relates to relates to a charge transfer device having an output circuit for converting the detected and signal voltage transferred becoming the signal charge from the photoelectric charge transferring unit such as a solid-state imaging device, in particular a source of a plurality of stages charge with the output circuit Do that from follower
It relates to a transfer device .
【0002】[0002]
【従来の技術】最近のCCD固体撮像素子の特性とし
て、当該撮像素子を小型化しても低照度時の感度を低下
させないようにするために、センサ部の構造と合わせて
微小信号電荷を信号電圧に変換する変換能力が重要とな
っている。この信号電荷の電圧変換能力を高めるために
は、電荷検出部の寄生容量をできるだけ小さくする必要
がある。この寄生容量を小さくするには、信号電荷を初
めに受けるMOSトランジスタのゲート・チャネル間容
量を低減する、つまりゲート面積を縮小すれば良い。2. Description of the Related Art As a characteristic of a recent CCD solid-state image pickup device, in order to prevent the sensitivity at low illuminance from being reduced even if the image pickup device is downsized, a small signal charge is combined with a structure of a sensor section to reduce a signal voltage. Conversion ability to convert to is important. In order to enhance the voltage conversion capability of the signal charge, it is necessary to reduce the parasitic capacitance of the charge detection unit as much as possible. In order to reduce the parasitic capacitance, the capacitance between the gate and the channel of the MOS transistor which first receives the signal charge may be reduced, that is, the gate area may be reduced.
【0003】[0003]
【発明が解決しようとする課題】しかしながら、MOS
トランジスタのゲート面積を縮小化すると、出力回路を
構成するMOSトランジスタのゲート面積に依存する1
/fノイズが増大することになる。このため、低照度時
の画質劣化を引き起こすことになり、CCD固体撮像素
子を小型化する際のS/Nの従来品レベルの維持、向上
の妨げとなっていた。SUMMARY OF THE INVENTION However, MOS
When the gate area of the transistor is reduced, it depends on the gate area of the MOS transistor constituting the output circuit.
/ F noise will increase. For this reason, the image quality is degraded at the time of low illuminance, which hinders maintaining and improving the S / N at the level of the conventional product when downsizing the CCD solid-state imaging device.
【0004】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、微小信号電荷の電圧
変換能力を高いレベルで維持したまま、1/fノイズを
低減し、低照度時の画質及び感度特性の向上を可能とし
た出力回路を有する電荷転送装置を提供することにあ
る。The present invention has been made in view of the above problems, and has as its object to reduce 1 / f noise and maintain low illuminance while maintaining a high level of voltage conversion capability of minute signal charges. Image quality and sensitivity characteristics
To provide a charge transfer device having the output circuit.
【0005】[0005]
【課題を解決するための手段】上記目的を達成するため
に、本発明は、電荷転送部から転送されてきた信号電荷
を検出して信号電圧に変換する出力回路を有する電荷転
送装置において、前記出力回路内の信号電荷を受けるM
OSトランジスタのゲート酸化膜を、当該出力回路内の
他のMOSトランジスタのゲート酸化膜よりも薄膜化し
た構成を採っている。To achieve the above objects resolving means for the ## present invention, in the charge transfer device having an output circuit for converting the detected and signal voltage transferred becoming the signal charge from the charge transfer section, the M receiving the signal charge in the output circuit
The gate oxide film of the OS transistor is thinner than the gate oxide films of other MOS transistors in the output circuit .
【0006】[0006]
【作用】信号電荷を受けるMOSトランジスタのゲート
酸化膜を薄膜化すると、出力回路から発生する1/fノ
イズがMOSトランジスタのゲート酸化膜厚の2乗に比
例することから、1/fノイズを低減できる。したがっ
て、当該MOSトランジスタのゲート面積の縮小化によ
って微小信号電荷の電圧変換能力を高いレベルで維持し
たまま、1/fノイズの低減によって低照度時の画質及
び感度特性を向上できる。When the gate oxide film of a MOS transistor receiving a signal charge is made thin, the 1 / f noise generated from the output circuit is proportional to the square of the gate oxide film thickness of the MOS transistor. it can. Therefore, the image quality and sensitivity characteristics at low illuminance can be improved by reducing the 1 / f noise while maintaining the voltage conversion capability of the minute signal charge at a high level by reducing the gate area of the MOS transistor.
【0007】[0007]
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図1は、本発明によるCCD固体撮像素子
の出力回路の一実施例を示す回路図であり、例えば、フ
ローティング・ディフュージョン・アンプ構成のものに
適用した場合を示す。図1において、駆動側MOSトラ
ンジスタQnD及び負荷側MOSトランジスタQnLからな
る例えば3段のソースフォロワ回路1によって本出力回
路のアンプ部が構成されている。Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a circuit diagram showing one embodiment of an output circuit of a CCD solid-state imaging device according to the present invention, and shows a case where the present invention is applied to, for example, a floating diffusion amplifier. In FIG. 1, for example, a three-stage source follower circuit 1 including a driving MOS transistor Q nD and a load MOS transistor Q nL constitutes an amplifier section of the present output circuit.
【0008】この3段のソースフォロワ回路1におい
て、負荷側MOSトランジスタQ1L,Q2L,Q3Lの各ゲ
ートは、直流電源2によって共通にバイアスされてお
り、また初段の駆動側MOSトランジスタQ1Dのゲート
は、本出力回路の電荷検出部を構成するフローティング
・ディフュージョン(FD)3に接続されている。フロ
ーティング・ディフュージョン3には、CCD固体撮像
素子の水平転送レジスタ(図示せず)から信号電荷が転
送される。フローティング・ディフュージョン3は、リ
セットスイッチ4によって所定の周期でリセットされ
る。In the three-stage source follower circuit 1, the gates of the load-side MOS transistors Q 1L , Q 2L and Q 3L are commonly biased by the DC power supply 2, and the first-stage drive-side MOS transistor Q 1D Is connected to a floating diffusion (FD) 3 constituting a charge detection unit of the present output circuit. Signal charges are transferred to the floating diffusion 3 from a horizontal transfer register (not shown) of the CCD solid-state imaging device. The floating diffusion 3 is reset by a reset switch 4 at a predetermined cycle.
【0009】ところで、上記構成の出力回路において、
信号電荷の電圧変換能力を高めるためには、電荷検出部
の寄生容量をできるだけ小さくする必要がある訳である
が、本出力回路のうち、信号電荷を最初に受ける初段ソ
ースフォロワの駆動側MOSトランジスタQ1Dもその対
象となる。このため、初段ソースフォロワの駆動側MO
SトランジスタQ1Dは、寄生容量を充分に小さくすべく
ゲート面積が縮小化され、さらに、ゲート面積に依存す
る1/fノイズを低減すべくゲート下の酸化膜が薄膜化
されている。By the way, in the output circuit having the above configuration,
In order to increase the voltage conversion capability of signal charges, it is necessary to minimize the parasitic capacitance of the charge detection unit. However, in this output circuit, the driving-side MOS transistor of the first-stage source follower that receives signal charges first Q 1D is also a target. For this reason, the driving side MO of the first stage source follower
In the S transistor Q 1D , the gate area is reduced to sufficiently reduce the parasitic capacitance, and the oxide film under the gate is thinned to reduce 1 / f noise depending on the gate area.
【0010】具体的には、初段及び2段目ソースフォロ
ワの各駆動側MOSトランジスタQ1D,Q2Dの断面構造
を示す図2において、初段ソースフォロワの駆動側MO
SトランジスタQ1Dのゲート酸化膜5は、2段目ソース
フォロワの駆動側MOSトランジスタQ2Dのゲート酸化
膜6の2/3〜1/3程度に薄膜化されている。図2に
は、2段目ソースフォロワの駆動側MOSトランジスタ
Q2Dとの対比で示したが、実際には、ソースフォロワ回
路1において、初段の負荷側MOSトランジスタQ1L及
び2段目以降のMOSトランジスタQ2D,Q2L,Q3D,
Q3Lの各ゲート酸化膜が同一の膜厚で形成され、これら
のゲート酸化膜に対して初段の駆動側MOSトランジス
タQ1Dのゲート酸化膜が薄膜化されている。More specifically, in FIG. 2 showing the cross-sectional structure of each of the driving-side MOS transistors Q 1D and Q 2D of the first-stage and second-stage source followers, FIG.
The gate oxide film 5 of the S transistor Q 1D is thinned to about 程度 to 3 of the gate oxide film 6 of the driver MOS transistor Q 2D of the second-stage source follower. FIG. 2 shows a comparison with the driving MOS transistor Q 2D of the second-stage source follower. However, in actuality, in the source follower circuit 1, the first-stage load-side MOS transistor Q 1L and the MOS transistors of the second and subsequent stages are used. The transistors Q 2D , Q 2L , Q 3D ,
The gate oxide films of Q3L are formed to have the same thickness, and the gate oxide film of the first-stage drive-side MOS transistor Q1D is made thinner than these gate oxide films.
【0011】初段ソースフォロワの駆動側MOSトラン
ジスタQ1Dのゲート酸化膜5の薄膜化に際しては、先
ず、ソースフォロワ回路1を構成する全てのMOSトラ
ンジスタQ1D,Q1L,Q2D,Q2L,Q3D,Q3Lに関して
同一の膜厚のゲート酸化膜を形成し、しかる後初段の駆
動側MOSトランジスタQ1Dのゲート酸化膜5について
のみ、例えばドライエッチングによって2/3〜1/3
程度に薄くすることによって実現できる。When thinning the gate oxide film 5 of the driving side MOS transistor Q 1D of the first stage source follower, first, all the MOS transistors Q 1D , Q 1L , Q 2D , Q 2L , Q 2 constituting the source follower circuit 1 are formed. A gate oxide film having the same film thickness is formed for 3D and Q 3L , and thereafter, only the gate oxide film 5 of the first-stage drive-side MOS transistor Q 1D is subjected to, for example, 2/3 to 1/3 by dry etching.
This can be achieved by making it as thin as possible.
【0012】ここで、MOSトランジスタのゲート面積
をW・L、MOSトランジスタのゲート酸化膜厚をdo
xとすると、これらに依存する1/fノイズのノイズエ
ネルギーEnf 2 には数1の式の関係がある。Here, the gate area of the MOS transistor is W · L, and the gate oxide film thickness of the MOS transistor is do.
When x, relationship equation 1 of the noise energy E nf 2 of 1 / f noise that rely on these.
【数1】 Enf 2 ∽(1/W・L),dox2 ,K,(1/fm ) ここで、KはSi/SiO2 の界面準位によって決まる
定数、fは周波数、mは1〜0.8である。[Number 1] E nf 2 ∽ (1 / W · L), dox 2, K, where (1 / f m), K is determined by the interface level of the Si / SiO 2 constant, f is the frequency, m is 1 to 0.8.
【0013】ソースフォロワ回路1において、最終段
(3段目)は、CCD固体撮像素子の外部のバッファ
(図示せず)を充分駆動できる電流を流し得るサイズの
MOSトランジスタによって構成されている。また、2
段目は、初段が充分に駆動でき、かつ最終段を充分駆動
できるように構成され、出力回路全体で充分な周波数特
性を持つように各MOSトランジスタのサイズが最適化
されている。なお、出力回路全体の薄膜化は、静電耐圧
が低下し、回路部の破壊につながる可能性が大きくな
り、量産品には不向きである。In the source follower circuit 1, the final stage (third stage) is constituted by MOS transistors having a size capable of flowing a current capable of sufficiently driving a buffer (not shown) external to the CCD solid-state imaging device. Also, 2
The stage is configured such that the first stage can be sufficiently driven and the last stage can be sufficiently driven, and the size of each MOS transistor is optimized so that the entire output circuit has sufficient frequency characteristics. Note that reducing the thickness of the entire output circuit reduces the electrostatic withstand voltage and increases the possibility of destruction of the circuit section, which is not suitable for mass production.
【0014】上述したように、初段ソースフォロワの駆
動側MOSトランジスタQ1Dのゲート酸化膜5を、同一
回路内の他のMOSトランジスタQ1L,Q2D,Q2L,Q
3D,Q3Lの酸化膜よりも薄膜化したことにより、信号電
荷を最初に受ける初段ソースフォロワの駆動側MOSト
ランジスタQ1Dは流れる電流が少ないことから、図1に
示すように、保護抵抗Rを付けることができるため、薄
膜化しても静電耐圧は劣化しなく、しかもゲート面積の
縮小化によって微小信号の信号電荷の電圧変換能力を高
いレベルで維持したまま、1/fノイズを低減すること
ができる。As described above, the gate oxide film 5 of the driving-side MOS transistor Q 1D of the first-stage source follower is connected to the other MOS transistors Q 1L , Q 2D , Q 2L , Q 2 in the same circuit.
Since the driving side MOS transistor Q 1D of the first stage source follower, which receives the signal charge first, has a small amount of current due to the thinner film than the oxide film of 3D and Q 3L , as shown in FIG. It is possible to reduce the 1 / f noise while maintaining a high level of voltage conversion capability of signal charges of minute signals by reducing the gate area without reducing the electrostatic withstand voltage even if the thickness is reduced. Can be.
【0015】図3に、本発明の実験結果を示す。図3
は、初段ソースフォロワのゲート面積及びゲート酸化膜
厚の2つの値を変えたものに対してノイズエネルギーが
どのように変化するかを表した特性図である。この実験
結果から明かなように、ゲート酸化膜厚を薄くすると、
同じゲート面積でも1/fノイズが低減していることが
わかる。すなわち、信号電荷の電圧変換能力を高めるた
め、MOSトランジスタのサイズを小さくしても、ゲー
ト酸化膜厚を薄くすることにより、1/fノイズを従来
品レベル、またはそれ以上に低減することができる。FIG. 3 shows the experimental results of the present invention. FIG.
FIG. 4 is a characteristic diagram showing how noise energy changes with respect to two different values of a gate area and a gate oxide film thickness of a first-stage source follower. As is clear from the experimental results, when the gate oxide film thickness is reduced,
It can be seen that 1 / f noise is reduced even with the same gate area. That is, even if the size of the MOS transistor is reduced in order to increase the voltage conversion capability of the signal charge, the 1 / f noise can be reduced to the level of the conventional product or more by reducing the gate oxide film thickness. .
【0016】[0016]
【発明の効果】以上説明したように、本発明によれば、
固体撮像素子等の電荷転送部から転送されてきた信号電
荷を検出して信号電圧に変換する出力回路を有する電荷
転送装置において、前記出力回路内の信号電荷を受ける
MOSトランジスタのゲート酸化膜を、当該出力回路内
の他のMOSトランジスタのゲート酸化膜よりも薄膜化
したことにより、出力回路から発生する1/fノイズが
MOSトランジスタのゲート酸化膜厚の2乗に比例する
ことによって1/fノイズを低減できるため、当該MO
Sトランジスタのゲート面積の縮小化によって微小信号
電荷の電圧変換能力を高いレベルで維持したまま、1/
fノイズの低減によって低照度時の画質及び感度特性を
向上できることになる。As described above, according to the present invention,
Charges having an output circuit for detecting signal charges transferred from a charge transfer unit such as a solid-state imaging device and converting the signal charges to a signal voltage
In the transfer device, a gate oxide film of the MOS transistor receiving the signal charge in the output circuit, by which thinned than the gate oxide film of the other MOS transistor in the output circuit <br/>, generated by the output circuit Since the 1 / f noise to be generated is proportional to the square of the gate oxide film thickness of the MOS transistor, the 1 / f noise can be reduced.
By reducing the gate area of the S transistor, 1 /
By reducing the f noise, the image quality and sensitivity characteristics at low illuminance can be improved.
【図1】本発明による出力回路の一実施例を示す回路図
である。FIG. 1 is a circuit diagram showing one embodiment of an output circuit according to the present invention.
【図2】初段及び2段目ソースフォロワの各駆動側MO
Sトランジスタの断面構造図である。FIG. 2 shows each drive side MO of the first and second stage source followers.
FIG. 3 is a sectional structural view of an S transistor.
【図3】本発明に係る実験結果を示す特性図である。FIG. 3 is a characteristic diagram showing an experimental result according to the present invention.
1 ソースフォロワ回路 2 フローティング・ディフュージョン(FD) 4 リセットスイッチ 5,6 ゲート酸化膜 DESCRIPTION OF SYMBOLS 1 Source follower circuit 2 Floating diffusion (FD) 4 Reset switch 5, 6 Gate oxide film
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/339 H01L 21/8234 H01L 27/088 H01L 29/762 H04N 5/335 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/339 H01L 21/8234 H01L 27/088 H01L 29/762 H04N 5/335
Claims (3)
を検出して信号電圧に変換する出力回路を有する電荷転
送装置であって、 前記出力回路内の信号電荷を受けるMOSトランジスタ
のゲート酸化膜が、前記出力回路内の他のMOSトラン
ジスタのゲート酸化膜よりも薄膜化されたことを特徴と
する電荷転送装置。1. A charge transfer device having an output circuit for detecting a signal charge transferred from a charge transfer unit and converting the signal charge into a signal voltage, wherein a gate oxide film of a MOS transistor receiving the signal charge in the output circuit . Is thinner than a gate oxide film of another MOS transistor in the output circuit .
からなり、前記信号電荷を受けるMOSトランジスタは
初段のソースフォロワを構成する駆動側MOSトランジ
スタであることを特徴とする請求項1記載の電荷転送装
置。2. The charge transfer device according to claim 1, wherein said output circuit includes a plurality of stages of source followers, and said MOS transistor receiving said signal charge is a driving MOS transistor constituting a first stage source follower. Dress
Place .
以降のソースフォロワを構成するMOSトランジスタで
あることを特徴とする請求項2記載の電荷転送装置。3. The charge transfer device according to claim 2, wherein said another MOS transistor is a MOS transistor forming a source follower of a second stage or later.
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02054993A JP3309464B2 (en) | 1993-01-12 | 1993-01-12 | Charge transfer device |
DE69409274T DE69409274T2 (en) | 1993-01-12 | 1994-01-07 | Output circuit for charge transfer element |
DE69429018T DE69429018T2 (en) | 1993-01-12 | 1994-01-07 | Output circuit for charge transfer element |
EP94100201A EP0609658B1 (en) | 1993-01-12 | 1994-01-07 | Output circuit device for charge transfer element |
EP97101820A EP0789399B1 (en) | 1993-01-12 | 1994-01-07 | Output circuit device for charge transfer element |
KR1019940000285A KR100300782B1 (en) | 1993-01-12 | 1994-01-10 | Output circuit of charge transfer device and its manufacturing method |
US08/180,283 US5432364A (en) | 1993-01-12 | 1994-01-12 | Output circuit device for charge transfer element |
US08/393,827 US5498887A (en) | 1993-01-12 | 1995-02-24 | Output circuit device for a charge transfer element having tripartite diffusion layer |
US08/446,251 US5569616A (en) | 1993-01-12 | 1995-05-22 | Process for forming an output circuit device for a charge transfer element having tripartite diffusion layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02054993A JP3309464B2 (en) | 1993-01-12 | 1993-01-12 | Charge transfer device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06216385A JPH06216385A (en) | 1994-08-05 |
JP3309464B2 true JP3309464B2 (en) | 2002-07-29 |
Family
ID=12030236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02054993A Expired - Lifetime JP3309464B2 (en) | 1993-01-12 | 1993-01-12 | Charge transfer device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3309464B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW480642B (en) * | 2001-03-16 | 2002-03-21 | Amic Technology Taiwan Inc | Semiconductor wafer with sensors for detecting radiance on the semiconductor wafer |
JP4299697B2 (en) | 2004-03-04 | 2009-07-22 | シャープ株式会社 | Solid-state imaging device |
JP2006253316A (en) * | 2005-03-09 | 2006-09-21 | Sony Corp | Solid-state imaging device |
WO2012176364A1 (en) * | 2011-06-24 | 2012-12-27 | パナソニック株式会社 | Solid-state imaging device |
-
1993
- 1993-01-12 JP JP02054993A patent/JP3309464B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH06216385A (en) | 1994-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10957724B2 (en) | Single-photon avalanche diode image sensor with photon counting and time-of-flight detection capabilities | |
US6784934B1 (en) | Active type solid-state imaging device with reduced pixel leak current | |
CN102480603B (en) | Solid state image pickup device, its driving method and electronic installation | |
JP2001326856A (en) | Solid-state imaging device and solid-state imaging system using the same | |
JPWO2004025732A1 (en) | Solid-state imaging device and manufacturing method thereof | |
JP2004111572A5 (en) | ||
KR100678981B1 (en) | Solid-state imaging device | |
JP2575964B2 (en) | Solid-state imaging device | |
JP3309464B2 (en) | Charge transfer device | |
US6091280A (en) | CMOS image sensor based on four transistor photocell | |
JP3527094B2 (en) | Active XY address type solid-state imaging device | |
US5969337A (en) | Integrated photosensing device for active pixel sensor imagers | |
JPS6337996B2 (en) | ||
JPH07322150A (en) | Solid-state imaging device | |
KR100264833B1 (en) | MOS transistor and charge detection device using same | |
JPH06334166A (en) | Solid-state image pickup device | |
JP3008655B2 (en) | Solid-state imaging device | |
JPH05103274A (en) | Output circuit for charge transferring device | |
JP2991488B2 (en) | Charge transfer device | |
JPH08306908A (en) | Charge detecting element | |
JP2986752B2 (en) | Semiconductor device | |
JP2005347655A (en) | Solid-state imaging device | |
JP3084034B2 (en) | Semiconductor device | |
JP3139465B2 (en) | Solid-state imaging device | |
JPH0418737A (en) | CCD solid-state image sensor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120524 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120524 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130524 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130524 Year of fee payment: 11 |