JP3307145B2 - パワーチップキャリア及びこれを用いたパワー半導体装置 - Google Patents
パワーチップキャリア及びこれを用いたパワー半導体装置Info
- Publication number
- JP3307145B2 JP3307145B2 JP06733395A JP6733395A JP3307145B2 JP 3307145 B2 JP3307145 B2 JP 3307145B2 JP 06733395 A JP06733395 A JP 06733395A JP 6733395 A JP6733395 A JP 6733395A JP 3307145 B2 JP3307145 B2 JP 3307145B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- cathode
- anode
- internal electrode
- side internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Die Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＭＯＳ制御型パワー半
導体、特に、トランジスタ（ＩＧＢＴ等）、あるいはト
ランジスタとサイリスタとの複合型半導体（ＩＧＣＴ
等）及びダイオードを搭載した、単位パワーチップキャ
リア及びこれらを同一金属基板間に挟み加圧し並列動作
を可能にした大容量半導体装置に関する。
導体、特に、トランジスタ（ＩＧＢＴ等）、あるいはト
ランジスタとサイリスタとの複合型半導体（ＩＧＣＴ
等）及びダイオードを搭載した、単位パワーチップキャ
リア及びこれらを同一金属基板間に挟み加圧し並列動作
を可能にした大容量半導体装置に関する。
【０００２】
【従来の技術】インバータ装置をはじめとする電力用変
換器の高性能化，低騒音化に対応するため、高速、低損
失のスイッチング素子の開発が強く望まれている。この
半導体素子として、ＩＧＢＴ（Insulated Gate Bipolar
Transistor ）及びＩＧＣＴ（Insulated Gate Control
led Thyristor ）がある。ＩＧＢＴは、例えば電子技術
１９９１年８月号ｐｐ．１７ー７１に示されているよう
に電圧駆動であり、高速動作が可能である。更に、電圧
制御であることから、従来の電流制御素子であるＧＴＯ
サイリスタに比べ、オン電圧を低く出来るため、素子の
低損失が可能である。また、ＩＧＣＴはＩＧＢＴに比
べ、更にオン電圧の低減，大電流化が可能である。しか
し、ＩＧＢＴあるいはＩＧＣＴ等のＭＯＳ制御型半導体
はチップの大面積化がプロセス歩留りの点から難しいた
め、大電力のスイッチングを行う際、チップの並列接続
が不可欠であり、このためにはモジュール化が不可欠で
ある。
換器の高性能化，低騒音化に対応するため、高速、低損
失のスイッチング素子の開発が強く望まれている。この
半導体素子として、ＩＧＢＴ（Insulated Gate Bipolar
Transistor ）及びＩＧＣＴ（Insulated Gate Control
led Thyristor ）がある。ＩＧＢＴは、例えば電子技術
１９９１年８月号ｐｐ．１７ー７１に示されているよう
に電圧駆動であり、高速動作が可能である。更に、電圧
制御であることから、従来の電流制御素子であるＧＴＯ
サイリスタに比べ、オン電圧を低く出来るため、素子の
低損失が可能である。また、ＩＧＣＴはＩＧＢＴに比
べ、更にオン電圧の低減，大電流化が可能である。しか
し、ＩＧＢＴあるいはＩＧＣＴ等のＭＯＳ制御型半導体
はチップの大面積化がプロセス歩留りの点から難しいた
め、大電力のスイッチングを行う際、チップの並列接続
が不可欠であり、このためにはモジュール化が不可欠で
ある。
【０００３】図１（ａ)，(ｂ）は従来の片面冷却型ＩＧ
ＢＴモジュールの平面及び断面構造を示した図である。
図において、１０１はＩＧＢＴチップ、１０２はコレク
タ（アノード）側支持電極板、１０３はボンデイングワ
イヤ、１０４はＡｌＮ基板、１０５は半田層、１０６は
エミッタ電極端子、１０７はＡｌ電極、１０８はゲート
電極端子、１０９はコレクタ(アノード)電極端子及び１
１０はダイオードチップを示している。ＩＧＢＴチップ
１０１内部で生じた熱は銅回路板であるコレクタ側電極
端子１０９，ＡｌＮ基板１０４及びＭｏ，銅等の金属基
板であるコレクタ側電極支持板１０２を通して外部へ放
散する。このような片面冷却型IGBTモジュールの例とし
て、例えば三菱電機技報vol ６７，Ｎo.９，１９９３，
ＰＰ．９０−９３に示されている。
ＢＴモジュールの平面及び断面構造を示した図である。
図において、１０１はＩＧＢＴチップ、１０２はコレク
タ（アノード）側支持電極板、１０３はボンデイングワ
イヤ、１０４はＡｌＮ基板、１０５は半田層、１０６は
エミッタ電極端子、１０７はＡｌ電極、１０８はゲート
電極端子、１０９はコレクタ(アノード)電極端子及び１
１０はダイオードチップを示している。ＩＧＢＴチップ
１０１内部で生じた熱は銅回路板であるコレクタ側電極
端子１０９，ＡｌＮ基板１０４及びＭｏ，銅等の金属基
板であるコレクタ側電極支持板１０２を通して外部へ放
散する。このような片面冷却型IGBTモジュールの例とし
て、例えば三菱電機技報vol ６７，Ｎo.９，１９９３，
ＰＰ．９０−９３に示されている。
【０００４】一方、平成６年電気学会全国大会資料（Ｎ
o.５０７）に開示されている加圧接触型パッケージ構造
のＩＧＢＴを図２に示す。この構造はＩＧＢＴチップ２
０１のコレクタあるいはアノード側を下部のコレクタ側
電極板２０３に接合層２０２により接合し、エミッタ上
に設けた加圧用電極２０５を凸部を有するエミッタ電極
板２０４で加圧圧接した点に特徴がある。また、ゲート
電極２０６はワイヤ２０７によりゲート端子２０８に接
続されている。両面から冷却が可能なため、熱抵抗が低
く、信頼性も高い。
o.５０７）に開示されている加圧接触型パッケージ構造
のＩＧＢＴを図２に示す。この構造はＩＧＢＴチップ２
０１のコレクタあるいはアノード側を下部のコレクタ側
電極板２０３に接合層２０２により接合し、エミッタ上
に設けた加圧用電極２０５を凸部を有するエミッタ電極
板２０４で加圧圧接した点に特徴がある。また、ゲート
電極２０６はワイヤ２０７によりゲート端子２０８に接
続されている。両面から冷却が可能なため、熱抵抗が低
く、信頼性も高い。
【０００５】
【発明が解決しようとする課題】従来の片面冷却型構造
では、冷却効率が低いため基板上に高密度にＩＧＢＴを
実装するとチップ温度が上昇して、半田接合部及びワイ
ヤボンデイング部が劣化し易い。また、ゲート電極（１
０８のチップ側電極に対応）直下には脆く、薄いゲート
酸化膜が存在するため、ワイヤボンデイング時のチップ
ダメージが発生し易く、接合部の信頼性に問題が生じ
る。更に、上記構造の場合、シリーズ化に対応するため
には、その都度モジュール構造の設計を行う必要が生じ
る。
では、冷却効率が低いため基板上に高密度にＩＧＢＴを
実装するとチップ温度が上昇して、半田接合部及びワイ
ヤボンデイング部が劣化し易い。また、ゲート電極（１
０８のチップ側電極に対応）直下には脆く、薄いゲート
酸化膜が存在するため、ワイヤボンデイング時のチップ
ダメージが発生し易く、接合部の信頼性に問題が生じ
る。更に、上記構造の場合、シリーズ化に対応するため
には、その都度モジュール構造の設計を行う必要が生じ
る。
【０００６】また、加圧接触型パッケージ構造では、エ
ミッタ側は圧接構造となっているため、加圧した状態で
通電すると、チップ温度は上昇する。その結果、加圧電
極はＩＧＢＴチップよりも伸びるため偏荷重になり易
く、接触抵抗の変動が起こり易い。また、ごみ，ずれ等
のハンドリングにも問題を生じ易い。更に、加圧用電極
をチップ上に設けているため、ＭＯＳ制御部のチップ面
積に閉める割合が小さくなり、面積当りの電流容量が小
さくなる。
ミッタ側は圧接構造となっているため、加圧した状態で
通電すると、チップ温度は上昇する。その結果、加圧電
極はＩＧＢＴチップよりも伸びるため偏荷重になり易
く、接触抵抗の変動が起こり易い。また、ごみ，ずれ等
のハンドリングにも問題を生じ易い。更に、加圧用電極
をチップ上に設けているため、ＭＯＳ制御部のチップ面
積に閉める割合が小さくなり、面積当りの電流容量が小
さくなる。
【０００７】本発明の目的は、信頼性，ハンドリング
性，製造性及び冷却効率に優れたパワーチップキャリア
を提供することにある。
性，製造性及び冷却効率に優れたパワーチップキャリア
を提供することにある。
【０００８】また、本発明の他の目的は上記パワーチッ
プキャリアを基本にして大容量化，シリーズ化が容易な
パワー半導体装置を提供することにある。
プキャリアを基本にして大容量化，シリーズ化が容易な
パワー半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】本発明のチップキャリア
によれば、ＭＯＳ制御型パワー半導体素子のカソード電
極及びアノード電極とがカソード側内部電極及びアノー
ド側内部電極に金属学的に接合されている。
によれば、ＭＯＳ制御型パワー半導体素子のカソード電
極及びアノード電極とがカソード側内部電極及びアノー
ド側内部電極に金属学的に接合されている。
【００１０】実施態様によれば、カソード電極及びアノ
ード電極はＡｌを第１層にし、接合され最上層がＡｇ又
はＡｕで構成され、中間層はＣｒ，Ｔｉ又はＮｉから構
成される接着層を有する。また、カソード側内部電極及
びアノード側内部電極はＮｉを第１層にし、接合される
最上層がＡｇ又はＡｕで構成された接着層を有する。更
に、カソード電極とカソード側内部電極との接合、及
び、上記アノード電極とアノード側内部電極との接合は
ＡｇとＡｇ、又は、ＡｇとＡｕとの相互拡散により金属
学的接合されていることが好ましい。このＡｇとＡｇ、
又は、ＡｇとＡｕとの相互拡散による金属学的接合は２
５０℃以下で行われることが望ましい。
ード電極はＡｌを第１層にし、接合され最上層がＡｇ又
はＡｕで構成され、中間層はＣｒ，Ｔｉ又はＮｉから構
成される接着層を有する。また、カソード側内部電極及
びアノード側内部電極はＮｉを第１層にし、接合される
最上層がＡｇ又はＡｕで構成された接着層を有する。更
に、カソード電極とカソード側内部電極との接合、及
び、上記アノード電極とアノード側内部電極との接合は
ＡｇとＡｇ、又は、ＡｇとＡｕとの相互拡散により金属
学的接合されていることが好ましい。このＡｇとＡｇ、
又は、ＡｇとＡｕとの相互拡散による金属学的接合は２
５０℃以下で行われることが望ましい。
【００１１】本発明のパワー半導体装置によれば、上述
のパワーチツプキャリアを複数用い、これらのパワーチ
ツプキャリアのそれぞれのカソード側内部電極及びアノ
ード側内部電極に金属学的に接合した複数の絶縁基板
と、カソード側内部電極に接合した絶縁基板と、及び、
アノード側内部電極に接合した絶縁基板とに加圧接続さ
れ、複数パワーチツプキャリアを並列的に固定する第１
及び第２の外部電極とを有する。
のパワーチツプキャリアを複数用い、これらのパワーチ
ツプキャリアのそれぞれのカソード側内部電極及びアノ
ード側内部電極に金属学的に接合した複数の絶縁基板
と、カソード側内部電極に接合した絶縁基板と、及び、
アノード側内部電極に接合した絶縁基板とに加圧接続さ
れ、複数パワーチツプキャリアを並列的に固定する第１
及び第２の外部電極とを有する。
【００１２】カソード側内部電極に接合した絶縁基板と
第１の外部電極間に海面金属層、又は、超弾性合金層を
有することが望ましいを特徴とする半導体装置。
第１の外部電極間に海面金属層、又は、超弾性合金層を
有することが望ましいを特徴とする半導体装置。
【００１３】
【作用】本発明構造では半導体素子基板のアノード，カ
ソード両主面上の各電極と内部電極とが金属学的に接合
されているため、界面に空気層が介在する圧接構造に比
べ、両面からの十分な冷却が可能であリ、熱抵抗が低
い。さらに、圧接構造特有の偏荷重現象も起こりにく
く、ごみ，ずれ等のハンドリング性を悪化させることも
ない。例えば、本発明を適用したＩＧＢＴモジュールの
場合、ＶＣＥ（飽和電圧）の加圧力依存性は極めて小さ
くなる。すなわち、加圧力を小さくできる。以上のこと
から本発明構造は小型化，高信頼化に有利である。更
に、樹脂封止してあるため用途によっては絶縁板を接続
しない状態、すなわち単位モジュールのままでも使用で
きる。
ソード両主面上の各電極と内部電極とが金属学的に接合
されているため、界面に空気層が介在する圧接構造に比
べ、両面からの十分な冷却が可能であリ、熱抵抗が低
い。さらに、圧接構造特有の偏荷重現象も起こりにく
く、ごみ，ずれ等のハンドリング性を悪化させることも
ない。例えば、本発明を適用したＩＧＢＴモジュールの
場合、ＶＣＥ（飽和電圧）の加圧力依存性は極めて小さ
くなる。すなわち、加圧力を小さくできる。以上のこと
から本発明構造は小型化，高信頼化に有利である。更
に、樹脂封止してあるため用途によっては絶縁板を接続
しない状態、すなわち単位モジュールのままでも使用で
きる。
【００１４】本発明の金属学的接合は２５０度以下の温
度での接合がよいが、特に１２０〜１５０度付近の温度
で接続すれば、内部電極はＷ，ＭｏあるいはＣｕ−Ａｌ
Ｎ，Ｃｕ−ＳｉＣ，Ｃｕ−Ｗ，Ｃｕ−Ｍｏ等の低熱膨張
係数の材料ばかりなくＣｕ，Ａｌ等の熱膨張係数の比較
的大きい材料でも可能になる。低温であるため、熱膨張
係数のミスマッチが大きくても、接合部に発生する熱応
力を小さくできるからである。
度での接合がよいが、特に１２０〜１５０度付近の温度
で接続すれば、内部電極はＷ，ＭｏあるいはＣｕ−Ａｌ
Ｎ，Ｃｕ−ＳｉＣ，Ｃｕ−Ｗ，Ｃｕ−Ｍｏ等の低熱膨張
係数の材料ばかりなくＣｕ，Ａｌ等の熱膨張係数の比較
的大きい材料でも可能になる。低温であるため、熱膨張
係数のミスマッチが大きくても、接合部に発生する熱応
力を小さくできるからである。
【００１５】本発明のパワー半導体装置では上述のパワ
ーチップキャリアをモジュール単位とし並列接続によ
り、従来モジュールに比べ、かなり小型化して達成でき
る。
ーチップキャリアをモジュール単位とし並列接続によ
り、従来モジュールに比べ、かなり小型化して達成でき
る。
【００１６】すなわち、ＭＯＳ制御型半導体ではチップ
歩留りの点から、チップを３cm角以上にすることは難し
いため、チップ容量としてはたかだか、百アンペア程度
であり、これを数千アンペアまで大容量化するためには
多数のチップを同時に動作させる必要がある。従って、
従来の片側冷却方式のモジュールでは冷却効率を考慮す
るとかなり寸法的に大きなものになる。また容量に応じ
てチップの位置，端子の位置等の設計，作製したモジュ
ールの信頼性評価等が必要となり、シリーズ化が困難で
ある。
歩留りの点から、チップを３cm角以上にすることは難し
いため、チップ容量としてはたかだか、百アンペア程度
であり、これを数千アンペアまで大容量化するためには
多数のチップを同時に動作させる必要がある。従って、
従来の片側冷却方式のモジュールでは冷却効率を考慮す
るとかなり寸法的に大きなものになる。また容量に応じ
てチップの位置，端子の位置等の設計，作製したモジュ
ールの信頼性評価等が必要となり、シリーズ化が困難で
ある。
【００１７】本発明のパワー半導体装置によれば、上述
した小型で、冷却効率が高い高信頼性を有するパワーチ
ップキャリアを用いており、しかも、それぞれのパワー
チップキャリアは第１及び第２の外部電極により並列接
続されている。従って、シリーズ化が容易にでき、小型
でしかも信頼性に富む大容量のパワー半導体装置が実現
できる。
した小型で、冷却効率が高い高信頼性を有するパワーチ
ップキャリアを用いており、しかも、それぞれのパワー
チップキャリアは第１及び第２の外部電極により並列接
続されている。従って、シリーズ化が容易にでき、小型
でしかも信頼性に富む大容量のパワー半導体装置が実現
できる。
【００１８】また、カソード側内部電極に接合した絶縁
基板と第１の外部電極間に海面金属層、又は、超弾性合
金層を有することにより、それぞれのパワーチップキャ
リアには均一に加圧されるため、信頼性が更に増す。
基板と第１の外部電極間に海面金属層、又は、超弾性合
金層を有することにより、それぞれのパワーチップキャ
リアには均一に加圧されるため、信頼性が更に増す。
【００１９】
【実施例】以下、本発明を実施例により具体的に説明す
る。
る。
【００２０】図３（ａ)，(ｂ）は本発明のパワーチップ
キャリアの断面構造の一例を示す。また、図４はパワー
チップキャリアに使用するＩＧＢＴの断面図を示す。図
３において、３０１はＳｉ基体、３０２はゲート、３０
３はカソード電極、３０４はコレクタ（アノード）側電
極、３０５はカソード側接着層、３０６はコレクタ（ア
ノード）側接着層、３０７はカソード側内部電極、３０
８はコレクタ（アノード）側内部電極、３０９はゲート
電極、３１０はボンデイングワイヤ、３１１はゲート端
子、３１２は絶縁支持基板、３１３は樹脂、３１４はカ
ソード側絶縁基板との接着層、３１５はコレクタ（アノ
ード）側絶縁板との接着層、３１６，３１７は絶縁基板
を示す。図３（ａ）の特徴はＳｉ基体３０１のカソード
電極３０３及びコレクタ（アノード）電極３０４と内部
電極３０７，３０８とが強固に金属学的に接着され、Ｉ
ＧＢＴの周囲に配置されたゲート電極３０９がワイヤに
よりゲート端子３１１に接続され、樹脂３１３で封止さ
れた構造にある。またゲート電極３０９は図４のエミッ
タ電極４０５の間に位置するゲート電極３０２に接続し
ている。なお、図４の４０６はカソード電極３０３とゲ
ート３０２とを絶縁する絶縁膜である。
キャリアの断面構造の一例を示す。また、図４はパワー
チップキャリアに使用するＩＧＢＴの断面図を示す。図
３において、３０１はＳｉ基体、３０２はゲート、３０
３はカソード電極、３０４はコレクタ（アノード）側電
極、３０５はカソード側接着層、３０６はコレクタ（ア
ノード）側接着層、３０７はカソード側内部電極、３０
８はコレクタ（アノード）側内部電極、３０９はゲート
電極、３１０はボンデイングワイヤ、３１１はゲート端
子、３１２は絶縁支持基板、３１３は樹脂、３１４はカ
ソード側絶縁基板との接着層、３１５はコレクタ（アノ
ード）側絶縁板との接着層、３１６，３１７は絶縁基板
を示す。図３（ａ）の特徴はＳｉ基体３０１のカソード
電極３０３及びコレクタ（アノード）電極３０４と内部
電極３０７，３０８とが強固に金属学的に接着され、Ｉ
ＧＢＴの周囲に配置されたゲート電極３０９がワイヤに
よりゲート端子３１１に接続され、樹脂３１３で封止さ
れた構造にある。またゲート電極３０９は図４のエミッ
タ電極４０５の間に位置するゲート電極３０２に接続し
ている。なお、図４の４０６はカソード電極３０３とゲ
ート３０２とを絶縁する絶縁膜である。
【００２１】この構造において、ＩＧＢＴの容量はそれ
ぞれＳｉ基体の性能，大きさにもよるが、５００〜３０
００Ｖ，５０〜３００Ａ程度であり、この容量の範囲で
あれば、この状態で使用出来る。また、ＩＧＢＴのカソ
ードおよびコレクタ電極が内部電極３０７及び３０８と
接着されているため、両面から熱を逃す（両面冷却）こ
とができ、熱抵抗，信頼性の点で従来技術に比べ極めて
有利である。それでワイヤボンデイング部も劣化しにく
い。
ぞれＳｉ基体の性能，大きさにもよるが、５００〜３０
００Ｖ，５０〜３００Ａ程度であり、この容量の範囲で
あれば、この状態で使用出来る。また、ＩＧＢＴのカソ
ードおよびコレクタ電極が内部電極３０７及び３０８と
接着されているため、両面から熱を逃す（両面冷却）こ
とができ、熱抵抗，信頼性の点で従来技術に比べ極めて
有利である。それでワイヤボンデイング部も劣化しにく
い。
【００２２】カソード電極３０３，コレクタ電極３０４
の電極構造としてはＡｌ／Ｃｒ／Ｎｉ／Ａｇ，Ａｌ／Ｎ
ｉ／Ｔｉ／Ｎｉ／ＡｕあるいはＡｌ／Ｃｒ／Ａｇ，Ａｌ
／Ｎｉ／Ａｕ，Ａｌ／Ｃｒ／Ａｇ等Ａｌを第一層にし、
最上層はＡｇ、あるいはＡｕで、中間に密着性向上のＣ
ｒ，Ｔｉ層、バリアであるＮｉ層からなっていれば良
い。一方、内部電極３０７及び３０８の接着層はＮｉ／
Ａｇからなる。ＡｇとＡｇあるいはＡｕの相互拡散によ
り２５０℃以下の温度での金属接合が完了する。
の電極構造としてはＡｌ／Ｃｒ／Ｎｉ／Ａｇ，Ａｌ／Ｎ
ｉ／Ｔｉ／Ｎｉ／ＡｕあるいはＡｌ／Ｃｒ／Ａｇ，Ａｌ
／Ｎｉ／Ａｕ，Ａｌ／Ｃｒ／Ａｇ等Ａｌを第一層にし、
最上層はＡｇ、あるいはＡｕで、中間に密着性向上のＣ
ｒ，Ｔｉ層、バリアであるＮｉ層からなっていれば良
い。一方、内部電極３０７及び３０８の接着層はＮｉ／
Ａｇからなる。ＡｇとＡｇあるいはＡｕの相互拡散によ
り２５０℃以下の温度での金属接合が完了する。
【００２３】これに対し、図１に示した片面冷却型で
は、１０５で示す半田接続の場合、ＩＧＢＴチップの裏
面にはＡｌ／Ｃｒ／Ｎｉ／Ａｇ処理をしているが、エミ
ッタ電極板１０６上にはＮｉめっきが施され、Ｐｂ−Ｓ
ｎあるいはＳｎ−Ｓｂ半田で接続される。この場合に
は、Ａｇが半田に拡散し、両側の界面にＮｉとＳｎの化
合物が生成して接着が完了する。ＮｉとＳｎの化合物は
２５０℃以上の温度にならなければ十分に成長しない、
ＡｌＮ基板１０２と基板１０４との半田接続も同様にＮ
ｉとＳｎとの化合物が生成して接合が完了する。Ｎｉと
Ｓｎの化合物の生成は接合温度ばかりでなくＮｉめっき
膜表面の酸化膜（ＮｉＯ，Ｎｉ2Ｏ3）、汚れ及び半田中
のガスにもかなりの影響を受け、界面及び半田中に大き
なボイド等の欠陥が生じたりして接合にばらつきが大き
い。
は、１０５で示す半田接続の場合、ＩＧＢＴチップの裏
面にはＡｌ／Ｃｒ／Ｎｉ／Ａｇ処理をしているが、エミ
ッタ電極板１０６上にはＮｉめっきが施され、Ｐｂ−Ｓ
ｎあるいはＳｎ−Ｓｂ半田で接続される。この場合に
は、Ａｇが半田に拡散し、両側の界面にＮｉとＳｎの化
合物が生成して接着が完了する。ＮｉとＳｎの化合物は
２５０℃以上の温度にならなければ十分に成長しない、
ＡｌＮ基板１０２と基板１０４との半田接続も同様にＮ
ｉとＳｎとの化合物が生成して接合が完了する。Ｎｉと
Ｓｎの化合物の生成は接合温度ばかりでなくＮｉめっき
膜表面の酸化膜（ＮｉＯ，Ｎｉ2Ｏ3）、汚れ及び半田中
のガスにもかなりの影響を受け、界面及び半田中に大き
なボイド等の欠陥が生じたりして接合にばらつきが大き
い。
【００２４】本実施例では内部電極、絶縁基板上のＡｇ
あるいはＡｕ膜の中の炭素濃度を３０ａｔ％以下にする
だけで、カソード及びアノード電極上のＡｕ，Ａｇ膜と
の低温拡散接合が可能である。炭素は拡散接合を阻害す
る。炭素濃度を３０ａｔ％以下にするためにはＡｇの微
粒子を用いる場合には、有機溶剤からの炭素を除去する
ためＡｇ粒子を塗布した内部電極あるいは絶縁基板を２
５０℃の温度に大気中で加熱すればよい。蒸着あるいは
スパッタによりＡｕあるいはＡｇ膜を形成する場合に
は、炭素を無くせるため加熱処理は不要である。
あるいはＡｕ膜の中の炭素濃度を３０ａｔ％以下にする
だけで、カソード及びアノード電極上のＡｕ，Ａｇ膜と
の低温拡散接合が可能である。炭素は拡散接合を阻害す
る。炭素濃度を３０ａｔ％以下にするためにはＡｇの微
粒子を用いる場合には、有機溶剤からの炭素を除去する
ためＡｇ粒子を塗布した内部電極あるいは絶縁基板を２
５０℃の温度に大気中で加熱すればよい。蒸着あるいは
スパッタによりＡｕあるいはＡｇ膜を形成する場合に
は、炭素を無くせるため加熱処理は不要である。
【００２５】図３（ｂ）に示した構造は、更に大容量化
を目的として、図３（ａ）に示したチップキャリアを多
数に並列接続させるために、絶縁基板３１６，３１７が
内部電極３０７，３０８とＡｇからなる接続層３１４，
３１５により同様に低温接合されている。なお、ゲート
電極３０９はＩＧＢＴ基体３０１の周囲に配置してあ
り、ワイヤボンデイング時にゲート３０２の酸化膜のダ
メージが起こりにい構造となっている。ワイヤの他に薄
板でゲート電極と外部端子とを接続してもよい。この場
合にはアノード及びカソード電極の低温接着と同様の方
法で接合するのがよい。
を目的として、図３（ａ）に示したチップキャリアを多
数に並列接続させるために、絶縁基板３１６，３１７が
内部電極３０７，３０８とＡｇからなる接続層３１４，
３１５により同様に低温接合されている。なお、ゲート
電極３０９はＩＧＢＴ基体３０１の周囲に配置してあ
り、ワイヤボンデイング時にゲート３０２の酸化膜のダ
メージが起こりにい構造となっている。ワイヤの他に薄
板でゲート電極と外部端子とを接続してもよい。この場
合にはアノード及びカソード電極の低温接着と同様の方
法で接合するのがよい。
【００２６】図３(ｃ)はＭｏ内部電極上にＮｉめっき膜
を介して粉末あるいはスパッタによりＡｇ膜を設け、同
様の方法によりＡｇ膜を設けたＭｏ内部電極と重ね、２
００℃に大気中で加熱して接着したサンプルの接合強度
比とＡｇ膜中の炭素濃度との関係を示す。Ａｇが３０ａ
ｔ％以上になると接合強度が著しく低下することが分か
る。
を介して粉末あるいはスパッタによりＡｇ膜を設け、同
様の方法によりＡｇ膜を設けたＭｏ内部電極と重ね、２
００℃に大気中で加熱して接着したサンプルの接合強度
比とＡｇ膜中の炭素濃度との関係を示す。Ａｇが３０ａ
ｔ％以上になると接合強度が著しく低下することが分か
る。
【００２７】図５は図４においてゲート５０２とカソー
ド電極５０３の間にＴＩＷ，ＴｉＮ等の高融点金属ある
いは窒化物層５０６を設けたＩＧＢＴの構造を示す。図
において５０５はエミッタ電極、５０７はゲート酸化物
を示す。この図に示す構造のＩＧＢＴ基体を用いて図３
（ａ)，(ｂ）に示すパワーチップキヤリアを同様に作製
することも可能である、強度の高い高融点金属化合物層
５０６がゲート５０２の上部に存在することにより、ゲ
ート酸化物５０７が外部応力から保護され、信頼性が向
上する。
ド電極５０３の間にＴＩＷ，ＴｉＮ等の高融点金属ある
いは窒化物層５０６を設けたＩＧＢＴの構造を示す。図
において５０５はエミッタ電極、５０７はゲート酸化物
を示す。この図に示す構造のＩＧＢＴ基体を用いて図３
（ａ)，(ｂ）に示すパワーチップキヤリアを同様に作製
することも可能である、強度の高い高融点金属化合物層
５０６がゲート５０２の上部に存在することにより、ゲ
ート酸化物５０７が外部応力から保護され、信頼性が向
上する。
【００２８】図６は図４及び図５に示したＩＧＢＴチッ
プを用いた単位モジュール、すなわちパワーチップキャ
リアの断面図を示している。本構造の特徴は図６(ａ)に
示すようにエミッタ電極６１４とカソード側内部電極６
０７の凸部とが接着層６０５により固相接合され、ゲー
ト６０２上カソード電極６０３には内部電極が接合され
ていない点にある。熱のヒートシンクとなるエミッタ電
極６１４に内部電極６０７が直接接続されているため、
ゲート６０２上のカソード電極６０３上に接続されるよ
りは熱の冷却効率は向上する。その他は図３（ａ）で示
した構造と同様である。
プを用いた単位モジュール、すなわちパワーチップキャ
リアの断面図を示している。本構造の特徴は図６(ａ)に
示すようにエミッタ電極６１４とカソード側内部電極６
０７の凸部とが接着層６０５により固相接合され、ゲー
ト６０２上カソード電極６０３には内部電極が接合され
ていない点にある。熱のヒートシンクとなるエミッタ電
極６１４に内部電極６０７が直接接続されているため、
ゲート６０２上のカソード電極６０３上に接続されるよ
りは熱の冷却効率は向上する。その他は図３（ａ）で示
した構造と同様である。
【００２９】図６（ｂ）は更に大容量化を目指して、図
６（ａ）を多数に並列接続するために絶縁基板６１７，
６１８と内部電極６０７，６０８とを接続層６１５，６
１６により低温金属接合した構造を示す。
６（ａ）を多数に並列接続するために絶縁基板６１７，
６１８と内部電極６０７，６０８とを接続層６１５，６
１６により低温金属接合した構造を示す。
【００３０】以上の実施例において、接着層はＡｇ層か
らなり、その密度は後述するように６０〜１００％の範
囲にあれば、電気伝導度、応力緩和の点から好ましい。
この密度は、使用するＡｇ粒子の大きさ、接合温度によ
って変化する。また、内部電極６０７，６０８として、
Ｍｏ，Ｗのような低熱膨張係数の材料を使用する場合に
は、２００度以上の温度に加熱して、接合層の密度も１
００％に近ずけてもよい。一方、内部電極６０７，６０
８としてＣｕ，Ａｌ及びこれらとＷ，Ｍｏ，ＡｌＮ，Ｓ
ｉＣらの低熱膨張係数の材料との複合材料を使用する場
合には、200度以下の低温で接合することが信頼性を確
保する点で望ましい。
らなり、その密度は後述するように６０〜１００％の範
囲にあれば、電気伝導度、応力緩和の点から好ましい。
この密度は、使用するＡｇ粒子の大きさ、接合温度によ
って変化する。また、内部電極６０７，６０８として、
Ｍｏ，Ｗのような低熱膨張係数の材料を使用する場合に
は、２００度以上の温度に加熱して、接合層の密度も１
００％に近ずけてもよい。一方、内部電極６０７，６０
８としてＣｕ，Ａｌ及びこれらとＷ，Ｍｏ，ＡｌＮ，Ｓ
ｉＣらの低熱膨張係数の材料との複合材料を使用する場
合には、200度以下の低温で接合することが信頼性を確
保する点で望ましい。
【００３１】以上ＩＧＢＴ基体を用いたパワーチップキ
ャリアの構造について実施例を述べてきたが、本発明は
ＭＯＳ制御型トランジスタの他にもＭＯＳ制御型サイリ
スタにも適用可能である。
ャリアの構造について実施例を述べてきたが、本発明は
ＭＯＳ制御型トランジスタの他にもＭＯＳ制御型サイリ
スタにも適用可能である。
【００３２】図７に本発明のパワーチップキャリアに用
いるＭＯＳ制御型サイリスタ(IGCT)の断面構造を示す。
図において、７０１はＩＧＣＴ、７０２はゲート酸化
膜、７０３はポリＳｉゲート、７０４はサイリスタ上の
絶縁膜、７０５はカソード、７０６はアノード側Ａｌ／
Ｃｒ／Ｎｉ／Ａｇ膜、及び、７０７はエミッタ電極であ
る。サイリスタ上の絶縁膜７０４は、例えばＰＳＧ（Ph
ospo−Silicate−Glass)あるいはＳｉＯ2 を用いる。
いるＭＯＳ制御型サイリスタ(IGCT)の断面構造を示す。
図において、７０１はＩＧＣＴ、７０２はゲート酸化
膜、７０３はポリＳｉゲート、７０４はサイリスタ上の
絶縁膜、７０５はカソード、７０６はアノード側Ａｌ／
Ｃｒ／Ｎｉ／Ａｇ膜、及び、７０７はエミッタ電極であ
る。サイリスタ上の絶縁膜７０４は、例えばＰＳＧ（Ph
ospo−Silicate−Glass)あるいはＳｉＯ2 を用いる。
【００３３】図４に示したＩＧＢＴではエミッタ電極４
０５の長さに対するゲート上のカソード電極４０３の長
さの比が小さい方が高耐圧化、ＯＮ電圧の低減に有効で
あるのに対し、ＩＧＣＴでは図７におけるエミッタ電極
７０７の長さが小さい方が高耐圧化、ＯＮ電圧の低減に
有効である。すなわち、カソード側内部電極との接合面
積を大きくできるため、接合部の信頼性、冷却効率の点
でもパワーチップキャリアに適合した素子であると言え
る。
０５の長さに対するゲート上のカソード電極４０３の長
さの比が小さい方が高耐圧化、ＯＮ電圧の低減に有効で
あるのに対し、ＩＧＣＴでは図７におけるエミッタ電極
７０７の長さが小さい方が高耐圧化、ＯＮ電圧の低減に
有効である。すなわち、カソード側内部電極との接合面
積を大きくできるため、接合部の信頼性、冷却効率の点
でもパワーチップキャリアに適合した素子であると言え
る。
【００３４】図８は図７に示したＩＧＣＴを用いて作製
したパワーチップキャリアの断面図を示す。図８（ａ）
は数百Ａまでの容量の範囲で使用する場合である。図に
おいて、８０１はＩＧＣＴ基体、８０２はゲート絶縁
膜、８０３はゲート、８０４は絶縁膜、８０５はカソー
ド電極、８０６はエミッタ電極、８０７はコレクタ側電
極、８０８はカソード側接着層、８０９はコレクタ側接
着層、８１０はカソード側内部電極、８１１はコレクタ
側内部電極、８１２はゲート電極、８１３はボンデイン
グワイヤ、８１４は樹脂、８１５は絶縁支持基板であ
る。カソード電極８０５及びコレクタ電極８０７はＡｌ
／Ｃｒ／Ｎｉ／Ａｇ，Ａｌ／Ｃｒ／Ａｇ及びＡｌ／Ｃｒ
／Ａｇで構成される。カソード側内部電極８１０、及び
コレクタ側内部電極８１１上の接合層８０８，８０９は
Ａｇで構成さる。Ａｇ同志の拡散によりそれぞれカソー
ド電極膜８０５とカソード側内部電極８１０、及び、コ
レクタ側電極８０７とコレクタ側内部電極８１１とが低
温接合されている。ＩＧＣＴ基体８０１それ自体がＯＮ
電圧が低いことに加えて、カソード電極８０５の面積が
大きいため、冷却効率、信頼性の特に優れたパワーチッ
プキャリアができる。またゲート電極８１２はワイヤボ
ンデイング８１３によりゲート端子８１６に接続されて
いる。図８(ｂ)は更に内部電極８１０，８１１と絶縁板
８１９，８２０とを接合したものである。
したパワーチップキャリアの断面図を示す。図８（ａ）
は数百Ａまでの容量の範囲で使用する場合である。図に
おいて、８０１はＩＧＣＴ基体、８０２はゲート絶縁
膜、８０３はゲート、８０４は絶縁膜、８０５はカソー
ド電極、８０６はエミッタ電極、８０７はコレクタ側電
極、８０８はカソード側接着層、８０９はコレクタ側接
着層、８１０はカソード側内部電極、８１１はコレクタ
側内部電極、８１２はゲート電極、８１３はボンデイン
グワイヤ、８１４は樹脂、８１５は絶縁支持基板であ
る。カソード電極８０５及びコレクタ電極８０７はＡｌ
／Ｃｒ／Ｎｉ／Ａｇ，Ａｌ／Ｃｒ／Ａｇ及びＡｌ／Ｃｒ
／Ａｇで構成される。カソード側内部電極８１０、及び
コレクタ側内部電極８１１上の接合層８０８，８０９は
Ａｇで構成さる。Ａｇ同志の拡散によりそれぞれカソー
ド電極膜８０５とカソード側内部電極８１０、及び、コ
レクタ側電極８０７とコレクタ側内部電極８１１とが低
温接合されている。ＩＧＣＴ基体８０１それ自体がＯＮ
電圧が低いことに加えて、カソード電極８０５の面積が
大きいため、冷却効率、信頼性の特に優れたパワーチッ
プキャリアができる。またゲート電極８１２はワイヤボ
ンデイング８１３によりゲート端子８１６に接続されて
いる。図８(ｂ)は更に内部電極８１０，８１１と絶縁板
８１９，８２０とを接合したものである。
【００３５】図９に２個のチップキャリア９０１を並べ
て、カソード内部電極９０２同志を接続９０３，コレク
タ電極９０４同志を接続９０５，ゲート電極９０６同志
を接続９０７し、絶縁板９０８の上下から冷却フィン９
１０付外部電極９０９により挟み、ネジ９１１により締
めつけ、加圧し、並列動作させることにより、大容量化
して使用するための構造を示す。図において、２個のチ
ップキャリアを均一に加圧するために、カソード側絶縁
物板９０８と冷却フィン付外部電極９０９との間には、
海綿状金属あるいは超弾性合金板９１２が設けられてい
る。本実施例は２個のパワーチップキャリアの場合であ
るが、キャリアの数を増やすことにより、大電力に対応
できる半導体装置が可能になるため、用途に応じてシリ
ーズ化が容易になる。
て、カソード内部電極９０２同志を接続９０３，コレク
タ電極９０４同志を接続９０５，ゲート電極９０６同志
を接続９０７し、絶縁板９０８の上下から冷却フィン９
１０付外部電極９０９により挟み、ネジ９１１により締
めつけ、加圧し、並列動作させることにより、大容量化
して使用するための構造を示す。図において、２個のチ
ップキャリアを均一に加圧するために、カソード側絶縁
物板９０８と冷却フィン付外部電極９０９との間には、
海綿状金属あるいは超弾性合金板９１２が設けられてい
る。本実施例は２個のパワーチップキャリアの場合であ
るが、キャリアの数を増やすことにより、大電力に対応
できる半導体装置が可能になるため、用途に応じてシリ
ーズ化が容易になる。
【００３６】次にパワーチップキャリアの作製方法につ
いて述べる。図３及び図８に示す内部電極上にめっき，
スパッタ，蒸着等の手法により、Ｎｉ層を設け、この上
部に例えば有機溶媒に懸濁したＡｇの超微粒子（１００
０Å未満）を均一に塗布する。次に、大気中において３
００度以上の温度に加熱し、Ｃを除去する。次の工程で
は、真空中において、同様に加熱し、Ａｇ表面の酸化膜
を除去する。次にIGBT，ＩＧＣＴの電極上のＡｇ層と内
部電極表面のＡｇ層と重ね、１５０〜２５０度の温度範
囲に加熱し接合する。絶縁板と接合する場合も同様にＡ
ｇ層を用いて行い、ワイヤボンデイング、樹脂封止して
完成する。上記したＡｇの微粒子の他に、スパッタした
Ａｇ，Ａｕ膜を用いる場合には、Ｍｏ等内部電極上のＮ
ｉ膜上に常温から１００℃の温度範囲において、スパッ
タ法によりＡｇ膜を厚さ２〜２０μｍ形成する。続い
て、ＭＯＳパワー半導体のアノード，カソード電極と重
ね１００〜２５０℃の温度に大気中、Ｎ2 中で加熱して
接合する。
いて述べる。図３及び図８に示す内部電極上にめっき，
スパッタ，蒸着等の手法により、Ｎｉ層を設け、この上
部に例えば有機溶媒に懸濁したＡｇの超微粒子（１００
０Å未満）を均一に塗布する。次に、大気中において３
００度以上の温度に加熱し、Ｃを除去する。次の工程で
は、真空中において、同様に加熱し、Ａｇ表面の酸化膜
を除去する。次にIGBT，ＩＧＣＴの電極上のＡｇ層と内
部電極表面のＡｇ層と重ね、１５０〜２５０度の温度範
囲に加熱し接合する。絶縁板と接合する場合も同様にＡ
ｇ層を用いて行い、ワイヤボンデイング、樹脂封止して
完成する。上記したＡｇの微粒子の他に、スパッタした
Ａｇ，Ａｕ膜を用いる場合には、Ｍｏ等内部電極上のＮ
ｉ膜上に常温から１００℃の温度範囲において、スパッ
タ法によりＡｇ膜を厚さ２〜２０μｍ形成する。続い
て、ＭＯＳパワー半導体のアノード，カソード電極と重
ね１００〜２５０℃の温度に大気中、Ｎ2 中で加熱して
接合する。
【００３７】
【発明の効果】本発明によれば、信頼性が高い，低熱抵
抗，大容量のパワーチップキャリア、及び半導体装置を
提供することができる。
抗，大容量のパワーチップキャリア、及び半導体装置を
提供することができる。
【図１】従来の片面冷却方式の半導体モジュールの構造
を示す図である。
を示す図である。
【図２】従来の圧接型両面冷却方式のモジュール構造を
示す図である。
示す図である。
【図３】本発明のパワーチップキャリアを示す図であ
る。
る。
【図４】本発明のパワーチップキャリアに使用するＩＧ
ＢＴの断面を示す図である。
ＢＴの断面を示す図である。
【図５】本発明のパワーチップキャリアに使用するＩＧ
ＢＴの断面図である。
ＢＴの断面図である。
【図６】本発明のパワーチップキャリアを示す図であ
る。
る。
【図７】本発明のパワーチップキャリアに使用するＩＧ
ＣＴの断面図である。
ＣＴの断面図である。
【図８】本発明のパワーチップキャリアを示す断面図で
ある。
ある。
【図９】本発明の大用量半導体の断面構造を示す図であ
る。
る。
３０１…Ｓｉ基体、３０２…ゲート、３０３…カソード
電極、３０４…コレクタ（アノード）側電極、３０５…
カソード側接着層、３０６…コレクタ（アノード）側接
着層、３０７…カソード側内部電極、３０８…コレクタ
（アノード）側内部電極、３０９…ゲート電極、３１０
…ボンデイングワイヤ、３１１…ゲート端子、３１２…
絶縁支持基板、３１３…樹脂、３１４…カソード側絶縁
基板との接着層、３１５…コレクタ（アノード）側絶縁
板との接着層、３１６，３１７…絶縁基板。
電極、３０４…コレクタ（アノード）側電極、３０５…
カソード側接着層、３０６…コレクタ（アノード）側接
着層、３０７…カソード側内部電極、３０８…コレクタ
（アノード）側内部電極、３０９…ゲート電極、３１０
…ボンデイングワイヤ、３１１…ゲート端子、３１２…
絶縁支持基板、３１３…樹脂、３１４…カソード側絶縁
基板との接着層、３１５…コレクタ（アノード）側絶縁
板との接着層、３１６，３１７…絶縁基板。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 満雄 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (72)発明者 山田 一二 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (72)発明者 小林 秀男 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (72)発明者 長瀬 博 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (72)発明者 諏訪 正輝 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (56)参考文献 特開 平６−232303（ＪＰ，Ａ) 特開 昭54−17669（ＪＰ，Ａ) 特開 昭52−122472（ＪＰ，Ａ) 特開 平６−310725（ＪＰ，Ａ) 特開 平１−228139（ＪＰ，Ａ) 特開 平１−228138（ＪＰ，Ａ) 特開 平５−206449（ＪＰ，Ａ) 特開 平８−167625（ＪＰ，Ａ) 特開 昭53−124974（ＪＰ，Ａ) 特開 平２−206125（ＪＰ，Ａ) 特開 昭60−176244（ＪＰ，Ａ) 特開 昭58−17626（ＪＰ，Ａ) 実開 平３−25258（ＪＰ，Ｕ) 特表 平１−501027（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 21/52
Claims (6)
- 【請求項１】半導体基板の一方の主面に形成されたＭＯ
Ｓ制御型パワー半導体素子と、上記の半導体基板の一方
の主面上に形成された上記半導体素子のカソード電極
と、上記の半導体基板の一方の主面上に絶縁層を介して
形成された上記半導体素子のゲート電極と、上記半導体
基板の他方の主面上に形成された上記半導体素子のアノ
ード電極と、上記カソード電極と金属学的に接合された
カソード側内部電極と、上記アノード電極と金属学的に
接合されたアノード側内部電極と、を有し、上記カソー
ド側内部電極及びアノード側内部電極は、Ｎｉを第１層
にし、接合される最上層がＡｇ又はＡｕで構成された接
着層を有し、上記カソード電極とカソード側内部電極と
の接合、及び、上記アノード電極とアノード側内部電極
との接合がＡｇとＡｇ、又は、ＡｇとＡｕとの相互拡散
により金属学的接合されていることを特徴とするパワー
チップキャリア。 - 【請求項２】請求項１において、上記Ａｇの炭素濃度が
３０ａｔ％以下であることを特徴とするパワーチップキ
ャリア。 - 【請求項３】半導体基板の一方の主面に形成されたＭＯ
Ｓ制御型パワー半導体素子と、上記の半導体基板の一方
の主面上に形成された上記半導体素子のカソード電極
と、上記の半導体基板の一方の主面上に絶縁層を介して
形成された上記半導体素子のゲート電極と、上記の半導
体基板の他方の主面上に形成された上記半導体素子のア
ノード電極と、上記カソード電極とＡｇとＡｇ、又は、
ＡｇとＡｕとの相互拡散により金属学的に接合されたカ
ソード側内部電極と、上記アノード電極とＡｇとＡｇ、
又は、ＡｇとＡｕとの相互拡散により金属学的に接合さ
れたアノード側内部電極とを有する複数のパワーチップ
キャリアと、上記パワーチップキャリアのそれぞれのカ
ソード側内部電極及びアノード側内部電極に金属学的に
接合した複数の絶縁基板と、上記カソード側内部電極に
接合した絶縁基板と、及び、上記アノード側内部電極に
接合した絶縁基板とに加圧接続され、上記複数パワーチ
ップキャリアを並列的に固定する第１及び第２の外部電
極と、を有するパワー半導体装置。 - 【請求項４】請求項３において、上記Ａｇの炭素濃度が
３０ａｔ％以下であることを特徴とするパワー半導体装
置。 - 【請求項５】請求項３または４において、上記カソード
側内部電極に接合した絶縁基板と上記第１の外部電極間
に海面金属層、又は、超弾性合金層を有することを特徴
とするパワー半導体装置。 - 【請求項６】請求項３から５のいずれかにおいて、上記
カソード側内部電極と上記絶縁基板間、及び、上記アノ
ード側内部電極と上記絶縁基板間にはＡｇ又はＡｕを主
成分とする接合層を有することを特徴とするパワー半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06733395A JP3307145B2 (ja) | 1995-03-27 | 1995-03-27 | パワーチップキャリア及びこれを用いたパワー半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06733395A JP3307145B2 (ja) | 1995-03-27 | 1995-03-27 | パワーチップキャリア及びこれを用いたパワー半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08264765A JPH08264765A (ja) | 1996-10-11 |
| JP3307145B2 true JP3307145B2 (ja) | 2002-07-24 |
Family
ID=13341998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06733395A Expired - Fee Related JP3307145B2 (ja) | 1995-03-27 | 1995-03-27 | パワーチップキャリア及びこれを用いたパワー半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3307145B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4221012B2 (ja) | 2006-06-12 | 2009-02-12 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
| DE112009004530B4 (de) | 2009-03-23 | 2015-04-02 | Toyota Jidosha Kabushiki Kaisha | Halbleitervorrichtung |
| CN109659280A (zh) * | 2018-12-27 | 2019-04-19 | 西安中车永电电气有限公司 | 一种压接式igbt内部封装结构 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52122472A (en) * | 1976-04-07 | 1977-10-14 | Mitsubishi Electric Corp | Power semiconductor device |
| JPS53124974A (en) * | 1977-04-06 | 1978-10-31 | Mitsubishi Electric Corp | Semiconductor device |
| JPS5417669A (en) * | 1977-07-08 | 1979-02-09 | Mitsubishi Electric Corp | Semiconductor device |
| JPS5817626A (ja) * | 1981-07-13 | 1983-02-01 | フエアチアイルド・カメラ・アンド・インストルメント・コ−ポレ−シヨン | 低温度ダイ取り付け方法 |
| JPH0636417B2 (ja) * | 1984-02-22 | 1994-05-11 | 住友電気工業株式会社 | 半導体装置の接着部品 |
| DE3616185A1 (de) * | 1986-05-14 | 1987-11-19 | Semikron Elektronik Gmbh | Halbleiterbauelement |
| JPH01228139A (ja) * | 1988-03-09 | 1989-09-12 | Fuji Electric Co Ltd | 二端子半導体の平形構造 |
| JPH01228138A (ja) * | 1988-03-09 | 1989-09-12 | Fuji Electric Co Ltd | 二端子半導体素子の外装構造 |
| JP2770041B2 (ja) * | 1989-02-06 | 1998-06-25 | 新日本製鐵株式会社 | バンプ形成方法および半導体素子接続方法 |
| JPH0325258U (ja) * | 1989-07-24 | 1991-03-15 | ||
| JP2751707B2 (ja) * | 1992-01-29 | 1998-05-18 | 株式会社日立製作所 | 半導体モジュール及びそれを使った電力変換装置 |
| JP2940328B2 (ja) * | 1993-02-05 | 1999-08-25 | 富士電機株式会社 | 電力用半導体素子 |
| JPH06310725A (ja) * | 1993-04-21 | 1994-11-04 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH08167625A (ja) * | 1994-12-14 | 1996-06-25 | Hitachi Ltd | 圧接型半導体装置の製造法 |
-
1995
- 1995-03-27 JP JP06733395A patent/JP3307145B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08264765A (ja) | 1996-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6836006B2 (en) | Semiconductor module | |
| JP6077773B2 (ja) | パワーモジュール半導体装置 | |
| US20130092948A1 (en) | Semiconductor device and fabrication method of the semiconductor device | |
| JP7494271B2 (ja) | 半導体装置及びパワーモジュール | |
| CN115241142A (zh) | 包括石墨烯的半导体功率模块 | |
| Matsuda et al. | Pressure contact assembly technology of high power devices | |
| JP5899952B2 (ja) | 半導体モジュール | |
| JP2014053403A (ja) | パワーモジュール半導体装置 | |
| JP4645406B2 (ja) | 半導体装置 | |
| JP3307145B2 (ja) | パワーチップキャリア及びこれを用いたパワー半導体装置 | |
| JP2014032985A (ja) | 半導体装置およびその製造方法 | |
| US11728317B2 (en) | Power module package | |
| JPH09237868A (ja) | 半導体モジュール | |
| JPH10290000A (ja) | 圧接型半導体装置 | |
| JP3394000B2 (ja) | モジュール型半導体装置及びこれを用いた電力変換装置 | |
| JP2018107481A (ja) | パワーモジュール半導体装置 | |
| WO2021235020A1 (ja) | パワー半導体素子 | |
| JP2001007281A (ja) | パワー半導体モジュール | |
| JP7267963B2 (ja) | 半導体装置 | |
| US20240047293A1 (en) | Semiconductor component and semiconductor device | |
| JPH1197463A (ja) | 圧接型半導体装置 | |
| JPH11186299A (ja) | 加圧接触型半導体装置及びこれを用いた電力変換器 | |
| WO2023203688A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| WO2025027895A1 (ja) | 半導体装置 | |
| JPH04297071A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080517 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080517 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |