[go: up one dir, main page]

JP3307133B2 - Ceramic electronic components - Google Patents

Ceramic electronic components

Info

Publication number
JP3307133B2
JP3307133B2 JP01138995A JP1138995A JP3307133B2 JP 3307133 B2 JP3307133 B2 JP 3307133B2 JP 01138995 A JP01138995 A JP 01138995A JP 1138995 A JP1138995 A JP 1138995A JP 3307133 B2 JP3307133 B2 JP 3307133B2
Authority
JP
Japan
Prior art keywords
electrode layer
electrode
layer
electrode layers
sintered body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP01138995A
Other languages
Japanese (ja)
Other versions
JPH08203770A (en
Inventor
康信 米田
孝一 北畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP01138995A priority Critical patent/JP3307133B2/en
Publication of JPH08203770A publication Critical patent/JPH08203770A/en
Application granted granted Critical
Publication of JP3307133B2 publication Critical patent/JP3307133B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、例えば積層コンデンサ
などのようなセラミック電子部品に関し、特に、外部電
極構造が改良されたセラミック電子部品に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ceramic electronic component such as a multilayer capacitor, and more particularly to a ceramic electronic component having an improved external electrode structure.

【0002】[0002]

【従来の技術】従来のセラミック電子部品の一例とし
て、積層コンデンサの構造を図3を参照して説明する。
2. Description of the Related Art The structure of a multilayer capacitor as an example of a conventional ceramic electronic component will be described with reference to FIG.

【0003】積層コンデンサ21は、セラミック焼結体
22と、このセラミック焼結体22の両端部に形成され
た外部電極24,25とから構成される。セラミック焼
結体22は、チタン酸バリウムなどの誘電体セラミック
スより構成され、その内部に複数の内部電極23a〜2
3eが形成されている。複数の内部電極23a〜23e
は、セラミックスを介して互いに重なり合うように形成
されており、その内、内部電極23b,23dがセラミ
ック焼結体22の一方端面22aに露出して外部電極2
4に電気的に接続され、また内部電極23a,23c,
23eがセラミック焼結体22の他方端面22bに露出
して外部電極25と電気的に接続されている。
The multilayer capacitor 21 includes a ceramic sintered body 22 and external electrodes 24 and 25 formed on both ends of the ceramic sintered body 22. The ceramic sintered body 22 is made of a dielectric ceramic such as barium titanate and has a plurality of internal electrodes 23a to 2
3e is formed. A plurality of internal electrodes 23a to 23e
Are formed so as to overlap with each other via ceramics. Among them, the internal electrodes 23b and 23d are exposed on one end face 22a of the ceramic sintered body 22 and the external electrodes 2b and 23d are exposed.
4 and the internal electrodes 23a, 23c,
23 e is exposed on the other end face 22 b of the ceramic sintered body 22 and is electrically connected to the external electrode 25.

【0004】外部電極24,25は、4層の電極層から
なる積層構造を有している。外部電極24,25の最下
層である第1の電極層24a,25aは、AgまたはA
g−Pd合金を含有する導電ペーストを塗布し、焼き付
けることにより形成された焼付層から構成されている。
The external electrodes 24 and 25 have a laminated structure composed of four electrode layers. The first electrode layers 24a, 25a which are the lowermost layers of the external electrodes 24, 25 are made of Ag or A
It is composed of a baked layer formed by applying and baking a conductive paste containing a g-Pd alloy.

【0005】第1の電極層24a,25aの表面上には
第2の電極層24b,25bが形成されている。第2の
電極層24b,25bは、シリコン系導電性樹脂などを
塗布し、硬化処理して形成された導電性樹脂層から構成
されている。導電性樹脂層は、他の電極層に比べて低強
度であり、かつ弾性度が大きい。従って、後述するよう
に、外部から加えられるストレスを緩和する作用を奏す
る。第2の電極層24b,25bの表面上に形成された
第3の電極層24c,25cは、Niメッキ層から構成
されている。このNiメッキ層は、第1の電極層24
a,25aの半田食われを防止するために設けられてい
る。すなわち、積層コンデンサ21をプリント回路基板
などに実装する場合には半田により外部電極24,25
を回路基板上の配線電極に電気的に接続する。ところ
が、第1の電極層24a,25aはAgなどの半田食わ
れを生じやすい材料を主成分として形成されている。従
って、このNiメッキ層が存在しなければ、実装時の半
田付けにより第1の電極層が半田食われによって部分的
に消失し、積層コンデンサ21を確実に機能させること
ができなくなる。そこで、この第3の電極層24c,2
5cは、Niなどの半田食われを生じ難い材料をメッキ
することにより第1の電極層24a,25aを保護して
いる。
[0005] Second electrode layers 24b and 25b are formed on the surfaces of the first electrode layers 24a and 25a. The second electrode layers 24b and 25b are each formed of a conductive resin layer formed by applying a silicon-based conductive resin or the like and performing a curing process. The conductive resin layer has lower strength and higher elasticity than other electrode layers. Therefore, as will be described later, an effect of alleviating the stress applied from the outside is exerted. The third electrode layers 24c, 25c formed on the surfaces of the second electrode layers 24b, 25b are composed of a Ni plating layer. This Ni plating layer is formed on the first electrode layer 24.
a, 25a are provided to prevent solder erosion. That is, when the multilayer capacitor 21 is mounted on a printed circuit board or the like, the external electrodes 24 and 25 are soldered.
Is electrically connected to the wiring electrodes on the circuit board. However, the first electrode layers 24a and 25a are formed mainly of a material such as Ag which is liable to be eroded by solder. Therefore, if the Ni plating layer does not exist, the first electrode layer is partially lost due to solder erosion due to soldering during mounting, and the multilayer capacitor 21 cannot function reliably. Therefore, the third electrode layers 24c, 2c
Reference numeral 5c protects the first electrode layers 24a and 25a by plating a material such as Ni which is unlikely to cause solder erosion.

【0006】さらに、第3の電極層24c,25cの表
面上に第4の電極層24d,25dが形成されている。
第4の電極層24d,25dは、SnまたはSn−Pb
合金などのメッキ層から構成されている。第3の電極層
24c,25cを構成するNiなどの材料は、半田食わ
れを生じ難い特性を有するが、半田付け性が十分でな
い。そこで、Snなどの半田付け性に優れる材料をメッ
キすることにより、外部電極の半田付け性を向上させて
いる。
Further, fourth electrode layers 24d, 25d are formed on the surfaces of the third electrode layers 24c, 25c.
The fourth electrode layers 24d and 25d are made of Sn or Sn-Pb
It is composed of a plating layer such as an alloy. A material such as Ni constituting the third electrode layers 24c and 25c has a property that solder erosion hardly occurs, but solderability is not sufficient. Therefore, the solderability of the external electrodes is improved by plating a material having excellent solderability such as Sn.

【0007】上記積層コンデンサ21は、プリント回路
基板などに半田付けによって実装されて使用される。そ
して、使用時などにおいては、回路基板の撓みや、環境
温度の変動などにより種々の物理的なストレスを受け
る。物理的なストレスは、半田付け層を介して外部電極
24,25に加えられ、外部電極24,25やセラミッ
ク焼結体22内に影響を及ぼし、クラックなどを発生さ
せる場合がある。このような状況を防止するために、上
記積層コンデンサ21では、導電性樹脂層からなる第2
の電極層24b,25bを設け、この導電性樹脂層の変
形や、導電性樹脂層と第1の電極層24a,25bとの
界面での剥離を生じさせることにより、外部からのスト
レスの緩和を図っている。
The multilayer capacitor 21 is used by being mounted on a printed circuit board or the like by soldering. During use, the circuit board receives various physical stresses due to bending of the circuit board and fluctuations in the environmental temperature. The physical stress is applied to the external electrodes 24 and 25 via the soldering layer, affects the external electrodes 24 and 25 and the inside of the ceramic sintered body 22, and may cause a crack or the like. In order to prevent such a situation, in the multilayer capacitor 21, the second capacitor made of a conductive resin layer is used.
The electrode layers 24b and 25b are provided, and deformation of the conductive resin layer and peeling at the interface between the conductive resin layer and the first electrode layers 24a and 25b can be used to reduce external stress. I'm trying.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、従来の
積層コンデンサ21において、導電性樹脂層からなる第
2の電極層24b,25bと第1の電極層24a,25
aとの接合力が比較的低いため、外部からのストレスが
大きく作用した場合には、第2の電極層24b,25b
と第1の電極層24a,25aとの界面での剥離がその
境界面の全面に亘って進行し、ついには第1の電極層2
4a,25aと第2の電極層24b,25bとの間で断
裂が生じ、外部電極の導通が遮断されてしまうという問
題が生じた。
However, in the conventional multilayer capacitor 21, the second electrode layers 24b and 25b and the first electrode layers 24a and 25 made of a conductive resin layer are used.
a, the second electrode layers 24b, 25b
At the interface between the first electrode layer 24a and the first electrode layer 25a progresses over the entire boundary surface, and finally the first electrode layer 2a.
There is a problem that a rupture occurs between the first and second electrode layers 4a and 25a and the second electrode layers 24b and 25b, thereby interrupting conduction of the external electrodes.

【0009】本発明の目的は、回路基板の歪みや熱応力
などによる歪みが生じた場合でも、外部電極の断裂を生
じることのない信頼性の優れたセラミック電子部品を提
供することである。
An object of the present invention is to provide a highly reliable ceramic electronic component that does not cause external electrode breakage even when a circuit board or a strain due to thermal stress occurs.

【0010】[0010]

【課題を解決するための手段】本発明は、内部電極を有
するセラミック焼結体の外表面に外部電極を有するセラ
ミック電子部品であり、外部電極は以下の構成を備える
ことを特徴としている。
According to the present invention, there is provided a ceramic electronic component having an external electrode on an outer surface of a ceramic sintered body having an internal electrode, wherein the external electrode has the following configuration.

【0011】外部電極は、まず焼結体外表面に導電ペー
ストを塗布し、焼き付けることにより形成された第1の
電極層を有する。第1の電極層を構成する材料として
は、従来よりセラミック電子部品の外部電極の形成時に
汎用されている種々の導電ペーストを用いることができ
る。例えば、Ag、Cu、Ag−Pd合金などの導電性
に優れた材料粉末を主成分とする導電ペーストが用いら
れる。導電ペーストは、上記のような導電性粉末にガラ
ス、樹脂バインダ及び溶剤を混練することにより得られ
る。そして、この第1の電極層は、上記の導電ペースト
をセラミック焼結体の外表面に塗布し、焼き付けること
により形成されている。
The external electrode has a first electrode layer formed by first applying and baking a conductive paste to the outer surface of the sintered body. As a material for forming the first electrode layer, various conductive pastes that have been widely used for forming external electrodes of ceramic electronic components can be used. For example, a conductive paste containing a material powder having excellent conductivity, such as Ag, Cu, or an Ag—Pd alloy, as a main component is used. The conductive paste is obtained by kneading glass, a resin binder, and a solvent into the conductive powder as described above. The first electrode layer is formed by applying and baking the above conductive paste on the outer surface of the ceramic sintered body.

【0012】第2の電極層は、第1の電極層の表面上に
部分的に形成されている。そして、第2の電極層は、そ
の内側及び外側に位置する他の電極層よりも弾性度が大
きく、かつ導電性を有する導電性樹脂層から構成され
る。
[0012] The second electrode layer is partially formed on the surface of the first electrode layer. The second electrode layer is formed of a conductive resin layer having higher elasticity and conductivity than other electrode layers located inside and outside the second electrode layer.

【0013】第3の電極層は、第2の電極層の表面と第
1の電極層の表面とに接して形成される。そして、第4
の電極層は、第3の電極層の表面に形成される。
[0013] The third electrode layer is formed in contact with the surface of the second electrode layer and the surface of the first electrode layer. And the fourth
Is formed on the surface of the third electrode layer.

【0014】また、本発明の限定された局面によるセラ
ミック電子部品は、第2の電極層が、第1の電極層の表
面上に散点状に形成されている。さらに、本発明の他の
局面に従うセラミック電子部品は、第2の電極層が、少
なくとも一つの開口部を有しており、第3の電極層が、
第2の電極層の開口部内において第1の電極層の表面と
接して形成されていることを特徴としている。
[0014] In the ceramic electronic component according to the limited aspect of the present invention, the second electrode layer is formed in a scattered manner on the surface of the first electrode layer. Furthermore, in the ceramic electronic component according to another aspect of the present invention, the second electrode layer has at least one opening, and the third electrode layer has
It is characterized in that it is formed in contact with the surface of the first electrode layer in the opening of the second electrode layer.

【0015】[0015]

【発明の作用及び効果】本発明のセラミック電子部品に
おいて、第2の電極層を第1の電極層の表面上に部分的
に形成することにより、第1の電極層と第3の電極層と
が直接接合する領域が構成されている。第3の電極層
は、例えばNiなどの金属メッキ層から構成されてお
り、導電ペーストの焼付層から構成される第1の電極層
との結合強度は、導電性樹脂層から構成される第2の電
極層と第1の電極層との接合強度に比べて大きい。そし
て、外部から外部電極にストレスが加わった場合、第1
の電極層と第2の電極層との界面で剥離を生じたり、あ
るいは導電性樹脂層の変形などによりストレスを緩和す
る。同時に、第1の電極層と第3の電極層との接合面で
は、ストレスに抗して接合状態を保持することにより、
外部電極全体の導通を確保する。
In the ceramic electronic component of the present invention, the first electrode layer and the third electrode layer are formed by partially forming the second electrode layer on the surface of the first electrode layer. Are directly joined. The third electrode layer is made of, for example, a metal plating layer of Ni or the like, and has a bonding strength with the first electrode layer made of a baked layer of a conductive paste, which is made of a second layer made of a conductive resin layer. Is larger than the bonding strength between the first electrode layer and the first electrode layer. When stress is applied to the external electrode from the outside, the first
At the interface between the first electrode layer and the second electrode layer, or the stress is reduced by deformation of the conductive resin layer. At the same time, at the joint surface between the first electrode layer and the third electrode layer, by maintaining the joint state against stress,
Ensuring conduction of the entire external electrode.

【0016】また、導電性樹脂からなる第2の電極層
を、第1の電極層の表面上に例えば散点状に形成する場
合には、導電性樹脂の各島状部分の大きさ、あるいは配
置間隔を適宜設定することにより、第2の電極層が奏す
るストレス緩和効果と、第1の電極層と第3の電極層と
の接合による外部電極全体の導通保持効果との調和を図
ることができる。
In the case where the second electrode layer made of a conductive resin is formed on the surface of the first electrode layer, for example, in the form of scattered spots, the size of each island-shaped portion of the conductive resin, or By appropriately setting the arrangement interval, it is possible to achieve harmony between the stress relaxation effect provided by the second electrode layer and the conduction holding effect of the entire external electrode due to the bonding between the first electrode layer and the third electrode layer. it can.

【0017】さらに、第2の電極層に開口部を設ける場
合には、開口部の開口面積を適宜調整することによっ
て、上記と同様にストレス緩和効果と導電性の確保の効
果との調和を図ることができる。
Further, when an opening is provided in the second electrode layer, the stress relieving effect and the effect of ensuring conductivity are achieved in the same manner as described above by appropriately adjusting the opening area of the opening. be able to.

【0018】このような構成によって、外部からのスト
レスが印加された場合でも、第2の電極層の存在により
ストレスを緩和しつつ、第1の電極層と第3の電極層と
の接合状態の保持による導電性の確保によって信頼性の
高いセラミック電子部品を得ることができる。
With this configuration, even when an external stress is applied, the stress is reduced by the presence of the second electrode layer, and the bonding state between the first electrode layer and the third electrode layer is reduced. A highly reliable ceramic electronic component can be obtained by securing conductivity by holding.

【0019】[0019]

【実施例】以下、図面を参照しつつ実施例を説明するこ
とにより本発明を明らかにする。図1(a)は、本発明
の第1の実施例によるチップ型積層コンデンサの正面断
面構造図であり、図1(b)は、その切断線A−Aに沿
った方向からの側部断面構造図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be clarified by describing embodiments with reference to the drawings. FIG. 1A is a front sectional structural view of a chip type multilayer capacitor according to a first embodiment of the present invention, and FIG. 1B is a side sectional view taken along a cutting line AA. FIG.

【0020】図1(a)、(b)を参照して、積層コン
デンサ1は、セラミック焼結体2を用いて構成される。
セラミック焼結体2は、チタン酸バリウムなどの誘電体
セラミックスよりなり、その内部には内部電極3a〜3
fが形成されている。内部電極3a〜3fは、Pdまた
はAg−Pd合金などの貴金属材料から構成されてお
り、セラミックスを介して互いに重なり合うように配置
されている。また、内部電極3a、3c、3eが焼結体
2の一方端面2bに露出されており、内部電極3b、3
d、3fが他方端面2aに露出されている。
Referring to FIGS. 1A and 1B, a multilayer capacitor 1 is formed using a ceramic sintered body 2.
The ceramic sintered body 2 is made of a dielectric ceramic such as barium titanate and has internal electrodes 3a to 3 inside.
f is formed. The internal electrodes 3a to 3f are made of a noble metal material such as Pd or an Ag-Pd alloy, and are arranged so as to overlap with each other via ceramics. Further, the internal electrodes 3a, 3c, 3e are exposed at one end face 2b of the sintered body 2, and the internal electrodes 3b, 3c, 3e are exposed.
d and 3f are exposed on the other end face 2a.

【0021】また、セラミック焼結体2の端面2a,2
bには、外部電極4,5が形成されている。外部電極
4,5は、第1〜第4の電極層の積層構造を有してい
る。第1の電極層4a,5aは、Ag、Ag−Pd、C
uなどの金属粉末を成分とする導電ペーストを塗布し、
焼き付けることにより形成されている。そして、第1の
電極層4a,5aは、10〜100μm程度の厚みを有
し、かつ焼結体2の端面2a,2bに強固に密着されて
いる。
The end faces 2a, 2a of the ceramic sintered body 2
External electrodes 4 and 5 are formed on b. The external electrodes 4 and 5 have a laminated structure of first to fourth electrode layers. The first electrode layers 4a and 5a are made of Ag, Ag-Pd, C
a conductive paste containing a metal powder such as u as a component,
It is formed by baking. The first electrode layers 4 a and 5 a have a thickness of about 10 to 100 μm and are firmly adhered to the end faces 2 a and 2 b of the sintered body 2.

【0022】第1の電極層4a,5aの表面上には第2
の電極層4b,5bが形成されている。第2の電極層4
b,5bは、エポキシ系導電性樹脂を第1の電極層4
a,5a表面に、例えば霧吹きなどで噴霧し、あるいは
網目状のマスクで覆った後、塗布し、熱硬化処理を施し
て形成されている。散点状に分布した島状の導電性樹脂
4b,5bは、例えば100μm程度の厚みを有し、か
つ100μm程度のピッチで分散されている。導電性樹
脂としては、エポキシ樹脂以外にアクリル樹脂、シリコ
ン樹脂、フェノール樹脂などの熱硬化性樹脂を用いても
よい。これらの熱硬化性樹脂は、他の金属材料からなる
電極層に比べ弾性度が高いため、外部からのストレスに
対して変形や部分的な亀裂が生じやすく、このような作
用によってストレスを緩和する。また、第1の電極層と
の接合力が他の電極層と第1の電極層との接合力に比べ
て低いため、第1の電極層との界面での剥離も生じやす
く、このような作用によってもストレスの緩和効果を奏
する。
On the surfaces of the first electrode layers 4a and 5a, a second
Electrode layers 4b and 5b are formed. Second electrode layer 4
b, 5b are epoxy-based conductive resins made of the first electrode layer 4;
For example, it is formed by spraying on the surfaces a and 5a with a spray or the like, or by covering with a mesh-shaped mask, applying, and performing a thermosetting treatment. The island-shaped conductive resins 4b and 5b distributed in a scattered manner have a thickness of, for example, about 100 μm and are dispersed at a pitch of about 100 μm. As the conductive resin, other than the epoxy resin, a thermosetting resin such as an acrylic resin, a silicon resin, and a phenol resin may be used. Since these thermosetting resins have higher elasticity than the electrode layer made of other metal materials, they are easily deformed or partially cracked by an external stress, and the action relieves the stress. . Further, since the bonding strength with the first electrode layer is lower than the bonding strength between the other electrode layer and the first electrode layer, separation at the interface with the first electrode layer is also likely to occur. It also exerts a stress relieving effect by its action.

【0023】第3の電極層4c,5cは、第1の電極層
4a,5a及び第2の電極層4b,5bの表面を覆うよ
うに形成されている。第3の電極層4c,5cは、Ni
などの半田食われを生じ難い金属材料のメッキ層から構
成されている。そして、この第3の電極層4c,5c
は、第2の電極層4b,5bの間に露出した第1の電極
層4a,5a表面と直接接触し、強固に結合する。この
ため、外部電極にストレスが加えられた場合でも、第1
の電極層とこの第3の電極層との接合部分には剥離が生
じ難く、良好な導電状態を保持する。
The third electrode layers 4c, 5c are formed so as to cover the surfaces of the first electrode layers 4a, 5a and the second electrode layers 4b, 5b. The third electrode layers 4c and 5c are made of Ni.
It is composed of a plated layer of a metal material that is unlikely to cause solder erosion. Then, the third electrode layers 4c, 5c
Are in direct contact with the surfaces of the first electrode layers 4a and 5a exposed between the second electrode layers 4b and 5b, and are firmly bonded. Therefore, even when stress is applied to the external electrode, the first
The separation between the electrode layer and the third electrode layer hardly occurs, and a good conductive state is maintained.

【0024】さらに、第3の電極層4c,5cの表面上
には第4の電極層4d,5dが形成されている。第4の
電極層4d,5dは、SnまたはSn−Pb合金などの
メッキ層から構成されている。このSnなどの金属メッ
キ層は、良好な半田付け性を有している。このため、プ
リント回路基板などに実装される場合には、この第4の
電極層4d,5dとプリント回路基板上の電極配線とが
半田付けにより強固に接合される。
Further, fourth electrode layers 4d, 5d are formed on the surfaces of the third electrode layers 4c, 5c. The fourth electrode layers 4d and 5d are made of a plating layer of Sn or Sn-Pb alloy. This metal plating layer of Sn or the like has good solderability. Therefore, when mounted on a printed circuit board or the like, the fourth electrode layers 4d and 5d and the electrode wiring on the printed circuit board are firmly joined by soldering.

【0025】上記第1の実施例による積層コンデンサ1
は、プリント回路基板などへの実装状態において、例え
ば基板の撓みなどにより、あるいは周囲温度の変化によ
る基板の膨張、収縮などにより、半田付け層を介して外
部電極4,5に外力が作用した場合、第2の電極層4
b,5bの島状の導電性樹脂が弾性変形し、あるいは第
1の電極層4a,5aとの界面での剥離を生ずるなどし
てストレスを緩和する。また、外部電極4,5全体とし
ては、第1の電極層4a,5aと第3の電極層4c,5
cとの接合部分の接合力により電気的接続状態を維持す
る。これによって、外力の緩和が図られるとともに、良
好な導電性を確保することができる。
The multilayer capacitor 1 according to the first embodiment described above
Is when external force is applied to the external electrodes 4 and 5 via the soldering layer due to, for example, bending of the board or expansion or contraction of the board due to a change in ambient temperature in a state of being mounted on a printed circuit board or the like. The second electrode layer 4
The island-shaped conductive resins b and 5b are elastically deformed, or peel off at the interface with the first electrode layers 4a and 5a, thereby reducing stress. Further, as a whole, the external electrodes 4 and 5 include the first electrode layers 4 a and 5 a and the third electrode layers 4 c and 5.
The electrical connection state is maintained by the bonding force of the bonding portion with c. Thereby, the external force can be reduced, and good conductivity can be ensured.

【0026】図2(a)は、本発明の第2の実施例によ
る積層コンデンサの正面断面構造図であり、図2(b)
は、その切断線B−Bに沿った方向からの側部断面構造
図である。
FIG. 2A is a front sectional structural view of a multilayer capacitor according to a second embodiment of the present invention, and FIG.
FIG. 4 is a side cross-sectional structural view from a direction along the cutting line BB.

【0027】図2(a)、(b)を参照して、第2の実
施例による積層コンデンサ11は、第2の電極層14
b,15bが、第1の実施例による第2の電極層4b,
5bと異なる構造を有しており、それ以外の構造は、第
1の実施例の場合と、同様である。従って、ここでは主
に第2の電極層14b,15bの構造について説明す
る。
Referring to FIGS. 2A and 2B, the multilayer capacitor 11 according to the second embodiment includes a second electrode layer 14.
b and 15b are the second electrode layers 4b and 4b according to the first embodiment.
5b, and the other structure is the same as that of the first embodiment. Therefore, here, the structure of the second electrode layers 14b and 15b will be mainly described.

【0028】第2の電極層14b,15bは、エポキシ
系導電性樹脂を塗布した後、熱硬化処理を行って形成さ
れた導電性樹脂層から構成されている。また、図2
(b)に示すように、セラミック焼結体12の端面上に
おいて開口部16を有している。そして、開口部16の
内部において、第1の電極層14a,15aと第3の電
極層14c,15cとが直接接合している。この接合部
分を設けることにより、第1の電極層と第3の電極層と
の間の接合力が高められる。この接合領域、すなわち第
2の電極層14b,15bの開口部16の大きさは、第
2の電極層14b,15bのストレス緩和効果と第1の
電極層14a,15aと第3の電極層14c,15cと
の接合力による導電性の確保の調和が図れる程度に設定
される。例えば、この開口部の面積が、第2の電極層1
4b,15bの表面積の5〜50%程度に調整される。
なお、開口部16は、円形に限定されるものではなく、
矩形あるいは任意の形状であっても構わない。
The second electrode layers 14b and 15b are formed of a conductive resin layer formed by applying an epoxy-based conductive resin and then performing a thermosetting treatment. FIG.
As shown in (b), the ceramic sintered body 12 has an opening 16 on the end face. Then, inside the opening 16, the first electrode layers 14a and 15a and the third electrode layers 14c and 15c are directly joined. By providing this bonding portion, the bonding force between the first electrode layer and the third electrode layer is increased. The size of the joint region, that is, the size of the opening 16 of the second electrode layers 14b and 15b depends on the stress relaxation effect of the second electrode layers 14b and 15b and the first electrode layers 14a and 15a and the third electrode layer 14c. , 15c are set to such an extent that the continuity of the conductivity can be ensured by the joining force with the bonding force with the first and second members. For example, the area of this opening is the second electrode layer 1
It is adjusted to about 5 to 50% of the surface area of 4b, 15b.
The opening 16 is not limited to a circular shape.
It may be rectangular or any shape.

【0029】次に、上記の第1及び第2の実施例に基づ
く具体的な実験例について説明する。上記の第1及び第
2の実施例による積層コンデンサの特性を検証するため
に、下記の構造を有する積層コンデンサを製造し、試験
を行った。
Next, specific experimental examples based on the first and second embodiments will be described. In order to verify the characteristics of the multilayer capacitors according to the first and second embodiments, a multilayer capacitor having the following structure was manufactured and tested.

【0030】第1の実施例に基づく積層コンデンサ(実
施例1) セラミック焼結体:4.5×3.2×1.5mm 第1の電極層:Agを主成分とする導電ペーストを焼結
後の厚みが50μmとなるように塗布し、800℃の温
度で焼成。 第2の電極層:エポキシ系導電性樹脂を網目状に塗布
し、150℃の温度で1時間熱硬化処理を行い、厚み1
0μm、100μm間隔に形成 第3の電極層:Niメッキ層をバレルメッキなどを用い
て厚み6〜10μmに形成。 第4の電極層:Snメッキ層を厚み3〜4μm形成
The multilayer capacitor according to the first embodiment (actual
Example 1) Ceramic sintered body: 4.5 × 3.2 × 1.5 mm First electrode layer: A conductive paste containing Ag as a main component is applied so that the thickness after sintering becomes 50 μm, and 800 Fired at a temperature of ° C. Second electrode layer: An epoxy-based conductive resin is applied in a mesh form, heat-cured at a temperature of 150 ° C. for 1 hour, and has a thickness of 1
Formed at 0 μm and 100 μm intervals Third electrode layer: Ni plating layer is formed to a thickness of 6 to 10 μm using barrel plating or the like. Fourth electrode layer: forming a Sn plating layer with a thickness of 3 to 4 μm

【0031】・第2の実施例に基づく積層コンデンサ
(実施例2) セラミック焼結体:4.5×3.2×1.5mmのセラ
ミック焼結体 第1の電極層:実施例1と同様 第2の電極層:直径1mmの開口部を有するエポキシ系
導電樹脂を塗布し、150℃で1時間熱硬化処理を行
い、膜厚50μmの導電性樹脂層を形成 第3の電極層:実施例1と同様 第4の電極層:実施例1と同様
[0031]Multilayer capacitor based on a second embodiment
(Example 2) Ceramic sintered body: 4.5 × 3.2 × 1.5 mm ceramic
Mick sintered body First electrode layer: Same as in Example 1 Second electrode layer: Epoxy-based having an opening with a diameter of 1 mm
Apply conductive resin and heat cure at 150 ° C for 1 hour
And a conductive resin layer having a thickness of 50 μm is formed. Third electrode layer: Same as in Example 1. Fourth electrode layer: Same as in Example 1.

【0032】また、比較のために、以下のような構造を
有する積層コンデンサを形成し、試験を行った。比較例1 :上記実施例1あるいは実施例2の第2の電極
層を省略した外部電極構造を有する積層コンデンサ比較例2 :上記実施例1に対し、第2の電極層として、
セラミック焼結体の端面にエポキシ系導電樹脂を全面に
塗布し、150℃で1時間熱硬化処理を施して形成した
導電性樹脂層を使用
For comparison, a multilayer capacitor having the following structure was formed and tested. Comparative Example 1 : A multilayer capacitor having an external electrode structure in which the second electrode layer of Example 1 or Example 2 is omitted. Comparative Example 2 : In contrast to Example 1, a second electrode layer is provided.
Uses a conductive resin layer formed by applying an epoxy-based conductive resin on the entire surface of the ceramic sintered body and subjecting it to a thermosetting treatment at 150 ° C for 1 hour.

【0033】上記の各実施例並びに比較例のセラミック
コンデンサ各36個を、アルミニウム基板上に半田付け
して実装し、−55℃の温度で0.5時間保持し、さら
に+125℃の温度で0.5時間保持する工程を1サイ
クルとする加熱冷却温度サイクル試験を行った。その結
果を下記の表1に示す。
Each of the 36 ceramic capacitors of each of the above Examples and Comparative Examples was soldered and mounted on an aluminum substrate, kept at a temperature of -55 ° C. for 0.5 hour, and further kept at a temperature of + 125 ° C. for 0 hour. A heating / cooling temperature cycle test was performed in which the step of holding for 5 hours was one cycle. The results are shown in Table 1 below.

【0034】[0034]

【表1】 [Table 1]

【0035】表1において、不良数は、加熱・冷却温度
サイクル試験を行った後に、セラミックコンデンサの静
電容量の低下が10%以上となった積層コンデンサの数
を示す。
In Table 1, the number of defectives indicates the number of laminated capacitors in which the decrease in the capacitance of the ceramic capacitor became 10% or more after the heating / cooling temperature cycle test was performed.

【0036】表1からわかるように、導電性樹脂層を設
けていない比較例1では、50サイクルで不良品が発生
しており、その不良品にはセラミック焼結体内部にクラ
ックが生じていた。また、第1の電極層の全面に導電性
樹脂層を形成した比較例2では、1000サイクルまで
で不良が発生しており、この不良品では、第1の電極層
と導電性樹脂層との界面が全面に亘って剥離することに
よってオープン不良が発生していた。
As can be seen from Table 1, in Comparative Example 1 in which the conductive resin layer was not provided, defective products occurred in 50 cycles, and the defective products had cracks inside the ceramic sintered body. . In Comparative Example 2 in which the conductive resin layer was formed on the entire surface of the first electrode layer, a defect occurred up to 1000 cycles. In this defective product, the first electrode layer and the conductive resin layer Opening failure occurred because the interface was peeled over the entire surface.

【0037】これに対して、実施例1及び実施例2で
は、1000サイクルまで不良の発生は生じなかった。
このような結果より、第1及び第2の実施例による積層
コンデンサでは、従来例に比べ、外力に対する信頼性の
高い積層コンデンサが得られている。
On the other hand, in Examples 1 and 2, no failure occurred up to 1000 cycles.
From these results, in the multilayer capacitors according to the first and second embodiments, a multilayer capacitor having higher reliability against external force is obtained as compared with the conventional example.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例による積層コンデンサの
正面断面構造図(a)、及び切断線A−Aに沿う方向か
らの側部断面構造図(b)
FIG. 1 is a front cross-sectional structural view of a multilayer capacitor according to a first embodiment of the present invention (a), and a side cross-sectional structural view from a direction along a cutting line AA (b).

【図2】本発明の第2の実施例による積層コンデンサの
正面断面構造図(a)、及び切断線B−Bに沿う方向か
らの側部断面構造図(b)
FIGS. 2A and 2B are front cross-sectional structural views of a multilayer capacitor according to a second embodiment of the present invention, and side cross-sectional structural views taken along a cutting line BB.

【図3】従来の積層コンデンサの断面構造図FIG. 3 is a sectional structural view of a conventional multilayer capacitor.

【符号の説明】[Explanation of symbols]

1,11…積層コンデンサ 2,12…セラミック焼結体 3a〜3f,13a〜13f…内部電極 4,5,14,15…外部電極 4a,5a,14a,15a…第1の電極層 4b,5b,14b,15b…第2の電極層(導電性樹
脂層) 4c,5c,14c,15c…第3の電極層 4d,5d,14d,15d…第4の電極層 16…開口部
1,11 multilayer capacitor 2,12 ceramic sintered body 3a-3f, 13a-13f internal electrode 4,5,14,15 external electrode 4a, 5a, 14a, 15a first electrode layer 4b, 5b , 14b, 15b: second electrode layer (conductive resin layer) 4c, 5c, 14c, 15c: third electrode layer 4d, 5d, 14d, 15d: fourth electrode layer 16: opening

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 セラミック焼結体と、 前記セラミック焼結体内に形成された内部電極と、 前記セラミック焼結体の外表面に形成された外部電極と
を備え、 前記外部電極は、焼結体外表面に導電ペーストを塗布
し、焼き付けることにより形成された第1の電極層と、 前記第1の電極層の表面上に部分的に形成され、内側及
び外側に位置する他の電極層よりも弾性度が大きく、か
つ導電性を有する導電性樹脂からなる第2の電極層と、 前記第2の電極層の表面と前記第1の電極層の表面とに
接して形成される第3の電極層と、 前記第3の電極層の表面に形成された第4の電極層とを
有することを特徴とする、セラミック電子部品。
A ceramic sintered body; an internal electrode formed in the ceramic sintered body; and an external electrode formed on an outer surface of the ceramic sintered body. A first electrode layer formed by applying and baking a conductive paste on the surface; and a first electrode layer formed partially on the surface of the first electrode layer and being more elastic than other electrode layers located inside and outside. A second electrode layer made of a conductive resin having a high degree of conductivity and a third electrode layer formed in contact with a surface of the second electrode layer and a surface of the first electrode layer; And a fourth electrode layer formed on the surface of the third electrode layer.
【請求項2】 前記第2の電極層は、前記第1の電極層
表面上に散点状に形成されていることを特徴とする、請
求項1に記載のセラミック電子部品。
2. The ceramic electronic component according to claim 1, wherein the second electrode layer is formed in a scattered manner on the surface of the first electrode layer.
【請求項3】 前記第2の電極層は、少なくとも一つの
開口部を有することによって前記第1の電極層の表面上
に部分的に形成されており、 前記第3の電極層は、前記第2の電極層の前記開口部内
において、前記第1の電極層の表面と接して形成されて
いることを特徴とする、請求項1に記載のセラミック電
子部品。
3. The second electrode layer is partially formed on a surface of the first electrode layer by having at least one opening, and the third electrode layer is formed on the surface of the first electrode layer. 2. The ceramic electronic component according to claim 1, wherein the ceramic electronic component is formed in contact with a surface of the first electrode layer in the opening of the second electrode layer. 3.
JP01138995A 1995-01-27 1995-01-27 Ceramic electronic components Expired - Lifetime JP3307133B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01138995A JP3307133B2 (en) 1995-01-27 1995-01-27 Ceramic electronic components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01138995A JP3307133B2 (en) 1995-01-27 1995-01-27 Ceramic electronic components

Publications (2)

Publication Number Publication Date
JPH08203770A JPH08203770A (en) 1996-08-09
JP3307133B2 true JP3307133B2 (en) 2002-07-24

Family

ID=11776663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01138995A Expired - Lifetime JP3307133B2 (en) 1995-01-27 1995-01-27 Ceramic electronic components

Country Status (1)

Country Link
JP (1) JP3307133B2 (en)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4134675B2 (en) * 2002-10-21 2008-08-20 株式会社村田製作所 Multilayer electronic component and manufacturing method thereof
TWI246095B (en) * 2004-02-27 2005-12-21 Murata Manufacturing Co Multilayer ceramic electronic component and method of manufacturing thereof
JP2006245049A (en) * 2005-02-28 2006-09-14 Tdk Corp Electronic component and electronic apparatus
JP4998467B2 (en) * 2006-06-28 2012-08-15 株式会社村田製作所 Ceramic electronic component and manufacturing method thereof
JP6720660B2 (en) * 2016-04-12 2020-07-08 株式会社村田製作所 Monolithic ceramic capacitors
JP6910773B2 (en) * 2016-09-16 2021-07-28 Tdk株式会社 Electronic components
CN112863873B (en) * 2016-09-23 2022-07-26 Tdk株式会社 Electronic component and electronic component device
JP6972592B2 (en) * 2017-03-16 2021-11-24 Tdk株式会社 Electronic components and electronic component equipment
JP6946876B2 (en) * 2017-09-08 2021-10-13 Tdk株式会社 Electronic components and electronic component equipment
JP7192207B2 (en) * 2017-11-28 2022-12-20 Tdk株式会社 electronic components
JP6926995B2 (en) * 2017-11-29 2021-08-25 Tdk株式会社 Electronic components
JP7040063B2 (en) * 2018-01-31 2022-03-23 Tdk株式会社 Electronic components
JP7070840B2 (en) * 2019-03-29 2022-05-18 株式会社村田製作所 Manufacturing method of multilayer ceramic capacitors and multilayer ceramic capacitors
KR102283077B1 (en) 2019-09-06 2021-07-30 삼성전기주식회사 Mutilayered electronic component
CN116387023A (en) * 2019-08-28 2023-07-04 三星电机株式会社 Multilayer electronic component
KR102276514B1 (en) * 2019-08-28 2021-07-14 삼성전기주식회사 Mutilayered electronic component
WO2021049056A1 (en) * 2019-09-11 2021-03-18 株式会社村田製作所 Electrolytic capacitor
KR102293305B1 (en) * 2019-09-18 2021-08-25 삼성전기주식회사 Mutilayered electronic component
KR20210077972A (en) * 2019-12-18 2021-06-28 삼성전기주식회사 Mutilayered electronic component

Also Published As

Publication number Publication date
JPH08203770A (en) 1996-08-09

Similar Documents

Publication Publication Date Title
JP3307133B2 (en) Ceramic electronic components
JP3376971B2 (en) Ceramic electronic components
JP3376970B2 (en) Ceramic electronic components
JPH08162357A (en) Ceramic electronic part
US10573459B2 (en) Multilayer ceramic electronic component and mounting structure thereof
JP3267067B2 (en) Ceramic electronic components
JP2000306764A (en) Ceramic electronic component and production thereof
JPH08203771A (en) Ceramic electronic component
JPH08107039A (en) Ceramic electronic component
JP2003197460A (en) Method for manufacturing electronic component, and the electronic component
JPH0897072A (en) Multilayer ceramic device
JPH07201636A (en) Multilayer electronic device and its production
JP3064556B2 (en) Chip type electronic components
JP2005217126A (en) Capacitor manufacturing method
JP2000138131A (en) Chip type electronic components
JPH08203769A (en) Ceramic electronic component
JP3254927B2 (en) Ceramic electronic components
JPH11288841A (en) Mounting method of ceramic electronic component and ceramic electronic component
JP3168801B2 (en) Ceramic capacitors
JPS5950596A (en) Chip type electronic part and method of producing same
JPH05283280A (en) Chip-shaped laminated ceramic capacitor
JPH0888138A (en) Ceramic electronic part
JPH0422115A (en) Ceramic electronic parts and manufacture thereof
JPH0217619A (en) Chiplike electronic component
JP2976400B2 (en) Ceramic chip capacitor and method of manufacturing the same

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090517

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090517

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100517

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100517

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110517

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120517

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120517

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130517

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130517

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140517

Year of fee payment: 12

EXPY Cancellation because of completion of term