[go: up one dir, main page]

JP3289874B2 - Matrix board - Google Patents

Matrix board

Info

Publication number
JP3289874B2
JP3289874B2 JP10424695A JP10424695A JP3289874B2 JP 3289874 B2 JP3289874 B2 JP 3289874B2 JP 10424695 A JP10424695 A JP 10424695A JP 10424695 A JP10424695 A JP 10424695A JP 3289874 B2 JP3289874 B2 JP 3289874B2
Authority
JP
Japan
Prior art keywords
matrix
patterns
pattern
board
matrix board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10424695A
Other languages
Japanese (ja)
Other versions
JPH08298049A (en
Inventor
晴幸 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP10424695A priority Critical patent/JP3289874B2/en
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to US08/737,794 priority patent/US5870528A/en
Priority to CN96190411A priority patent/CN1152389A/en
Priority to PCT/JP1996/001165 priority patent/WO1996034497A1/en
Priority to EP96912268A priority patent/EP0768802A4/en
Priority to KR1019960707091A priority patent/KR970704306A/en
Priority to TW085106146A priority patent/TW309668B/zh
Publication of JPH08298049A publication Critical patent/JPH08298049A/en
Application granted granted Critical
Publication of JP3289874B2 publication Critical patent/JP3289874B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Structure Of Telephone Exchanges (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、電話交換機と加入者線
を結ぶ主配線盤(MDF)のジャンパリングをロボット
を用いて自動で行えるようにした自動配線装置に用いら
れたり、配線システムとして、専用線網間の配線、中継
線間の配線、交換機と伝送装置間の配線等に利用される
マトリクスボードに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is used for an automatic wiring apparatus which enables a jumper of a main wiring board (MDF) connecting a telephone exchange and a subscriber line to be automatically performed by a robot, or as a wiring system. The present invention relates to a matrix board used for wiring between a dedicated line network, wiring between trunk lines, wiring between an exchange and a transmission device, and the like.

【0002】[0002]

【従来の技術】図5は従来のマトリクスボードの透視斜
視図である。図において、51aはX方向に等間隔で複
数本配置される第1層目のパターン、51bはY方向に
等間隔で複数本配置される第2層目のパターン、51c
はX方向に等間隔で複数本配置される第3層目のパター
ン、51dはY方向に等間隔で複数本配置される第4層
目のパターンであり、パターン51aと51cおよびパ
ターン51bと51dとはそれぞれ重なり合う位置にあ
り、それぞれのパターンは、ボードの厚み方向に所定の
間隔を開けて配置されている。
2. Description of the Related Art FIG. 5 is a perspective view of a conventional matrix board. In the figure, reference numeral 51a denotes a first layer pattern arranged at equal intervals in the X direction, 51b denotes a second layer pattern arranged at equal intervals in the Y direction, 51c.
Is a third layer pattern arranged at equal intervals in the X direction, 51d is a fourth layer pattern arranged at equal intervals in the Y direction, and includes patterns 51a and 51c and patterns 51b and 51d. Are located at positions overlapping each other, and the respective patterns are arranged at predetermined intervals in the thickness direction of the board.

【0003】52はパターン51aとパターン51bの
交差点からパターン51cとパターン51dの交差点へ
と貫通して設けられたピン穴で、このピン穴52の内面
にパターン51a,51b,51c,51dがそれぞれ
露出しているとともに、パターン51a,51b,51
c,51d間はそれぞれ絶縁が保たれている。前記ピン
穴52はパターン51a,51b,51c,51dの各
交差点に設けられており、各パターンとピン穴より、4
層からなるマトリクスボードが構成されている。
Reference numeral 52 denotes a pin hole penetrating from the intersection of the pattern 51a and the pattern 51b to the intersection of the pattern 51c and the pattern 51d, and the patterns 51a, 51b, 51c and 51d are respectively exposed on the inner surface of the pin hole 52. And the patterns 51a, 51b, 51
Insulation is maintained between c and 51d. The pin holes 52 are provided at the respective intersections of the patterns 51a, 51b, 51c, and 51d.
A matrix board composed of layers is configured.

【0004】上記構成からなるマトリクスボードは、上
下絶縁分離した接続端子53を持つ接続ピン54をピン
穴52に挿入することにより、パターン51aと51b
およびパターン51cとパターン51dが電気的に導通
されるものである。
[0004] The matrix board having the above-described structure is formed by inserting a connection pin 54 having a connection terminal 53 which is vertically insulated and separated into a pin hole 52, so that patterns 51 a and 51 b are formed.
The pattern 51c and the pattern 51d are electrically connected.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、従来の
マトリクスボードであると、これを多数利用する装置で
は、必然的にこのマトリクスボードを収容する装置も大
きくしなければならない。このため、マトリクスボード
の面積を狭くすることが課題であった。また、マトリク
スボードのジャンパリングを行うロボットの移動距離を
短くすると、位置決め精度が相対的に容易になるので、
このことからもマトリクスボードの面積を狭くすること
が課題であった。
However, if a conventional matrix board is used in a large number of devices, the size of the device accommodating the matrix board must necessarily be increased. Therefore, reducing the area of the matrix board has been a problem. Also, if the moving distance of the robot that jumpers the matrix board is shortened, the positioning accuracy becomes relatively easy,
For this reason, it has been a problem to reduce the area of the matrix board.

【0006】[0006]

【課題を解決するための手段】上述した課題を解決する
ため、本発明は、複数本のX方向のパターンが設けられ
た層と複数本のY方向のパターンが設けられた層とを各
パターン間で絶縁が保たれるように交互に複数重ね、X
方向のパターンとY方向のパターンの各交差点にピン穴
を設けたマトリクス回路を内蔵したマトリクスボードに
おいて、前記マトリクス回路を2組設けることとし、こ
の2組のマトリクス回路は、一方のマトリクス回路を構
成する層群と他方のマトリクス回路を構成する層群と
を、半格子ずらして上下に重ねて配置したもので、2組
のマトリクス回路の間で、X方向のパターン同士は異な
った層に配置され、Y方向のパターンも異なった層に配
置されるようにしたものである。
In order to solve the above-mentioned problems, the present invention relates to a method in which a layer provided with a plurality of patterns in the X direction and a layer provided with a plurality of patterns in the Y direction are each patterned. Pair alternately so that insulation is maintained between
In a matrix board having a matrix circuit in which pin holes are provided at respective intersections between the pattern in the Y direction and the pattern in the Y direction, two sets of the matrix circuits are provided, and the two sets of matrix circuits constitute one matrix circuit. The layer group to be formed and the layer group forming the other matrix circuit are arranged one above the other with a half lattice shift, and the patterns in the X direction are arranged on different layers between the two sets of matrix circuits. , Y-direction patterns are also arranged in different layers.

【0007】[0007]

【作用】上述した構成を有する本発明は、一方のマトリ
クス回路の所望のピン穴に上下絶縁分離した接続端子を
持つ接続ピンを挿入すると、一方のマトリクス回路を構
成するX方向のパターンとY方向のパターンのうちの所
望のパターン同士が電気的に導通される。また、他方の
マトリクス回路の所望のピン穴に上下絶縁分離した接続
端子を持つ接続ピンを挿入すると、他方のマトリクス回
路を構成するX方向のパターンとY方向のパターンのう
ちの所望のパターン同士が電気的に導通される。
According to the present invention having the above-described structure, when a connection pin having connection terminals which are vertically insulated and separated from each other is inserted into a desired pin hole of one matrix circuit, the pattern in the X direction and the pattern in the Y direction constituting one matrix circuit are inserted. Are electrically connected to each other. Also, when a connection pin having a connection terminal that is vertically insulated and separated is inserted into a desired pin hole of the other matrix circuit, the desired pattern of the X-direction pattern and the Y-direction pattern that constitute the other matrix circuit is connected to each other. It is electrically conducted.

【0008】ここで、一方のマトリクス回路に対して他
方のマトリクス回路は、ピン穴の位置を半格子ずらして
配置し、かつ、一方のマトリクス回路を構成する層群と
他方のマトリクス回路を構成する層群とを上下に重ねて
配置することで、隣合うパターンの間隔を狭くして2組
のマトリクス回路を1枚のマトリクスボード内に構成す
ることができることとなり、実質的に2倍の密度でマト
リクスボードの面積を狭くすることができるものであ
る。
Here, the position of the pin hole of the other matrix circuit is shifted by half a lattice with respect to the other matrix circuit, and the layer group forming one matrix circuit and the other matrix circuit are formed. By arranging the layer groups on top of each other, the interval between adjacent patterns can be narrowed, and two sets of matrix circuits can be formed in one matrix board, and the density is substantially doubled. The area of the matrix board can be reduced.

【0009】[0009]

【実施例】図1は本発明の一実施例におけるマトリクス
ボードの透視斜視図である。図において、1aはX方向
に等間隔で複数本配置される第1層目のパターン、1b
はY方向に等間隔で複数本配置される第2層目のパター
ン、1cはX方向に等間隔で複数本配置される第3層目
のパターン、1dはY方向に等間隔で複数本配置される
第4層目のパターンであり、パターン1aと1cおよび
パターン1bと1dとはそれぞれ重なり合う位置にあ
り、それぞれのパターンは、ボードの厚み方向に所定の
間隔を開けて配置されている。
FIG. 1 is a perspective view of a matrix board according to an embodiment of the present invention. In the figure, reference numeral 1a denotes a first-layer pattern arranged at equal intervals in the X direction;
Is a second layer pattern arranged at equal intervals in the Y direction, 1c is a third layer pattern arranged at equal intervals in the X direction, and 1d is arranged at equal intervals in the Y direction. This is the fourth layer pattern, and the patterns 1a and 1c and the patterns 1b and 1d are located at positions overlapping each other, and the patterns are arranged at predetermined intervals in the thickness direction of the board.

【0010】2はパターン1aとパターン1bの交差点
からパターン1cとパターン1dの交差点へと貫通して
設けられたピン穴で、このピン穴2の内面にパターン1
a,1b,1c,1dがそれぞれ露出しているととも
に、パターン1a,1b,1c,1d間はそれぞれ絶縁
が保たれている。前記ピン穴2はパターン1a,1b,
1c,1dの各交差点に設けられており、各パターンと
ピン穴より、4層からなるマトリクス回路1が構成され
ている。
Reference numeral 2 denotes a pin hole penetrating from the intersection of the pattern 1a and the pattern 1b to the intersection of the pattern 1c and the pattern 1d.
a, 1b, 1c, 1d are respectively exposed, and insulation is maintained between the patterns 1a, 1b, 1c, 1d. The pin hole 2 has patterns 1a, 1b,
It is provided at each intersection of 1c and 1d, and a matrix circuit 1 composed of four layers is constituted by each pattern and pin holes.

【0011】3aはX方向に等間隔で複数本配置される
第5層目のパターン、3bはY方向に等間隔で複数本配
置される第6層目のパターン、3cはX方向に等間隔で
複数本配置される第7層目のパターン、3dはY方向に
等間隔で複数本配置される第8層目のパターンであり、
パターン3aと3cおよびパターン3bと3dとはそれ
ぞれ重なり合う位置にあり、それぞれのパターンは、ボ
ードの厚み方向に所定の間隔を開けて配置されている。
Reference numeral 3a denotes a fifth-layer pattern arranged at equal intervals in the X direction, 3b denotes a sixth-layer pattern arranged at equal intervals in the Y direction, and 3c denotes an equal interval in the X direction. The third layer pattern 3d is a plurality of eighth layer patterns arranged at equal intervals in the Y direction.
The patterns 3a and 3c and the patterns 3b and 3d are located at positions overlapping each other, and the respective patterns are arranged at predetermined intervals in the thickness direction of the board.

【0012】4はパターン3aとパターン3bの交差点
からパターン3cとパターン3dの交差点へと貫通して
設けられたピン穴で、このピン穴4の内面にパターン3
a,3b,3c,3dがそれぞれ露出しているととも
に、パターン3a,3b,3c,3d間はそれぞれ絶縁
が保たれている。前記ピン穴4はパターン3a,3b,
3c,3dの各交差点に設けられており、各パターンと
ピン穴より、4層からなるマトリクス回路3が構成され
ている。
Reference numeral 4 denotes a pin hole penetrating from the intersection of the pattern 3a and the pattern 3b to the intersection of the pattern 3c and the pattern 3d.
a, 3b, 3c, and 3d are respectively exposed, and insulation is maintained between the patterns 3a, 3b, 3c, and 3d, respectively. The pin hole 4 has patterns 3a, 3b,
The matrix circuit 3 is provided at each intersection of 3c and 3d, and is composed of four layers from each pattern and pin holes.

【0013】ここで、下層の4層のパターン3a,3
b,3c,3dとピン穴4とから構成されるマトリクス
回路3は、ピン穴4の位置が、上層の4層のパターン1
a,1b,1c,1dのピン穴2の位置に対して半格子
ずらして設けられるような配置としてあり、4個のピン
穴2を頂点とする4角形の間にピン穴4が配置されるよ
うになている。
Here, the lower four-layer patterns 3a, 3
In the matrix circuit 3 composed of b, 3c, 3d and the pin hole 4, the position of the pin hole 4 corresponds to the upper four-layer pattern 1
The pin holes 4 are arranged between the four pin holes 2 at the vertices so that the pin holes 4 are shifted by a half lattice with respect to the positions of the pin holes 2 of a, 1b, 1c, and 1d. It is like.

【0014】5はピン穴2に挿入される接続ピン、6は
ピン穴4に挿入される接続ピンで、接続ピン5には、パ
ターン1aと1bを電気的に導通させるための接続端子
5aと、この接続端子5aとは絶縁され、パターン1c
と1dを電気的に導通させるための接続端子5bが設け
られ、接続ピン6には、パターン3aと3bを電気的に
導通させるための接続端子6aと、この接続端子6aと
は絶縁され、パターン3cと3dを電気的に導通させる
ための接続端子6bが設けられている。ここで、パター
ン1a,1b,1c,1dとパターン3a,3b,3
c,3dとは、ボードの厚み方向において配置される位
置が上下にずれているので、接続ピン5と接続ピン6と
では、接続端子5a,5bと接続端子6a,6bの位置
が上下にずれたものとなっている。
Reference numeral 5 denotes a connection pin inserted into the pin hole 2, reference numeral 6 denotes a connection pin inserted into the pin hole 4, and the connection pin 5 includes a connection terminal 5a for electrically connecting the patterns 1a and 1b. Is insulated from the connection terminal 5a, and the pattern 1c
And a connection terminal 5b for electrically connecting the patterns 3a and 3b to the connection pin 6a. The connection terminal 6a is electrically insulated from the connection terminal 6a. A connection terminal 6b for electrically connecting 3c and 3d is provided. Here, patterns 1a, 1b, 1c, 1d and patterns 3a, 3b, 3
The positions of the connection terminals 5a and 5b and the connection terminals 6a and 6b are vertically shifted between the connection pins 5 and 6 since the positions of the connection pins 5a and 5b are shifted vertically in the thickness direction of the board. It has become.

【0015】図2は本実施例のマトリクスボードの要部
切断斜視図で、7はマトリクスボードであり、このマト
リクスボード7は、上述した各パターン間で絶縁が保た
れるように各パターンを有する層を交互に積み重ねた多
層基板で、ピン穴2およびピン穴4は、それぞれマトリ
クスボード7の表面まで貫通しており、パターン1a,
1b,1c,1dとピン穴2およびパターン3a,3
b,3c,3dとピン穴4より、上下4層ずつのマトリ
クス回路がマトリクスボード7内に構成されている。
FIG. 2 is a cutaway perspective view of a main part of the matrix board of the present embodiment. Reference numeral 7 denotes a matrix board. The matrix board 7 has each pattern so that insulation is maintained between the above-described patterns. In a multilayer board in which layers are alternately stacked, the pin holes 2 and the pin holes 4 penetrate to the surface of the matrix board 7 respectively, and the patterns 1a,
1b, 1c, 1d, pin hole 2 and patterns 3a, 3
By b, 3c, 3d and the pin hole 4, a matrix circuit of four layers each in the upper and lower layers is formed in the matrix board 7.

【0016】上記構成によると、所望のピン穴2に接続
ピン5が挿入されると、接続端子5aによりパターン1
aと1bが電気的に導通するとともに、同時に接続端子
5bによりパターン1cと1dが電気的に導通すること
で、上層側のマトリクス回路1で所望の電気経路が形成
される。また、所望のピン穴4に接続ピン6が挿入され
ると、接続端子6aによりパターン3aと3bが電気的
に導通するとともに、同時に接続端子6bによりパター
ン3cと3dが電気的に導通することで、下層側のマト
リクス回路3で所望の電気経路が形成される。
According to the above configuration, when the connection pin 5 is inserted into the desired pin hole 2, the pattern 1 is formed by the connection terminal 5a.
When the patterns 1c and 1d are electrically connected at the same time by the connection terminals 5b, the desired electric path is formed in the upper-layer matrix circuit 1. Further, when the connection pin 6 is inserted into the desired pin hole 4, the patterns 3a and 3b are electrically connected by the connection terminal 6a, and the patterns 3c and 3d are simultaneously electrically connected by the connection terminal 6b. A desired electric path is formed in the lower matrix circuit 3.

【0017】上述したように、ピン穴の位置を半格子ず
らして配置することで、2組のマトリクス回路を1つの
マトリクスボード内に構成することができ、かつ、2組
のマトリクス回路の間で、X方向のパターン同士が異な
った面上に配置され、Y方向のパターン同士も異なった
面上に配置されるように2組のマトリクス回路を上下に
ずらして配置することで、パターン間の絶縁性を高めて
高密度配置が可能となり、高密度のマトリクスボードを
狭い面積で提供可能である。
As described above, two sets of matrix circuits can be formed in one matrix board by arranging the pin holes so as to be shifted by half a lattice, and between the two sets of matrix circuits. , Two sets of matrix circuits are shifted vertically so that the patterns in the X direction are arranged on different planes and the patterns in the Y direction are arranged on different planes. Therefore, high-density arrangement can be achieved with high performance, and a high-density matrix board can be provided in a small area.

【0018】ここで、上述したように、2組のマトリク
ス回路を上下にずらして配置することで、高密度のマト
リクスボードを狭い面積で提供できる理由を説明する。
図3はマトリクスボードの要部平面図で、図3(a)は
2組のマトリクス回路を同一面に配置した場合のパター
ン間隔、図3(b)は2組のマトリクス回路を上下にず
らして配置した場合のパターン間隔を表している。な
お、ここでは、X方向のパターンのうち、パターン1
a,3aのみを図示してあるが、残りのX方向のパター
ン、Y方向のパターンも同じである。
Here, the reason why a high-density matrix board can be provided in a small area by arranging two sets of matrix circuits vertically, as described above, will be described.
FIG. 3 is a plan view of a main part of the matrix board. FIG. 3A shows a pattern interval when two sets of matrix circuits are arranged on the same surface, and FIG. This represents the pattern interval when they are arranged. Here, among the patterns in the X direction, pattern 1
Although only a and 3a are illustrated, the remaining patterns in the X and Y directions are the same.

【0019】同一平面上に配置される平行なパターン同
士の間隔は、隣合うパターン間で絶縁が保て、さらに、
隣合うパターン間で漏話が起きないだけの距離あける必
要がある。ここで、2組のマトリクス回路を1つのマト
リクスボード内に構成する場合に、2組のマトリクス回
路の間で、X方向のパターン同士を同じ面上に配置し、
かつY方向のパターン同士も同じ面上に配置することと
すると、図3(a)に表されるように、一方のマトリク
ス回路のパターン1aの間に他方のマトリクス回路のパ
ターン3aを配置しなければならず、隣合うパターン間
の絶縁を保ち、さらに隣合うパターン間で漏話がおきな
いだけの距離をあけるためには、パターン1a同士の間
隔およびパターン3a同士の間隔を広くしなければなら
ないので、マトリクスボードの面積を広くする必要があ
る。
The interval between the parallel patterns arranged on the same plane is such that insulation between adjacent patterns can be maintained.
It is necessary to keep a distance that does not cause crosstalk between adjacent patterns. Here, when two sets of matrix circuits are configured in one matrix board, the patterns in the X direction are arranged on the same surface between the two sets of matrix circuits,
If the patterns in the Y direction are also arranged on the same plane, as shown in FIG. 3A, the pattern 3a of the other matrix circuit must be arranged between the patterns 1a of the other matrix circuit. In order to maintain the insulation between adjacent patterns and to keep a distance that does not cause crosstalk between adjacent patterns, the distance between the patterns 1a and the distance between the patterns 3a must be increased. Therefore, it is necessary to increase the area of the matrix board.

【0020】これに対して、本実施例のように、2組の
マトリクス回路でピン穴の位置を半格子ずらした配置と
し、2組のマトリクス回路の間で、X方向のパターン同
士が異なった面上に配置され、Y方向のパターン同士も
異なった面上に配置されるように2組のマトリクス回路
を上下にずらして配置すれば、一方のマトリクス回路を
構成するX方向およびY方向のパターンの間に、他方の
マトリクス回路を構成するX方向およびY方向のパター
ンが配置されないので、図3(b)に表されるように、
それぞれのマトリクス回路においてパターン1a同士の
間隔およびパターン3a同士の間隔を狭めることがで
き、マトリクスボードの面積を狭くすることができるも
のである。
On the other hand, as in the present embodiment, the positions of the pin holes are shifted by a half lattice in the two sets of matrix circuits, and the patterns in the X direction are different between the two sets of matrix circuits. If two sets of matrix circuits are vertically displaced so that the patterns in the Y direction are arranged on different planes, the patterns in the X and Y directions that constitute one matrix circuit Since the patterns in the X direction and the Y direction that constitute the other matrix circuit are not arranged between the two, as shown in FIG.
In each matrix circuit, the spacing between the patterns 1a and the spacing between the patterns 3a can be reduced, and the area of the matrix board can be reduced.

【0021】本実施例のマトリクスボードは、ロボット
によりジャンパリングを行う自動配線装置等に用いられ
るものであるが、ロボットは、X方向およびY方向に移
動するロボットハンドを有し、このロボットハンドが所
望のピン穴4のところへ移動して接続ピン5あるいは6
の挿入,抜き取りを行うもので、マトリクスボードの面
積を狭くすれば、ロボットハンドの移動量を少なくする
ことができる。ロボットハンドの移動量が多くなると、
移動に要する時間が増加する。これを抑えるためには、
移動速度を上げなければならないが、移動速度を上げる
と、停止に要する距離がのび、これを抑える工夫が必要
で、停止時に高い位置精度を持たせることも難しくな
る。
The matrix board of this embodiment is used for an automatic wiring device or the like that performs jumping by a robot. The robot has a robot hand that moves in the X and Y directions. Move to the desired pin hole 4 and connect pin 5 or 6
When the area of the matrix board is reduced, the amount of movement of the robot hand can be reduced. When the movement amount of the robot hand increases,
The time required for movement increases. To reduce this,
The moving speed must be increased. However, if the moving speed is increased, the distance required for stopping increases, and it is necessary to devise a method for suppressing the distance, and it is difficult to provide high positional accuracy when stopping.

【0022】これに対して、ロボットハンドの移動量を
少なくすれば、移動速度を上げることなく移動に要する
時間を減少させることができる。このため、本実施例の
マトリクスボードのように、ピン穴の配置を半格子ずら
して2組のマトリクス回路を1枚のマトリクスボード内
に構成し、かつ、2組のマトリクス回路を上下にずらし
て配置してマトリクスボードの面積を狭くすることは重
要であり、マトリクスボードの面積を狭くすることで、
自動配線装置を小型化できるだけでなく、ロボットの一
層の小型化,低価格化ができる。
On the other hand, if the moving amount of the robot hand is reduced, the time required for moving can be reduced without increasing the moving speed. For this reason, as in the matrix board of the present embodiment, two sets of matrix circuits are formed in one matrix board by displacing the pin holes by a half grid, and two sets of matrix circuits are shifted vertically. It is important to arrange and reduce the area of the matrix board, and by reducing the area of the matrix board,
Not only can the size of the automatic wiring device be reduced, but also the size and cost of the robot can be further reduced.

【0023】図4は本実施例のマトリクスボードの平面
図であり、マトリクスボード7の表面には、ピン穴2と
ピン穴4とが半格子ずらして配置されている。8aはパ
ターン1aと接続されている入力端子、8cはパターン
1cと接続されている入力端子、9aはパターン3aと
接続されている入力端子、9cはパターン3cと接続さ
れている入力端子で、上層側のマトリクス回路1に対応
した入力端子8a,8cと下層側のマトリクス回路3に
対応した入力端子9a,9cは、4角形のマトリクスボ
ード7の、対向する2辺にそれぞれ配置される。
FIG. 4 is a plan view of the matrix board of the present embodiment. On the surface of the matrix board 7, the pin holes 2 and the pin holes 4 are arranged so as to be shifted by a half lattice. 8a is an input terminal connected to the pattern 1a, 8c is an input terminal connected to the pattern 1c, 9a is an input terminal connected to the pattern 3a, and 9c is an input terminal connected to the pattern 3c. The input terminals 8a and 8c corresponding to the matrix circuit 1 on the side and the input terminals 9a and 9c corresponding to the matrix circuit 3 on the lower layer are arranged on two opposing sides of the square matrix board 7, respectively.

【0024】8bはパターン1bと接続されている出力
端子、8dはパターン1dと接続されている出力端子、
9bはパターン3bと接続されている出力端子、9dは
パターン3dと接続されている出力端子で、上層側のマ
トリクス回路1に対応した出力端子8b,8dと下層側
のマトリクス回路3に対応した出力端子9b,9dは、
4角形のマトリクスボード7の、前記入力端子が設けら
れていない対向する2辺にそれぞれ配置される。これに
より、マトリクスボード7の4辺に入力端子,出力端子
が設けられている。
8b is an output terminal connected to the pattern 1b, 8d is an output terminal connected to the pattern 1d,
9b is an output terminal connected to the pattern 3b, 9d is an output terminal connected to the pattern 3d, and output terminals 8b and 8d corresponding to the matrix circuit 1 in the upper layer and outputs corresponding to the matrix circuit 3 in the lower layer. The terminals 9b and 9d are
The rectangular matrix board 7 is arranged on two opposing sides of the matrix board 7 where the input terminals are not provided. Thus, input terminals and output terminals are provided on four sides of the matrix board 7.

【0025】ここで、本実施例のマトリクスボード7
は、ピン穴4をピン穴2に対して半格子ずらして配置し
てあるので、入出力端子を2辺に配置すると、上層側の
マトリクス回路に対応する入力端子あるいは出力端子の
間に、下層側のマトリクス回路に対応する入力端子ある
いは出力端子が配置されるようになる。入出力端子をこ
のように配置すると、隣合う端子の間隔が狭くなり、配
線が困難になる。これを解決するために、隣合うパター
ンの間隔を広げて端子の間隔を広げると、マトリクスボ
ード7の面積を広げなくてはならなくなる。そこで、本
実施例のように、マトリクスボード7の4辺に入力端
子,出力端子を設けることとすると、マトリクスボード
7の面積を広げることなく端子の間隔を広くして、配線
を行えるようにできる。
Here, the matrix board 7 of this embodiment is
Is arranged such that the pin holes 4 are displaced by a half lattice with respect to the pin holes 2, so that if the input / output terminals are arranged on two sides, the lower layer is placed between the input terminals or output terminals corresponding to the upper matrix circuit. An input terminal or an output terminal corresponding to the matrix circuit on the side is arranged. When the input / output terminals are arranged in this manner, the distance between adjacent terminals becomes narrow, and wiring becomes difficult. To solve this problem, if the spacing between adjacent patterns is increased to increase the spacing between terminals, the area of the matrix board 7 must be increased. Therefore, if input terminals and output terminals are provided on the four sides of the matrix board 7 as in the present embodiment, it is possible to increase the distance between the terminals without increasing the area of the matrix board 7 and perform wiring. .

【0026】さらに、マトリクスボードを多数使用する
装置では、部品としての組み立て性も重要で、4辺に配
置した端子の取扱性は、2辺のものに比較して格段に有
利である。
Furthermore, in an apparatus using a large number of matrix boards, the assemblability as components is also important, and the handling of the terminals arranged on four sides is much more advantageous than that of the two sides.

【0027】[0027]

【発明の効果】以上説明したように、本発明は、マトリ
クス回路のピン穴の位置を半格子ずらして配置して2組
のマトリクス回路を1枚のマトリクスボードに内蔵する
こととし、かつ、前記2組のマトリクス回路は、一方の
マトリクス回路を構成する層群と他方のマトリクス回路
を構成する層群とを上下に重ねて配置したので、2組の
マトリクス回路の間で、X方向のパターン同士が異なっ
た層に配置され、Y方向のパターンも異なった層に配置
されることになり、隣合うパターンの間隔を狭めること
ができる。
As described above, according to the present invention, two sets of matrix circuits are built in one matrix board by disposing the positions of the pin holes of the matrix circuits with a shift of half a lattice. In the two sets of matrix circuits, a layer group forming one matrix circuit and a layer group forming the other matrix circuit are arranged one above the other. Are arranged in different layers, and the patterns in the Y direction are also arranged in different layers, so that the space between adjacent patterns can be narrowed.

【0028】これにより、マトリクスボードの面積を大
きくすることなく1枚のボード内に2つのマトリクス回
路を配置でき、マトリクスボードの高密度化が図れる。
As a result, two matrix circuits can be arranged in one board without increasing the area of the matrix board, and the density of the matrix board can be increased.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例におけるマトリクスボードの
透視斜視図である。
FIG. 1 is a perspective view of a matrix board according to an embodiment of the present invention.

【図2】本実施例のマトリクスボードの要部切断斜視図
である。
FIG. 2 is a cutaway perspective view of a main part of the matrix board of the present embodiment.

【図3】マトリクスボードの要部平面図である。FIG. 3 is a plan view of a main part of the matrix board.

【図4】本実施例のマトリクスボードの平面図である。FIG. 4 is a plan view of the matrix board of the present embodiment.

【図5】従来のマトリクスボードの透視斜視図である。FIG. 5 is a perspective view of a conventional matrix board.

【符号の説明】[Explanation of symbols]

1 マトリクス回路 1a,1b,1c,1d パターン 2 ピン穴 3 マトリクス回路 3a,3b,3c,3d パターン 4 ピン穴 Reference Signs List 1 matrix circuit 1a, 1b, 1c, 1d pattern 2 pin hole 3 matrix circuit 3a, 3b, 3c, 3d pattern 4 pin hole

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 複数本のX方向のパターンが設けられた
層と複数本のY方向のパターンが設けられた層とを各パ
ターン間で絶縁が保たれるように交互に複数重ね、X方
向のパターンとY方向のパターンの各交差点にピン穴を
設けて、所望のピン穴に接続ピンが挿入されることでX
方向のパターンとY方向のパターンとが電気的に接続さ
れるマトリクス回路を内蔵したマトリクスボードにおい
て、 前記マトリクス回路を2組設けることとし、この2組の
マトリクス回路は、一方のマトリクス回路を構成する層
群と他方のマトリクス回路を構成する層群とを上下に重
ねて配置することとし、かつ、2組のマトリクス回路は
半格子ずらして配置することを特徴とするマトリクスボ
ード。
1. A plurality of layers provided with a plurality of patterns in the X direction and a plurality of layers provided with a plurality of patterns in the Y direction are alternately overlapped with each other so that insulation is maintained between the patterns. A pin hole is provided at each intersection between the pattern of the Y direction and the pattern in the Y direction, and the connection pin is inserted into a desired pin hole to thereby obtain the X direction.
In a matrix board having a matrix circuit in which a pattern in the direction and a pattern in the Y direction are electrically connected, two sets of the matrix circuits are provided, and the two sets of matrix circuits constitute one matrix circuit. A matrix board, wherein a layer group and a layer group forming the other matrix circuit are arranged one above the other, and two sets of matrix circuits are arranged by being shifted by half a lattice.
【請求項2】 請求項1記載のマトリクスボードにおい
て、 2組配置されたマトリクス回路の内、一方のマトリクス
回路の入力端子および出力端子と他方のマトリクス回路
の入力端子および出力端子を、ボードの4辺にそれぞれ
配置することを特徴とするマトリクスボード。
2. The matrix board according to claim 1, wherein, of the two sets of matrix circuits, the input and output terminals of one of the matrix circuits and the input and output terminals of the other matrix circuit are connected to four of the boards. A matrix board, which is arranged on each side.
JP10424695A 1995-04-27 1995-04-27 Matrix board Expired - Fee Related JP3289874B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP10424695A JP3289874B2 (en) 1995-04-27 1995-04-27 Matrix board
CN96190411A CN1152389A (en) 1995-04-27 1996-04-26 Automatic MDF apparatus
PCT/JP1996/001165 WO1996034497A1 (en) 1995-04-27 1996-04-26 Automatic mdf apparatus
EP96912268A EP0768802A4 (en) 1995-04-27 1996-04-26 Automatic mdf apparatus
US08/737,794 US5870528A (en) 1995-04-27 1996-04-26 Automatic MDF apparatus
KR1019960707091A KR970704306A (en) 1995-04-27 1996-04-26 Automatic MDF device
TW085106146A TW309668B (en) 1995-04-27 1996-05-23

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10424695A JP3289874B2 (en) 1995-04-27 1995-04-27 Matrix board

Publications (2)

Publication Number Publication Date
JPH08298049A JPH08298049A (en) 1996-11-12
JP3289874B2 true JP3289874B2 (en) 2002-06-10

Family

ID=14375592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10424695A Expired - Fee Related JP3289874B2 (en) 1995-04-27 1995-04-27 Matrix board

Country Status (1)

Country Link
JP (1) JP3289874B2 (en)

Also Published As

Publication number Publication date
JPH08298049A (en) 1996-11-12

Similar Documents

Publication Publication Date Title
US4700214A (en) Electrical circuitry
JP3562568B2 (en) Multilayer wiring board
JPH0230200B2 (en)
US4720470A (en) Method of making electrical circuitry
US4772864A (en) Multilayer circuit prototyping board
US3697818A (en) Encapsulated cordwood type electronic or electrical component assembly
JPH0770673B2 (en) Integrated circuit carrier
JP3660552B2 (en) Interconnect system
JPS6115395A (en) Module for semiconductor chip
WO1985002751A1 (en) Partially aligned multi-layered circuitry
US4992059A (en) Ultra fine line cable and a method for fabricating the same
JP3289874B2 (en) Matrix board
US3753046A (en) Multi-layer printed circuit board
US3644661A (en) Double-sided circuit having terminal-receiving portions
JPH0211033B2 (en)
EP0493876B1 (en) Reducing circuit path crossovers in stacked multiprocessor board arrays
JP3052283B2 (en) Matrix board
JPH03204964A (en) Electric circuit package and method for making electric circuit package
US7358549B2 (en) Multi-layered metal routing technique
JPS60127797A (en) Multilayer printed circuit board
JPS5910767Y2 (en) Multilayer printed wiring structure
JPH10135640A (en) Structure of printed wiring board and its manufacture
JPH0256996A (en) Multilayer interconnection board
JPS58134493A (en) Printed circuit board
JPH0454008A (en) Filter and its manufacturing method

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080322

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090322

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100322

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100322

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110322

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees