[go: up one dir, main page]

JP3281256B2 - Coordinate input device - Google Patents

Coordinate input device

Info

Publication number
JP3281256B2
JP3281256B2 JP10286396A JP10286396A JP3281256B2 JP 3281256 B2 JP3281256 B2 JP 3281256B2 JP 10286396 A JP10286396 A JP 10286396A JP 10286396 A JP10286396 A JP 10286396A JP 3281256 B2 JP3281256 B2 JP 3281256B2
Authority
JP
Japan
Prior art keywords
electrode
coordinate
signal
electrode group
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10286396A
Other languages
Japanese (ja)
Other versions
JPH09292950A (en
Inventor
仁 濃野
健吾 ▲高▼濱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP10286396A priority Critical patent/JP3281256B2/en
Publication of JPH09292950A publication Critical patent/JPH09292950A/en
Application granted granted Critical
Publication of JP3281256B2 publication Critical patent/JP3281256B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Position Input By Displaying (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、コンピュータやワ
ードプロセッサなどに使用される座標入力装置に関する
ものである。
[0001] 1. Field of the Invention [0002] The present invention relates to a coordinate input device used for a computer, a word processor, and the like.

【0002】[0002]

【従来の技術】コンピュータやワードプロセッサなどに
所定の入力を行うための入力装置の一つとして、ペンや
指などの指示により図形や文字認識、コマンド実行が行
えるタブレットが良く知られている。また、タブレット
がさらに進化したものとして、液晶パネル等の電極構造
や駆動回路を共用化して安価な構成とした表示一体型タ
ブレット装置が特開平5−53726号公報や特開平6
−314166号公報に開示されている。
2. Description of the Related Art As one of input devices for performing a predetermined input to a computer, a word processor, or the like, a tablet capable of recognizing a figure or character and executing a command by an instruction of a pen or a finger is well known. Further, as a tablet which has evolved further, a display-integrated tablet device in which an electrode structure such as a liquid crystal panel and a drive circuit are shared and which has an inexpensive structure is disclosed in Japanese Patent Application Laid-Open Nos. 5-53726 and 6-63.
No. 3,314,166.

【0003】このような座標入力装置に要求されること
は、高速かつ高精度の座標検出である。最近では、表示
装置の画素が小さくなっている、すなわち、表示が細か
くなっているなどの理由から座標検出のさらなる高精度
化が望まれている。
What is required of such a coordinate input device is high-speed and high-accuracy coordinate detection. Recently, it has been desired to further improve the accuracy of coordinate detection because the pixels of the display device are small, that is, the display is fine.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、座標入
力装置の高速化と高精度化とは相反する効果であるた
め、従来の座標入力装置では高速な座標検出を維持した
まま座標検出精度をあげることができないという問題を
有している。すなわち、高速に座標検出を行う場合には
周波数帯域を広げないといけないので、精度が落ちてし
まう。
However, since the speeding up and the accuracy improvement of the coordinate input device are contradictory effects, the conventional coordinate input device has to improve the coordinate detection accuracy while maintaining the high speed coordinate detection. There is a problem that can not be. That is, when performing coordinate detection at a high speed, the frequency band must be expanded, and the accuracy is reduced.

【0005】このような座標入力装置のうち、表示一体
型の装置においてはさらに以下の理由によって座標検出
精度が悪くなっている。例えば、上記特開平5−537
26号公報の構成は、表示期間と座標検出期間を時分割
で行うことにより、表示と座標検出機能の両立を図って
いる。このとき、座標検出動作が表示に影響を与えない
ように、座標検出期間を極力短く設定している。また検
出のための印加電圧は、表示の駆動ドライバーの耐圧で
制限されているため、あまり高い印加電圧は与えられな
い。さらに、デューティタイプの液晶表示装置と一体的
に設けられる座標入力装置の場合、片側(裏側)の透明
電極群はもう一方(表側)の電極群のすきまを通じて、
電子ペンの先端電極と静電結合するため、微小な検出電
圧しか得られない。これらの結果、上記表示一体型タブ
レット装置ではS/Nの悪い座標検出信号しか得ること
ができない。
[0005] Among such coordinate input devices, a display integrated type device has further deteriorated coordinate detection accuracy for the following reasons. For example, Japanese Patent Application Laid-Open No. 5-537
In the configuration of Japanese Patent Publication No. 26, a display period and a coordinate detection period are performed in a time-division manner to achieve both display and a coordinate detection function. At this time, the coordinate detection period is set as short as possible so that the coordinate detection operation does not affect the display. Further, since the applied voltage for detection is limited by the withstand voltage of the display driving driver, a very high applied voltage is not applied. Furthermore, in the case of a coordinate input device provided integrally with a duty-type liquid crystal display device, the transparent electrode group on one side (back side) passes through the gap of the other (front side) electrode group.
Since it is electrostatically coupled with the tip electrode of the electronic pen, only a small detection voltage can be obtained. As a result, the display-integrated tablet device can only obtain a coordinate detection signal having a poor S / N.

【0006】また、上記特開平6−314166号公報
には、アドレッシング方式であるTFT液晶パネルにタ
ブレット機能を付加した構成が示されている。TFT液
晶は、表示品位の改善を行うべく、ゲート電極やソース
電極幅を狭くして画素電極の面積を広げて開口率を向上
させる方向にある。この場合も座標検出信号は電子ペン
の先端電極とゲート電極またはソース電極との間の結合
容量に比例して検出されるので、開口率の向上とともに
結合容量が小さくなり、検出信号のS/Nが悪化する。
なお、TFT液晶表示装置と一体的に設けられる座標入
力装置についても、表示に影響を与えないように、座標
検出期間を極力短くしなければならないのは言うまでも
ない。
Japanese Patent Application Laid-Open No. 6-314166 discloses a configuration in which a tablet function is added to an addressing type TFT liquid crystal panel. In order to improve the display quality, the TFT liquid crystal tends to reduce the width of the gate electrode and the source electrode, increase the area of the pixel electrode, and improve the aperture ratio. Also in this case, since the coordinate detection signal is detected in proportion to the coupling capacitance between the tip electrode of the electronic pen and the gate electrode or the source electrode, the coupling capacitance decreases as the aperture ratio increases, and the S / N of the detection signal increases. Worsens.
It is needless to say that the coordinate detection period of the coordinate input device provided integrally with the TFT liquid crystal display device must be minimized so as not to affect the display.

【0007】さらに、従来の座標入力装置では、電子ペ
ンに電源を供給して座標検出信号を出力するために、電
子ペンの接続線は必須である。したがって、操作者が電
子ペンを操作する際にこの接続線が邪魔になり操作性を
著しく低下させていた。
Further, in the conventional coordinate input device, a connection line of the electronic pen is indispensable for supplying power to the electronic pen and outputting a coordinate detection signal. Therefore, when the operator operates the electronic pen, the connection line is in the way, and the operability is significantly reduced.

【0008】なお、透明電極を2枚重ねて間に絶縁スペ
ーサを挿入し、ペン先や指で押圧することで、検出電極
間に流れる電流から指示した座標を知ることができる感
圧方式のタブレットも提案されている。しかしながら、
この構成では、透明電極の透過率や反射による視認性の
問題や、複数の指示具や指を同時に使用した入力操作は
できないなどの問題がある。
[0008] A pressure-sensitive tablet in which an insulating spacer is inserted between two transparent electrodes and pressed with a pen tip or a finger, whereby the indicated coordinates can be known from the current flowing between the detection electrodes. Has also been proposed. However,
In this configuration, there are problems such as visibility due to transmittance and reflection of the transparent electrode, and input operation using a plurality of pointing tools and fingers cannot be performed at the same time.

【0009】また、液晶の透明電極を交差させて、ペン
先や指との静電結合容量を測定することで、ペン入力機
能を実現する構成が米国特許USPat.463972
0に提案されている。しかしながら、この構成では、同
じ平面上に液晶電極を交差させるため、構造や駆動方法
が複雑になるという欠点がある。
A configuration in which a pen input function is realized by crossing transparent electrodes of a liquid crystal and measuring an electrostatic coupling capacitance with a pen tip or a finger is disclosed in US Pat. 463972
0 has been proposed. However, this configuration has a disadvantage that the structure and the driving method are complicated because the liquid crystal electrodes intersect on the same plane.

【0010】本発明は、上記従来の問題点を解決するた
めになされたもので、その目的は、検出速度および検出
精度が高く、複数の指入力を同時に行うことができる座
標入力装置を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems, and has as its object to provide a coordinate input device which has high detection speed and high detection accuracy and can simultaneously perform a plurality of finger inputs. It is in.

【0011】[0011]

【課題を解決するための手段】請求項1の発明に係る座
標入力装置は、導電性の指示体が指示する面上の座標を
検出して座標データを出力するものであって、上記の目
的を達成するために、基板上に所定間隔で配列された第
1電極群と、第1電極群とは交差して所定間隔で配列さ
れると共に当該第1電極群と絶縁されて静電結合してい
る第2電極群と、座標検出期間を複数の単位期間に分割
し、各単位期間毎に第2電極群の電極を1本又は隣接す
る複数本単位で選択的に切り替える第2電極スイッチン
グ手段と、自己相関関数がパルス的な疑似ランダム信号
(例えばM系列信号)を発生する疑似ランダム信号発生
手段と、上記の各単位期間中に、第1電極群の各電極に
相互に位相の異なる疑似ランダム信号を順次印加する第
1電極駆動手段と、指示体が座標位置を指示していない
ときに第2電極群の1本又は隣接する複数本単位の電極
に誘起される電圧波形と略同波形の基本波形信号を出力
する基本波形出力手段と、第2電極スイッチング手段に
て選択されている第2電極群の電極に誘起された検出信
号と上記基本波形信号との差分信号を抽出する差分抽出
手段と、上記差分信号が所定値を越えたことを検出し、
これを検出したときに第2電極スイッチング手段にて選
択されている第2電極群の電極からx座標を検出するX
座標検出手段と、上記差分信号と上記疑似ランダム信号
との相関をとる相関検出手段と、上記相関検出手段の出
力の極値を求めてy座標を検出するY座標検出手段とを
備えていることを特徴としている。
According to a first aspect of the present invention, there is provided a coordinate input device for detecting coordinates on a surface designated by a conductive indicator and outputting coordinate data. In order to achieve the above, the first electrode group arranged at a predetermined interval on the substrate and the first electrode group intersect and are arranged at a predetermined interval, and are insulated and electrostatically coupled with the first electrode group. A second electrode group and a second electrode switching unit that divides the coordinate detection period into a plurality of unit periods and selectively switches the electrodes of the second electrode group by one unit or a plurality of adjacent units in each unit period A pseudo-random signal generating means for generating a pulsed pseudo-random signal (for example, an M-sequence signal) having an autocorrelation function; First electrode driving means for sequentially applying a random signal; Basic waveform output means for outputting a basic waveform signal having substantially the same waveform as a voltage waveform induced on one or a plurality of adjacent electrodes of the second electrode group when the pointer does not indicate a coordinate position; Difference extracting means for extracting a difference signal between the detection signal induced at the electrodes of the second electrode group selected by the second electrode switching means and the basic waveform signal, and the difference signal exceeding a predetermined value To detect
When this is detected, X is used to detect the x coordinate from the electrodes of the second electrode group selected by the second electrode switching means.
Coordinate detecting means, correlation detecting means for obtaining a correlation between the difference signal and the pseudo random signal, and Y coordinate detecting means for detecting an extreme value of an output of the correlation detecting means and detecting a y coordinate. It is characterized by.

【0012】上記の構成によれば、座標検出期間が複数
の単位期間に分割されて、各単位期間毎に第2電極群の
電極が所定単位(1本又は隣接する複数本単位)で第2
電極スイッチング手段によって選択的に切り替えられて
いる。
According to the above arrangement, the coordinate detection period is divided into a plurality of unit periods, and the electrodes of the second electrode group are divided into the second units in a predetermined unit (one unit or a plurality of adjacent units) in each unit period.
It is selectively switched by the electrode switching means.

【0013】また、疑似ランダム信号発生手段で発生し
た疑似ランダム信号は第1電極駆動手段に入力されてい
る。そして、上記の各単位期間中においては、第1電極
駆動手段によって第1電極群の各電極に位相関係が異な
る疑似ランダム信号が順次印加される(例えば、シフト
レジスタにより疑似ランダム信号を順次時間遅延させな
がら各電極に供給することができる)。これにより、各
単位期間中においては、第1電極群における隣合う電極
には少しずつ位相の異なる電圧変化が現れることにな
る。
The pseudo random signal generated by the pseudo random signal generating means is input to the first electrode driving means. During each of the unit periods, pseudo-random signals having different phase relationships are sequentially applied to the respective electrodes of the first electrode group by the first electrode driving means (for example, the pseudo-random signals are sequentially time-delayed by the shift register). Can be supplied to each electrode. As a result, during each unit period, voltage changes having slightly different phases appear on adjacent electrodes in the first electrode group.

【0014】上記の第1電極群と第2電極群とは静電結
合しており、第1電極群の電位変化が第2電極群に誘起
される。もし、座標位置を指示する導電性の指示体(例
えば、使用者自身の指又は金属ケースを先端に有するコ
ードレスペンなど)を第1電極群に近づければ、指示体
と第1電極とは電気的に結合し、第2電極群に誘起され
た電位が変化する。逆に、指示体が座標位置を指示して
いないとき(すなわち、上記1および第2電極群から所
定距離離れて上記電気的結合が無視できるとき)、第2
電極群の所定単位(1本又は隣接する複数本単位)の電
極に誘起される電圧波形は一定となる。この電圧波形と
略同波形の基本波形信号が基本波形出力手段から出力さ
れている(尚、基本波形出力手段としては、メモリ内に
あらかじめ記憶された基本波形パターンを読み出す構成
や、第2電極群に平板導電体を近接させて当該平板導電
体に誘起される電圧を適切に増幅する構成などが考えら
れる)。
The first electrode group and the second electrode group are electrostatically coupled, and a change in potential of the first electrode group is induced in the second electrode group. If a conductive indicator (for example, a user's own finger or a cordless pen having a metal case at the tip) indicating the coordinate position is brought close to the first electrode group, the indicator and the first electrode are electrically connected. And the potential induced in the second electrode group changes. Conversely, when the pointer does not indicate the coordinate position (that is, when the electrical coupling is negligible at a predetermined distance from the first and second electrode groups), the second
The voltage waveform induced in the electrodes of a predetermined unit (one unit or a plurality of adjacent units) of the electrode group is constant. A basic waveform signal having substantially the same waveform as the voltage waveform is output from the basic waveform output means (note that the basic waveform output means includes a configuration for reading a basic waveform pattern stored in a memory in advance, and a second electrode group. For example, a configuration may be considered in which a flat plate conductor is brought close to and amplifies the voltage induced on the flat plate conductor appropriately.

【0015】もし、第2電極スイッチング手段にて選択
されている第2電極群の電極付近に指示体がなければ、
当該電極に誘起された検出信号と上記基本波形信号との
差分は略ゼロとなる。一方、第2電極群の電極付近に指
示体があれば、上述のように電極に誘起された電位が変
化するのでその差分はゼロにはならない。この差分信号
が差分抽出手段にて抽出され、差分信号が所定値を越え
た時点で選択されている第2電極群の電極からx座標が
検出される。
If there is no indicator near the electrode of the second electrode group selected by the second electrode switching means,
The difference between the detection signal induced at the electrode and the basic waveform signal is substantially zero. On the other hand, if there is an indicator near the electrode of the second electrode group, the difference is not zero because the potential induced on the electrode changes as described above. The difference signal is extracted by the difference extracting means, and the x coordinate is detected from the selected electrode of the second electrode group when the difference signal exceeds a predetermined value.

【0016】複数の指示体が異なる第2電極群の電極上
に置かれている場合は、指示体が置かれている電極が第
2電極スイッチング手段にて選択されているときに差分
信号が所定値を越えることになり、複数の指示体が指示
するそれぞれのx座標を検出することができる。このx
座標検出処理はX座標検出手段にて行われる。
When a plurality of pointers are placed on the electrodes of a different second electrode group, a difference signal is given when the electrode on which the pointer is placed is selected by the second electrode switching means. Since the value exceeds the value, each x coordinate pointed by a plurality of pointers can be detected. This x
The coordinate detection processing is performed by X coordinate detection means.

【0017】また、指示体が置かれている第2電極群の
電極が第2電極スイッチング手段にて選択されていると
きに上記の差分抽出手段によって得られる差分信号は、
当該指示体が置かれている第1電極群の電極に印加され
ている疑似ランダム信号に対応した波形パターンを示
す。この差分信号と上記疑似ランダム信号との相関をと
れば、指示体が置かれている第1電極群に印加されてい
る疑似ランダム信号の位相に応じた位置に相関出力の極
値があらわれ、上記のようにして検出されたx座標に対
応するy座標も検出することができる。このx座標検出
処理は相関検出手段およびY座標検出手段にて行われ
る。
Further, when the electrode of the second electrode group on which the indicator is placed is selected by the second electrode switching means, the difference signal obtained by the difference extraction means is:
7 shows a waveform pattern corresponding to a pseudo-random signal applied to an electrode of a first electrode group on which the indicator is placed. If the correlation between the difference signal and the pseudo random signal is obtained, an extreme value of the correlation output appears at a position corresponding to the phase of the pseudo random signal applied to the first electrode group on which the pointer is placed. The y coordinate corresponding to the detected x coordinate can also be detected. This x coordinate detection processing is performed by the correlation detection means and the Y coordinate detection means.

【0018】複数の指示体が同一の第2電極上にある異
なる第1電極に置かれている場合は、相関出力の極値が
複数得られるので、x座標が重なっていても複数の指示
体が指示するそれぞれのy座標を検出することができ
る。
When a plurality of pointers are placed on different first electrodes on the same second electrode, a plurality of extreme values of the correlation output can be obtained. Can be detected.

【0019】本発明のように、指や金属片などの導電性
の指示体に誘起した電圧を検出する方式では、指示体と
第1電極群あるいは第2電極群との結合は非常に小さ
く、検出できる電圧レベルも非常に小さい。しかしなが
ら、本発明の座標入力装置は駆動信号に疑似ランダム信
号を使用し、座標検出する際に相関演算を行うことで、
時間的に分散した信号エネルギーを圧縮して一点に集め
ている。これにより、他のランダムノイズのような信号
との抑圧比を飛躍的に高めることができ、高いS/Nを
得ることができる。この結果、検出速度を低下させるこ
となく、検出精度の高い座標入力が可能になる。
In the method of detecting a voltage induced on a conductive indicator such as a finger or a metal piece as in the present invention, the coupling between the indicator and the first or second electrode group is very small. The detectable voltage level is also very small. However, the coordinate input device of the present invention uses a pseudo-random signal as a drive signal and performs a correlation operation when detecting coordinates,
The signal energy dispersed over time is compressed and collected at one point. As a result, the suppression ratio with respect to other signals such as random noise can be dramatically increased, and a high S / N can be obtained. As a result, it is possible to input coordinates with high detection accuracy without lowering the detection speed.

【0020】さらに、本発明では、第2電極群の各電極
を誘導電圧検出用の電極として使用し、第2電極スイッ
チング手段による第2電極群の電極切り替えを行ってい
るので、座標検出期間内において複数の座標を検出する
ことができ、複数の指示体による同時座標入力が可能と
なっている。
Further, according to the present invention, each electrode of the second electrode group is used as an electrode for detecting an induced voltage, and the electrodes of the second electrode group are switched by the second electrode switching means. , A plurality of coordinates can be detected, and simultaneous coordinates can be input by a plurality of pointers.

【0021】請求項2の発明に係る座標入力装置は、座
標検出期間中に導電性の指示体が指示する表示パネル上
の座標を検出すると共に、その後の表示期間中の表示制
御によって検出座標に応じた表示情報を表示パネル上に
表示する表示一体型の座標入力装置であって、上記の目
的を達成するために、表示パネル基板上に所定間隔で配
列された第1電極群と、第1電極群とは交差して所定間
隔で配列されると共に当該第1電極群と絶縁されて静電
結合している第2電極群と、上記第1電極群を駆動する
第1順次駆動手段と、上記第2電極群を駆動する第2順
次駆動手段と、検出座標に応じた表示情報に基づいて第
1および第2順次駆動手段を駆動するための表示制御信
号を発生する表示制御手段と、自己相関関数がパルス的
な疑似ランダム信号(例えばM系列信号)を発生する疑
似ランダム信号発生手段と、表示期間には上記表示制御
信号を選択すると共に、座標検出期間には上記疑似ラン
ダム信号を選択して、第1および第2順次駆動手段へ時
分割出力する出力切替手段と、座標検出期間を複数の単
位期間に分割し、各単位期間毎に第2電極群の電極を1
本又は隣接する複数本単位で選択的に切り替える第2電
極スイッチング手段と、上記の各単位期間中に、第1電
極群の各電極に相互に位相の異なる疑似ランダム信号が
順次印加されるように第1順次駆動手段を制御する制御
手段(例えば、クロックや初期化パルスを発生するタイ
ミング発生回路)と、指示体が座標位置を指示していな
いときに第2電極群の1本又は隣接する複数本単位の電
極に誘起される電圧波形と略同波形の基本波形信号を出
力する基本波形出力手段と、第2電極スイッチング手段
にて選択されている第2電極群の電極に誘起された検出
信号と上記基本波形信号との差分信号を抽出する差分抽
出手段と、上記差分信号が所定値を越えたことを検出
し、これを検出したときに第2電極スイッチング手段に
て選択されている第2電極群の電極からx座標を検出す
るX座標検出手段と、上記差分信号と上記疑似ランダム
信号との相関をとる相関検出手段と、上記相関検出手段
の出力の極値を求めてy座標を検出するY座標検出手段
とを備えていることを特徴としている。
According to a second aspect of the present invention, the coordinate input device detects coordinates on the display panel indicated by the conductive indicator during the coordinate detection period, and converts the coordinates to the detected coordinates by display control during the subsequent display period. A display-integrated coordinate input device for displaying corresponding display information on a display panel, wherein a first electrode group arranged at a predetermined interval on a display panel substrate is provided to achieve the above object. A second electrode group intersected with the electrode group at predetermined intervals and insulated and electrostatically coupled to the first electrode group; first sequential driving means for driving the first electrode group; Second sequential driving means for driving the second electrode group, display control means for generating a display control signal for driving the first and second sequential driving means based on display information corresponding to the detected coordinates, Pseudorandom signal with correlation function A pseudo-random signal generating means for generating (for example, an M-sequence signal), the display control signal being selected during a display period, and the pseudo-random signal being selected during a coordinate detection period to perform first and second sequential driving. Output switching means for time-division output to the means, and a coordinate detection period divided into a plurality of unit periods, and one electrode of the second electrode group is set to one for each unit period.
A second electrode switching means for selectively switching in units of a plurality or adjacent units, and a pseudo-random signal having a mutually different phase is sequentially applied to each electrode of the first electrode group during each unit period. Control means for controlling the first sequential driving means (for example, a timing generation circuit for generating a clock or an initialization pulse); and one or a plurality of adjacent second electrode groups when the pointer does not indicate a coordinate position Basic waveform output means for outputting a basic waveform signal having substantially the same waveform as the voltage waveform induced on the electrodes of the unit, and a detection signal induced on the electrodes of the second electrode group selected by the second electrode switching means Difference extracting means for extracting a difference signal between the signal and the basic waveform signal, and detecting that the difference signal has exceeded a predetermined value, and selecting the second electrode switching means when the difference signal is detected. X coordinate detecting means for detecting the x coordinate from the electrodes of the electrode group, correlation detecting means for correlating the difference signal with the pseudo random signal, and detecting the extreme value of the output of the correlation detecting means to detect the y coordinate And a Y-coordinate detecting means.

【0022】本発明の座標入力装置は、上記請求項1に
係る座標入力装置と基本構成が同様の入力装置と表示パ
ネルとを一体的に構成してなる。したがって、座標検出
期間中の座標検出動作は請求項1に係る座標入力装置と
基本的には同じである。
The coordinate input device according to the present invention comprises an input device and a display panel having the same basic structure as the coordinate input device according to the first aspect. Therefore, the coordinate detection operation during the coordinate detection period is basically the same as the coordinate input device according to the first aspect.

【0023】本発明の座標入力装置では、出力切替手段
により、表示期間には表示制御手段が出力する表示制御
信号が選択され、その後の座標検出期間には疑似ランダ
ム信号発生手段が発生する疑似ランダム信号が選択さ
れ、選択された方の信号が第1および第2順次駆動手段
へ時分割で切替え出力されている。
In the coordinate input device of the present invention, the output control means selects the display control signal output by the display control means during the display period, and the pseudo random signal generation means generates the pseudo random signal during the subsequent coordinate detection period. The signal is selected, and the selected signal is switched and output to the first and second sequential driving means in a time-division manner.

【0024】そして、表示期間中は、第1および第2順
次駆動手段が、上記の表示制御信号に基づいて表示のた
めの第1および第2電極群の駆動を行う。一方、座標検
出期間中は、上記第1順次駆動手段が制御手段に制御さ
れて、第1電極群の各電極に相互に位相の異なる疑似ラ
ンダム信号を順次印加し、上記請求項1の第1電極駆動
手段と同様の動作を行う。その他の座標検出期間中の処
理は上述の通りである。
During the display period, the first and second sequential drive means drive the first and second electrode groups for display based on the display control signal. On the other hand, during the coordinate detection period, the first sequential drive means is controlled by the control means to sequentially apply pseudo-random signals having different phases to each electrode of the first electrode group. The same operation as the electrode driving means is performed. The other processing during the coordinate detection period is as described above.

【0025】このように、表示動作と座標入力動作を行
うに際して、第1電極群、第2電極群および第1順次駆
動手段を共通の構成要素とし、時分割利用することで、
表示一体型の座標入力装置を簡単な構成とすることがで
き、小型化が図れる。
As described above, when the display operation and the coordinate input operation are performed, the first electrode group, the second electrode group, and the first sequential driving unit are used as common components, and are used in a time-sharing manner.
The display-integrated coordinate input device can have a simple configuration and can be reduced in size.

【0026】また、本発明に係る座標入力装置は、上記
請求項1の発明と同様、疑似ランダム信号を利用した相
関演算によって座標検出を行っているので、高いS/N
を得ることができ、検出速度を低下させることなく、検
出精度の高い座標入力が可能になる。
In the coordinate input device according to the present invention, similarly to the first aspect of the present invention, since the coordinate detection is performed by the correlation operation using the pseudo random signal, a high S / N ratio is obtained.
Can be obtained, and a coordinate input with high detection accuracy can be performed without lowering the detection speed.

【0027】また、従来の表示一体型の座標入力装置で
は、座標検出動作が表示に影響を与えないように座標検
出期間を極力短く設定しているので、座標検出精度が低
下していたが、本発明の座標入力装置では上述のように
高速で精度の高い座標検出が可能であり、短い座標検出
期間でも良好な座標検出精度を得ることができる。
In the conventional display-integrated coordinate input device, the coordinate detection period is set as short as possible so that the coordinate detection operation does not affect the display. As described above, the coordinate input device of the present invention can perform high-speed and high-accuracy coordinate detection, and can obtain good coordinate detection accuracy even in a short coordinate detection period.

【0028】請求項3の発明に係る座標入力装置は、上
記請求項2の発明の構成において、上記の表示パネル
が、第1および第2電極群に接続される複数のスイッチ
ング素子と、該スイッチング素子が接続された複数の画
素電極がマトリクス状に配置された透明画素電極と、該
透明画素電極に対向して設けられた対向電極とを備え、
該スイッチング素子を駆動して該透明画素電極と対向電
極との間に封入された液晶の光学的性質を制御する液晶
表示パネルであることを特徴としている。
According to a third aspect of the present invention, in the coordinate input device according to the second aspect of the present invention, the display panel includes a plurality of switching elements connected to the first and second electrode groups; A transparent pixel electrode in which a plurality of pixel electrodes to which elements are connected are arranged in a matrix, and a counter electrode provided to face the transparent pixel electrode,
The liquid crystal display panel is characterized by controlling the optical properties of liquid crystal sealed between the transparent pixel electrode and the counter electrode by driving the switching element.

【0029】このように表示パネルとしてアクティブマ
トリクス液晶表示パネルを利用した場合、通常、画像表
示の開口率をあげるために第1電極群および第2電極群
の面積を極力狭くするので、第1電極群あるいは第2電
極群と指などの指示体との電気的結合が小さくなり、得
られる検出信号が非常に小さくなる傾向にあるが、本発
明の座標入力装置は、疑似ランダム信号による相関検出
によって表示の開口率をあげても精度の高い検出信号を
得ることができる。
When an active matrix liquid crystal display panel is used as the display panel, the areas of the first electrode group and the second electrode group are usually reduced as much as possible in order to increase the aperture ratio of image display. Although the electrical coupling between the group or the second electrode group and the indicator such as a finger becomes small, the obtained detection signal tends to be very small. However, the coordinate input device of the present invention uses the pseudo random signal to detect the correlation. Even if the aperture ratio of the display is increased, a highly accurate detection signal can be obtained.

【0030】請求項4の発明に係る座標入力装置は、上
記請求項2の発明の構成において、上記の表示パネル
が、対向して設けられた第1電極群と第2電極群との間
に封入された液晶の光学的性質を、第1電極群と第2電
極群との間の実効的印加電圧によって制御する液晶表示
パネルであることを特徴としている。
According to a fourth aspect of the present invention, in the coordinate input device according to the second aspect of the present invention, the display panel is provided between a first electrode group and a second electrode group provided to face each other. The liquid crystal display panel is characterized in that the optical properties of the enclosed liquid crystal are controlled by an effective applied voltage between the first electrode group and the second electrode group.

【0031】表示パネルとしてこの種の液晶表示パネル
を利用した場合、通常、表示の開口率をあげるため、第
1電極群と第2電極群が交差して液晶を封入する面積を
できるだけ大きくとるので、指示体との電気的結合が、
近接する表側の電極群とは大きな結合となるが、反対側
の電極群は表側の電極群のすきまを通して結合するため
非常に小さい結合となっている。しかしながら、この場
合でも本発明の座標入力装置は、疑似ランダム信号の相
関検出により、低い電圧駆動でも精度の高い座標検出が
可能である。
When a liquid crystal display panel of this type is used as a display panel, the area where the first electrode group and the second electrode group intersect and the liquid crystal is sealed is usually made as large as possible in order to increase the display aperture ratio. , The electrical connection with the indicator,
The electrode group on the adjacent side has a large coupling, but the electrode group on the opposite side has a very small coupling because the electrode group is coupled through the gap of the electrode group on the front side. However, even in this case, the coordinate input device of the present invention can detect coordinates with high accuracy even at a low voltage drive by detecting the correlation of the pseudo random signal.

【0032】請求項5の発明に係る座標入力装置は、上
記請求項1、2、3または4の発明の構成において、上
記の疑似ランダム信号がM系列信号であることを特徴と
している。
According to a fifth aspect of the present invention, in the coordinate input device according to the first, second, third or fourth aspect, the pseudo random signal is an M-sequence signal.

【0033】上記構成によれば、疑似ランダム信号をM
系列信号としているので、回路規模の小さい疑似ランダ
ム信号発生手段を構成することができる。この結果、高
速で動作する消費電力の小さい携帯型の座標入力装置を
構成する際に有利となる。
According to the above configuration, the pseudo random signal is represented by M
Since it is a series signal, a pseudo-random signal generating means having a small circuit scale can be configured. As a result, this is advantageous when configuring a portable coordinate input device that operates at high speed and has low power consumption.

【0034】[0034]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

〔実施の形態1〕本発明の実施の形態について図1ない
し図25に基づいて説明すれば、以下の通りである。
[Embodiment 1] An embodiment of the present invention will be described below with reference to FIGS.

【0035】本実施の形態にかかる座標入力装置は、ス
ペクトラム拡散技術を利用して座標検出を行うものであ
る。
The coordinate input device according to the present embodiment detects coordinates using a spread spectrum technique.

【0036】図1に示すように、上記座標入力装置は、
タイミング発生回路1、M系列(Maximum Length Code)
発生回路2、列電極駆動回路3、行電極駆動回路4、座
標入力パネル基板5、列電極群6、行電極群7、および
検出回路10を備えており、コンピュータやワードプロ
セッサなどの情報処理装置20に接続されている。
As shown in FIG. 1, the coordinate input device comprises:
Timing generation circuit 1, M sequence (Maximum Length Code)
An information processing device 20 including a generation circuit 2, a column electrode drive circuit 3, a row electrode drive circuit 4, a coordinate input panel substrate 5, a column electrode group 6, a row electrode group 7, and a detection circuit 10, such as a computer or a word processor. It is connected to the.

【0037】上記座標入力パネル基板5は、ガラス、フ
ェノール樹脂、ポリエチレンテレフタレート、またはア
クリルなどの電気的絶縁体をベースとした平板である。
上記座標入力パネル基板5の片面あるいは両面に互いに
直交するように列電極群(第1電極群)6と行電極群
(第2電極群)7が配置され、両電極群間は電気的に絶
縁されている。
The coordinate input panel substrate 5 is a flat plate based on an electrical insulator such as glass, phenol resin, polyethylene terephthalate, or acrylic.
A column electrode group (first electrode group) 6 and a row electrode group (second electrode group) 7 are arranged on one side or both sides of the coordinate input panel substrate 5 so as to be orthogonal to each other. Have been.

【0038】上記列電極群6はn個の列電極からなり、
各列電極をS1〜Snで示す。また、上記行電極群7は
m個の行電極からなり、各行電極をG1〜Gmで示す。
なお、列電極と行電極との数は等しくても異なっていて
もよい。
The column electrode group 6 includes n column electrodes.
Each column electrode is denoted by S1 to Sn. The row electrode group 7 includes m row electrodes, and each row electrode is indicated by G1 to Gm.
Note that the numbers of column electrodes and row electrodes may be equal or different.

【0039】上記タイミング発生回路1はシステム全体
を駆動するための各種の制御信号を発生させており、当
該制御信号をM系列発生回路2、列電極駆動回路3、行
電極駆動回路4、および検出回路10に供給している。
後述のように、このタイミング発生回路1で発生した制
御信号のタイミングに基づいてシステム全体が動作す
る。上記制御信号には、クロックck1・ck2、M系
列初期化パルスrm、座標検出サイクル信号d、検出期
間信号detなどがある。
The timing generation circuit 1 generates various control signals for driving the entire system, and outputs the control signals to the M-sequence generation circuit 2, the column electrode drive circuit 3, the row electrode drive circuit 4, and the detection signal. To the circuit 10.
As described later, the entire system operates based on the timing of the control signal generated by the timing generation circuit 1. The control signals include clocks ck1 and ck2, an M-sequence initialization pulse rm, a coordinate detection cycle signal d, a detection period signal det, and the like.

【0040】上記M系列発生回路(疑似ランダム信号発
生手段)2は、上記制御信号に基づいて自己相関関数が
パルス的なM系列信号mを発生させる回路である。M系
列信号mは白色性の強いノイズで、時間差が0の時のみ
自己相関が“1”で、時間差が0以外の時には“0”と
なる関数である。
The M-sequence generating circuit (pseudo-random signal generating means) 2 is a circuit for generating an M-sequence signal m having a pulsed autocorrelation function based on the control signal. The M-sequence signal m is a noise having a strong whiteness, and is a function in which the autocorrelation is “1” only when the time difference is 0, and is “0” when the time difference is other than 0.

【0041】上記行電極駆動回路(第1電極駆動手段)
4は、上記M系列信号mをシフトレジスタにより遅延さ
せ、位相のみ異なるM系列信号mを各行電極G1〜Gm
に順次印加する。
The above-mentioned row electrode drive circuit (first electrode drive means)
4 delays the M-sequence signal m by a shift register and outputs the M-sequence signal m having only a different phase to each of the row electrodes G1 to Gm.
Are sequentially applied.

【0042】座標の指示は、使用者自身の指または金属
ケースを先端に有するコードレスペンなどの導電性の指
示体8を、座標入力パネル基板5の上に置くことで行わ
れ、指示体8が置かれた位置座標は、上記検出回路10
によって検出される。この検出回路10は、後述の差動
増幅回路(差分抽出手段)11、A/D変換器12、相
関演算器(相関検出手段)13、LPF(ローパスフィ
ルタ)14、Y座標検出回路(Y座標検出手段)15、
出力回路16、基本パターン発生回路(基本波形出力手
段)17、X座標検出回路(X座標検出手段)18、お
よびスイッチ回路(第2電極スイッチング手段)19を
備えている。
The coordinates are designated by placing a conductive indicator 8 such as a cordless pen having a finger or a metal case on the tip of the user on the coordinate input panel substrate 5. The position coordinates placed are determined by the detection circuit 10 described above.
Is detected by The detection circuit 10 includes a differential amplifier circuit (differential extraction unit) 11, an A / D converter 12, a correlation calculator (correlation detection unit) 13, an LPF (low-pass filter) 14, and a Y coordinate detection circuit (Y coordinate). Detection means) 15,
An output circuit 16, a basic pattern generation circuit (basic waveform output means) 17, an X coordinate detection circuit (X coordinate detection means) 18, and a switch circuit (second electrode switching means) 19 are provided.

【0043】上記情報処理装置20は、上記検出回路1
0で検出された座標値に基づいて、対応する位置のディ
スプレイ上の画素の表示色を変更してあたかもペンで絵
を描くような効果を得たり、座標値に基づいて対応する
アプリケーションプログラムを駆動したりする。
The information processing device 20 includes the detection circuit 1
Based on the coordinate value detected at 0, the display color of the pixel on the display at the corresponding position is changed to obtain an effect as if drawing with a pen, or the corresponding application program is driven based on the coordinate value. Or

【0044】図2は本実施の形態の動作タイミングを示
す。
FIG. 2 shows the operation timing of this embodiment.

【0045】使用者自身の指などの指示体8が指示する
座標を検出する周期は、総合座標検出期間Tdで示さ
れ、これは個別の座標検出期間Td1〜Tdsにs分割
されている。各座標検出期間Tde(e=1〜s)の最
初のタイミングでは、M系列初期化パルスrmがタイミ
ング発生回路1から出力され、M系列発生回路2と行電
極駆動回路4に供給される。
The cycle for detecting the coordinates indicated by the indicator 8 such as the user's own finger is indicated by a total coordinate detection period Td, which is divided into individual coordinate detection periods Td1 to Tds. At the first timing of each coordinate detection period Tde (e = 1 to s), an M-sequence initialization pulse rm is output from the timing generation circuit 1 and supplied to the M-sequence generation circuit 2 and the row electrode drive circuit 4.

【0046】M系列発生回路2にM系列初期化パルスr
mが入力されると、M系列発生回路2は初期化され、引
き続いてタイミング発生回路1から供給されるクロック
ck1に従って、M系列信号mを発生する。
An M-sequence initialization pulse r is applied to the M-sequence generation circuit 2.
When m is input, the M-sequence generation circuit 2 is initialized, and subsequently generates an M-sequence signal m according to the clock ck1 supplied from the timing generation circuit 1.

【0047】M系列発生回路2から出力されたM系列信
号mは、座標検出期間Tdeには行電極駆動回路4に供
給され、行電極駆動回路4に内蔵されたシフトレジスタ
により、タイミング発生回路1から供給されるクロック
ck2に同期して遅延される。そして、遅延したM系列
信号mに対応した信号電圧gi(i=1〜m)は、順
次、行電極G1〜Gmに印加される。このように、座標
入力パネル基板5の上に形成された行電極群7にM系列
信号mの電位パターンが現れ、時間とともにそのパター
ンが移動していく。
The M-sequence signal m output from the M-sequence generation circuit 2 is supplied to the row electrode drive circuit 4 during the coordinate detection period Tde, and is shifted by the shift register incorporated in the row electrode drive circuit 4 to the timing generation circuit 1. The clock is delayed in synchronization with the clock ck2 supplied from. The signal voltage gi (i = 1 to m) corresponding to the delayed M-sequence signal m is sequentially applied to the row electrodes G1 to Gm. As described above, the potential pattern of the M-sequence signal m appears in the row electrode group 7 formed on the coordinate input panel substrate 5, and the pattern moves with time.

【0048】次に、指などの指示体8によって座標入力
パネル基板5上の座標を指示したときの動作を説明す
る。
Next, the operation when the coordinates on the coordinate input panel substrate 5 are designated by the indicator 8 such as a finger will be described.

【0049】指示体8は導電体であり、座標入力パネル
基板5の上に設けられた保護パネル、空気層、透明基板
などの絶縁体(図示せず)を介して、列電極群6や行電
極群7と静電結合をしている。
The indicator 8 is a conductor, and is provided with a column electrode group 6 and a row electrode through an insulator (not shown) such as a protective panel, an air layer, and a transparent substrate provided on the coordinate input panel substrate 5. It is electrostatically coupled to the electrode group 7.

【0050】図3に、指を用いて座標を指示したとき
の、指と列電極群6および行電極群7との電気的結合状
態を示す。ここでは、指はすべての行電極G1〜Gmお
よび列電極S1〜Snと同時に静電結合をしている。指
の位置が同図のような状態では、当該指が列電極S3お
よび行電極G1に最も近接しているので、これらの電極
との結合容量が最も大きくなる。
FIG. 3 shows an electric connection state between the finger and the column electrode group 6 and the row electrode group 7 when the coordinates are indicated using the finger. Here, the finger is simultaneously electrostatically coupled with all the row electrodes G1 to Gm and the column electrodes S1 to Sn. When the position of the finger is as shown in the figure, the finger is closest to the column electrode S3 and the row electrode G1, and the coupling capacitance with these electrodes is the largest.

【0051】指を座標入力パネル基板5に近づけていな
いときの電気的結合状態を図4に、また、図3のような
状態で指を座標入力パネル基板5に近づけたときの電気
的結合状態を図5にそれぞれ模式的に示している。
FIG. 4 shows the electrical connection state when the finger is not brought close to the coordinate input panel substrate 5, and the electric connection state when the finger is brought close to the coordinate input panel substrate 5 as shown in FIG. Are schematically shown in FIG.

【0052】1本の列電極S3と各行電極Gi(i=1
〜m)との電気的結合状態を見た場合、図4に示すよう
に、座標入力パネル基板5に指を近づけていないとき、
各行電極Giは当該列電極S3とCs3i(i=1〜
m)の結合容量で静電結合している。ここで、各行電極
Giの面積、および各行電極Giと列電極S3との距離
はほぼ一定に設定されているので、各結合容量Cs3i
もほぼ等しくなる。したがって、1本の列電極S3から
は、各行電極Giに印加されている各信号電圧giが重
畳された総和電圧Σgi(i=1〜m)に比例した検出
電圧V(t)が得られる。なお、同図では特に列電極S
3との結合部分のみを示しているが、任意の列電極Sj
(j=1〜n)についても同じことが言える。
One column electrode S3 and each row electrode Gi (i = 1
When the finger is not brought close to the coordinate input panel substrate 5 as shown in FIG.
Each row electrode Gi is connected to the corresponding column electrode S3 and Cs3i (i = 1 to
and m) the electrostatic coupling. Here, since the area of each row electrode Gi and the distance between each row electrode Gi and the column electrode S3 are set to be substantially constant, each coupling capacitance Cs3i is set.
Are also approximately equal. Therefore, from one column electrode S3, a detection voltage V (t) proportional to the total voltage Σgi (i = 1 to m) on which each signal voltage gi applied to each row electrode Gi is superimposed is obtained. Note that, in FIG.
3 is shown, but any column electrode Sj
The same can be said for (j = 1 to n).

【0053】図5に示すように、指を座標入力パネル基
板5に近づけた場合、前述のように指は全ての行電極G
iと結合容量Cgiで静電結合し、また列電極S3とは
結合容量Cs3で静電結合している。図5では特に列電
極S3との結合部分のみ示しているが、任意の列電極S
j(j=1〜n)についても同じことが言える。
When the finger is brought close to the coordinate input panel substrate 5 as shown in FIG.
i is electrostatically coupled to the column electrode S3 by a coupling capacitance Cs3, and is electrostatically coupled to the column electrode S3 by a coupling capacitance Cs3. Although FIG. 5 particularly shows only a portion connected to the column electrode S3, an arbitrary column electrode S
The same can be said for j (j = 1 to n).

【0054】このように指を座標入力パネル基板5に近
づけた場合、前述の行電極Giと列電極S3との結合容
量はCs3i’(Cs3i’<Cs3i)に減少する。
これは、指を座標入力パネル基板5に近づけることによ
って、行電極Giから発生する電気力線の一部が指に入
り、列電極S3に入る電気力線の本数が減るためであ
る。このことを、図6および図7を用いてさらに詳しく
説明する。
When the finger is brought closer to the coordinate input panel substrate 5, the coupling capacitance between the row electrode Gi and the column electrode S3 is reduced to Cs3i '(Cs3i'<Cs3i).
This is because when the finger is brought closer to the coordinate input panel substrate 5, a part of the lines of electric force generated from the row electrodes Gi enter the finger and the number of lines of electric force entering the column electrode S3 decreases. This will be described in more detail with reference to FIGS.

【0055】ここでは、説明を簡単にするために、1本
の行電極Gyと1本の列電極Sxのみを取り出して説明
する。
Here, in order to simplify the explanation, only one row electrode Gy and one column electrode Sx will be described.

【0056】図6は、指を座標入力パネル基板5に近づ
けないときの様子であり、電気力線を破線で示してい
る。行電極Gyに電圧を印加すると、ほとんどの電気力
線は列電極Sxに向かって入る。一方、図7に示すよう
に、指などの導電体を列および行電極Sx・Gyに近づ
けると、行電極Gyから発生した電気力線の一部は指の
方に向かう。ここで電気力線の総本数が図6の場合と同
じとすると、列電極Sxに入る電気力線の本数は減少す
る。したがって、指などの導電体が近づいたときには行
電極Gyと列電極Sxの結合は弱まり、両者間の結合容
量は減少するのである。
FIG. 6 shows a state in which the finger is not brought close to the coordinate input panel substrate 5, and the lines of electric force are indicated by broken lines. When a voltage is applied to the row electrode Gy, most lines of electric force enter the column electrode Sx. On the other hand, as shown in FIG. 7, when a conductor such as a finger is brought closer to the column and row electrodes Sx and Gy, a part of the lines of electric force generated from the row electrodes Gy are directed toward the finger. Here, assuming that the total number of lines of electric force is the same as in FIG. 6, the number of lines of electric force entering the column electrode Sx decreases. Therefore, when a conductor such as a finger approaches, the coupling between the row electrode Gy and the column electrode Sx is weakened, and the coupling capacitance between the two decreases.

【0057】実際には、座標入力パネル基板5上に多数
の行電極Gi(i=1〜m)および列電極Sj(j=1
〜n)が並んでおり、隣接する電極同士の影響もある
が、指などの導電体が近づくことによって行電極Giと
列電極Sj間の結合容量が減少することには変わりがな
い。そして、指からより近い位置にある電極ほど、その
減少の割合が大きい。これは、行電極Giと指との静電
結合が、その間の距離が短いほど強いので、逆に行電極
Giと列電極Sjとの間の結合が弱まるからである。
Actually, a large number of row electrodes Gi (i = 1 to m) and column electrodes Sj (j = 1) are provided on the coordinate input panel substrate 5.
To n) are arranged, and there is an effect of adjacent electrodes. However, the coupling capacitance between the row electrode Gi and the column electrode Sj decreases as the conductor such as a finger approaches. Then, the closer the electrode is to the finger, the greater the rate of decrease. This is because the shorter the distance between the row electrode Gi and the finger, the stronger the electrostatic coupling between the row electrode Gi and the finger, and conversely, the weaker the coupling between the row electrode Gi and the column electrode Sj.

【0058】列電極Sjと各行電極Giとの結合容量の
例を図8に示す。同図は、横軸にy座標(行電極)、縦
軸に列電極S3と各行電極Giとの結合容量をとったグ
ラフである。この例では、行電極G1と列電極S3の交
点上に指があるものとしているので、行電極G1と列電
極S3との間の結合容量Cs31が最も小さくなってい
る。
FIG. 8 shows an example of the coupling capacitance between the column electrode Sj and each row electrode Gi. This graph is a graph with the y-coordinate (row electrode) on the horizontal axis and the coupling capacitance between the column electrode S3 and each row electrode Gi on the vertical axis. In this example, since the finger is on the intersection of the row electrode G1 and the column electrode S3, the coupling capacitance Cs31 between the row electrode G1 and the column electrode S3 is the smallest.

【0059】任意の列電極Sj上でのy方向の、行電極
と列電極と間の結合容量Csjiを、 Csji(x)=hj(y) ………………(1) として、後に述べるようにモデルを連続系で扱うことに
する。
The coupling capacitance Csji between the row electrode and the column electrode in the y direction on an arbitrary column electrode Sj will be described later as Csji (x) = hj (y) (1) Thus, the model is treated as a continuous system.

【0060】以上説明したように、指の置かれていない
列電極Sjには、各行電極Giの信号電圧giの総和電
圧Σgiに応じた検出電圧V(t)が誘起されており、
このV(t)を基本パターンとする。一方、指を電極に
近づけた場合、指に最も近い位置の列電極Sjにおいて
は、指に最も近い位置の行電極Gyからの誘導電圧が、
他の行電極からの誘導電圧に比べて小さくなるために、
その検出電圧は、基本パターンのV(t)から、行電極
Gyに印加される信号gy(M系列信号mに対応した信
号)の成分が少ない波形パターンVdy(t)となり、
指の置かれていない列電極の波形パターン(基本パター
ン)V(t)とは異なったものとなる。逆に、この検出
電圧の変化した電極を調べれば、指の置かれている位置
の列電極、すなわちx座標が分かるのである。
As described above, the detection voltage V (t) corresponding to the total voltage Σgi of the signal voltages gi of the respective row electrodes Gi is induced in the column electrodes Sj where no finger is placed.
This V (t) is used as a basic pattern. On the other hand, when the finger is brought closer to the electrode, in the column electrode Sj closest to the finger, the induced voltage from the row electrode Gy closest to the finger is:
Because it is smaller than the induced voltage from other row electrodes,
The detected voltage is changed from V (t) of the basic pattern to a waveform pattern Vdy (t) having a small component of the signal gy (signal corresponding to the M-sequence signal m) applied to the row electrode Gy,
This is different from the waveform pattern (basic pattern) V (t) of the column electrode on which no finger is placed. Conversely, by examining the electrode where the detected voltage has changed, the column electrode at the position where the finger is placed, that is, the x-coordinate can be found.

【0061】ここで、各行電極Giに印加される信号電
圧giは、行電極駆動回路4に内蔵されているシフトレ
ジスタによって、M系列信号mが、順次、遅延されたも
のであり、シフトレジスタの動作クロックck2の周期
ずつ位相が異なっている(図2参照)。クロックck2
の周期をΔt2 とすると、各行電極Giの信号電圧gi
は以下の式で表される。 gi(t)=m(t−Δt2 ×i) ………………(2) ただし、m(t)はM系列信号mを時間の関数として表
したもの、すなわち、M系列発生回路2の出力波形を示
す。
Here, the signal voltage gi applied to each row electrode Gi is obtained by sequentially delaying the M-sequence signal m by a shift register built in the row electrode drive circuit 4. The phase is different for each cycle of the operation clock ck2 (see FIG. 2). Clock ck2
Is the period of Δt 2 , the signal voltage gi of each row electrode Gi
Is represented by the following equation. gi (t) = m (t−Δt 2 × i) (2) where m (t) represents the M sequence signal m as a function of time, that is, the M sequence generation circuit 2 The output waveform of FIG.

【0062】座標検出期間Tdeにおいては、行電極G
iにはy座標位置に対応して遅延したM系列信号mが印
加されており、図3の状態では各列電極Sjに誘導され
る検出電圧Vdj’(t)には、G1の電位パターンで
あるm(t−Δt2 ×1)の成分がもっとも少ない。
In the coordinate detection period Tde, the row electrode G
An i-sequence M-sequence signal m corresponding to the y-coordinate position is applied to i. In the state of FIG. 3, the detection voltage Vdj ′ (t) induced at each column electrode Sj has a G1 potential pattern. The component of a certain m (t−Δt 2 × 1) is the least.

【0063】上記の(1)式および(2)式より、検出
電圧Vdj’(t)は以下のように表される。 Vdj’(t)=∫hj(y)・m(t−y)dy ………………(3) ただし、(3)式は実際には離散系なので∫はΣで表さ
れる。
From the above equations (1) and (2), the detection voltage Vdj '(t) is expressed as follows. Vdj '(t) = {hj (y) .m (ty) dy ... (3) However, since equation (3) is actually a discrete system, ∫ is represented by Σ.

【0064】ここで、基本パターンであるV(t)から
Vdj’(t)の差分をとれば、成分の少なくなってい
るパターンだけが再現できる。すなわち、指の置かれて
いる行電極Gyでの信号電圧gyによって誘導された誘
導電圧成分を多く含むパターンが検出できるのである。
Here, by taking the difference between V (t), which is the basic pattern, and Vdj '(t), only the pattern with a reduced number of components can be reproduced. That is, it is possible to detect a pattern including a large amount of the induced voltage component induced by the signal voltage gy at the row electrode Gy on which the finger is placed.

【0065】ここで、M系列について説明する。M系列
は2値系列信号であり、例えば図12に示すように、シ
フトレジスタと排他的論理和とを用いて簡単に作ること
ができる。ただし、シフトレジスタの中間部分から取り
出されている帰還タップはレジスタのどの位置から取り
出してもよいわけでなく、特定の少数の組み合わせを使
った場合にのみ取り出されるデータ系列をM系列と呼
ぶ。
Here, the M-sequence will be described. The M-sequence is a binary sequence signal, and can be easily created using a shift register and an exclusive OR, for example, as shown in FIG. However, the feedback tap extracted from the middle part of the shift register may not be extracted from any position of the register, and a data sequence extracted only when a specific small number of combinations are used is called an M sequence.

【0066】M系列は主に以下の3つの性質を有してい
る。 1周期に含まれる“0”と“1”の数の割合が一定
で、k段のシフトレジスタを使ったとすれば“1”の数
が2k-1 個、“0”の数が(2k-1 )−1個になる。す
なわち、“0”の数が1つ少ない。 系列中に“0”または“1”が連続して現れるとき
の連続の長さをLとすると、系列1周期中に長さLの連
続が発生する頻度は、長さL+1の頻度の2倍になる。 発生されたあるM系列と、レジスタの初期値だけが
違う同じM系列のデータを加算すると、もとのM系列を
時間的にずらせただけの同一の系列ができる。
The M-sequence mainly has the following three properties. If the ratio of the number of “0” and “1” included in one cycle is constant and a k-stage shift register is used, the number of “1” is 2 k−1 and the number of “0” is (2 k-1 ) -1. That is, the number of “0” is smaller by one. Assuming that the length of the continuation when “0” or “1” appears continuously in the series is L, the frequency of occurrence of the continuation of the length L in one cycle of the series is twice the frequency of the length L + 1. become. When the generated M-sequence and the data of the same M-sequence differing only in the initial value of the register are added, the same M-sequence is obtained by shifting the original M-sequence in time.

【0067】したがって、の性質より自分自身とそれ
を時間的にずらせたものの積は再びM系列になるので、
の性質より相関値がほぼ“0”になる。ただし、2つ
の波形の時間ずれがないときは同一の波形であるので相
関値は“1”である。言い換えれば、相関値が“1”の
ときには2つの波形は完全に一致し、“0”のときには
2つの波形の各時刻における瞬間値に類似性が見られな
いことを意味する。
Therefore, the product of itself and the one shifted in time becomes M-sequence again due to the property of
, The correlation value becomes almost “0”. However, when there is no time lag between the two waveforms, the waveforms are the same, so the correlation value is “1”. In other words, when the correlation value is “1”, the two waveforms completely match, and when the correlation value is “0”, it means that the instantaneous values of the two waveforms at each time are not similar.

【0068】本実施の形態のM系列信号mは、nをシフ
トレジスタの段数、aiを係数、Xk-i を帰還タップか
らの出力とすると、M系列信号{Xk }(=m)は次式
で表される(図12参照)。 Xk =(a1×Xk-1 )∧(a2×Xk-2 )∧・・∧(an×Xk-n ) ………………(4) ただし、aiおよびXk-i は0又は1、∧は排他的論理
和である。
In the M-sequence signal m of this embodiment, when n is the number of stages of the shift register, ai is a coefficient, and Xki is an output from a feedback tap, the M-sequence signal {X k } (= m) is (See FIG. 12). X k = (a1 × X k-1 ) ∧ (a2 × X k-2 ) ∧ · ∧ (an × X kn ) (4) where ai and X ki are 0 or 1, ∧ is exclusive OR.

【0069】列電極Sjでの検出電圧Vdj’(t)
は、先ず、図1の検出回路10の中のスイッチ回路19
の入力端子に入力される。スイッチ回路19では、各列
電極Sj毎にひとつのスイッチを対応させ、タイミング
発生回路1からM系列初期化パルスrmが入力される毎
にそのスイッチ群から一つを順次選択し、後段の差動増
幅回路11に検出電圧Vdj’(t)を出力する。この
とき、隣り合う複数の列電極をまとめて一つのスイッチ
に対応させて、出力される検出電圧のレベルがある程度
大きくなるようにしてもよい。
The detection voltage Vdj '(t) at the column electrode Sj
First, the switch circuit 19 in the detection circuit 10 of FIG.
Input terminal. In the switch circuit 19, one switch is associated with each column electrode Sj, and each time an M-sequence initialization pulse rm is input from the timing generation circuit 1, one switch is sequentially selected from the switch group, and The detection voltage Vdj ′ (t) is output to the amplifier circuit 11. At this time, a plurality of adjacent column electrodes may be collectively associated with one switch so that the level of the output detection voltage is increased to some extent.

【0070】また、図2に示すように、一つのスイッチ
を選択し続ける時間、すなわち座標検出期間Tdeは、
最初の行電極G1にM系列信号mを印加し始める時か
ら、最後の行電極GmへのM系列信号mの印加が終了す
るまでである。したがって、スイッチ回路19のスイッ
チがs個あるときには、各行電極Giにはs回のM系列
信号パターンが入力されることになる。
As shown in FIG. 2, the time for continuously selecting one switch, that is, the coordinate detection period Tde is:
The period from when the application of the M-sequence signal m to the first row electrode G1 starts to when the application of the M-sequence signal m to the last row electrode Gm ends. Therefore, when there are s switches in the switch circuit 19, s times M-sequence signal patterns are input to each row electrode Gi.

【0071】スイッチ回路19からの出力は、差動増幅
回路11の反転入力端子に入力される。一方、差動増幅
回路11の非反転入力端子には、基本パターン発生回路
17がタイミング発生回路1からのM系列初期化パルス
rmを基準にして発生した基本パターンV(t)が入力
されている。したがって、差動増幅回路11からは、両
入力の差分であるV(t)−Vdj’(t)を増幅した
電圧パターンVdj(t)が出力される。
The output from the switch circuit 19 is input to the inverting input terminal of the differential amplifier circuit 11. On the other hand, the basic pattern V (t) generated by the basic pattern generation circuit 17 based on the M-sequence initialization pulse rm from the timing generation circuit 1 is input to the non-inverting input terminal of the differential amplifier circuit 11. . Accordingly, the differential amplifier circuit 11 outputs a voltage pattern Vdj (t) obtained by amplifying V (t) −Vdj ′ (t), which is the difference between the two inputs.

【0072】上記の基本パターン発生回路17はメモリ
を含み、当該メモリにはあらかじめ基本パターンV
(t)の情報が格納されているので、M系列初期化パル
スrmを基準にしてそれを読み出すことによって基本パ
ターンV(t)を発生することができる。
The basic pattern generation circuit 17 includes a memory, and the basic pattern V
Since the information of (t) is stored, the basic pattern V (t) can be generated by reading out the information based on the M-sequence initialization pulse rm.

【0073】次に、差動増幅回路11から出力された検
出電圧Vdj(t)は、A/D変換器12に入力されて
デジタル信号に変換される。そして、このA/D変換器
12の出力は、X座標検出回路18に入力される。
Next, the detection voltage Vdj (t) output from the differential amplifier circuit 11 is input to the A / D converter 12 and converted into a digital signal. The output of the A / D converter 12 is input to an X coordinate detection circuit 18.

【0074】上記のX座標検出回路18は、A/D変換
された上記の検出電圧Vdj(t)が所定レベルを越え
たか否かを監視する。座標検出期間Tde中に、上記の
検出電圧Vdj(t)が所定レベルを越えるということ
は、当該座標検出期間Tdeにおいて選択されているス
イッチ回路19のスイッチに接続されている列電極の上
方に近接して指示体8が置かれていることを示してい
る。X座標検出回路18には、スイッチ回路19から、
選択中のスイッチを識別するためのスイッチ選択信号が
入力されており、X座標検出回路18は、上記の検出電
圧Vdj(t)が所定レベルを越えたときに入力されて
いるスイッチ選択信号から、指示体8が指示しているx
座標を検出する。そして、X座標検出回路18は、スイ
ッチ回路19から入力したスイッチ選択信号から得られ
たx座標信号XADRを、出力回路16に出力する。
The X coordinate detection circuit 18 monitors whether the A / D converted detection voltage Vdj (t) has exceeded a predetermined level. The fact that the detection voltage Vdj (t) exceeds the predetermined level during the coordinate detection period Tde means that the detection voltage Vdj (t) is above the column electrode connected to the switch of the switch circuit 19 selected in the coordinate detection period Tde. Indicates that the indicator 8 is placed. The X-coordinate detection circuit 18 receives a signal from the switch circuit 19,
The switch selection signal for identifying the switch being selected is input, and the X coordinate detection circuit 18 calculates the switch selection signal based on the switch selection signal input when the detection voltage Vdj (t) exceeds a predetermined level. X indicated by the indicator 8
Detect coordinates. Then, the X coordinate detection circuit 18 outputs an x coordinate signal XADR obtained from the switch selection signal input from the switch circuit 19 to the output circuit 16.

【0075】また、A/D変換器12から出力された検
出電圧Vdj(t)は、相関演算器13の一方の入力端
子にも入力される。また、相関演算器13のもう一方の
端子には、タイミング発生器1から出力されているM系
列初期化パルスrmが供給されている。この相関演算器
13は、検出電圧Vdj(t)と、M系列発生回路2が
発生するM系列信号mと同じ次数のM系列との相関演算
を、M系列初期化パルスrmを基準にして行い、順次、
相関結果dj(τ)を出力してLPF14に供給する。
The detection voltage Vdj (t) output from the A / D converter 12 is also input to one input terminal of the correlation calculator 13. The other terminal of the correlation calculator 13 is supplied with the M-sequence initialization pulse rm output from the timing generator 1. The correlation calculator 13 performs a correlation operation between the detection voltage Vdj (t) and the M-sequence of the same order as the M-sequence signal m generated by the M-sequence generation circuit 2 based on the M-sequence initialization pulse rm. , Sequentially,
The correlation result dj (τ) is output and supplied to the LPF.

【0076】ここで、相関演算器13の出力dj(τ)
は、 dj(τ)=∫Vdj(t)・m(t−τ)dt ………………(5) で表され、(3)式より dj(τ)=∫∫hj(y)・m(t−y)・m(t−τ)dtdy ………………(6) となる。(6)式において、以下の(7)式 δ(τ)=∫m(t)・m(t−τ)dt ………………(7) を満足するm(t)を用いると、(6)式のdj(τ)
は、 dj(τ)=∫hj(y)・δ(τ−y)dy =hj(τ) ………………(8) が得られる。
Here, the output dj (τ) of the correlation calculator 13
Is represented by dj (τ) = ∫Vdj (t) · m (t−τ) dt (5), and from the equation (3), dj (τ) = よ り hj (y) · m (t−y) · m (t−τ) dtdy (6) In Expression (6), when m (t) that satisfies the following Expression (7), δ (τ) = ∫m (t) · m (t−τ) dt (7) is used, Dj (τ) in equation (6)
Is obtained as follows: dj (τ) = ∫hj (y) · δ (τ−y) dy = hj (τ) (8)

【0077】(7)式は自己相関関数であり、これは比
較する2つの周期関数が同一である場合に自身の波形が
それを時間的にずらせたものとどの程度類似性を有する
かを示している。(8)式より、検出電圧Vdj(t)
とm(t)との相関をとると、行電極G1〜Gmと列電
極Sjとの静電結合分布関数である図8のhj(τ)そ
のものが復元できることになる。相関演算器13の出力
dj(τ)=hj(τ)なので、LPF14を介して求
められた関数dj(τ)の極値をとる位置τをY座標検
出回路15で検出することによって、そのτが指示体8
の指示した行電極方向の座標、すなわちy座標となる。
そして、Y座標検出回路15は、検出したy座標信号Y
ADRを、出力回路16に出力する。
The equation (7) is an autocorrelation function, which shows how similar the waveform of the two is to the one shifted in time when the two periodic functions to be compared are the same. ing. From equation (8), the detection voltage Vdj (t)
When the correlation between m and (m) is obtained, hj (τ) itself in FIG. 8, which is the electrostatic coupling distribution function between the row electrodes G1 to Gm and the column electrode Sj, can be restored. Since the output dj (τ) of the correlation calculator 13 is equal to hj (τ), the Y-coordinate detection circuit 15 detects the position τ at which the extreme value of the function dj (τ) obtained through the LPF 14 is detected. Is the indicator 8
, The coordinates in the row electrode direction, that is, the y coordinates.
Then, the Y coordinate detection circuit 15 detects the detected y coordinate signal Y
The ADR is output to the output circuit 16.

【0078】上記のようにしてX座標検出回路18で検
出されたx座標“x”と、Y座標検出回路15で検出さ
れたy座標“y”とは、出力回路16を経由してコンピ
ュータなどの情報処理装置20に出力される。座標情報
を受け取った情報処理装置20は、その座標に対応する
位置のディスプレイ上の画素の表示色を変えたり、指示
する座標に対応したアプリケーションプログラムを作動
させる。
The x-coordinate “x” detected by the X-coordinate detection circuit 18 and the y-coordinate “y” detected by the Y-coordinate detection circuit 15 are output via the output circuit 16 to a computer or the like. Is output to the information processing device 20. The information processing device 20, which has received the coordinate information, changes the display color of the pixel on the display at the position corresponding to the coordinates, or activates the application program corresponding to the designated coordinates.

【0079】ところで、実際には、差動増幅回路11の
入力部では、熱雑音やショットノイズなどによるランダ
ムノイズが発生するので、検出結果に重大な影響を与え
る。発生したランダムノイズをnj(t)とすると、相
関演算器13の出力dj(τ)は、(8)式の代わり
に、 dj(τ)=hj(τ)+∫nj(t)・m(t−τ)dt ……………(9) と表される。
Incidentally, actually, random noise due to thermal noise, shot noise, or the like is generated at the input section of the differential amplifier circuit 11, which has a significant effect on the detection result. Assuming that the generated random noise is nj (t), the output dj (τ) of the correlation calculator 13 is dj (τ) = hj (τ) + ∫nj (t) · m ( t−τ) dt... (9)

【0080】(9)式の第2項はランダムノイズがM系
列信号mでコンボルーション変換されたものを意味し、
変換されたものはあらゆる周波数成分を有するランダム
ノイズとなる。(9)式の第1項はhj(τ)であり、
図9に示すように、低域周波数成分を多く含む信号であ
る。したがって、実際の相関演算器13の出力dj
(τ)の周波数スペクトラムは、図9に示すhj(τ)
と∫nj(t)・m(t−τ)dtとを加算したものと
なる。この場合、LPF14を用いて、出力dj(τ)
に図10に示すような高域周波数成分を抑圧するフィル
タリング処理を施すと、図11のように高域のノイズの
みが多く抑圧され、S/Nの高い検出信号が得られる。
The second term in the equation (9) means that random noise is subjected to convolution conversion with the M-sequence signal m.
The result is random noise having all frequency components. The first term of the equation (9) is hj (τ),
As shown in FIG. 9, the signal is a signal containing a large amount of low frequency components. Therefore, the actual output dj of the correlation calculator 13
The frequency spectrum of (τ) is represented by hj (τ) shown in FIG.
And ∫nj (t) · m (t−τ) dt. In this case, using the LPF 14, the output dj (τ)
When a filtering process for suppressing high frequency components as shown in FIG. 10 is performed, only a high frequency noise is suppressed as shown in FIG. 11, and a detection signal having a high S / N is obtained.

【0081】上記の説明では、特に複数の指示体8に対
する座標検出については述べていないが、これから説明
するように、それについても全く同様に扱える。
In the above description, the coordinate detection for the plurality of pointers 8 is not particularly described. However, as will be described, the same can be handled in the same manner.

【0082】まず、複数の指示体8がそれぞれ異なる列
電極Sa〜Sz上に置かれた場合を考える。上述のよう
に、スイッチ回路19を用いて、総合座標検出期間Td
をs分割した各座標検出期間Tde毎にスイッチングし
ながら、列電極S1〜Snを1本ずつ(または隣接した
複数本ずつ)順次選択しており、指示体8が置かれた列
電極Sa〜Szがスイッチ回路19にて選択されている
ときのみ、上述のようにX座標検出回路18から列電極
Sa〜Szに対応するx座標信号XADRが出力され
る。すなわち、総合座標検出期間Td内においては、指
示体8が置かれている数だけx座標信号XADRが得ら
れ、複数のx座標xa〜xzが検出できる。また、求め
られた各x座標に対応した相関演算器13の出力から、
それぞれの列電極Sa〜Szでのy座標がY座標検出回
路15において求められるので、(xa,ya)〜(x
z,yz)の複数の座標値が得られる。
First, let us consider a case where a plurality of pointers 8 are placed on different column electrodes Sa to Sz, respectively. As described above, using the switch circuit 19, the total coordinate detection period Td
Are sequentially selected one by one (or a plurality of adjacent ones) while switching for each coordinate detection period Tde obtained by dividing s by s, and the column electrodes Sa to Sz on which the indicator 8 is placed Only when is selected by the switch circuit 19, the X coordinate detection circuit 18 outputs the x coordinate signal XADR corresponding to the column electrodes Sa to Sz as described above. That is, within the total coordinate detection period Td, the x coordinate signals XADR are obtained as many as the number of the pointers 8 placed, and a plurality of x coordinates xa to xz can be detected. Further, from the output of the correlation calculator 13 corresponding to each obtained x coordinate,
Since the y-coordinate of each of the column electrodes Sa to Sz is obtained in the Y-coordinate detection circuit 15, (xa, ya) to (x
(z, yz) are obtained.

【0083】次に、複数の指示体8が同一の列電極Sa
上にある異なる行電極Ga〜Gzに置かれた場合を考え
る。x座標については、スイッチ回路19により列電極
Saが選択されているときに、X座標検出回路18から
列電極Saに対応するx座標信号XADRが出力され
る。すなわち、x座標xaが判明する。また、列電極S
aが選択されている場合の相関演算器13の出力da
(τ)は、次式で表される。
Next, the plurality of pointers 8 are connected to the same column electrode Sa.
Let us consider the case where they are placed on different upper row electrodes Ga to Gz. Regarding the x-coordinate, when the switch circuit 19 selects the column electrode Sa, the x-coordinate detection circuit 18 outputs an x-coordinate signal XADR corresponding to the column electrode Sa. That is, the x coordinate xa is determined. The column electrode S
The output da of the correlation calculator 13 when a is selected
(Τ) is represented by the following equation.

【0084】 da(τ)=ha(τ)+・・+hz(τ)dt +∫na(t)・m(t−τ)+・・+∫nz(t)・m(t−τ)dt ……………(10) 上記の関数da(τ)は、列電極Sa上に置かれた指示
体8の数と同数の極値を有する。LPF14を介して求
められた関数da(τ)の極値をとる位置τa〜τzを
Y座標検出回路15で検出すれば、そのτa〜τzが指
示体8の指示した行電極方向の座標、すなわちy座標で
ある。このように、(xa,ya)〜(xa,yz)の
複数の座標値が得られる。
Da (τ) = ha (τ) + · + hz (τ) dt + ∫na (t) · m (t−τ) + ·· + ∫nz (t) · m (t−τ) dt (10) The function da (τ) has the same number of extreme values as the number of the indicators 8 placed on the column electrodes Sa. When the position τa to τz at which the extreme value of the function da (τ) obtained via the LPF 14 is detected by the Y coordinate detection circuit 15, the τa to τz are the coordinates in the row electrode direction designated by the indicator 8, that is, The y coordinate. In this way, a plurality of coordinate values (xa, ya) to (xa, yz) are obtained.

【0085】以下に、上記座標入力装置を構成する各回
路について詳細に説明する。
Hereinafter, each circuit constituting the coordinate input device will be described in detail.

【0086】(1)M系列発生回路2 M系列発生回路2の構成例を図12に示す。このM系列
発生回路2は、次数が6のM系列で26 −1=63の繰
り返し周期を持つM系列を発生するものであり、そのタ
イミングチャートを図13に示す。M系列発生回路2の
動作を、図12および図13を用いて説明する。
(1) M-sequence generating circuit 2 FIG. 12 shows a configuration example of the M-sequence generating circuit 2. The M-sequence generating circuit 2 generates an M-sequence having an order of 6 and an M-sequence having a repetition period of 2 6 -1 = 63, and a timing chart thereof is shown in FIG. The operation of the M-sequence generation circuit 2 will be described with reference to FIGS.

【0087】M系列発生回路2は、同期型セット端子付
きフリップフロップ21〜26と、排他的論理和27と
から構成される。フリップフロップ21と26の端子Q
は排他的論理和27の入力端子に接続される。排他的論
理和27の出力端子はフリップフロップ21の端子Dに
接続されているとともに、M系列発生回路2の出力端子
となっており、M系列信号mを出力する。各フリップフ
ロップの端子CKにはタイミング発生回路1からクロッ
クck1が供給され、各フリップフロップの端子Sには
M系列初期化パルスrmが供給される。
The M-sequence generation circuit 2 includes flip-flops 21 to 26 with synchronous set terminals and an exclusive OR 27. Terminal Q of flip-flops 21 and 26
Is connected to the input terminal of the exclusive OR 27. The output terminal of the exclusive OR 27 is connected to the terminal D of the flip-flop 21 and serves as the output terminal of the M-sequence generation circuit 2 to output the M-sequence signal m. A clock ck1 is supplied from the timing generation circuit 1 to a terminal CK of each flip-flop, and an M-sequence initialization pulse rm is supplied to a terminal S of each flip-flop.

【0088】M系列初期化パルスrmが“0”から
“1”になるとクロックck1の立ち上がりで、フリッ
プフロップ21〜26の端子Dが“1”にセットされ
る。次のクロックck1の立ち上がりまでは、フリップ
フロップ21の端子Qとフリップフロップ26の端子Q
が“1”なので、排他的論理和27の出力は“0”とな
り、M系列信号mは“0”となる。クロックck1の次
の立ち上がりでは、フリップフロップ21には直前の排
他的論理和27の出力である“0”がセットされ、フリ
ップフロップ22〜26には直前にフリップフロップ2
1〜25に保持されていたデータが右方向へシフトして
“1”がセットされる。フリップフロップ21の端子Q
は“0”でフリップフロップ26の端子Qは“1”とな
っているので、排他的論理和27の出力は“1”とな
り、このクロックサイクルではM系列信号mは“1”と
なる。なお、図13の21Dないし26Dは、フリップ
フロップ21〜26の端子Dに入力される信号を示して
いる。
When the M-sequence initialization pulse rm changes from "0" to "1", the terminals D of the flip-flops 21 to 26 are set to "1" at the rise of the clock ck1. Until the next rising edge of the clock ck1, the terminal Q of the flip-flop 21 and the terminal Q of the flip-flop 26
Is “1”, the output of the exclusive OR 27 is “0”, and the M-sequence signal m is “0”. At the next rising edge of the clock ck1, "0" which is the output of the immediately preceding exclusive OR 27 is set in the flip-flop 21, and the flip-flop 2 is immediately set in the flip-flops 22 to 26.
The data held in 1 to 25 is shifted rightward and "1" is set. Terminal Q of flip-flop 21
Is "0" and the terminal Q of the flip-flop 26 is "1", the output of the exclusive OR 27 is "1", and the M-sequence signal m is "1" in this clock cycle. Note that 21D to 26D in FIG. 13 indicate signals input to the terminals D of the flip-flops 21 to 26.

【0089】このように図12のM系列発生回路2は、
図13のように、“0101011001101110
110100100111000・・”で表されるM系
列信号mを、行電極駆動回路4に出力する。上記のパタ
ーンはクロックck1の63クロック周期で繰り返す。
As described above, the M-sequence generation circuit 2 of FIG.
As shown in FIG. 13, "0101011001101110"
.. ”Are output to the row electrode drive circuit 4. The above pattern is repeated at 63 clock cycles of the clock ck1.

【0090】なお、ここではM系列の次数を6とした例
で説明しているが、他の次数で構成するときは、下記の
表1に基づいて図12の構成を変えればよい。表1は他
の次数のM系列を発生させる場合のM系列発生回路2を
構成する際の指標になる係数表である。
Note that, here, an example has been described in which the order of the M-sequence is set to 6. However, when the order is set to another order, the configuration of FIG. 12 may be changed based on Table 1 below. Table 1 is a coefficient table serving as an index when configuring the M-sequence generation circuit 2 when generating M-sequences of other orders.

【0091】[0091]

【表1】 [Table 1]

【0092】(2)行電極駆動回路4 行電極駆動回路4は、図14に示すように、ANDゲー
ト100、a個のDフリップフロップ101〜10a、
およびa個のアナログスイッチ111〜11aから構成
される。
(2) Row electrode drive circuit 4 As shown in FIG. 14, the row electrode drive circuit 4 includes an AND gate 100, a number of D flip-flops 101 to 10a,
And a number of analog switches 111 to 11a.

【0093】ANDゲート100には、タイミング発生
回路1からの検出期間信号detとM系列発生回路2か
らのM系列信号mとが入力されている。検出期間信号d
etは総合座標検出期間に“1”になり(図2参照)、
このときANDゲート100はM系列信号mを通過させ
て、フリップフロップ101の入力端子DにM系列信号
mを供給する。フリップフロップ101〜10aはシフ
トレジスタを構成しており、クロックck2に同期して
入力されたデータが右シフトしていく。各フリップフロ
ップの出力端子Qは次段のフリップフロップの入力端子
Dと接続されるとともにアナログスイッチ111〜11
aの制御端子Uにも接続されている。
The detection period signal det from the timing generation circuit 1 and the M-sequence signal m from the M-sequence generation circuit 2 are input to the AND gate 100. Detection period signal d
et becomes “1” during the comprehensive coordinate detection period (see FIG. 2),
At this time, the AND gate 100 passes the M-sequence signal m and supplies the M-sequence signal m to the input terminal D of the flip-flop 101. The flip-flops 101 to 10a constitute a shift register, and input data is shifted rightward in synchronization with the clock ck2. The output terminal Q of each flip-flop is connected to the input terminal D of the next-stage flip-flop and the analog switches 111 to 11 are connected.
It is also connected to the control terminal U of FIG.

【0094】アナログスイッチ111〜11aは、制御
端子Uに“0”が入力されるとa側に接続され、“1”
が入力されるとb側に接続される。したがって、フリッ
プフロップ101〜10aの出力が“0”の時にはa側
に接続されている電圧V0が、“1”の時にはb側に接
続されている電圧V1が行電極Gに印加される。シフト
レジスタには次々とM系列信号mがシフトされてくるの
で、M系列信号mに対応して電圧V0とV1の電位パタ
ーンが行電極Gに印加される。
When "0" is input to the control terminal U, the analog switches 111 to 11a are connected to the "a" side.
Is connected to the b side. Therefore, when the outputs of the flip-flops 101 to 10a are "0", the voltage V0 connected to the a side is applied to the row electrode G when it is "1". Since the M-sequence signals m are successively shifted to the shift register, the potential patterns of the voltages V0 and V1 are applied to the row electrodes G corresponding to the M-sequence signals m.

【0095】(3)スイッチ回路19 図15にスイッチ回路19の構成例を示す。スイッチ回
路19は、列電極駆動回路3を介して各列電極S1〜S
nに接続された結線S1’〜Sn’にそれぞれ接続され
るスイッチSW1〜SWnを備えている。ここでは、説
明を簡単にするために、スイッチ回路19が6個のスイ
ッチSW1〜SW6から構成されているものとする。各
スイッチSW1〜SW6にはL端子とR端子があり、す
べてのL端子は基準電位につながれており、また、すべ
てのR端子は一つに結ばれて後段の差動増幅回路11に
接続されている。
(3) Switch Circuit 19 FIG. 15 shows a configuration example of the switch circuit 19. The switch circuit 19 is connected to each of the column electrodes S1 to S
The switches SW1 to SWn are respectively connected to the connection lines S1 'to Sn' connected to n. Here, for simplicity of description, it is assumed that the switch circuit 19 is composed of six switches SW1 to SW6. Each of the switches SW1 to SW6 has an L terminal and an R terminal, all the L terminals are connected to a reference potential, and all the R terminals are connected to one and connected to a differential amplifier circuit 11 at a subsequent stage. ing.

【0096】上記のスイッチ回路19に、タイミング発
生回路1から座標検出サイクル信号d(図2参照)が入
力されると、すべてのスイッチSW1〜SW6はL端子
に接続され、したがって、すべての列電極は基準電位と
なる。次に、スイッチ回路19にM系列初期化パルスr
mが入力されると、先ず、スイッチSW1のみがR端子
側に接続される。これにより、列電極S1に誘導された
電圧が、結線S1’を通じてスイッチ回路19に入力
し、信号Vyとして差動増幅回路11へ出力される。さ
らに、座標検出期間Tdeが経過して次のM系列初期化
パルスrmが入力されると、スイッチSW1はL端子に
切り替わり、代わってスイッチSW2がR端子に接続さ
れる。これにより、列電極S2に誘導された電圧が、結
線S2’を通じてスイッチ回路19に入力し、信号Vy
として差動増幅回路11へ出力される。以下、同様にS
W6まで順次選択され、各列電極に誘導された電圧が、
差動増幅回路11に出力される。
When the coordinate detection cycle signal d (see FIG. 2) is input from the timing generation circuit 1 to the switch circuit 19, all the switches SW1 to SW6 are connected to the L terminal, and therefore, all the column electrodes Is the reference potential. Next, an M-sequence initialization pulse r is supplied to the switch circuit 19.
When m is input, first, only the switch SW1 is connected to the R terminal side. Thereby, the voltage induced in the column electrode S1 is input to the switch circuit 19 through the connection S1 ', and is output to the differential amplifier circuit 11 as a signal Vy. Further, when the next M-sequence initialization pulse rm is input after the coordinate detection period Tde has elapsed, the switch SW1 switches to the L terminal, and the switch SW2 is connected to the R terminal instead. As a result, the voltage induced in the column electrode S2 is input to the switch circuit 19 through the connection S2 ', and the signal Vy
Is output to the differential amplifier circuit 11. Hereinafter, similarly, S
The voltage sequentially selected up to W6 and induced in each column electrode is
The signal is output to the differential amplifier circuit 11.

【0097】また、スイッチ回路19は、検出期間信号
detの立ち上がりでリセットされ、座標検出期間Td
e毎に入力されるM系列初期化パルスrmの入力回数を
カンウトするカウンタ21を具備している。このカウン
タ21によって、総合座標検出期間TdにおけるM系列
初期化パルスrmの入力回数がカウントされ、スイッチ
回路19は、当該カウンタ21のカウント数をスイッチ
選択信号としてX座標検出回路18に出力する。
The switch circuit 19 is reset at the rise of the detection period signal det, and the coordinate detection period Td
A counter 21 is provided which counts the number of times the M-sequence initialization pulse rm is input for each e. The counter 21 counts the number of times the M-sequence initialization pulse rm has been input during the comprehensive coordinate detection period Td, and the switch circuit 19 outputs the count of the counter 21 to the X coordinate detection circuit 18 as a switch selection signal.

【0098】(4)相関演算器13 図16に相関演算器13の構成例を示す。相関演算器1
3は、kビットのn個のフリップフロップ31〜3n、
各中間出力を加算する加算器40・41、および2個の
加算器出力の差分を計算する減算器42から構成され
る。ただし、上記nはM系列の繰り返し周期以上の個数
であり、本実施の形態ではnは63である。
(4) Correlation Calculator 13 FIG. 16 shows a configuration example of the correlation calculator 13. Correlation calculator 1
3 is a k-bit n flip-flops 31 to 3n;
It comprises adders 40 and 41 for adding each intermediate output, and a subtractor 42 for calculating the difference between the outputs of the two adders. Here, n is a number equal to or longer than the repetition period of the M series, and n is 63 in the present embodiment.

【0099】A/D変換器12から入力されたデジタル
データadoはフリップフロップ3nの端子Dに入力さ
れ、クロックck1によって順次後段のフリップフロッ
プにkビットのデータがシフトされていく。相関演算器
13の入力端子(フリップフロップ3nの端子D)に印
加されたデジタルデータをado(t)とすると、i番
目のフリップフロップの出力端子Qiに現れるデジタル
データはado(t−i)である。
The digital data ado input from the A / D converter 12 is input to the terminal D of the flip-flop 3n, and k-bit data is sequentially shifted to the subsequent flip-flop by the clock ck1. Assuming that the digital data applied to the input terminal (terminal D of the flip-flop 3n) of the correlation calculator 13 is ado (t), the digital data appearing at the output terminal Qi of the i-th flip-flop is ado (ti). is there.

【0100】一方、6次のM系列信号mは、前記(1)
M系列発生回路2の項目で示したように下記のように表
される。 {m1,m2,・・・・m63}={0,1,0,・・・1} …(11) 各フリップフロップの出力端子Qは、(11)式の
“1”に対応する端子が加算器40の入力端子に接続さ
れ、“0”に対応する端子が加算器41の入力端子に接
続される。
On the other hand, the sixth-order M-sequence signal m is obtained by the above (1)
As shown in the item of the M-sequence generation circuit 2, it is expressed as follows. {M1, m2,..., M63} = {0, 1, 0,... 1} (11) The output terminal Q of each flip-flop is a terminal corresponding to "1" in equation (11). The input terminal of the adder 40 is connected, and the terminal corresponding to “0” is connected to the input terminal of the adder 41.

【0101】例えば、フリップフロップ31はm1=0
に対応しているので加算器41の入力端子に、フリップ
フロップ32はm2=1に対応しているので加算器40
の入力端子に接続される。このように接続すると、加算
器40の出力S1および加算器41の出力S2は、以下
の計算結果から得られる。
For example, the flip-flop 31 has m1 = 0.
And the flip-flop 32 corresponds to m2 = 1, so that the adder 40 is connected to the input terminal of the adder 41.
Is connected to the input terminal. With this connection, the output S1 of the adder 40 and the output S2 of the adder 41 are obtained from the following calculation results.

【0102】[0102]

【数1】 (Equation 1)

【0103】上記で得られた加算器40・41の出力S
1・S2は減算器42の入力端子に供給されており、減
算器42では、 dj(τ)=S1−S2 の計算を行い、dj(τ)として出力する。
The outputs S of the adders 40 and 41 obtained above
1 · S2 is supplied to the input terminal of the subtractor 42, and the subtractor 42 calculates dj (τ) = S1−S2 and outputs it as dj (τ).

【0104】図16の構成例による理想的なタイミング
チャートを図17に示す。クロックck1とM系列初期
化パルスrmはタイミング発生回路1から出力される制
御信号で、フリップフロップ31〜3nに供給されてい
る。M系列初期化パルスrmはクロックck1の1周期
分だけ“1”となるパルスで、フリップフロップ31〜
3nの同期リセット端子Rに入力され、クロックck1
の立ち上がりのタイミングで全フリップフロップの内容
が“0”になり、各フリップフロップのQ端子出力ad
o(t−i)はすべて“0”になる(ただし、i=1〜
63)。
FIG. 17 shows an ideal timing chart according to the configuration example of FIG. The clock ck1 and the M-sequence initialization pulse rm are control signals output from the timing generation circuit 1, and are supplied to the flip-flops 31 to 3n. The M-sequence initialization pulse rm is a pulse that becomes “1” for one cycle of the clock ck1, and the flip-flops 31 to
3n is input to the synchronous reset terminal R, and the clock ck1
At the rising edge of the flip-flop, the contents of all flip-flops become “0”, and the Q terminal output ad of each flip-flop
o (ti) are all “0” (where i = 1 to
63).

【0105】指示体8が行電極G1に最も近接している
とすると、A/D変換器12を介した指示体8の検出出
力ado(t)は、図17の5段目のように行電極G1
の電位変化によく似た波形となる。フリップフロップ3
1〜3nに入力されたデジタルデータado(t)はク
ロックck1に同期して右シフトしていく。
Assuming that the indicator 8 is closest to the row electrode G1, the detection output ado (t) of the indicator 8 via the A / D converter 12 is output as shown in the fifth row in FIG. Electrode G1
Has a waveform very similar to that of the potential change. Flip-flop 3
Digital data ado (t) input to 1 to 3n is shifted rightward in synchronization with clock ck1.

【0106】このときフリップフロップ31〜3nの出
力はそれぞれ、図17の6段目から8段目のように、a
do(t−1)、・・・、ado(t−62)、ado
(t−63)と遅延したデータが現れる。もともと行電
極G1に印加された電圧はM系列信号m(t)から1ク
ロック分遅れた信号であるから、減算器42の出力には
M系列初期化パルスrmから1+63+1=65クロッ
ク遅れた位置でのみ“1”となる。これはM系列の自己
相関が時間差が0の時のみ“1”になる性質からくる。
At this time, the outputs of the flip-flops 31 to 3n are respectively set as a to a as shown in the sixth to eighth stages of FIG.
do (t-1),... ado (t-62), ado
The delayed data appears as (t-63). Since the voltage originally applied to the row electrode G1 is a signal delayed by one clock from the M-sequence signal m (t), the output of the subtractor 42 is at a position delayed by 1 + 63 + 1 = 65 clocks from the M-sequence initialization pulse rm. Only "1" is set. This is due to the property that the autocorrelation of the M sequence becomes “1” only when the time difference is 0.

【0107】実際には列電極S3と各行電極との結合容
量は図8のようになっているので、図17の検出出力a
do(t)の波形は空間的ローパスフィルタと等価な効
果を受け、図18のように滑らかな波形となる。したが
って、各フリップフロップの出力ado(t−i)も滑
らかな波形となる。この結果、減算器42から得られる
出力d3(τ)もM系列初期化パルスrmから1+63
+1=65クロック遅延した位置をピークとする滑らか
な波形となる。ここで得られる出力d3(τ)は(9)
式で与えられる。
In practice, the coupling capacitance between the column electrode S3 and each row electrode is as shown in FIG.
The waveform of do (t) receives an effect equivalent to a spatial low-pass filter, and becomes a smooth waveform as shown in FIG. Therefore, the output ado (ti) of each flip-flop also has a smooth waveform. As a result, the output d3 (τ) obtained from the subtractor 42 is also 1 + 63 from the M-sequence initialization pulse rm.
A smooth waveform having a peak at a position delayed by + 1 = 65 clocks is obtained. The output d3 (τ) obtained here is (9)
Given by the formula.

【0108】また、複数本の指示体8が一本の列電極S
j上で、複数の行電極Ga〜Gzに近接しているときに
は、それぞれの行電極Ga〜Gzに印加された電圧は、
M系列発生回路2の出力m(t)からa、・・、zクロ
ック遅れた信号であるから、、減算器42の出力dj
(τ)は、M系列初期化パルスrmから1+63+a=
64+a、・・、64+zクロック遅れた位置を極値と
する滑らかな波形となるのである。このとき得られる出
力波形dj(τ)は(10)式で与えられる。
Also, the plurality of pointers 8 are connected to one column electrode S
j, when the plurality of row electrodes Ga to Gz are close to each other, the voltage applied to each of the row electrodes Ga to Gz is:
Since the signal is delayed by a,..., Z clocks from the output m (t) of the M-sequence generation circuit 2, the output dj of the subtractor 42
(Τ) is 1 + 63 + a = from the M-sequence initialization pulse rm.
64 + a,..., 64 + z The waveform becomes a smooth waveform with the extreme value at the position delayed by the clock. The output waveform dj (τ) obtained at this time is given by equation (10).

【0109】(5)LPF14 (10)式で表現されるように、相関演算器13の出力
dj(τ)には差動増幅回路11で発生するランダムノ
イズのM系列変換されたものが含まれており、出力dj
(τ)の成分はやはりあらゆる周波数成分を持つランダ
ムノイズになっている。出力dj(τ)のランダム成分
が大きいとき、Y座標検出回路15でピークの位置を見
つけるときに、検出誤差の増大や誤検出につながってし
まう。
(5) LPF 14 As expressed by the equation (10), the output dj (τ) of the correlation calculator 13 includes an M series converted random noise generated in the differential amplifier circuit 11. Output dj
The component (τ) is also random noise having all frequency components. When the random component of the output dj (τ) is large, the detection of the peak position by the Y coordinate detection circuit 15 leads to an increase in detection error or erroneous detection.

【0110】しかしながら、(10)式の第1項のhj
(τ)で表される検出信号成分は、図9に掲げるように
低域周波数成分を多く持っており、第2項のランダムノ
イズ成分は低域から高域周波数成分に広がった信号であ
る。したがって、hj(τ)を主に通過させるローパス
フィルタを使用することでS/Nを向上させることがで
きる。
However, hj in the first term of equation (10)
The detection signal component represented by (τ) has many low frequency components as shown in FIG. 9, and the random noise component of the second term is a signal spread from a low frequency to a high frequency component. Therefore, S / N can be improved by using a low-pass filter that mainly passes hj (τ).

【0111】図19はLPF14の構成例である。LP
F14は、m−1個のkビットのフリップフロップ51
〜5m−1、m個の乗算器61〜6m、および加算器7
0を有する。
FIG. 19 shows a configuration example of the LPF 14. LP
F14 is an m-1 k-bit flip-flop 51
~ 5m-1, m multipliers 61 to 6m, and adder 7
Has zero.

【0112】各フリップフロップの前段の出力端子Qは
後段の入力端子Dに接続され、フリップフロップ5m−
1の入力端子Dには相関演算器13の出力dj(τ)が
供給される。また、各フリップフロップには、タイミン
グ発生回路1からのクロックck1とM系列初期化パル
スrmが供給される。
The output terminal Q at the preceding stage of each flip-flop is connected to the input terminal D at the subsequent stage, and the flip-flop 5m-
The output dj (τ) of the correlation calculator 13 is supplied to one input terminal D. Further, the clock ck1 and the M-sequence initialization pulse rm from the timing generation circuit 1 are supplied to each flip-flop.

【0113】乗算器61〜6m−1の入力端子Dには、
対応するフリップフロップ51〜5m−1の出力端子Q
がそれぞれ接続される。また、乗算器6mの入力端子D
には出力dj(τ)が入力される。乗算器61〜6mの
入力端子Kにはあらかじめ定められた係数k1 〜km
入力される。乗算器61〜6mは、それぞれ、 S=D×K ……………(14) で表される乗算結果を出力する。
The input terminals D of the multipliers 61 to 6m-1 have:
Output terminals Q of corresponding flip-flops 51-5m-1
Are respectively connected. The input terminal D of the multiplier 6m
Receives an output dj (τ). Coefficient k 1 to k m predetermined to the input terminal K of the multiplier 61~6m is input. Each of the multipliers 61 to 6m outputs a multiplication result represented by S = D × K (14).

【0114】乗算器61〜6mの各々の出力端子Sは加
算器70の入力端子l1〜lmと接続されているので、
加算器70はそれらの和を計算しdjs(τ)として出
力する。その結果djsは、 djs(τ)=Σdj(τ−i)×km-i ……………(15) で表される。ただし、i=0〜m−1である。
Since the output terminals S of the multipliers 61 to 6m are connected to the input terminals l1 to lm of the adder 70,
The adder 70 calculates the sum of them and outputs the result as djs (τ). As a result, djs is represented by djs (τ) = Σdj (τ−i) × k mi (15). However, i = 0 to m-1.

【0115】ここで、上記の係数ki として次式に掲げ
る係数を与えると、LPF14はマッチドフィルタとな
り、S/Nを最大にとることができる。
Here, when the coefficient k i given by the following equation is given as the coefficient k i , the LPF 14 becomes a matched filter, and the S / N can be maximized.

【0116】 ki =1−Csji/(Cs1i+Cs2i+・・・+Csmi) ……………(16) なお、回路規模を極力小さくするため、係数ki が小さ
いところは無視してフィルタリング回路を構成してもよ
い。
K i = 1−Csji / (Cs1i + Cs2i +... + Csmi) (16) In order to reduce the circuit scale as much as possible, the filter circuit is configured by ignoring the small coefficient k i. You may.

【0117】乗算器の個数mを5個とした場合の乗算係
数の指標例を表2を示す。各係数ki を0.1 、0.2 、0.
4 、0.2 、0.1 とすると、動作タイミングチャートは図
20の最下段のようになる。すなわち、LPF14の出
力djs(τ)は、M系列初期化パルスrmから1+6
3+1+2=67クロック遅れた位置にピーク(極値)
をもつ波形となる。なお、図20の61Dないし65D
は、乗算器61〜65の入力端子Dに入力される信号を
示している。
Table 2 shows an example of the index of the multiplication coefficient when the number m of the multipliers is five. Each coefficient k i is 0.1, 0.2, 0.
Assuming that the values are 4, 0.2 and 0.1, the operation timing chart is as shown at the bottom of FIG. That is, the output djs (τ) of the LPF 14 is 1 + 6 from the M-sequence initialization pulse rm.
3 + 1 + 2 = peak at a position delayed by 67 clocks (extreme value)
Is obtained. Note that 61D to 65D in FIG.
Indicates signals input to the input terminals D of the multipliers 61 to 65.

【0118】[0118]

【表2】 [Table 2]

【0119】また、複数本の指示体8が一本の列電極S
j上で、複数の行電極Ga〜Gzに近接しているときに
は、LPF14の出力djs(τ)は、M系列初期化パ
ルスrmから1+63+a+2=66+a、・・、66
+zクロック遅れた位置を極値とする滑らかな波形とな
る。
A plurality of pointers 8 are connected to one column electrode S
j, the output djs (τ) of the LPF 14 is 1 + 63 + a + 2 = 66 + a,..., 66 from the M-sequence initialization pulse rm when the row electrodes Ga to Gz are close to each other.
A smooth waveform having an extreme value at a position delayed by + z clocks is obtained.

【0120】このように、LPF14をマッチドフィル
タとすると、相関演算器13からの出力dj(τ)のS
/Nを最大にすることができる。また、理想的なマッチ
ドフィルタを使用したとき、指示体8が座標入力パネル
基板5の端を指示したときでもLPF14の出力djs
(τ)はτに対して対称な形となる関数になる。したが
って、座標決定する際にパルスとして検出し易く、ノイ
ズや検出出力の変動に対して安定な座標検出を行うこと
ができる。
As described above, when the LPF 14 is a matched filter, the output dj (τ) from the correlation calculator 13
/ N can be maximized. Also, when an ideal matched filter is used, the output djs of the LPF 14 even when the indicator 8 points to the end of the coordinate input panel substrate 5
(Τ) is a function that is symmetric with respect to τ. Therefore, it is easy to detect as a pulse when determining coordinates, and it is possible to perform stable coordinate detection with respect to noise and fluctuations in detection output.

【0121】なお、(16)式ではマッチドフィルタの
例を示したが、全体としてローパスフィルタの機能を果
たせば、回路規模を削減するため係数ki を“1”や
“0”といった単純な係数にしてもよい。また、このL
PF14の構成は上記FIR(有限インパルス)型だけ
ではなく、IIR(無限インパルス)型にすることもで
きる。この場合、さらに回路規模を削減し、なおかつS
/Nの改善効果を発揮することも可能である。
[0121] Incidentally, (16) there is shown an example of a matched filter in equation if fulfill the function of the low-pass filter as a whole, a simple factor such coefficients k i to reduce the circuit scale "1" or "0" It may be. Also, this L
The configuration of the PF 14 is not limited to the FIR (finite impulse) type, but may be an IIR (infinite impulse) type. In this case, the circuit scale is further reduced, and S
/ N can also be improved.

【0122】(6)Y座標検出回路15 Y座標検出回路15の具体的な動作を図21の構成例お
よび図22のタイミングチャートに基づいて説明する。
Y座標検出回路15は、同期リセット端子R付kビット
のフリップフロップ71・72、リセット端子Rおよび
イネーブル端子EN付のnビットのフリップフロップ7
3・74・75、比較器76、同期リセット端子R付f
ビットアップカウンタ77、イネーブル端子EN付のf
ビットフリップフロップ78、および補正回路79を有
する。
(6) Y coordinate detection circuit 15 The specific operation of the Y coordinate detection circuit 15 will be described with reference to the configuration example of FIG. 21 and the timing chart of FIG.
The Y coordinate detection circuit 15 includes k-bit flip-flops 71 and 72 with a synchronous reset terminal R, and an n-bit flip-flop 7 with a reset terminal R and an enable terminal EN.
3.74.75, comparator 76, f with synchronous reset terminal R
Bit up counter 77, f with enable terminal EN
It has a bit flip-flop 78 and a correction circuit 79.

【0123】最初にタイミング発生回路1からのM系列
初期化パルスrmが供給されると、フリップフロップ7
1ないし75とアップカウンタ77とがリセットされ、
すべての出力端子Qからの出力は“0”となる。フリッ
プフロップ74の出力端子Qは比較器76の入力端子a
に、フリップフロップ71の出力端子Qは比較器76の
入力端子bに接続されているので、比較器76の出力端
子a<bからは“0”が出力される。したがって、フリ
ップフロップ73・74・75・78のイネーブル端子
ENが“0”となり、ディセーブル状態となる。
First, when the M-sequence initialization pulse rm is supplied from the timing generation circuit 1, the flip-flop 7
1 to 75 and the up counter 77 are reset,
The outputs from all the output terminals Q are "0". The output terminal Q of the flip-flop 74 is the input terminal a of the comparator 76.
Since the output terminal Q of the flip-flop 71 is connected to the input terminal b of the comparator 76, "0" is output from the output terminal a <b of the comparator 76. Therefore, the enable terminals EN of the flip-flops 73, 74, 75, 78 become "0", and the flip-flops are disabled.

【0124】LPF14の出力djs(τ)はフリップ
フロップ71・73の入力端子Dに供給されているの
で、クロックck1に同期してフリップフロップ71・
72にデータがシフトしていく。フリップフロップ71
の出力端子Qには出力djs(τ)の1クロック周期だ
け遅延したデータが出力され、比較器76の入力端子b
に入力されている。フリップフロップ74は“0”を出
力しており、これが比較器76の入力端子aに入力して
いるので、フリップフロップ71が“0”より大きくな
るまで、比較器76の出力は“0”を保っている。
Since the output djs (τ) of the LPF 14 is supplied to the input terminal D of the flip-flops 71 and 73, the output djs (τ) is synchronized with the clock ck1.
The data shifts to 72. Flip-flop 71
The output terminal Q outputs data delayed by one clock cycle of the output djs (τ).
Has been entered. Since the flip-flop 74 outputs “0”, which is input to the input terminal a of the comparator 76, the output of the comparator 76 changes to “0” until the flip-flop 71 becomes larger than “0”. I keep it.

【0125】図22の5段目のように、フリップフロッ
プ71の出力71Q(b)が“0”より大きくなると、
比較器76の出力76a<b(EN)は“1”になり、
クロックck1の次の立ち上がりのタイミングで、フリ
ップフロップ73ないし75をイネーブルにして、フリ
ップフロップ73はdjs(τ)を、フリップフロップ
74はdjs(τ−△t2 )を、フリップフロップ75
はdjs(τ−2×△t2 )のデータをラッチする。
As shown in the fifth stage in FIG. 22, when the output 71Q (b) of the flip-flop 71 becomes larger than "0",
The output 76a <b (EN) of the comparator 76 becomes "1",
At the next rise of the clock ck1, to no flip-flops 73 and 75 to enable the flip-flop 73 is djs (tau), the flip-flop 74 djs (τ- △ t 2), flip-flop 75
Latches data of djs (τ−2 × Δt 2 ).

【0126】一方、アップカウンタ77はM系列初期化
パルスrmでリセットされた後、クロックck1によっ
てカウントアップしており、比較器76の出力76a<
b(EN)が“1”になると、アップカウンタ77の後
段に接続されたフリップフロップ78のイネーブル端子
ENも“1”になり、イネーブルとなってアップカウン
タ77のデータをラッチしてデータADRとして補正回
路79に出力する。
On the other hand, after being reset by the M-sequence initialization pulse rm, the up-counter 77 counts up by the clock ck1, and the output 76a <
When b (EN) becomes “1”, the enable terminal EN of the flip-flop 78 connected to the subsequent stage of the up-counter 77 also becomes “1” and becomes enabled, latches the data of the up-counter 77 and outputs it as data ADR. Output to the correction circuit 79.

【0127】フリップフロップ74に記憶されたデータ
よりフリップフロップ71のデータdjs(τ−△
2 )が大きくなると、上述するように比較器76の出
力が“1”になり、フリップフロップ73ないし75の
データとフリップフロップ78のカウントデータが更新
されていく。もし、フリップフロップ74に記憶されて
いるデータより、フリップフロップ71のデータdjs
(τ−△t2 )が小さくなると、比較器76の出力は再
び“0”になり、フリップフロップ73・74・75・
78はディセーブルとなって、データを更新せず以前の
データを保持したままとなる。
The data djs (τ− △) of the flip-flop 71 is obtained from the data stored in the flip-flop 74.
When t 2 ) increases, the output of the comparator 76 becomes “1” as described above, and the data of the flip-flops 73 to 75 and the count data of the flip-flop 78 are updated. If the data djs of the flip-flop 71 is obtained from the data stored in the flip-flop 74,
When (τ− △ t 2 ) becomes small, the output of the comparator 76 becomes “0” again, and the flip-flops 73, 74, 75.
Reference numeral 78 is disabled, and the previous data is retained without updating the data.

【0128】すなわち、これらの動作が完了すると、d
js(τ)の極大値M2=djs(τmax )はフリップ
フロップ74に、その直前のデータM3=djs(τ
max −△t2 )はフリップフロップ75に、またその直
後のデータM1=djs(τma x +△t2 )はフリップ
フロップ73に保持され、補正回路79に供給される。
また、同時に、極大値M2が取り込まれたタイミングと
して、アップカウンタ77の値が座標値としてフリップ
フロップ78に保持され、データADRとして補正回路
79に供給される。
That is, when these operations are completed, d
The maximum value M2 = djs (τ max ) of js (τ) is stored in the flip-flop 74 as data M3 = djs (τ
max - △ t 2) to the flip-flop 75, also immediately after the data M1 = djs (τ ma x + △ t 2) is held in the flip-flop 73, it is supplied to the correction circuit 79.
At the same time, the value of the up counter 77 is held as a coordinate value in the flip-flop 78 as a timing at which the maximum value M2 is captured, and is supplied to the correction circuit 79 as data ADR.

【0129】補正回路79では、次式にM1・M2・M
3のデータを代入することによって、入力されたデータ
ADRを補正して、さらに精度の高いf+αビットの出
力YADRを出力する。すなわち、入力データADR
は、下記の(17)式により出力YADRに補正され
る。
In the correction circuit 79, M1 · M2 · M
By substituting the data of No. 3, the input data ADR is corrected, and a more accurate f + α bit output YADR is output. That is, the input data ADR
Is corrected to the output YADR by the following equation (17).

【0130】 YADR=ADR+(M3−M1)/(2×M2−M1−M3)/2 ……………(17) 補正回路79は、図23に示すように、2倍器90、減
算器91・92、加算器93・94、除算器95、1/
2倍器96により構成できる。なお、2倍器90および
1/2倍器96は結線によるビットシフトで構成しても
よい。
YADR = ADR + (M3-M1) / (2 × M2-M1-M3) / 2 (17) As shown in FIG. 23, the correction circuit 79 includes a doubler 90 and a subtractor. 91/92, adders 93/94, divider 95, 1 /
It can be constituted by a doubler 96. Note that the doubler 90 and the 96 multiplier 96 may be configured by bit shifting by connection.

【0131】上述するように、補正回路79を構成する
ことで、(17)式に基づいて正確なピーク位置を検出
することができる。特に、LPF14にマッチドフィル
タを採用すると、LPF14の出力djs(τ)はτに
ついて対象な関数となるので、(17)式の2次曲線補
完による検出精度はさらに向上する。
As described above, by configuring the correction circuit 79, an accurate peak position can be detected based on the equation (17). In particular, if a matched filter is employed for the LPF 14, the output djs (τ) of the LPF 14 becomes a target function for τ, so that the detection accuracy by the quadratic curve interpolation of the equation (17) is further improved.

【0132】(7)出力回路16 次に、出力回路16を図24の構成例および図25のタ
イミングチャートに基づいて説明する。出力回路16
は、f+αビットのイネーブル端子EN付フリップフロ
ップ97・98、および情報処理装置20とのインター
フェース99を有する。
(7) Output Circuit 16 Next, the output circuit 16 will be described with reference to the configuration example of FIG. 24 and the timing chart of FIG. Output circuit 16
Has an flip-flop 97/98 with an enable terminal EN of f + α bits and an interface 99 with the information processing device 20.

【0133】フリップフロップ97のイネーブル端子E
Nには制御信号YEN、フリップフロップ98のイネー
ブル端子ENには制御信号XENがぞれぞれ入力され
る。制御信号YENおよびXENは、タイミング発生回
路1から供給され、個別の座標検出期間Tdeと周期を
同じくして座標検出期間Tdeの最後に発生するパルス
である。
Enable terminal E of flip-flop 97
The control signal YEN is input to N, and the control signal XEN is input to the enable terminal EN of the flip-flop 98, respectively. The control signals YEN and XEN are pulses supplied from the timing generation circuit 1 and generated at the end of the coordinate detection period Tde in the same cycle as the individual coordinate detection period Tde.

【0134】座標検出期間Tdeでは、列電極がM系列
信号mで駆動され、列電極に静電誘導された信号を相関
演算器13で検出した後、LPF14を介し、信号のピ
ーク位置をY座標検出回路15が計算をする。この一連
の動作が完了すると、Y座標検出回路15の出力YAD
Rには検出したy座標が確定している。出力YADRは
フリップフロップ97の入力端子Dに入力されており、
制御信号YENは出力YADRが確定した後“1”とな
り、フリップフロップ97にその値が記憶され、Y座標
値YADRとしてインターフェース99に出力される。
In the coordinate detection period Tde, the column electrode is driven by the M-sequence signal m, a signal electrostatically induced in the column electrode is detected by the correlation calculator 13, and the signal peak position is determined via the LPF 14 to the Y coordinate. The detection circuit 15 performs the calculation. When this series of operations is completed, the output YAD of the Y coordinate detection circuit 15 is output.
The detected y coordinate is determined for R. The output YADR is input to the input terminal D of the flip-flop 97,
The control signal YEN becomes “1” after the output YADR is determined, and its value is stored in the flip-flop 97 and output to the interface 99 as the Y coordinate value YADR.

【0135】一方、X座標検出回路18の出力XADR
には検出したx座標が確定している。この出力XADR
はフリップフロップ98の入力端子Dに入力されてお
り、制御信号XENは出力XADRが確定した後“1”
となり、フリップフロップ98にその値が記憶され、X
座標値XADRとしてインターフェース99に出力され
る。
On the other hand, the output XADR of the X coordinate detection circuit 18
, The detected x-coordinate is determined. This output XADR
Is input to the input terminal D of the flip-flop 98, and the control signal XEN becomes “1” after the output XADR is determined.
And the value is stored in the flip-flop 98, and X
The coordinate value is output to the interface 99 as XADR.

【0136】コンピュータ15とのインターフェース9
9には、RS(Recommanded Standard) 232CやGP
IB (汎用インタフェースバス) などの各種規格に基づ
く方法や、情報処理装置20の入出力バスに直結する方
法がある。
Interface 9 with Computer 15
9 includes RS (Recommanded Standard) 232C and GP
There are a method based on various standards such as IB (general purpose interface bus) and a method directly connected to the input / output bus of the information processing device 20.

【0137】尚、本実施の形態では、基本パターン発生
回路17の構成として、当該基本パターン発生回路17
が内蔵するメモリ内にあらかじめ基本パターンV(t)
の情報を記憶しておいて、その情報を読み出して基本パ
ターンV(t)を発生させる構成としたが、これに限定
されるものではない。例えば、座標入力パネル基板5の
全面あるいは一部に図示しない平板の導電体を密着(近
接)させ、その平板導電体に誘起される電圧を適切に増
幅したものを基本パターンV(t)として、差動増幅回
路11に入力してもよい。これは、指などの指示体8を
座標入力パネル基板5上に置くことによる誘導電圧の低
下はわずかなので、十分広い面積を持った平板導電体で
誘導電圧を拾えば、基本パターンV(t)が誘導される
からである。
In the present embodiment, the basic pattern generating circuit 17 has the same configuration as that of the basic pattern generating circuit 17.
The basic pattern V (t) is previously stored in the built-in memory.
Is stored, and the information is read out to generate the basic pattern V (t). However, the present invention is not limited to this. For example, a flat conductor (not shown) is brought into close contact with (approached to) the entire surface or a part of the coordinate input panel substrate 5, and a voltage induced on the flat conductor is appropriately amplified as a basic pattern V (t). The signal may be input to the differential amplifier circuit 11. This is because the reduction of the induced voltage caused by placing the indicator 8 such as a finger on the coordinate input panel substrate 5 is small, and if the induced voltage is picked up by a flat conductor having a sufficiently large area, the basic pattern V (t) is obtained. Is induced.

【0138】以上のように、本実施の形態の座標入力装
置は、総合座標検出期間Tdを複数の座標検出期間Td
1〜Tdsにs分割し、各座標検出期間Tde毎にスイ
ッチ回路19にて1本ずつ(又は複数本単位で)列電極
を選択的に切り替えると共に、M系列発生回路2にて発
生させたM系列信号mを行電極走査信号として利用し、
各座標検出期間Tde中においては位相を変化させなが
らM系列信号mを行電極に順次印加し、選択されている
列電極に誘起された電圧と基本パターンV(t)との差
分を検出し、その検出電圧とM系列信号mとの相関演算
を行う構成である。
As described above, the coordinate input device according to the present embodiment sets the total coordinate detection period Td to a plurality of coordinate detection periods Td.
1 to Tds, the switch circuit 19 selectively switches the column electrodes one by one (or in units of a plurality) in each coordinate detection period Tde, and M generated by the M-sequence generation circuit 2. Using the series signal m as a row electrode scanning signal,
During each coordinate detection period Tde, the M-sequence signal m is sequentially applied to the row electrodes while changing the phase, and the difference between the voltage induced on the selected column electrode and the basic pattern V (t) is detected. This is a configuration for performing a correlation operation between the detected voltage and the M-sequence signal m.

【0139】このように、走査信号として常に電位が変
化するM系列信号mを利用し、座標検出の際に相関演算
を行うことによって、時間的に散らばっていた信号エネ
ルギーを圧縮して一点に集めることができる。言い換え
れば、信号のエネルギー密度が高くなる。このとき、必
要な検出信号に対しては時間的に分散した信号エネルギ
ーを集め、ランダムノイズのような他の妨害信号に対し
ては信号エネルギーを集めないといった効果があるの
で、飛躍的に検出信号のS/Nを向上させることが可能
となる。
As described above, by using the M-sequence signal m whose potential constantly changes as a scanning signal and performing a correlation operation at the time of coordinate detection, the signal energy scattered over time is compressed and collected at one point. be able to. In other words, the energy density of the signal increases. At this time, there is an effect that time-dispersed signal energies are collected for necessary detection signals, and signal energy is not collected for other interfering signals such as random noise. Can be improved.

【0140】この結果、低い電源電圧で行電極をドライ
ブすることができる。これにより、座標入力装置の携帯
化が進む中での低電圧化の要求にも応じることが可能と
なる。また、光学的な高開口率を持つ細い行電極や列電
極を有する液晶パネル、プラズマディスプレイ、および
EL(エレクトロルミネッセンス)パネルに対しても、
実用に耐える座標検出ができる座標入力装置を提供する
ことが可能となる。
As a result, the row electrodes can be driven with a low power supply voltage. This makes it possible to meet the demand for lowering the voltage as the coordinate input device becomes more portable. In addition, for liquid crystal panels, plasma displays, and EL (electroluminescence) panels having thin row electrodes and column electrodes having a high optical aperture ratio,
It is possible to provide a coordinate input device capable of detecting coordinates that can withstand practical use.

【0141】また、本実施の形態の座標入力装置は、上
述のように複数の指示体8によって指示された位置座標
を検出することができ、多用なアプリケーションに対応
する座標入力装置を提供することができる。
Further, the coordinate input device of the present embodiment can detect the position coordinates specified by the plurality of pointers 8 as described above, and provide a coordinate input device corresponding to various applications. Can be.

【0142】尚、以下に示すような表示一体型の座標入
力装置ではなく、座標入力機能のみを備えた座標入力装
置の場合は、列電極駆動回路3を省略しても動作可能で
ある。
In the case of a coordinate input device having only a coordinate input function instead of a display-integrated type coordinate input device as described below, operation is possible even if the column electrode drive circuit 3 is omitted.

【0143】〔実施の形態2〕本発明のその他の実施の
形態について図26ないし図29に基づいて説明すれ
ば、以下の通りである。なお、説明の便宜上、前記の実
施の形態の図面に示した部材と同一の部材には同一の符
号を付記し、その説明を省略する。
[Second Embodiment] The following will describe another embodiment of the present invention with reference to FIGS. 26 to 29. For the sake of convenience of explanation, the same members as those shown in the drawings of the above-mentioned embodiment are denoted by the same reference numerals, and the description thereof will be omitted.

【0144】本実施の形態にかかる座標入力装置は、T
FT(薄膜トランジタ)液晶表示装置に実施の形態1の
座標入力機能を付加した表示一体型座標入力装置であ
り、TFT液晶パネルの行電極(ゲート電極)群、列電
極(ソース電極)群、行電極駆動回路、および列電極駆
動回路を共用化している。
The coordinate input device according to this embodiment has a T
This is a display-integrated coordinate input device in which the coordinate input function of Embodiment 1 is added to an FT (thin film transistor) liquid crystal display device, and includes a row electrode (gate electrode) group, a column electrode (source electrode) group, and a row of a TFT liquid crystal panel. The electrode drive circuit and the column electrode drive circuit are shared.

【0145】本実施の形態の上記座標入力装置では、図
26に示すように、実施の形態1の座標入力パネル基板
5がTFT液晶表示パネル(表示パネル)5’に置き代
わるとともに、表示制御回路(表示制御手段)201お
よび切り替え回路(出力切替手段)202が付加されて
いる。
In the coordinate input device of the present embodiment, as shown in FIG. 26, the coordinate input panel substrate 5 of the first embodiment is replaced with a TFT liquid crystal display panel (display panel) 5 'and a display control circuit. (Display control means) 201 and a switching circuit (output switching means) 202 are added.

【0146】上記TFT液晶表示パネル5’は、透明な
TFT基板203、対向基板205、および対向基板2
05の上に形成された透明な対向電極204から構成さ
れる。TFT基板203の対向電極204側には行電極
群7および列電極群6が互いに交差するように配置さ
れ、その交点にはTFT(スイッチング素子)206が
配置される。各TFT206のゲートは行電極と接続さ
れ、そのソースは列電極と接続され、そのドレインは画
素電極207と接続されている。列電極群6は列電極駆
動回路3に接続され、行電極群7は行電極駆動回路4に
接続されている。また、画素電極207と対向電極20
4との間には液晶が封入されている。
The above-mentioned TFT liquid crystal display panel 5 ′ comprises a transparent TFT substrate 203, a counter substrate 205, and a counter substrate 2.
05 is formed on the transparent counter electrode 204. On the counter electrode 204 side of the TFT substrate 203, a row electrode group 7 and a column electrode group 6 are arranged so as to intersect each other, and a TFT (switching element) 206 is arranged at the intersection. Each TFT 206 has a gate connected to a row electrode, a source connected to a column electrode, and a drain connected to a pixel electrode 207. The column electrode group 6 is connected to the column electrode drive circuit 3, and the row electrode group 7 is connected to the row electrode drive circuit 4. The pixel electrode 207 and the counter electrode 20
Liquid crystal is sealed between the liquid crystal display device 4 and the liquid crystal display device 4.

【0147】上記表示制御回路201は、情報処理装置
20から出力された表示データを、TFT液晶表示パネ
ル5’を表示デバイスとして駆動する制御信号および画
像データに変換する。この表示制御回路201は切り替
え回路202の一方の入力端子に接続されており、後述
する表示期間Tdspには表示制御回路201の出力を
行電極駆動回路4と列電極駆動回路3とに供給する。ま
た、M系列発生回路2は切り替え回路202のもう一方
の入力端子に接続されており、総合座標検出期間Tdに
はM系列発生回路2の出力を行電極駆動回路4に供給す
る。
The display control circuit 201 converts display data output from the information processing device 20 into control signals and image data for driving the TFT liquid crystal display panel 5 'as a display device. The display control circuit 201 is connected to one input terminal of the switching circuit 202, and supplies an output of the display control circuit 201 to the row electrode drive circuit 4 and the column electrode drive circuit 3 during a display period Tdsp described later. The M-sequence generation circuit 2 is connected to the other input terminal of the switching circuit 202, and supplies the output of the M-sequence generation circuit 2 to the row electrode drive circuit 4 during the total coordinate detection period Td.

【0148】図27は、図26の動作を示すタイミング
チャートである。なお、表示期間Tdspにおいてなさ
れるTFT液晶表示装置の表示駆動の方法についてはよ
く知られているので、表示についての動作は省略する。
FIG. 27 is a timing chart showing the operation of FIG. It is to be noted that the method of driving the display of the TFT liquid crystal display device in the display period Tdsp is well known, and the display operation is omitted.

【0149】システム全体の動作周期であるシステム動
作サイクルTcは、表示期間Tdspと前述の総合座標
検出期間Tdから構成される。システム動作サイクルT
cは垂直同期信号Vdに基づいて、表示期間Tdspお
よび座標検出期間Tdは検出期間信号detに基づいて
定められる。表示期間TdspにはTFT液晶表示パネ
ル5’が表示動作モードになり、総合座標検出期間Td
にはTFT液晶表示パネル5’が座標入力デバイスとし
て動作する。また、総合座標検出期間Tdは実施の形態
1と同様に、個別の指座標検出期間Tde(e=1〜
s)にs分割されている。
The system operation cycle Tc, which is the operation cycle of the entire system, includes a display period Tdsp and the above-described total coordinate detection period Td. System operation cycle T
c is determined based on the vertical synchronization signal Vd, and the display period Tdsp and the coordinate detection period Td are determined based on the detection period signal det. During the display period Tdsp, the TFT liquid crystal display panel 5 'enters the display operation mode, and the total coordinate detection period Td
, The TFT liquid crystal display panel 5 'operates as a coordinate input device. The total coordinate detection period Td is the same as in the first embodiment, and the individual finger coordinate detection period Tde (e = 1 to
s) is divided into s.

【0150】ここで、TFT液晶表示パネル5’で表示
機能と座標入力機能とを両立させるためには、以下に説
明するように、TFT206に印加する電圧の工夫が必
要となる。
Here, in order to make the display function and the coordinate input function compatible in the TFT liquid crystal display panel 5 ', it is necessary to devise the voltage applied to the TFT 206 as described below.

【0151】図29に表示期間Tdspにおける動作波
形を示す。表示期間Tdspには、列電極S1によって
1列分の表示輝度に対応する電圧がTFT206に印加
される。それと同時に水平クロック信号chと同期し
て、行方向に順次行電極G1ないしGmが走査される。
それによって、各行電極に接続されるTFT206がO
Nとなって、列電極S1の表示データに対応する電圧が
画素電極207を介して液晶に充電される。なお、図2
9では、画素電極P1mは1列m行目の画素電極を意味
する。このようにして、すべての画素に充電を完了す
る。なお、列電極S1以外の他の列電極S2〜Snにつ
いても同様である。
FIG. 29 shows operation waveforms in the display period Tdsp. In the display period Tdsp, a voltage corresponding to the display luminance for one column is applied to the TFT 206 by the column electrode S1. At the same time, the row electrodes G1 to Gm are sequentially scanned in the row direction in synchronization with the horizontal clock signal ch.
As a result, the TFT 206 connected to each row electrode becomes
When the voltage becomes N, the voltage corresponding to the display data of the column electrode S1 is charged to the liquid crystal via the pixel electrode 207. Note that FIG.
In 9, the pixel electrode P1m means the pixel electrode in the first column and m-th row. In this way, charging of all the pixels is completed. The same applies to other column electrodes S2 to Sn other than the column electrode S1.

【0152】図28にTFT206のドレイン電流対ゲ
ート電圧特性を示す。−Vf0および−Vf1はカット
オフになるゲート電圧で、Vnはオン時のゲート電圧で
ある。上述のように、表示期間Tdspに行電極群7を
順次走査していくと、表示データに対応する電位が全画
素に充電完了する。表示期間Tdspの後の総合座標検
出期間Tdにおいて、もしTFT206のゲートにVn
を印加すればTFT206はオンとなり、一方、当該ゲ
ートに−Vf0または−Vf1を印加すればTFT20
6にオフとなる。
FIG. 28 shows the drain current versus gate voltage characteristics of the TFT 206. −Vf0 and −Vf1 are gate voltages at which cutoff is performed, and Vn is a gate voltage at the time of ON. As described above, when the row electrode group 7 is sequentially scanned during the display period Tdsp, the charging corresponding to the display data to all the pixels is completed. In the total coordinate detection period Td after the display period Tdsp, if the gate of the TFT 206 has Vn
Is applied, the TFT 206 is turned on. On the other hand, when -Vf0 or -Vf1 is applied to the gate, the TFT 206 is turned on.
Turns off at 6.

【0153】総合座標検出期間Tdになると、指示体8
が指示している座標を検出するためのM系列信号mを行
電極群7に印加するのであるが、このときにTFT20
6がオンしないように電位を決定しなければならない。
なぜならば、もし総合座標検出期間TdにTFT206
がオンすることになれば、表示期間Tdspに画素に充
電した画像データに対応する電荷が放電により失われて
しまうからである。そこで、総合座標検出期間Tdにお
いては、列電極群6のすべてをを0Vにして、行電極群
7の電位を(例えば、図14のV0およびV1)−Vf
0と−Vf1に選ぶと、TFT206をオンさせずに行
電極群7を走査することができる。
In the total coordinate detection period Td, the indicator 8
Is applied to the row electrode group 7 to detect the coordinates indicated by the TFT 20. At this time, the TFT 20
The potential must be determined so that 6 does not turn on.
This is because if the TFT 206
Is turned on, the charges corresponding to the image data charged in the pixels during the display period Tdsp are lost by discharging. Therefore, in the total coordinate detection period Td, all the column electrode groups 6 are set to 0 V, and the potential of the row electrode group 7 is set to (for example, V0 and V1 in FIG. 14) -Vf.
When 0 and -Vf1 are selected, the row electrode group 7 can be scanned without turning on the TFT 206.

【0154】上記構成によれば、総合座標検出期間Td
において、行電極群7に印加されたM系列信号mに起因
して列電極群6に誘導電圧が誘起される。検出回路10
はこれら検出信号とM系列信号mとの相関をとり、適当
なLPF14でノイズを除去し、指あるいは金属ケース
を先端に有するコードレスペン等の指示体8の指示座標
を検出する。
According to the above configuration, the total coordinate detection period Td
, An induced voltage is induced in the column electrode group 6 due to the M-sequence signal m applied to the row electrode group 7. Detection circuit 10
Calculates the correlation between these detection signals and the M-sequence signal m, removes noise with an appropriate LPF 14, and detects the indicated coordinates of an indicator 8 such as a finger or a cordless pen having a metal case at the tip.

【0155】上記で検出された座標値は、情報処理装置
20に入力される。このとき情報処理装置20は、この
座標値に基づいてTFT液晶表示パネル5’上における
指示体8の先端位置に点画像を表示するための表示デー
タを生成し、これを表示制御回路201へ出力する。表
示制御回路201は、上記の表示データに基づいて表示
用の制御信号および画像データを生成する。総合座標検
出期間Tdの終了後、タイミング発生回路1が発生する
検出期間信号detに基づいて、切り替え回路202が
表示制御回路201を選択し、表示制御回路201が生
成した制御信号および画像データを、列電極駆動回路3
および行電極駆動回路4に供給する。そして、列電極駆
動回路3および行電極駆動回路4の動作によって、TF
T液晶表示パネル5’上における指示体8の先端位置に
点画像が表示される。
The coordinate values detected as described above are input to the information processing device 20. At this time, the information processing device 20 generates display data for displaying a point image at the tip position of the indicator 8 on the TFT liquid crystal display panel 5 ′ based on the coordinate values, and outputs the display data to the display control circuit 201. I do. The display control circuit 201 generates a display control signal and image data based on the display data. After the end of the total coordinate detection period Td, the switching circuit 202 selects the display control circuit 201 based on the detection period signal det generated by the timing generation circuit 1, and the control signal and the image data generated by the display control circuit 201 are Column electrode drive circuit 3
And to the row electrode drive circuit 4. The operation of the column electrode driving circuit 3 and the row electrode driving circuit 4 causes the TF
A point image is displayed at the tip position of the indicator 8 on the T liquid crystal display panel 5 '.

【0156】尚、本実施の形態において、請求項2に記
載の制御手段は、タイミング発生回路1によって構成さ
れている。
In this embodiment, the control means according to claim 2 is constituted by the timing generation circuit 1.

【0157】以上のように、本実施の形態の表示一体型
の座標入力装置は、M系列信号による相関検出手法を適
用して座標検出を行うとともに、表示機能も備えた構成
である。このとき、相関演算を行うことにより高いS/
Nを得ることができるので、検出精度が高くかつ検出ス
ピードも速くすることが可能となる。このため、総合座
標検出期間Tdを比較的短く設定することができ、表示
に影響を与えることもない。さらに、時分割で表示と座
標検出とを行うことによって、表示デバイスの構造や駆
動回路を座標検出のものと共通に利用しているので、構
成を簡単にすることができる。この結果、透過率が高く
視認性がよく、軽量薄型で安価な表示一体型の座標入力
装置を提供することができる。
As described above, the display-integrated coordinate input device according to the present embodiment is configured to perform the coordinate detection by applying the correlation detection method based on the M-sequence signal and to have a display function. At this time, a high S /
Since N can be obtained, it is possible to increase the detection accuracy and the detection speed. Therefore, the total coordinate detection period Td can be set relatively short, and the display is not affected. Further, by performing display and coordinate detection in a time-sharing manner, the structure and the drive circuit of the display device are commonly used with those for coordinate detection, so that the configuration can be simplified. As a result, it is possible to provide a display-integrated coordinate input device that has high transmittance, good visibility, is lightweight, thin, and inexpensive.

【0158】また、上記のTFT液晶表示パネル5’の
場合、列電極群6および行電極群7の面積を極端に狭く
して開口率を大きくするのが通常であり、座標検出信号
が非常に小さくなる。しかしながら、本実施の形態の座
標入力装置は、M系列信号による相関検出により、低い
電圧駆動でも精度の高い検出信号を得ることができる。
In the case of the above-mentioned TFT liquid crystal display panel 5 ', it is usual that the area of the column electrode group 6 and the row electrode group 7 is extremely reduced to increase the aperture ratio, and the coordinate detection signal becomes extremely large. Become smaller. However, the coordinate input device according to the present embodiment can obtain a highly accurate detection signal even with a low voltage drive by detecting the correlation using the M-sequence signal.

【0159】なお、本実施の形態においても、前述のよ
うに、基本パターン発生回路17が内蔵するメモリ内に
あらかじめ基本パターンV(t)の情報を記憶しておい
て、その情報を読み出して基本パターンV(t)を発生
させる構成としてもよいが、これに限定されるものでは
ない。例えば、TFT液晶表示パネル5’の対向電極2
04に誘起される電圧を適切に増幅したものを基本パタ
ーンV(t)として、検出回路10における差動増幅回
路11に入力してもよい。これは、指などの指示体8を
TFT液晶表示パネル5’上に置くことによる誘導電圧
の低下はわずかなので、十分広い面積を持った対向電極
204で誘導電圧を拾えば、基本パターンV(t)が誘
導されるからである。
In the present embodiment, as described above, the information of the basic pattern V (t) is stored in advance in the memory incorporated in the basic pattern generation circuit 17, and the information is read out to store the basic pattern V (t). A configuration for generating the pattern V (t) may be used, but the present invention is not limited to this. For example, the counter electrode 2 of the TFT liquid crystal display panel 5 '
A signal obtained by appropriately amplifying the voltage induced in the voltage 04 may be input to the differential amplifier circuit 11 in the detection circuit 10 as the basic pattern V (t). This is because the reduction in the induced voltage caused by placing the indicator 8 such as a finger on the TFT liquid crystal display panel 5 'is slight, and if the induced voltage is picked up by the counter electrode 204 having a sufficiently large area, the basic pattern V (t ) Is induced.

【0160】また、本実施の形態では液晶表示パネルを
TFT液晶パネルの例で説明したが、これに限定される
ものではなく、STN液晶パネルやMIM型液晶パネル
などの他の液晶表示パネル、あるいは液晶表示パネルに
限らず、ELパネルやプラズマディスプレイなどにも、
本実施の形態の座標入力装置を適用することができる。
すなわち、表示をするために電圧を印加する電極群とそ
の電極群を駆動するシフトレジスタとを、表示と座標入
力のために共用できる構成のものは、上記同様にM系列
信号による相関検出手法を適用することができる。
In this embodiment, the liquid crystal display panel is described as an example of a TFT liquid crystal panel. However, the present invention is not limited to this, and other liquid crystal display panels such as an STN liquid crystal panel and an MIM type liquid crystal panel, or Not only liquid crystal display panels, but also EL panels, plasma displays, etc.
The coordinate input device according to the present embodiment can be applied.
In other words, a configuration in which an electrode group for applying a voltage for display and a shift register for driving the electrode group can be shared for display and coordinate input uses a correlation detection method based on an M-sequence signal as described above. Can be applied.

【0161】例えば、デューティタイプの液晶駆動の場
合は、列電極群が配置された透明基板と、この透明基板
に対向して設けられ行電極群が配置された透明基板とを
備え、2つの透明基板の間に液晶を挟入して、列電極群
と行電極群の実効的印加電圧で液晶の光学的性質を制御
する構成となる。この構成によれば、行および列電極群
の交差する領域で画素が形成される。そして、列電極群
をアクティブにして画素マトリクスの行を選択する一
方、行電極群に表示データに応じた信号を出力すること
によって、液晶表示が行われる。
For example, in the case of the duty type liquid crystal driving, a transparent substrate provided with a column electrode group and a transparent substrate provided opposed to the transparent substrate and provided with a row electrode group are provided. The liquid crystal is interposed between the substrates, and the optical properties of the liquid crystal are controlled by the effective applied voltage of the column electrode group and the row electrode group. According to this configuration, a pixel is formed in a region where the row and column electrode groups intersect. Then, while the column electrode group is activated to select a row of the pixel matrix, a signal corresponding to the display data is output to the row electrode group, whereby liquid crystal display is performed.

【0162】このようなデューティタイプの液晶では、
通常、表示の開口率をあげるため、列電極群と行電極群
が交差して液晶を挟入する面積をできるだけ大きくとる
のが通常であるが、このとき座標を指示する指示体との
電気的結合が、近接する表側の電極群とは大きな結合と
なるが、反対側の電極群は表側の電極群のすきまを通し
て結合するため非常に小さい結合となっている。しかし
ながら、この場合でも本実施の形態の座標入力装置は、
M系列信号による相関検出により、低い電圧駆動でも精
度の高い検出信号を得ることができる。
In such a duty type liquid crystal,
Usually, in order to increase the aperture ratio of display, it is usual to make the area where the column electrode group and the row electrode group intersect and interpose the liquid crystal as large as possible. Although the coupling is large with the adjacent front-side electrode group, the coupling on the opposite side is very small because the coupling is made through the gap of the front-side electrode group. However, even in this case, the coordinate input device of the present embodiment is
By the correlation detection using the M-sequence signal, a highly accurate detection signal can be obtained even with a low voltage drive.

【0163】なお、上記実施の形態1および2ではM系
列信号mを用いたがこれに限定されるものではなく、
(7)式を満足するような、自己相関関数がパルス的な
PN系列( Pseudo random noise )であればなんでもよ
い。このPN系列には2値関数とアナログ関数とがあ
る。
Although the first and second embodiments use the M-sequence signal m, the present invention is not limited to this.
Anything may be used as long as the autocorrelation function satisfies the expression (7) and the autocorrelation function is a pulse-like PN sequence (Pseudo random noise). This PN sequence has a binary function and an analog function.

【0164】上記で説明したM系列は、“0”と“1”
との2値系列であるため、図12のように構成が単純で
回路規模が小さくなるというメリットがある。M系列以
外の2値系列の関数として、Gold系列、バーカーコ
ード、フランクコード、および相補系列コードなどがあ
り、これらを使ってもよい。但し、M系列はτ=0以外
の特性がすなおでありS/Nがよく、また上述のように
構成も簡単であるため、M系列の方がより望ましい。
The M sequence described above is composed of “0” and “1”.
Therefore, there is an advantage that the configuration is simple and the circuit scale is small as shown in FIG. As a function of a binary sequence other than the M sequence, there are a Gold sequence, a Barker code, a Frank code, a complementary sequence code, and the like, and these may be used. However, since the M-sequence has characteristics other than τ = 0 and has a good S / N, and the configuration is simple as described above, the M-sequence is more desirable.

【0165】また、アナログ関数としてはチャープ信号
およびホワイトノイズ信号を利用することができる。但
し、アナログ関数を用いる場合は、行電極駆動回路4と
してアナログ電圧をシフトさせることができる駆動回路
が必要となる。このような駆動回路としては、例えば、
CCDの各タップにバッファアンプをつけた構成が考え
られる。すなわち、CCDはアナログ電圧をサンプルホ
ールドしてシフトしていく働きがあるので、中間タップ
付きのアナログ遅延素子として動作する。このCCDの
各タップにバッファアンプを接続し、各バッファアンプ
にてバッファリングしている電圧を各行電極へ印加すれ
ば、ホワイトノイズ信号などのアナログ信号を遅延させ
ながら各行電極へ印加することができる。
Further, a chirp signal and a white noise signal can be used as the analog function. However, when an analog function is used, a drive circuit that can shift an analog voltage is required as the row electrode drive circuit 4. As such a driving circuit, for example,
A configuration in which a buffer amplifier is attached to each tap of the CCD is conceivable. That is, since the CCD has a function of sampling and holding an analog voltage and shifting it, it operates as an analog delay element with an intermediate tap. By connecting a buffer amplifier to each tap of this CCD and applying a voltage buffered by each buffer amplifier to each row electrode, an analog signal such as a white noise signal can be applied to each row electrode while delaying it. .

【0166】上記のように、M系列信号mの代わりに
(7)式を満足する他の関数を採用したとき、検出回路
10における相関演算器13も採用した関数に対応する
回路にしなければならない。しかし、相関演算器13は
積和演算なので、図16に基づいて容易に構成すること
ができる。この場合もM系列のような2値系列を使用す
ると、相関演算器13の回路構成は、積の係数が±1の
積和であるため回路規模は小さく、また高速に演算する
ことができる。
As described above, when another function satisfying the expression (7) is adopted instead of the M-sequence signal m, the correlation calculator 13 in the detection circuit 10 must be a circuit corresponding to the adopted function. . However, since the correlation calculator 13 is a product-sum operation, it can be easily configured based on FIG. Also in this case, when a binary sequence such as an M sequence is used, the circuit configuration of the correlation calculator 13 is small in circuit scale because the product coefficient is ± 1 and the calculation can be performed at high speed.

【0167】また、上記実施の形態1および2では、行
電極にM系列信号mなどのPN系列信号を印加し、列電
極でこれを検出したが、これに限定されるものではな
く、逆に、列電極にM系列信号mなどのPN系列信号を
印加し、行電極でこれを検出してもよいことは言うまで
もない。
In the first and second embodiments, the PN sequence signal such as the M sequence signal m is applied to the row electrode and detected by the column electrode. However, the present invention is not limited to this. Needless to say, a PN series signal such as the M series signal m may be applied to the column electrode and detected by the row electrode.

【0168】[0168]

【発明の効果】以上のように、請求項1の発明に係る座
標入力装置は、基板上に所定間隔で配列された第1電極
群と、第1電極群とは交差して所定間隔で配列されると
共に当該第1電極群と絶縁されて静電結合している第2
電極群と、座標検出期間を複数の単位期間に分割し、各
単位期間毎に第2電極群の電極を1本又は隣接する複数
本単位で選択的に切り替える第2電極スイッチング手段
と、自己相関関数がパルス的な疑似ランダム信号を発生
する疑似ランダム信号発生手段と、上記の各単位期間中
に、第1電極群の各電極に相互に位相の異なる疑似ラン
ダム信号を順次印加する第1電極駆動手段と、指示体が
座標位置を指示していないときに第2電極群の1本又は
隣接する複数本単位の電極に誘起される電圧波形と略同
波形の基本波形信号を出力する基本波形出力手段と、第
2電極スイッチング手段にて選択されている第2電極群
の電極に誘起された検出信号と上記基本波形信号との差
分信号を抽出する差分抽出手段と、上記差分信号が所定
値を越えたことを検出し、これを検出したときに第2電
極スイッチング手段にて選択されている第2電極群の電
極からx座標を検出するX座標検出手段と、上記差分信
号と上記疑似ランダム信号との相関をとる相関検出手段
と、上記相関検出手段の出力の極値を求めてy座標を検
出するY座標検出手段とを備えている構成である。
As described above, in the coordinate input device according to the first aspect of the present invention, the first electrode group arranged on the substrate at a predetermined interval and the first electrode group intersect at a predetermined interval. And the second electrode which is insulated and electrostatically coupled with the first electrode group.
An electrode group, second electrode switching means for dividing the coordinate detection period into a plurality of unit periods, and selectively switching one electrode of the second electrode group or a plurality of adjacent electrodes for each unit period; A pseudo-random signal generating means for generating a pulse-like pseudo-random signal, and a first electrode driving means for sequentially applying pseudo-random signals having mutually different phases to each electrode of the first electrode group during each unit period. Means for outputting a basic waveform signal having substantially the same waveform as a voltage waveform induced on one or a plurality of adjacent electrodes of the second electrode group when the pointer does not indicate a coordinate position; Means, a difference extracting means for extracting a difference signal between the detection signal induced at the electrode of the second electrode group selected by the second electrode switching means and the basic waveform signal, and a means for extracting a predetermined value from the difference signal. Beyond that X-coordinate detection means for detecting the x-coordinate from the electrodes of the second electrode group selected by the second electrode switching means when detecting this, and correlates the difference signal with the pseudo-random signal. The configuration includes a correlation detecting means and a Y coordinate detecting means for detecting an extreme value of an output of the correlation detecting means and detecting a y coordinate.

【0169】それゆえ、第1電極群の各々の電極が同時
に電位変化をおこしており、それによって誘起される電
圧の僅かな変化に対して相関をとることで、効率良くエ
ネルギーを集めることと等価になるので、ノイズの少な
い良好な座標信号が得られる。その結果、指示体と座標
入力装置との距離が離れていても、また、高速に走査し
ても良好な座標検出精度が得られるという効果を奏す
る。さらに、第2電極スイッチング手段による第2電極
群の電極切り替えを行っているので、座標検出期間内に
おいて複数の座標を検出することができ、複数の指示体
による同時座標入力が可能であるという効果を併せて奏
する。
Therefore, each electrode of the first electrode group changes potential at the same time, and by correlating to a slight change in voltage induced by the change, it is equivalent to efficiently collecting energy. Therefore, a good coordinate signal with less noise can be obtained. As a result, even when the distance between the pointer and the coordinate input device is large, and even when scanning is performed at high speed, there is an effect that good coordinate detection accuracy can be obtained. Further, since the electrodes of the second electrode group are switched by the second electrode switching means, a plurality of coordinates can be detected during the coordinate detection period, and simultaneous coordinate input by a plurality of pointers is possible. Is played together.

【0170】以上のように、請求項2の発明に係る座標
入力装置は、表示パネル基板上に所定間隔で配列された
第1電極群と、第1電極群とは交差して所定間隔で配列
されると共に当該第1電極群と絶縁されて静電結合して
いる第2電極群と、上記第1電極群を駆動する第1順次
駆動手段と、上記第2電極群を駆動する第2順次駆動手
段と、検出座標に応じた表示情報に基づいて第1および
第2順次駆動手段を駆動するための表示制御信号を発生
する表示制御手段と、自己相関関数がパルス的な疑似ラ
ンダム信号を発生する疑似ランダム信号発生手段と、表
示期間には上記表示制御信号を選択すると共に、座標検
出期間には上記疑似ランダム信号を選択して、第1およ
び第2順次駆動手段へ時分割出力する出力切替手段と、
座標検出期間を複数の単位期間に分割し、各単位期間毎
に第2電極群の電極を1本又は隣接する複数本単位で選
択的に切り替える第2電極スイッチング手段と、上記の
各単位期間中に、第1電極群の各電極に相互に位相の異
なる疑似ランダム信号が順次印加されるように第1順次
駆動手段を制御する制御手段と、指示体が座標位置を指
示していないときに第2電極群の1本又は隣接する複数
本単位の電極に誘起される電圧波形と略同波形の基本波
形信号を出力する基本波形出力手段と、第2電極スイッ
チング手段にて選択されている第2電極群の電極に誘起
された検出信号と上記基本波形信号との差分信号を抽出
する差分抽出手段と、上記差分信号が所定値を越えたこ
とを検出し、これを検出したときに第2電極スイッチン
グ手段にて選択されている第2電極群の電極からx座標
を検出するX座標検出手段と、上記差分信号と上記疑似
ランダム信号との相関をとる相関検出手段と、上記相関
検出手段の出力の極値を求めてy座標を検出するY座標
検出手段とを備えている構成である。
As described above, in the coordinate input device according to the second aspect of the present invention, the first electrode group arranged at a predetermined interval on the display panel substrate and the first electrode group intersect at the predetermined interval. A second electrode group that is insulated and electrostatically coupled with the first electrode group, a first sequential drive unit that drives the first electrode group, and a second sequential unit that drives the second electrode group Driving means; display control means for generating a display control signal for driving the first and second sequential driving means based on display information corresponding to the detected coordinates; and autocorrelation function generating a pulse-like pseudo-random signal. A pseudo-random signal generating means for selecting the display control signal during a display period, and selecting the pseudo-random signal during a coordinate detection period to time-divisionally output to the first and second sequential driving means. Means,
A second electrode switching unit that divides the coordinate detection period into a plurality of unit periods, and selectively switches one electrode of the second electrode group or a plurality of adjacent electrodes in each unit period; Control means for controlling the first sequential driving means so that pseudo-random signals having different phases are sequentially applied to the respective electrodes of the first electrode group; and A basic waveform output means for outputting a basic waveform signal having substantially the same waveform as a voltage waveform induced on one or a plurality of adjacent electrodes of the two electrode group; and a second electrode selected by the second electrode switching means. A difference extracting means for extracting a difference signal between the detection signal induced at the electrodes of the electrode group and the basic waveform signal, and detecting that the difference signal exceeds a predetermined value, and detecting the difference signal when the second signal is detected. Selected by switching means X-coordinate detection means for detecting the x-coordinate from the electrodes of the second electrode group, correlation detection means for correlating the difference signal with the pseudo-random signal, and obtaining an extreme value of the output of the correlation detection means. and a Y-coordinate detecting means for detecting a y-coordinate.

【0171】それゆえ、上記の請求項1の発明と同様に
ノイズの少ない良好な座標信号が得られ、指示体と座標
入力装置との距離が離れていても、また、高速に走査し
ても良好な座標検出精度が得られると共に、複数の指示
体による同時座標入力が可能であるという効果を奏す
る。さらに、表示機能と座標検出機能との各構成要素を
時分割で共用しているので、簡単な構成で表示機能と高
精度な座標入力とが可能になるという効果を併せて奏す
る。
Therefore, similarly to the first aspect of the present invention, a good coordinate signal with less noise can be obtained, and even if the distance between the pointer and the coordinate input device is large, or if scanning is performed at high speed. It is advantageous in that good coordinate detection accuracy can be obtained and simultaneous coordinate input by a plurality of pointers is possible. Further, since the components of the display function and the coordinate detection function are shared in a time-sharing manner, the display function and the highly accurate coordinate input can be achieved with a simple configuration.

【0172】以上のように、請求項3の発明に係る座標
入力装置は、請求項2の発明の構成において、上記の表
示パネルが、第1および第2電極群に接続される複数の
スイッチング素子と、該スイッチング素子が接続された
複数の画素電極がマトリクス状に配置された透明画素電
極と、該透明画素電極に対向して設けられた対向電極と
を備え、該スイッチング素子を駆動して該透明画素電極
と対向電極との間に封入された液晶の光学的性質を制御
する液晶表示パネルである構成となっている。
As described above, a coordinate input device according to a third aspect of the present invention is the coordinate input device according to the second aspect of the present invention, wherein the display panel includes a plurality of switching elements connected to the first and second electrode groups. A plurality of pixel electrodes to which the switching element is connected, a transparent pixel electrode in which a plurality of pixel electrodes are arranged in a matrix, and an opposing electrode provided to face the transparent pixel electrode. The liquid crystal display panel controls the optical properties of the liquid crystal sealed between the transparent pixel electrode and the counter electrode.

【0173】この場合、液晶表示パネルの開口率を高め
るために第1および第2電極群の面積を極力減らした場
合でも、疑似ランダム信号の相関検出により、低い電圧
駆動でも高精度の座標検出が可能である。したがって、
この種の液晶表示パネルへの適用は非常に有効であると
いう効果を奏する。
In this case, even when the areas of the first and second electrode groups are reduced as much as possible in order to increase the aperture ratio of the liquid crystal display panel, highly accurate coordinate detection can be performed even at a low voltage drive by detecting the correlation of the pseudo random signal. It is possible. Therefore,
The application to this type of liquid crystal display panel is very effective.

【0174】以上のように、請求項4の発明に係る座標
入力装置は、請求項2の発明の構成において、上記の表
示パネルは、対向して設けられた第1電極群と第2電極
群との間に封入された液晶の光学的性質を、第1電極群
と第2電極群との間の実効的印加電圧によって制御する
液晶表示パネルである構成となっている。
As described above, in the coordinate input device according to a fourth aspect of the present invention, in the configuration of the second aspect of the present invention, the display panel includes the first electrode group and the second electrode group provided to face each other. The liquid crystal display panel controls the optical properties of the liquid crystal sealed between the first and second electrode groups by an effective applied voltage between the first and second electrode groups.

【0175】この場合、液晶表示パネルの入力面から見
て裏側に位置する電極群に誘起される電圧が小さくなる
が、疑似ランダム信号の相関検出により、有効に検出エ
ネルギーを集めて良好な座標検出が可能である。したが
って、この種の液晶表示パネルへの適用は非常に有効で
あるという効果を奏する。
In this case, the voltage induced in the electrode group located on the back side when viewed from the input surface of the liquid crystal display panel becomes small. However, by detecting the correlation of the pseudo-random signal, the detected energy is effectively collected to obtain good coordinate detection. Is possible. Therefore, there is an effect that application to this type of liquid crystal display panel is very effective.

【0176】以上のように、請求項5の発明に係る座標
入力装置は、請求項1、2、3または4の発明の構成に
おいて、上記の疑似ランダム信号がM系列信号である構
成となっている。
As described above, the coordinate input device according to the fifth aspect of the present invention has a configuration in which the pseudo random signal is an M-sequence signal in the configuration of the first, second, third or fourth aspect of the present invention. I have.

【0177】そえゆえ、疑似ランダム信号(M系列信
号)を回路規模の小さい疑似ランダム信号発生手段にて
発生させることができるので、請求項1、2、3または
4の発明の効果に加えて、高速で動作する消費電力の小
さい携帯型の座標入力装置を構成する際に有利となると
いう効果を併せて奏する。
Therefore, the pseudo-random signal (M-sequence signal) can be generated by the pseudo-random signal generating means having a small circuit scale, and in addition to the effects of claims 1, 2, 3 or 4, The present invention also has an advantage that it is advantageous when configuring a portable coordinate input device that operates at high speed and has low power consumption.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態に係る座標入力装置
の要部の構成を示すブロック図である。
FIG. 1 is a block diagram illustrating a configuration of a main part of a coordinate input device according to a first embodiment of the present invention.

【図2】上記座標入力装置の動作を示すタイミングチャ
ートである。
FIG. 2 is a timing chart showing an operation of the coordinate input device.

【図3】指示体としての指と行電極および列電極との静
電結合の状態を示す説明図である。
FIG. 3 is an explanatory diagram showing a state of electrostatic coupling between a finger as a pointer and a row electrode and a column electrode.

【図4】上記座標入力装置に指示体を近づけていないと
きの電気的結合状態を示す説明図である。
FIG. 4 is an explanatory diagram showing an electrical connection state when a pointer is not brought close to the coordinate input device.

【図5】上記座標入力装置に指示体としての指を近づけ
たときの電気的結合状態を示す説明図である。
FIG. 5 is an explanatory diagram showing an electrical connection state when a finger as a pointer is brought close to the coordinate input device.

【図6】行電極と列電極との間の電気力線を示す説明図
である。
FIG. 6 is an explanatory diagram showing lines of electric force between a row electrode and a column electrode.

【図7】上記座標入力装置に指示体としての指を近づけ
たときの、指と行および列電極との間の電気力線を示す
説明図である。
FIG. 7 is an explanatory diagram showing lines of electric force between a finger and a row and column electrode when a finger as a pointer is brought close to the coordinate input device.

【図8】Y軸方向における列電極S3と各行電極との結
合容量特性を示すグラフである。
FIG. 8 is a graph showing a coupling capacitance characteristic between a column electrode S3 and each row electrode in a Y-axis direction.

【図9】上記座標入力装置における相関演算器の出力の
周波数スペクトラムを示すグラフである。
FIG. 9 is a graph showing a frequency spectrum of an output of a correlation calculator in the coordinate input device.

【図10】上記座標入力装置におけるLPFの信号伝達
特性を示すグラフである。
FIG. 10 is a graph showing a signal transmission characteristic of an LPF in the coordinate input device.

【図11】上記LPFの出力の周波数スペクトラムを示
すグラフである。
FIG. 11 is a graph showing a frequency spectrum of the output of the LPF.

【図12】上記座標入力装置におけるM系列発生回路の
構成例を示す回路図である。
FIG. 12 is a circuit diagram illustrating a configuration example of an M-sequence generation circuit in the coordinate input device.

【図13】上記M系列発生回路の動作を示すタイミング
チャートである。
FIG. 13 is a timing chart showing the operation of the M-sequence generation circuit.

【図14】上記座標入力装置における行電極駆動回路の
構成例を示す回路図である。
FIG. 14 is a circuit diagram showing a configuration example of a row electrode drive circuit in the coordinate input device.

【図15】上記座標入力装置におけるスイッチ回路の構
成例を示す回路図である。
FIG. 15 is a circuit diagram showing a configuration example of a switch circuit in the coordinate input device.

【図16】上記座標入力装置における相関演算器の構成
例を示す回路図である。
FIG. 16 is a circuit diagram showing a configuration example of a correlation calculator in the coordinate input device.

【図17】理想的な検出波形の場合の上記相関演算器の
動作を示すタイミングチャートである。
FIG. 17 is a timing chart showing the operation of the correlation calculator in the case of an ideal detection waveform.

【図18】空間的ローパスフィルタの効果を含めた実際
の検出波形の場合の上記相関演算器の動作を示すタイミ
ングチャートである。
FIG. 18 is a timing chart showing the operation of the correlation calculator in the case of an actual detected waveform including the effect of a spatial low-pass filter.

【図19】LPFをFIR型ローパスフィルタとした場
合の構成例を示す回路図である。
FIG. 19 is a circuit diagram showing a configuration example when an LPF is an FIR low-pass filter.

【図20】上記FIR型ローパスフィルタの動作を示す
タイミングチャートである。
FIG. 20 is a timing chart showing the operation of the FIR type low-pass filter.

【図21】上記座標入力装置におけるY座標検出回路の
構成例を示す回路図である。
FIG. 21 is a circuit diagram showing a configuration example of a Y coordinate detection circuit in the coordinate input device.

【図22】上記Y座標検出回路の動作を示すタイミング
チャートである。
FIG. 22 is a timing chart showing the operation of the Y coordinate detection circuit.

【図23】上記Y座標検出回路における補正回路の構成
を示す回路図である。
FIG. 23 is a circuit diagram showing a configuration of a correction circuit in the Y coordinate detection circuit.

【図24】上記座標入力装置における出力回路の構成を
示す回路図である。
FIG. 24 is a circuit diagram showing a configuration of an output circuit in the coordinate input device.

【図25】上記出力回路の動作を示すタイミングチャー
トである。
FIG. 25 is a timing chart showing the operation of the output circuit.

【図26】本発明の第2の実施の形態にかかる表示一体
型の座標入力装置の要部の構成を示すブロック図であ
る。
FIG. 26 is a block diagram showing a configuration of a main part of a display-integrated coordinate input device according to a second embodiment of the present invention;

【図27】上記表示一体型座標入力装置の動作を示すタ
イミングチャートである。
FIG. 27 is a timing chart showing the operation of the display-integrated coordinate input device.

【図28】上記表示一体型座標入力装置におけるTFT
のドレイン電流対ゲート電圧特性を示すグラフである。
FIG. 28 shows a TFT in the display-integrated coordinate input device.
5 is a graph showing drain current vs. gate voltage characteristics of FIG.

【図29】上記表示一体型座標入力装置の表示期間にお
ける表示動作を示すタイミングチャートである。
FIG. 29 is a timing chart showing a display operation during a display period of the display-integrated coordinate input device.

【符号の説明】[Explanation of symbols]

1 タイミング発生回路(制御手段) 2 M系列発生回路(疑似ランダム信号発生手段) 3 列電極駆動回路(第1電極駆動手段、第1順次駆
動手段) 4 行電極駆動回路(第2順次駆動手段) 5 座標入力パネル基板(基板) 5’ TFT液晶表示パネル(表示パネル) 6 列電極群(第1電極群) 7 行電極群(第2電極群) 8 指示体 10 検出回路 11 差動増幅回路(差分抽出手段) 12 A/D変換器 13 相関演算器(相関検出手段) 14 ローパスフィルタ 15 Y座標検出回路(Y座標検出手段) 16 出力回路 17 基本パターン発生回路(基本波形出力手段) 18 X座標検出回路(X座標検出手段) 19 スイッチ回路(第2電極スイッチング手段) 20 情報処理装置 201 表示制御回路(表示制御手段) 202 切り替え回路(出力切替手段) 206 TFT(スイッチング素子)
Reference Signs List 1 timing generation circuit (control means) 2 M-sequence generation circuit (pseudo random signal generation means) 3 column electrode drive circuit (first electrode drive means, first sequential drive means) 4 row electrode drive circuit (second sequential drive means) Reference Signs List 5 coordinate input panel substrate (substrate) 5 ′ TFT liquid crystal display panel (display panel) 6 column electrode group (first electrode group) 7 row electrode group (second electrode group) 8 pointer 10 detection circuit 11 differential amplifier circuit ( Difference extracting means) 12 A / D converter 13 Correlation calculator (Correlation detecting means) 14 Low-pass filter 15 Y coordinate detecting circuit (Y coordinate detecting means) 16 Output circuit 17 Basic pattern generating circuit (Basic waveform outputting means) 18 X coordinate Detection circuit (X coordinate detection means) 19 Switch circuit (second electrode switching means) 20 Information processing device 201 Display control circuit (Display control means) 202 Switching circuit Output switching means) 206 TFT (switching element)

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G06F 3/03 335 G06F 3/033 360 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) G06F 3/03 335 G06F 3/033 360

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】導電性の指示体が指示する面上の座標を検
出して座標データを出力する座標入力装置であって、 基板上に所定間隔で配列された第1電極群と、 第1電極群とは交差して所定間隔で配列されると共に当
該第1電極群と絶縁されて静電結合している第2電極群
と、 座標検出期間を複数の単位期間に分割し、各単位期間毎
に第2電極群の電極を1本又は隣接する複数本単位で選
択的に切り替える第2電極スイッチング手段と、 自己相関関数がパルス的な疑似ランダム信号を発生する
疑似ランダム信号発生手段と、 上記の各単位期間中に、第1電極群の各電極に相互に位
相の異なる疑似ランダム信号を順次印加する第1電極駆
動手段と、 指示体が座標位置を指示していないときに第2電極群の
1本又は隣接する複数本単位の電極に誘起される電圧波
形と略同波形の基本波形信号を出力する基本波形出力手
段と、 第2電極スイッチング手段にて選択されている第2電極
群の電極に誘起された検出信号と上記基本波形信号との
差分信号を抽出する差分抽出手段と、 上記差分信号が所定値を越えたことを検出し、これを検
出したときに第2電極スイッチング手段にて選択されて
いる第2電極群の電極からx座標を検出するX座標検出
手段と、 上記差分信号と上記疑似ランダム信号との相関をとる相
関検出手段と、 上記相関検出手段の出力の極値を求めてy座標を検出す
るY座標検出手段とを備えていることを特徴とする座標
入力装置。
1. A coordinate input device for detecting coordinates on a surface pointed by a conductive indicator and outputting coordinate data, comprising: a first electrode group arranged on a substrate at a predetermined interval; A second electrode group intersected with the electrode group at predetermined intervals and insulated and electrostatically coupled to the first electrode group; dividing the coordinate detection period into a plurality of unit periods; A second electrode switching means for selectively switching the electrodes of the second electrode group one by one or a plurality of adjacent electrodes every time; a pseudo-random signal generating means for generating a pulse-like pseudo-random signal with an autocorrelation function; A first electrode driving means for sequentially applying pseudo-random signals having different phases to each electrode of the first electrode group during each unit period, and a second electrode group when a pointer does not indicate a coordinate position. To one or multiple adjacent electrodes Basic waveform output means for outputting a basic waveform signal having substantially the same waveform as the voltage waveform to be output; a detection signal induced by the electrodes of the second electrode group selected by the second electrode switching means; A difference extracting means for extracting the difference signal of the second electrode group, and detecting that the difference signal has exceeded a predetermined value, and detecting the difference signal from the electrodes of the second electrode group selected by the second electrode switching means when detecting the difference signal. X-coordinate detecting means for detecting coordinates, correlation detecting means for correlating the difference signal with the pseudo-random signal, Y-coordinate detecting means for obtaining an extreme value of an output of the correlation detecting means and detecting a y-coordinate. A coordinate input device comprising:
【請求項2】座標検出期間中に導電性の指示体が指示す
る表示パネル上の座標を検出すると共に、その後の表示
期間中の表示制御によって検出座標に応じた表示情報を
表示パネル上に表示する表示一体型の座標入力装置であ
って、 表示パネル基板上に所定間隔で配列された第1電極群
と、 第1電極群とは交差して所定間隔で配列されると共に当
該第1電極群と絶縁されて静電結合している第2電極群
と、 上記第1電極群を駆動する第1順次駆動手段と、 上記第2電極群を駆動する第2順次駆動手段と、 検出座標に応じた表示情報に基づいて第1および第2順
次駆動手段を駆動するための表示制御信号を発生する表
示制御手段と、 自己相関関数がパルス的な疑似ランダム信号を発生する
疑似ランダム信号発生手段と、 表示期間には上記表示制御信号を選択すると共に、座標
検出期間には上記疑似ランダム信号を選択して、第1お
よび第2順次駆動手段へ時分割出力する出力切替手段
と、 座標検出期間を複数の単位期間に分割し、各単位期間毎
に第2電極群の電極を1本又は隣接する複数本単位で選
択的に切り替える第2電極スイッチング手段と、 上記の各単位期間中に、第1電極群の各電極に相互に位
相の異なる疑似ランダム信号が順次印加されるように第
1順次駆動手段を制御する制御手段と、 指示体が座標位置を指示していないときに第2電極群の
1本又は隣接する複数本単位の電極に誘起される電圧波
形と略同波形の基本波形信号を出力する基本波形出力手
段と、 第2電極スイッチング手段にて選択されている第2電極
群の電極に誘起された検出信号と上記基本波形信号との
差分信号を抽出する差分抽出手段と、 上記差分信号が所定値を越えたことを検出し、これを検
出したときに第2電極スイッチング手段にて選択されて
いる第2電極群の電極からx座標を検出するX座標検出
手段と、 上記差分信号と上記疑似ランダム信号との相関をとる相
関検出手段と、 上記相関検出手段の出力の極値を求めてy座標を検出す
るY座標検出手段とを備えていることを特徴とする座標
入力装置。
2. A method for detecting coordinates on a display panel indicated by a conductive indicator during a coordinate detection period, and displaying display information corresponding to the detected coordinates on the display panel by display control during a subsequent display period. A first electrode group arranged at a predetermined interval on a display panel substrate, and the first electrode group intersects with the first electrode group at a predetermined interval. A second electrode group that is insulated and electrostatically coupled to the first electrode group; a first sequential drive unit that drives the first electrode group; a second sequential drive unit that drives the second electrode group; Display control means for generating a display control signal for driving the first and second sequential driving means based on the display information obtained, a pseudo-random signal generating means for generating a pulse-like pseudo-random signal having an autocorrelation function; Displayed above during the display period An output switching unit for selecting a control signal, selecting the pseudo-random signal during the coordinate detection period, and outputting the pseudo-random signal to the first and second sequential driving units, and dividing the coordinate detection period into a plurality of unit periods. A second electrode switching means for selectively switching one or a plurality of adjacent electrodes of the second electrode group in each unit period, and connecting each electrode of the first electrode group to each electrode in each unit period. Control means for controlling the first sequential driving means so that pseudo-random signals having different phases are sequentially applied to one or more of the second electrode group or a plurality of adjacent electrodes when the pointer does not indicate a coordinate position Basic waveform output means for outputting a basic waveform signal having substantially the same waveform as the voltage waveform induced on the unit electrode; detection signals induced on the electrodes of the second electrode group selected by the second electrode switching means; Above basic waveform signal And a difference extracting means for extracting a difference signal between the second electrode group and the second electrode group selected by the second electrode switching means when the difference signal exceeds a predetermined value. X-coordinate detecting means for detecting an x-coordinate, correlation detecting means for correlating the difference signal with the pseudo-random signal, and Y-coordinate detecting means for detecting an extreme value of an output of the correlation detecting means and detecting a y-coordinate And a coordinate input device.
【請求項3】上記の表示パネルは、第1および第2電極
群に接続される複数のスイッチング素子と、該スイッチ
ング素子が接続された複数の画素電極がマトリクス状に
配置された透明画素電極と、該透明画素電極に対向して
設けられた対向電極とを備え、該スイッチング素子を駆
動して該透明画素電極と対向電極との間に封入された液
晶の光学的性質を制御する液晶表示パネルであることを
特徴とする請求項2記載の座標入力装置。
3. The display panel according to claim 1, wherein the plurality of switching elements connected to the first and second electrode groups, and a plurality of pixel electrodes to which the switching elements are connected are arranged in a matrix. A liquid crystal display panel comprising: a counter electrode provided to face the transparent pixel electrode; and driving the switching element to control optical properties of liquid crystal sealed between the transparent pixel electrode and the counter electrode. The coordinate input device according to claim 2, wherein
【請求項4】上記の表示パネルは、対向して設けられた
第1電極群と第2電極群との間に封入された液晶の光学
的性質を、第1電極群と第2電極群との間の実効的印加
電圧によって制御する液晶表示パネルであることを特徴
とする請求項2記載の座標入力装置。
4. The display panel according to claim 1, wherein the optical property of the liquid crystal sealed between the first electrode group and the second electrode group provided opposite each other is determined by the first electrode group and the second electrode group. 3. The coordinate input device according to claim 2, wherein the coordinate input device is a liquid crystal display panel controlled by an effective applied voltage during the period.
【請求項5】上記の疑似ランダム信号は、M系列信号で
あることを特徴とする請求項1、2、3または4記載の
座標入力装置。
5. The coordinate input device according to claim 1, wherein said pseudo random signal is an M-sequence signal.
JP10286396A 1996-04-24 1996-04-24 Coordinate input device Expired - Fee Related JP3281256B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10286396A JP3281256B2 (en) 1996-04-24 1996-04-24 Coordinate input device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10286396A JP3281256B2 (en) 1996-04-24 1996-04-24 Coordinate input device

Publications (2)

Publication Number Publication Date
JPH09292950A JPH09292950A (en) 1997-11-11
JP3281256B2 true JP3281256B2 (en) 2002-05-13

Family

ID=14338758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10286396A Expired - Fee Related JP3281256B2 (en) 1996-04-24 1996-04-24 Coordinate input device

Country Status (1)

Country Link
JP (1) JP3281256B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008520268A (en) * 2004-11-16 2008-06-19 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Non-contact manipulation of images for local enhancement
JPWO2009107415A1 (en) * 2008-02-27 2011-06-30 セイコーインスツル株式会社 Proximity detection device and proximity detection method
CN103718139A (en) * 2011-07-29 2014-04-09 夏普株式会社 Display device
US10732767B2 (en) 2016-03-31 2020-08-04 Japan Display Inc. Detection device, display device, and detection method

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7663607B2 (en) 2004-05-06 2010-02-16 Apple Inc. Multipoint touchscreen
US6498590B1 (en) * 2001-05-24 2002-12-24 Mitsubishi Electric Research Laboratories, Inc. Multi-user touch surface
CA2529688A1 (en) * 2003-06-20 2004-12-29 Cirque Corporation Single-layer touchpad and methods of use
JP4528150B2 (en) * 2005-02-14 2010-08-18 京セラ株式会社 Concavity and convexity pattern detection apparatus and method
JP4714070B2 (en) * 2006-04-14 2011-06-29 アルプス電気株式会社 Input device
KR101529840B1 (en) 2006-06-09 2015-06-17 애플 인크. Touch screen liquid crystal display
CN104965621B (en) 2006-06-09 2018-06-12 苹果公司 Touch screen LCD and its operating method
US8125456B2 (en) * 2007-01-03 2012-02-28 Apple Inc. Multi-touch auto scanning
US9710095B2 (en) 2007-01-05 2017-07-18 Apple Inc. Touch screen stack-ups
JP5079594B2 (en) * 2008-05-16 2012-11-21 株式会社ジャパンディスプレイウェスト Electro-optical device, electronic apparatus, and contact detection method
JP5229887B2 (en) 2008-08-06 2013-07-03 株式会社ワコム Position detection device
JP5216495B2 (en) * 2008-09-16 2013-06-19 株式会社ジャパンディスプレイウェスト Contact detection device and display device
US9927924B2 (en) * 2008-09-26 2018-03-27 Apple Inc. Differential sensing for a touch panel
EP2204726A1 (en) * 2008-12-30 2010-07-07 STMicroelectronics R&D Oy Touch screen controller
JP5295008B2 (en) 2009-06-18 2013-09-18 株式会社ワコム Indicator detection device
JP5396167B2 (en) 2009-06-18 2014-01-22 株式会社ワコム Indicator detection apparatus and indicator detection method
JP2011047774A (en) 2009-08-26 2011-03-10 Seiko Instruments Inc Proximity detection device and proximity detection method
DE102009052537B4 (en) * 2009-11-11 2011-12-22 Ident Technology Ag Sensor electronics for a plurality of sensor elements and method for determining a position of an object on the sensor elements
JP5295090B2 (en) 2009-12-18 2013-09-18 株式会社ワコム Indicator detection device
US9164620B2 (en) 2010-06-07 2015-10-20 Apple Inc. Touch sensing error compensation
DE102010044820B4 (en) * 2010-09-09 2015-01-22 Ident Technology Ag Sensor device and method for approach and touch detection
JP4927216B1 (en) 2010-11-12 2012-05-09 シャープ株式会社 Linear element array value estimation method, capacitance detection method, integrated circuit, touch sensor system, and electronic device
US8804056B2 (en) 2010-12-22 2014-08-12 Apple Inc. Integrated touch screens
WO2012114965A1 (en) * 2011-02-22 2012-08-30 シャープ株式会社 Coordinate input device, and electric device
JP5872670B2 (en) * 2011-07-12 2016-03-01 シャープ株式会社 Touch panel system and electronic device
JP5290381B2 (en) * 2011-10-27 2013-09-18 シャープ株式会社 Capacitance detection circuit and electronic device
JP5394540B2 (en) * 2012-06-25 2014-01-22 シャープ株式会社 Touch panel controller, integrated circuit, touch panel device, and electronic device.
JP5508561B2 (en) * 2013-03-01 2014-06-04 株式会社ジャパンディスプレイ Display device
WO2014163107A1 (en) * 2013-04-05 2014-10-09 シャープ株式会社 Method for detecting touch panel position, touch panel controller, touch panel system, and electronic device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008520268A (en) * 2004-11-16 2008-06-19 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Non-contact manipulation of images for local enhancement
JPWO2009107415A1 (en) * 2008-02-27 2011-06-30 セイコーインスツル株式会社 Proximity detection device and proximity detection method
CN103718139A (en) * 2011-07-29 2014-04-09 夏普株式会社 Display device
CN103718139B (en) * 2011-07-29 2016-04-06 夏普株式会社 Display device
US10732767B2 (en) 2016-03-31 2020-08-04 Japan Display Inc. Detection device, display device, and detection method

Also Published As

Publication number Publication date
JPH09292950A (en) 1997-11-11

Similar Documents

Publication Publication Date Title
JP3281256B2 (en) Coordinate input device
JP3251489B2 (en) Coordinate input device
JP7049241B2 (en) Touch display device, touch drive circuit, and touch drive method
TWI610202B (en) Display device with integrated touch screen and method of driving the same
CN104731399B (en) It is integrated with the display device and its driving method of touch-screen
CN103594050B (en) There is display device and the driving method thereof of touch-screen
CN105278791B (en) Display device
KR101746022B1 (en) Touch sensor and display apparatus including the same
US9904407B2 (en) Touch sensor, display apparatus including the same, and method of sensing touch panel
CN103425317A (en) Touch sensing device and method for driving the same
US8294678B2 (en) Image display systems
CN104750334A (en) Display device and driving method thereof
CN106933405A (en) Touch drive signal and drive device, display device and driving method occur and touch
US20140049705A1 (en) Input device, contact position detection method, and display device provided with input device
TW200951789A (en) Touch panel device and method for detecting contact position
US10126850B2 (en) Active integrated touch/display
CN105022523A (en) Touch sensing device and driving method thereof
JP2002351614A (en) Coordinate input device, display device and electronic device
CN101989146A (en) Multipoint touch surface controller
CN105549766A (en) Input system and method for detecting touch using the same
TWI544396B (en) Display device and method of driving the same
CN103106881A (en) Gate driving circuit, array substrate and display device
CN104731402A (en) Display device with integrated touch screen and driving method thereof
CN102591511A (en) Control device of touch panel
KR101531162B1 (en) Touch panel input apparatus and input detection method thereof

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090222

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100222

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100222

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120222

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120222

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130222

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130222

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140222

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees