[go: up one dir, main page]

JP3277395B2 - Sublimable antireflection film, method of forming the same, and method of manufacturing semiconductor device using the same - Google Patents

Sublimable antireflection film, method of forming the same, and method of manufacturing semiconductor device using the same

Info

Publication number
JP3277395B2
JP3277395B2 JP33774392A JP33774392A JP3277395B2 JP 3277395 B2 JP3277395 B2 JP 3277395B2 JP 33774392 A JP33774392 A JP 33774392A JP 33774392 A JP33774392 A JP 33774392A JP 3277395 B2 JP3277395 B2 JP 3277395B2
Authority
JP
Japan
Prior art keywords
film
sublimable
forming
resist
antireflection film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33774392A
Other languages
Japanese (ja)
Other versions
JPH06188186A (en
Inventor
明朗 川崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP33774392A priority Critical patent/JP3277395B2/en
Publication of JPH06188186A publication Critical patent/JPH06188186A/en
Application granted granted Critical
Publication of JP3277395B2 publication Critical patent/JP3277395B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、新規な反射防止膜と
その形成方法、およびこの反射防止膜を用いた半導体装
置の製造方法に関する。本発明は、例えば半導体基板の
上に各種電極・配線および素子分離領域等により段差が
生じている下地上に、各種加工を行って半導体装置を製
造する場合に好適に利用することが出来る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a novel antireflection film, a method for forming the same, and a method for manufacturing a semiconductor device using the antireflection film. INDUSTRIAL APPLICABILITY The present invention can be suitably used, for example, when a semiconductor device is manufactured by performing various processes on a base on which a step is formed due to various electrodes, wirings, element isolation regions, and the like on a semiconductor substrate.

【0002】[0002]

【従来の技術】従来より、段差を有する下地上の絶縁膜
に、コンタクトホール,ビアホールと称する接続孔を開
口することが半導体の製造工程で行われている。図7
(a)に一例を示すように、基板10にゲート絶縁膜1
1,素子分離領域12及びポリシリコンからなる電極・
配線13等が形成されていることにより段差14が生じ
ている下地1上に、例えば不純物を含有する酸化シリコ
ン(PSG,BPSG,AsSG等)や塗布絶縁膜(S
OG)からなる絶縁膜2を形成し、この絶縁膜2に複数
の接続孔を開口する場合がある。この場合、一般的には
図7(b)に示すように、全面にレジスト膜4を形成
し、通常のリソグラフィー技術により所望の接続孔に対
応した形状の開口15a,15bを形成するレジストパ
ターニングを行い、得られたレジストパターン4をマス
クとして絶縁膜2をエッチングして複数の接続孔を同時
に形成することが通常行われる。
2. Description of the Related Art Conventionally, connection holes called contact holes and via holes are formed in an insulating film on a base having a step in a semiconductor manufacturing process. FIG.
As shown in FIG. 1A, a gate insulating film 1 is formed on a substrate 10.
1, an element isolation region 12 and an electrode made of polysilicon.
For example, silicon oxide (PSG, BPSG, AsSG, etc.) containing impurities or a coating insulating film (S) is formed on the base 1 where the step 14 is formed due to the formation of the wiring 13 and the like.
In some cases, an insulating film 2 made of OG) is formed, and a plurality of connection holes are opened in the insulating film 2. In this case, generally, as shown in FIG. 7B, a resist film 4 is formed on the entire surface, and resist patterning is performed to form openings 15a and 15b having shapes corresponding to desired connection holes by a normal lithography technique. Normally, a plurality of connection holes are simultaneously formed by etching the insulating film 2 using the obtained resist pattern 4 as a mask.

【0003】ところで、このような方法で段差14を有
する下地1上に複数の接続孔を形成しようとすると、電
極・配線13が形成されている段差凸部14aと電極・
配線13が形成されていない段差凹部14bとでは、レ
ジストパターン4の開口径が異なって形成される場合が
ある。例えば同じく図7(b)に示すように段差凸部1
4a上のレジスト開口15aの開口径Daと、段差凹部
14b上のレジスト開口15bの開口径Dbとが、双方
とも同一の開口径となるようにパターニングしたにもか
かわらず、Da>Dbとなることがある。
When a plurality of connection holes are to be formed on the base 1 having the steps 14 by such a method, the step projections 14a in which the electrodes / wirings 13 are formed and the electrodes / electrodes 13a are formed.
The opening diameter of the resist pattern 4 may be different from that of the stepped concave portion 14b where the wiring 13 is not formed. For example, as shown in FIG.
Da> Db despite the fact that the opening diameter Da of the resist opening 15a on 4a and the opening diameter Db of the resist opening 15b on the stepped recess 14b are both patterned to have the same opening diameter. There is.

【0004】この原因の一つとして考えられるのは、下
地1上に例えばリフロー形成される絶縁膜2の厚さの違
い、および下地1の反射率の違いによる露光光の反射光
強度差、光干渉による定在波効果の差等である。また、
もう一つの原因として考えられるのは、段差14による
露光光の乱反射である。
One of the causes is considered to be a difference in the thickness of the insulating film 2 formed, for example, by reflow on the base 1, a difference in the reflected light intensity of the exposure light due to a difference in the reflectivity of the base 1, This is a difference in standing wave effect due to interference. Also,
Another possible cause is irregular reflection of exposure light due to the step 14.

【0005】レジストパターニングの不均一をきたすこ
れらの原因を抑制する従来技術としては、露光光の波長
の1/4の厚さの例えばSi34(屈折率n=2)からな
る反射防止膜をレジスト4の上にLP−CVD等で形成
し、この上にレジストパターンを形成する方法が知られ
ている(例えば「超LSI総合事典」(株)サイエンス
フォーラム発行)。
As a conventional technique for suppressing these causes of non-uniform resist patterning, an antireflection film made of, for example, Si 3 N 4 (refractive index n = 2) having a thickness of 1 / of the wavelength of exposure light is used. Is formed on a resist 4 by LP-CVD or the like, and a resist pattern is formed thereon (for example, "Super LSI General Dictionary" published by Science Forum Co., Ltd.).

【0006】また、一例として特開平4−199850
号公報に記載されているように、有機系の反射防止膜例
えば、ARL(Anti−Reflecting Layer)を絶縁膜
2の上に塗布し、この上にレジストパターンを形成する
方法等が知られている。
As an example, Japanese Patent Application Laid-Open No. 4-199850
As described in Japanese Patent Application Laid-Open Publication No. H11-207, a method of applying an organic antireflection film, for example, an ARL (Anti-Reflecting Layer) on the insulating film 2 and forming a resist pattern thereon is known. .

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上記し
た反射防止方法のうち、露光光の波長の1/4の厚さの
例えばSi34膜からなる反射防止膜をレジスト4の上
にLP−CVD法等で形成する方法は、露光光の波長が
異なる度に反射防止膜の厚さを制御しなくてはならず、
この膜厚の制御が困難であった。また、段差を有するレ
ジスト上においては、例え均一な膜厚の反射防止膜を形
成したとしても、露光光の光露長に相当する実質的な膜
厚が変動する結果、反射防止の効果に変動が生じること
があった。
However, in the above-mentioned anti-reflection method, an anti-reflection film made of, for example, a Si 3 N 4 film having a thickness of 1 / of the wavelength of the exposure light is formed on the resist 4 by LP-LP. In the method of forming by the CVD method or the like, it is necessary to control the thickness of the antireflection film every time the wavelength of the exposure light is different,
It was difficult to control this film thickness. In addition, even if an antireflection film having a uniform thickness is formed on a resist having a step, a substantial film thickness corresponding to the light exposure length of exposure light fluctuates, resulting in a change in antireflection effect. Sometimes occurred.

【0008】また、有機系の反射防止膜、例えばARL
を絶縁膜2の上に塗布し、この上にレジストパターンを
形成する方法においては、一般的に有機系の塗布膜に共
通する現象として、段差凸部14aでは薄く段差凹部で
は厚く塗布されるため、反射防止の効果に変動が生じる
ことがあった。また、接続孔形成後、レジストパターン
剥離とは別個にARLを除去する工程が必要となりプロ
セスの複雑化をきたしていた。
Further, an organic antireflection film such as ARL
Is applied on the insulating film 2 and a resist pattern is formed thereon. In general, the phenomenon common to organic coating films is that the coating is thin at the step-shaped protrusion 14a and thick at the step-shaped recess. In some cases, the antireflection effect fluctuates. Further, after the formation of the connection holes, a step of removing the ARL is required separately from the separation of the resist pattern, which complicates the process.

【0009】本発明は、このような従来の技術の問題点
を解決するために、創案されたものであり、段差を有す
る下地上の絶縁膜に複数の接続孔を同時に形成する場合
であっても、そのレジストパターン開口を所望の接続孔
パターニングを達成し得る半導体装置の製造方法を提供
することを目的とする。
The present invention has been made in order to solve such problems of the prior art, and is directed to a case where a plurality of connection holes are simultaneously formed in an insulating film on a base having a step. Another object of the present invention is to provide a method of manufacturing a semiconductor device capable of achieving a desired connection hole patterning of the resist pattern opening.

【0010】[0010]

【課題を解決するための手段】上記目的を達成させるた
め本出願の請求項1ないし3の発明は、反射防止膜とし
てイオウ系の昇華性材料、例えばイオウ(S)またはポ
リチアジル(SN)xからなる昇華性反射防止膜を用い
る構成とする。
In order to achieve the above-mentioned object, the invention of claims 1 to 3 of the present application is directed to a method of using a sulfur-based sublimable material such as sulfur (S) or polythiazyl (SN) x as an antireflection film. A sublimable anti-reflection film is used.

【0011】また、本出願の請求項4ないし7の発明
は、昇華性反射防止膜の形成方法として、放電電離条件
下すなわちプラズマ条件下で遊離のイオウを生成し得る
ガスを少なくとも含むガスにより、被形成基板を室温以
下に制御しながら形成する構成とする。放電電離条件下
で遊離のイオウを生成し得るガスは、S22,SF2
SF4,S210,S3Cl2,S2Cl2,SCl2,S3
2,S2Br2,SBr2,H2Sから選ばれるガスであ
る。これらのガスに更にN2を添加する構成としてもよ
い。
Further, the invention of claims 4 to 7 of the present application provides a method for forming a sublimable antireflection film, which comprises using a gas containing at least a gas capable of producing free sulfur under discharge ionization conditions, ie, plasma conditions. The substrate is formed while being controlled at room temperature or lower. Gases that can produce free sulfur under discharge ionization conditions include S 2 F 2 , SF 2 ,
SF 4 , S 2 F 10 , S 3 Cl 2 , S 2 Cl 2 , SCl 2 , S 3 B
This is a gas selected from r 2 , S 2 Br 2 , SBr 2 , and H 2 S. A configuration in which N 2 is further added to these gases may be adopted.

【0012】さらにまた、本出願の請求項8及び9の発
明は、昇華性反射防止膜を用いた半導体装置の製造方法
として、段差を有する下地上の絶縁膜に複数個の接続孔
を同時に開口するためのレジストパターンを形成する工
程を含む半導体装置の製造方法を開示している。すなわ
ち、段差を有する下地上の絶縁膜に昇華性反射防止膜と
レジスト膜をこの順に形成し、その後該レジスト膜をパ
ターニングする構成とする。次いで、このレジストパタ
ーンをマスクとして昇華性反射防止膜と絶縁膜を連続的
にエッチングし、不要となったレジストパターンを剥離
した後は、昇華性反射防止膜を減圧下で加熱することに
より昇華除去する構成とする。
Further, the invention according to claims 8 and 9 of the present application relates to a method of manufacturing a semiconductor device using a sublimable antireflection film, wherein a plurality of connection holes are simultaneously opened in an insulating film on a stepped base. Discloses a method of manufacturing a semiconductor device including a step of forming a resist pattern for performing the method. That is, a sublimable antireflection film and a resist film are formed in this order on an insulating film on a base having a step, and then the resist film is patterned. Subsequently, the resist pattern is used as a mask to continuously etch the sublimable anti-reflection film and the insulating film, and after removing the unnecessary resist pattern, the sublimable anti-reflection film is removed by sublimation by heating under reduced pressure. Configuration.

【0013】[0013]

【作用】本出願の請求項1ないし3の発明は、反射防止
膜としてイオウ系の昇華性材料、例えばイオウ(S)ま
たはポリチアジル(SN)xを用いているが、これらの
材料は露光光に対して不透明であるが、露光光が絶縁膜
側に漏れて下地反射率の厚さの違いに基づく光干渉によ
る定在波効果の差が生じる不具合は生じない。
According to the first to third aspects of the present invention, a sulfur-based sublimable material such as sulfur (S) or polythiazyl (SN) x is used as an antireflection film. On the other hand, although it is opaque, there is no problem that the exposure light leaks to the insulating film side and the difference in the standing wave effect due to the light interference based on the difference in the thickness of the base reflectance.

【0014】また、本出願の請求項4ないし7の発明
は、昇華性反射防止膜の形成方法として、放電電離条件
下すなわちプラズマ条件下で遊離のイオウを生成し得る
ガスを少なくとも含むガスにより、被形成基板を室温以
下に制御しながら形成している。すなわち、気相から形
成されるので反射防止膜の膜厚が均一になり、反射防止
の効果に変動が生じることがない。
Further, the invention of claims 4 to 7 of the present application provides a method for forming a sublimable antireflection film, which comprises using a gas containing at least a gas capable of producing free sulfur under discharge ionization conditions, ie, plasma conditions. The substrate to be formed is formed while controlling it to room temperature or lower. That is, since the antireflection film is formed from the gas phase, the thickness of the antireflection film becomes uniform, and the effect of the antireflection does not vary.

【0015】さらに、本出願の請求項8の発明は、段差
を有する下地上の絶縁膜上に、イオウまたはポリチアジ
ルからなる昇華性無機反射防止膜を形成し、この上にレ
ジスト膜を形成しているので、露光に際して段差を有す
る下地からの反射率の違いによる反射光強度差あるいは
絶縁膜の厚さの違いに基づく光干渉による定在波効果の
差が生じるのを回避できる。従って複数個の接続孔を同
時に開口するためのレジストパターンが良好な形状をも
って形成できる。
Further, according to the invention of claim 8 of the present application, a sublimable inorganic antireflection film made of sulfur or polythiazyl is formed on an insulating film on a stepped base, and a resist film is formed thereon. Therefore, it is possible to avoid a difference in reflected light intensity due to a difference in reflectance from a base having a step or a difference in standing wave effect due to light interference due to a difference in thickness of an insulating film during exposure. Therefore, a resist pattern for simultaneously opening a plurality of connection holes can be formed with a good shape.

【0016】さらにまた、本出願の請求項9の発明は、
このようにして形成されたレジストパターンをマスクと
して昇華性反射防止膜と絶縁膜を連続的にエッチング
し、不要となったレジストパターンを剥離した後は、昇
華性絶縁膜を減圧下で加熱することにより昇華除去す
る。イオウまたはポリチアジルからなる反射防止膜は、
レジスト剥離後、減圧下で加熱することにより容易に昇
華除去できる。除去後に、汚染等が残存する惧れはな
い。イオウの減圧下での昇華はTDS[Thermal Deso
rption Spectroscopy)分析結果によれば、100℃に
急峻なピークが観察されるので、基板加熱温度は100
℃以上、例えば120℃で充分である。また、ポリチア
ジルにおいては、減圧下での昇華は140〜150℃で
開始するので、基板加熱温度は150℃で充分である。
Furthermore, the invention of claim 9 of the present application provides:
Using the resist pattern thus formed as a mask, the sublimable antireflection film and the insulating film are continuously etched, and after removing the unnecessary resist pattern, the sublimable insulating film is heated under reduced pressure. To remove sublimation. An antireflection film made of sulfur or polythiazyl is
After the resist is stripped, it can be easily sublimated and removed by heating under reduced pressure. There is no risk of contamination remaining after removal. Sublimation of sulfur under reduced pressure is performed by TDS [Thermal Deso
According to the results of the rption spectroscopy analysis, a sharp peak is observed at 100 ° C.
C. or more, for example 120.degree. C., is sufficient. In the case of polythiazyl, sublimation under reduced pressure starts at 140 to 150 ° C., so that a substrate heating temperature of 150 ° C. is sufficient.

【0017】[0017]

【実施例】以下、本発明に係る昇華性反射防止膜とその
形成方法、及びそれを用いた半導体装置の製造方法の詳
細を図面に示す実施例に基づいて説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The details of a sublimable antireflection film according to the present invention, a method of forming the same, and a method of manufacturing a semiconductor device using the same will be described with reference to the drawings.

【0018】(実施例1)本実施例を図1〜図6に示す
工程断面図により説明する。
(Embodiment 1) This embodiment will be described with reference to process sectional views shown in FIGS.

【0019】先ず、一例としてシリコン等の半導体材料
からなる基板10を熱酸化しゲート酸化膜11,素子分
離領域12を形成し、それらの上にポリシリコン等の材
料よりなる電極・配線13を形成した段差を有する下地
1を用意する。この下地1上に例えばPSG,BPS
G,AsSG等の低融点ガラス材料からなる絶縁膜2を
形成する。本実施例においては、これら低融点ガラス材
料をリフロー膜として形成して、図1に示すように平坦
化を図っている。リフロー温度は、PSGで1000〜
1050℃であり、AsSGでは約950℃である。こ
の工程までは、公知の技術により形成できる。
First, as an example, a substrate 10 made of a semiconductor material such as silicon is thermally oxidized to form a gate oxide film 11 and an element isolation region 12, and an electrode / wiring 13 made of a material such as polysilicon is formed thereon. A base 1 having the step is prepared. For example, PSG, BPS
An insulating film 2 made of a low-melting glass material such as G or AsSG is formed. In this embodiment, these low-melting glass materials are formed as a reflow film to achieve flattening as shown in FIG. The reflow temperature is 1000 to 1000
It is 1050 ° C. and about 950 ° C. for AsSG. Up to this step, it can be formed by a known technique.

【0020】次いで、本発明の特徴の一つである昇華性
反射防止膜3を形成する。本実施例においては、基板ス
テージを室温以下に制御し得る公知の有磁場マイクロ波
プラズマ処理装置を用い、以下に示す成膜条件で例えば
200nmの膜厚のイオウを絶縁膜2上に堆積し、図2
に示す構造とした。
Next, a sublimable antireflection film 3 which is one of the features of the present invention is formed. In the present embodiment, a known magnetic field microwave plasma processing apparatus capable of controlling the substrate stage at room temperature or lower is used to deposit, for example, a 200 nm-thick sulfur on the insulating film 2 under the following film forming conditions. FIG.
The structure shown in FIG.

【0021】(昇華性反射防止膜3の成膜条件) S22 …………5SCCM 圧力 ………1.3Pa マイクロ波出力 ……850W RFバイアス ……0W 基板ステージ温度……−70℃ 次に、昇華性反射防止膜3上にレジスト膜を塗布形成
し、通常のリソグラフィー技術により例えば0.35ミ
クロン径の所望の接続孔形状に対応した開口15を有す
るレジストパターンを形成する。この場合、段差を有す
る下地1に基づく露光光の反射光強度差,光干渉による
定在波効果の差,乱反射の影響等は、昇華性反射防止膜
3により抑えられ、図3に示すように、レジスト開口1
5の径はすべて同一、例えば0.35ミクロンに形成さ
れる。
(Deposition condition of sublimable anti-reflection film 3) S 2 F 2 … 5 SCCM pressure… 1.3 Pa Microwave output 850 W RF bias… 0 W Substrate stage temperature… −70 ° C. Next, a resist film is applied and formed on the sublimable antireflection film 3, and a resist pattern having an opening 15 corresponding to a desired connection hole shape having a diameter of, for example, 0.35 μm is formed by a normal lithography technique. In this case, the difference in the reflected light intensity of the exposure light based on the stepped base 1, the difference in the standing wave effect due to light interference, the influence of irregular reflection, and the like are suppressed by the sublimable antireflection film 3, and as shown in FIG. , Resist opening 1
5 have the same diameter, for example, 0.35 microns.

【0022】次いで、図3に示す被エッチング基板を基
板ステージ温度を室温以下に制御し得る公知の反応性ド
ライエッチング(RIE)装置により、レジストパター
ン4をマスクとして昇華性反応防止膜3及び絶縁膜2を
以下に示す条件で連続的にエッチングした。
Then, the substrate to be etched shown in FIG. 3 is subjected to a known reactive dry etching (RIE) apparatus capable of controlling the substrate stage temperature to room temperature or lower, using the resist pattern 4 as a mask, and a sublimable reaction preventing film 3 and an insulating film. 2 was continuously etched under the following conditions.

【0023】(エッチング条件) S22 …………100SCCM 圧力 ………1.3Pa RFバイアス ……1.0kW 基板ステージ温度……−70℃ 上記エッチング条件は、本出願人が特開平4−8442
7号公報記載の発明として出願したものであり、形状制
御性と、選択比にすぐれたエッチング方法である。この
エッチング条件によって、レジスト開口15底部の昇華
性反射防止膜3はスパッタエッチングされ、絶縁膜2を
連続的にエッチングすることが可能であり、図4に示す
ように複数の接続孔が同時に開口される。
(Etching conditions) S 2 F 2 … 100 SCCM pressure… 1.3 Pa RF bias… 1.0 kW Substrate stage temperature… -70 ° C -8442
No. 7, filed as an invention, and is an etching method excellent in shape controllability and selectivity. Under these etching conditions, the sublimable antireflection film 3 at the bottom of the resist opening 15 is sputter-etched, and the insulating film 2 can be continuously etched. As shown in FIG. 4, a plurality of connection holes are simultaneously opened. You.

【0024】次に、図5に示すように、レジストパター
ン4をレジスト剥離液で剥離する。そして、最後に基板
を減圧下で加熱することにより、昇華性反射防止膜を昇
華除去して図6に示すように、例えば0.35ミクロン
径の所望の接続孔16を複数個有する構造体を得る。
Next, as shown in FIG. 5, the resist pattern 4 is stripped with a resist stripper. Finally, the substrate is heated under reduced pressure to remove the sublimable anti-reflection film by sublimation to form a structure having a plurality of desired connection holes 16 having a diameter of, for example, 0.35 μm as shown in FIG. obtain.

【0025】(実施例2)本実施例は昇華性反射防止膜
として(SN)x(ポリチアジル)を用いた例である。
(Embodiment 2) This embodiment is an example in which (SN) x (polythiazyl) is used as a sublimable antireflection film.

【0026】本実施例も図1〜図6に示す工程断面図に
より説明するが、公知の技術により形成される図1まで
は実施例1と同じであるので重複する説明は割愛する。
Although this embodiment will be described with reference to the process sectional views shown in FIGS. 1 to 6, the description up to FIG. 1, which is formed by a known technique, is the same as that of the first embodiment and will not be repeated.

【0027】次に基板ステージを室温以下に制御しうる
公知の有磁場マイクロ波プラズマ処理装置を用い、以下
に示す成膜条件で例えば200nmの膜厚の(SN)x
(ポリチアジル)を絶縁膜2上に昇華性反射防止膜3と
して堆積し図2に示す構造とした。
Next, using a known magnetic field microwave plasma processing apparatus capable of controlling the substrate stage to room temperature or lower, (SN) x having a thickness of, for example, 200 nm under the following film forming conditions.
(Polythiazyl) was deposited as a sublimable antireflection film 3 on the insulating film 2 to obtain the structure shown in FIG.

【0028】(昇華性反射防止膜3の成膜条件) S22 …………5SCCM N2 …………5SCCM 圧力 ……… 1.3Pa マイクロ波出力 ……850W RFバイアス ……0W 基板ステージ温度……−70℃ 次に、ポリチアジルからなる昇華性反射防止膜3上にレ
ジスト膜を塗布し、通常のリソグラフィ技術により例え
ば0.35ミクロン径の所望の接続孔形状に対応した開
口15を有するレジストパターン4形成する。この場
合、断差を有する下地1に基づく露光光の反射光強度
差、光干渉による定在波効果の差、乱反射の影響等は反
射防止膜3により抑えられ、図3に示すようにレジスト
開口15の径はすべて同一に形成される。
(Deposition condition of sublimable antireflection film 3) S 2 F 2 … 5 SCCM N 2 … 5 SCCM pressure 1.3 Pa Microwave output 850 W RF bias 0 W Substrate Stage temperature: -70 ° C. Next, a resist film is applied on the sublimable antireflection film 3 made of polythiazyl, and an opening 15 corresponding to a desired connection hole shape having a diameter of, for example, 0.35 μm is formed by a normal lithography technique. Is formed. In this case, the difference in the reflected light intensity of the exposure light based on the base 1 having the difference, the difference in the standing wave effect due to the light interference, the influence of the irregular reflection, and the like are suppressed by the antireflection film 3, and the resist opening All 15 have the same diameter.

【0029】次いで、図3に示す被エッチング基板を基
板ステージ温度を室温以下に制御しうる公知の反応性ド
ライエッチング(RIE)装置により、レジストパター
ン4をマスクに昇華性反応防止膜3および絶縁膜2を次
に示す条件で連続的にエッチングした。
Then, the substrate to be etched shown in FIG. 3 is subjected to a known reactive dry etching (RIE) apparatus capable of controlling the substrate stage temperature to room temperature or lower, using the resist pattern 4 as a mask, and the sublimable reaction preventing film 3 and the insulating film. 2 was continuously etched under the following conditions.

【0030】(エッチング条件) S22 …………100SCCM 圧力 ……… 1.3Pa RFバイアス ……1.0kW 基板ステージ温度……−70℃ 上記エッチング条件によって、レジスト開口15底部の
昇華性反応防止膜3はスパッタエッチングされ、絶縁膜
2を連続的にエッチングすることが可能であり、図4に
示すように複数の接続孔が同時に開口される。
(Etching condition) S 2 F 2 … 100 SCCM pressure… 1.3 Pa RF bias… 1.0 kW Substrate stage temperature… −70 ° C. Sublimation at the bottom of resist opening 15 under the above etching conditions The reaction preventing film 3 is sputter-etched, so that the insulating film 2 can be continuously etched, and a plurality of connection holes are simultaneously opened as shown in FIG.

【0031】なお、本エッチング条件においては、絶縁
膜のエッチングにともないエッチングガス中のイオウは
絶縁中の酸素と化合してSO,SO2の形で除去され
る。従って接続孔エッチングが終了して電極・配線13
や基板10が露出した段階においてはSOやSO2の生
成は急減する。すなわち発光スペクトル中、SOに基づ
く316nmおよび327nm付近のピーク、またはS
2に基づく300nm付近のピークをモニタすること
により、エッチングの終点検出が可能である。
Under the present etching conditions, sulfur in the etching gas is combined with oxygen in the insulating film and removed in the form of SO and SO 2 as the insulating film is etched. Therefore, the contact hole etching is completed and the electrode / wiring 13
At the stage where the substrate 10 is exposed, the generation of SO and SO 2 is sharply reduced. That is, in the emission spectrum, peaks around 316 nm and 327 nm based on SO or S
By monitoring the peak around 300 nm based on O 2 , the end point of the etching can be detected.

【0032】次に、レジストパターン4をレジスト剥離
液で剥離する(図5)。最後に基板を減圧下で150℃
で加熱することにより、昇華性反射防止膜3を昇華除去
して図6に示すように例えば0.35ミクロン径の所望
の接続孔開口16を複数個有する構造体を得る。大気圧
下で加熱除去することも可能であるが、この場合は加熱
温度約208℃で急速に分解除去される。
Next, the resist pattern 4 is stripped with a resist stripper (FIG. 5). Finally, the substrate is heated to 150 ° C under reduced pressure.
Then, the sublimable anti-reflection film 3 is removed by sublimation to obtain a structure having a plurality of desired connection hole openings 16 having a diameter of, for example, 0.35 μm as shown in FIG. It is also possible to remove by heating under atmospheric pressure, but in this case, it is rapidly decomposed and removed at a heating temperature of about 208 ° C.

【0033】以上、2つの実施例にもとづき本発明を説
明したが、本発明はこれらの実施例に限定されるもので
はなく、各種の段差下地、各種の材料および条件等の変
更が可能である。
Although the present invention has been described based on the two embodiments, the present invention is not limited to these embodiments, and various steps can be made, and various materials and conditions can be changed. .

【0034】例えば上記実施例では昇華性反射防止膜と
してイオウ、ポリチアジルで形成したが、レジストスピ
ンコーティング時にレジスト塗布液中の溶剤と相溶性の
ない他の昇華性材料も考えられる。
For example, in the above embodiment, the sublimable anti-reflection film is formed of sulfur or polythiazyl, but other sublimable materials which are not compatible with the solvent in the resist coating solution during resist spin coating may be considered.

【0035】上記実施例では昇華性反射防止膜の形成方
法として有磁場マイクロ波プラズマ処理装置を用いた
が、放電電離条件を満たす他の装置、例えばRIE装置
等も使用可能である。この場合は、アノードカップリン
グ方式とした方が絶縁膜に損傷を与えることが無い。
In the above-described embodiment, a magnetic field microwave plasma processing apparatus was used as a method of forming the sublimable antireflection film. However, another apparatus that satisfies discharge ionization conditions, such as an RIE apparatus, can be used. In this case, the anode coupling method does not damage the insulating film.

【0036】また上記実施例では放電解離条件下で遊離
のイオウを生成しうるガスとしてS22を例示したが、
他のS/X比(Xはハロゲン原子を表す)の大きなハロ
ゲン化イオウガス、例えばSF2,SF4,S210,S3
Cl2,S2Cl2,SCl2,S3Br2,S2Br2,SB
2から選ばれるガスや、H2Sガスを単独または混合し
て用いることも可能である。但しフッ化イオウガスとし
て一般的なSF6はS/X比が小さく、遊離のイオウは
生成しにくく本発明の目的には不向きである。これらS
/X比の大きなハロゲン化イオウガスに、さらにH2
のH系ガスを添加しハロゲンラジカルX*を捕足し、見
掛け上のS/X比をさらに大きくすることも遊離のイオ
ウの生成には有効である。
In the above embodiment, S 2 F 2 is exemplified as a gas capable of producing free sulfur under discharge dissociation conditions.
Other halogenated sulfur gas having a large S / X ratio (X represents a halogen atom), for example, SF 2 , SF 4 , S 2 F 10 , S 3
Cl 2 , S 2 Cl 2 , SCl 2 , S 3 Br 2 , S 2 Br 2 , SB
It is also possible to use a gas selected from r 2 or H 2 S gas alone or as a mixture. However, SF 6, which is a common sulfur fluoride gas, has a small S / X ratio and hardly produces free sulfur, which is not suitable for the purpose of the present invention. These S
An H-based gas such as H 2 is further added to a halogenated sulfur gas having a large / X ratio to capture halogen radicals X *, and further increasing the apparent S / X ratio is effective in generating free sulfur. It is.

【0037】また上記実施例ではレジスト開口形成後の
エッチングに被処理基板温度を−70℃に冷却する低温
エッチング技術を用いたが、昇華性反射防止膜の昇華温
度未満の温度を用いる他のエッチング条件の採用も勿論
可能である。
In the above embodiment, the low-temperature etching technique for cooling the substrate to be processed to -70 ° C. is used for the etching after the formation of the resist opening. It is of course possible to adopt conditions.

【0038】さらにまた、エッチング終了後レジストを
剥離した後に昇華性反応防止膜を昇華除去したが、レジ
スト剥離をせずエッチング終了後直ちに昇華除去するこ
とも考えられる。すなわち、レジストが存在したまま昇
華性反応防止膜を昇華除去すれば、レジストはリフトオ
フされる。この際、除去されたレジストが被処理基板に
再付着しパーティクル汚染の懸念があるが、この場合は
公知のメガソニック洗浄,ジェット流洗浄,ブラシ洗浄
(スクラブ洗浄)等によりウェット洗浄すればよい。
Furthermore, the sublimation-reaction preventing film is removed by sublimation after the resist is removed after the completion of the etching. However, it is conceivable that the sublimation-removal film is removed immediately after the completion of etching without removing the resist. That is, if the sublimable reaction preventing film is sublimated and removed while the resist is present, the resist is lifted off. At this time, there is a concern that the removed resist adheres to the substrate to be processed and particles are contaminated. In this case, wet cleaning may be performed by known megasonic cleaning, jet flow cleaning, brush cleaning (scrub cleaning), or the like.

【0039】[0039]

【発明の効果】段差を有する下地上の絶縁膜に複数個の
接続孔を同時に開口するにあたり、絶縁膜上にイオウ、
ポリチアジル等の昇華性反射防止膜を用いることによ
り、絶縁膜の厚さの違い、および下地の反射率の違いに
よる露光光の反射光強度差、光干渉による定在波効果の
差、さらにまた段差による露光光の乱反射に基づくレジ
スト開口径の不均一が回避される。
According to the present invention, when a plurality of connection holes are simultaneously opened in an insulating film on a base having a step, sulfur,
By using a sublimable anti-reflection coating such as polythiazyl, the difference in the thickness of the insulating film, the difference in the reflected light intensity of the exposure light due to the difference in the reflectance of the base, the difference in the standing wave effect due to light interference, and the step difference The unevenness of the resist opening diameter due to the irregular reflection of the exposure light due to the above can be avoided.

【0040】昇華性反射防止膜は放電解離条件下で遊離
のイオウを生成しうるガスおよびこれに窒素を加えたガ
スから気相堆積されるので、コンフォーマルに形成さ
れ、従来のARLのごとき厚さむらが発生しないので、
反射防止の効果に変動をきたす事がない。
Since the sublimable anti-reflection film is vapor-phase deposited from a gas capable of producing free sulfur under discharge dissociation conditions and a gas obtained by adding nitrogen thereto, it is formed conformally and has a thickness such as that of a conventional ARL. Because there is no unevenness,
There is no change in the anti-reflection effect.

【0041】また昇華性反射防止膜はエッチング終了後
は減圧下で加熱することにより容易に除去でき、除去後
は汚染源となる不純物を残さないクリーンなプロセスで
ある。
After the etching, the sublimable antireflection film can be easily removed by heating under reduced pressure, and after the removal, it is a clean process that does not leave impurities serving as a contamination source.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例を説明する工程断面図。FIG. 1 is a process cross-sectional view illustrating an embodiment of the present invention.

【図2】本発明の実施例を説明する工程断面図。FIG. 2 is a process sectional view illustrating an example of the present invention.

【図3】本発明の実施例を説明する工程断面図。FIG. 3 is a process cross-sectional view illustrating an example of the present invention.

【図4】本発明の実施例を説明する工程断面図。FIG. 4 is a process cross-sectional view illustrating an example of the present invention.

【図5】本発明の実施例を説明する工程断面図。FIG. 5 is a process cross-sectional view illustrating an example of the present invention.

【図6】本発明の実施例を説明する工程断面図。FIG. 6 is a process cross-sectional view illustrating an example of the present invention.

【図7】(a)及び(b)は従来の工程を示す工程断面
図。
FIGS. 7A and 7B are process cross-sectional views showing a conventional process.

【符号の説明】[Explanation of symbols]

1…下地 2…絶縁膜 3…昇華性反射防止膜 4…レジストパターン 10…基板 11…ゲート酸化膜 12…素子分離領域 13…電極・配線 14…段差 14a…段差凸部 14b…段差凹部 15…レジスト開口 16…接続孔 DESCRIPTION OF SYMBOLS 1 ... Underground 2 ... Insulating film 3 ... Sublimation anti-reflection film 4 ... Resist pattern 10 ... Substrate 11 ... Gate oxide film 12 ... Element isolation region 13 ... Electrode / wiring 14 ... Step 14a ... Step projection 14b ... Step depression 15 ... Resist opening 16: Connection hole

Claims (9)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 レジスト膜をパターニングする工程に用
いるため、該レジスト膜の下層に形成する反射防止膜で
あって、該反射防止膜がイオウ系の昇華性材料よりなる
ことを特徴とする昇華性反射防止膜。
1. An anti-reflection film formed under a resist film for use in a step of patterning a resist film, wherein the anti-reflection film is made of a sulfur-based sublimable material. Anti-reflection film.
【請求項2】 前記反射防止膜がイオウでなる請求項1
記載の昇華性反射防止膜。
2. The method according to claim 1, wherein said antireflection film is made of sulfur.
The sublimable antireflection film according to the above.
【請求項3】 前記反射防止膜がポリチアジルでなる請
求項1記載の昇華性反射防止膜。
3. The sublimable antireflection film according to claim 1, wherein said antireflection film is made of polythiazyl.
【請求項4】 レジスト膜をパターニングする工程に用
いるため、該レジスト膜の下層に形成する反射防止膜の
形成方法であって、該反射防止膜が放電電離条件下で遊
離のイオウを生成し得るガスを少なくとも含むガスによ
り、被形成基板を室温以下に制御しながら形成すること
を特徴とする昇華性反射防止膜の形成方法。
4. A method for forming an anti-reflection film formed under a resist film for use in a step of patterning a resist film, wherein the anti-reflection film can generate free sulfur under discharge ionization conditions. A method for forming a sublimable anti-reflection film, comprising forming a substrate to be formed with a gas containing at least a gas while controlling the temperature at room temperature or lower.
【請求項5】 前記放電電離条件下で遊離のイオウを生
成し得るガスは、S22,SF2,SF4,S210,S3
Cl2,S2Cl2,SCl2,S3Br2,S2Br2,SB
2,H2Sから選ばれるガスである請求項4記載の昇華
性反射防止膜の形成方法。
5. The gas capable of producing free sulfur under the discharge ionization conditions is S 2 F 2 , SF 2 , SF 4 , S 2 F 10 , S 3
Cl 2 , S 2 Cl 2 , SCl 2 , S 3 Br 2 , S 2 Br 2 , SB
r 2, H 2 formation method of sublimation antireflection film according to claim 4, wherein a gas selected from S.
【請求項6】 レジスト膜をパターニングする工程に用
いるため、該レジスト膜の下層に形成する反射防止膜の
形成方法であって、該反射防止膜が放電電離条件下で遊
離のイオウを生成し得るガスと窒素とを少なくとも含む
ガスにより、被形成基板を室温以下に制御しながら形成
することを特徴とする昇華性反射防止膜の形成方法。
6. A method for forming an antireflection film formed under a resist film for use in a step of patterning a resist film, wherein the antireflection film can generate free sulfur under discharge ionization conditions. A method for forming a sublimable antireflection film, comprising forming a substrate to be formed with a gas containing at least a gas and nitrogen while controlling the temperature to room temperature or lower.
【請求項7】 前記放電電離条件下で遊離のイオウを生
成し得るガスは、S22,SF2,SF4,S210,S3
Cl2,S2Cl2,SCl2,S3Br2,S2Br2,SB
2,H2Sから選ばれるガスである請求項6記載の昇華
性反射防止膜の形成方法。
7. The gas capable of producing free sulfur under the discharge ionization conditions is S 2 F 2 , SF 2 , SF 4 , S 2 F 10 , S 3
Cl 2 , S 2 Cl 2 , SCl 2 , S 3 Br 2 , S 2 Br 2 , SB
r 2, H 2 formation method of sublimation antireflection film according to claim 6, wherein a gas selected from S.
【請求項8】 段差を有する下地上の絶縁膜に複数個の
接続孔を同時に開口するためのレジストパターンを形成
する工程を含む半導体装置の製造方法において、該絶縁
膜上に昇華性無機反射防止膜とレジスト膜を順次形成
し、その後該レジスト膜をパターニングすることを特徴
とする半導体装置の製造方法。
8. A method for manufacturing a semiconductor device, comprising a step of forming a resist pattern for simultaneously opening a plurality of connection holes in an insulating film on a base having a step, wherein a sublimable inorganic antireflection is formed on the insulating film. A method for manufacturing a semiconductor device, comprising sequentially forming a film and a resist film, and thereafter patterning the resist film.
【請求項9】 段差を有する下地上の絶縁膜に複数個の
接続孔を同時に開口するためのレジストパターンを形成
する工程を含む半導体装置の製造方法において、 該段
差を有する下地を室温以下に制御しながら該絶縁膜上に
昇華性反射防止膜を形成する工程と、 該昇華性反射防止膜上にレジスト膜を形成する工程と、 該レジスト膜をパターニングして複数個の接続孔に対応
する所望の開口を有するレジストパターンを形成する工
程と、 該レジストパターンをマスクとして昇華性反射防止膜と
絶縁膜を連続的にエッチングして複数個の接続孔を同時
に開口する工程と、 該レジストパターンを剥離する工程と、 前記段差を有する下地を減圧下で加熱することにより、
前記昇華性反射防止膜を昇華除去する工程とを有するこ
とを特徴とする半導体装置の製造方法。
9. A method for manufacturing a semiconductor device, comprising a step of forming a resist pattern for simultaneously opening a plurality of connection holes in an insulating film on a base having a step, wherein the base having the step is controlled to room temperature or lower. Forming a sublimable anti-reflection film on the insulating film, forming a resist film on the sublimable anti-reflection film, and patterning the resist film to correspond to a plurality of connection holes. Forming a resist pattern having an opening of the following; a step of continuously etching the sublimable antireflection film and the insulating film using the resist pattern as a mask to simultaneously open a plurality of connection holes; removing the resist pattern And heating the base having the steps under reduced pressure,
Sublimating and removing the sublimable anti-reflection film.
JP33774392A 1992-12-18 1992-12-18 Sublimable antireflection film, method of forming the same, and method of manufacturing semiconductor device using the same Expired - Fee Related JP3277395B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33774392A JP3277395B2 (en) 1992-12-18 1992-12-18 Sublimable antireflection film, method of forming the same, and method of manufacturing semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33774392A JP3277395B2 (en) 1992-12-18 1992-12-18 Sublimable antireflection film, method of forming the same, and method of manufacturing semiconductor device using the same

Publications (2)

Publication Number Publication Date
JPH06188186A JPH06188186A (en) 1994-07-08
JP3277395B2 true JP3277395B2 (en) 2002-04-22

Family

ID=18311545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33774392A Expired - Fee Related JP3277395B2 (en) 1992-12-18 1992-12-18 Sublimable antireflection film, method of forming the same, and method of manufacturing semiconductor device using the same

Country Status (1)

Country Link
JP (1) JP3277395B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3515830B2 (en) * 1994-07-14 2004-04-05 富士写真フイルム株式会社 Method of manufacturing ink jet recording head chip, method of manufacturing ink jet recording head, and recording apparatus
KR100317581B1 (en) * 1998-09-23 2002-04-24 박종섭 How to Create Nested Marks Using a Frame-in-Frame Mesa Structure Mask
JP4833005B2 (en) * 2006-09-11 2011-12-07 大日本スクリーン製造株式会社 Substrate processing apparatus and substrate processing method

Also Published As

Publication number Publication date
JPH06188186A (en) 1994-07-08

Similar Documents

Publication Publication Date Title
US6130166A (en) Alternative plasma chemistry for enhanced photoresist removal
US20020192976A1 (en) Self-aligned PECVD etch mask
JPH08153710A (en) Manufacturing method for semiconductor device
US6399286B1 (en) Method of fabricating reduced critical dimension for conductive line and space
JPH1168095A (en) Method for manufacturing semiconductor device
KR100270249B1 (en) Method of dry etching for patterning refractory metal layer improved in etching rate, anisotropy and selectivity to silicon oxide
JP3277395B2 (en) Sublimable antireflection film, method of forming the same, and method of manufacturing semiconductor device using the same
JP2004517470A (en) Method for removing etching residue generated in via formation step
KR100283858B1 (en) Superconducting Device Manufacturing Method
JPH11214356A (en) Dry etching method of silicon board
JPH11111695A (en) Method of forming platinum thin film pattern and method of manufacturing semiconductor device
JPH09270464A (en) Method of producing minute aerial wiring
JPH01100946A (en) Manufacture of semiconductor device
KR100456991B1 (en) Method of manufacturing a semiconductor device
JP2001257156A (en) Method of manufacturing semiconductor device
JPH10209117A (en) Flattening method by dry etching
JPS59167021A (en) Manufacture of semiconductor device
JPH08236506A (en) Manufacture of semiconductor device
JPH08222551A (en) Plasma etching of silicon oxide based material layer
US6537907B1 (en) Self sidewall aluminum fluoride, (SSWAF), protection
JPH0423322A (en) Manufacturing method of semiconductor device
KR100264237B1 (en) Method of forming hole
KR100205095B1 (en) Bit line formation method of semiconductor device
KR100332647B1 (en) Method of forming a contact hole in a semiconductor device
KR100575078B1 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees