[go: up one dir, main page]

JP3264103B2 - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JP3264103B2
JP3264103B2 JP15821994A JP15821994A JP3264103B2 JP 3264103 B2 JP3264103 B2 JP 3264103B2 JP 15821994 A JP15821994 A JP 15821994A JP 15821994 A JP15821994 A JP 15821994A JP 3264103 B2 JP3264103 B2 JP 3264103B2
Authority
JP
Japan
Prior art keywords
input
semiconductor chip
side connection
connection
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15821994A
Other languages
English (en)
Other versions
JPH086058A (ja
Inventor
政光 岸上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP15821994A priority Critical patent/JP3264103B2/ja
Publication of JPH086058A publication Critical patent/JPH086058A/ja
Application granted granted Critical
Publication of JP3264103B2 publication Critical patent/JP3264103B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は液晶表示装置に関す
る。
【0002】
【従来の技術】図4(A)は従来の液晶表示装置の一例
を示したものであり、図4(B)はその配線構造を示し
たものである。この液晶表示装置では、液晶表示パネル
1、3つの半導体チップ2〜4、フレキシブル配線基板
5、図示しない制御回路用回路基板等を備えている。こ
のうち液晶表示パネル1は、相対向する面にそれぞれ図
示しない表示電極が設けられた2枚の透明基板6、7の
間に図示しない液晶が封入されたものからなっている。
下側の透明基板7の下辺および右辺は上側の透明基板6
のそれぞれ対応する下辺および右辺から突出されてい
る。下側の透明基板7の下辺側の突出部の上面には、鎖
線で示す2つの半導体チップ搭載エリア8、9が設けら
れ、半導体チップ搭載エリア8、9の各上端部にそれぞ
れ複数本の出力側接続用配線10、11が設けられ、半
導体チップ搭載エリア8、9の各下端部にそれぞれ複数
本の入力側接続用配線12、13が設けられている。出
力側接続用配線10、11の各一端部は下側の表示電極
の駆動素子に接続され、各他端部は半導体チップ搭載エ
リア8、9内に突出されている。入力側接続用配線1
2、13の各一端部は半導体チップ搭載エリア8、9内
に突出され、各他端部は下側の透明基板7の下端部に配
置されている。また、下側の透明基板7の右辺側の突出
部の上面には、鎖線で示す1つの半導体チップ搭載エリ
ア14が設けられ、半導体チップ搭載エリア14の左端
部に複数本の出力側接続用配線15が設けられ、半導体
チップ搭載エリア14の右端部に複数本の入力側接続用
配線16が設けられ、所定の箇所に1本のコモン電極側
接続用配線17が設けられている。出力側接続用配線1
5の各一端部は下側の表示電極の駆動素子に接続され、
各他端部は半導体チップ搭載エリア14内に突出されて
いる。入力側接続用配線16の各一端部は半導体チップ
搭載エリア14内に突出され、各他端部は下側の透明基
板7の右端部に配置されている。コモン電極側接続用配
線17の一端部はクロス材18を介して上側の表示電極
と接続され、他端部は下側の透明基板7の右端部に配置
されている。
【0003】半導体チップ2〜4の下面には、図5に示
すように、上辺のすぐ内側に複数の出力側接続電極(バ
ンプ電極)19が設けられ、下辺のすぐ内側に複数の入
力側接続電極(バンプ電極)20が設けられている。そ
して、このうち所定の2つの半導体チップ2、3は下側
の透明基板7の下辺側の突出部の上面の各半導体チップ
搭載エリア8、9にそれぞれ搭載されている。この場
合、各入力側接続電極20および各出力側接続電極19
が異方導電性接着剤等を介して各半導体チップ搭載エリ
ア8、9内の各入力側接続用配線12、13および各出
力側接続用配線10、11とそれぞれ導電接続されてい
る。また、同様にして、残りの1つの半導体チップ4は
下側の透明基板7の右辺側の突出部の上面の半導体チッ
プ搭載エリア14に搭載されている。
【0004】フレキシブル配線基板5はほぼL字状であ
って、その一端側5aの下面には下側の透明基板7の下
辺側の突出部の上面に設けられた各入力側接続用配線1
2、13に対応する2組の接続用配線21、22が設け
られ、その他端側5bの下面には下側の透明基板7の右
辺側の突出部の上面に設けられた入力側接続用配線16
およびコモン電極側接続用配線17に対応する接続用配
線23、24が設けられた構造となっている。この場
合、フレキシブル配線基板5の一端側5aは、1群のス
ルーホール導通部25を介して接続用配線21が両面配
線され、別の1群のスルーホール導通部26を介して2
組の接続用配線21、22が共通配線として導電接続さ
れている。そして、フレキシブル配線基板5の一端側5
aの各接続用配線21、22および他端側5bの各接続
用配線23、24が異方導電性接着剤等の接続部材を介
して対応する各接続用配線12、13および各接続用配
線16、17と導電接続され、フレキシブル配線基板5
の所定の箇所が制御回路用回路基板の所定の箇所と導電
接続されている。
【0005】
【発明が解決しようとする課題】しかしながら、従来の
このような液晶表示装置では、接続用配線21〜24を
備えたほぼL字状のフレキシブル配線基板5を液晶表示
パネル1の各半導体チップ2〜4にそれぞれ導電接続し
ているので、フレキシブル配線基板5の占有面積が大き
くなって大型化するという問題があった。また、2つの
半導体チップ2、3に対する接続用配線21、22を共
通配線として導電接続する関係から、フレキシブル配線
基板5がスルーホール導通部25、26を介した両面配
線構造となるので、フレキシブル配線基板5の構造が複
雑でコスト高になるという問題があった。このようなこ
とは、半導体チップ2、3の数が多くなればなるほど、
顕著である。この発明の目的は、小型化することができ
るとともに、フレキシブル配線基板の構造を単純化する
ことができる液晶表示装置を提供することにある。
【0006】
【課題を解決するための手段】請求項1記載の発明は、
相対向する面に表示電極が形成された2枚の基板のうち
少なくとも一方の基板が他方の基板の少なくとも一辺か
ら突出されて突出部が形成され、この突出部の一面に前
記他方の基板の少なくとも一辺に沿って複数の半導体チ
ップ搭載エリアが設けられ、前記各半導体チップ搭載エ
リアに長方形状の半導体チップが搭載されてなる液晶表
示装置において、前記半導体チップに、該半導体チップ
の一長辺に沿って配列された複数の出力側接続電極と、
他の三辺に沿って配列された第1の入力側接続電極およ
び少なくとも相対応する一組からなる第2の入力側接続
電極と、少なくとも前記相対応する一組の第2の入力側
接続電極同士を相互に接続する配線を設け、 前記一方の
基板の突出部の一面に、前記表示電極の一つに接続され
且つ前記半導体チップの出力側接続電極に接続される出
力側接続配線と、前記各半導体チップ搭載エリアにわた
って連続して設けられ、前記第1の入力側電極を接続す
る第1の入力側接続配線および前記第2の入力側接続電
極を接続する第2の入力側接続配線を互いに交差させず
に、且つ、少なくとも前記第1の入力側接続配線は前記
半導体チップ搭載エリア内をその長手方向の全領域を通
過させて設け、前記第1の入力側接続用配線および前記
第2の入力側接続配線の各一端部を前記突出部の一面の
一箇所にまとめて配置したものである。請求項2記載の
発明は、前記第1の入力側接続電極を信号入力側電極と
し、前記第2の入力側接続電極を電源信号入力側電極と
したものである。
【0007】
【作用】請求項1記載の発明によれば、突出部の一面
に、前記各半導体チップ搭載エリアにわたって連続して
設けられ、前記第1の入力側電極を接続する第1の入力
側接続配線および第2の入力側接続電極を接続する第2
の入力側接続配線を互いに交差させずに、且つ、少なく
とも前記第1の入力側接続配線は前記半導体チップ搭載
エリア内をその長手方向の全領域を通過させて設け、前
記第1の入力側接続用配線および前記第2の入力側接続
配線の各一端部を前記突出部の一面の一箇所にまとめて
配置したので、両面に接続用配線を備えたフレキシブル
配線基板を複数の半導体チップに導電接続する場合と比
較して、小型化することができフレキシブル配線基板
の構造を単純化することができるうえ、第1の入力側接
続配線は前記半導体チップ搭載エリア内をその長手方向
の全領域を通過させて設けたので、一方の基板の突出部
の幅を狭くすることができ、さらに、半導体チップの第
2の入力側接続電極を突出部の一面に設けた第2の入力
側接続配線と半導体チップ内の配線により接続したの
で、配線抵抗を低くすることができる。
【0008】
【実施例】図1はこの発明による液晶表示装置の一実施
例を示したものであり、図2(A)および(B)はその
配線構造を示したものである。これらの図において、図
4(A)および(B)と同一名称部分には同一の符号を
付し、その説明を適宜省略する。この液晶表示装置の下
側の透明基板7の下辺側の突出部の上面には、従来と同
様に半導体チップ搭載エリア8、9が設けられている。
この半導体チップ搭載エリア8、9には、従来の半導体
チップ2、3の代わりに半導体チップ31、32が搭載
される。この半導体チップ31、32の下面には、図3
(A)に示すように、上辺のすぐ内側に複数の出力側接
続電極33が設けられ、右辺のすぐ内側に4つの信号入
力側接続電極34aが設けられ、下辺のすぐ内側の2箇
所に4つの電源入力側接続電極34b、34cがそれぞ
れ設けられている。この場合、左側の電源入力側接続電
極34bと互いに対応する右側の電源入力側接続電極3
4cとがチップ内部で結線されている。また、下側の透
明基板7の右辺側の突出部の上面にも、従来と同様に半
導体チップ搭載エリア14が設けられている。この半導
体チップ搭載エリア14には、従来の半導体チップ4の
代わりに半導体チップ35が搭載される。この半導体チ
ップ35の下面には、図3(B)に示すように、上辺の
すぐ内側に複数の出力側接続電極33が設けられ、左辺
のすぐ内側に4つの信号入力側接続電極34aが設けら
れ、下辺のすぐ内側の2箇所に4つの電源入力側接続電
極34b、34cがそれぞれ設けられている。この場合
も、左側の電源入力側接続電極34bと互いに対応する
右側の電源入力側接続電極34cとがチップ内部で結線
されている。
【0009】下側の透明基板7の下辺側の突出部の上面
には、従来の入力側接続用配線12、13の代わりに互
いに交差しない4本の信号入力側接続用配線36および
4本の電源入力側接続用配線37が設けられている。4
本の信号入力側接続用配線36は、左側の半導体チップ
搭載エリア8に搭載される半導体チップ31と右側の半
導体チップ搭載エリア9に搭載される半導体チップ32
との互いに対応する信号入力側接続電極34a、34a
同士をそれぞれ接続し、両半導体チップ搭載エリア8、
9にわたって連続して設けられ、各右端部が下側の透明
基板7の突出部の右端部にまとめて配置されている。4
本の電源入力側接続用配線37は、左側の半導体チップ
搭載エリア8に搭載される半導体チップ31と右側の半
導体チップ搭載エリア9に搭載される半導体チップ32
との互いに対応する電源入力側接続電極34c、34b
同士をそれぞれ接続するとともに、右側の半導体チップ
搭載エリア9に搭載される半導体チップ32の互いに対
応する両電源入力側接続電極34b、34c同士をそれ
ぞれ接続し、各半導体チップ搭載エリア8、9にわたっ
て連続して設けられ、各右端部が下側の透明基板7の突
出部の右端部にまとめて配置されている。また、下側の
透明基板7の右辺側の突出部の上面には、従来の入力側
接続用配線16の代わりに互いに交差しない4本の信号
入力側接続用配線38および4本の電源入力側接続用配
線39が設けられている。4本の信号入力側接続用配線
38は、各上端部が半導体チップ搭載エリア14に搭載
される半導体チップ35の信号入力側接続電極34aに
接続され、各下端部が下側の透明基板7の突出部の右端
部にまとめて配置されている。4本の電源入力側接続用
配線39は、各上端部が半導体チップ搭載エリア14に
搭載される半導体チップ35の電源入力側接続電極34
bに接続され、各下端部が下側の透明基板7の突出部の
右端部にまとめて配置されている。なお、図2(A)お
よび(B)では、半導体チップ31、32、35の各接
続電極33、34a〜34cが黒丸で示されている。
【0010】そして、所定の2つの半導体チップ31、
32は下側の透明基板7の下辺側の突出部に設けられた
2つの半導体チップ搭載エリア8、9にそれぞれ搭載さ
れる。この場合、半導体チップ31、32の各信号入力
側接続電極34aは、異方導電性接着剤等の接続部材を
介して半導体チップ搭載エリア8、9の相対応する信号
入力側接続用配線36にそれぞれ導電接続され、各電源
入力側接続電極34b、34cは、異方導電性接着剤等
の接続部材を介して半導体チップ搭載エリア8、9の相
対応する電源入力側接続用配線37にそれぞれ導電接続
され、各出力側接続電極33は、従来と同様に、異方導
電性接着剤等の接続部材を介して半導体チップ搭載エリ
ア8、9の相対応する出力側接続用配線10、11にそ
れぞれ導電接続される。また、残りの1つの半導体チッ
プ4も同様にして所定の1つの半導体チップ搭載エリア
14に搭載される。
【0011】このように、この液晶表示装置では、各半
導体チップ搭載エリア8、9に搭載される各半導体チッ
プ31、32の相対応する入力側接続電極34a〜34
c同士を導電接続する互いに交差しない複数本の接続用
配線36、37を各半導体チップ搭載エリア8、9にわ
たって連続して設け、接続用配線36、37の各一端部
を下側の透明基板7の突出部の一面の右端部にまとめて
配置したので、図4に示すような従来の両面に接続用配
線21を備えたフレキシブル配線基板5を複数の半導体
チップ2、3に導電接続する場合と比較して、小型化す
ることができるとともに、フレキシブル配線基板5の構
造を単純化することができる。また、複数の信号入力側
接続用配線36が右側の半導体チップ搭載エリア9内を
通過するので、その分下側の透明基板7の下辺側の突出
部の幅を狭くすることができ、この結果小型化すること
ができる。また、半導体チップ31、32の互いに対応
する2組の電源入力側接続電極34b、34cがそれぞ
れ対応する電源入力側接続用配線37に導電接続される
ので、電源入力側接続電極34b、34cが2組あって
も配線数を増やすことなく導電接続することができる。
さらに、半導体チップ31、32の互いに対応する2組
の電源入力側接続電極34b、34cがチップ内部で結
線されているので、半導体チップ31、32の互いに対
応する2組の電源入力側接続電極34b、34c間にお
いて、半導体チップ32の結線と電源入力側接続用配線
37とが並列することになり、この結果フレキシブル配
線基板5から遠い左側の半導体チップ搭載エリア8に搭
載される半導体チップ31に対して配線抵抗を低くする
ことができ、また左側の半導体チップ搭載エリア8に搭
載される半導体チップ31の両電源入力側接続電極34
b、34c間を接続する電源入力側接続用配線37を省
略することができる。
【0012】なお、上記実施例では、下側の透明基板7
の下辺側の突出部の上面に2つの半導体チップ31、3
2を搭載し、これら2つの半導体チップ31、32のそ
れぞれ対応する入力側接続電極34a〜34c同士を入
力側接続用配線36、37を介して導電接続する場合に
ついて説明したが、これに限定されるものではなく、例
えば、下側の透明基板7の下辺側の突出部の上面に3つ
の半導体チップ31、32を搭載し、これら3つの半導
体チップ31、32のそれぞれ対応する入力側接続電極
34a〜34c同士を入力側接続用配線36、37を介
して導電接続するようにしてもよい。また、上記実施例
では、半導体チップ31、32、35の下面に1組の信
号入力側接続電極34aを設けた場合について説明した
が、これに限定されず、電源入力側接続電極34b、3
4cと同様に、半導体チップ31、32、35に互いに
対応する2組の信号入力側接続電極34aを設け、2組
の信号入力側接続電極34aをそれぞれ対応する信号入
力側接続用配線36に導電接続し、かつ半導体チップ3
1、32、35の対応する2組の信号入力側接続電極3
4aを互いに内部で結線するようにしてもよい。
【0013】
【発明の効果】以上説明したように、請求項1記載の発
明によれば、突出部の一面に、前記各半導体チップ搭載
エリアにわたって連続して設けられ、前記第1の入力側
電極を接続する第1の入力側接続配線および第2の入力
側接続電極を接続する第2の入力側接続配線を互いに交
差させずに、且つ、少なくとも前記第1の入力側接続配
線は前記半導体チップ搭載エリア内をその長手方向の全
領域を通過させて設け、前記第1の入力側接続用配線お
よび前記第2の入力側接続配線の各一端部を前記突出部
の一面の一箇所にまとめて配置したので、両面に接続用
配線を備えたフレキシブル配線基板を複数の半導体チッ
プに導電接続する場合と比較して、小型化することがで
フレキシブル配線基板の構造を単純化することがで
きるうえ、第1の入力側接続配線は前記半導体チップ搭
載エリア内をその長手方向の全領域を通過させて設けた
ので、一方の基板の突出部の幅を狭くすることができ、
さらに、半導体チップの第2の入力側接続電極を突出部
の一面に設けた第2の入力側接続配線と半導体チップ内
の配線により接続したので、配線抵抗を低くすることが
できる。
【図面の簡単な説明】
【図1】この発明による液晶表示装置の一実施例の平面
図。
【図2】(A)は同液晶表示装置の配線構造の平面図、
(B)はその要部の平面図。
【図3】(A)はこの液晶表示装置で使用される所定の
2つの半導体チップの平面図、(B)は同液晶表示装置
で使用される残りの1つの半導体チップの平面図。
【図4】(A)は従来の液晶表示装置の一例の平面図、
(B)はその配線構造の平面図。
【図5】同液晶表示装置で使用される半導体チップの平
面図。
【符号の説明】
1 液晶表示パネル 5 フレキシブル配線基板 6、7 透明基板 8、9、14 半導体チップ搭載エリア 31、32、35 半導体チップ 34a 信号入力側接続電極 34b、34c 電源入力側接続電極 36、38 信号入力側接続用配線 37、39 電源入力側接続用配線

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 相対向する面に表示電極が形成された
    2枚の基板のうち少なくとも一方の基板が他方の基板の
    少なくとも一辺から突出されて突出部が形成され、この
    突出部の一面に前記他方の基板の少なくとも一辺に沿っ
    て複数の半導体チップ搭載エリアが設けられ、前記各半
    導体チップ搭載エリアに長方形状の半導体チップが搭載
    されてなる液晶表示装置において、前記半導体チップに、該半導体チップの一長辺に沿って
    配列された複数の出力側接続電極と、他の三辺に沿って
    配列された第1の入力側接続電極および少なくとも相対
    応する一組からなる第2の入力側接続電極と、少なくと
    も前記相対応する一組の第2の入力側接続電極同士を相
    互に接続する配線を設け、 前記一方の基板の突出部の一面に、前記表示電極の一つ
    に接続され且つ前記半導体チップの出力側接続電極に接
    続される出力側接続配線と、前記各半導体チップ搭載エ
    リアにわたって連続して設けられ、前記第1の入力側電
    極を接続する第1の入力側接続配線および前記第2の入
    力側接続電極を接続する第2の入力側接続配線を互いに
    交差させずに、且つ、少なくとも前記第1の入力側接続
    配線は前記半導体チップ搭載エリア内をその長手方向の
    全領域を通過させて設け、前記第1の入力側接続用配線
    および前記第2の入力側接続配線 の各一端部を前記突出
    部の一面の一箇所にまとめて配置したことを特徴とする
    液晶表示装置。
  2. 【請求項2】 前記第1の入力側接続電極は、信号入力
    側電極であり、前記第2の入力側接続電極は、電源信号
    入力側電極であることを特徴とする液晶表示装置。
JP15821994A 1994-06-17 1994-06-17 液晶表示装置 Expired - Fee Related JP3264103B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15821994A JP3264103B2 (ja) 1994-06-17 1994-06-17 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15821994A JP3264103B2 (ja) 1994-06-17 1994-06-17 液晶表示装置

Publications (2)

Publication Number Publication Date
JPH086058A JPH086058A (ja) 1996-01-12
JP3264103B2 true JP3264103B2 (ja) 2002-03-11

Family

ID=15666890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15821994A Expired - Fee Related JP3264103B2 (ja) 1994-06-17 1994-06-17 液晶表示装置

Country Status (1)

Country Link
JP (1) JP3264103B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3054135B1 (ja) 1999-02-05 2000-06-19 シャープ株式会社 液晶表示装置
DE60027342T2 (de) 1999-03-26 2007-01-04 Seiko Epson Corp. Flexible gedruckte Leiterplatte, elektrooptische Vorrichtung, und elektronisches Gerät
JP3845551B2 (ja) * 2001-04-19 2006-11-15 セイコーエプソン株式会社 電極駆動装置及び電子機器
JP4255683B2 (ja) 2002-03-25 2009-04-15 シャープ株式会社 ガラス配線基板の接続構造、および表示装置

Also Published As

Publication number Publication date
JPH086058A (ja) 1996-01-12

Similar Documents

Publication Publication Date Title
US5737053A (en) Wire substrate having branch lines perpendicular to the main lines in which the branch lines connect to driving circuits on a display device
CN111384066B (zh) 阵列基板、显示装置
JPH11305681A (ja) 表示装置
JP3264103B2 (ja) 液晶表示装置
JP3580207B2 (ja) 表示装置
JP2002124537A (ja) 半導体チップの接合構造およびその構造を備えた表示装置
JP3406517B2 (ja) 半導体装置
JPH11305250A (ja) 画像表示装置
US5654730A (en) Liquid crystal display device
JPH07254760A (ja) 基板とicユニットとの接続構造
JP3858135B2 (ja) 半導体装置の接合構造
JP3747484B2 (ja) フィルム配線基板およびその接続構造
JP3649050B2 (ja) 半導体装置の接合構造
JP3769979B2 (ja) 表示パネル及びそれを備えた表示装置
JP3778759B2 (ja) 表示装置
JPH07263485A (ja) Icチップおよびそれと基板との接続構造
JP2848379B2 (ja) フレキシブル回路基板および液晶表示装置
JP2572134Y2 (ja) 基板の配線構造
JP3994637B2 (ja) 液晶表示装置
JP3113669B2 (ja) 液晶表示装置
JPH11297759A (ja) 半導体チップの実装構造および液晶表示装置
JPH1152406A (ja) 液晶表示装置
JP2655342B2 (ja) 平面表示パネル用配線板
JPH07254629A (ja) Icチップおよびこのicチップとの接続構造
JP4135478B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071228

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081228

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081228

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091228

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111228

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111228

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131228

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees