[go: up one dir, main page]

JP3250673B2 - 半導体素子基体とその作製方法 - Google Patents

半導体素子基体とその作製方法

Info

Publication number
JP3250673B2
JP3250673B2 JP04630792A JP4630792A JP3250673B2 JP 3250673 B2 JP3250673 B2 JP 3250673B2 JP 04630792 A JP04630792 A JP 04630792A JP 4630792 A JP4630792 A JP 4630792A JP 3250673 B2 JP3250673 B2 JP 3250673B2
Authority
JP
Japan
Prior art keywords
porous
layer
substrate
amorphous
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04630792A
Other languages
English (en)
Other versions
JPH05275329A (ja
Inventor
清文 坂口
彰志 西田
隆夫 米原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP04630792A priority Critical patent/JP3250673B2/ja
Priority to DE69333294T priority patent/DE69333294T2/de
Priority to EP93101416A priority patent/EP0553855B1/en
Publication of JPH05275329A publication Critical patent/JPH05275329A/ja
Priority to US08/369,325 priority patent/US5492859A/en
Application granted granted Critical
Publication of JP3250673B2 publication Critical patent/JP3250673B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、大規模集積回路等に広
汎に利用でき、絶縁物上に単結晶を成長させて成る半導
体素子基体とその作製方法に関するものである。
【０００２】
【従来の技術】絶縁物上に単結晶Ｓｉ半導体層を形成す
る半導体素子基体の作製手法は、シリコン・オン・イン
シュレーター（ＳＯＩ）技術として知られると共に、該
ＳＯＩ技術はデバイス作成に広汎に利用され、バルクＳ
ｉ基板作製の場合には見られない多くの優位性を有す
る。すなわち、ＳＯＩ技術を利用することで、１．誘電
体分離が容易で高集積化が可能、２．対放射線耐性に優
れている、３．浮遊容量が低減され高速化が可能、４．
ウェル工程が省略できる、５．ラッチアップを防止でき
る、６．薄膜化による完全空乏型電界効果トランジスタ
が可能、等の優位点が挙げられる。
【０００３】上記ＳＯＩ技術については、例えば以下の
文献に記載されている。
【０００４】Special Issue: "Single-crystal silicon
on non-single-crystal insulators"; edited by G.W.
Cullen, Journal of Crystal Growth, Volume 63, No
3, pp429〜590 (1983).一方、上記ＳＯＩ技術の前身の
技術として、単結晶サファイア基板上に、ＳｉをＣＶＤ
（化学気相法）で、ヘテロエピタキシーさせて形成する
ＳＯＳ（シリコン・オン・サファイア）技術が知られて
いるが、該ＳＯＳ技術は、Ｓｉ層と下地サファイア基板
界面の格子不整合による大量の結晶欠陥の生成、サファ
イア基板からのアルミニュームのＳｉ層への混入等の不
具合があると共に、何よりもサファイア基板が高価格で
大型化を実現できないこと等により汎用性が妨げられて
いる。
【０００５】そこで、サファイア基板を用いることなく
ＳＯＩ構造を実現しようとする次の代表的な二つの試み
が行われている。
【０００６】その第１の試みは、Ｓｉ単結晶基板の表面
を酸化した後に、該酸化膜ＳｉＯ2に窓を開けてＳｉ基
板を部分的に露出させ、その露出部分をシ−ドとして横
方向へエピタキシャル成長させ、しかる後該ＳｉＯ2 上
にＳｉ単結晶層を形成するものである。（この場合、Ｓ
ｉＯ2上にはＳｉ層が堆積される。）第２の試みは、Ｓ
ｉ単結晶基板を活性層として使用し、その下部にＳｉＯ
2を形成するものである。（この場合は、Ｓｉ層の堆積
は行われない。）上記第１の試みのうちで特に固相エピ
タキシャル成長についてさらに詳述すると次のようにな
る。
【０００７】固相エピタキシャル成長は、縦方向固相エ
ピタキシャル成長と横方向固相エピタキシャル成長に大
別されるが、該縦方向固相エピタキシャル成長は、主と
してイオン注入後の結晶回復に用いられ、ＳＯＩ構造の
形成は、横方向の固相エピタキシャル成長が有用とされ
ている。
【０００８】横方向の固相エピタキシャル成長によるＳ
ＯＩ構造の形成法は、Ｓｉ基板上に一部を開口させたＳ
ｉＯ2 を形成し、基板全面に非晶質Ｓｉを堆積した後、
熱処理によって、とりあえず開口部を介して縦方向固相
エピタキシャル成長を行い、その後前記形成されたＳｉ
Ｏ2 上に横方向固相エピタキシャル成長を行うという手
法である。ここで、該固相エピタキシャル成長は、６０
０℃程度の低温でも可能である。
【０００９】
【発明が解決しようとする課題】しかしながら、上記固
相エピタキシャル成長によるＳＯＩ構造の形成手法につ
いては以下のような問題点がある。
【００１０】横方向固相エピタキシャル成長では、単結
晶Ｓｉ領域をすべて面内の方向で形成しなければなら
ず、極めて長い成長距離及び成長時間を必要とする。さ
らに、成長時間が長くなることにより、非晶質Ｓｉ中に
核発生が生じ、成長が阻害され、成長距離が数μｍで止
まってしまうという問題もある。この問題に対しては、
例えば、圧力の調整や、ビーム照射により成長距離を拡
大させ、不純物導入により成長速度を増大させる、等の
対処がある。ただし、いずれの手法を用いても、横方向
の成長距離は、高々数十μｍが限界であり、それ以上の
大面積のＳＯＩを形成することは不可能である。
【００１１】また、横方向固相エピタキシャル成長は、
縦方向に比べて、結晶性が著しく悪く、非常に多数の転
位や双晶を含んでいることが知られており、この問題は
デバイス特性の悪化の直接的要因となる。
【００１２】なお、堆積によりＳＯＩ構造を形成させる
手法としては、例えばＣＶＤにより直接的に単結晶層Ｓ
ｉを横方向エピタキシャル成長させるもの、非晶質Ｓｉ
を堆積して、熱処理により固相横方向エピタキシャル成
長させるもの、非晶質あるいは、多結晶Ｓｉ層に電子
線、レーザー光等のエネルギービームを収束した状態で
照射し、溶融再結晶により単結晶層をＳｉＯ2上に成長
させるもの、棒状ヒーターにより帯状に溶融領域を走査
するもの（Zone melting recrystallization)等が知ら
れている。
【００１３】ただし、これらの手法は、制御性、生産
性、均一性、品質面等に多くの問題があり、工業的な実
用化を期待できない。その問題のいくつかを具体的に挙
げると、例えば、ＣＶＤ法は平坦薄膜化するには、犠牲
酸化が必要となり、横方向固相成長法ではその結晶性が
悪い。また、ビームアニール法では、収束ビーム走査に
よる処理時間と、ビームの重なり具合、焦点調整などの
制御性に問題がある。このうち、Zone Melting Recryst
allization法がもっとも成熟しており、比較的大規模な
集積回路も試作されてはいるが、依然として、亜粒界等
の結晶欠陥は、多数残留しており、少数キャリヤ−デバ
イスを作成することはできない。
【００１４】さらに、従来の固相エピタキシャル成長で
はかならず基板表面に種となる単結晶Ｓｉが露出してい
る必要があり、基板には単結晶Ｓｉ以外の材料を用いる
ことはできない。すなわち、ガラスのような光透過性基
板上には作製できず、他の材料上に形成することもでき
ない。
【００１５】また、ガラスに代表される光透過性基板上
をはじめとする異種基板上には、一般には、その結晶構
造の違いから、堆積した薄膜Ｓｉ層は、基板の無秩序性
あるいは結晶構造の違いを反映して、非晶質か、良くて
多結晶層にしかならず、高性能なデバイスは作製できな
い。それは、基板の結晶構造が非晶質であること、ある
いは、その周期性の差によっており、単に、Ｓｉ層を堆
積しても、良質な単結晶層は得られない。
【００１６】ところで、光透過性基板は、光受光素子で
あるコンタクトセンサーや、投影型液晶画像表示装置を
構成するうえにおいて重要である。そして、センサーや
表示装置の画素（絵素）をより一層、高密度化、高解像
度化、高精細化するには、高性能な駆動素子が必要とな
る。その結果、光透過性基板上に設けられている素子と
しても優れた結晶性を有する単結晶層を用いて作製され
ることが必要となる。したがって、非晶質Ｓｉや多結晶
Ｓｉでは、その欠陥の多い結晶構造ゆえに要求されるあ
るいは今後要求されるに十分な性能を持った駆動素子を
作製することが難しい。
【００１７】単結晶Ｓｉを異種材料上に形成すること
は、他の機能デバイスと組み合わせて３次元化したり、
Ｓｉでは達成できない特性、たとえば光透過性、高放熱
性、機械的強さ、安価等の性質を持つ材料を基板として
利用する上で非常に重要な技術となる。しかし、上記の
ような理由により、この上に、良好な単結晶Ｓｉ膜を形
成することは、非常に難しい。
【００１８】また、上記のような従来のＳＯＩの形成方
法とは別に、近年、Ｓｉ単結晶基板を、熱酸化した別の
Ｓｉ単結晶基板に、熱処理又は接着剤を用いて貼り合わ
せ、ＳＯＩ構造を形成する方法が注目を浴びている。こ
の方法は、デバイスのための活性層を均一に薄膜化する
必要がある。すなわち、数百ミクロンもの厚さのＳｉ単
結晶基板をミクロンオーダーかそれ以下に薄膜化する必
要がある。この薄膜化には以下のように２種類の方法が
ある。
【００１９】１．研磨による薄膜化 ２．選択エッチングによる薄膜化 １の研磨では均一に薄膜化することが困難である。特に
サブミクロンの薄膜化は、ばらつきが数十％にもなって
しまい、この均一化は大きな問題となっている。さらに
ウエハの大口径化が進めばその困難度は増すばかりであ
る。
【００２０】また、２のエッチングは均一な薄膜化に有
効とされているが、 ・せいぜい１０2と選択比が十分でない ・エッチング後の表面性が悪い ・イオン注入、高濃度ＢドープＳｉ層上のエピタキシャ
ル成長あるいはヘテロエピタキシャル成長を用いている
ためＳＯＩ層の結晶性が悪い等の問題点がある（C.Hare
ndt,et.al.,J.Elect.Mater.Vol.20,267(1991)、H.Baumg
art,et.al.,Extended Abstract of ECS 1st Internatio
nal Symposium of Wafer Bonding,pp-733(1991)、C.E.H
unt,Extended Abstract of ECS 1st International Sym
posium of Wafer Bonding,pp-696(1991)）。
【００２１】したがって、貼り合わせによるＳＯＩにお
いては、現状の方法では、その制御性、均一性に多くの
問題点が存在する。
【００２２】さらに、貼り合わせにより、光透過性ＳＯ
Ｉを作製するには、熱膨張係数の差が大きな問題点とな
っている。
【００２３】本発明は、上記従来技術の課題を解決する
べくなされたものであり、経済性に優れ、均一な大面積
のでものが得られ、極めて優れた結晶性を有し、欠陥の
著しく少ない等とし、高価なＳＯＳや、ＳＩＭＯＸの代
替足り得るＳＯＩ技術を提供することを目的とする。
【００２４】
【課題を解決するための手段】本発明に係る半導体素子
基体の作製方法は、多孔質単結晶表面を有する第１の基
板体を用意する工程、該多孔質単結晶表面に隣接して非
晶質層を形成する工程、前記多孔質単結晶表面を結晶成
長種として前記非晶質層を固相エピタキシャル成長させ
る工程を有することを特徴とする。また、本発明に係る
半導体素子基体の作製方法の中核は、第１の基板体を多
孔質化する工程と、第２の基板体上に絶縁層を形成する
工程と、該絶縁層上に非晶質層を形成する工程と、少な
くとも該非晶質層について結晶化が起こらない温度で、
前記多孔質化した第１の基板体を該非晶質層上に貼り合
わせる工程と、前記多孔質化した第１の基板体を結晶成
長種として前記非晶質層を固相エピタキシャル成長させ
る工程と、該固相エピタキシャル成長させる工程終了後
に前記貼り合わされた第１の基板体を除去する工程と、
を有することを特徴とする。
【００２５】さらに、本発明は、半導体プロセス上悪影
響をおよぼさない湿式化学エッチング液を用いて、結晶
Ｓｉをエッチングせずに、多孔質Ｓｉを選択的に化学エ
ッチングすることにより、達成されるものである。
【００２６】本発明における多孔質Ｓｉの選択エッチン
グ方法は、結晶Ｓｉに対してはエッチング作用を持たな
い弗酸若しくはバッファード弗酸、又は弗酸若しくはバ
ッファード弗酸にアルコールおよび過酸化水素水の少な
くともどちらか一方を添加した混合液を、選択エッチン
グ液として使用することを特徴とする。
【００２７】さらに、本発明は、単結晶Ｓｉをこれとは
異種の材料上に形成することを特徴とする。
【００２８】加えて、２段目の選択比が抜群に優れてい
る二段階選択エッチングを行うことを特徴とする。
【００２９】
【作用】以下、いくつかの実施態様例を挙げて本発明を
より具体的に説明する。
【００３０】［実施態様例１］ 第１の基板体に形成される多孔質Ｓｉ基板は、透過電子
顕微鏡による観察によれば、平均約６００オングストロ
ーム程度の径の孔が形成されており、その密度は単結晶
Ｓｉに比べると、半分以下になるにもかかわらず、単結
晶性は維持されており、多孔質層の上部へ単結晶Ｓｉ層
をエピタキシャル成長させることも可能である。ただ
し、１０００℃以上では、内部の孔の再配列が起こり、
増速エッチングの特性が損なわれる。このため、Ｓｉ層
のエピタキシャル成長には、分子線エピタキシャル成
長、プラズマＣＶＤ、減圧ＣＶＤ法、光ＣＶＤ、バイア
ス・スパッタ法、液相成長法等の低温成長が好適とされ
ている。
【００３１】本例の場合、まず、図１（ａ）に示す第１
の基板体たるＳｉ基板１１は、Ｐ型Ｓｉ単結晶基板を用
い、その全部を多孔質化する。また、図１（ｂ）に示す
ように第２の基板体たるＳｉ基板１２として、その一面
上に絶縁層１３、さらにその絶縁層１３上に非晶質Ｓｉ
層１４を形成したものを用いる。
【００３２】前記Ｓｉ基板１１はＨＦ溶液を用いた陽極
化成法によって多孔質化させる。この多孔質Ｓｉ層は、
単結晶Ｓｉの密度２.３３ｇ／ｃｍ3 に比べて、ＨＦ溶
液濃度を５０〜２０％に変化させることでその密度を
１.１〜０.６ｇ／ｃｍ3の範囲に変化させることができ
る。この多孔質層は、下記の理由により、Ｎ型Ｓｉ層に
は形成されず、Ｐ型Ｓｉ基板のみに形成される。この多
孔質Ｓｉ層は、透過電子顕微鏡による観察によれば、平
均約６００オングストローム程度の径の孔が形成され
る。
【００３３】多孔質Ｓｉは、Ｕｈｌｉｒ等によって１９
５６年に半導体の電解研磨の研究過程において発見され
た（A.Uhlir, Bell Syst.Tech.J., vol.35, 333(195
6)）。
【００３４】また、ウナガミ等による陽極化成の研究報
告によれば、陽極反応によりＳｉを溶解反応させるＨＦ
溶液中には正孔が必要であり、それは、次のような反応
式で説明できるとしている（T.ウナカ゛ミ、J.Electrochem.So
c., vol.127, 476(1980)）。 Ｓｉ＋２ＨＦ＋（２−ｎ）ｅ+ → ＳｉＦ2＋２Ｈ+＋ｎｅ- ＳｉＦ2＋２ＨＦ → ＳｉＦ4＋Ｈ2 ＳｉＦ4＋２ＨＦ → Ｈ2ＳｉＦ6 または、 Ｓｉ＋４ＨＦ＋（４−λ）ｅ+ → ＳｉＦ4＋４Ｈ+＋λｅ- ＳｉＦ4＋２ＨＦ → Ｈ2ＳｉＦ6 ここで、ｅ+およびｅ-はそれぞれ正孔と電子を表してい
る。また、ｎおよびλはそれぞれＳｉ１原子が溶解する
ために必要な正孔の数であり、ｎ＞２またはλ＞４なる
条件が満たされた場合に多孔質Ｓｉが形成されるとして
いる。
【００３５】以上のことから、正孔の存在するＰ型Ｓｉ
は多孔質化されるが、Ｎ型Ｓｉは多孔質化されないと理
解できる。この多孔質化における選択性は長野等および
今井によって実証されている（長野、中島、安野、大
中、梶原、 電子通信学会技術研究報告、vol.79, SSD7
9-9549(1979)）、（K.Imai,Solid-State Electronic
s, vol.24,159(1981)）。
【００３６】ただし、高濃度Ｎ型Ｓｉであれば多孔質化
されるとの報告もあるので（R.P.Holmstrom and J.Y.Ch
i, Appl.Phys.Lett., vol.42, 386(1983)）、Ｐ、Ｎの
導伝型に拘りなく多孔質化を実現できる基体を選ぶこと
が重要である。
【００３７】また、多孔質層は、その内部に大量の空隙
が形成されているために、密度が半分以下に減少する。
その結果、体積に比べて表面積が飛躍的に増大するた
め、その化学エッチング速度は、通常の単結晶層のエッ
チング速度に比べて、著しく増速される。
【００３８】続いて、図１（ｃ）に示すように、第１の
基板体たる多孔質Ｓｉ基板１１の一面を第２のＳｉ基板
体の非晶質Ｓｉ１４層の面に貼り合わせた後、該非晶質
Ｓｉの結晶化温度より低い温度で熱処理する。これによ
り、多孔質Ｓｉ面１１と非晶質Ｓｉ面１４とは強固に密
着する。
【００３９】次に、図１（ｄ）に示すように、貼り合わ
された両基板体を熱処理し、多孔質Ｓｉ層１１を結晶成
長種として、前記非晶質Ｓｉ１４を固相エピタキシャル
成長させ、単結晶Ｓｉ層１５を形成する。この固相成長
は縦方向であるので、エピタキシャル成長完了まで短時
間で済み、さらには、結晶欠陥も横方向固相エピタキシ
ャル成長に比べて、激減したものとなる。
【００４０】前記エピタキシャル成長が済んだら化学エ
ッチングにより、絶縁層１３上の単結晶Ｓｉを残して前
記多孔質Ｓｉ層１１のみを除去する。
【００４１】図１（ｅ）は、前記エッチング除去後の状
態を示すものであり、絶縁層１３単結晶Ｓｉ層１５が平
坦に、かつ、均一に形成され、しかも、ウエハ全域に、
大面積に形成されることが理解できる。こうして得られ
た半導体素子基体は、絶縁分離された電子素子作製とい
う観点からも好適である。
【００４２】図１２は、第２の基板体１２０がＳｉとは
異種の材料であるものを用いた例である。
【００４３】また、図１３は第２の基板体２２０上に絶
縁層を形成しない例である。
【００４４】次に、本発明に係る方法に必須である多孔
質層の化学エッチングによる除去について説明する。
【００４５】一般に、 Ｐ＝（２.３３−Ａ）／２.３３ （１） をＰｏｒｏｓｉｔｙ（気孔率）というが、該Ｐの値は陽
極化成時に変化させることが可能であり、次のように表
わすことができる。
【００４６】 Ｐ＝（ｍ1−ｍ2）／（ｍ1−ｍ3） （２） または、 Ｐ＝（ｍ1−ｍ2）／ρＡｔ （３） ｍ1：陽極化成前の全重量 ｍ2：陽極化成後の全重量 ｍ3：多孔質Ｓｉを除去した後の全重量 ρ ：単結晶Ｓｉの密度 Ａ ：多孔質化した面積 ｔ ：多孔質Ｓｉの厚さ で表されるが、多孔質化する領域の面積を正確に算出で
きない場合も多々ある。この場合は、式（２）が有効で
あるが、ｍ3を測定するためには、多孔質Ｓｉをエッチ
ングしなければならない。
【００４７】また、上記した多孔質Ｓｉ上のエピタキシ
ャル成長において、多孔質Ｓｉはそ、欠陥の発生を抑制
することが可能である。しかしながら、この場合も、多
孔質の構造的性質のため、ヘテロエピタキシャル成長の
際に発生する歪みを緩和してＳｉの気孔率が非常に重要
なパラメーターとなることは明らかである。したがっ
て、上記の気孔率の測定は、この場合も必要不可欠であ
る。
【００４８】多孔質Ｓｉをエッチングする方法として
は、１．ＮａＯＨ水溶液で多孔質Ｓｉをエッチングする
（G.Bonchil,R.Herino,K.Barla,and J.C. Pfister, J.
Electrochem.Soc., vol.130, no. 7, 1611（198
3））、２．単結晶Ｓｉをエッチングすることが可能な
エッチング液で多孔質Ｓｉをエッチングする、の二つの
手法が知られている。
【００４９】上記２の方法は、通常、弗硝酸系のエッチ
ング液が用いられるが、このときのＳｉのエッチング過
程は、 Ｓi＋２Ｏ → ＳiＯ2 （４） ＳiＯ2＋４ＨＦ → ＳiＦ4＋Ｈ2Ｏ （５） に示される様に、Ｓｉが硝酸で酸化され、ＳiＯ2に変質
し、そのＳiＯ2を弗酸でエッチングすることによりＳｉ
のエッチングが進む。
【００５０】結晶Ｓｉをエッチングする方法としては、
上記弗硝酸系エッチング液の他に、 エチレンジアミン系 ＫＯＨ系 ヒドラジン系 などがある。
【００５１】これらのことから、多孔質Ｓｉの選択エッ
チングを行うためには、上記Ｓｉエッチング液以外で多
孔質Ｓｉをエッチングすることのできるエッチング液を
選ぶ必要がある。従来行われている多孔質Ｓｉの選択エ
ッチングは、ＮａＯＨ水溶液をエッチング液としたエッ
チングのみである。
【００５２】また、上記したように、弗硝酸系のエッチ
ング液では、多孔質Ｓｉがエッチングされるが、結晶Ｓ
ｉもエッチングされてしまう。
【００５３】従来行われているＮａＯＨ水溶液を用いた
多孔質Ｓｉの選択エッチング方法では、Ｎａイオンがエ
ッチング表面に吸着することは避けられない。このＮａ
イオンは、不純物汚染の主たる原因となり、界面準位を
形成するなどの悪影響を与えるのみで、半導体プロセス
において導入されてはならない物質である。
【００５４】図４は、多孔質Ｓｉと単結晶Ｓｉをバッフ
ァード弗酸（ＮＨ4Ｆ３６％、ＨＦ４.５％）にて攪はん
しながら浸潤したときのエッチングされた多孔質Ｓｉと
単結晶Ｓｉの厚みのエッチング時間依存性を示すもので
ある。多孔質Ｓｉは単結晶Ｓｉを陽極化成によって作成
し、その条件を以下にしめす。陽極化成によって形成す
る多孔質Ｓｉの出発材料は、単結晶Ｓｉに限定されるも
のではなく、他の結晶構造のＳｉでも可能である。
【００５５】 印加電圧 ２．６（Ｖ） 電流密度 ３０（ｍＡ・ｃｍ-2） 陽極化成溶液 ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ=１：１：
１ 時間 ２.４ （時間） 多孔質Ｓｉの厚み ３００（μｍ） 気孔率 ５６（％） 上記条件により作成した多孔質Ｓｉを室温においてバッ
ファード弗酸（白丸）に攪はんしながら浸潤した。後
に、該多孔質Ｓｉの厚みの減少を測定した。多孔質Ｓｉ
は急速にエッチングされ、４０分ほどで７０μｍ、更
に、１２０分経過させると１１８μｍも、高度の表面性
を有して、均一にエッチングされる。エッチング速度は
溶液濃度及び、温度に依存する。
【００５６】また、５００μｍ厚の非多孔質Ｓｉを室温
においてバッファード弗酸（黒丸）に攪はんしながら浸
潤した。のちに、該非多孔質Ｓｉの厚みの減少を測定し
た。非多孔質Ｓｉは、１２０分経過した後にも、５０オ
ングストローム以下しかエッチングされなかった。
【００５７】エッチング後の多孔質Ｓｉと非多孔質Ｓｉ
を水洗し、その表面を二次イオンにより微量分析したと
ころ何等不純物は検出されなかった。
【００５８】溶液濃度および温度の条件は、多孔質Ｓｉ
のエッチング速度および多孔質Ｓｉ、と非多孔質Ｓｉと
のエッチングの選択比が製造工程等で実用上差し支えな
い範囲および上記アルコールの効果を奏する範囲で設定
される。
【００５９】図５は、多孔質Ｓｉと単結晶Ｓｉをバッフ
ァード弗酸（ＮＨ4Ｆ３６％、ＨＦ４.５％）とアルコー
ルとの混合液（１０：１）にて攪はんすることなしに浸
潤したときのエッチングされた多孔質Ｓｉと単結晶Ｓｉ
の厚みのエッチング時間依存性を示すものである。多孔
質Ｓｉは単結晶Ｓｉを陽極化成によって作成し、その条
件を以下にしめす。陽極化成によって形成する多孔質Ｓ
ｉの出発材料は、単結晶Ｓｉに限定されるものではな
く、他の結晶構造のＳｉでも可能である。
【００６０】 印加電圧 ２．６（Ｖ） 電流密度 ３０（ｍＡ・ｃｍ-2） 陽極化成溶液 ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ=１：１：
１ 時間 ２.４ （時間） 多孔質Ｓｉの厚み ３００（μｍ） 気孔率 ５６（％） 上記条件により作成した多孔質Ｓｉを室温においてバッ
ファード弗酸とアルコールとの混合液（１０：１）（白
丸）に攪はんすることなしに浸潤したのちに、該多孔質
Ｓｉの厚みの減少を測定した。多孔質Ｓｉは急速にエッ
チングされ、４０分ほどで６７μｍ、更に、１２０分経
過させると１１２μｍも、高度の表面性を有して、均一
にエッチングされる。エッチング速度は溶液濃度及び、
温度に依存する。
【００６１】また、５００μｍ厚の非多孔質Ｓｉを室温
においてバッファード弗酸とアルコ、該非多孔質Ｓｉの
厚みの減少を測定した。非多孔質Ｓｉは、１２０分経過
したールとの混合液（１０：１）（黒丸）に攪はんする
ことなしに浸潤した。のちに後にも、５０オングストロ
ーム以下しかエッチングされなかった。
【００６２】特に、アルコールを添加することによっ
て、エッチングによる反応生成気体の気泡を、瞬時にエ
ッチング表面から、攪はんすることなく、除去でき、均
一にかつ効率よく多孔質Ｓｉをエッチングすることがで
きる。
【００６３】エッチング後の多孔質Ｓｉと非多孔質Ｓｉ
を水洗し、その表面を二次イオンにより微量分析したと
ころ何等不純物は検出されなかった。
【００６４】溶液濃度および温度の条件は、多孔質Ｓｉ
のエッチング速度および多孔質Ｓｉ、と非多孔質Ｓｉと
のエッチングの選択比が製造工程等で実用上差し支えな
い範囲および上記アルコールの効果を奏する範囲で設定
される。
【００６５】図６は、多孔質Ｓｉと単結晶Ｓｉをバッフ
ァード弗酸（ＮＨ4Ｆ３６％、Ｈ Ｆ４.５％）と３０％
過酸化水素水との混合液（１：５）にて攪はんしながら
浸潤したときのエッチングされた多孔質Ｓｉと単結晶Ｓ
ｉの厚みのエッチング時間依存性を示すものである。多
孔質Ｓｉは単結晶Ｓｉを陽極化成によって作成し、その
条件を以下にしめす。陽極化成によって形成する多孔質
Ｓｉの出発材料は、単結晶Ｓｉに限定されるものではな
く、他の結晶構造のＳｉでも可能である。
【００６６】 印加電圧 ２．６（Ｖ） 電流密度 ３０（ｍＡ・ｃｍ-2） 陽極化成溶液 ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ=１：１：
１ 時間 ２.４ （時間） 多孔質Ｓｉの厚み ３００（μｍ） 気孔率 ５６（％） 上記条件により作成した多孔質Ｓｉを室温においてバッ
ファード弗酸と３０％過酸化水素水との混合液（１：
５）（白丸）に攪はんすることなしに浸潤した。のち
に、該多孔質Ｓｉの厚みの減少を測定した。多孔質Ｓｉ
は急速にエッチングされ、４０分ほどで８８μｍ、更
に、１２０分経過させると１４７μｍも、高度の表面性
を有して、均一にエッチングされる。エッチング速度は
溶液濃度及び、温度に依存する。
【００６７】また、５００μｍ厚の非多孔質Ｓｉを室温
においてバッファード弗酸と３０％、該非多孔質Ｓｉの
厚みの減少を測定した。非多孔質Ｓｉは、１２０分経過
した過酸化水素水との混合液（１：５）（黒丸）に攪は
んしながら浸潤した。のちに後にも、５０オングストロ
ーム以下しかエッチングされなかった。
【００６８】特に、過酸化水素水を添加することによっ
て、シリコンの酸化を増速し、反応速度を無添加にくら
べて増速することが可能となり、更に過酸化水素水の比
率を変えることにより、その反応速度を制御することが
できる。
【００６９】エッチング後の多孔質Ｓｉと非多孔質Ｓｉ
を水洗し、その表面を二次イオンにより微量分析したと
ころ何等不純物は検出されなかった。
【００７０】溶液濃度および温度の条件は、多孔質Ｓｉ
のエッチング速度および多孔質Ｓｉ、と非多孔質Ｓｉと
のエッチングの選択比が製造工程等で実用上差し支えな
い範囲および上記アルコールの効果を奏する範囲で設定
される。
【００７１】図７は、多孔質Ｓｉと単結晶Ｓｉをバッフ
ァード弗酸（ＮＨ4Ｆ３６％、ＨＦ４.５％）とアルコー
ルと３０％過酸化水素水との混合液（１０：６：５０）
にて攪はんすることなしに浸潤したときのエッチングさ
れた多孔質Ｓｉと単結晶Ｓｉの厚みのエッチング時間依
存性を示す。多孔質Ｓｉは単結晶Ｓｉを陽極化成によっ
て作成し、その条件を以下にしめす。陽極化成によって
形成する多孔質Ｓｉの出発材料は、単結晶Ｓｉに限定さ
れるものではなく、他の結晶構造のＳｉでも可能であ
る。
【００７２】 印加電圧 ２．６（Ｖ） 電流密度 ３０（ｍＡ・ｃｍ-2） 陽極化成溶液 ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ=１：１：
１ 時間 ２.４ （時間） 多孔質Ｓｉの厚み ３００（μｍ） 気孔率 ５６（％）
【００７３】上記条件により作成した多孔質Ｓｉを室温
においてバッファード弗酸とアルコールと３０％過酸化
水素水との混合液（１０：６：５０）（白丸）に攪はん
することなしに浸潤した。のちに、該多孔質Ｓｉの厚み
の減少を測定した。多孔質Ｓｉは急速にエッチングさ
れ、４０分ほどで８３μｍ、更に、１２０分経過させる
と１４０μｍも、高度の表面性を有して、均一にエッチ
ングされる。エッチング速度は溶液濃度及び、温度に依
存する。
【００７４】また、５００μｍ厚の非多孔質Ｓｉを室温
においてバッファード弗酸とアルコールと３０％過酸化
水素水との混合液（１０：６：５０）（黒丸）に攪はん
することなしに浸潤した。のちに、該非多孔質Ｓｉの厚
みの減少を測定した。非多孔質Ｓｉは、１２０分経過し
た後にも、５０オングストローム以下しかエッチングさ
れなかった。
【００７５】特に、過酸化水素水を添加することによっ
て、シリコンの酸化を増速し、反応速度を無添加にくら
べて増速することが可能となり、更に過酸化水素水の比
率を変えることにより、その反応速度を制御することが
できる。
【００７６】特に、アルコールを添加することによっ
て、エッチングによる反応生成気体の気泡を、瞬時にエ
ッチング表面から、攪はんすることなく、除去でき、均
一にかつ効率よく多孔質Ｓｉをエッチングすることがで
きる。
【００７７】エッチング後の多孔質Ｓｉと非多孔質Ｓｉ
を水洗し、その表面を二次イオンにより微量分析したと
ころ何等不純物は検出されなかった。
【００７８】溶液濃度および温度の条件は、多孔質Ｓｉ
のエッチング速度および多孔質Ｓｉ、と非多孔質Ｓｉと
のエッチングの選択比が製造工程等で実用上差し支えな
い範囲および上記アルコールの効果を奏する範囲で設定
される。
【００７９】図８は、多孔質Ｓｉと単結晶Ｓｉを４９％
弗酸に攪はんしながら浸潤したときのエッチングされた
多孔質Ｓｉと単結晶Ｓｉの厚みのエッチング時間依存性
を示すものである。多孔質Ｓｉは単結晶Ｓｉを陽極化成
によって作成し、その条件を以下にしめす。陽極化成に
よって形成する多孔質Ｓｉの出発材料は、単結晶Ｓｉに
限定されるものではなく、他の結晶構造のＳｉでも可能
である。
【００８０】 印加電圧 ２．６（Ｖ） 電流密度 ３０（ｍＡ・ｃｍ-2） 陽極化成溶液 ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ=１：１：
１ 時間 ２.４ （時間） 多孔質Ｓｉの厚み ３００（μｍ） 気孔率 ５６（％）
【００８１】上記条件により作成した多孔質Ｓｉを室温
において４９％弗酸（白丸）に攪はんしながら浸潤し
た。のちに、該多孔質Ｓｉの厚みの減少を測定した。多
孔質Ｓｉは急速にエッチングされ、４０分ほどで９０μ
ｍ、更に、８０分経過させると２０５μｍも、高度の表
面性を有して、均一にエッチングされる。エッチング速
度は溶液濃度及び、温度に依存する。
【００８２】また、５００μｍ厚の非多孔質Ｓｉを室温
において４９％弗酸（黒丸）に攪はんしながら浸潤し
た。のちに、該非多孔質Ｓｉの厚みの減少を測定した。
非多孔質Ｓｉは、８０分経過した後にも、５０オングス
トローム以下しかエッチングされなかった。
【００８３】エッチング後の多孔質Ｓｉと非多孔質Ｓｉ
を水洗し、その表面を二次イオンにより微量分析したと
ころ何等不純物は検出されなかった。
【００８４】溶液濃度および温度の条件は、多孔質Ｓｉ
のエッチング速度および多孔質Ｓｉと非多孔質Ｓｉとの
エッチングの選択比が製造工程等で実用上差し支えない
範囲、および上記アルコールの効果を奏する範囲で設定
される。
【００８５】図９は、多孔質Ｓｉと単結晶Ｓｉを４９％
弗酸とアルコールとの混合液（１０：１）に攪はんする
ことなしに浸潤したときのエッチングされた多孔質Ｓｉ
と単結晶Ｓｉの厚みのエッチング時間依存性を示す。多
孔質Ｓｉは単結晶Ｓｉを陽極化成によって作成し、その
条件を以下にしめす。陽極化成によって形成する多孔質
Ｓｉの出発材料は、単結晶Ｓｉに限定されるものではな
く、他の結晶構造のＳｉでも可能である。
【００８６】 印加電圧 ２．６（Ｖ） 電流密度 ３０（ｍＡ・ｃｍ-2） 陽極化成溶液 ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ=１：１：
１ 時間 ２.４ （時間） 多孔質Ｓｉの厚み ３００（μｍ） 気孔率 ５６（％）
【００８７】上記条件により作成した多孔質Ｓｉを室温
において４９％弗酸とアルコールとの混合液（１０：
１）（白丸）に攪はんすることなしに浸潤した。のち
に、該多孔質Ｓｉの厚みの減少を測定した。多孔質Ｓｉ
は急速にエッチングされ、４０分ほどで８５μｍ、更
に、８０分経過させると１９５μｍも、高度の表面性を
有して、均一にエッチングされる。エッチング速度は溶
液濃度及び、温度に依存する。
【００８８】また、５００μｍ厚の非多孔質Ｓｉを室温
において４９％弗酸とアルコールとの混合液（１０：
１）（黒丸）に攪はんすることなしに浸潤した。のち
に、該非多孔質Ｓｉの厚みの減少を測定した。非多孔質
Ｓｉは、８０分経過した後にも、５０オングストローム
以下しかエッチングされなかった。
【００８９】特に、アルコールを添加することによっ
て、エッチングによる反応生成気体の気泡を、瞬時にエ
ッチング表面から、攪はんすることなく、除去でき、均
一にかつ効率よく多孔質Ｓｉをエッチングすることがで
きる。
【００９０】エッチング後の多孔質Ｓｉと非多孔質Ｓｉ
を水洗し、その表面を二次イオンにより微量分析したと
ころ何等不純物は検出されなかった。
【００９１】溶液濃度および温度の条件は、多孔質Ｓｉ
のエッチング速度および多孔質Ｓｉと非多孔質Ｓｉとの
エッチングの選択比が製造工程等で実用上差し支えない
範囲、および上記アルコールの効果を奏する範囲で設定
される。
【００９２】図１０は、多孔質Ｓｉと単結晶Ｓｉを４９
％弗酸と３０％過酸化水素水との混合液（１：５）にて
攪はんしながら浸潤したときのエッチングされた多孔質
Ｓｉと単結晶Ｓｉの厚みのエッチング時間依存性を示す
ものである。多孔質Ｓｉは単結晶Ｓｉを陽極化成によっ
て作成し、その条件を以下にしめす。陽極化成によって
形成する多孔質Ｓｉの出発材料は、単結晶Ｓｉに限定さ
れるものではなく、他の結晶構造のＳｉでも可能であ
る。
【００９３】 印加電圧 ２．６（Ｖ） 電流密度 ３０（ｍＡ・ｃｍ-2） 陽極化成溶液 ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ=１：１：
１ 時間 ２.４ （時間） 多孔質Ｓｉの厚み ３００（μｍ） 気孔率 ５６（％）
【００９４】上記条件により作成した多孔質Ｓｉを室温
において４９％弗酸と３０％過酸化水素水との混合液
（１：５）（白丸）に攪はんすることなしに浸潤した。
のちに、該多孔質Ｓｉの厚みの減少を測定した。多孔質
Ｓｉは急速にエッチングされ、４０分ほどで１１２μ
ｍ、更に、８０分経過させると２５６μｍも、高度の表
面性を有して、均一にエッチングされる。エッチング速
度は溶液濃度及び、温度に依存する。
【００９５】また、５００μｍ厚の非多孔質Ｓｉを室温
において４９％弗酸と３０％過酸化水素水との混合液
（１：５）（黒丸）に攪はんしながら浸潤した。のち
に、該非多孔質Ｓｉの厚みの減少を測定した。非多孔質
Ｓｉは、８０分経過した後にも、５０オングストローム
以下しかエッチングされなかった。
【００９６】特に、過酸化水素水を添加することによっ
て、シリコンの酸化を増速し、反応速度を無添加にくら
べて増速することが可能となり、更に過酸化水素水の比
率を変えることにより、その反応速度を制御することが
できる。
【００９７】エッチング後の多孔質Ｓｉと非多孔質Ｓｉ
を水洗し、その表面を二次イオンにより微量分析したと
ころ何等不純物は検出されなかった。
【００９８】溶液濃度および温度の条件は、多孔質Ｓｉ
のエッチング速度および多孔質Ｓｉと非多孔質Ｓｉとの
エッチングの選択比が製造工程等で実用上差し支えない
範囲、および上記アルコールの効果を奏する範囲で設定
される。
【００９９】図１１は、多孔質Ｓｉと単結晶Ｓｉを４９
％弗酸とアルコールと３０％過酸化水素水との混合液
（１０：６：５０）にて攪はんすることなしに浸潤した
ときのエッチングされた多孔質Ｓｉと単結晶Ｓｉの厚み
のエッチング時間依存性を示すものである。多孔質Ｓｉ
は単結晶Ｓｉを陽極化成によって作成し、その条件を以
下にしめす。陽極化成によって形成する多孔質Ｓｉの出
発材料は、単結晶Ｓｉに限定されるものではなく、他の
結晶構造のＳｉでも可能である。
【０１００】 印加電圧 ２．６（Ｖ） 電流密度 ３０（ｍＡ・ｃｍ-2） 陽極化成溶液 ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ=１：１：
１ 時間 ２.４ （時間） 多孔質Ｓｉの厚み ３００（μｍ） 気孔率 ５６（％）
【０１０１】上記条件により作成した多孔質Ｓｉを室温
において４９％弗酸とアルコールと３０％過酸化水素水
との混合液（１０：６：５０）（白丸）に攪はんするこ
となしに浸潤した。のちに、該多孔質Ｓｉの厚みの減少
を測定した。多孔質Ｓｉは急速にエッチングされ、４０
分ほどで１０７μｍ、更に、８０分経過させると２４４
μｍも、高度の表面性を有して、均一にエッチングされ
る。エッチング速度は溶液濃度及び、温度に依存する。
【０１０２】また、５００μｍ厚の非多孔質Ｓｉを室温
において４９％弗酸とアルコールと３０％過酸化水素水
との混合液（１０：６：５０）（黒丸）に攪はんするこ
となしに浸潤した。のちに、該非多孔質Ｓｉの厚みの減
少を測定した。非多孔質Ｓｉは、８０分経過した後に
も、５０オングストローム以下しかエッチングされなか
った。
【０１０３】特に、過酸化水素水を添加することによっ
て、シリコンの酸化を増速し、反応速度を無添加にくら
べて増速することが可能となり、更に過酸化水素水の比
率を変えることにより、その反応速度を制御することが
できる。
【０１０４】特に、アルコールを添加することによっ
て、エッチングによる反応生成気体の気泡を、瞬時にエ
ッチング表面から、攪はんすることなく、除去でき、均
一にかつ効率よく多孔質Ｓｉをエッチングすることがで
きる。
【０１０５】エッチング後の多孔質Ｓｉと非多孔質Ｓｉ
を水洗し、その表面を二次イオンにより微量分析したと
ころ何等不純物は検出されなかった。
【０１０６】溶液濃度および温度の条件は、多孔質Ｓｉ
のエッチング速度および多孔質Ｓｉと非多孔質Ｓｉとの
エッチングの選択比が製造工程等で実用上差し支えない
範囲、および上記アルコールの効果を奏する範囲で設定
される。
【０１０７】［実施態様例２］本例の場合、上記例１と
異なるのは、図２（ｂ）に示すように、第２の基板体た
るＳｉ基板２２上に絶縁層２３、さらにその絶縁層２３
上に多結晶Ｓｉ層２４を形成し、その後、該多結晶Ｓｉ
層２４をイオン注入法によって図２（ｃ）に示すような
非晶質層２５を形成することである。
【０１０８】［実施態様例３］ 本例３では図３（ａ）に示すように、第１の基板体たる
Ｓｉ単結晶基板３１を用意して、その表面層のみを多孔
質層３２とする。さらに、第２の基板体３３上には絶縁
層３４を、該絶縁層３４上に非晶質Ｓｉ層３５を形成す
る。なお、多孔質化層３２の孔の内壁は、自然酸化、洗
浄中の薬品による酸化、熱酸化等により酸化させてお
く。
【０１０９】次いで、図３（ｃ）に示すように、前記第
１の基板体上の多孔質層３２と第２の基体上の非晶質Ｓ
ｉ層３５とを貼り合わせた後、非晶質Ｓｉの結晶化温度
より低い温度で熱処理する。これにより、多孔質Ｓｉ面
３２と非晶質Ｓｉ面３５とは強固に密着する。
【０１１０】次に、図３（ｄ）に示すように、貼り合わ
された両基板体を熱処理し、多孔質Ｓｉ層３２を結晶成
長種として、非晶質Ｓｉ層３５を固相エピタキシャル成
長させ、単結晶Ｓｉ層３６を形成する。
【０１１１】次に、該Ｓｉ単結晶基板３１を多孔質Ｓｉ
層３２が露出する直前まで研磨、研削により除去し（図
３（ｅ））、該多孔質Ｓｉ層３２をエッチストップ層と
して残りのＳｉ単結晶基板３１をエッチング（第１選択
エッチング）して除去する（図３（ｆ））。この第１選
択エッチングに際しては、エッチング液として、 弗硝酸系 エチレンジアミン＋ピロカテコール＋水 ＫＯＨ系 等のＳｉＯ2 に比較してＳｉのエッチング速度の速いも
のを用いる。
【０１１２】前記図３（ｆ）の段階での貼り合わせ基板
を、化学エッチング（第２選択エッチング）により、多
孔質Ｓｉ層３２を除去して絶縁層３４上に薄膜化した単
結晶Ｓｉ層３６を残存させる（図３（ｇ））。
【０１１３】［実施態様例４］本例では、図１４（ａ）
に示すように、第１の基板体たるＳｉ単結晶基板３１を
用意して、その表面層のみを多孔質層３２とする。さら
に、第２の基板体３３０上には絶縁層３４を、該絶縁層
３４上に非晶質Ｓｉ層３５を形成する。なお、多孔質化
層３２の孔の内壁は、自然酸化、洗浄中の薬品による酸
化、熱酸化等により酸化させておく。
【０１１４】次いで、図１４（ｃ）に示すように、前記
第１の基板体上の多孔質層３２と第２の基体上の非晶質
Ｓｉ層３５とを貼り合わせた後、非晶質Ｓｉの結晶化温
度より低い温度で熱処理する。これにより、多孔質Ｓｉ
面３２と非晶質Ｓｉ面３５とは強固に密着する。
【０１１５】次に、該Ｓｉ単結晶基板３１を多孔質Ｓｉ
層３２が露出する直前まで研磨、研削により除去する
（図１４（ｄ））。
【０１１６】次に、図１４（ｅ）に示すように、貼り合
わされた両基板体を熱処理し、多孔質Ｓｉ層３２を結晶
成長種として、非晶質Ｓｉ層３５を固相エピタキシャル
成長させ、単結晶Ｓｉ層３６を形成する。
【０１１７】該多孔質Ｓｉ層３２をエッチストップ層と
して残りのＳｉ単結晶基板３１をエッチング（第１選択
エッチング）して除去する（図１４（ｆ））。この第１
選択エッチングに際しては、エッチング液として、 弗硝酸系 エチレンジアミン＋ピロカテコール＋水 ＫＯＨ系 等のＳｉＯ2 に比較してＳｉのエッチング速度の速いも
のを用いる。
【０１１８】前記図１４（ｆ）の段階での貼り合わせ基
板を、化学エッチング（第２選択エッチング）により、
多孔質Ｓｉ層３２を除去して絶縁層３４上に薄膜化した
単結晶Ｓｉ層３６を残存させる（図１４（ｇ））。
【０１１９】また、図１５は、第２の基体４３０上に絶
縁層を形成しない例である。
【０１２０】さらに本例で述べた固相エピタキシャル成
長は第１選択エッチング後に行ってもよい。
【０１２１】
【実施例】以下の説明において、各実施例は上記実施態
様例のいずれかに対応している。
【０１２２】（実施例１）第１の基板体の多孔質化を行
うべく、厚みが２００μｍで比抵抗が０.０１Ω・ｃｍ
であり、Ｐ型あるいはＮ型の結晶方位が（１００）単結
晶Ｓｉ基板をＨＦ溶液中において陽極化成を行った。
【０１２３】陽極化成条件は以下のとおりであった。
【０１２４】 印加電圧 ２．６（Ｖ） 電流密度 ３０（ｍＡ・ｃｍ-2） 陽極化成溶液 ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ=１：１：
１ 時間 １.６ （時間） 多孔質Ｓｉの厚み ２００（μｍ） 気孔率 ５６（％）
【０１２５】第２の基板体たるＳｉ基板については、熱
酸化により５００ｎｍのＳｉＯ2層を 形成し、さらに該
ＳｉＯ2上に、熱ＣＶＤ法により、非晶質Ｓｉ層を０.１
μｍ堆積させた。この堆積条件は、以下のとおりであっ
た。
【０１２６】 ソ−スガス ＳｉＨ4 ガス圧力 ０.３ Ｔｏｒｒ ガス流量 ５０ ｃｃｍ 温度 ５５０ ℃ 成長速度 １.８ ｎｍ／ｍｉｎ
【０１２７】次に、該多孔質Ｓｉ表面と非晶質Ｓｉ表面
とを重ね合わせ、接触させた後、非晶質Ｓｉの結晶化温
度より低い５００℃雰囲気下で３０ｍｉｎ間の熱処理を
し、貼り合わせを完了した。
【０１２８】さらに、多孔質Ｓｉを結晶成長種として非
晶質Ｓｉを固相エピタキシャル成長させるため、６００
℃雰囲気下で１時間の熱処理を施したところ、非晶質Ｓ
ｉ層が、完全に固相エピタキシャル成長し、単結晶Ｓｉ
膜が形成された。
【０１２９】その後、前記貼合わされた基板を弗硝酸酢
酸（１：３：８）溶液内に移し浸潤させた。密度の半減
等の理由により、多孔質Ｓｉのエッチング速度は単結晶
Ｓｉのエッチング速度に対して百倍ほど増速された。通
常の単結晶Ｓｉの弗硝酸酢酸（１：３：８）溶液に対す
るエッチング速度は、約毎分１μｍ弱程度であることか
ら、２００μｍ厚の多孔質Ｓｉ領域は２分で除去され
た。
【０１３０】すなわち、２００μｍの厚みを持った多孔
質化されたＳｉ基板は、除去され、絶縁性基板上に０.
１μｍの厚みを持った単結晶Ｓｉ層が形成できた。
【０１３１】透過電子顕微鏡による断面観察の結果、単
結晶Ｓｉ層は良好な結晶性を有していることが確認され
た。
【０１３２】（実施例２）上記実施例１においては固相
エピタキシャル成長時には、６００℃雰囲気下で１時間
の熱処理を行ったが、本実施例ではこれを１０００℃雰
囲気下で５分間行った。また、貼り合わせ基板の多孔質
Ｓｉ層のエッチングを行う場合、７ＭＮａＯＨ溶液内に
移し浸潤させた。多孔質Ｓｉのエッチング速度は単結晶
Ｓｉのエッチング速度に対して増速され、かつ、通常の
単結晶Ｓｉの７ＭＮａＯＨ溶液に対するエッチング速度
は、約毎分１μｍ弱程度であるので、２００μｍ厚の多
孔質Ｓｉ領域は２分で除去された。他の実験条件、例え
ば陽極化成条件、非晶質Ｓｉ層の堆積条件、作成効果等
は上記実施例１と同一であるので重複した説明を省略す
る。
【０１３３】（実施例３）本実施例では、多孔質Ｓｉを
結晶成長種として非晶質Ｓｉを固相エピタキシャル成長
させるために、ＲＴＡ（Rapid Thermal Annealing）法
により１２００℃雰囲 気下で１分間の熱処理を施し
た。また、貼り合わせ基板を６ＭＫＯＨ溶液に浸潤し
た。多孔質Ｓｉのエッチング速度は増速され、かつ、通
常の単結晶Ｓｉの６ＭＫＯＨ溶液に対するエッチング速
度は、約毎分１μｍ弱程度であるので、２００μｍ厚の
多孔質Ｓｉ領域は２分で除去された。他の実験条件等は
上記実施例１と同一であるので重複した説明を省略す
る。
【０１３４】（実施例４）本実施例では、上記実施例１
における非晶質Ｓｉ層の堆積を行う場合、Ｓｉ基板を熱
酸化により５００ｎｍのＳｉＯ2層を形成し、さらに Ｓ
ｉＯ2上に、プラズマＣＶＤ法により、非晶質Ｓｉ層を
０.１μｍ堆積させた。堆堆積条件は次のように設定し
た。
【０１３５】 ソースガス ＳｉＨ 4 ガス圧力 ０.３ Ｔｏｒｒ ガス流量 １０ ｃｃｍ 温度 ３５０ ℃ 成長速度 １.８ ｎｍ/ｍｉｎ 出力 ５ Ｗ また、固相エピタキシャル成長時の熱処理は１０００℃
雰囲気下で５分間行った。他の実験条件等は上記実施例
１と同一であるので重複した説明を省略する。 （実施例５） 本実施例では、上記実施例１における非晶質Ｓｉ層の堆
積を行う場合、Ｓｉ基板を熱酸化により５００ｎｍのＳ
ｉＯ2層を形成し、さらにＳｉＯ2上に、蒸着法により、
非晶質Ｓｉ層を０.２μｍ堆積させた。堆積条件は堆積
条件を次のように設定した。
【０１３６】 温度 ２００ ℃ 圧力 １×１０-9 Ｔｏｒｒ 成長速度 ０．１ ｎｍ／ｓｅｃ
【０１３７】さらに、多孔質Ｓｉ表面と非晶質Ｓｉ表面
とを重ね合わせ、接触させた後の熱処理は、非晶質Ｓｉ
の結晶化温度より低い５００℃雰囲気下で３０ｍｉｎの
間行った。多孔質Ｓｉを結晶成長種として非晶質Ｓｉを
固相エピタキシャル成長させるため、６００℃雰囲気下
で２時間の熱処理を施した。なお、絶縁層上には０．２
μｍの厚みの単結晶Ｓｉ層が形成された。他の実験条件
等は上記実施例１と同一であるので重複した説明を省略
する。
【０１３８】（実施例６） 本実施例では、第２の基板体たるＳｉ基板上に絶縁層を
介して直接的に非晶質Ｓｉ層を形成する代わりに、多結
晶Ｓｉを堆積させこれを非晶質化した。すなわち、上記
実施例１と同様の陽極化成条件で第１の基体たる単結晶
Ｓｉ基板を多孔質化する一方、第２の基板体たるもう一
方のＳｉ基板を熱酸化により５００ｎｍのＳｉＯ2層を
形成し、さらに ＳｉＯ 2 上に、熱ＣＶＤ法により、多結
晶Ｓｉ層を０.１μｍ堆積させた。堆積条件は、以下の
とおりであった。
【０１３９】 ソ−スガス ＳｉＨ4 ガス圧力 ０．３ Ｔｏｒｒ ガス流量 ５０ ｃｃｍ 温度 ６２０ ℃ 成長速度 １０ ｎｍ／ｍｉｎ その後、多結晶Ｓｉ層をＳｉイオンをイオン注入して、
完全に非晶質化した。イオン注入条件は Ｓｉ+の加速電圧 ４０ｋｅＶ イオン注入量 ５×１０15ｃｍ-2 とした。
【０１４０】次に、該多孔質Ｓｉ表面と非晶質Ｓｉ表面
とを重ね合わせ、接触させた後、非晶質Ｓｉの結晶化温
度より低い５００℃-３０ｍｉｎの熱処理をし、貼り合
わせをおこなった。
【０１４１】さらに、多孔質Ｓｉを結晶成長種として非
晶質Ｓｉを固相エピタキシャル成長させるため、６００
℃-１時間の熱処理を施したところ、非晶質Ｓｉ層が、
完全に固相エピタキシャル成長し、単結晶Ｓｉ膜が形成
された。
【０１４２】その後、該貼り合わせ基板を７ＭＮａＯＨ
溶液に浸潤した。前述したように、多孔質Ｓｉのエッチ
ング速度は単結晶Ｓｉのエッチング速度に対して百倍ほ
ど増速される。通常の単結晶Ｓｉの７ＭＮａＯＨ溶液に
対するエッチング速度は、約毎分１μｍ弱程度であるの
で、２００μｍ厚の多孔質Ｓｉ領域は２分で除去され
た。
【０１４３】すなわち、２００μｍの厚みを持った多孔
質化されたＳｉ基板は、除去され、絶縁性基板上に０.
１μｍの厚みを持った単結晶Ｓｉ層が形成できた。
【０１４４】透過電子顕微鏡による断面観察の結果、単
結晶Ｓｉ層は良好な結晶性を有していることが確認され
た。
【０１４５】（実施例７）本実施例では、上記実施例６
における貼合わせ基板の湿潤の際、６ＭＫＯＨ溶液に浸
潤した。前述したように、多孔質Ｓｉのエッチング速度
は単結晶Ｓｉのエッチング速度に対して百倍ほど増速さ
れ、通常の単結晶Ｓｉの６ＭＫＯＨ溶液に対するエッチ
ング速度は、約毎分１μｍ弱程度であるので、２００μ
ｍ厚の多孔質Ｓｉ領域は２分で除去された。他の実験条
件等は上記実施例６と同様であるので重複した説明を省
略する。
【０１４６】（実施例８）本実施例では上記実施例１に
おける絶縁層上の非晶質の堆積を行う場合、第２の基板
体たるＳｉ基板上に常圧ＣＶＤ法により５００ｎｍのＳ
ｉＯ2層を形成し、さらに該ＳｉＯ2上に、熱ＣＶＤ法に
より、非晶質Ｓｉ層を０.２μｍ堆積させるようにし
た。堆積条件は、以下のとおりであった。
【０１４７】 ソ−スガス Ｓｉ2Ｈ6 ガス圧力 ０.３ Ｔｏｒｒ 温度 ５５０ ℃ 他の実験条件等は上記実施例１と同様である。
【０１４８】（実施例９）本実施例では、第１の基板体
たるＳｉ基板の全部ではなくその表面層の一部を多孔質
化させた。
【０１４９】すなわち、６２５μｍの厚みを持った比抵
抗０.０１Ω・ｃｍのＰ型あるいはＮ型の６インチ径の
（１００）単結晶Ｓｉ基板を、ＨＦ溶液中において陽極
化成を行った。
【０１５０】陽極化成条件は以下のとおりであった。
【０１５１】 電流密度 ５（ｍＡ・ｃｍ-2） 陽極化成溶液 ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ=１：１：
１ 時間 １２ （分） 多孔質Ｓｉの厚み １０（μｍ） 気孔率 ４５（％）
【０１５２】この基板を酸素雰囲気中４００℃で１時間
酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸
化膜で覆われた。
【０１５３】もう一方のＳｉ基板上に熱酸化法により５
００ｎｍのＳｉＯ2層を形成し、さらにＳｉＯ2上に、熱
ＣＶＤ法により、非晶質Ｓｉ層を０.１μｍ堆積させ
た。堆積条件は、以下のとおりであった。
【０１５４】 ソ−スガス ＳｉＨ4 ガス圧力 ０．３ Ｔｏｒｒ ガス流量 ５０ ｃｃｍ 温度 ５５０ ℃ 成長速度 １．８ ｎｍ／ｍｉｎ この非晶質ＳｉにＳｉをイオン注入した。注入条件は、 加速電圧 ７０ｋｅＶ イオン注入量 ４Ｅ１４ｃｍ-2 とした。このイオン注入によりＳｉ／ＳｉＯ2界面から
の核発生が抑制された。
【０１５５】次に、該多孔質Ｓｉ表面と非晶質Ｓｉ表面
とを重ね合わせ、接触させた後、非晶質Ｓｉの結晶化温
度より低い５００℃-３０ｍｉｎの熱処理をし、貼り合
わせをおこなった。
【０１５６】さらに、多孔質Ｓｉを結晶成長種として非
晶質Ｓｉを固相エピタキシャル成長させるため、６００
℃-２時間の熱処理を施したところ、非晶質Ｓｉ層が、
完全に固 相エピタキシャル成長し、単結晶Ｓｉ膜が形
成された。
【０１５７】次に、研磨、研削により第１のＳｉ基板を
１０μｍ残して除去し、その後、 １ＨＦ＋２０ＨＮＯ3＋２０ＣＨ3ＣＯＯＨ の液で、孔の内壁を酸化した多孔質Ｓｉ層をエッチスト
ップ層として１０μｍの単結晶Ｓｉ基板を選択的にエッ
チングした。１０分後には、第１のＳｉ基板はすべてエ
ッチングされ、多孔質Ｓｉ層が露出した。
【０１５８】その後、該貼り合わせ基板を弗硝酸酢酸
（１：３：８）溶液に浸潤した。前述したように、多孔
質Ｓｉのエッチング速度は単結晶Ｓｉのエッチング速度
に対して百倍ほど増速される。通常の単結晶Ｓｉの弗硝
酸酢酸（１：３：８）溶液に対するエッチング速度は、
約毎分１μｍ弱程度であるので、１０μｍ厚の多孔質Ｓ
ｉ領域は０.１分で除去された。
【０１５９】すなわち、６２５μｍの厚みを持ったＳｉ
基板は、除去され、絶縁性基板上に０.１μｍの厚みを
持った単結晶Ｓｉ層が形成できた。多孔質Ｓｉの選択エ
ッチングによっても単結晶Ｓｉ層には何ら変化はなかっ
た。
【０１６０】透過電子顕微鏡による断面観察の結果、単
結晶Ｓｉ層は良好な結晶性を有していることが確認され
た。
【０１６１】（実施例１０）本実施例は、上記実施例１
とは固相エピタキシャル成長を行い、単結晶Ｓｉ層が形
成された後のエッチング処理が異なる。
【０１６２】すなわち、貼り合わせた基板をバッファー
ド弗酸（ＮＨ 4 Ｆ３６％、ＨＦ４.５％）とアルコールと
３０％過酸化水素水との混合液（１０：６：５０）で攪
はんすることなく選択エッチングした。２０５分後に
は、単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉ
をエッチ・ストップの材料として、多孔質Ｓｉ基板は選
択エッチングされ、完全に除去された。
【０１６３】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く２０５分後でも５
０オングストローム以下程度であり、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム）は実
用上無視できる膜厚減少である。
【０１６４】（実施例１１）本実施例は、上記実施例２
とは固相エピタキシャル成長を行い、単結晶Ｓｉ層が形
成された後のエッチング処理が異なる。
【０１６５】すなわち、貼り合わせた基板をバッファー
ド弗酸（ＮＨ 4 Ｆ３６％、ＨＦ４.５％）と３０％過酸化
水素水との混合液（１：５）で攪はんしながら選択エッ
チングした。１９１分後には、単結晶Ｓｉはエッチング
されずに残り、単結晶Ｓｉをエッチ・ストップの材料と
して、多孔質Ｓｉ基板は選択エッチングされ、完全に除
去された。
【０１６６】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く１９１分後でも５
０オングストローム以下程度であり、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム）は実
用上無視できる膜厚減少である。
【０１６７】（実施例１２）本実施例は、上記実施例３
とは固相エピタキシャル成長を行い、単結晶Ｓｉ層が形
成された後のエッチング処理が異なる。
【０１６８】すなわち、貼り合わせた基板をバッファー
ド弗酸（ＮＨ 4 Ｆ３６％、ＨＦ４.５％）とアルコールと
の混合液（１０：１）で攪はんすることなく選択エッチ
ングした。２７５分後には、単結晶Ｓｉはエッチングさ
れずに残り、単結晶Ｓｉをエッチ・ストップの材料とし
て、多孔質Ｓｉ基板は選択エッチングされ、完全に除去
された。
【０１６９】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く２７５分後でも５
０オングストローム以下程度であり、多孔質層のエッチ
ング速度との選択比は１０の５乗以上にも達し、非多孔
質層におけるエッチング量（数十オングストローム）は
実用上無視できる膜厚減少である。
【０１７０】（実施例１３）本実施例は、上記実施例４
とは固相エピタキシャル成長を行い、単結晶Ｓｉ層が形
成された後のエッチング処理が異なる。
【０１７１】すなわち、貼り合わせた基板をバッファー
ド弗酸（ＮＨ 4 Ｆ３６％、ＨＦ４.５％）で攪はんしなが
ら選択エッチングした。２５８分後には、単結晶Ｓｉは
エッチングされずに残り、単結晶Ｓｉをエッチ・ストッ
プの材料として、多孔質Ｓｉ基板は選択エッチングさ
れ、完全に除去された。
【０１７２】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く２５８分後でも５
０オングストローム以下程度であり、多孔質層のエッチ
ング速度との選択比は１０の５乗以上にも達し、非多孔
質層におけるエッチング量（数十オングストローム）は
実用上無視できる膜厚減少である。
【０１７３】（実施例１４）本実施例は、上記実施例５
とは固相エピタキシャル成長を行い、単結晶Ｓｉ層が形
成された後のエッチング処理が異なる。
【０１７４】すなわち、貼り合わせた基板をバッファー
ド弗酸（ＮＨ4Ｆ３６％、ＨＦ４.５％）とアルコールと
３０％過酸化水素水との混合液（１０：６：５０）で攪
はんすることなく選択エッチングする。２０５分後に
は、単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉ
をエッチ・ストップの材料として、多孔質Ｓｉ基板は選
択エッチングされ、完全に除去された。
【０１７５】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く２０５分後でも５
０オングストローム以下程度であり、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム）は実
用上無視できる膜厚減少である。
【０１７６】（実施例１５）本実施例は、上記実施例６
とは固相エピタキシャル成長を行い、単結晶Ｓｉ層が形
成された後のエッチング処理が異なる。
【０１７７】すなわち、貼り合わせた基板をバッファー
ド弗酸（ＮＨ4Ｆ３６％、ＨＦ４.５％）と３０％過酸化
水素水との混合液（１：５）で攪はんしながら選択エッ
チングする。１９１分後には、単結晶Ｓｉはエッチング
されずに残り、単結晶Ｓｉをエッチ・ストップの材料と
して、多孔質Ｓｉ基板は選択エッチングされ、完全に除
去された。
【０１７８】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く１９１分後でも５０
オングストローム以下程度であり、多孔質層のエッチン
グ速度との選択比は十の五乗以上にも達し、非多孔質層
におけるエッチング量（数十オングストローム）は実用
上無視できる膜厚減少である。
【０１７９】（実施例１６）本実施例は、上記実施例７
とは固相エピタキシャル成長を行い、単結晶Ｓｉ層が形
成された後のエッチング処理が異なる。
【０１８０】すなわち、貼り合わせた基板をバッファー
ド弗酸（ＮＨ4Ｆ３６％、ＨＦ４.５％）とアルコールと
の混合液（１０：１）で攪はんすることなく選択エッチ
ングした。２７５分後には、単結晶Ｓｉはエッチングさ
れずに残り、単結晶Ｓｉをエッチ・ストップの材料とし
て、多孔質Ｓｉ基板は選択エッチングされ、完全に除去
された。
【０１８１】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く２７５分後でも５０
オングストローム以下程度であり、多孔質層のエッチン
グ速度との選択比は１０の５乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム）は実
用上無視できる膜厚減少である。
【０１８２】（実施例１７）本実施例は、上記実施例８
とは固相エピタキシャル成長を行い、単結晶Ｓｉ層が形
成された後のエッチング処理が異なる。
【０１８３】すなわち、貼り合わせた基板をバッファー
ド弗酸（ＮＨ4Ｆ３６％、ＨＦ４.５％）で攪はんしなが
ら選択エッチングした。２５８分後には、単結晶Ｓｉは
エッチングされずに残り、単結晶Ｓｉをエッチ・ストッ
プの材料として、多孔質Ｓｉ基板は選択エッチングさ
れ、完全に除去された。
【０１８４】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く２５８分後でも５０
オングストローム以下程度であり、多孔質層のエッチン
グ速度との選択比は１０の５乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム）は実
用上無視できる膜厚減少である。
【０１８５】（実施例１８）本実施例は、上記実施例９
とは固相エピタキシャル成長を行い、単結晶Ｓｉ層が形
成された後のエッチング処理が異なる。
【０１８６】すなわち、多孔質Ｓｉ層をバッファード弗
酸（ＮＨ4Ｆ３６％、ＨＦ４.５％）と３０％過酸化水素
水との混合液（１：５）で攪はんしながら選択エッチン
グした。１分後には、単結晶Ｓｉはエッチングされずに
残り、単結晶Ｓｉをエッチ・ストップの材料として、多
孔質Ｓｉ基板は選択エッチングされ、完全に除去され
た。
【０１８７】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く１分後でも５０オ
ングストローム以下程度であり、多孔質層のエッチング
速度との選択比は１０の５乗以上にも達し、非多孔質層
におけるエッチング量（数十オングストローム）は実用
上無視できる膜厚減少である。
【０１８８】（実施例１９）本実施例は、上記実施例１
とは固相エピタキシャル成長を行い、単結晶Ｓｉ層が形
成された後のエッチング処理が異なる。
【０１８９】すなわち、貼り合わせた基板を４９％弗酸
とアルコールと３０％過酸化水素水との混合液（１０：
６：５０）で攪はんすることなく選択エッチングした。
６５分後には、単結晶Ｓｉはエッチングされずに残り、
単結晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓ
ｉ基板は選択エッチングされ、完全に除去された。
【０１９０】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く６５分後でも５０
オングストローム以下程度であり、多孔質層のエッチン
グ速度との選択比は１０の５乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム）は実
用上無視できる膜厚減少である。
【０１９１】（実施例２０）本実施例は、上記実施例２
とは固相エピタキシャル成長を行い、単結晶Ｓｉ層が形
成された後のエッチング処理が異なる。
【０１９２】すなわち、貼り合わせた基板を４９％弗酸
と３０％過酸化水素水との混合液（１：５）で攪はんし
ながら選択エッチングした。６２分後には、単結晶Ｓｉ
はエッチングされずに残り、単結晶Ｓｉをエッチ・スト
ップの材料として、多孔質Ｓｉ基板は選択エッチングさ
れ、完全に除去された。
【０１９３】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く６２分後でも５０
オングストローム以下程度であり、多孔質層のエッチン
グ速度との選択比は１０の５乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム）は実
用上無視できる膜厚減少である。
【０１９４】（実施例２１）本実施例は、上記実施例３
とは固相エピタキシャル成長を行い、単結晶Ｓｉ層が形
成された後のエッチング処理が異なる。
【０１９５】すなわち、貼り合わせた基板を４９％弗酸
とアルコールとの混合液（１０：１）で攪はんすること
なく選択エッチングした。８２分後には、単結晶Ｓｉは
エッチングされずに残り、単結晶Ｓｉをエッチ・ストッ
プの材料として、多孔質Ｓｉ基板は選択エッチングさ
れ、完全に除去された。
【０１９６】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く８２分後でも５０
オングストローム以下程度であり、多孔質層のエッチン
グ速度との選択比は１０の５乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム）は実
用上無視できる膜厚減少である。
【０１９７】（実施例２２）本実施例は、上記実施例４
とは固相エピタキシャル成長を行い、単結晶Ｓｉ層が形
成された後のエッチング処理が異なる。
【０１９８】すなわち、貼り合わせた基板を４９％弗酸
で攪はんしながら選択エッチングする。７８分後には、
単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉをエ
ッチ・ストップの材料として、多孔質Ｓｉ基板は選択エ
ッチングされ、完全に除去された。
【０１９９】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く７８分後でも５０
オングストローム以下程度であり、多孔質層のエッチン
グ速度との選択比は１０の５乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム）は実
用上無視できる膜厚減少である。
【０２００】（実施例２３） 本実施例は、上記実施例５とは固相エピタキシャル成長
を行い、単結晶Ｓｉ層が形成された後のエッチング処理
が異なる。すなわち、貼り合わせた基板を４９％弗酸と
アルコールと３０％過酸化水素水との混合液（１０：
６：５０）で攪はんすることなく選択エッチングした。
６５分後には、単結晶Ｓｉはエッチングされずに残り、
単結晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓ
ｉ基板は選択エッチングされ、完全に除去された。
【０２０１】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く６５分後でも５０
オングストローム以下程度であり、多孔質層のエッチン
グ速度との選択比は１０の５乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム）は実
用上無視できる膜厚減少である。
【０２０２】（実施例２４）本実施例は、上記実施例６
とは固相エピタキシャル成長を行い、単結晶Ｓｉ層が形
成された後のエッチング処理が異なる。
【０２０３】すなわち、貼り合わせた基板を４９％弗酸
と３０％過酸化水素水との混合液（１：５）で攪はんし
ながら選択エッチングする。６２分後には、単結晶Ｓｉ
はエッチングされずに残り、単結晶Ｓｉをエッチ・スト
ップの材料として、多孔質Ｓｉ基板は選択エッチングさ
れ、完全に除去された。
【０２０４】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く６２分後でも５０
オングストローム以下程度であり、多孔質層のエッチン
グ速度との選択比は１０の５乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム）は実
用上無視できる膜厚減少である。
【０２０５】（実施例２５）本実施例は、上記実施例７
とは固相エピタキシャル成長を行い、単結晶Ｓｉ層が形
成された後のエッチング処理が異なる。
【０２０６】すなわち、貼り合わせた基板を４９％弗酸
とアルコールとの混合液（１０：１）で攪はんすること
なく選択エッチングした。８２分後には、単結晶Ｓｉは
エッチングされずに残り、単結晶Ｓｉをエッチ・ストッ
プの材料として、多孔質Ｓｉ基板は選択エッチングさ
れ、完全に除去された。
【０２０７】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く８２分後でも５０
オングストローム以下程度であり、多孔質層のエッチン
グ速度との選択比は１０の乗以上にも達し、非多孔質層
におけるエッチング量（数十オングストローム）は実用
上無視できる膜厚減少である。
【０２０８】（実施例２６） 本実施例は、上記実施例８とは固相エピタキシャル成長
を行い、単結晶Ｓｉ層が形成された後のエッチング処理
が異なる。
【０２０９】すなわち、貼り合わせた基板を４９％弗酸
で攪はんしながら選択エッチングした。７８分後には、
単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉをエ
ッチ・ストップの材料として、多孔質Ｓｉ基板は選択エ
ッチングされ、完全に除去された。
【０２１０】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く７８分後でも５０
オングストローム以下程度であり、多孔質層のエッチン
グ速度との選択比は１０の５乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム）は実
用上無視できる膜厚減少である。
【０２１１】（実施例２７）本実施例は、上記実施例９
とは固相エピタキシャル成長を行い、単結晶Ｓｉ層が形
成された後のエッチング処理が異なる。
【０２１２】すなわち、貼り合わせた基板を多孔質Ｓｉ
層を４９％弗酸と３０％過酸化水素水との混合液（１：
５）で攪はんしながら選択エッチングした。１６.１分
後には、単結晶Ｓｉはエッチングされずに残り、単結晶
Ｓｉをエッチ・ストップの材料として、多孔質Ｓｉ基板
は選択エッチングされ、完全に除去された。
【０２１３】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く１６.１分後でも５
０オングストローム以下程度であり、多孔質層のエッチ
ン グ速度との選択比は１０の５乗以上にも達し、非多
孔質層におけるエッチング量（数十オングストローム）
は実用上無視できる膜厚減少である。
【０２１４】（実施例２８）本実施例以降は第１の基板
体と第２の基板体の材料を互いに異なるものを用いた。
本実施例の場合、第１の基板体として２００μｍの厚み
を持った比抵抗０.０１Ω・ｃｍのＰ型あるいはＮ型（１
００）単結晶Ｓｉ基板を、ＨＦ溶液中において陽極化成
を行った。
【０２１５】陽極化成条件は以下のとおりであった。
【０２１６】 電流密度 ３０（ｍＡ・ｃｍ-2） 陽極化成溶液 ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ=１：１：
１ 時間 １.６ （時間） 多孔質Ｓｉの厚み ２００（μｍ） 気孔率 ５６（％）
【０２１７】第２の基板体たる別の溶融石英基板上に５
００ｎｍのＣＶＤ-ＳｉＯ2層を形成し、さらにＳｉＯ2
上に、熱ＣＶＤ法により、非晶質Ｓｉ層を０.１μｍ堆
積させた。堆積条件は、以下のとおりであった。
【０２１８】 ソ−スガス： ＳｉＨ4 ガス圧力： ０.３ Ｔｏｒｒ ガス流量： ５０ ｃｃｍ 温度： ５５０ ℃ 成長速度： １.８ ｎｍ/ｍｉｎ 次に、該多孔質Ｓｉ表面と非晶質Ｓｉ表面とを重ね合わ
せ、接触させた後、非晶質Ｓｉの結晶化温度より低い５
００℃-３０minの熱処理をし、貼り合わせをおこなっ
た。
【０２１９】さらに、多孔質Ｓｉをシードとして非晶質
Ｓｉを固相エピタキシャル成長させるため、６００℃-
１時間の熱処理を施したところ、非晶質Ｓｉ層が、完全
に固相エピタキシャル成長し、単結晶Ｓｉ膜が形成され
た。
【０２２０】その後、溶融石英側のみエッチング防止膜
としてＳｉ3Ｎ4を形成し、該張り合わせた基板を４９％
弗酸とアルコールと３０％過酸化水素水との混合液（１
０：６：５０）で攪はんすることなく選択エッチングす
る。６５分後には、単結晶Ｓｉはエッチングされずに残
り、単結晶Ｓｉをエッチ・ストップの材料として、多孔
質Ｓｉ基板は選択エッチングされ、完全に除去された。
【０２２１】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く６５分後でも５０
オングストローム以下程度であり、多孔質層のエッチン
グ速度との選択比は１０の５乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム）は実
用上無視できる膜厚減少である。
【０２２２】ここで用いた多孔質Ｓｉの選択エッチング
液の代わりに、上記の他の選択エッチング液を用いても
同様の結果がえられた。
【０２２３】すなわち、２００μｍの厚みを持った多孔
質化されたＳｉ基板は、除去され、エッチング防止膜を
除去した後には、光透過性基板上に０.１μｍの厚みを
持った単結晶Ｓｉ層が形成できた。多孔質Ｓｉの選択エ
ッチングによっても単結晶Ｓｉ層には何ら変化はなかっ
た。
【０２２４】透過電子顕微鏡による断面観察の結果、単
結晶Ｓｉ層は良好な結晶性を有していることが確認され
た。
【０２２５】（実施例２９）本実施例では、第１の基板
体として２００μｍの厚みを持った比抵抗０.０１Ω・ｃ
ｍのＰ型あるいはＮ型（１００）単結晶Ｓｉ基板を、Ｈ
Ｆ溶液中において陽極化成を行った。
【０２２６】陽極化成条件は以下のとおりであった。
【０２２７】 電流密度 ３０（ｍＡ・ｃｍ-2） 陽極化成溶液 ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ=１：１：
１ 時間 １.６ （時間） 多孔質Ｓｉの厚み ２００（μｍ） 気孔率 ５６（％） 第２の基板体たる別の８００℃付近に軟化点のあるガラ
ス基板上に、蒸着法により、非晶質Ｓｉ層を０.１μｍ
堆積させた。堆積条件は、以下のとおりであった。
【０２２８】 温度： 室温 圧力： １ x １０-9 Torr 成長速度： ０.１ ｎｍ／ｓｅｃ 次に、該多孔質Ｓｉ表面と非晶質Ｓｉ表面とを重ね合わ
せ、接触させた後、非晶質Ｓｉの結晶化温度より低い５
００℃-３０ｍｉｎの熱処理をし、貼り合わせをおこな
った。
【０２２９】さらに、多孔質Ｓｉをシードとして非晶質
Ｓｉを固相エピタキシャル成長させるため、７００℃-
３０分の熱処理を施したところ、非晶質Ｓｉ層が、完全
に固相エピタキシャル成長し、単結晶Ｓｉ膜が形成され
た。
【０２３０】その後、ガラス基板側のみエッチング防止
膜としてＳｉ3Ｎ4を形成し、該貼り合わせた基板を４９
％弗酸と３０％過酸化水素水との混合液（１：５）で攪
はんしながら選択エッチングする。６２分後には、単結
晶Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッチ
・ストップの材料として、多孔質Ｓｉ基板は選択エッチ
ングされ、完全に除去された。
【０２３１】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く６２分後でも５０
オングストローム以下程度であり、多孔質層のエッチン
グ速度との選択比は１０の５乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム）は実
用上無視できる膜厚減少である。
【０２３２】ここで用いた多孔質Ｓｉの選択エッチング
液の代わりに、上記の他の選択エッチング液を用いても
同様の結果がえられた。
【０２３３】すなわち、２００μｍの厚みを持った多孔
質化されたＳｉ基板は、除去され、エッチング防止膜を
除去した後には、光透過性基板上に０.１μｍの厚みを
持った単結晶Ｓｉ層が形成できた。多孔質Ｓｉの選択エ
ッチングによっても単結晶Ｓｉ層には何ら変化はなかっ
た。
【０２３４】透過電子顕微鏡による断面観察の結果、単
結晶Ｓｉ層は良好な結晶性を有していることが確認され
た。
【０２３５】（実施例３０）本実施例では、第１の基板
体として２００μｍの厚みを持った比抵抗０.０１Ω・ｃ
ｍのＰ型あるいはＮ型（１００）単結晶Ｓｉ基板を、Ｈ
Ｆ溶液中において陽極化成を行った。
【０２３６】陽極化成条件は以下のとおりであった。
【０２３７】 電流密度 ３０（ｍＡ・ｃｍ-2） 陽極化成溶液 ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ=１：１：
１ 時間 １.６ （時間） 多孔質Ｓｉの厚み ２００（μｍ） 気孔率 ５６（％） 第２の基板体たる別の溶融石英基板上に、バイアススパ
ッタ法により、非晶質Ｓｉ層を０.１μ ｍ堆積させた。
堆積条件は、以下のとおりである。
【０２３８】 ＲＦ周波数： １００ＭＨｚ 高周波電力： ６００Ｗ 温度： 室温 Ａｒ ガス圧力： ８ x １０-3 Torr タ−ゲット直流バイアス： −２００ Ｖ 基板直流バイアス： ＋５ Ｖ 次に、該多孔質Ｓｉ表面と非晶質Ｓｉ表面とを重ね合わ
せ、接触させた後、非晶質Ｓｉの結晶化温度より低い５
００℃-３０ｍｉｎの熱処理をし、貼り合わせをおこな
った。
【０２３９】さらに、多孔質Ｓｉをシードとして非晶質
Ｓｉを固相エピタキシャル成長させるため、ＲＴＡ（Ra
pid Thermal Annealing）法により１２００℃-１分の熱
処理を施したところ、非晶質Ｓｉ層が、完全に固相エピ
タキシャル成長し、単結晶Ｓｉ膜が形成された。
【０２４０】その後、溶融石英基板側のみエッチング防
止膜としてＳｉ3Ｎ4を形成し、該貼り合わせた基板を弗
硝酸酢酸（１：３：８）溶液に浸潤した。前述したよう
に、多孔質Ｓｉのエッチング速度は単結晶Ｓｉのエッチ
ング速度に対して百倍ほど増速される。通常の単結晶Ｓ
ｉの弗硝酸酢酸（１：３：８）溶液に対するエッチング
速度は、約毎分１μｍ程度であるので、２００μｍ厚の
多孔質Ｓｉ領域は２分で除去された。
【０２４１】すなわち、２００μｍの厚みを持った多孔
質化されたＳｉ基板は、除去され、エッチング防止膜を
除去した後には、光透過性基板上に０.１μｍの厚みを
持った単結晶Ｓｉ層が形成できた。多孔質Ｓｉの選択エ
ッチングによっても単結晶Ｓｉ層には何ら変化はなかっ
た。
【０２４２】透過電子顕微鏡による断面観察の結果、単
結晶Ｓｉ層は良好な結晶性を有していることが確認され
た。
【０２４３】（実施例３１）本実施例では、５２５μｍ
の厚みを持った比抵抗０.０１Ω・ｃｍのＰ型あるいはＮ
型の４インチ径の第１の基板体たる（１００）単結晶Ｓ
ｉ基板を、ＨＦ溶液中において陽極化成を行った。
【０２４４】陽極化成条件は以下のとおりであった。
【０２４５】 電流密度 ５（ｍＡ・ｃｍ-2） 陽極化成溶液 ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ=１：１：
１ 時間 ２４ （分） 多孔質Ｓｉの厚み ２０（μｍ） 気孔率 ４５（％） この基板を酸素雰囲気中４００℃で２時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。
【０２４６】第２の基板体たる溶融石英基板上に、熱Ｃ
ＶＤ法により、非晶質Ｓｉ層を０.１μｍ堆積させた。
堆積条件は、以下のとおりであった。
【０２４７】 ソ−スガス： ＳｉＨ4 ガス圧力： ０.３ Ｔｏｒｒ ガス流量： ５０ ｃｃｍ 温度： ５５０ ℃ 成長速度： １.８ ｎｍ/ｍｉｎ その後、さらに、非晶質Ｓｉ層にＳｉイオンをイオン注
入した。イオン注入条件は、 Ｓｉ+ ７０ｋｅＶ ４Ｅ１０14ｃｍ-2 であった。
【０２４８】次に、該多孔質Ｓｉ表面と非晶質Ｓｉ表面
とを重ね合わせ、接触させた後、非晶質Ｓｉの結晶化温
度より低い５００℃-３０minの熱処理をし、貼り合わせ
をおこなった。
【０２４９】さらに、多孔質Ｓｉをシードとして非晶質
Ｓｉを固相エピタキシャル成長させるため、６００℃-
１時間の熱処理を施したところ、非晶質Ｓｉ層が、完全
に固相エピタキシャル成長し、単結晶Ｓｉ膜が形成され
た。
【０２５０】次に、研磨、研削により第１のＳｉ基板を
１０μｍ残して除去し、貼り合わせ基板の溶融石英基板
側のみをＳｉ3Ｎ4で被覆し、その後、 １ＨＦ＋２０ＨＮＯ3＋２０ＣＨ3ＣＯＯＨ で、孔の内壁を酸化した多孔質Ｓｉ層をエッチストップ
層として１０μｍの単結晶Ｓｉ基板を選択的にエッチン
グした。１０分後には、第１のＳｉ基板はすべてエッチ
ングされ、多孔質Ｓｉ層が露出した。
【０２５１】その後、該貼り合わせた基板を４９％弗酸
で攪はんしながら選択エッチングする。１８.６分後に
は、単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉ
をエッチ・ストップの材料として、多孔質Ｓｉ基板は選
択エッチングされ、完全に除去された。
【０２５２】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く１８.６分後でも
５０オングストローム以下程度であり、多孔質層のエッ
チング速度との選択比は１０の５乗以上にも達し、非多
孔質層におけるエッチング量（数十オングストローム）
は実用上無視できる膜厚減少である。
【０２５３】ここで用いた多孔質Ｓｉの選択エッチング
液の代わりに、上記の他の選択エッチング液を用いても
同様の結果がえられた。
【０２５４】すなわち、Ｓｉ基板は、除去され、エッチ
ング防止膜を除去した後には、光透過性基板上に０.１
μｍの厚みを持った単結晶Ｓｉ層が形成できた。多孔質
Ｓｉの選択エッチングによっても単結晶Ｓｉ層には何ら
変化はなかった。
【０２５５】透過電子顕微鏡による断面観察の結果、単
結晶Ｓｉ層は良好な結晶性を有していることが確認され
た。
【０２５６】（実施例３２）本実施例では、６２５μｍ
の厚みを持った比抵抗０.０１Ω・ｃｍのＰ型あるいはＮ
型の５インチ径の第１の基板体たる（１００）単結晶Ｓ
ｉ基板を、ＨＦ溶液中において陽極化成を行った。
【０２５７】陽極化成条件は以下のとおりであった。
【０２５８】 電流密度 ５（ｍＡ・ｃｍ-2） 陽極化成溶液 ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ=１：１：
１ 時間 １２ （分） 多孔質Ｓｉの厚み １０（μｍ） 気孔率 ４５（％） この基板を酸素雰囲気中４００℃で２時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。
【０２５９】第２の基板体たる別の溶融石英基板上に
に、熱ＣＶＤ法により、多結晶Ｓｉ層を０.１μｍ堆積
させた。堆積条件は、以下のとおりである。
【０２６０】 ソ−スガス： ＳｉＨ4 ガス圧力： ０.３ Ｔｏｒｒ ガス流量： ５０ ｃｃｍ 温度： ６２０ ℃ その後、多結晶Ｓｉ層にＳｉイオンをイオン注入し、多
結晶Ｓｉを完全に非晶質化した。イオン注入条件は、 Ｓｉ+ ４０ｋｅＶ ５Ｅ１０15ｃｍ-2 であった。
【０２６１】次に、該多孔質Ｓｉ表面と非晶質Ｓｉ表面
とを重ね合わせ、接触させた後、非晶質Ｓｉの結晶化温
度より低い５００℃-３０minの熱処理をし、貼り合わせ
をおこなった。
【０２６２】さらに、多孔質Ｓｉをシードとして非晶質
Ｓｉを固相エピタキシャル成長させるため、６００℃-
２時間の熱処理を施したところ、非晶質Ｓｉ層が、完全
に固相エピタキシャル成長し、単結晶Ｓｉ膜が形成され
た。
【０２６３】次に、研磨、研削により第１のＳｉ基板を
５μｍ残して除去し、貼り合わせ基板の溶融石英基板側
のみをＳｉ3Ｎ4で被覆し、その後、 エチレンジアミン＋ピロカテコール＋水（１７ｍｌ：３
ｇ：８ｍｌの比率） １１０℃ で、孔の内壁を酸化した多孔質Ｓｉ層をエッチストップ
層として残りの単結晶Ｓｉ基板を選択的にエッチングし
た。３分後には、第１のＳｉ基板はすべてエッチングさ
れ、多孔質Ｓｉ層が全域に露出した。
【０２６４】その後、該貼り合わせた基板を４９％弗酸
とアルコールと３０％過酸化水素水との混合液（１０：
６：５０）で攪はんすることなく選択エッチングする。
１１.４分後には、単結晶Ｓｉはエッチングされずに残
り、単結晶Ｓｉをエッチ・ストップの材料として、多孔
質Ｓｉ基板は選択エッチングされ、完全に除去された。
【０２６５】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く１１.４分後でも
５０オングストローム以下程度であり、多孔質層のエッ
チング速度との選択比は１０の５乗以上にも達し、非多
孔質層におけるエッチング量（数十オングストローム）
は実用上無視できる膜厚減少である。
【０２６６】ここで用いた多孔質Ｓｉの選択エッチング
液の代わりに、上記の他の選択エッチング液を用いても
同様の結果がえられた。
【０２６７】すなわち、Ｓｉ基板は、除去され、エッチ
ング防止膜を除去した後には、光透過性基板上に０.１
μｍの厚みを持った単結晶Ｓｉ層が形成できた。多孔質
Ｓｉの選択エッチングによっても単結晶Ｓｉ層には何ら
変化はなかった。
【０２６８】透過電子顕微鏡による断面観察の結果、単
結晶Ｓｉ層は良好な結晶性を有していることが確認され
た。
【０２６９】（実施例３３）６２５μｍの厚みを持った
比抵抗０.０１Ω・ｃｍのＰ型あるいはＮ型の６インチ径
の第１の基板体たる（１００）単結晶Ｓｉ基板を、ＨＦ
溶液中において陽極化成を行った。
【０２７０】陽極化成条件は以下のとおりであった。
【０２７１】 電流密度 ５（ｍＡ・ｃｍ-2） 陽極化成溶液 ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ=１：１：
１ 時間 １２ （分） 多孔質Ｓｉの厚み １０（μｍ） 気孔率 ４５（％） この基板を酸素雰囲気中４００℃で２時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。
【０２７２】第２の基板体たる別の溶融石英基板上に、
熱ＣＶＤ法により、非晶質Ｓｉ層を０.１μｍ堆積さ せ
た。堆積条件は、以下のとおりであった。
【０２７３】 ソ−スガス： Ｓｉ2Ｈ6 ガス圧力： ０.３ Ｔｏｒｒ 温度： ５２０ ℃
【０２７４】次に、該多孔質Ｓｉ表面と非晶質Ｓｉ表面
とを重ね合わせ、接触させた後、非晶質Ｓｉの結晶化温
度より低い５００℃-３０minの熱処理をし、貼り合わせ
をおこなった。
【０２７５】さらに、多孔質Ｓｉをシードとして非晶質
Ｓｉを固相エピタキシャル成長させるため、６００℃-
１時間の熱処理を施したところ、非晶質Ｓｉ層が、完全
に固相エピタキシャル成長し、単結晶Ｓｉ膜が形成され
た。
【０２７６】次に、研磨、研削により第１のＳｉ基板を
５μｍ残して除去し、貼り合わせ基板の溶融石英基板側
のみをＳｉ3Ｎ4で被覆し、その後、 ＫＯＨ水溶液（３０％） １１０℃ で、孔の内壁を酸化した多孔質Ｓｉ層をエッチストップ
層として残りの単結晶Ｓｉ基板を選択的にエッチングし
た。１分後には、第１のＳｉ基板はすべてエッチングさ
れ、多孔質Ｓｉ層が全域に露出した。
【０２７７】その後、該貼り合わせた基板を４９％弗酸
と３０％過酸化水素水との混合液（１：５）で攪はんし
ながら選択エッチングする。１１.１分後には、単結晶
Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッチ・
ストップの材料として、多孔質Ｓｉ基板は選択エッチン
グされ、完全に除去された。
【０２７８】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く１１.１分後でも
５０オングストローム以下程度であり、多孔質層のエッ
チング速度との選択比は１０の５乗以上にも達し、非多
孔質層におけるエッチング量（数十オングストローム）
は実用上無視できる膜厚減少である。
【０２７９】ここで用いた多孔質Ｓｉの選択エッチング
液の代わりに、上記の他の選択エッチング液を用いても
同様の結果がえられた。
【０２８０】すなわち、Ｓｉ基板は、除去され、エッチ
ング防止膜を除去した後には、光透過性基板上に０.１
μｍの厚みを持った単結晶Ｓｉ層が形成できた。多孔質
Ｓｉの選択エッチングによっても単結晶Ｓｉ層には何ら
変化はなかった。
【０２８１】透過電子顕微鏡による断面観察の結果、単
結晶Ｓｉ層は良好な結晶性を有していることが確認され
た。
【０２８２】（実施例３４）６２５μｍの厚みを持った
比抵抗０.０１Ω・ｃｍのＰ型あるいはＮ型の６インチ径
の第１の基板体たる（１００）単結晶Ｓｉ基板を、ＨＦ
溶液中において陽極化成を行った。
【０２８３】陽極化成条件は以下のとおりであった。
【０２８４】 電流密度 ５（ｍＡ・ｃｍ-2） 陽極化成溶液 ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ=１：１：
１ 時間 １２ （分） 多孔質Ｓｉの厚み １０（μｍ） 気孔率 ４５（％） この基板を酸素雰囲気中４００℃で２時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。
【０２８５】第２の基板体たる別のセラミック基板上に
ＣＶＤ法により１００ｎｍのＳｉ 3 Ｎ 4 、さらに５００ｎ
ｍのＳｉＯ2層を形成し、さらにＳｉＯ2上に、熱ＣＶＤ
法により、非晶質Ｓｉ層を０.１μｍ堆積させた。堆積
条件は、以下のとおりである。
【０２８６】 ソ−スガス： Ｓｉ2Ｈ6 ガス圧力： ０.３ Ｔｏｒｒ 温度： ５２０ ℃ 次に、該多孔質Ｓｉ表面と非晶質Ｓｉ表面とを重ね合わ
せ、接触させた後、非晶質Ｓｉの結晶化温度より低い５
００℃-３０minの熱処理をし、貼り合わせをおこなっ
た。
【０２８７】さらに、多孔質Ｓｉをシードとして非晶質
Ｓｉを固相エピタキシャル成長させるため、６００℃-
１時間の熱処理を施したところ、非晶質Ｓｉ層が、完全
に固相エピタキシャル成長し、単結晶Ｓｉ膜が形成され
た。
【０２８８】次に、研磨、研削により第１のＳｉ基板を
１０μｍ残して除去し、貼り合わせ基板の溶融石英基板
側のみをＳｉ 3 Ｎ 4 で被覆し、その後、 １ＨＦ＋１０ＨＮＯ3＋１０ＣＨ3ＣＯＯＨ で、孔の内壁を酸化した多孔質Ｓｉ層をエッチストップ
層として１０μｍの単結晶Ｓｉ基板を選択的にエッチン
グした。５分後には、第１のＳｉ基板はすべてエッチン
グされ、多孔質Ｓｉ層が露出した。
【０２８９】その後、セラミック基板側のみをエッチン
グ防止膜としてＳｉ3Ｎ4を形成し、該貼り合わせた基板
を４９％弗酸とアルコールとの混合液（１０：１）で攪
はんすることなく選択エッチングする。１２.７分後に
は、単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉ
をエッチ・ストップの材料として、多孔質Ｓｉ基板は選
択エッチングされ、完全に除去された。
【０２９０】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く１２.７分後でも
５０オングストローム以下程度であり、多孔質層のエッ
チング速度との選択比は１０の５乗以上にも達し、非多
孔質層におけるエッチング量（数十オングストローム）
は実用上無視できる膜厚減少である。
【０２９１】ここで用いた多孔質Ｓｉの選択エッチング
液の代わりに、上記の他の選択エッチング液を用いても
同様の結果がえられた。
【０２９２】すなわち、Ｓｉ基板は、除去され、エッチ
ング防止膜を除去した後には、セラミック基板上に０.
１μｍの厚みを持った単結晶Ｓｉ層が形成できた。多孔
質Ｓｉの選択エッチングによっても単結晶Ｓｉ層には何
ら変化はなかった。
【０２９３】透過電子顕微鏡による断面観察の結果、単
結晶Ｓｉ層は良好な結晶性を有していることが確認され
た。
【０２９４】なお、セラミック基板以外に他のどのよう
な基板でも用いることが可能であった。
【０２９５】（実施例３５）本実施例では、５２５μｍ
の厚みを持った比抵抗０.０１Ω・ｃｍのＰ型あるいはＮ
型の４インチ径の第１の基板体たる（１００）単結晶Ｓ
ｉ基板を、ＨＦ溶液中において陽極化成を行った。
【０２９６】陽極化成条件は以下のとおりであった。
【０２９７】 電流密度 ５（ｍＡ・ｃｍ-2） 陽極化成溶液 ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ=１：１：
１ 時間 １２ （分） 多孔質Ｓｉの厚み １０（μｍ） 気孔率 ４６（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。
【０２９８】第２の基板体たる別の溶融石英基板上に厚
みが５００ｎｍのＣＶＤ-ＳｉＯ2層を形成し、さらにＳ
ｉＯ2上に、熱ＣＶＤ法により、非晶質Ｓｉ層を０.１μ
ｍ堆積させた。堆積条件は、以下のとおりであった。
【０２９９】 ソ−スガス： ＳｉＨ4 ガス圧力： ０.３ Ｔｏｒｒ ガス流量： ５０ ｃｃｍ 温度： ５５０ ℃ 成長速度： １.８ ｎｍ/ｍｉｎ 次に、該多孔質Ｓｉ表面と非晶質Ｓｉ表面とを重ね合わ
せ、接触させた後、非晶質Ｓｉの結晶化温度より低い３
００℃-２ｈｒｓの熱処理をし、貼り合わせをおこなっ
た。
【０３００】研磨、研削により第１のＳｉ基板を１０μ
ｍ残して除去した後、多孔質Ｓｉをシードとして非晶質
Ｓｉを固相エピタキシャル成長させるため、６００℃-
１時間の熱処理を施したところ、非晶質Ｓｉ層が、完全
に固相エピタキシャル成長し、単結晶Ｓｉ膜が形成され
た。
【０３０１】溶融石英基板側のみをエッチング防止膜の
Ｓｉ3Ｎ4で被覆し、その後、 １ＨＦ＋２０ＨＮＯ3＋２０ＣＨ3ＣＯＯＨ で、孔の内壁を酸化した多孔質Ｓｉ層をエッチストップ
層として１０μｍの単結晶Ｓｉ基板を選択的にエッチン
グした。１０分後には、第１のＳｉ基板はすべてエッチ
ングされ、多孔質Ｓｉ層が露出した。
【０３０２】その後、該貼り合わせた基板を４９％弗酸
とアルコールと３０％過酸化水素水との混合液（１０：
６：５０）で攪はんすることなく選択エッチングする。
１１.４分後には、単結晶Ｓｉはエッチングされずに残
り、単結晶Ｓｉをエッチ・ストップの材料として、多孔
質Ｓｉ基板は選択エッチングされ、完全に除去された。
【０３０３】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く１１.４分後でも
５０オングストローム以下程度であり、多孔質層のエッ
チング速度との選択比は１０の５乗以上にも達し、非多
孔質層におけるエッチング量（数十オングストローム）
は実用上無視できる膜厚減少である。
【０３０４】ここで用いた多孔質Ｓｉの選択エッチング
液の代わりに、上記の他の選択エッチング液を用いても
同様の結果がえられた。
【０３０５】すなわち、Ｓｉ基板は、除去され、エッチ
ング防止膜を除去した後には、光透過性基板上に０.１
μｍの厚みを持った単結晶Ｓｉ層が形成できた。多孔質
Ｓｉの選択エッチングによっても単結晶Ｓｉ層には何ら
変化はなかった。
【０３０６】透過電子顕微鏡による断面観察の結果、単
結晶Ｓｉ層は良好な結晶性を有して いることが確認された。
【０３０７】（実施例３６）６２５μｍの厚みを持った
比抵抗０.０１Ω・ｃｍのＰ型あるいはＮ型の５インチ径
の第１の基板体たる（１００）単結晶Ｓｉ基板を、ＨＦ
溶液中において陽極化成を行った。
【０３０８】陽極化成条件は以下のとおりであった。
【０３０９】 電流密度 ５（ｍＡ・ｃｍ-2） 陽極化成溶液 ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ=１：１：
１ 時間 ２４ （分） 多孔質Ｓｉの厚み ２０（μｍ） 気孔率 ４５（％） この基板を酸素雰囲気中４００℃で２時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。
【０３１０】第２の基板体たる別の８００℃付近に軟化
点のあるガラス基板上に、蒸着法により、非晶質Ｓｉ層
を０.１μｍ堆積させた。堆積条件は、以下のとおりで
ある。
【０３１１】 温度： 室温 圧力： １ x １０-9 Ｔｏｒｒ 成長速度： ０.１ ｎｍ／ｓｅｃ 次に、該多孔質Ｓｉ表面と非晶質Ｓｉ表面とを重ね合わ
せ、接触させた後、非晶質Ｓｉの結晶化温度より低い２
００℃-５０ｈｒｓの熱処理をし、貼り合わせをおこな
った。
【０３１２】研磨、研削により第１のＳｉ基板を５μｍ
残して除去した後、ガラス基板側のみをエッチング防止
膜のＳｉ3Ｎ4で被覆し、その後、 １ＨＦ＋１０ＨＮＯ3＋１０ＣＨ3ＣＯＯＨ で、孔の内壁を酸化した多孔質Ｓｉ層をエッチストップ
層として１０μｍの単結晶Ｓｉ基板を選択的にエッチン
グした。５分後には、第１のＳｉ基板はすべてエッチン
グされ、多孔質Ｓｉ層が露出した。
【０３１３】多孔質Ｓｉをシードとして非晶質Ｓｉを固
相エピタキシャル成長させるため、７００℃-１時間の
熱処理を施したところ、非晶質Ｓｉ層が、完全に固相エ
ピタキシャル成長し、単結晶Ｓｉ膜が形成された。
【０３１４】その後、該貼り合わせた基板を４９％弗酸
と３０％過酸化水素水との混合液（１：５）で攪はんし
ながら選択エッチングする。１６.１分後には、単結晶
Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッチ・
ストップの材料として、多孔質Ｓｉ基板は選択エッチン
グされ、完全に除去された。
【０３１５】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く１６.１分後でも
５０オングストローム以下程度であり、多孔質層のエッ
チング速度との選択比は１０の５乗以上にも達し、非多
孔質層におけるエッチング量（数十オングストローム）
は実用上無視できる膜厚減少である。
【０３１６】ここで用いた多孔質Ｓｉの選択エッチング
液の代わりに、上記の他の選択エッチング液を用いても
同様の結果がえられた。
【０３１７】すなわち、Ｓｉ基板は、除去され、エッチ
ング防止膜を除去した後には、光透過性基板上に０.１
μｍの厚みを持った単結晶Ｓｉ層が形成できた。多孔質
Ｓｉの選択エッチングによっても単結晶Ｓｉ層には何ら
変化はなかった。
【０３１８】透過電子顕微鏡による断面観察の結果、単
結晶Ｓｉ層は良好な結晶性を有していることが確認され
た。
【０３１９】（実施例３７）６２５μｍの厚みを持った
比抵抗０.０１Ω・ｃｍのＰ型あるいはＮ型の６インチ径
の第１の基板体たる（１００）単結晶Ｓｉ基板を、ＨＦ
溶液中において陽極化成を行った。
【０３２０】陽極化成条件は以下のとおりであった。
【０３２１】 電流密度 ５（ｍＡ・ｃｍ-2） 陽極化成溶液 ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ=１：１：
１ 時間 １２ （分） 多孔質Ｓｉの厚み １０（μｍ） 気孔率 ４５（％） この基板を酸素雰囲気中４００℃で２時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。
【０３２２】第２の基板体たる別の溶融石英基板上に、
バイアススパッタ法により、非晶質Ｓｉ層を０.１μ ｍ
堆積させた。堆積条件は、以下のとおりである。
【０３２３】 ＲＦ周波数： １００ＭＨｚ 高周波電力： ６００Ｗ 温度： 室温 Ａｒ ガス圧力： ８ x１０-3 Torr タ−ゲット直流バイアス： −２００ Ｖ 基板直流バイアス： ＋５ Ｖ 次に、該多孔質Ｓｉ表面と非晶質Ｓｉ表面とを重ね合わ
せ、接触させた後、非晶質Ｓｉの結晶化温度より低い４
００℃-２４ｈｒｓの熱処理をし、貼り合わせをおこな
った。
【０３２４】研磨、研削により第１のＳｉ基板を１０μ
ｍ残して除去した後、多孔質Ｓｉをシードとして非晶質
Ｓｉを固相エピタキシャル成長させるため、ＲＴＡ（Ra
pidThermal Annealing）法により１２００℃-１分の熱
処理を施したところ、非晶質Ｓｉ層が、完全に固相エピ
タキシャル成長し、単結晶Ｓｉ膜が形成された。
【０３２５】溶融石英基板側のみをエッチング防止膜の
Ｓｉ 3 Ｎ 4 で被覆し、その後、 １ＨＦ＋４０ＨＮＯ3＋４０ＣＨ3ＣＯＯＨ で、孔の内壁を酸化した多孔質Ｓｉ層をエッチストップ
層として１０μｍの単結晶Ｓｉ基板を選択的にエッチン
グした。１５分後には、第１のＳｉ基板はすべてエッチ
ングされ、多孔質Ｓｉ層が露出した。
【０３２６】その後、該貼り合わせた基板を弗硝酸酢酸
（１：３：８）溶液に浸潤した。前述したように、多孔
質Ｓｉのエッチング速度は単結晶Ｓｉのエッチング速度
に対して百倍ほど増速される。通常の単結晶Ｓｉの弗硝
酸酢酸（１：３：８）溶液に対するエッチング速度は、
約毎分１μｍ程度であるので、１０μｍ厚の多孔質Ｓｉ
領域は１分以内に除去された。
【０３２７】すなわち、Ｓｉ基板は、除去され、エッチ
ング防止膜を除去した後には、光透過性基板上に０.１
μｍの厚みを持った単結晶Ｓｉ層が形成できた。多孔質
Ｓｉの選択エッチングによっても単結晶Ｓｉ層には何ら
変化はなかった。
【０３２８】透過電子顕微鏡による断面観察の結果、単
結晶Ｓｉ層は良好な結晶性を有していることが確認され
た。
【０３２９】（実施例３８）５２５μｍの厚みを持った
比抵抗０.０１Ω・ｃｍのＰ型あるいはＮ型の４インチ径
の第１の基板体たる（１００）単結晶Ｓｉ基板を、ＨＦ
溶液中において陽極化成を行った。
【０３３０】陽極化成条件は以下のとおりであった。
【０３３１】 電流密度 ５（ｍＡ・ｃｍ-2） 陽極化成溶液 ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ=１：１：
１ 時間 ２４ （分） 多孔質Ｓｉの厚み ２０（μｍ） 気孔率 ４５（％） この基板を酸素雰囲気中４００℃で２時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。
【０３３２】第２の基板体たる溶融石英基板上に、熱Ｃ
ＶＤ法により、非晶質Ｓｉ層を０.１μｍ堆積させた 。
【０３３３】堆積条件は、以下のとおりである。
【０３３４】 ソ−スガス： ＳｉＨ4 ガス圧力： ０.３ Ｔｏｒｒ ガス流量： ５０ ｃｃｍ 温度： ５５０ ℃ 成長速度： １.８ ｎｍ／ｍｉｎ その後、さらに、非晶質Ｓｉ層にＳｉイオンをイオン注
入した。イオン注入条件は、 Ｓｉ+ ７０ｋｅＶ ４Ｅ１０14ｃｍ-2 であった。
【０３３５】次に、該多孔質Ｓｉ表面と非晶質Ｓｉ表面
とを重ね合わせ、接触させた後、室温で陽極接合を行
い、さらに非晶質Ｓｉの結晶化温度より低い４５０℃-
２ｈｒｓの熱処理をし、貼り合わせをおこなった。
【０３３６】次に、研磨、研削により第１のＳｉ基板を
１０μｍ残して除去し、貼り合わせ基板の溶融石英基板
側のみをＳｉ3Ｎ4で被覆し、その後、 １ＨＦ＋２０ＨＮＯ3＋２０ＣＨ3ＣＯＯＨ で、孔の内壁を酸化した多孔質Ｓｉ層をエッチストップ
層として１０μｍの単結晶Ｓｉ基板を選択的にエッチン
グした。１０分後には、第１のＳｉ基板はすべてエッチ
ングされ、多孔質Ｓｉ層が露出した。
【０３３７】さらに、多孔質Ｓｉをシードとして非晶質
Ｓｉを固相エピタキシャル成長させるため、６００℃-
１時間の熱処理を施したところ、非晶質Ｓｉ層が、完全
に固相エピタキシャル成長し、単結晶Ｓｉ膜が形成され
た。
【０３３８】その後、該貼り合わせた基板を４９％弗酸
で攪はんしながら選択エッチングする。１８.６分後に
は、単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉ
をエッチ・ストップの材料として、多孔質Ｓｉ基板は選
択エッチングされ、完全に除去された。
【０３３９】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く１８.６分後でも
５０オングストローム以下程度であり、多孔質層のエッ
チング速度との選択比は１０の５乗以上にも達し、非多
孔質層におけるエッチング量（数十オングストローム）
は実用上無視できる膜厚減少である。
【０３４０】ここで用いた多孔質Ｓｉの選択エッチング
液の代わりに、上記の他の選択エッチング液を用いても
同様の結果がえられた。
【０３４１】すなわち、Ｓｉ基板は、除去され、エッチ
ング防止膜を除去した後には、光透過性基板上に０.１
μｍの厚みを持った単結晶Ｓｉ層が形成できた。多孔質
Ｓｉの選択エッチングによっても単結晶Ｓｉ層には何ら
変化はなかった。
【０３４２】透過電子顕微鏡による断面観察の結果、単
結晶Ｓｉ層は良好な結晶性を有していることが確認され
た。
【０３４３】（実施例３９）６２５μｍの厚みを持った
比抵抗０.０１Ω・ｃｍのＰ型あるいはＮ型の５インチ径
の第１の基板体たる（１００）単結晶Ｓｉ基板を、ＨＦ
溶液中において陽極化成を行った。
【０３４４】陽極化成条件は以下のとおりであった。
【０３４５】 電流密度 ５（ｍＡ・ｃｍ-2） 陽極化成溶液 ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ=１：１：
１ 時間 １２ （分） 多孔質Ｓｉの厚み １０（μｍ） 気孔率 ４５（％） この基板を酸素雰囲気中４００℃で２時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。
【０３４６】第２の基板体たる別の溶融石英基板上に、
熱ＣＶＤ法により、多結晶Ｓｉ層を０.１μｍ堆積 させ
た。堆積条件は、以下のとおりである。
【０３４７】 ソ−スガス： ＳｉＨ4 ガス圧力： ０.３ Ｔｏｒｒ ガス流量： ５０ ｃｃｍ 温度： ６２０ ℃ その後、多結晶Ｓｉ層にＳｉイオンをイオン注入し、多
結晶Ｓｉを完全に非晶質化した。イオン注入条件は、 Ｓｉ+ ４０ｋｅＶ ５Ｅ１０15ｃｍ-2 であった。
【０３４８】次に、該多孔質Ｓｉ表面と非晶質Ｓｉ表面
とを重ね合わせ、接触させた後、非晶質Ｓｉの結晶化温
度より低い４００℃で陽極接合を行い、貼り合わせをお
こなった。
【０３４９】次に、研磨、研削により第１のＳｉ基板を
５μｍ残して除去した後、多孔質Ｓｉをシードとして非
晶質Ｓｉを固相エピタキシャル成長させるため、６００
℃-２時間の熱処理を施したところ、非晶質Ｓｉ層が、
完全に固相エピタキシャル成長し、単結晶Ｓｉ膜が形成
された。
【０３５０】貼り合わせ基板の溶融石英基板側のみをＳ
ｉ3Ｎ4で被覆し、その後、 エチレンジアミン＋ピロカテコール＋水（１７ｍｌ：３
ｇ：８ｍｌの比率）１１０℃ で、孔の内壁を酸化した多孔質Ｓｉ層をエッチストップ
層として残りの単結晶Ｓｉ基板を選択的にエッチングし
た。３分後には、第１のＳｉ基板はすべてエッチングさ
れ、多孔質Ｓｉ層が全域に露出した。
【０３５１】その後、該貼り合わせた基板を４９％弗酸
とアルコールと３０％過酸化水素水との混合液（１０：
６：５０）で攪はんすることなく選択エッチングする。
１１.４分後には、単結晶Ｓｉはエッチングされずに残
り、単結晶Ｓｉをエッチ・ストップの材料として、多孔
質Ｓｉ基板は選択エッチングされ、完全に除去された。
【０３５２】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く１１.４分後でも
５０オングストローム以下程度であり、多孔質層のエッ
チング速度との選択比は１０の５乗以上にも達し、非多
孔質層におけるエッチング量（数十オングストローム）
は実用上無視できる膜厚減少である。
【０３５３】ここで用いた多孔質Ｓｉの選択エッチング
液の代わりに、上記の他の選択エッチング液を用いても
同様の結果がえられた。
【０３５４】すなわち、Ｓｉ基板は、除去され、エッチ
ング防止膜を除去した後には、光透過性基板上に０.１
μｍの厚みを持った単結晶Ｓｉ層が形成できた。多孔質
Ｓｉの選択エッチングによっても単結晶Ｓｉ層には何ら
変化はなかった。
【０３５５】透過電子顕微鏡による断面観察の結果、単
結晶Ｓｉ層は良好な結晶性を有していることが確認され
た。
【０３５６】（実施例４０）６２５μｍの厚みを持った
比抵抗０.０１Ω・ｃｍのＰ型あるいはＮ型の６インチ径
の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中にお
いて陽極化成を行った。
【０３５７】陽極化成条件は以下のとおりであった。
【０３５８】 電流密度 ５（ｍＡ・ｃｍ-2） 陽極化成溶液 ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ=１：１：
１ 時間 １２ （分） 多孔質Ｓｉの厚み １０（μｍ） 気孔率 ４５（％） この基板を酸素雰囲気中４００℃で２時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。
【０３５９】別の溶融石英基板上に、熱ＣＶＤ法によ
り、非晶質Ｓｉ層を０.１μｍ堆積させた。堆積条件
は、以下のとおりである。
【０３６０】 ソ−スガス： Ｓｉ2Ｈ6 ガス圧力： ０.３ Ｔｏｒｒ 温度： ５２０ ℃ 次に、該多孔質Ｓｉ表面と非晶質Ｓｉ表面とを重ね合わ
せ、接触させた後、非晶質Ｓｉの結晶化温度より低い２
００℃-１００ｈｒｓの熱処理をし、貼り合わせをおこ
なった。
【０３６１】次に、研磨、研削により第１のＳｉ基板を
５μｍ残して除去し、貼り合わせ基板の溶融石英基板側
のみをＳｉ3Ｎ4で被覆し、その後、 ＫＯＨ水溶液（３０％） １１０℃ で、孔の内壁を酸化した多孔質Ｓｉ層をエッチストップ
層として残りの単結晶Ｓｉ基板を選択的にエッチングし
た。１分後には、第１のＳｉ基板はすべてエッチングさ
れ、多孔質Ｓｉ層が全域に露出した。
【０３６２】さらに、多孔質Ｓｉをシードとして非晶質
Ｓｉを固相エピタキシャル成長させるため、６００℃-
１時間の熱処理を施したところ、非晶質Ｓｉ層が、完全
に固相エピタキシャル成長し、単結晶Ｓｉ膜が形成され
た。
【０３６３】その後、該貼り合わせた基板を４９％弗酸
と３０％過酸化水素水との混合液（１：５）で攪はんし
ながら選択エッチングする。１１.１分後には、単結晶
Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッチ・
ストップの材料として、多孔質Ｓｉ基板は選択エッチン
グされ、完全に除去された。
【０３６４】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く１１.１分後でも
５０オングストローム以下程度であり、多孔質層のエッ
チング速度との選択比は１０の５乗以上にも達し、非多
孔質層におけるエッチング量（数十オングストローム）
は実用上無視できる膜厚減少である。
【０３６５】ここで用いた多孔質Ｓｉの選択エッチング
液の代わりに、上記の他の選択エッチング液を用いても
同様の結果がえられた。
【０３６６】すなわち、Ｓｉ基板は、除去され、エッチ
ング防止膜を除去した後には、光透過性基板上に０.１
μｍの厚みを持った単結晶Ｓｉ層が形成できた。多孔質
Ｓｉの選択エッチングによっても単結晶Ｓｉ層には何ら
変化はなかった。
【０３６７】透過電子顕微鏡による断面観察の結果、単
結晶Ｓｉ層は良好な結晶性を有していることが確認され
た。
【０３６８】（実施例４１）６２５μｍの厚みを持った
比抵抗０.０１Ω・ｃｍのＰ型あるいはＮ型の６インチ径
の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中において陽
極化成を行った。
【０３６９】陽極化成条件は以下のとおりであった。
【０３７０】 電流密度 ５（ｍＡ・ｃｍ-2） 陽極化成溶液 ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ=１：１：
１ 時間 １２ （分） 多孔質Ｓｉの厚み １０（μｍ） 気孔率 ４５（％） この基板を酸素雰囲気中４００℃で２時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。
【０３７１】別のセラミック基板上にＣＶＤ法により１
００ｎｍのＳｉ3Ｎ4、さらに５００ｎｍのＳｉＯ2層を
形成し、さらにＳｉＯ2上に、熱ＣＶＤ法により、非晶
質Ｓｉ層を０.１μｍ堆積させた。堆積条件は、以下の
とおりである。
【０３７２】 ソ−スガス： Ｓｉ2Ｈ6 ガス圧力： ０.３ Ｔｏｒｒ 温度： ５２０ ℃ 次に、該多孔質Ｓｉ表面と非晶質Ｓｉ表面とを重ね合わ
せ、接触させた後、非晶質Ｓｉの結晶化温度より低い３
００℃-３０ｈｒｓの熱処理をし、貼り合わせをおこな
った。
【０３７３】次に、貼り合わせ基板のセラミック基板側
のみをＳｉ3Ｎ4で被覆し、６６ＨＮＯ3＋３４ＨＦ溶液
で第１のＳｉ基板を１０μｍ残してエッチングし、その
後、 １ＨＦ＋１０ＨＮＯ3＋１０ＣＨ3ＣＯＯＨ で、孔の内壁を酸化した多孔質Ｓｉ層をエッチストップ
層として１０μｍの単結晶Ｓｉ基板を選択的にエッチン
グした。５分後には、第１のＳｉ基板はすべてエッチン
グされ、多孔質Ｓｉ層が露出した。
【０３７４】さらに、多孔質Ｓｉをシードとして非晶質
Ｓｉを固相エピタキシャル成長させるため、６００℃-
１時間の熱処理を施したところ、非晶質Ｓｉ層が、完全
に固相エピタキシャル成長し、単結晶Ｓｉ膜が形成され
た。
【０３７５】その後、該貼り合わせた基板を４９％弗酸
とアルコールとの混合液（１０：１）で攪はんすること
なく選択エッチングする。１２.７分後には、単結晶Ｓ
ｉはエッチングされずに残り、単結晶Ｓｉをエッチ・ス
トップの材料として、多孔質Ｓｉ基板は選択エッチング
され、完全に除去された。
【０３７６】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く１２.７分後でも
５０オングストローム以下程度であり、多孔質層のエッ
チング速度との選択比は１０の５乗以上にも達し、非多
孔質層におけるエッチング量（数十オングストローム）
は実用上無視できる膜厚減少である。
【０３７７】ここで用いた多孔質Ｓｉの選択エッチング
液の代わりに、上記の他の選択エッチング液を用いても
同様の結果がえられた。
【０３７８】すなわち、Ｓｉ基板は、除去され、エッチ
ング防止膜を除去した後には、セラミック基板上に０.
１μｍの厚みを持った単結晶Ｓｉ層が形成できた。多孔
質Ｓｉの選択エッチングによっても単結晶Ｓｉ層には何
ら変化はなかった。
【０３７９】透過電子顕微鏡による断面観察の結果、単
結晶Ｓｉ層は良好な結晶性を有していることが確認され
た。
【０３８０】なお、セラミック基板以外に他のどのよう
な基板でも用いることが可能であった。
【０３８１】（実施例４２）６２５μｍの厚みを持った
比抵抗０.０１Ω・ｃｍのＰ型あるいはＮ型の５インチ径
の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中にお
いて陽極化成を行った。
【０３８２】陽極化成条件は以下のとおりであった。
【０３８３】 電流密度 ５（ｍＡ・ｃｍ-2） 陽極化成溶液 ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ=１：１：
１ 時間 １２ （分） 多孔質Ｓｉの厚み １０（μｍ） 気孔率 ４５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。
【０３８４】別の溶融石英基板上に、ＭＯＣＶＤ法ある
いはＭＢＥ法により、非晶質ＧａＡｓ層を０.２μｍ堆
積させた。堆積は、一般の半導体プロセスで用いられて
いる条件で行われた。
【０３８５】次に、該多孔質Ｓｉ表面と非晶質ＧａＡｓ
表面とを重ね合わせ、接触させた後、非晶質ＧａＡｓの
結晶化温度より低い２００℃-１０ｈｒｓの熱処理を
し、貼り合わせをおこなった。
【０３８６】研磨、研削により第１のＳｉ基板を１０μ
ｍ残して除去した後、多孔質Ｓｉをシードとして非晶質
ＧａＡｓを固相エピタキシャル成長させるため、６００
℃ー１時間の熱処理を施したところ、非晶質ＧａＡｓ層
が、完全に固相エピタキシャル成長し、単結晶ＧａＡｓ
膜が形成された。
【０３８７】溶融石英基板側のみをエッチング防止膜の
Ｓｉ3Ｎ4で被覆し、その後、 １ＨＦ＋２０ＨＮＯ3＋２０ＣＨ3ＣＯＯＨ で、孔の内壁を酸化した多孔質Ｓｉ層をエッチストップ
層として１０μｍの単結晶Ｓｉ基板を選択的にエッチン
グした。１０分後には、第１のＳｉ基板はすべてエッチ
ングされ、多孔質Ｓｉ層が露出した。
【０３８８】その後、多孔質層の酸化膜を弗酸で除去し
た後、多孔質Ｓｉ層を エチレンジアミン＋ピロカテコール＋水（１７ｍｌ：３
ｇ:８ｍｌの比率） １１０℃ でエッチングする。１分後には、単結晶ＧａＡｓはエッ
チングされずに残り、単結晶Ｓｉをエッチ・ストップの
材料として、多孔質Ｓｉは選択エッチングされ、完全に
除去された。
【０３８９】ＧａＡｓ単結晶の該エッチング液にたいす
るエッチング速度は、極めて低く１分後で５０オングス
トローム以下程度であり、ＧａＡｓ層におけるエッチン
グ量（数十オングストローム）は実用上無視できる膜厚
減少である。
【０３９０】このエッチング工程のエッチング液は、多
孔質Ｓｉがエッチングできて、しかもＧａＡｓがエッチ
ングされない液であれば、上記エッチング液に限定され
ない。
【０３９１】すなわち、Ｓｉ基板は、除去され、エッチ
ング防止膜を除去した後には、光透過性基板上に０.１
μｍの厚みを持った単結晶ＧａＡｓ層が形成できた。多
孔質Ｓｉの選択エッチングによっても単結晶ＧａＡｓ層
には何ら変化はなかった。
【０３９２】透過電子顕微鏡による断面観察の結果、単
結晶ＧａＡｓ層は良好な結晶性を有していることが確認
された。
【０３９３】（実施例４３）３インチ径の第１の（１０
０）単結晶ＧａＡｓ基板の表面を多孔質化した。
【０３９４】別の溶融石英基板上に、熱ＣＶＤ法によ
り、非晶質Ｓｉ層を０.１μｍ堆積させた。堆積条件
は、以下のとおりである。
【０３９５】 ソ−スガス： ＳｉＨ4 ガス圧力： ０.３ Ｔｏｒｒ ガス流量： ５０ ｃｃｍ 温度： ５５０ ℃ 成長速度： １.８ ｎｍ／ｍｉｎ 次に、該多孔質ＧａＡｓ表面と非晶質Ｓｉ表面とを重ね
合わせ、接触させた後、非晶質Ｓｉの結晶化温度より低
い３００℃-２ｈｒｓの熱処理をし、貼り合わせをおこ
なった。
【０３９６】研磨、研削により第１のＧａＡｓ基板を１
０μｍ残して除去した後、多孔質ＧａＡｓをシードとし
て非晶質Ｓｉを固相エピタキシャル成長させるため、６
００℃-１時間の熱処理を施したところ、非晶質Ｓｉ層
が、完全に固相エピタキシャル成長し、単結晶Ｓｉ膜が
形成された。
【０３９７】溶融石英基板側のみをエッチング防止膜の
Ｓｉ3Ｎ4で被覆し、その後、 Ｈ2ＳＯ4＋Ｈ2Ｏ2＋Ｈ2Ｏ で残りの単結晶ＧａＡｓ基板をエッチングした。次に、
同じエッチング液で多孔質ＧａＡｓ層を選択的にエッチ
ングした。単結晶Ｓｉはエッチングされずに残り、単結
晶Ｓｉをエッチ・ストップの材料として、多孔質ＧａＡ
ｓは選択エッチングされ、完全に除去された。
【０３９８】このエッチング工程のエッチング液は、多
孔質ＧａＡｓがエッチングできて、しかも単結晶Ｓｉが
エッチングされない液であれば、上記エッチング液に限
定されない。
【０３９９】すなわち、ＧａＡｓ基板は、除去され、エ
ッチング防止膜を除去した後には、光透過性基板上に
０.１μｍの厚みを持った単結晶Ｓｉ層が形成できた。
多孔質ＧａＡｓの選択エッチングによっても単結晶Ｓｉ
層には何ら変化はなかった。
【０４００】透過電子顕微鏡による断面観察の結果、単
結晶Ｓｉ層は良好な結晶性を有していることが確認され
た。
【０４０１】
【発明の効果】以上詳述したように、本発明によれば、
上記したような課題を解決した半導体素子基体の作製方
法を提供することができる。
【０４０２】すなわち、本発明によれば、絶縁物基板上
に結晶性の良い単結晶Ｓｉ層を得るうえで、生産性、均
一性、制御性、経済性の面において卓越した方法を提供
することができる。
【０４０３】さらに、本発明によれば、従来のＳＯＩデ
バイスの利点を実現し、応用可能な半導体素子基体の作
製方法を提案することができる。
【０４０４】また、本発明によれば、ＳＯＩ構造の大規
模集積回路を作製する際にも、高価なＳＯＳや、ＳＩＭ
ＯＸの代替足り得る半導体素子基体の作製方法を提供す
ることができる。
【０４０５】本発明によれば、元々良質な単結晶Ｓｉ基
板を、選択除去可能な多孔質Ｓｉに変質させ、その単結
晶性を有する多孔質Ｓｉを結晶成長種として、絶縁層上
に形成した非晶質Ｓｉ層を固相エピタキシャル成長さ
せ、単結晶Ｓｉ層を形成させるものであり、実施例にも
詳細に記述したように、多数処理を短時間に行うことが
可能となり、その生産性と経済性に多大の進歩がある。
【０４０６】本発明は、絶縁層上の非晶質Ｓｉを縦方向
に固相エピタキシャル成長させるため、成長距離が非晶
質Ｓｉの膜厚だけでよく、短時間で成長させることがで
き、また、その膜の結晶性も、ＳＯＩ作製方法として用
いられている横方向固相エピタキシャル成長に比べて、
格段の改善が見られる。さらには、ウエハ全面に固相エ
ピタキシャル単結晶層を形成することができ、生産性、
経済性に多大の改善がみられる。
【０４０７】本発明によれば、多孔質Ｓｉのエッチング
において、半導体プロセス上悪影響をおよぼさないバッ
ファード弗酸系の湿式化学エッチング液を用いることが
でき、かつ、多孔質Ｓｉと非多孔質Ｓｉとのエッチング
の選択比が５桁以上もあり、制御性、生産性に多大の進
歩がある。
【０４０８】本発明によれば、多孔質Ｓｉのエッチング
において、半導体プロセス上悪影響をおよぼさない弗酸
系の湿式化学エッチング液を用いることができ、かつ、
多孔質Ｓｉと非多孔質Ｓｉとのエッチングの選択比が５
桁以上もあり、制御性、生産性に多大の進歩がある。
【０４０９】また、本発明の異種基板に光透過性基板を
用いれば、、光透過性基板上に結晶性の良い単結晶Ｓｉ
層を得るうえで、生産性、均一性、制御性、経済性の面
において卓越した方法を提供することができ、単結晶Ｓ
ｉ上に高性能駆動素子を形成できるため、センサ−や表
示装置の画素（絵素）をより一層、高密度化、高解像度
化、高微細化することができる。
【０４１０】さらに、本発明は、単結晶Ｓｉを異種材料
上に形成することにより、他の機能デバイスと組み合わ
せて３次元化したり、Ｓｉでは達成できない特性、たと
えば光透過性、高放熱性、機械的強さ、安価等の性質を
持つ材料を基板として利用することが可能となる。
【０４１１】本発明は、異種基板上の非晶質Ｓｉを縦方
向に固相エピタキシャル成長させるようにしたので、成
長距離が非晶質Ｓｉの膜厚だけでよく、短時間で成長さ
せることができ、また、その膜の結晶性も、ＳＯＩ作製
方法として用いられている横方向固相エピタキシャル成
長に比べて、格段の改善が見られる。さらには、ウエハ
全面に固相エピタキシャル単結晶層を形成することがで
き、生産性、経済性に多大の改善がみられる。
【０４１２】加えて、本発明では、熱膨張係数の異なる
異種材料同士の貼り合わせるようにしたので、固相エピ
タキシャル成長温度まで昇温すると貼り合わせ基板がそ
の界面で剥がれたり、基板が割れてしまってりするが、
固相エピタキシャル成長前にＳｉ基板を研磨、研削によ
り薄くすることにより、この限界温度を固相成長温度よ
り高くすることができる。
【０４１３】本発明の半導体素子基体の作製方法によれ
ば、２段目の選択比が抜群に優れている二段階選択エッ
チングを行うことにより、大面積に亘り均一平坦な、極
めて優れた結晶性を有するＳｉ単結晶を得ることができ
る。
【０４１４】多孔質Ｓｉの内壁の酸化は、熱工程による
多孔質Ｓｉの構造変化を抑制する効果があることはよく
知られているが、本発明では、それだけでなく、 １．１段目のエッチングの選択比を向上させる ２．２段目の多孔質Ｓｉのエッチング速度を増速させ、
高選択比を得るという効果もある。１段目のバルクＳｉ
の選択エッチングは、多孔質Ｓｉの内部表面は酸化膜で
覆われているため、ＳｉＯ2よりＳｉのエッチング速度
が高いエ ッチング液を用いることにより、多孔質Ｓｉ
層が十分なエッチストップ層となる。
【０４１５】多孔質Ｓｉの厚さの不均一性や１段目のエ
ッチングむら等により、多孔質Ｓｉ層が初めに露出した
領域は、他の領域のバルクＳｉのエッチング完了を待っ
ているため、多孔質Ｓｉが薄くなるが、２段目のエッチ
ングの選択比が抜群に優れているため、多孔質Ｓｉの残
り厚さのむらは十分に補うことが可能となる。
【図面の簡単な説明】
【図１】本発明の実施例１等に係る各工程を説明するた
めの模式的断面図である。
【図２】実施例６等に係る各工程を説明するための模式
的断面図である。
【図３】実施例９等に係る各工程を説明するための模式
的断面図である。
【図４】多孔質と非多孔質Ｓｉとのバッファード弗酸に
対するエッチング特性を示すグラフである。
【図５】多孔質Ｓｉと非多孔質Ｓｉとのバッファード弗
酸とアルコールとの混合液に対するエッチング特性を示
すグラフである。
【図６】多孔質Ｓｉと非多孔質Ｓｉとのバッファード弗
酸と過酸化水素水との混合液に対するエッチング特性を
示すグラフである。
【図７】多孔質Ｓｉと非多孔質Ｓｉとのバッファード弗
酸とアルコールと過酸化水素水との混合液に対するエッ
チング特性を示すグラフである。
【図８】多孔質と非多孔質Ｓｉとの弗酸に対するエッチ
ング特性を示すグラフである。
【図９】多孔質と非多孔質Ｓｉとの弗酸とアルコールと
の混合液に対するエッチング特性を示すグラフである。
【図１０】多孔質と非多孔質Ｓｉとの弗酸と過酸化水素
水との混合液に対するエッチング特性を示すグラフであ
る。
【図１１】多孔質と非多孔質Ｓｉとの弗酸とアルコール
と過酸化水素水との混合液に対するエッチング特性を示
すグラフである。
【図１２】実施例２８等において第２の基板体としてＳ
ｉとは異種材料を用いた場合の各実施例２８等に係る各
工程を説明するための模式的断面図である。
【図１３】第２の基板体としてＳｉとは異種材料を用い
た場合であって該第２の基板体上に絶縁層を形成しない
ときの各工程を説明するための模式的断面図である。
【図１４】第１基板体の表面層のみを多孔質化し、か
つ、第２の基板体としてＳｉとは異種材料を用いた場合
の各実施例２８等に係る各工程を説明するための模式的
断面図である。
【図１５】第１基板体の表面層のみを多孔質化し、か
つ、第２の基板体としてＳｉとは異種材料を用い、さら
に第２の基板体上に絶縁層を形成しない場合の各工程を
説明するための模式的断面図である。 １１・・・多孔質Ｓｉ基板 １２・・・Ｓｉ基板 １３・・・絶縁物層 １４・・・非晶質Ｓｉ層 １５・・・単結晶Ｓｉ層 ２１・・・多孔質Ｓｉ基板 ２２・・・Ｓｉ基板 ２３・・・絶縁物層 ２４・・・多結晶Ｓｉ層 ２５・・・非晶質Ｓｉ層 ２６・・・単結晶Ｓｉ層 ３１・・・Ｓｉ基板 ３２・・・孔の内壁に酸化膜を形成した多孔質Ｓｉ ３３・・・Ｓｉ基板 ３４・・・絶縁物層 ３５・・・非晶質Ｓｉ層 ３６・・・単結晶Ｓｉ層 １２０・・・Ｓｉとは異種材料の基板 ２２０・・・Ｓｉとは異種材料の基板 ３３０・・・Ｓｉとは異種材料の基板 ４３０・・・Ｓｉとは異種材料の基板
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−21338（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/20 H01L 21/02 H01L 27/12

Claims (42)

    (57)【特許請求の範囲】
  1. 【請求項１】 多孔質単結晶表面を有する第１の基板体
    を用意する工程、該多孔質単結晶表面に隣接して非晶質
    層を形成する工程、前記多孔質単結晶表面を結晶成長種
    として前記非晶質層を固相エピタキシャル成長させる工
    程を有することを特徴とする半導体素子基体の作成方
    法。
  2. 【請求項２】 第１の基板体を多孔質化する工程、第２
    の基板体上に絶縁層を形成する工程、該絶縁層上に非晶
    質層を形成する工程、少なくとも該非晶質層について結
    晶化が起こらない温度で、前記多孔質化した第１の基板
    体を該非晶質層上に貼り合わせる工程、前記多孔質化し
    た第１の基板体を結晶成長種として前記非晶質層を固相
    エピタキシャル成長させる工程、該固相エピタキシャル
    成長させる工程終了後に前記貼り合わされた第１の基板
    体を化学エッチングにより除去する工程、を有すること
    を特徴とする半導体素子基体の作製方法。
  3. 【請求項３】 第１の基板体を多孔質化する工程、第２
    の基板体上に非晶質層を形成する工程、少なくとも該非
    晶質層について結晶化が起こらない温度で、前記多孔質
    化した第１の基板体を該非晶質層上に貼り合わせる工
    程、前記多孔質化した第１の基板体を結晶成長種として
    前記非晶質層を固相エピタキシャル成長させる工程、該
    固相エピタキシャル成長させる工程終了後に前記貼り合
    わされた第１の基板体を化学エッチングにより除去する
    工程、を有することを特徴とする半導体素子基体の作製
    方法。
  4. 【請求項４】 第１の基板体、又は非晶質層の少なくと
    も一方は、単元素、又は化合物半導体である請求項２に
    記載の半導体素子基体とその作製方法。
  5. 【請求項５】 Ｓｉから成る第１の基板体における少な
    くとも一面側の表面層を多孔質化する工程、第２の基板
    体上に絶縁層を形成する工程、該絶縁層上に非晶質Ｓｉ
    を形成する工程、該非晶質Ｓｉ表面と前記多孔質化され
    た表面層の面とを、少なくとも該非晶質Ｓｉの結晶化が
    起こらない温度で貼り合わせる工程、該多孔質化された
    第１の基板体を結晶成長種として該非晶質Ｓｉを固相エ
    ピタキシャル成長させる工程、該第１の基板体を前記多
    孔質化された部分が露出する直前又はその一部が露出す
    るまで、研削により除去する工程、前記多孔質化された
    部分を除き残された第１の基板体を選択エッチングによ
    り除去する第１除去工程、該多孔質化された部分を選択
    的に化学エッチングにより除去する第２除去工程を有す
    ることを特徴とする半導体素子基体の作製方法。
  6. 【請求項６】 Ｓｉから成る第１の基板体における少な
    くとも一面側の表面層を多孔質化する工程、第２の基板
    体上に非晶質Ｓｉを形成する工程、該非晶質Ｓｉ表面と
    前記多孔質化された表面層の面とを、少なくとも該非晶
    質Ｓｉの結晶化が起こらない温度で貼り合わせる工程、
    該多孔質化された第１の基板体を結晶成長種として該非
    晶質Ｓｉを固相エピタキシャル成長させる工程、該第１
    の基板体を前記多孔質化された部分が露出する直前又は
    その一部が露出するまで、研削により除去する工程、前
    記多孔質化された部分を除き残された第１の基板体を選
    択エッチングにより除去する第１除去工程、該多孔質化
    された部分を選択的に化学エッチングにより除去する第
    ２除去工程を有することを特徴とする半導体素子基体の
    作製方法。
  7. 【請求項７】 Ｓｉから成る第１の基板体における少な
    くとも一面側の表面層を多孔質化する工程、第２の基板
    体上に絶縁層を形成する工程、該絶縁層上に非晶質Ｓｉ
    を形成する工程、該非晶質Ｓｉ表面と前記多孔質化され
    た表面層の面とを、少なくとも該非晶質Ｓｉの結晶化が
    起こらない温度で貼り合わせる工程、該多孔質化された
    第１の基板体を結晶成長種として該非晶質Ｓｉを固相エ
    ピタキシャル成長させる工程、前記多孔質化された部分
    を除き第１の基板体を選択エッチングにより除去する第
    １除去工程、該多孔質化された部分を選択的に化学エッ
    チングにより除去する第２除去工程を有することを特徴
    とする半導体素子基体の作製方法。
  8. 【請求項８】 Ｓｉから成る第１の基板体における少な
    くとも一面側の表面層を多孔質化する工程、第２の基板
    体上に非晶質Ｓｉを形成する工程、該非晶質Ｓｉ表面と
    前記多孔質化された表面層の面とを、少なくとも該非晶
    質Ｓｉの結晶化が起こらない温度で貼り合わせる工程、
    該多孔質化された第１の基板体を結晶成長種として該非
    晶質Ｓｉを固相エピタキシャル成長させる工程、前記多
    孔質化された部分を除き第１の基板体を選択エッチング
    により除去する第１除去工程、該多孔質化された部分を
    選択的に化学エッチングにより除去する第２除去工程を
    有することを特徴とする半導体素子基体の作製方法。
  9. 【請求項９】 前記絶縁層は、熱酸化膜、堆積ＳｉＯ2
    膜、堆積Ｓｉ3 Ｎ4膜あるいはこれらの多層膜のうちの
    いずれか１つである請求項２，５，７のいずれか１項に
    記載の半導体素子基体の作製方法。
  10. 【請求項１０】 前記非晶質Ｓｉ層は、気相成長により
    形成される請求項４から請求項８までのいずれか１項に
    記載の半導体素子基体の作製方法。
  11. 【請求項１１】 前記非晶質Ｓｉ層は、多結晶Ｓｉを気
    相成長により形成した後、イオン注入法により多結晶Ｓ
    ｉ層を非晶質化することにより形成される請求項４から
    １０までのいずれか１項に記載の半導体素子基体の作製
    方法。
  12. 【請求項１２】 前記非晶質Ｓｉ層は、非晶質Ｓｉを気
    相成長により形成した後、さらに該非晶質Ｓｉにイオン
    注入を施して形成される請求項４から請求項１１までの
    いずれか１項に記載の半導体素子基体の作製方法。
  13. 【請求項１３】 前記多孔質化する工程は、陽極化成で
    ある請求項２から請求項１２までのいずれか１項に記載
    の半導体素子基体の作製方法。
  14. 【請求項１４】 前記陽極化成は、ＨＦ溶液中で行われ
    る請求項１３に記載の半導体素子基体の作製方法。
  15. 【請求項１５】 前記多孔質の化学エッチングは、第１
    の基板体と第２の基板体とを貼り合わせる工程後に、該
    貼り合わされた両基板体を、バッファード弗酸、又はバ
    ッファード弗酸にアルコールおよび過酸化水素水の少な
    くともいずれか一方を添加した混合液に浸潤させ、もっ
    て、多孔質化された部分を選択的に除去するエッチング
    である請求項２又は３に記載の半導体素子基体の作製方
    法。
  16. 【請求項１６】 前記多孔質の化学エッチングは、第１
    の選択エッチング後の第１の基板体とこれに貼り合わさ
    れた第２の基板体を、バッファード弗酸、又はバッファ
    ード弗酸にアルコールおよび過酸化水素水の少なくとも
    いずれか一方を添加した混合液に浸潤させ、もって第１
    の基板体の多孔質化された部分を選択的に除去するエッ
    チングである請求項５，６，７，８のいずれか１項に記
    載の半導体素子基体の作製方法。
  17. 【請求項１７】 前記多孔質の化学エッチングは、第１
    の基板体と第２の基板体とを貼り合わせる工程後に、該
    貼合わされた両基板体を、弗酸、又は弗酸にアルコール
    と過酸化水素水の少なくともいずれか一方を添加した混
    合液に浸潤させ、もって、第１の基板体の多孔質化され
    た部分を選択的に除去するエッチングである請求項２又
    は３に記載の半導体素子基体の作製方法。
  18. 【請求項１８】 前記多孔質の化学エッチングは、第１
    の選択エッチング後の第１の基板体とこれに貼り合わさ
    れた第２の基板体を、弗酸、又は弗酸にアルコールおよ
    び過酸化水素水の少なくともいずれか一方を添加した混
    合液に浸潤させ、もって、第１の基板体の多孔質化され
    た部分を除去するエッチングである請求項５，６，７，
    ８のいずれか１項に記載の半導体素子基体の作製方法。
  19. 【請求項１９】 前記第２の基板体は、Ｓｉである請求
    項２から請求項１８に記載の半導体素子基体の作製方
    法。
  20. 【請求項２０】 前記第２の基板体は、Ｓｉとは異種材
    料である請求項２から請求項１８までのいずれか１項に
    記載の半導体素子基体の作製方法。
  21. 【請求項２１】 前記第２の基板体は、光透過性材料か
    ら成る請求項２から１８のいずれか１項に記載の半導体
    素子基体の作製方法。
  22. 【請求項２２】 第１の基板体の少なくとも一面側の表
    面層を多孔質化して多孔質層を形成する工程、第１の基
    体とは異種材料の第２の基板体上に非晶質層を形成する
    工程、該非晶質表面と該多孔質層表面とを、非晶質層の
    結晶化が起こらない温度で貼り合わせる工程、該第１の
    基板体の一部を除去し薄くする工程、該多孔質層を結晶
    成長種として該非晶質層を固相エピタキシャル成長させ
    る工程、該第１の基板体の残りを選択的除去する第１除
    去工程、該貼り合わせ基板体の残留多孔質層を選択的に
    除去する第２除去工程、を有することを特徴とする半導
    体素子基体の作製方法。
  23. 【請求項２３】 第１の基体又は非晶質の少なくとも一
    方は、単元素又は化合物半導体である請求項２２に記載
    の半導体素子基体の作製方法。
  24. 【請求項２４】 Ｓｉから成る第１の基板体の少なくと
    も一面側の表面層を多孔質化して多孔質Ｓｉ層を形成す
    る工程、該多孔質化Ｓｉ層の孔の一部を酸化する工程、
    Ｓｉとは異種材料の第２の基板体上に非晶質Ｓｉを形成
    する工程、該非晶質Ｓｉ表面と該多孔質Ｓｉ層表面と
    を、非晶質Ｓｉの結晶化が起こらない温度で貼り合わせ
    る工程、該第１の基板体を多孔質Ｓｉ層が露出する直前
    まで、又は一部露出するまで、研削により除去する工
    程、該多孔質Ｓｉ層を結晶成長種として該非晶質Ｓｉを
    固相エピタキシャル成長させる工程、該第１のＳｉ基板
    体の残りを選択的にエッチングして除去する第１エッチ
    ング工程、該第１エッチング工程により露出した前記多
    孔質Ｓｉ層を選択的に化学エッチングすることにより除
    去する第２エッチング工程、を有することを特徴とする
    半導体素子基体の作製方法。
  25. 【請求項２５】 Ｓｉから成る第１の基板体の少なくと
    も一面側の表面層を多孔質化して多孔質Ｓｉ層を形成す
    る工程、該多孔質Ｓｉ層の孔の一部を酸化する工程、Ｓ
    ｉとは異種材料の第２の基板体上に絶縁層を形成する工
    程、該絶縁層上に非晶質Ｓｉを形成する工程、該非晶質
    Ｓｉ表面と該多孔質Ｓｉ層表面とを、非晶質Ｓｉの結晶
    化が起こらない温度で貼り合わせる工程、該第１の基板
    体を多孔質Ｓｉ層が表出する直前まで、あるいは一部表
    出するまで、研削により除去する工程、該多孔質Ｓｉ層
    を結晶成長種として該非晶質Ｓｉを固相エピタキシャル
    成長させる工程、該第１の基板体の残りを選択的にエッ
    チングして除去する第１エッチング工程、該第１エッチ
    ング工程により露出した前記多孔質Ｓｉ層を選択的に化
    学エッチングすることにより除去する第２エッチング工
    程、を有することを特徴とする半導体素子基体の作製方
    法。
  26. 【請求項２６】 Ｓｉから成る第１の基板体の少なくと
    も一面側の表面層を多孔質化して多孔質Ｓｉ層を形成す
    る工程、該多孔質Ｓｉ層の孔の一部を酸化する工程、Ｓ
    ｉとは異種材料の第２の基板体上に非晶質Ｓｉを形成す
    る工程、該非晶質Ｓｉ表面と該多孔質Ｓｉ層表面とを、
    非晶質Ｓｉの結晶化が起こらない温度で貼り合わせる工
    程、該第１の基板体を多孔質Ｓｉ層が露出する直前ま
    で、又は一部露出するまで、研削により除去する工程、
    該第１の基板体の残りを選択的にエッチングして除去す
    る第１エッチング工程、該多孔質Ｓｉ層を結晶成長種と
    して該非晶質Ｓｉを固相エピタキシャル成長させる工
    程、該第１エッチング工程により露出した前記多孔質Ｓ
    ｉ層を選択的に化学エッチングすることにより除去する
    第２エッチング工程、を有することを特徴とする半導体
    素子基体の作製方法。
  27. 【請求項２７】 Ｓｉから成る第１の基板体の少なくと
    も一面側の表面層を多孔質化して多孔層Ｓｉ層を形成す
    る工程、該多孔質Ｓｉ層の孔の一部を酸化する工程、Ｓ
    ｉとは異種材料の第２の基板体上に絶縁層を形成する工
    程、該絶縁層上に非晶質Ｓｉを形成する工程、該非晶質
    Ｓｉ表面と該多孔質Ｓｉ層表面とを、非晶質Ｓｉの結晶
    化が起こらない温度で貼り合わせる工程、該第１の基板
    体を多孔質Ｓｉ層が表出する直前まで、あるいは一部表
    出するまで、研削により除去する工程、該第１の基板体
    の残りを選択的にエッチングして除去する第１エッチン
    グ工程、該多孔質Ｓｉ層を結晶成長種として該非晶質Ｓ
    ｉを固相エピタキシャル成長させる工程、該第１エッチ
    ング工程により露出した前記多孔質Ｓｉ層を選択的に化
    学エッチングすることにより除去する第２エッチング工
    程、を有することを特徴とする半導体素子基体の作製方
    法。
  28. 【請求項２８】 Ｓｉから成る第１の基板体の少なくと
    も一面側の表面層を多孔質化して多孔質Ｓｉ層を形成す
    る工程、該多孔質Ｓｉ層の孔の一部を酸化する工程、Ｓ
    ｉとは異種材料の第２の基板体上に非晶質Ｓｉを形成す
    る工程、該非晶質Ｓｉ表面と該多孔質Ｓｉ層表面とを、
    非晶質Ｓｉの結晶化が起こらない温度で貼り合わせる工
    程、該多孔質Ｓｉ層を結晶成長種として該非晶質Ｓｉを
    固相エピタキシャル成長させる工程、該第１の基板体を
    選択的にエッチングして除去する第１エッチング工程、
    該第１エッチング工程により露出した前記多孔質Ｓｉ層
    を選択的に化学エッチングすることにより除去する第２
    エッチング工程、を有することを特徴とする半導体素子
    基体の作製方法。
  29. 【請求項２９】 Ｓｉから成る第１の基板体の少なくと
    も一面側の表面層を多孔質化して多孔質Ｓｉ層を形成す
    る工程、該多孔質Ｓｉ層の孔の一部を酸化する工程、Ｓ
    ｉとは異種材料の第２の基板体上に絶縁層を形成する工
    程、該絶縁層上に非晶質Ｓｉを形成する工程、該非晶質
    Ｓｉ表面と該多孔質Ｓｉ層表面とを、非晶質Ｓｉの結晶
    化が起こらない温度で貼り合わせる工程、該多孔質Ｓｉ
    層を結晶成長種として該非晶質Ｓｉを固相エピタキシャ
    ル成長させる工程、該第１の基板体を選択的にエッチン
    グして除去する第１エッチング工程、該第１エッチング
    工程により露出した前記多孔質Ｓｉ層を選 択的に化学
    エッチングすることにより除去する第２エッチング工
    程、を有することを特徴とする半導体素子基体の作製方
    法。
  30. 【請求項３０】 Ｓｉから成る第１の基板体の少なくと
    も一面側の表面層を多孔質化して多孔質Ｓｉ層を形成す
    る工程、該多孔質Ｓｉ層の孔の一部を酸化する工程、Ｓ
    ｉとは異種材料の第２の基板体上に非晶質Ｓｉを形成す
    る工程、該非晶質Ｓｉ表面と該多孔質Ｓｉ層表面とを、
    非晶質Ｓｉの結晶化が起こらない温度で貼り合わせる工
    程、該第１の基板体を選択的にエッチングして除去する
    第１エッチング工程、該多孔質Ｓｉ層を結晶成長種とし
    て該非晶質Ｓｉを固相エピタキシャル成長させる工程、
    該第１エッチング工程により露出した前記多孔質Ｓｉ層
    を選択的に化学エッチングすることにより除去する第２
    エッチング工程、を有することを特徴とする半導体素子
    基体の作製方法。
  31. 【請求項３１】 Ｓｉから成る第１の基板体の少なくと
    も一面側の表面層を多孔質化して多孔質Ｓｉ層を形成す
    る工程、該多孔質Ｓｉ層の孔の一部を酸化する工程、Ｓ
    ｉとは異種材料の第２の基板体上に絶縁層を形成する工
    程、該絶縁層上に非晶質Ｓｉを形成する工程、該非晶質
    Ｓｉ表面と該多孔質Ｓｉ層表面とを、非晶質Ｓｉの結晶
    化が起こらない温度で貼り合わせる工程、該第１の基板
    体を選択的にエッチングして除去する第１エッチング工
    程、該多孔質Ｓｉ層を結晶成長種として該非晶質Ｓｉを
    固相エピタキシャル成長させる工程、第１該エッチング
    工程により露出した前記多孔質Ｓｉ層のみを選 択的に
    化学エッチングすることにより除去する第２エッチング
    工程、を有することを特徴とする半導体素子基体の作製
    方法。
  32. 【請求項３２】 前記多孔質Ｓｉ層の酸化工程は、熱酸
    化、若しくは大気中での自然酸化、若しくはＲＣＡ等の
    洗浄工程中での酸化、又はこれらの組み合わせにより行
    われる請求項２４から請求項３１までのいずれか１項に
    記載の半導体素子基体の作製方法。
  33. 【請求項３３】 前記多孔質Ｓｉ層の除去は、貼り合わ
    せた両基板体を弗酸、又は弗酸にアルコールと過酸化水
    素水の少なくともいずれか一方を添加した混合液に浸潤
    させることによって行われる請求項２４から請求項３２
    までのいずれか１項に記載の半導体素子基体の作製方
    法。
  34. 【請求項３４】 前記多孔質Ｓｉ層の除去は、貼り合わ
    せ基板体をバッファード弗酸、又はバッファード弗酸に
    アルコールと過酸化水素水の少なくともいずれか一方を
    添加した混合液に浸潤させることによって行われる請求
    項２４から請求項３２までのいずれか１項に記載の半導
    体素子基体とその作製方法。
  35. 【請求項３５】 前記絶縁物層は、熱酸化膜、堆積Ｓｉ
    Ｏ2 膜、堆積Ｓｉ3Ｎ4 膜あるいはこれらの多層膜のう
    ちのいずれか１つである請求項２５，２７，２９，３１
    のいずれか１項に記載の半導体素子基体の作製方法。
  36. 【請求項３６】 前記非晶質Ｓｉ層は、気相成長により
    形成される請求項２４から３１までのいずれか１項に記
    載の半導体素子基体の作製方法。
  37. 【請求項３７】 前記非晶質Ｓｉ層は、多結晶Ｓｉを気
    相成長により形成した後、イオン注入法により多結晶Ｓ
    ｉ層を非晶質化することにより形成される請求項２４か
    ら３１までのいずれか１項に記載の半導体素子基体の作
    製方法。
  38. 【請求項３８】 前記非晶質Ｓｉ層は、非晶質Ｓｉを気
    相成長により形成した後、さらに該非晶質Ｓｉにイオン
    注入を施して形成される請求項２４から３１までのいず
    れか１項に記載の半導体素子基体の作製方法。
  39. 【請求項３９】 前記多孔質化する工程は、陽極化成で
    ある請求項２２から３１までのいずれか１項に記載の半
    導体素子基体の作製方法。
  40. 【請求項４０】 前記陽極化成は、ＨＦ溶液中で行われ
    る請求項３９に記載の半導体素子基体の作製方法。
  41. 【請求項４１】 前記第２の基板体は光透過性材料から
    なる請求項２２から４０のいずれか１項に記載の半導体
    素子基体の作製方法。
  42. 【請求項４２】 請求項１から４１の方法によって作製
    された半導体素子基体。
JP04630792A 1992-01-31 1992-01-31 半導体素子基体とその作製方法 Expired - Fee Related JP3250673B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP04630792A JP3250673B2 (ja) 1992-01-31 1992-01-31 半導体素子基体とその作製方法
DE69333294T DE69333294T2 (de) 1992-01-31 1993-01-29 Halbleiteranordnung und Verfahren zu seiner Herstellung
EP93101416A EP0553855B1 (en) 1992-01-31 1993-01-29 Semiconductor device substrate and process for producing the same
US08/369,325 US5492859A (en) 1992-01-31 1995-01-06 Method for producing semiconductor device substrate by bonding a porous layer and an amorphous layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04630792A JP3250673B2 (ja) 1992-01-31 1992-01-31 半導体素子基体とその作製方法

Publications (2)

Publication Number Publication Date
JPH05275329A JPH05275329A (ja) 1993-10-22
JP3250673B2 true JP3250673B2 (ja) 2002-01-28

Family

ID=12743539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04630792A Expired - Fee Related JP3250673B2 (ja) 1992-01-31 1992-01-31 半導体素子基体とその作製方法

Country Status (4)

Country Link
US (1) US5492859A (ja)
EP (1) EP0553855B1 (ja)
JP (1) JP3250673B2 (ja)
DE (1) DE69333294T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100922834B1 (ko) 2007-02-07 2009-10-20 실트로닉 아게 전기 절연 재료의 표면 상에 안착하는 반도체층의 두께감소 및 균일화 방법

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG47089A1 (en) * 1991-02-15 1998-03-20 Canon Kk Etching solution for etching porous silicon etching method using the etching solution and method of preparing semiconductor member using the etching solution
DE69331816T2 (de) * 1992-01-31 2002-08-29 Canon K.K., Tokio/Tokyo Verfahren zur Herstellung eines Halbleitersubstrats
US6004865A (en) * 1993-09-06 1999-12-21 Hitachi, Ltd. Method of fabricating multi-layered structure having single crystalline semiconductor film formed on insulator
JP3250721B2 (ja) * 1995-12-12 2002-01-28 キヤノン株式会社 Ｓｏｉ基板の製造方法
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
US6054363A (en) * 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
ATE261612T1 (de) * 1996-12-18 2004-03-15 Canon Kk Vefahren zum herstellen eines halbleiterartikels unter verwendung eines substrates mit einer porösen halbleiterschicht
DE69738307T2 (de) * 1996-12-27 2008-10-02 Canon K.K. Herstellungsverfahren eines Halbleiter-Bauelements und Herstellungsverfahren einer Solarzelle
US6756289B1 (en) 1996-12-27 2004-06-29 Canon Kabushiki Kaisha Method of producing semiconductor member and method of producing solar cell
CA2233115C (en) * 1997-03-27 2002-03-12 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
JP3985065B2 (ja) 1997-05-14 2007-10-03 忠弘 大見 多孔質シリコン基板の形成方法及び多孔質シリコン基板の形成装置
EP0895282A3 (en) 1997-07-30 2000-01-26 Canon Kabushiki Kaisha Method of preparing a SOI substrate by using a bonding process, and SOI substrate produced by the same
DE19803013B4 (de) * 1998-01-27 2005-02-03 Robert Bosch Gmbh Verfahren zum Ablösen einer Epitaxieschicht oder eines Schichtsystems und nachfolgendem Aufbringen auf einen alternativen Träger
CN1249531A (zh) * 1998-09-04 2000-04-05 佳能株式会社 半导体衬底的制造工艺
JP3903215B2 (ja) * 1998-11-24 2007-04-11 ダイキン工業株式会社 エッチング液
US6593077B2 (en) 1999-03-22 2003-07-15 Special Materials Research And Technology, Inc. Method of making thin films dielectrics using a process for room temperature wet chemical growth of SiO based oxides on a substrate
US6080683A (en) * 1999-03-22 2000-06-27 Special Materials Research And Technology, Inc. Room temperature wet chemical growth process of SiO based oxides on silicon
US6392257B1 (en) * 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US6858462B2 (en) * 2000-04-11 2005-02-22 Gratings, Inc. Enhanced light absorption of solar cells and photodetectors by diffraction
EP1290733A1 (en) * 2000-05-31 2003-03-12 Motorola, Inc. Semiconductor device and method for manufacturing the same
US6501973B1 (en) 2000-06-30 2002-12-31 Motorola, Inc. Apparatus and method for measuring selected physical condition of an animate subject
AU2001277001A1 (en) * 2000-07-24 2002-02-05 Motorola, Inc. Heterojunction tunneling diodes and process for fabricating same
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
US6590236B1 (en) 2000-07-24 2003-07-08 Motorola, Inc. Semiconductor structure for use with high-frequency signals
US6493497B1 (en) 2000-09-26 2002-12-10 Motorola, Inc. Electro-optic structure and process for fabricating same
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US6559471B2 (en) 2000-12-08 2003-05-06 Motorola, Inc. Quantum well infrared photodetector and method for fabricating same
JP4511092B2 (ja) * 2000-12-11 2010-07-28 セイコーエプソン株式会社 半導体素子の製造方法
KR20020060457A (ko) * 2001-01-11 2002-07-18 송오성 에스오아이 기판의 제조방법
US20020096683A1 (en) * 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
WO2002082551A1 (en) 2001-04-02 2002-10-17 Motorola, Inc. A semiconductor structure exhibiting reduced leakage current
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6613697B1 (en) 2001-06-26 2003-09-02 Special Materials Research And Technology, Inc. Low metallic impurity SiO based thin film dielectrics on semiconductor substrates using a room temperature wet chemical growth process, method and applications thereof
US6992321B2 (en) 2001-07-13 2006-01-31 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing piezoelectric materials
US20030010992A1 (en) * 2001-07-16 2003-01-16 Motorola, Inc. Semiconductor structure and method for implementing cross-point switch functionality
US6531740B2 (en) 2001-07-17 2003-03-11 Motorola, Inc. Integrated impedance matching and stability network
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US7019332B2 (en) 2001-07-20 2006-03-28 Freescale Semiconductor, Inc. Fabrication of a wavelength locker within a semiconductor structure
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6855992B2 (en) * 2001-07-24 2005-02-15 Motorola Inc. Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same
US6594414B2 (en) 2001-07-25 2003-07-15 Motorola, Inc. Structure and method of fabrication for an optical switch
US6585424B2 (en) 2001-07-25 2003-07-01 Motorola, Inc. Structure and method for fabricating an electro-rheological lens
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US20030034491A1 (en) 2001-08-14 2003-02-20 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices for detecting an object
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
US20030036217A1 (en) * 2001-08-16 2003-02-20 Motorola, Inc. Microcavity semiconductor laser coupled to a waveguide
KR20030032133A (ko) * 2001-10-10 2003-04-26 유종훈 비정질실리콘 박막층이 증착된 다공질실리콘 반도체의제조방법
US20030071327A1 (en) * 2001-10-17 2003-04-17 Motorola, Inc. Method and apparatus utilizing monocrystalline insulator
KR20030064536A (ko) * 2002-01-28 2003-08-02 텔레포스 주식회사 산화된 다공성 실리콘층을 이용한 고주파 소자
US6916717B2 (en) 2002-05-03 2005-07-12 Motorola, Inc. Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate
KR100475077B1 (ko) * 2002-05-31 2005-03-10 삼성전자주식회사 캐패시터의 유전막 형성방법
US20040012037A1 (en) * 2002-07-18 2004-01-22 Motorola, Inc. Hetero-integration of semiconductor materials on silicon
US20040070312A1 (en) * 2002-10-10 2004-04-15 Motorola, Inc. Integrated circuit and process for fabricating the same
US20040069991A1 (en) * 2002-10-10 2004-04-15 Motorola, Inc. Perovskite cuprate electronic device structure and process
US7169619B2 (en) 2002-11-19 2007-01-30 Freescale Semiconductor, Inc. Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process
US6885065B2 (en) 2002-11-20 2005-04-26 Freescale Semiconductor, Inc. Ferromagnetic semiconductor structure and method for forming the same
US7020374B2 (en) * 2003-02-03 2006-03-28 Freescale Semiconductor, Inc. Optical waveguide structure and method for fabricating the same
US6965128B2 (en) * 2003-02-03 2005-11-15 Freescale Semiconductor, Inc. Structure and method for fabricating semiconductor microresonator devices
US20040164315A1 (en) * 2003-02-25 2004-08-26 Motorola, Inc. Structure and device including a tunneling piezoelectric switch and method of forming same
US7592239B2 (en) 2003-04-30 2009-09-22 Industry University Cooperation Foundation-Hanyang University Flexible single-crystal film and method of manufacturing the same
WO2005106933A1 (en) * 2004-04-28 2005-11-10 Iufc-Hyu Flexible single-crystal film and method of manufacturing the same
KR20060081296A (ko) * 2005-01-08 2006-07-12 삼성코닝 주식회사 실리콘 필름의 제조방법
FR2886051B1 (fr) * 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
US20070111468A1 (en) * 2005-07-19 2007-05-17 The Regents Of The University Of California Method for fabricating dislocation-free stressed thin films
EP1926132A1 (en) * 2006-11-23 2008-05-28 S.O.I.Tec Silicon on Insulator Technologies Chromium-free etching solution for Si-substrates and SiGe-substrates, method for revealing defects using the etching solution and process for treating Si-substrates and SiGe-substrates using the etching solution
US8871610B2 (en) * 2008-10-02 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
FR2938117B1 (fr) * 2008-10-31 2011-04-15 Commissariat Energie Atomique Procede d'elaboration d'un substrat hybride ayant une couche continue electriquement isolante enterree
FR2938120B1 (fr) * 2008-10-31 2011-04-08 Commissariat Energie Atomique Procede de formation d'une couche monocristalline dans le domaine micro-electronique
JP5158807B2 (ja) * 2009-02-10 2013-03-06 独立行政法人産業技術総合研究所 光電変換素子およびその製造方法
FR2953640B1 (fr) 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
US9287353B2 (en) * 2010-11-30 2016-03-15 Kyocera Corporation Composite substrate and method of manufacturing the same
KR102251598B1 (ko) * 2014-02-18 2021-05-13 엔지케이 인슐레이터 엘티디 반도체용 복합 기판의 핸들 기판 및 반도체용 복합 기판
US10553474B1 (en) * 2018-08-29 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a semiconductor-on-insulator (SOI) substrate
US11232974B2 (en) * 2018-11-30 2022-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication method of metal-free SOI wafer

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3929529A (en) * 1974-12-09 1975-12-30 Ibm Method for gettering contaminants in monocrystalline silicon
US4628591A (en) * 1984-10-31 1986-12-16 Texas Instruments Incorporated Method for obtaining full oxide isolation of epitaxial islands in silicon utilizing selective oxidation of porous silicon
JPH0624231B2 (ja) * 1985-06-13 1994-03-30 沖電気工業株式会社 半導体装置の製造方法
FR2620571B1 (fr) * 1987-09-11 1990-01-12 France Etat Procede de fabrication d'une structure de silicium sur isolant
US5147808A (en) * 1988-11-02 1992-09-15 Universal Energy Systems, Inc. High energy ion implanted silicon on insulator structure
US5094697A (en) * 1989-06-16 1992-03-10 Canon Kabushiki Kaisha Photovoltaic device and method for producing the same
US5013681A (en) * 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
KR950014609B1 (ko) * 1990-08-03 1995-12-11 캐논 가부시끼가이샤 반도체부재 및 반도체부재의 제조방법
US5240876A (en) * 1991-02-22 1993-08-31 Harris Corporation Method of fabricating SOI wafer with SiGe as an etchback film in a BESOI process
JP3112106B2 (ja) * 1991-10-11 2000-11-27 キヤノン株式会社 半導体基材の作製方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100922834B1 (ko) 2007-02-07 2009-10-20 실트로닉 아게 전기 절연 재료의 표면 상에 안착하는 반도체층의 두께감소 및 균일화 방법

Also Published As

Publication number Publication date
EP0553855A3 (en) 1997-09-10
JPH05275329A (ja) 1993-10-22
DE69333294D1 (de) 2003-12-18
DE69333294T2 (de) 2004-09-09
EP0553855B1 (en) 2003-11-12
EP0553855A2 (en) 1993-08-04
US5492859A (en) 1996-02-20

Similar Documents

Publication Publication Date Title
JP3250673B2 (ja) 半導体素子基体とその作製方法
JP3261685B2 (ja) 半導体素子基体及びその作製方法
JP2608351B2 (ja) 半導体部材及び半導体部材の製造方法
US5840616A (en) Method for preparing semiconductor member
JP3214631B2 (ja) 半導体基体及びその作製方法
US5374581A (en) Method for preparing semiconductor member
JP3257580B2 (ja) 半導体基板の作製方法
JP2994837B2 (ja) 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板
JP2910001B2 (ja) 半導体基材及びその作製方法
JP2901031B2 (ja) 半導体基材及びその作製方法
JP3293767B2 (ja) 半導体部材の製造方法
JP3119384B2 (ja) 半導体基板及びその作製方法
JP3347354B2 (ja) エッチング方法および半導体基材の作製方法
JP3342442B2 (ja) 半導体基板の作製方法及び半導体基板
JP3112100B2 (ja) 半導体基材の作製方法
JP3237889B2 (ja) 半導体基体及びその作製方法
JP3112101B2 (ja) 半導体基材の作製方法
JP3237890B2 (ja) 半導体基体及びその作製方法
JP3098810B2 (ja) 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置
JPH04349621A (ja) 半導体基材の作製方法
JP3755857B2 (ja) 半導体基板の作製方法および基板から半導体層を分離する方法
JPH09121039A (ja) 半導体部材
JPH0541488A (ja) 半導体装置
JP3796358B2 (ja) 半導体基板の作製方法及び基板から半導体層を分離する方法
JP2001291851A (ja) 半導体部材の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees