JP3249375U

JP3249375U - Circuit Board

Info

Publication number: JP3249375U
Application number: JP2024003344U
Authority: JP
Inventors: 王耀慶; 周建新; 陳宇光; 呉銘峰; 陳彦廷; 施英銓; 黄政亮; 陳俊能; 張晉漢
Original assignee: ASRock Inc
Current assignee: ASRock Inc
Priority date: 2024-08-21
Filing date: 2024-10-09
Publication date: 2024-12-05
Anticipated expiration: 2034-10-09
Also published as: TWM663406U

Abstract

【課題】電磁波放射の信号強度を低下させ、安全基準に準拠できる、回路基板を提供する。【解決手段】基板１１０と、第１インターフェイス構造１２０と、第２インターフェイス構造１３０と、回路構造１４０と、２つの遮蔽構造１５０とを含む、回路基板１００を提供する。回路構造は、第１インターフェイス構造と第２インターフェイス構造との間に接続される。回路構造は第１部分１４２を含み、第１部分は制御バスとアドレスバスとを含む。２つの遮蔽構造はそれぞれ基板の第１面Ａ１及び第２面Ａ２に貼り付けられることで、回路構造の第１部分を覆う。【選択図】図１[Problem] To provide a circuit board that can reduce the signal strength of electromagnetic radiation and comply with safety standards. [Solution] A circuit board 100 is provided, including a substrate 110, a first interface structure 120, a second interface structure 130, a circuit structure 140, and two shielding structures 150. The circuit structure is connected between the first interface structure and the second interface structure. The circuit structure includes a first portion 142, the first portion including a control bus and an address bus. The two shielding structures are attached to the first surface A1 and the second surface A2 of the substrate, respectively, to cover the first portion of the circuit structure. [Selected Figure] FIG.

Description

本考案は電子部品に関するものであり、特に、回路基板に関するものである。 This invention relates to electronic components, and in particular to circuit boards.

例えばデスクトップコンピュータといった電子製品には、中央処理装置（ＣＰＵ）、グラフィックスプロセッシングユニット（ＧＰＵ）、メモリ、及び他の電子部品がマザーボード上に配置されており、これら電子部品は回路構造によって電気接続されて信号通信を行う。 For example, in an electronic product such as a desktop computer, the central processing unit (CPU), graphics processing unit (GPU), memory, and other electronic components are arranged on a motherboard, and these electronic components are electrically connected by circuit structures to communicate signals.

しかし、信号電流が回路構造に沿って伝送されるとき、回路構造は電磁波放射を発生させ得る。このため、電磁波放射を如何にして国際標準の安全基準が定める値内に制御しつつ良好な効果を維持させるかが、当業者が尽力する目標の１つである。 However, when a signal current is transmitted along a circuit structure, the circuit structure may generate electromagnetic radiation. Therefore, one of the goals that those skilled in the art strive to achieve is how to control the electromagnetic radiation within the values set by international safety standards while maintaining good effectiveness.

本考案は、電磁波放射の信号強度を低下させ、放射強度を関連する安全基準に準拠させることのできる回路基板を提供する。 The present invention provides a circuit board that can reduce the signal strength of electromagnetic radiation and make the radiation strength compliant with relevant safety standards.

本考案は、基板と、第１インターフェイス構造と、第２インターフェイス構造と、回路構造と、２つの遮蔽構造とを含む、回路基板を提供する。基板は、互いに逆向きの第１面と第２面とを有する。第１インターフェイス構造は基板の第１面上に配置される。第２インターフェイス構造は基板の第１面上に配置される。回路構造は、基板の第１面、第２面、又は第１面と第２面との間に形成され、且つ第１インターフェイス構造と第２インターフェイス構造との間に接続される。回路構造は第１部分を含み、第１部分は制御バスとアドレスバスとを含む。２つの遮蔽構造はそれぞれ基板の第１面と第２面に貼り付けられることで、回路構造の第１部分を覆う。 The present invention provides a circuit board, including a substrate, a first interface structure, a second interface structure, a circuit structure, and two shielding structures. The substrate has a first surface and a second surface facing inversely to each other. The first interface structure is disposed on the first surface of the substrate. The second interface structure is disposed on the first surface of the substrate. The circuit structure is formed on the first surface, the second surface, or between the first surface and the second surface of the substrate, and is connected between the first interface structure and the second interface structure. The circuit structure includes a first portion, the first portion including a control bus and an address bus. The two shielding structures are attached to the first surface and the second surface of the substrate, respectively, to cover the first portion of the circuit structure.

このようにして、遮蔽構造を配置して回路構造を覆うことによって、回路構造が発生させる電磁波放射の信号強度を低下させて回路基板の放射強度を関連する安全基準に準拠させ、これによりメモリ制御信号の完全性及び信号による電磁放射の遮蔽機能を高めることができる。このほか、メモリのオーバークロック環境における安定性を更に高めることができる。 In this way, by disposing the shielding structure to cover the circuit structure, the signal strength of the electromagnetic radiation generated by the circuit structure can be reduced, and the radiation strength of the circuit board can comply with the relevant safety standards, thereby improving the integrity of the memory control signal and the shielding function of the electromagnetic radiation caused by the signal. In addition, the stability of the memory in an overclocking environment can be further improved.

本考案の上記特徴と利点を更に理解しやすくするため、以下に実施形態を挙げ、添付図面と併せて詳細に説明する。 To make the above features and advantages of the present invention easier to understand, the following embodiment will be described in detail with the accompanying drawings.

本考案の１つの実施形態の回路基板の斜視図である。1 is a perspective view of a circuit board according to one embodiment of the present invention; 図１の回路基板の正面図である。FIG. 2 is a front view of the circuit board of FIG. 1 . 図１の回路基板のもう１つの斜視図である。FIG. 2 is another perspective view of the circuit board of FIG. 1 . 図１の回路基板の背面図である。FIG. 2 is a rear view of the circuit board of FIG. 1 . 図１の回路基板中の遮蔽構造のカバー範囲の概略図である。2 is a schematic diagram of the coverage of the shielding structure in the circuit board of FIG. 1; 図１の回路基板の基板に配置された遮蔽構造の断面図である。2 is a cross-sectional view of a shielding structure disposed on a substrate of the circuit board of FIG. 1; 図６の遮蔽構造の相対透磁率曲線図である。FIG. 7 is a relative permeability curve diagram of the shielding structure of FIG. 6. 図６の遮蔽構造の作用原理の概略図である。FIG. 7 is a schematic diagram of the working principle of the shielding structure of FIG. 6; 周知技術の実施形態の回路基板の高周波電磁場放射曲線図である。FIG. 2 is a high-frequency electromagnetic field radiation curve diagram of a circuit board according to an embodiment of the prior art; 図１の実施形態の回路基板の高周波電磁場放射曲線図である。FIG. 2 is a high-frequency electromagnetic field radiation curve diagram of the circuit board of the embodiment of FIG. 1; 本考案のもう１つの実施形態の基板に配置された遮蔽構造の断面図である。4 is a cross-sectional view of a shielding structure disposed on a substrate in accordance with another embodiment of the present invention; FIG. 本考案のもう１つの実施形態の基板に配置された遮蔽構造の断面図である。4 is a cross-sectional view of a shielding structure disposed on a substrate in accordance with another embodiment of the present invention; FIG. 本考案のもう１つの実施形態の回路基板の斜視図である。FIG. 2 is a perspective view of a circuit board according to another embodiment of the present invention; 図１２の回路基板の正面図である。FIG. 13 is a front view of the circuit board of FIG. 12 . 図１２の回路基板のもう１つの斜視図である。FIG. 13 is another perspective view of the circuit board of FIG. 12. 図１２の回路基板の背面図である。FIG. 13 is a rear view of the circuit board of FIG. 12. 図１２の回路基板中の遮蔽構造のカバー範囲の概略図である。13 is a schematic diagram of the coverage of the shielding structure in the circuit board of FIG. 12.

図１は、本考案の１つの実施形態の回路基板の斜視図である。図２は、図１の回路基板の正面図である。図３は、図１の回路基板のもう１つの斜視図である。図４は、図１の回路基板の背面図である。図１～図４を参照し、本実施形態は、例えばマザーボードといった、コンピュータ設備においてメイン回路基板として応用され、中央処理装置、メモリ、他の種類のチップセット、及びストレージユニット等が互いに信号通信することが可能となるよう支援する、回路基板１００を提供する。 Figure 1 is a perspective view of a circuit board according to one embodiment of the present invention. Figure 2 is a front view of the circuit board of Figure 1. Figure 3 is another perspective view of the circuit board of Figure 1. Figure 4 is a rear view of the circuit board of Figure 1. With reference to Figures 1 to 4, this embodiment provides a circuit board 100 that is applied as a main circuit board in computer equipment, such as a motherboard, and helps central processing units, memories, other types of chipsets, storage units, etc. to communicate signals with each other.

回路基板１００は、基板１１０と、第１インターフェイス構造１２０と、第２インターフェイス構造１３０と、回路構造１４０と、２つの遮蔽構造１５０とを含む。基板１１０は、例えばプリント基板（ＰＣＢ）であり、チップ、電子部品を搭載して回路を形成するために用いられる。基板１１０は、互いに逆向きの第１面Ａ１と第２面Ａ２とを有する。 The circuit board 100 includes a substrate 110, a first interface structure 120, a second interface structure 130, a circuit structure 140, and two shielding structures 150. The substrate 110 is, for example, a printed circuit board (PCB), and is used to mount chips and electronic components to form a circuit. The substrate 110 has a first surface A1 and a second surface A2 that face in opposite directions.

第１インターフェイス構造１２０は基板１１０の第１面Ａ１上に配置される。第２インターフェイス構造１３０は基板１１０の第１面Ａ１上に配置される。本実施形態において、第１インターフェイス構造１２０は、例えば中央処理装置を搭載するために用いられるＣＰＵソケットである。本考案はＣＰＵソケット及びそれが搭載する中央処理装置の種類を限定しない。第２インターフェイス構造１３０は、例えばメモリを搭載するために用いられるメモリソケットである。本考案はメモリソケット及びそれが搭載するメモリの種類を限定しない。本実施形態において、第２インターフェイス構造１３０の数は、例えば４つ、即ち４つのメモリソケットであるが、本考案はこれに限定されない。 The first interface structure 120 is disposed on the first surface A1 of the substrate 110. The second interface structure 130 is disposed on the first surface A1 of the substrate 110. In this embodiment, the first interface structure 120 is, for example, a CPU socket used to mount a central processing unit. The present invention does not limit the type of CPU socket and the central processing unit mounted therein. The second interface structure 130 is, for example, a memory socket used to mount a memory. The present invention does not limit the type of memory socket and the memory mounted therein. In this embodiment, the number of the second interface structures 130 is, for example, four, i.e., four memory sockets, but the present invention is not limited thereto.

回路構造１４０は基板１１０に形成され、且つ第１インターフェイス構造１２０と第２インターフェイス構造１３０との間に接続され、第１インターフェイス構造１２０と第２インターフェイス構造１３０が搭載する電子部品を電気接続するために用いられる。異なる実施形態において、回路構造１４０は基板１１０の第１面Ａ１、第２面Ａ２、第１面Ａ１と第２面Ａ２との間、又は上記の任意の組合せに形成されてよく、本考案はこれに限定されない。回路構造１４０は異なるバスを含むことで、第１インターフェイス構造１２０と第２インターフェイス構造１３０との間で特定の通信機能を行う。例を挙げると、本実施形態において、回路構造１４０は第１部分１４２と第２部分１４４とを含み、第１部分１４２は制御バス（ＣｏｎｔｒｏｌＢｕｓ）とアドレスバス（ＡｄｄｒｅｓｓＢｕｓ）とを含み、第２部分１４４はクロックバス（ＣｌｏｃｋＢｕｓ）とデータバス（Ｄａｔａ／ＤＱ／Ｓｔｒｏｂｅ／ＤＱＳＢｕｓ）とデータ選択パルスとを含む。本実施形態において、制御バスとアドレスバスはクロックバスとデータバスとの間に形成されるが、本考案はこれに限定されない。 The circuit structure 140 is formed on the substrate 110 and connected between the first interface structure 120 and the second interface structure 130, and is used to electrically connect the electronic components mounted on the first interface structure 120 and the second interface structure 130. In different embodiments, the circuit structure 140 may be formed on the first side A1, the second side A2, between the first side A1 and the second side A2 of the substrate 110, or any combination thereof, and the present invention is not limited thereto. The circuit structure 140 includes different buses to perform specific communication functions between the first interface structure 120 and the second interface structure 130. For example, in this embodiment, the circuit structure 140 includes a first portion 142 and a second portion 144, the first portion 142 includes a control bus and an address bus, and the second portion 144 includes a clock bus, a data bus (Data/DQ/Strobe/DQS Bus), and a data selection pulse. In this embodiment, the control bus and the address bus are formed between the clock bus and the data bus, but the present invention is not limited thereto.

図５は、図１の回路基板中の遮蔽構造のカバー範囲の概略図である。図１～図５を参照し、遮蔽構造１５０は基板１１０の第１面Ａ１および第２面Ａ２それぞれに貼り付けられることで回路構造１４０の第１部分１４２を覆い、回路構造１４０が発生させる電磁波放射を遮蔽するために用いられる。具体的には、回路構造１４０の第１部分１４２の基板１１０上におけるカバー範囲は、２つの遮蔽構造１５０の基板１１０上におけるカバー範囲内に位置する。本実施形態において、２つの遮蔽構造１５０の基板１１０上におけるカバー面積は同一である。換言すれば、基板１１０に垂直な方向において、２つの遮蔽構造１５０は図１～図４に示すように完全に重なる。 Figure 5 is a schematic diagram of the coverage area of the shielding structure in the circuit board of Figure 1. Referring to Figures 1 to 5, the shielding structure 150 is attached to each of the first surface A1 and the second surface A2 of the substrate 110 to cover the first part 142 of the circuit structure 140, and is used to shield the electromagnetic radiation generated by the circuit structure 140. Specifically, the coverage area of the first part 142 of the circuit structure 140 on the substrate 110 is located within the coverage area of the two shielding structures 150 on the substrate 110. In this embodiment, the coverage areas of the two shielding structures 150 on the substrate 110 are the same. In other words, in the direction perpendicular to the substrate 110, the two shielding structures 150 completely overlap as shown in Figures 1 to 4.

図６は、図１の回路基板の基板に配置された遮蔽構造の断面図である。図７は、図６の遮蔽構造の相対透磁率曲線図である。図６と図７を参照し、説明の便宜上、図６は基板１１０のうちの１つの面の遮蔽構造１５０のみを示している。本実施形態において、各遮蔽構造１５０は第１遮蔽層１５１と第１接続層１５２とを含む。第１遮蔽層１５１は回路基板１１０に配置され、且つ第１接続層１５２は基板１１０と第１遮蔽層１５１との間に接続される。第１接続層１５２は、例えば接続用接着剤層であり、本考案は接続用接着剤層の種類と仕様を限定しない。第１遮蔽層１５１は電磁波吸収材料又は金属材料を含み、回路基板１４０の電磁放射状況に応じて選択されてよい。例を挙げると、磁場放射強度が比較的高い環境において、第１遮蔽層１５１は、例えば高透磁率及び高インピーダンス特性を備えた電磁波吸収材料層であり、回路構造１４０が発生させる電磁波放射を遮断するために用いられる。好ましい実施形態において、電磁波吸収材料の厚さは０．０５ミリメートル以上且つ１０．０ミリメートル以下である。また、電磁波吸収材料が有する相対透磁率（即ち、材料の透磁率と真空の透磁率の比率）は、好ましい実施形態において、１メガヘルツ～２００メガヘルツの範囲内にあり、電磁波吸収材料には、実部透磁率の値（図７に示す線２００）が２５～１８０の間、虚部透磁率の値（図７に示す線２０１）が１～１５の間である材料を選んで用いる。遮蔽構造１５０は上述した接続方式のほか、もう１つの実施形態において、電磁波吸収材料をコーティングによって基板１１０中の任意の回路板の表面にコーティングすることで遮蔽構造１５０を形成してよく、そのコーティングの範囲は、例えば回路構造１４０の隣接する２層の回路板の内側表面上であるが、本考案はこれに限定されない。また、電場放射強度が比較的高い環境において、第１遮蔽層１５１は、例えば金属パッチであってよい。 6 is a cross-sectional view of a shielding structure disposed on the substrate of the circuit board of FIG. 1. FIG. 7 is a relative permeability curve diagram of the shielding structure of FIG. 6. Referring to FIG. 6 and FIG. 7, for convenience of explanation, FIG. 6 only shows the shielding structure 150 on one side of the substrate 110. In this embodiment, each shielding structure 150 includes a first shielding layer 151 and a first connecting layer 152. The first shielding layer 151 is disposed on the circuit board 110, and the first connecting layer 152 is connected between the substrate 110 and the first shielding layer 151. The first connecting layer 152 is, for example, a connecting adhesive layer, and the present invention does not limit the type and specification of the connecting adhesive layer. The first shielding layer 151 includes an electromagnetic wave absorbing material or a metal material, and may be selected according to the electromagnetic radiation conditions of the circuit board 140. For example, in an environment where the magnetic field radiation intensity is relatively high, the first shielding layer 151 is, for example, an electromagnetic wave absorbing material layer with high magnetic permeability and high impedance characteristics, and is used to block the electromagnetic wave radiation generated by the circuit structure 140. In a preferred embodiment, the thickness of the electromagnetic wave absorbing material is 0.05 mm or more and 10.0 mm or less. In a preferred embodiment, the relative magnetic permeability of the electromagnetic wave absorbing material (i.e., the ratio of the magnetic permeability of the material to the magnetic permeability of a vacuum) is in the range of 1 MHz to 200 MHz, and the electromagnetic wave absorbing material is selected to have a real magnetic permeability value (line 200 shown in FIG. 7) between 25 and 180 and an imaginary magnetic permeability value (line 201 shown in FIG. 7) between 1 and 15. In addition to the above-mentioned connection method, in another embodiment, the shielding structure 150 can be formed by coating the surface of any circuit board in the substrate 110 with an electromagnetic wave absorbing material, and the coating range is, for example, on the inner surface of two adjacent circuit boards of the circuit structure 140, but the present invention is not limited thereto. In addition, in an environment where the electric field radiation intensity is relatively high, the first shielding layer 151 can be, for example, a metal patch.

図８は、図６の遮蔽構造の作用原理の概略図である。図８を参照し、詳細には、信号電流Ｃが回路構造１４０に沿って伝送されるとき、回路構造１４０は電磁波放射Ｓ０を発生させる。このため、電磁波吸収材料を含む第１遮蔽層１５１がカバーすることによって、回路構造１４０が放射した電磁波Ｓ０を第１遮蔽層１５１へ伝送させ、第１遮蔽層１５１の反射作用と吸収作用によって電磁波放射Ｓ０の強度を減衰させることができる。詳細には、図８に示した反射損失Ｓ１１のように、第１遮蔽層１５１の反射作用は電磁波放射Ｓ０のうちの一部を減衰させる。好ましい実施形態において、反射損失Ｓ１１は１ｄｂよりも大きい。また、図８に示した吸収損失Ｓ１２のように、第１遮蔽層１５１の吸収作用（例えば、材料が発生させる渦電流により生ずる相殺作用）が電磁波放射Ｓ０のうちの別の一部を減衰させる。好ましい実施形態において、吸収損失Ｓ１２は１０ｄｂよりも大きい。このため、回路構造１４０が発生させる電磁波放射Ｓ０は、第１遮蔽層１５１の遮蔽作用を経た後に透過放射Ｓ２を形成する。そのうち、透過放射Ｓ２の信号強度は、即ち回路構造１４０が発生させる電磁波放射Ｓ０の信号強度から反射損失Ｓ１１と吸収損失Ｓ１２を差し引いたものである。このようにして、遮蔽構造１５０を配置して回路構造１４０を覆うことによって、回路構造１４０が発生させる電磁波放射Ｓ０の信号強度を低下させて回路基板１００の放射強度を関連する安全基準に準拠させ、これによりメモリ制御信号の完全性及び信号による電磁放射の遮蔽機能を高めることができる。このほか、メモリのオーバークロック環境における安定性を更に高めることができる。 Figure 8 is a schematic diagram of the working principle of the shielding structure of Figure 6. Referring to Figure 8, in detail, when a signal current C is transmitted along the circuit structure 140, the circuit structure 140 generates electromagnetic radiation S0. Therefore, by covering the first shielding layer 151 including an electromagnetic wave absorbing material, the electromagnetic wave S0 emitted by the circuit structure 140 can be transmitted to the first shielding layer 151, and the intensity of the electromagnetic radiation S0 can be attenuated by the reflection and absorption of the first shielding layer 151. In detail, as shown in Figure 8, the reflection of the first shielding layer 151 attenuates a part of the electromagnetic radiation S0. In a preferred embodiment, the reflection loss S11 is greater than 1 db. Also, as shown in Figure 8, the absorption of the first shielding layer 151 (for example, the offset caused by the eddy current generated by the material) attenuates another part of the electromagnetic radiation S0. In a preferred embodiment, the absorption loss S12 is greater than 10 db. Therefore, the electromagnetic radiation S0 generated by the circuit structure 140 forms a transmitted radiation S2 after passing through the shielding action of the first shielding layer 151. The signal strength of the transmitted radiation S2 is the signal strength of the electromagnetic radiation S0 generated by the circuit structure 140 minus the reflection loss S11 and the absorption loss S12. In this way, by disposing the shielding structure 150 to cover the circuit structure 140, the signal strength of the electromagnetic radiation S0 generated by the circuit structure 140 is reduced, and the radiation strength of the circuit board 100 is made to comply with the relevant safety standards, thereby improving the integrity of the memory control signal and the shielding function of the electromagnetic radiation caused by the signal. In addition, the stability of the memory in an overclocking environment can be further improved.

図９Ａは周知技術の実施形態の回路基板の高周波電磁場放射曲線図であり、図９Ｂは図１の実施形態の回路基板の高周波電磁場放射曲線図である。図９Ａと図９Ｂを参照し、図９Ａ及び図９Ｂに示した曲線図において、線２０２は国際標準の安全基準が定める値に準拠している。このため、図９Ａに示した線２０３（即ち、遮蔽構造１５０が配置されていないとき回路構造１４０が発生させる電磁波放射信号強度分布）と図９Ｂに示した線２０４（即ち、遮蔽構造１５０を配置した後の回路構造１４０が発生させる電磁波放射信号強度分布）との差異から、遮蔽構造１５０を配置した後には電磁波放射Ｓ０の信号強度を効果的に低下させることができ、特に２．４ＧＨｚ、４．８ＧＨｚ、及び７．２ＧＨｚ周波数の信号強度を効果的に低下させて国際標準が定める値に準拠させることができることが分かる。 9A is a high-frequency electromagnetic field radiation curve diagram of a circuit board according to an embodiment of the known technology, and FIG. 9B is a high-frequency electromagnetic field radiation curve diagram of a circuit board according to the embodiment of FIG. 1. Referring to FIG. 9A and FIG. 9B, in the curve diagrams shown in FIG. 9A and FIG. 9B, the line 202 complies with the value specified by the international safety standard. Therefore, from the difference between the line 203 shown in FIG. 9A (i.e., the electromagnetic radiation signal intensity distribution generated by the circuit structure 140 when the shielding structure 150 is not arranged) and the line 204 shown in FIG. 9B (i.e., the electromagnetic radiation signal intensity distribution generated by the circuit structure 140 after the shielding structure 150 is arranged), it can be seen that after the shielding structure 150 is arranged, the signal intensity of the electromagnetic radiation S0 can be effectively reduced, and in particular, the signal intensity of the 2.4 GHz, 4.8 GHz, and 7.2 GHz frequencies can be effectively reduced to comply with the value specified by the international standard.

図１０は、本考案のもう１つの実施形態の基板に配置された遮蔽構造の断面図である。図１０を参照し、本実施形態の示す遮蔽構造１５０Ａは図６に示した遮蔽構造１５０に類似している。両者の差異は、本実施形態において、遮蔽構造１５０Ａは外観層１５３と第２接続層１５４とを更に含む点にある。そのうち、外観層１５３は第１遮蔽層１５１に配置される。外観層１５３は、例えばマイラー（Ｍｙｌａｒ）絶縁パッチ又は他の種類のプラスチックパッチであり、第１遮蔽層１５１を覆って保護するために用いられる。第２接続層１５４は第１遮蔽層１５１と外観層１５３との間に接続される。第１接続層１５２に類似し、第２接続層１５４は、例えば接続用接着剤層であるが、本考案は接続用接着剤層の種類と仕様を限定しない。本実施形態において、第１遮蔽層１５１は電磁波吸収材料又は金属材料を含み、回路基板１４０の電磁放射状況に応じて選択されてよい。本実施形態の遮蔽構造１５０Ａは、図１～図４に示したうちの少なくとも１つの遮蔽構造１５０を置き換えてよいが、本考案はこれに限定されない。 10 is a cross-sectional view of a shielding structure disposed on a substrate in another embodiment of the present invention. Referring to FIG. 10, the shielding structure 150A shown in this embodiment is similar to the shielding structure 150 shown in FIG. 6. The difference between the two is that in this embodiment, the shielding structure 150A further includes an appearance layer 153 and a second connection layer 154. Among them, the appearance layer 153 is disposed on the first shielding layer 151. The appearance layer 153 is, for example, a Mylar insulating patch or other types of plastic patch, and is used to cover and protect the first shielding layer 151. The second connection layer 154 is connected between the first shielding layer 151 and the appearance layer 153. Similar to the first connection layer 152, the second connection layer 154 is, for example, a connection adhesive layer, but the present invention does not limit the type and specification of the connection adhesive layer. In this embodiment, the first shielding layer 151 includes an electromagnetic wave absorbing material or a metal material, which may be selected according to the electromagnetic radiation conditions of the circuit board 140. The shielding structure 150A of this embodiment may replace at least one of the shielding structures 150 shown in FIGS. 1 to 4, but the present invention is not limited thereto.

図１１は、本考案のもう１つの実施形態の基板に配置された遮蔽構造の断面図である。図１１を参照し、本実施形態の示す遮蔽構造１５０Ｂは図１０に示した遮蔽構造１５０Ａに類似している。両者の差異は、本実施形態において、遮蔽構造１５０Ｂは第２遮蔽層１５５と第３接続層１５６を更に含む点にある。そのうち、第２遮蔽層１５５は第１遮蔽層１５１と外観層１５３との間に配置される。本実施形態において、第２遮蔽層１５５は積層方向において第１遮蔽層１５１と完全に重なる。第１遮蔽層１５１に類似し、第２遮蔽層１５５は電磁波吸収材料又は金属材料を含み、回路基板１４０の電磁放射状況に応じて選択されてよい。好ましい実施形態において、第１遮蔽層１５１と第２遮蔽層１５５のうちの一方は電磁波吸収材料であり、他方は金属材料である。例を挙げると、磁場放射強度が比較的高い環境において、回路構造１４０に近い第１遮蔽層１５１に電磁波吸収材料が選択されてよく、回路構造１４０から遠い第２遮蔽層１５５に金属材料が選択されてよく、これにより遮蔽機能が最適化される。同じ理由で、電場放射強度が比較的高い環境において、回路構造１４０に近い第１遮蔽層１５１に金属材料が選択されてよく、回路構造１４０から遠い第２遮蔽層１５５に電磁波吸収材料が選択されてよく、これにより遮蔽機能が最適化される。第２接続層１５４は第２遮蔽層１５５と外観層１５３との間に接続され、第３接続層１５６は第１遮蔽層１５１と第２遮蔽層１５５との間に接続される。第１接続層１５２及び第２接続層１５４に類似し、第３接続層１５６は、例えば接続用接着剤層であるが、本考案は接続用接着剤層の種類と仕様を限定しない。本実施形態の遮蔽構造１５０Ｂは、図１～図４に示したうちの少なくとも１つの遮蔽構造１５０を置き換えてよいが、本考案はこれに限定されない。 11 is a cross-sectional view of a shielding structure disposed on a substrate according to another embodiment of the present invention. Referring to FIG. 11, the shielding structure 150B shown in this embodiment is similar to the shielding structure 150A shown in FIG. 10. The difference between the two is that in this embodiment, the shielding structure 150B further includes a second shielding layer 155 and a third connection layer 156. Among them, the second shielding layer 155 is disposed between the first shielding layer 151 and the appearance layer 153. In this embodiment, the second shielding layer 155 completely overlaps the first shielding layer 151 in the stacking direction. Similar to the first shielding layer 151, the second shielding layer 155 includes an electromagnetic wave absorbing material or a metal material, which may be selected according to the electromagnetic radiation conditions of the circuit board 140. In a preferred embodiment, one of the first shielding layer 151 and the second shielding layer 155 is an electromagnetic wave absorbing material, and the other is a metal material. For example, in an environment where the magnetic field radiation intensity is relatively high, the first shielding layer 151 close to the circuit structure 140 may be selected as an electromagnetic wave absorbing material, and the second shielding layer 155 far from the circuit structure 140 may be selected as a metal material, so as to optimize the shielding function. For the same reason, in an environment where the electric field radiation intensity is relatively high, the first shielding layer 151 close to the circuit structure 140 may be selected as a metal material, and the second shielding layer 155 far from the circuit structure 140 may be selected as an electromagnetic wave absorbing material, so as to optimize the shielding function. The second connecting layer 154 is connected between the second shielding layer 155 and the appearance layer 153, and the third connecting layer 156 is connected between the first shielding layer 151 and the second shielding layer 155. Similar to the first connecting layer 152 and the second connecting layer 154, the third connecting layer 156 is, for example, a connecting adhesive layer, but the present invention does not limit the type and specification of the connecting adhesive layer. The shielding structure 150B of this embodiment may replace at least one of the shielding structures 150 shown in Figures 1 to 4, but the present invention is not limited thereto.

図１２は、本考案のもう１つの実施形態の回路基板の斜視図である。図１３は、図１２の回路基板の正面図である。図１４は、図１２の回路基板のもう１つの斜視図である。図１５は、図１２の回路基板の背面図である。図１６は、図１２の回路基板中の遮蔽構造のカバー範囲の概略図である。図１２～図１６を参照し、本実施形態の回路基板１００Ａは図１～図４に示した回路基板１００に類似する。両者の差異は、本実施形態において、各遮蔽構造１５０Ｃは回路構造１４０の第２部分１４４を更に覆う点にある。そのうち、回路構造１４０の第２部分１４４の基板１１０上におけるカバー範囲は、２つの遮蔽構造１５０Ｃの基板１１０上におけるカバー範囲内に位置する。このようにして、遮蔽構造１５０Ｃを配置して回路構造１４０を覆うことによって、回路構造１４０が発生させる電磁波放射の信号強度を低下させて回路基板１００の放射強度を関連する安全基準に準拠させ、これによりメモリ制御信号の完全性及び信号による電磁放射の遮蔽機能を高めることができる。このほか、メモリのオーバークロック環境における安定性を更に高めることができる。また、本実施形態の任意の数の遮蔽構造１５０Ｃに代えて、図１０に示した遮蔽構造１５０Ａ又は図１１に示した遮蔽構造１５０Ｂを選択して用いてよく、本考案はこれに限定されない。 Figure 12 is a perspective view of a circuit board according to another embodiment of the present invention. Figure 13 is a front view of the circuit board of Figure 12. Figure 14 is another perspective view of the circuit board of Figure 12. Figure 15 is a rear view of the circuit board of Figure 12. Figure 16 is a schematic diagram of the coverage area of the shielding structure in the circuit board of Figure 12. Referring to Figures 12 to 16, the circuit board 100A of this embodiment is similar to the circuit board 100 shown in Figures 1 to 4. The difference between the two is that in this embodiment, each shielding structure 150C further covers the second part 144 of the circuit structure 140. Wherein, the coverage area of the second part 144 of the circuit structure 140 on the substrate 110 is located within the coverage area of the two shielding structures 150C on the substrate 110. In this way, by disposing the shielding structure 150C to cover the circuit structure 140, the signal strength of the electromagnetic radiation generated by the circuit structure 140 can be reduced, and the radiation strength of the circuit board 100 can be made to comply with the relevant safety standards, thereby improving the integrity of the memory control signal and the shielding function of the electromagnetic radiation caused by the signal. In addition, the stability of the memory in an overclocking environment can be further improved. In addition, the shielding structure 150A shown in FIG. 10 or the shielding structure 150B shown in FIG. 11 can be selected and used instead of any number of shielding structures 150C in this embodiment, and the present invention is not limited thereto.

上記をまとめると、本考案の回路基板において、回路基板は、基板と、第１インターフェイス構造と、第２インターフェイス構造と、回路構造と、２つの遮蔽構造とを含む。そのうち、回路構造は第１インターフェイス構造と第２インターフェイス構造との間に接続され、且つ２つの遮蔽構造はそれぞれ基板の第１面及び第２面に貼り付けられることで、回路構造の第１部分を覆う。このようにして、遮蔽構造を配置して回路構造を覆うことによって、回路構造が発生させる電磁波放射の信号強度を低下させて回路基板の放射線強度を関連する安全基準に準拠させ、これによりメモリ制御信号の完全性及び信号による電磁放射の遮蔽効果を高めることができる。このほか、メモリのオーバークロック環境における安定性を更に高めることができる。 In summary, in the circuit board of the present invention, the circuit board includes a substrate, a first interface structure, a second interface structure, a circuit structure, and two shielding structures. The circuit structure is connected between the first interface structure and the second interface structure, and the two shielding structures are attached to the first and second surfaces of the substrate, respectively, to cover the first part of the circuit structure. In this way, by disposing the shielding structure to cover the circuit structure, the signal strength of the electromagnetic radiation generated by the circuit structure can be reduced, and the radiation strength of the circuit board can be made to comply with the relevant safety standards, thereby improving the integrity of the memory control signal and the shielding effect of the electromagnetic radiation caused by the signal. In addition, the stability of the memory in an overclocking environment can be further improved.

本考案を実施形態によって上記のように開示したが、本考案を限定するものではなく、当業者であれば本考案の精神及び範囲を逸脱することなくいくらかの変更や改変を行うことが可能であり、故に本考案の保護範囲は添付の実用新案登録請求の範囲に準ずると見なされる。 Although the present invention has been disclosed above by way of an embodiment, the present invention is not limited to the above, and a person skilled in the art may make some modifications or alterations without departing from the spirit and scope of the present invention. Therefore, the scope of protection of the present invention is deemed to be equivalent to the scope of the attached utility model registration claims.

本考案の回路基板は、電磁波放射の信号強度を低下させ、放射強度を関連する安全基準に準拠させる電子装置に適用することができる。 The circuit board of the present invention can be applied to electronic devices to reduce the signal strength of electromagnetic radiation and make the radiation strength compliant with relevant safety standards.

１００、１００Ａ：回路基板
１１０：基板
１２０：第１インターフェイス構造
１３０：第２インターフェイス構造
１４０：回路構造
１４２：第１部分
１４４：第２部分
１５０、１５０Ａ～１５０Ｃ：遮蔽構造
１５１：第１遮蔽層
１５２：第１接続層
１５３：外観層
１５４：第２接続層
１５５：第２遮蔽層
１５６：第３遮蔽層
２００～２０４：線
Ａ１：第１面
Ａ２：第２面
Ｃ：信号電流
Ｓ０：電磁波放射
Ｓ１１：反射損失
Ｓ１２：吸收損失
Ｓ２：透過放射

100, 100A: Circuit board 110: Substrate 120: First interface structure 130: Second interface structure 140: Circuit structure 142: First part 144: Second part 150, 150A to 150C: Shielding structure 151: First shielding layer 152 : First connection layer 153: Appearance layer 154: Second connection layer 155: Second shielding layer 156: Third shielding layer 200 to 204: Line A1: First surface A2: Second surface C: Signal current S0: Electromagnetic radiation S11: Reflection loss S12: Absorption loss S2: Transmitted radiation

Claims

A substrate having a first surface and a second surface facing in opposite directions;
a first interface structure disposed on the first surface of the substrate;
a second interface structure disposed on the first surface of the substrate;
a circuit structure formed on the first surface, the second surface, or between the first surface and the second surface of the substrate and connected between the first interface structure and the second interface structure, the circuit structure including a first portion, the first portion including a control bus and an address bus;
two shielding structures attached to the first and second surfaces of the substrate, respectively, to cover the first portion of the circuit structure;
Including,
Circuit board.

The coverage areas of the two shielding structures on the substrate are the same;
The circuit board according to claim 1 .

the circuit structure further includes a second portion, the second portion including a clock bus, a data bus, and a data selection pulse, and each of the shielding structures further covers the second portion of the circuit structure;
The circuit board according to claim 1 .

a coverage area of the second portion of the circuit structure on the substrate is located within a coverage area of the two shielding structures on the substrate;
The circuit board according to claim 3 .

Each of the shielding structures includes a first shielding layer and a first connecting layer, the first shielding layer is disposed on the circuit structure, the first connecting layer is connected between the substrate and the first shielding layer, and the first shielding layer includes an electromagnetic wave absorbing material or a metal material;
The circuit board according to claim 1 .

Each of the shielding structures further includes an appearance layer and a second connection layer, the appearance layer is disposed on the first shielding layer, and the second connection layer is connected between the first shielding layer and the appearance layer.
The circuit board according to claim 5 .

The appearance layer completely overlaps with the first shielding layer in the stacking direction.
The circuit board according to claim 6.

Each of the shielding structures further includes a second shielding layer and a third connecting layer, the second shielding layer is disposed between the first shielding layer and the appearance layer, the second connecting layer is connected between the second shielding layer and the appearance layer, and the third connecting layer is connected between the first shielding layer and the second shielding layer.
The circuit board according to claim 6.

one of the first shielding layer and the second shielding layer is an electromagnetic wave absorbing material, and the other of the first shielding layer and the second shielding layer is a metallic material;
The circuit board according to claim 8.

The second shielding layer completely overlaps the first shielding layer in the stacking direction.
The circuit board according to claim 8.

The thickness of the electromagnetic wave absorbing material is 0.05 mm or more and 10.0 mm or less.
The circuit board according to claim 5 .

The electromagnetic wave absorbing material has a relative magnetic permeability, and the real magnetic permeability in the range of 1 megahertz to 200 megahertz is between 25 and 180, and the imaginary magnetic permeability in the range of 1 megahertz to 200 megahertz is between 1 and 15.
The circuit board according to claim 5 .

the first interface structure and the second interface structure are a CPU socket and a memory socket, respectively;
The circuit board according to claim 1 .