JP3247734B2

JP3247734B2 - 原子細線による論理回路

Info

Publication number: JP3247734B2
Application number: JP25251192A
Authority: JP
Inventors: 恭雄和田; 毅宇田; 彰人櫻井; 誠一近藤; 恒雄市口
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1992-09-22
Filing date: 1992-09-22
Publication date: 2002-01-21
Anticipated expiration: 2017-01-21
Also published as: JPH06224412A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は超高密度、超高速論理回
路及びメモリ回路の構成方法に関し、更に詳述すれば、
複数の原子からなる原子細線中の特定の原子を移動させ
ることにより、その細線の電導度を変化させる原子スイ
ッチ回路において、超高密度超高速メモリ動作及び論理
動作が可能な、メモリ回路及び論理回路の構成法に関す
るものである。

【０００２】

【従来の技術】従来、論理回路の構成は、抵抗−トラン
ジスタ回路（ＲＴＬ）、ダイオード−トランジスタ回路
（ＤＴＬ）、トランジスタ−トランジスタ回路（ＴＴ
Ｌ）のごとく、主にトランジスタのスイッチング特性を
用いていた。ＭＯＳトランジスタからなるＴＴＬ回路の
一例を図２に示す。図２において、入力１０１、１０２
はＭＯＳトランジスタ１０４、１０５のゲートに加えら
れた電圧として定義される。入力１０１、１０２のどち
らか一方の信号電圧レベルが"high"を示すと、出力１０
３は"low"を示す。又、入力１０１、１０２が共に"low"
を示すと、出力１０３は"high"を示す。図２の例に示し
たような論理動作をＮＡＮＤ論理回路と呼ぶ。このよう
に論理機能を持つ回路を、一般にゲートと呼ぶ。

【０００３】ＴＴＬ回路は電源電圧、雑音等に対する安
定性が優れているため、集積回路で広く用いられてい
る。この点をもう少し詳述すると、ＴＴＬ回路では、入
力電圧がＭＯＳトランジスタのしきい電圧以上であれ
ば、出力は電源電圧迄上がり、又しきい電圧以下であれ
ば出力は０ボルトのままである。一般にしきい電圧は１
ボルト程度、又電源電圧は５ボルトであるため、ＴＴＬ
論理回路を用いれば、"low"と"high"の電圧差を１ボル
トから５ボルトに増幅できる。従って、電源電圧が多少
変動しても、出力レベルは十分にしきい電圧以上であ
り、安定動作が保証される。又雑音に対しても、１ボル
ト程度の常識では考えられない高いレベルまで耐性があ
る。

【０００４】このようなＴＴＬ回路はトランジスタを用
いて構成されているため、その集積密度はトランジスタ
の加工寸法によって決まる。例えば、図２に示したゲー
ト回路例では、最小加工寸法を１μmとすれば、回路全
体を約１０μm角に収められる。最小加工寸法を０．５
μmにすれば回路面積は約５μm角と面積が１／４にな
る。従ってトランジスタの物理的な寸法縮小限界といわ
れている０．１μm程度では、上記回路寸法は約１μm角
となる。しかしながら、従来の半導体技術では、ｐ−ｎ
接合の空乏層の広がり、統計誤差等の物理的限界のた
め、これ以上の微細化は原理的に不可能である。一方ス
イッチング速度はゲート、拡散層等の容量を充放電する
時間で決まるため素子寸法を縮小すれば高速化される。
例えば、最小加工寸法１μmの素子を０．１μmに縮小す
るとスイッチング時間は１／１０になる。しかしこれも
約０．１μmという素子寸法縮小の物理的な限界が有る
ため、トランジスタ回路は高速化という面でも物理的な
限界に阻まれる。更に、従来のトランジスタ回路ではス
イッチングをさせるために一定の電荷量を流す必要があ
り、高速にスイッチングさせるためには大電流を流す必
要がある。電流が増えると回路で消費される電力が増大
し、回路の温度が上昇する。近年の大規模集積回路で
は、１平方センチ当たり１００万ゲート程度を集積する
のが普通になってきており、１ゲート当たりの消費電力
は、冷却限界から十万分の一ワット以下にしなくてはな
らない。従って、従来のトランジスタ回路を用いる限り
は、集積度、スイッチング速度の限界が存在するため、
今後の超高性能論理回路を実現するためには、全く新し
い回路構成素子が必要である。

【０００５】

【発明が解決しようとする課題】本発明は集積度、速度
といった現在の論理回路素子の限界を超えるために為さ
れたものである。即ち、従来の半導体素子に於いては、
スイッチング素子であるトランジスタの寸法により集積
密度が、又主にトランジスタの充放電時間であるスイッ
チング時間によって回路性能が決まるため、物理的な集
積限界、速度限界が生じていた。本発明はこのような限
界を超える超高集積、高密度素子を提供するものであ
る。

【０００６】

【課題を解決するための手段】本発明は上記従来素子の
限界を超えるために、原子レベルのスイッチングを利用
し、メモリ作用及び論理作用を可能にする手段を提供す
るものである。具体的には、原子を原子細線の電導度を
変化させるスイッチとして使用し、メモリ回路及び論理
回路を構成する。

【０００７】

【作用】本発明でスイッチングデバイスとして使用する
原子スイッチの原理を図１を用いて説明する。原子細線
１と、スイッチング原子２及びスイッチングゲート３か
らなる基本回路構成において、原子細線１の両端を入力
４及び出力５に接続する。又、スイッチングゲート３を
スイッチング電源に接続する。図１（ａ）に示したよう
に、入力４から入力された信号は、スイッチング原子２
が原子細線１に接続している場合には、出力５に出力さ
れる。一方図１（ｂ）に示したように、スイッチングゲ
ート３にスイッチング電源から信号を入力し、スイッチ
ング原子２の位置を動かして原子細線１と非接続状態に
すると、入力４から入力された信号は出力５に出力され
ない。従って、図１に示した構成は、原子レベルのスイ
ッチング素子であり、人類が到達しうる最小のスイッチ
ング素子である。本スイッチング回路のスイッチング時
間はスイッチングゲートのスイッチング時間で決まる。
この値は従来のトランジスタと異なり回路の充放電では
なく電子の存在確率がしきい値を超える時間で決まるた
め、原理的に光速で信号が伝播する。従って本発明によ
れば、人類が到達しうる最も高速のスイッチングが可能
になる。本発明の趣旨はこの原子スイッチを用いた超高
速、超高密度メモリ回路及び論理回路を開示することに
ある。

【０００８】

【実施例】以下本発明を実施例に基づき詳細に説明す
る。

【０００９】（実施例１）本実施例では、原子細線の実
現方法とスイッチングゲート、スイッチング原子の構成
について開示する。図３は走査トンネル顕微鏡の概略図
を示したものである。基板走査機構１１、探針１２、ｚ
軸動作検出機構１３からなる。基板走査機構１１上に試
料１４を設置し、探針１２を走査することにより、試料
１４表面の原子レベルの凹凸を検出可能である事は良く
知られている。

【００１０】このような構成において、探針１２に印加
する電位により、試料１４上に存在する原子15を探針１
２側に引き寄せたり、試料１４側に置いたりすることが
可能である。試料１４上に存在する原子15は一般に正に
帯電しているため、探針１２に負電位を印加した場合に
は、原子15を探針１２に引き寄せ、正電位を印加した場
合には探針１２から離れ試料１４上に置かれる。従って
最初に試料１４表面に必要な種類と数の原子を置き、走
査トンネル顕微鏡の機能でその位置と種類を検出した
後、探針１２に印加するバイアスを適当な値に制御する
ことにより、所望の種類の原子を探針１２で拾い、その
状態で探針１２を所定の位置に移動させバイアスを変え
るとその位置に所望の原子を置くことができる。この動
作を繰り返すことにより所定の種類と数の原子を次々に
試料１４表面の所定の位置に並べることにより原子細線
を実現できる。試料14表面に必要な種類の原子を必要個
数置くためには、例えば蒸着法、スパッタリング法等に
より、必要な数の原子あるいは必要量よりも多い量の原
子、例えば1/10モノレーヤー程度の原子層を形成してお
く。複数種の原子を形成するためには、所望の種類だけ
原子を堆積しておくことが出来る。必要な種類と数の原
子を含む原子層形成後、走査トンネル顕微鏡モードで原
子位置を測定し、上記の方法で各々の原子を所定の位置
に置けば良い。原子の移動方法は必ずしも上記方法にの
みよる必要は無い。例えば探針１２により、試料１４表
面にある原子15をその試料１４の表面上を滑らせたり転
がしたりして移動させることも可能である。たとえば試
料14表面にある原子15は、前述のように正に帯電してい
るため、探針12の電位を適当な正電圧にしておけば、原
子15を押しながら移動させ、又負電圧にしておけば引っ
張りながら移動させることができる。

【００１１】原子細線の構造は図１に示したように直線
である必要は必ずしも無い。例えば方向性の強い結合状
態を持つ元素では、折れ曲がったジグザグ構造となる方
が安定な場合がある。又複数の原子が環状に結合した単
位構造を繰り返したり、複数の構造を組み合わせて原子
細線を形成する構造とすることが有効である場合もあ
る。原子細線の構造は必ずしもこれらに限る必要は無
い。例えばアルカリ金属原子を等間隔で並べれば、金属
性の電導状態を示すが、不等間隔に並べると、半導体的
な性質を持つ。間隔をａ、ｂとしａｂａｂａｂという順
に原子を並べると、ａ／ｂの大きさによってバンドギャ
ップが異なる。例えばａ／ｂを1.01すなわち１％変える
と、バンドギャップは０．０７ｅＶ程度になる。この値
を1.1すなわち１０％にすると０．３ｅＶになる。この
ようにａｂの値を選択することにより、バンドギャップ
を制御できる。又スイッチング原子も一つである必要は
無く、複数の原子を同時にあるいは必要に応じて時間
的、空間的にずらせて移動させることも可能である。ス
イッチング原子自身が環状構造あるいは球形構造をして
いても良く、その場合にはスイッチングゲートの構造を
対応した構造にすることは言うまでもない。更にスイッ
チング原子が所定の方向のみに移動するよう、ガイドを
設けることも有効である。

【００１２】図１の原理図に示したように、本発明を実
現するためには試料１４の表面に静止している原子細線
及びスイッチングゲート部分と、試料１４の表面上を動
くスイッチング用原子の２種の原子を用いることが有効
である。本発明においては試料１４としてシリコン酸化
膜を成長させたシリコンウエハを用い、原子細線形成基
板として用いた。本実施例では、試料１４の表面との相
互作用エネルギの大きい原子、例えばシリコンを原子細
線及びスイッチングゲート用の原子として用い、相互作
用の小さい原子、例えば金をスイッチング原子として用
いることにより、所定の性能を得ることが出来た。この
原子種の選択は、前述の如く試料表面との相互作用の大
小で選択することができる。相互作用は温度の関数でも
あるため、使用する温度領域によっても適当な原子は変
わる。本実施例では試料１４の温度を４０Ｋに制御して
図１に示した構造を実現した。試料温度は使用する基
板、その上に置く原子細線の原子、及びスイッチング原
子の種類により１Ｋ以下から室温程度まで様々な値を取
ることが出来る。スイッチングゲートに印加する電位
は、スイッチング原子を移動させるに十分な値であれば
良く、本実施例では０．０１ボルトで十分移動させるこ
とができた。この電位は高い方がスイッチング原子の移
動速度が大きくなり、回路動作の高速化は実現できる
が、高過ぎると原子の不要な移動や過剰な移動など、ス
イッチ誤動作の原因となるため、回路動作上は安定性の
面で低い方が有利である。原子細線及びスイッチングゲ
ート用の原子としては、金属原子、半金属原子等金属結
合、共有結合及びイオン結合性の原子を用いることが可
能である。十分に温度を下げれば、分子状の物質や希ガ
スを用いることも可能である。

【００１３】さらに、本発明で開示する原子スイッチ
は、通常の半導体回路と比較して、接地電位が不要であ
るため、配線が一本不用で構成を単純化可能である。
又、以下の実施例で明らかなように、複雑な論理を単純
な回路構成で実現できるため、大規模化、高集積化に適
した構成である。

【００１４】（実施例２）図1に示した原子スイッチで
は、一度"off"になったスイッチを再び"on"にするに
は、ゲートに逆のバイアスを印加する必要がある。すな
わち"off"にするのに正バイアスを加える場合には、"o
n"に戻す場合には負バイアスを加える必要がある。又逆
に"off"にするのに負バイアスを加える場合には、"on"
に戻す場合には正バイアスを加える必要がある。したが
って一つのスイッチに対し、正負両方の電源を用意する
必要があり、回路構成が複雑になりすぎて実用的でな
い。

【００１５】"off"のゲートを"on"にする最も単純な方
法は、リセットゲートである(特願平3-12345)。リセッ
トゲートという概念によれば、チップ全体に同一のリセ
ット信号を分配できるため、同期回路として動作させる
ことが可能になる。これは特にコンピュータ動作上重要
な特性で、現在全てのコンピュータで用いられているア
ーキテクチャをそのまま使用可能である。図4(a)(b)ノ
ーマリオン型のリセットゲートを示したものである。当
初"on"であった状態(a)からスイッチング原子24をゲー
ト22に信号を印加して動かし"off"にしたゲート(b)をリ
セットゲート23にリセット信号を印加して再び"on"にす
る状態を示す。図4(a)(b)に示した構成は、インバータ
回路の機能を持つ。すなわち信号反転回路として機能す
る。ゲート22に印加された信号が"high"であれば出力25
は"low"になり、逆であれば逆の出力が得られる。

【００１６】図4(c)(d)はノーマリオフ型のリセットゲ
ートを示したものである。当初"off"であった状態(c)か
らスイッチング原子24をゲート22に信号を印加して動か
し"on"にしたゲートを(d)リセットゲート23にリセット
信号を印加して再び"off"にする状態を示す。図4(c)(d)
に示した構成は、信号伝送回路として機能する。ゲート
22に印加された信号が"high"であれば出力は"high"にな
り、逆であれば逆の出力が得られる。

【００１７】（実施例３）本実施例ではNAND、NORとい
った基本的な論理回路の構成例を開示する。図5(a)はゲ
ート33、34、入力31、出力36、リセットゲート32、スイ
ッチング原子35から成る構成において、ゲート33、34の
信号をA、Bとすると、出力36はA'B'となり、NORゲート
を構成できる。すなわちゲート33、34共に"low"信号が
入力された場合のみ、出力36に"high"信号が出力され
る。一度信号が伝達され論理が行われた後、リセットゲ
ートに信号を印加すると論理回路は初期状態に戻り、再
び次の論理動作を行える。即ちリセット信号が同期信号
として使用できる。

【００１８】図5(b)は入力31、ゲート33、34、リセット
ゲート32、出力36、スイッチング原子35から成る構成に
おいて、ゲート33、34の信号をA、Bとすると、出力36は
A'+B'となり、NANDゲートを構成できる。すなわちゲー
ト33、34のどちらかに"low"信号が入力された場合は、"
high"信号が出力される。逆に言うとゲート33、34の両
方に"high"信号が入力された場合のみ、"low"信号が出
力される。

【００１９】図5(c)は否定回路の例を示したものであ
る。入力31、ゲート33、34、から成る構成において、ゲ
ート33、34の入力信号をA、Bとすると、出力36、37は各
々A'及びB'となり、否定回路を構成できる。この時ゲー
ト33、34に入力信号A、Bの代わりに逆情報即ちA及びA'
を入力すれば、出力は各々A'、Aとなり、論理構成上主
要な否定回路を提供できる。この時ゲート33、34に対応
してリセットゲート32を設けると、リセット信号に同期
する、同期型の否定動作回路としても使用可能である。

【００２０】図5(d)は逆情報出力回路の例を示したもの
である。即ち入力31には常に"high"を入力しておき、ゲ
ート33に情報Aを与えると、出力36、37には各々A'、Aが
出力される。リセットゲート32でタイミングを取ること
により、逆情報の出力が得られる。

【００２１】（実施例４）本実施例ではデコーダ回路を
開示する。図6は電源線41、選択線42、43、44、リセッ
トゲート45、スイッチング原子46からなる構成におい
て、出力47に選択線による情報にしたがって電源レベル
の信号が出力されるデコーダ回路を示す。このような構
成を取ることにより、n本の選択線により、2のn乗本の
出力線を選択できる。図5(c)に開示した否定回路の出力
を対にして選択線として用いる、各々のスイッチに対応
させてリセットゲートを設ける等の回路的な付加も回路
の安定動作に有効である。本デコーダ回路を用いれば、
メモリアレイの中の所定の一ビットを選択出来、ランダ
ムアクセスメモリを構成可能である。原理的に選択線の
数よりも多い出力線を駆動可能である。

【００２２】（実施例５）本実施例では自己スイッチ回
路とそれを用いたメモリ回路の例を示す。図7(a)は自己
スイッチ回路の例を示す。入力51、電荷蓄積部52、スイ
ッチング原子53、リセットゲート54、出力55からなる構
成において、入力51に印加された信号によって電荷蓄積
部52からスイッチング原子53に電界がかかり、図7(b)に
示したようにスイッチング原子が移動されゲートが"of
f"になる。このような構成では、リセットゲート54にリ
セット信号を印加すると、スイッチング原子が"on"の状
態に戻り、電荷蓄積部に蓄積されたデータを入力51から
出力する。自己スイッチ回路を閉じた構造とせずに出力
55を形成しておくと、入力信号はそのまま出力される
が、スイッチングゲートは"off"となり、次の入力信号
は自己スイッチ中に入力されない。従って、自己スイッ
チはパルスカウンタとして作動させることもできる。

【００２３】図7(c)は自己スイッチ回路を用いたメモリ
回路の例である。データ線61、スイッチング原子62、リ
ード、ライトゲート63、64、リセットゲート65、自己ス
イッチ回路66、からなる構成において、データの書き込
みはデータ線61に情報信号を印加しつつリード、ライト
ゲート63、64を同時に作動させると、情報信号は自己ス
イッチ回路66に蓄積され、情報信号が"high"の場合は同
時にスイッチング原子62が原子細線位置から離れて自己
スイッチ回路は"off"となる。情報信号が"low"の場合は
スイッチング原子62は動かず、自己スイッチ回路は"on"
のままである。この時リセットゲート65にリセット信号
を加えると、情報は自己スイッチ回路66に蓄積された状
態で保持される。自己スイッチ回路66に蓄積された情報
を読み出す場合には、リード、ライトゲート63、64に同
時に電界を印加してスイッチング原子を動かし自己スイ
ッチ回路の原子細線を導通状態にする。自己スイッチ回
路66に蓄積された情報はデータ線61を通り、センスアン
プに達し、情報の読みだしは終了する。

【００２４】（実施例５）図8は自己スイッチ回路を用
いた電荷移送回路の例である。電荷移送線71、クロック
線72、73、74、スイッチング原子75、クロックゲート7
7、自己スイッチ回路76からなる構成を示す。このよう
な構成において、電荷移送線71に入力された"high"信号
によって、自己スイッチ回路76のスイッチング原子75
は"off"状態となり、自己スイッチ回路76は"high"レベ
ルとなる。クロック線72にクロック信号を印加すると、
自己スイッチ回路76中に蓄積されていた"high"電荷は、
電荷移送線71中を流れて次段の自己スイッチ78を作動さ
せる。いっぽう"low"であればスイッチング原子は動か
ない。このような動作を繰返し自己スイッチ回路をスイ
ッチさせながら電荷移送回路中を一段づつ電荷移送する
ことが可能である。本実施例ではクロック線三本の例を
示したが、クロック線は三本以上であれば本質的に安定
動作を示し、特に三本ないし四本でマージンの広い動作
特性を示す。クロック線は同時に回路全体の同期をとる
のに使われる。本実施例に示すように、自己スイッチ回
路によれば、超高速動作可能な電荷移送回路を実現で
き、これは単なる伝送線のみでなくたとえば超高速コン
ピュータのシフトレジスタとしても用いることが可能で
ある。

【００２５】図9は他の電荷移送回路の例を開示するも
のである。電荷移送線81、クロック線83、84、85、スイ
ッチング原子82からなる構成において、電荷移送線81に
入力された信号は、各スイッチング原子82間の電荷移送
線81上に蓄積され、クロック線83、84、85に交互に印加
される信号にしたがって、次々と電荷移送洗浄を転送さ
れる。このようにして、通常の原子スイッチのみでも、
電荷移送回路を構成可能である。前の例と同様に超高速
コンピュータのシフトレジスタとしても用いることが可
能である。

【００２６】（実施例６）本実施例では、原子スイッチ
を用いたパルス動作回路の構成を示す。図10は入力91、
92、出力93、94、リセット線95、スイッチング原子96、
97からなる構成を示す。この構成において、"high"信号
を91、92から入力すると、スイッチング原子96、97は電
界により移動し、出力93、94には"low"信号が出力され
る。91からの入力をA、92からの入力をBとすると、出力
93にはAB'、出力94には常に"low"が出力される。本実施
例に示したように、論理を複合させたり、パルス動作さ
せることが可能である。

【００２７】（実施例７）本実施例では、原子細線を用
いたメモリ回路について開示する。

【００２８】図11は原子スイッチを用いたメモリ回路の
例を示したものである。電源線111、リセット線112、デ
ータ線113、逆データ線114、書き込み線120、読み出し
線109からなる構成をとる。このようなメモリセルにお
ける書き込み動作は以下のようなプロセスで行われる。
メモリセルを書き込み線120により選択しスイッチング
原子116を"on"状態にすると、スイッチング原子115はデ
ータ線113、114から入力されるデータに従って出力線11
8あるいは119のいずれかを"on"とし、他方を"off"とす
る。リセット線にリセットパルスを印加すると書き込み
は出来ない状態に戻る。このような状態から読みだす場
合は読み出し線109を選択することによりスイッチング
原子117を出力線導通状態にすると、スイッチング原子1
15の位置によって、出力118、119のいずれかに"high"信
号が、他方に"low"信号が出力される。本メモリセルは
電源線111から常に電流あるいはパルス信号が供給され
ており、読みだし線109が選択されれば常に読み出し可
能である。したがって実施例5に示したメモリセルはダ
イナミック型と呼ぶことができ、本実施に示したメモリ
セルはスタチック型と言うことができる。

【００２９】（実施例８）本実施例では、原子細線回路
の実装方法について開示する。

【００３０】図１２は原子細線、量子細線、半導体、実
装基板、マン−マシンインタフェースの寸法を比較した
ものである。原子細線デバイス(原子スイッチ)、量子細
線デバイス、半導体デバイスの寸法は、各々約一桁づつ
異なり、半導体デバイスと実装基板の寸法は約四桁異な
る。実装基板とマン−マシンインタフェースの寸法も約
一桁異なり、原子細線デバイスとマン−マシンインタフ
ェースの寸法は全体で七桁異なることになる。従って原
子細線デバイスによれば現在の半導体デバイスを用いた
回路と比較して寸法で二桁面積では四桁高密度の集積が
可能である。

【００３１】原子細線回路の信号を人間が知覚できるよ
うにするためには、原子細線回路と量子細線回路、量子
細線回路と半導体回路の間に各々インタフェースを設
け、信号の変換を行うことが必要である。前者のインタ
フェースは例えば単一電子トランジスタ(K.Likharev, I
BM J. Res. Develop.,32(1), 144 (1988).)のような、
原子スイッチで必要とされる程度の電子の数でも動作し
うるデバイスを用いることができる。又後者のインタフ
ェースは量子細線回路の速度に見合う速度を持つ、例え
ばHEMTのような半導体超高速デバイスを用いることも可
能である。

【００３２】原子細線回路で構成される集積回路は、図
１３に示したように演算回路、メモリ、周辺論理回路等
を含み、一チップで情報のプロセッサとしての機能を全
て持たせることが出来る。これを図１２に示したように
量子細線回路をインタフェースとして、半導体回路につ
なぎ、図１３に示したようにマン−マシンインタフェー
スの入出力プロセッサとして用いる。一台の原子細線集
積回路を複数のマン−マシンインタフェースにつなぐこ
とも、複数の原子細線集積回路を一台のマン−マシンイ
ンタフェースにつなぐことも可能である。

【００３３】（実施例９）本実施例では、原子スイッチ
の他の構造について開示する。

【００３４】図１４(A)(B)は複数個のスイッチング原子
122をスイッチさせるために、複数個の原子列からなる
原子細線で、スイッチングゲート123、124を形成した状
態を示す。スイッチングゲートは、126、127に示したよ
うに途中から複数個の原子列になっていてもよい。図１
４には二個の原子列からなる原子細線を例示したが、三
個以上の原子列、環状、三次元状等になっていても良い
ことは言うまでもない。

【００３５】図１５はスイッチング原子に関する構造を
開示するものである。スイッチング原子132は、基板の
ポテンシャル分布が小さい領域133にあり、基板のポテ
ンシャル分布が大きい領域131に囲まれた部分のみを動
くようにスイッチングゲートに印加されるバイアスを調
節する。従って、複数のスイッチング原子を同時に移動
させてもスイッチングに必要な場所に止まり、誤動作す
ることはない。例えばこのようなポテンシャル分布が小
さい領域133と基板のポテンシャル分布が大きい領域131
を同時に有する基板の例としては、グラファイト上に二
硫化モリブデン層を形成する方法等が考えられる。

【００３６】（実施例１０）本実施例では電圧レギュレ
ータについて開示する。

【００３７】図１６は、原子細線141とそれに相対した
別の原子細線142を距離143離して設置した状態を示す。
原子細線142から原子細線141に流れる電流量は距離143
に依存した電圧によって決まるため、原子細線141に印
加される最大電圧を規定することが出来る。たとえば距
離143を0.1nmとした場合には最大電圧は10mV、0.3nmで
は50mVとなった。原子細線142を接地しておけば、原子
細線141の電圧レギュレータとして機能させることが出
来る。

【００３８】

【発明の効果】以上の実施例から明らかなように、本発
明による原子スイッチ回路によれば、従来のトランジス
タのスイッチング作用を用いた回路と比較して、遥かに
高速動作、高密度実装が可能なメモリ回路、論理回路を
実現可能となり、またこれらの回路を用いた超高性能計
算機等の高度情報処理機器を実現可能である。

【図面の簡単な説明】

【図１】本発明による原子スイッチの原理を示す図。

【図２】従来の半導体技術によるＭＯＳトランジスタか
らなるＴＴＬ回路の一例を示す図。

【図３】原子細線の作成方法の例を示した図。

【図４】リセットゲートの付いた原子スイッチを示した
図。

【図５】NAND、NORといった基本的な論理回路の構成例
を示す図。

【図６】デコーダ回路の例を示す図。

【図７】(a)(b)は自己スイッチ回路の例、(c)は自己ス
イッチ回路を用いたメモリセル回路の例を示す図

【図８】電荷移送素子回路の例を示す図。

【図９】電荷移送素子回路の他の例を示す図。

【図１０】自己スイッチ回路を組み合わせた論理回路の
例を示す図。

【図１１】メモリセル回路の例を示す図。

【図１２】原子細線回路からマン−マシンインタフェー
スまでの寸法比較を示す図。

【図１３】原子細線回路を用いたシステム構成の例を示
す図。

【図１４】原子スイッチの他の構成例を示す図

【図１５】固体表面ポテンシャルによりスイッチング原
子の位置制御を行う原理を示す図。

【図１６】電圧レギュレータの原理を示す図。

【符号の説明】

１１；基板走査機構、１２；探針、１３；探針動作
検出機構、１４；基板、１５；操作原子１、２１、
３１、１４１、１４２；原子細線、３、２２、３３、
３４、１２３、１２６；スイッチングゲート、２、２
４、３５、４６、５３、６２、７５、８２、９６、９
７、１１５、１１６、１１７、１２２、１３２；スイッ
チング原子、２３、３２、４５、５４、６５、９５、
１１２、１２４、１２７；リセットゲート、４１、１
１１；電源線、４２、４３、４４；選択線、４７、
１１８、１１９；出力線、４、２１、３１、５１、１
０１、１０２、１２１；入力、５、２５、３６、３
７、５５、９３、９４、１０３；出力、１０４、１０
５；トランジスタ、７２、７３、７４、８３、８４、
８５；クロック線、６３、１２０；書き込み線、６
４、１０９；読み出し線、１３１、１３３；電子のポテ
ンシャルエネルギ分布。

───────────────────────────────────────────────────── フロントページの続き (72)発明者近藤誠一埼玉県比企郡鳩山町赤沼2520番地株式会社日立製作所基礎研究所内 (72)発明者市口恒雄埼玉県比企郡鳩山町赤沼2520番地株式会社日立製作所基礎研究所内 (56)参考文献特許2827641（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/68 H01L 27/10 451 H01L 29/06 ＪＩＣＳＴファイル（ＪＯＩＳ)

Claims

(57)【特許請求の範囲】

【請求項１】原子を互いの電子が相互作用を持つように
複数個並べて形成した原子細線中の適当に離れた位置に
ある２つ以上の原子を移動させることにより、前記移動
させられる原子の組み合わせに対応した論理状態に応じ
た電導度を持つように、前記原子細線の電導度を変化さ
せる手段を具備し、情報の記憶作用あるいは論理作用を
持たせたことを特徴とする原子細線による論理回路。
【請求項２】前記原子細線が入出力間で一つの配線とさ
れるとともに、該配線中の適当に離れた位置にある二つ
の原子に対して独立に作用する二つのゲート線とリセッ
トゲートとを対峙させて、前記ゲート線に加えられる二
つの信号のNAND回路として機能させるものである請求項
1記載の原子細線による論理回路。
【請求項３】前記原子細線が入出力間で並列接続された
配線とされるとともに、該並列接続された配線のそれぞ
れの配線中の一つの原子に対して独立に作用するゲート
線とリセットゲートの組を対峙させて、前記ゲート線に
加えられる二つの信号のOR回路として機能させるもので
ある請求項1記載の原子細線による論理回路。
【請求項４】原子を互いの電子が相互作用を持つように
複数個並べて形成した原子細線を使用するものであっ
て、電源線として機能する原子細線から分岐された複数
の出力線として機能する原子細線と、該複数の原子細線
の一つを選択するための選択線として機能する複数の原
子細線と、前記選択線による選択をリセットするための
リセット線として機能する原子細線とよりなり、前記複
数の出力線として機能する原子細線のそれぞれは前記選
択線として機能する複数の原子細線の数より一つ少ない
数の適当に離れた位置にある原子が前記選択線として機
能する原子細線により選択的にトリガーされるととも
に、前記選択線として機能する原子細線により選択的に
トリガーされる原子に対しては前記リセット線として機
能する原子細線が対峙されていることを特徴とするデコ
ーダとして機能することを特徴とする原子細線による論
理回路。
【請求項５】原子を互いの電子が相互作用を持つように
複数個並べて形成した原子細線を使用するものであっ
て、記憶すべき信号が入力される原子細線の終端部が折
り返されて該原子細線の一つの原子のトリガー線とされ
るとともに、該トリガー線に対峙して前記トリガーされ
た原子をリセットするためのリセット線として機能する
原子細線とを備えたメモリー素子を有し、前記記憶すべ
き信号が入力される原子細線とメモリー素子との間の原
子細線の一つの原子が該メモリー素子を選択しあるいは
非選択とするための対峙されたセット線およびリセット
線により制御されるメモリー機能を有することを特徴と
する原子細線による論理回路。
【請求項６】原子を互いの電子が相互作用を持つように
複数個並べて形成した原子細線を使用するものであっ
て、転送すべき信号が入力される原子細線に適宜の周期
で該原子細線から分岐されるとともに、その終端部が該
原子細線の一つの原子のトリガー線とされるとともに、
該トリガー線に対峙して前記トリガーされた原子をリセ
ットするためのリセット線として機能する原子細線とを
備えた自己スイッチ回路素子を有し、該自己スイッチ回
路素子間のそれぞれには適宜の位置にあるスイッチ原子
をトリガーするための対峙されたセット線およびリセッ
ト線を設け、初期状態では全てのスイッチ原子をオフ状
態とし、自己スイッチ回路は閉状態とするとともに、転
送すべき信号が入力された自己スイッチ回路は開状態と
なって信号を保持するとともに、保持された信号を次段
の自己スイッチ回路に転送するために後段のスイッチ原
子をオン状態とし、且つ、自己スイッチ回路を閉状態に
戻すために前記セット線及びリセット線を選択的に制御
して信号転送をする機能を有することを特徴とする原子
細線による論理回路。
【請求項７】原子を互いの電子が相互作用を持つように
複数個並べて形成した原子細線を使用するものであっ
て、転送すべき信号が入力される原子細線に適宜の周期
で該原子細線の原子の一つをスイッチ原子としてトリガ
ーするための対峙されたセット線およびリセット線を設
け、転送すべき信号の入力に対応して前記スイッチ原子
間の区分された原子細線の一つが前段の区分された原子
細線に接続されるように前記セット線及びリセット線を
選択的に制御して信号転送をする機能を有することを特
徴とする原子細線による論理回路。
【請求項８】原子を互いの電子が相互作用を持つように
複数個並べて形成した原子細線を使用するものであっ
て、電源線として機能する原子細線から分岐され並行し
て配列された出力線及び逆出力線として機能する二つの
原子細線であるとともに該二つの原子細線の対応する位
置にある原子がいずれかの線にのみ位置するようになさ
れた二つの原子細線、該二つの原子細線間を移動する前
記原子を移動させるセット分岐線およびリセット分岐線
を接続したデータ線および逆データ線、前記二つの原子
細線間を移動する原子と適当に離れた位置にある前記二
つの原子細線の原子をトリガーして前記二つの原子細線
をオン状態とするための読み出し線、前記セット線およ
びリセット線にある原子をトリガーして前記セット線お
よびリセット線をオン状態とするための書き込み線、前
記読み出し線および書き込み線によりオン状態になるよ
うに移動させられた原子をオフ状態にするためのリセッ
ト線を備えることを特徴とするメモリー機能を有するこ
とを特徴とする原子細線による論理回路。
【請求項９】前記原子細線のセット線およびリセット線
によりトリガーされる原子が隣接した二つの原子である
請求項１ないし８のいずれかに記載の原子細線による論
理回路。