[go: up one dir, main page]

JP3235380B2 - High frequency switch - Google Patents

High frequency switch

Info

Publication number
JP3235380B2
JP3235380B2 JP29707594A JP29707594A JP3235380B2 JP 3235380 B2 JP3235380 B2 JP 3235380B2 JP 29707594 A JP29707594 A JP 29707594A JP 29707594 A JP29707594 A JP 29707594A JP 3235380 B2 JP3235380 B2 JP 3235380B2
Authority
JP
Japan
Prior art keywords
port
diode
distributed constant
constant line
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP29707594A
Other languages
Japanese (ja)
Other versions
JPH08162801A (en
Inventor
浩二 田中
謙 利根川
充英 加藤
達也 上田
孝治 降谷
規巨 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP29707594A priority Critical patent/JP3235380B2/en
Publication of JPH08162801A publication Critical patent/JPH08162801A/en
Application granted granted Critical
Publication of JP3235380B2 publication Critical patent/JP3235380B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)
  • Transceivers (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、移動体通信機器等の高
周波回路において、信号の経路の切り換えを行うための
高周波スイッチに関するものであり、特に、ダイバーシ
ティ方式の送受信切り換えに対応した高周波スイッチに
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-frequency switch for switching a signal path in a high-frequency circuit of a mobile communication device or the like, and more particularly to a high-frequency switch corresponding to diversity transmission / reception switching. Things.

【0002】[0002]

【従来の技術】一般に、ダイバーシティ方式の送受信切
り換えに対応した高周波スイッチZ1は、図4に示すよ
うに、第1のアンテナANT1と第1の受信回路RX1
の接続の切り換えと、第1のアンテナANT1と送信回
路TXの接続の切り換え、及び第2のアンテナANT2
と第2の受信回路RX2の接続の切り換えと、第2のア
ンテナANT2と送信回路TXの接続の切り換えを行う
ために用いられ、第1のアンテナANT1,第2のアン
テナANT2,第1の受信回路RX1,第2のアンテナ
ANT2,送信回路TXに接続されるものである。ま
た、高周波スイッチZ1は、3つの高周波スイッチZ1
a,Z1b,Z1cを直列に接続して構成することによ
り、ダイバーシティ方式の送受信切り換えに対応してい
る。
2. Description of the Related Art Generally, as shown in FIG. 4, a high-frequency switch Z1 corresponding to diversity transmission / reception switching includes a first antenna ANT1 and a first reception circuit RX1.
, The connection between the first antenna ANT1 and the transmission circuit TX, and the second antenna ANT2
The first antenna ANT1, the second antenna ANT2, and the first receiving circuit are used to switch the connection between the first antenna ANT2 and the second receiving circuit RX2 and to switch the connection between the second antenna ANT2 and the transmitting circuit TX. RX1, a second antenna ANT2, and a transmission circuit TX. The high-frequency switch Z1 has three high-frequency switches Z1.
By connecting a, Z1b, and Z1c in series, it is possible to respond to diversity transmission / reception switching.

【0003】従来は、ダイバーシティ方式の送受信切り
換えに対応した高周波スイッチZ1を構成する高周波ス
イッチZ1a,Z1b,Z1cとして、ピンダイオード
スイッチ又はGaAs半導体スイッチを用いていた。
Conventionally, a pin diode switch or a GaAs semiconductor switch has been used as the high frequency switches Z1a, Z1b, Z1c constituting the high frequency switch Z1 corresponding to the diversity transmission / reception switching.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、ピンダ
イオードスイッチを用いた場合、基板上にチョークコイ
ルの実装とストリップラインの引き回しが必要となるた
めに大型となり、今後さらに小型化が予想される移動体
通信機器などの分野の要求に答えるのは困難である。ま
た、複数の部品を接続することによって高周波スイッチ
を構成しているため、接続線路に浮遊容量や浮遊インダ
クタンスなどの素子値が入り、確実に所望の特性を得る
のが困難である問題があった。
However, when a pin diode switch is used, a moving body is expected to be large because a choke coil must be mounted on a substrate and a strip line must be routed, and the size of the moving body is expected to be further reduced in the future. It is difficult to meet the demands of fields such as communication equipment. In addition, since a high-frequency switch is configured by connecting a plurality of components, element values such as stray capacitance and stray inductance enter a connection line, and there is a problem that it is difficult to reliably obtain desired characteristics. .

【0005】また、GaAs半導体スイッチを用いた場
合、正負の2つのコントロール電源が必要となり、それ
にともない、正負の2つのコントロール電源を接続する
端子数も増加するため、大型となる問題があった。さら
に、GaAs半導体スイッチをオンにするために大きな
制御電圧をかける必要があり、消費電流が大きくなると
いう問題もあった。また、各々のGaAs半導体スイッ
チ間にインピーダンスマッチング用回路を付加する必要
があり、さらに、GaAs半導体スイッチが3個必要で
あるため、コストが高くなる問題もあった。
When a GaAs semiconductor switch is used, two control power supplies, positive and negative, are required. Accordingly, the number of terminals for connecting the two control power supplies, positive and negative, is increased, so that there is a problem that the size becomes large. Furthermore, it is necessary to apply a large control voltage to turn on the GaAs semiconductor switch, which causes a problem that current consumption increases. In addition, it is necessary to add an impedance matching circuit between each of the GaAs semiconductor switches, and further, since three GaAs semiconductor switches are required, there is a problem that the cost is increased.

【0006】それゆえに、この発明の主たる目的は、小
型化が可能で、確実に所望の特性を得ることができるダ
イバーシティ方式の送受信切り換えに対応した高周波ス
イッチを提供することである。また、単一の(正又は負
の)コントロール電源のみで動作し、インピーダンス整
合回路が不必要であり、消費電流を小さくでき、コスト
の低いダイバーシティ方式の送受信切り換えに対応した
高周波スイッチを提供することである。
SUMMARY OF THE INVENTION Therefore, a main object of the present invention is to provide a high frequency switch which can be downsized and which can reliably obtain desired characteristics and which is compatible with diversity transmission / reception switching. Further, it is an object of the present invention to provide a high-frequency switch that operates with only a single (positive or negative) control power supply, does not require an impedance matching circuit, can reduce current consumption, and is low-cost and capable of performing diversity transmission and reception switching. It is.

【0007】[0007]

【課題を解決するための手段】上記の目的を達成するた
めに、本発明においては、5のポート及び4つのダイオ
ードを有し、前記第1のポートと前記第2のポートの接
続の切り換えと、前記第2のポートと前記第3のポート
の接続の切り換え、及び前記第3のポートと前記第4の
ポートの接続の切り換えと、前記第4のポートと前記第
5のポートの接続の切り換えを行うために、前記第1の
ポートとグランドとの間に前記第1のダイオードを、前
記第2のポートと前記第3のポートとの間に前記第2の
ダイオードを、前記第3のポートと前記第4のポートと
の間に前記第3のダイオードを、前記第5のポートとグ
ランドとの間に前記第4のダイオードをそれぞれ接続し
た高周波スイッチにおいて、複数の誘電体層を積層して
なる多層基板の外面に前記5つのポートを形成するとと
もに前記ダイオードを搭載し、少なくとも前記多層基板
の外面または前記誘電体層上に、グランド電極と前記5
つのポートと前記ダイオードとに接続した信号ラインを
形成し、前記信号ラインと同一平面上には、前記信号ラ
インと前記グランド電極間に接続した分布定数線路を形
成し、該分布定数線路を介して前記ダイオードにバイア
ス電圧をかけてなることを特徴とする。
In order to achieve the above object, the present invention has five ports and four diodes, and is capable of switching connection between the first port and the second port. Switching the connection between the second port and the third port, switching the connection between the third port and the fourth port, and switching the connection between the fourth port and the fifth port. The first diode between the first port and the ground, the second diode between the second port and the third port, the third port A high-frequency switch in which the third diode is connected between the third port and the fourth port, and the fourth diode is connected between the fifth port and the ground. Outside the multilayer board Wherein to form a five port mounting the diode, at least the outer surface of the multilayer substrate or the dielectric layer, wherein the ground electrode 5
Forming a signal line connected to one of the ports and the diode; forming a distributed constant line connected between the signal line and the ground electrode on the same plane as the signal line; A bias voltage is applied to the diode.

【0008】また、前記第1のポートを第1のダイオー
ドのカソードに、アノードをグランドに接続し、前記第
2のポートと前記第3のポートとの間に、第2のダイオ
ードを接続し、前記第3のポートと前記第4のポートと
の間に、第3のダイオードを前記第2のダイオードと順
方向に接続し、第4のダイオードのカソードを前記第5
のポートに、アノードをグランドに接続し、前記第1の
ポートと前記第2のポートとの間に、第1の分布定数線
路を接続し、該第1の分布定数線路と前記第2のポート
の接続点とグランドとの間に、第2の分布定数線路を接
続し、前記第2のポートと前記第2のダイオードの接続
点とグランドとの間に、第3の分布定数線路を接続し、
前記第3のダイオードと前記第4のポートの接続点とグ
ランドの間に、第4の分布定数線路を接続し、前記第4
のポートと前記第5のポートの間に、第の分布定数線
路を接続し、該第の分布定数線路と前記第4のポート
の接続点とグランドとの間に、第の分布定数線路を接
続し、前記第2のダイオードと前記第3のダイオードの
接続点とグランドとの間に、第7の分布定数線路を接続
し、前記第3の分布定数線路のグランド側と前記第4の
分布定数線路のグランド側との間に、第1の抵抗と第2
の抵抗との直列回路を接続し、前記第1のダイオードの
グランド側に第3の抵抗を介して第1のコントロール端
子を接続し、前記第2の分布定数線路のグランド側に第
2のコントロール端子を接続し、前記第1の抵抗と前記
第2の抵抗の接続点に第3のコントロール端子を接続
し、前記第7の分布定数線路のグランド側に第4のコン
トロール端子を接続し、前記第の分布定数線路のグラ
ンド側に第5のコントロール端子を接続し、前記第4の
ダイオードのグランド側に第4の抵抗を介して第6のコ
ントロール端子を接続したことを特徴とする。
The first port is connected to a cathode of the first diode, the anode is connected to ground, and a second diode is connected between the second port and the third port. A third diode is connected to the second diode in a forward direction between the third port and the fourth port, and a cathode of the fourth diode is connected to the fifth port.
The first distributed constant line is connected between the first port and the second port, and the first distributed constant line is connected to the second port. A second distributed constant line is connected between a connection point of the second and the ground, and a third distributed constant line is connected between a connection point of the second port and the second diode and the ground. ,
A fourth distributed constant line is connected between a connection point between the third diode and the fourth port and the ground,
Between said ports fifth port, a sixth distributed constant line connected, between the connection point and the ground of the distributed constant line and the fourth port of the sixth, fifth distributed constant A seventh distributed constant line is connected between a connection point of the second diode and the third diode and the ground, and a ground side of the third distributed constant line and the fourth Between the grounded side of the distributed constant line and the first resistor and the second
A first control terminal is connected to the ground side of the first diode via a third resistor, and a second control terminal is connected to the ground side of the second distributed constant line. Connecting a third control terminal to a connection point between the first resistor and the second resistor, connecting a fourth control terminal to the ground side of the seventh distributed constant line, A fifth control terminal is connected to the ground side of the fifth distributed constant line, and a sixth control terminal is connected to the ground side of the fourth diode via a fourth resistor.

【0009】また、前記第1〜第4のダイオードに並列
に、それぞれ第5〜第8の抵抗を接続したことを特徴と
する。
Further, a fifth resistor to an eighth resistor are connected in parallel with the first to fourth diodes, respectively.

【0010】また、前記第2のダイオードに並列に、第
8の分布定数線路と第1のコンデンサとの直列回路を接
続し、第3のダイオードに並列に、第9の分布定数線路
と第2のコンデンサとの直列回路を接続し、前記第2及
び第3のダイオードのオフ時におけるそれぞれの静電容
量と、前記第8及び第9の分布定数線路のそれぞれのイ
ンダクタンス成分により、並列共振回路を構成したこと
を特徴とする。
Also, a series circuit of an eighth distributed constant line and a first capacitor is connected in parallel with the second diode, and a ninth distributed constant line and a second circuit are connected in parallel with the third diode. And a series circuit with a capacitor of the second type and a parallel resonance circuit formed by the respective capacitance components when the second and third diodes are off and the respective inductance components of the eighth and ninth distributed constant lines. It is characterized by comprising.

【0011】前記第2のダイオードに並列に、第8の分
布定数線路と第1のコンデンサとの直列回路及び第3の
コンデンサを互いに並列に接続し、第3のダイオードに
並列に、第9の分布定数線路と第2のコンデンサとの直
列回路及び第4のコンデンサを互いに並列に接続し、前
記前記第2及び第3のダイオードのオフ時におけるそれ
ぞれの静電容量と第3及び第4のコンデンサのそれぞれ
の合成静電容量と、前記第8及び第9の分布定数線路の
それぞれのインダクタンス成分により、並列共振回路を
構成したことを特徴とする。
A series circuit of an eighth distributed constant line and a first capacitor and a third capacitor are connected in parallel with each other in parallel with the second diode, and a ninth circuit is connected in parallel with the third diode. A series circuit of a distributed constant line and a second capacitor and a fourth capacitor are connected in parallel with each other, and the respective capacitances and the third and fourth capacitors when the second and third diodes are off. , And a parallel resonance circuit is constituted by the respective inductance components of the eighth and ninth distributed constant lines.

【0012】また、前記分布定数線路としてストリップ
ラインを用いたことを特徴とする。
Further, a strip line is used as the distributed constant line.

【0013】[0013]

【作用】上記の構成によれば、複数の誘電体層を積層し
てなる多層基板中に、各素子を積層構造により集中して
形成するため、1チップの高周波スイッチとすることが
でき、コストが低くなる。また、浮遊容量や浮遊インダ
クタンスなどの素子値が入らなくなる。
According to the above arrangement, since each element is formed in a multilayer structure in a multilayer substrate formed by laminating a plurality of dielectric layers, a one-chip high-frequency switch can be obtained, and the cost can be reduced. Becomes lower. Also, element values such as stray capacitance and stray inductance do not enter.

【0014】また、ダイオードを4個使用し、6箇所に
コントロール端子を設けることにより、第1のポートと
第2のポートの接続の切り換えと、第1のポートと第3
のポートの接続の切り換え、及び第3のポートと第4の
ポートの接続の切り換えと、第4のポートと第5のポー
トの接続の切り換えを行うことができる。
[0014] Further, by using four diodes and providing control terminals at six locations, the connection between the first port and the second port can be switched, and the first port and the third port can be connected.
, The connection between the third port and the fourth port, and the connection between the fourth port and the fifth port.

【0015】また、第3の分布定数線路のグランド側と
第4の分布定数線路のグランド側を抵抗を介して接続す
ることにより、正または負の単一電源により駆動するこ
とができ、回路配置が簡略化される。
Further, by connecting the ground side of the third distributed constant line and the ground side of the fourth distributed constant line via a resistor, it can be driven by a single positive or negative power supply, and the circuit arrangement Is simplified.

【0016】また、1チップの高周波スイッチとするこ
とができ、さらに正または負の単一電源により駆動する
ことができるため、従来のピンダイオードスイッチ又は
GaAs半導体スイッチを用いた高周波スイッチに比べ
て全体の寸法が小さくなる。また、ダイオードをオンに
するための制御電圧は、GaAs半導体スイッチをオン
にするための制御電圧に比べて小さいものである。
Also, since it can be a one-chip high-frequency switch and can be driven by a single positive or negative power supply, the whole is higher than a conventional high-frequency switch using a pin diode switch or a GaAs semiconductor switch. Becomes smaller. Further, the control voltage for turning on the diode is smaller than the control voltage for turning on the GaAs semiconductor switch.

【0017】また、各部品を同時設計して高周波スイッ
チを形成することにより、インピーダンスマッチングを
施した設計を行うことができる。
Further, by designing each component at the same time to form a high-frequency switch, it is possible to perform design with impedance matching.

【0018】[0018]

【実施例】以下、本発明による高周波スイッチの実施例
を図面を用いて説明する。図1は、本発明の一実施例で
ある高周波スイッチZ2の斜視図である。高周波スイッ
チZ2は、多層基板T1を含む。多層基板T1は、図2
に示す第1の誘電体層〜第22の誘電体層1〜22を順
次積層することによって形成される。第1の誘電体層1
上にはダイオードD1〜D4が搭載される。また、第
2,第3,第4,第6,第7,第8,第9,第13,第
19,第21の誘電体層2,3,4,6,7,8,9,
13,19,21上には、それぞれコンデンサ電極31
と32,33〜37,38〜40,49〜51,52〜
56,57〜59,60〜64,66〜72,81〜8
3,85〜87が形成される。また、第5の誘電体層5
上には、コンデンサ電極41〜45とストリップライン
電極46〜48が形成される。また、第16の誘電体層
16上には、ストリップライン電極74〜79が形成さ
れる。また、第12,第14,第18,第20,第22
の誘電体層12,14,18,20,22上には、それ
ぞれグランド電極65,73,80,84,88が形成
される。さらに、第22の誘電体層22の下面(図2中
に22uと符号を付す)には、アンテナ用外部電極8
9,94と、送信回路用外部電極91と、受信回路用外
部電極95,99と、コントロール用外部電極90,9
2,93,96,98,99と、グランド用外部電極9
7が形成される。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the high-frequency switch according to the present invention will be described below with reference to the drawings. FIG. 1 is a perspective view of a high-frequency switch Z2 according to one embodiment of the present invention. The high-frequency switch Z2 includes a multilayer substrate T1. The multilayer substrate T1 is shown in FIG.
Are formed by sequentially laminating a first dielectric layer to a 22nd dielectric layer 1 to 22 shown in FIG. First dielectric layer 1
Diodes D1 to D4 are mounted thereon. Also, the second, third, fourth, sixth, seventh, eighth, ninth, thirteenth, nineteenth, and twenty-first dielectric layers 2, 3, 4, 6, 7, 8, 9,
13, 19, and 21, capacitor electrodes 31
And 32,33-37,38-40,49-51,52-
56,57-59,60-64,66-72,81-8
3,85-87 are formed. Further, the fifth dielectric layer 5
On top, capacitor electrodes 41 to 45 and strip line electrodes 46 to 48 are formed. Further, strip line electrodes 74 to 79 are formed on the sixteenth dielectric layer 16. In addition, the twelfth, fourteenth, eighteenth, twentieth, and twenty-second
Ground electrodes 65, 73, 80, 84, 88 are formed on the dielectric layers 12, 14, 18, 20, 22, respectively. Further, on the lower surface of the 22nd dielectric layer 22 (labeled 22u in FIG. 2), the antenna external electrode 8
9, 94, a transmitting circuit external electrode 91, a receiving circuit external electrode 95, 99, and a control external electrode 90, 9
2, 93, 96, 98, 99 and the ground external electrode 9
7 is formed.

【0019】そして、誘電体層1乃至22には信号ライ
ン電極(図示せず)とビアホール電極(図示せず)とを
必要な箇所に形成し、また多層基板T1の外面にも外部
電極(図示せず)を形成し、該ビアホール電極及び外部
電極を介して、前述のダイオード,コンデンサ電極,ス
トリップライン電極,グランド電極,アンテナ用外部電
極,送信回路用外部電極,受信回路用外部電極,コント
ロール用外部電極,グランド用外部電極のそれぞれを適
宜接続することにより、後述する図3に示す回路構成と
等価に、高周波スイッチZ2を構成してなるものであ
る。
Then, signal line electrodes (not shown) and via-hole electrodes (not shown) are formed at required locations on the dielectric layers 1 to 22, and external electrodes (FIG. 4) are formed on the outer surface of the multilayer substrate T1. (Not shown), and via the via-hole electrode and the external electrode, the aforementioned diode, capacitor electrode, stripline electrode, ground electrode, external electrode for antenna, external electrode for transmitting circuit, external electrode for receiving circuit, and external electrode for control. By appropriately connecting the external electrode and the ground external electrode, a high-frequency switch Z2 is formed equivalent to a circuit configuration shown in FIG. 3 described later.

【0020】このような高周波スイッチを製造するにあ
たっては、誘電体セラミックグリーンシートが準備され
る。そして、誘電体セラミックグリーンシート上に、各
々の電極・信号ラインの形状に応じて電極ペーストが印
刷される。次に、所定形状に電極ペーストが印刷された
誘電体セラミックグリーンシートを積層し、焼成するこ
とによって、誘電体層が積層してなる多層基板が形成さ
れる。この際、誘電体セラミックグリーンシートを積層
した後、外部電極の形状に電極ペーストを印刷し、一体
焼成することによって高周波スイッチを形成してもよ
い。
In manufacturing such a high-frequency switch, a dielectric ceramic green sheet is prepared. Then, an electrode paste is printed on the dielectric ceramic green sheet according to the shape of each electrode / signal line. Next, a dielectric ceramic green sheet on which an electrode paste is printed in a predetermined shape is laminated and fired, thereby forming a multilayer substrate formed by laminating dielectric layers. At this time, after laminating the dielectric ceramic green sheets, an electrode paste may be printed in the shape of the external electrode and fired integrally to form the high-frequency switch.

【0021】このように、各素子を積層構造により集中
して形成するため、全体の寸法が小さい1チップの高周
波スイッチとすることができ、またコストを低くするこ
とができる。さらに、浮遊容量や浮遊インダクタンスな
どの素子値が入らなくなるため、所望の特性を得ること
ができる。
As described above, since each element is formed in a concentrated manner by the laminated structure, a one-chip high-frequency switch having a small overall size can be obtained, and the cost can be reduced. Further, since element values such as stray capacitance and stray inductance do not enter, desired characteristics can be obtained.

【0022】図3に、この高周波スイッチZ2の等価回
路を示す。図3において、コンデンサC1〜C18は、
多層基板T1の内部に,それぞれ前述のコンデンサ電極
66,70,81と85,83と87,72,69,6
7,33と38と41と49と52と57と60,34
と38と42と49と53と57と61,36と40と
44と51と55と59と63,37と40と45と5
1と56と59と64,68,31,32,82と8
6,71,43と62,35と39と50と54で形成
される。また、ストリップラインS1〜S9も、多層基
板T1の内部にそれぞれ前述のストリップライン電極7
4,75,76,77,78,79,47,46,48
で形成される。また、抵抗R1〜R8は、本実施例にお
いては前述の多層基板T1の外部に形成されるが、多層
基板T1の表面又は内部にチップ抵抗または印刷抵抗と
して形成することも可能である。
FIG. 3 shows an equivalent circuit of the high-frequency switch Z2. In FIG. 3, capacitors C1 to C18 are:
Inside the multilayer substrate T1, the above-mentioned capacitor electrodes 66, 70, 81 and 85, 83 and 87, 72, 69, 6
7, 33, 38, 41, 49, 52, 57 and 60, 34
38, 42, 49, 53, 57, 61, 36, 40, 44, 51, 55, 59, 63, 37, 40, 45, 5
1 and 56 and 59 and 64, 68, 31, 32, 82 and 8
6, 71, 43 and 62, 35, 39, 50 and 54. Also, the strip lines S1 to S9 are also provided inside the multilayer substrate T1 respectively.
4,75,76,77,78,79,47,46,48
Is formed. In the present embodiment, the resistors R1 to R8 are formed outside the above-described multilayer substrate T1, but may be formed as chip resistors or printed resistors on the surface or inside the multilayer substrate T1.

【0023】以下、図3を参照して高周波スイッチZ2
の回路構成の説明をする。第1のポートP1は、コンデ
ンサC7と第1の分布定数線路であるストリップライン
S1とコンデンサC8の直列回路を介して第2のポート
P2に接続される。また、コンデンサC7とストリップ
ラインS1の接続点は、第1のダイオードD1のカソー
ドに接続され、第1のダイオードD1のアノードは、コ
ンデンサC1を介してグランドに接続されるとともに、
第1の抵抗R1を介して第1のコントロール端子V1に
接続される。一方、第1のダイオードD1のアノード・
カソード間に、抵抗R2が並列に接続される。さらに、
ストリップラインS1とコンデンサC8の接続点は、第
2の分布定数線路であるストリップラインS2及びコン
デンサC2の直列回路を介してグランドに接続され、ス
トリップラインS2とコンデンサC2の接続点には、第
2のコントロール端子V2が接続される。
Hereinafter, with reference to FIG.
Will be described. The first port P1 is connected to the second port P2 via a series circuit of a capacitor C7, a stripline S1 as a first distributed constant line, and a capacitor C8. The connection point between the capacitor C7 and the strip line S1 is connected to the cathode of the first diode D1, and the anode of the first diode D1 is connected to the ground via the capacitor C1.
It is connected to the first control terminal V1 via the first resistor R1. On the other hand, the anode of the first diode D1
A resistor R2 is connected in parallel between the cathodes. further,
The connection point between the strip line S1 and the capacitor C8 is connected to ground via a series circuit of the strip line S2 and the capacitor C2, which is a second distributed constant line, and the connection point between the strip line S2 and the capacitor C2 is a second connection point. Control terminal V2 is connected.

【0024】また、第2のポートP2は、コンデンサC
9を介して第2のダイオードD2のアノードに接続さ
れ、コンデンサC9と第2のダイオードD2の接続点
は、第3の分布定数線路であるストリップラインS3及
びコンデンサC3の直列回路を介してグランドに接続さ
れる。また、第2のダイオードD2のカソードは、コン
デンサC16を介して第3のポートP3に接続されると
ともに、第3のダイオードD3のアノードに接続され、
さらに第7の分布定数線路であるストリップラインS7
及びコンデンサ15の直列回路を介してグランドに接続
される。また、ストリップラインS7とコンデンサ15
の接続点には、第4のコントロール端子V4が接続され
る。一方、第2のダイオードD2のアノード・カソード
間には、抵抗R3と、ストリップラインS8及びコンデ
ンサC17の直列回路と、コンデンサC13とが互いに
並列に接続される。
The second port P2 is connected to a capacitor C
9 is connected to the anode of the second diode D2, and the connection point of the capacitor C9 and the second diode D2 is connected to the ground via a series circuit of a strip line S3 as a third distributed constant line and a capacitor C3. Connected. Further, the cathode of the second diode D2 is connected to the third port P3 via the capacitor C16, and is connected to the anode of the third diode D3,
Further, a strip line S7 which is a seventh distributed constant line
And a capacitor 15 connected to the ground via a series circuit. Also, the strip line S7 and the capacitor 15
Is connected to the fourth control terminal V4. On the other hand, a resistor R3, a series circuit of a strip line S8 and a capacitor C17, and a capacitor C13 are connected in parallel between the anode and the cathode of the second diode D2.

【0025】また、第3のダイオードD3のカソード
は、コンデンサC10を介して第4のポートP4に接続
され、第3のダイオードD3のカソードとコンデンサC
10の接続点は、第4の分布定数線路であるストリップ
ラインS4及びコンデンサC4の直列回路を介してグラ
ンドに接続される。一方、第3のダイオードD3のアノ
ード・カソード間には、抵抗R4と、ストリップライン
S9及びコンデンサC18の直列回路と、コンデンサC
14とが互いに並列に接続される。
The cathode of the third diode D3 is connected to the fourth port P4 via the capacitor C10, and the cathode of the third diode D3 and the capacitor C3 are connected to each other.
The connection point 10 is connected to the ground via a series circuit of a strip line S4 as a fourth distributed constant line and a capacitor C4. On the other hand, between the anode and the cathode of the third diode D3, a resistor R4, a series circuit of a strip line S9 and a capacitor C18, and a capacitor C
14 are connected in parallel with each other.

【0026】さらに、ストリップラインS3とコンデン
サC3の接続点と、ストリップラインS4とコンデンサ
C4の接続点は、第1の抵抗R7及び第2の抵抗R8の
直列回路で接続され、第1の抵抗R7と第2の抵抗R8
の接続点には、第3のコントロール端子V3が接続され
る。
The connection point between the strip line S3 and the capacitor C3 and the connection point between the strip line S4 and the capacitor C4 are connected by a series circuit of a first resistor R7 and a second resistor R8. And the second resistor R8
Is connected to the third control terminal V3.

【0027】また、第4のポートP4は、コンデンサC
11と第の分布定数線路であるストリップラインS6
とコンデンサC12の直列回路を介して第5のポートP
5に接続される。また、コンデンサC11とストリップ
ラインS6の接続点は、第の分布定数線路であるスト
リップラインS5及びコンデンサC5の直列回路を介し
てグランドに接続され、ストリップラインS5とコンデ
ンサC5の接続点には、第5のコントロール端子V5が
接続される。さらに、ストリップラインS6とコンデン
サC12の接続点は、第4のダイオードD4のカソード
に接続され、第4のダイオードD4のアノードは、コン
デンサC6を介してグランドに接続されるとともに、第
4の抵抗R5を介して第6のコントロール端子V6に接
続される。一方、第4のダイオードD4のアノード・カ
ソード間に、抵抗R6が並列に接続されて、高周波スイ
ッチZ2が構成される。
The fourth port P4 is connected to a capacitor C
11 and a strip line S6 as a sixth distributed constant line
Port P through a series circuit of
5 is connected. The connection point between the capacitor C11 and the strip line S6 is connected to ground via a series circuit of a strip line S5 and a capacitor C5, which is a fifth distributed constant line, and the connection point between the strip line S5 and the capacitor C5 is: The fifth control terminal V5 is connected. Further, the connection point between the strip line S6 and the capacitor C12 is connected to the cathode of the fourth diode D4, and the anode of the fourth diode D4 is connected to the ground via the capacitor C6 and the fourth resistor R5 To the sixth control terminal V6. On the other hand, a resistor R6 is connected in parallel between the anode and the cathode of the fourth diode D4 to form a high-frequency switch Z2.

【0028】なお、コンデンサC1〜C7,C12,C
15,C16は、第1〜第5のコントロール端子V1〜
V5に印加された制御電圧により流れる電流が、第1〜
第4のダイオードD1〜D4を含む回路にのみ流れるよ
うに電流経路を制限し、他の部分に影響を及ぼさないよ
うにするものである。
The capacitors C1 to C7, C12, C
15, C16 are first to fifth control terminals V1 to V1.
The current flowing by the control voltage applied to V5 is
The current path is limited so as to flow only to the circuit including the fourth diodes D1 to D4 so as not to affect other parts.

【0029】また、ストリップラインS1〜S7は、目
的の周波数における信号の波長の1/4以下の長さを有
する90°位相シフタ又はハイインピーダンス線路であ
る。また、第1〜第4の抵抗R7,R8,R1,R5
は、第1〜第4のダイオードD1〜D4に一定の電流を
流すためのものである。
Each of the strip lines S1 to S7 is a 90 ° phase shifter or a high impedance line having a length equal to or less than 1 / of the wavelength of the signal at the target frequency. Also, the first to fourth resistors R7, R8, R1, R5
Is for flowing a constant current through the first to fourth diodes D1 to D4.

【0030】次に、高周波スイッチZ2の動作を、実施
例とともに説明する。なお、以下に説明する実施例にお
いては、第1の受信回路RX1を第1のポートP1に接
続し、第1のアンテナANT1を第2のポートP2に接
続し、送信回路TXを第3のポートP3に接続し、第2
のアンテナANT2を第4のポートP4に接続し、第2
の受信回路RX2を第5のポートP5に接続するものと
する。
Next, the operation of the high-frequency switch Z2 will be described with reference to an embodiment. In the embodiments described below, the first receiving circuit RX1 is connected to the first port P1, the first antenna ANT1 is connected to the second port P2, and the transmitting circuit TX is connected to the third port P2. Connect to P3, second
Antenna ANT2 is connected to the fourth port P4,
Is connected to the fifth port P5.

【0031】まず、第1のアンテナANT1を用いて送
信回路TXから送信する場合、第1、第3のコントロー
ル端子V1,V3に正の制御電圧を印加し、第2、第4
のコントロール端子V2,V4をグランドに接続する。
又は、第1、第3のコントロール端子V1,V3をグラ
ンドに接続し、第2、第4のコントロール端子V2,V
4に負の制御電圧を印加する。この制御電圧は、第1、
第2のダイオードD1,D2に対しては順方向のバイア
ス電圧となり、第3のダイオードD3に対しては逆方向
のバイアス電圧となるため、第1、第2のダイオードD
1,D2はオンになり、第3のダイオードD3はオフに
なる。
First, when transmitting from the transmitting circuit TX using the first antenna ANT1, a positive control voltage is applied to the first and third control terminals V1 and V3, and the second and fourth control terminals V1 and V3 are applied.
Are connected to the ground.
Alternatively, the first and third control terminals V1 and V3 are connected to the ground, and the second and fourth control terminals V2 and V3 are connected.
4, a negative control voltage is applied. This control voltage is:
The first and second diodes D1 and D2 have a forward bias voltage, and the third diode D3 has a reverse bias voltage.
1, D2 is turned on and the third diode D3 is turned off.

【0032】従って、第3のポートP3と第2のポート
P2間(送信回路TXと第1のアンテナANT1間)に
送信信号が流れ、第3のポートP3と第4のポートP4
間(送信回路TXと第2のアンテナANT2間)、及び
第3のポートP3と第5のポートP5間(送信回路TX
と第2の受信回路RX2間)には送信信号が流れない。
Therefore, a transmission signal flows between the third port P3 and the second port P2 (between the transmission circuit TX and the first antenna ANT1), and the third port P3 and the fourth port P4
(Between the transmission circuit TX and the second antenna ANT2) and between the third port P3 and the fifth port P5 (the transmission circuit TX
No transmission signal flows between the second reception circuit RX2 and the second reception circuit RX2).

【0033】また、ストリップラインS1は、第1のダ
イオードD1とコンデンサC1によりグランドに接続さ
れて送信回路TXからの送信周波数で共振し、そのイン
ピーダンスがほぼ無限大となるため、第3のポートP3
(送信回路TX)からの信号は、第1のポートP1(第
1の受信回路RX1)にはほとんど伝送されることはな
い。さらに、ストリップラインS2,S3,S7も、コ
ンデンサC2,C3,C15によりグランドに接続され
て送信回路TXからの送信周波数で共振し、そのインピ
ーダンスがほぼ無限大となるため、送信信号がグランド
側にもれることはない。
The strip line S1 is connected to the ground by the first diode D1 and the capacitor C1, resonates at the transmission frequency from the transmission circuit TX, and its impedance becomes almost infinite, so that the third port P3
The signal from the (transmitting circuit TX) is hardly transmitted to the first port P1 (the first receiving circuit RX1). Further, the strip lines S2, S3, and S7 are also connected to the ground by the capacitors C2, C3, and C15, resonate at the transmission frequency from the transmission circuit TX, and have almost infinite impedance. There is no leakage.

【0034】次に、第2のアンテナANT2を用いて送
信回路TXから送信する場合、第4、第6のコントロー
ル端子V4,V6に正の制御電圧を印加し、第3、第5
のコントロール端子V3,V5をグランドに接続する。
又は、第4、第6のコントロール端子V4,V6をグラ
ンドに接続し、第3、第5のコントロール端子V3,V
5に負の制御電圧を印加する。この制御電圧は、第3、
第4のダイオードD3,D4に対しては順方向のバイア
ス電圧となり、第2のダイオードD2に対しては逆方向
のバイアス電圧となるため、第3、第4のダイオードD
3,D4はオンになり、第2のダイオードD2はオフに
なる。
Next, when transmitting from the transmitting circuit TX using the second antenna ANT2, a positive control voltage is applied to the fourth and sixth control terminals V4 and V6, and the third and fifth control terminals V4 and V6 are applied.
Are connected to the ground.
Alternatively, the fourth and sixth control terminals V4 and V6 are connected to the ground, and the third and fifth control terminals V3 and V6 are connected.
5 is applied with a negative control voltage. This control voltage is the third,
Since the fourth diode D3 and D4 have a forward bias voltage and the second diode D2 has a reverse bias voltage, the third and fourth diodes D3 and D4 have a reverse bias voltage.
3, D4 is turned on and the second diode D2 is turned off.

【0035】従って、第3のポートP3と第4のポート
P4間(送信回路TXと第2のアンテナANT2間)に
送信信号が流れ、第3のポートP3と第1のポートP1
間(送信回路TXと第1の受信回路RX1間)、及び第
3のポートP3と第2のポートP2間(送信回路TXと
第1のアンテナANT1間)には送信信号が流れない。
Therefore, a transmission signal flows between the third port P3 and the fourth port P4 (between the transmission circuit TX and the second antenna ANT2), and the third port P3 and the first port P1
A transmission signal does not flow between the transmission circuit TX and the first reception circuit RX1 and between the third port P3 and the second port P2 (between the transmission circuit TX and the first antenna ANT1).

【0036】また、ストリップラインS6は、第4のダ
イオードD4とコンデンサC6によりグランドに接続さ
れて送信回路TXからの送信周波数で共振し、そのイン
ピーダンスがほぼ無限大となるため、第3のポートP3
(送信回路TX)からの信号は、第5のポートP5(第
2の受信回路RX2)にはほとんど伝送されることはな
い。さらに、ストリップラインS4,S5,S7も、コ
ンデンサC4,C5,C15によりグランドに接続され
て送信回路TXからの送信周波数で共振し、そのインピ
ーダンスがほぼ無限大となるため、送信信号がグランド
側にもれることはない。
The strip line S6 is connected to the ground by the fourth diode D4 and the capacitor C6, resonates at the transmission frequency from the transmission circuit TX, and its impedance becomes almost infinite, so that the third port P3
The signal from the (transmitting circuit TX) is hardly transmitted to the fifth port P5 (the second receiving circuit RX2). Further, the strip lines S4, S5, and S7 are also connected to the ground by the capacitors C4, C5, and C15, resonate at the transmission frequency from the transmission circuit TX, and have an almost infinite impedance. There is no leakage.

【0037】次に、第1のアンテナANT1を用いて第
1の受信回路RX1で受信する場合、第2、第4のコン
トロール端子V2,V4に正の制御電圧を印加し、第
1、第3のコントロール端子V1,V3をグランドに接
続する。又は、第2、第4のコントロール端子V2,V
4をグランドに接続し、第1、第3のコントロール端子
V1,V3に負の制御電圧を印加する。この制御電圧
は、第1、第2のダイオードD1,D2に対して逆方向
のバイアス電圧となるため、第1、第2のダイオードD
1,D2はオフになる。
Next, when reception is performed by the first reception circuit RX1 using the first antenna ANT1, a positive control voltage is applied to the second and fourth control terminals V2 and V4, and the first and third control terminals V2 and V4 are applied. Are connected to the ground. Or, the second and fourth control terminals V2, V
4 is connected to ground, and a negative control voltage is applied to the first and third control terminals V1 and V3. This control voltage becomes a bias voltage in the reverse direction with respect to the first and second diodes D1 and D2.
1 and D2 are turned off.

【0038】従って、第2のポートP2と第1のポート
P1間(第1のアンテナANT1と第1の受信回路RX
1間)に受信信号が流れ、第2のポートP2(第1のア
ンテナANT1)とダイオードD1・コンデンサC1を
介したグランド間、第2のポートP2と第3のポートP
3間(第1のアンテナANT1と送信回路TX間)、及
び第2のポートP2と第5のポートP5間(第1のアン
テナANT1と第2の受信回路RX2間)には受信信号
が流れない。また、ストリップラインS2,S3は、コ
ンデンサC2,C3によりグランドに接続されて第1の
アンテナANT1からの受信周波数で共振し、そのイン
ピーダンスがほぼ無限大となるため、受信信号がグラン
ド側にもれることはない。
Therefore, between the second port P2 and the first port P1 (the first antenna ANT1 and the first receiving circuit RX
1), the second port P2 (the first antenna ANT1) and the ground via the diode D1 and the capacitor C1, the second port P2 and the third port P
3 (between the first antenna ANT1 and the transmitting circuit TX) and between the second port P2 and the fifth port P5 (between the first antenna ANT1 and the second receiving circuit RX2). . Also, the strip lines S2 and S3 are connected to the ground by the capacitors C2 and C3, resonate at the reception frequency from the first antenna ANT1, and have an almost infinite impedance, so that the reception signal leaks to the ground side. Never.

【0039】次に、第2のアンテナANT2を用いて第
2の受信回路RX2で受信する場合、第3、第5のコン
トロール端子V3,V5に正の制御電圧を印加し、第
4、第6のコントロール端子V4,V6をグランドに接
続する。又は、第3、第5のコントロール端子V3,V
5をグランドに接続し、第4、第6のコントロール端子
V4,V6に負の制御電圧を印加する。この制御電圧
は、第3、第4のダイオードD3,D4に対して逆方向
のバイアス電圧となるため、第3、第4のダイオードD
3,D4はオフになる。
Next, when the signal is received by the second receiving circuit RX2 using the second antenna ANT2, a positive control voltage is applied to the third and fifth control terminals V3 and V5, and the fourth and sixth control terminals V3 and V5 are applied. Are connected to the ground. Or, the third and fifth control terminals V3 and V
5 is connected to the ground, and a negative control voltage is applied to the fourth and sixth control terminals V4 and V6. This control voltage becomes a bias voltage in the reverse direction with respect to the third and fourth diodes D3 and D4.
3, D4 is turned off.

【0040】従って、第4のポートP4と第5のポート
P5間(第2のアンテナANT2と第2の受信回路RX
2間)に受信信号が流れ、第4のポートP4(第2のア
ンテナANT2)と第4のダイオードD4・コンデンサ
C6を介したグランド間、第4のポートP4と第3のポ
ートP3間(第2のアンテナANT2と送信回路TX
間)、及び第4のポートP4と第2のポートP2間(第
2のアンテナANT2と第1の受信回路RX1間には受
信信号が流れない。また、ストリップラインS4,S5
は、コンデンサC4,C5によりグランドに接続されて
第2のアンテナANT2からの受信周波数で共振し、そ
のインピーダンスがほぼ無限大となるため、受信信号が
グランド側にもれることはない。
Therefore, between the fourth port P4 and the fifth port P5 (the second antenna ANT2 and the second receiving circuit RX
2) between the fourth port P4 (the second antenna ANT2) and the ground via the fourth diode D4 and the capacitor C6, and between the fourth port P4 and the third port P3 (the fourth port P3). 2 antenna ANT2 and transmission circuit TX
Between the fourth port P4 and the second port P2 (no received signal flows between the second antenna ANT2 and the first receiving circuit RX1. Also, the strip lines S4 and S5)
Is connected to the ground by the capacitors C4 and C5, resonates at the reception frequency from the second antenna ANT2, and its impedance becomes almost infinite, so that the reception signal does not leak to the ground side.

【0041】以上に述べた高周波スイッチZ2の動作に
おいて、第1のアンテナANT1を用いた送信回路TX
からの送信と、第2のアンテナANT2を用いた第2の
受信回路RX2での受信は、第1、第3、第5のコント
ロール端子V1,V3,V5に正の制御電圧を印加し、
第2、第4、第6のコントロール端子V2,V4,V6
をグランドに接続するか、若しくは、第1、第3、第5
のコントロール端子V1,V3,V5をグランドに接続
し、第2、第4、第6のコントロール端子V2,V4,
V6に負の制御電圧を印加することにより、同時に行う
ことが可能である。
In the operation of the high-frequency switch Z2 described above, the transmission circuit TX using the first antenna ANT1
, And reception by the second receiving circuit RX2 using the second antenna ANT2, a positive control voltage is applied to the first, third, and fifth control terminals V1, V3, and V5.
Second, fourth, and sixth control terminals V2, V4, V6
Is connected to ground, or the first, third, fifth
Control terminals V1, V3, and V5 are connected to ground, and second, fourth, and sixth control terminals V2, V4,
By applying a negative control voltage to V6, they can be performed simultaneously.

【0042】また、第2のアンテナANT2を用いた送
信回路TXからの送信と、第1のアンテナANT1を用
いた第1の受信回路RX1での受信も、第2、第4、第
6のコントロール端子V2,V4,V6に正の制御電圧
を印加し、第1、第3、第5のコントロール端子V1,
V3,V5をグランドに接続するか、若しくは、第2、
第4、第6のコントロール端子V2,V4,V6をグラ
ンドに接続し、第1、第3、第5のコントロール端子V
1,V3,V5に負の制御電圧を印加することにより、
同時に行うことが可能である。
The transmission from the transmission circuit TX using the second antenna ANT2 and the reception by the first reception circuit RX1 using the first antenna ANT1 are also performed by the second, fourth, and sixth control circuits. A positive control voltage is applied to terminals V2, V4, and V6, and first, third, and fifth control terminals V1,
V3 and V5 are connected to ground, or
The fourth and sixth control terminals V2, V4 and V6 are connected to ground, and the first, third and fifth control terminals V
By applying a negative control voltage to 1, V3 and V5,
It is possible to do it at the same time.

【0043】また、第3のポートP3側(送信回路TX
側)から見た第1のポートP1方向(第1の受信回路R
X1方向)と第5のポートP5方向(第2の受信回路R
X2方向)の回路の対称性は確保されており、切り換え
る方向により特性の変化は生じない。
Further, the third port P3 side (transmission circuit TX)
From the side of the first port P1 (first receiving circuit R)
X1 direction) and the fifth port P5 direction (second receiving circuit R
The symmetry of the circuit in the (X2 direction) is ensured, and the characteristics do not change depending on the switching direction.

【0044】また、第2のダイオードD2と第3のダイ
オードD3の極性方向は、図3に示した方向以外に、そ
の反対の方向でも実施可能である。この場合、第3、第
4のコントロール端子V3,V4に印加される制御電圧
の極性と、第2、第3、第4のポートP2,P3,P4
の接続関係は逆になる。
The polarity of the second diode D2 and the polarity of the third diode D3 can be reversed in addition to the direction shown in FIG. In this case, the polarity of the control voltage applied to the third and fourth control terminals V3 and V4 and the second, third and fourth ports P2, P3 and P4
Is reversed.

【0045】ここで、抵抗R2〜R4,R6は、第1〜
第4のダイオードD1〜D4のオフ時の静電容量に蓄積
された電荷を、第1〜第4のダイオードD1〜D4のオ
ン時と同時に抵抗R2〜R4,R6に放電することによ
り、第1〜第4のダイオードD1〜D4のオフからオン
のスイッチング動作をスムーズに行うためのものであ
る。
Here, the resistances R2 to R4, R6 are
The charge accumulated in the capacitance when the fourth diodes D1 to D4 are turned off is discharged to the resistors R2 to R4 and R6 at the same time when the first to fourth diodes D1 to D4 are turned on. This is for smoothly performing the switching operation from off to on of the fourth diodes D1 to D4.

【0046】また、ストリップラインS8とコンデンサ
C17の直列回路、及びコンデンサC13は、第2のダ
イオードD2のオフ時の静電容量とコンデンサC13と
の合成静電容量と、ストリップラインS8のインダクタ
ンス成分とで並列共振回路を形成する。そして、共振周
波数を信号の周波数とを一致させることにより、第2の
ダイオードD2のオフ時のインピーダンスを増加させ、
第1のアンテナANT1と送信回路TX間のアイソレー
ションを向上させるものである。同様に、ストリップラ
インS9とコンデンサC18の直列回路、及びコンデン
サC14は、第3のダイオードD3のオフ時の静電容量
とコンデンサC14との合成静電容量と、ストリップラ
インS9のインダクタンス成分とで並列共振回路を形成
する。そして、共振周波数を信号の周波数とを一致させ
ることにより、第3のダイオードD3のオフ時のインピ
ーダンスを増加させ、送信回路TXと第2のアンテナA
NT2とのアイソレーションを向上させるものである。
ここで、コンデンサC17,C18はストリップライン
S8,S9により電流がバイパスされるのを防ぐための
ものであり、コンデンサC13,C14は前記並列共振
回路に静電容量を付加して所望の共振周波数を得るため
のものである。
The series circuit of the strip line S8 and the capacitor C17, and the capacitor C13 are composed of a combined capacitance of the capacitance when the second diode D2 is off and the capacitor C13, an inductance component of the strip line S8, Form a parallel resonance circuit. Then, by matching the resonance frequency with the frequency of the signal, the off-state impedance of the second diode D2 is increased,
This is to improve the isolation between the first antenna ANT1 and the transmission circuit TX. Similarly, a series circuit of the strip line S9 and the capacitor C18 and the capacitor C14 are in parallel with the combined capacitance of the off-state capacitance of the third diode D3 and the capacitor C14 and the inductance component of the strip line S9. Form a resonance circuit. Then, by matching the resonance frequency with the frequency of the signal, the impedance when the third diode D3 is turned off is increased, and the transmission circuit TX and the second antenna A
This is to improve the isolation from NT2.
Here, the capacitors C17 and C18 are for preventing the current from being bypassed by the strip lines S8 and S9, and the capacitors C13 and C14 add a capacitance to the parallel resonance circuit to provide a desired resonance frequency. To gain.

【0047】このように構成された高周波スイッチZ2
は、第1〜第6のコントロール端子V1〜V6に印加さ
れる制御電圧の電源を、正又は負の単一電源で構成する
ことができる。また、ダイオードをオンにするための制
御電圧は、GaAs半導体スイッチをオンにするための
制御電圧に比べて小さいものである。
The high-frequency switch Z2 thus configured
, The power source of the control voltage applied to the first to sixth control terminals V1 to V6 can be constituted by a single positive or negative power source. Further, the control voltage for turning on the diode is smaller than the control voltage for turning on the GaAs semiconductor switch.

【0048】[0048]

【発明の効果】以上説明したように、本発明にかかる高
周波スイッチによれば、複数の誘電体層を積層してなる
多層基板中に、各素子を積層構造により集中して形成す
るため、1チップの高周波スイッチとすることができ、
コストが低くなる。また、浮遊容量や浮遊インダクタン
スなどの素子値が入らなくなるため、所望の特性を得る
ことができる。
As described above, according to the high-frequency switch of the present invention, since each element is formed in a multilayer structure on a multilayer substrate formed by laminating a plurality of dielectric layers. Can be a chip high frequency switch,
Lower costs. Further, since element values such as stray capacitance and stray inductance do not enter, desired characteristics can be obtained.

【0049】また、ダイオードを4個使用し、6箇所に
コントロール端子を設けることにより、第1のポートと
第2のポートの接続と、第1のポートと第3のポートの
接続の切り換え、及び第3のポートと第4のポートの接
続と、第4のポートと第5のポートの接続の切り換えを
行うことができる。従って、第1のアンテナANT1と
第1の受信回路RX1の接続の切り換えと、第1のアン
テナANT1と送信回路TXと接続の切り換え、及び第
2のアンテナANT2と第2の受信回路RX2の接続の
切り換えと、第2のアンテナANT2と送信回路TXの
接続の切り換えを行うところの、ダイバーシティ方式の
送受信切り換えに対応することができる。
Also, by using four diodes and providing control terminals at six locations, switching between the connection between the first port and the second port, the connection between the first port and the third port, and The connection between the third port and the fourth port and the connection between the fourth port and the fifth port can be switched. Therefore, switching of the connection between the first antenna ANT1 and the first receiving circuit RX1, switching of the connection between the first antenna ANT1 and the transmitting circuit TX, and switching of the connection between the second antenna ANT2 and the second receiving circuit RX2. It is possible to cope with diversity transmission / reception switching in which switching and switching of the connection between the second antenna ANT2 and the transmission circuit TX are performed.

【0050】また、第3の分布定数線路のグランド側と
第4の分布定数線路のグランド側が抵抗を介して接続さ
れることにより、正または負の単一電源により駆動する
ことができる。従って、回路配置の簡略化を図ることが
できる。
Further, since the ground side of the third distributed constant line and the ground side of the fourth distributed constant line are connected via a resistor, it can be driven by a single positive or negative power supply. Therefore, the circuit arrangement can be simplified.

【0051】また、1チップの高周波スイッチとするこ
とができ、さらに正または負の単一電源により駆動する
ことができるので、従来のピンダイオードスイッチ又は
GaAs半導体スイッチを用いた高周波スイッチに比べ
て全体の寸法を小さくすることができる。従って、今後
さらに小型化が予想される移動体通信機器などの要求に
応えることが可能になる。
Also, since it can be a one-chip high-frequency switch and can be driven by a single positive or negative power supply, the whole is higher than a conventional high-frequency switch using a pin diode switch or a GaAs semiconductor switch. Can be reduced in size. Therefore, it is possible to meet the demand for mobile communication devices and the like, which are expected to be further downsized in the future.

【0052】また、ダイオードをオンにするための制御
電圧は、GaAs半導体スイッチをオンにするための制
御電圧に比べて小さいものであるため、GaAs半導体
スイッチを用いた高周波スイッチに比べて消費電流を低
くすることができる。
Further, since the control voltage for turning on the diode is smaller than the control voltage for turning on the GaAs semiconductor switch, the current consumption is lower than that of the high-frequency switch using the GaAs semiconductor switch. Can be lower.

【0053】また、各素子を同時設計して高周波スイッ
チを形成することにより、インピーダンスマッチングを
施した設計を行うことができる。従って、インピーダン
ス整合回路を不必要とすることができる。
Further, by simultaneously designing each element to form a high-frequency switch, it is possible to perform a design with impedance matching. Therefore, an impedance matching circuit can be made unnecessary.

【0054】また、ダイオードのアノード・カソード間
に、抵抗を並列に接続することにより、ダイオードのオ
フからオンのスイッチング動作をスムーズに行うことが
できる。
Further, by connecting a resistor in parallel between the anode and the cathode of the diode, the switching operation from off to on of the diode can be performed smoothly.

【0055】また、ダイオードのアノード・カソード間
に、分布定数線路とコンデンサとの直列回路,及び他の
コンデンサを互いに並列に接続し、ダイオードのオフ時
の静電容量と他のコンデンサとの合成静電容量と、分布
定数線路のインダクタンス成分とで並列共振回路を構成
することにより、第2のポートと第3のポート間、及び
第3のポートと第4のポート間のアイソレーションを向
上させることができる。
Further, a series circuit of a distributed constant line and a capacitor and another capacitor are connected in parallel between the anode and the cathode of the diode, and a combined static capacitance of the diode when it is off and another capacitor is connected. Improving the isolation between the second port and the third port and between the third port and the fourth port by configuring a parallel resonance circuit with the capacitance and the inductance component of the distributed constant line. Can be.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例である、高周波スイッチの斜
視図である。
FIG. 1 is a perspective view of a high-frequency switch according to an embodiment of the present invention.

【図2】本発明の一実施例である、高周波スイッチの分
解斜視図である。
FIG. 2 is an exploded perspective view of a high-frequency switch according to an embodiment of the present invention.

【図3】本発明の一実施例である、高周波スイッチの回
路構成図である。
FIG. 3 is a circuit configuration diagram of a high-frequency switch according to an embodiment of the present invention.

【図4】従来の高周波スイッチの、概略構成図である。FIG. 4 is a schematic configuration diagram of a conventional high-frequency switch.

【符号の説明】[Explanation of symbols]

Z2 高周波スイッチ T1 多層基板 1〜22 誘電体層 D1〜D4 ダイオード 31〜45,49〜64,66〜72,81〜83,8
5〜87 コンデンサ電極 46〜48,74〜79 ストリップライン電極 C1〜C18 コンデンサ S1〜S7 ストリップライン R1〜R8 抵抗 P1〜P5 ポート V1〜V6 コントロール端子
Z2 high-frequency switch T1 multilayer substrate 1-22 dielectric layer D1-D4 diode 31-45,49-64,66-72,81-83,8
5-87 Capacitor electrode 46-48, 74-79 Strip line electrode C1-C18 Capacitor S1-S7 Strip line R1-R8 Resistance P1-P5 Port V1-V6 Control terminal

───────────────────────────────────────────────────── フロントページの続き (72)発明者 降谷 孝治 京都府長岡京市天神二丁目26番10号 株 式会社 村田製作所内 (72)発明者 中島 規巨 京都府長岡京市天神二丁目26番10号 株 式会社 村田製作所内 審査官 新川 圭二 (56)参考文献 特開 平6−237101(JP,A) 特開 平6−197040(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01P 1/15 H04B 1/18 H04B 1/44 ──────────────────────────────────────────────────の Continued on front page (72) Inventor Koji Furuya 2-26-10 Tenjin, Nagaokakyo-shi, Kyoto Inside Murata Manufacturing Co., Ltd. (72) Inventor Norio Nakajima 2-26-10 Tenjin, Nagaokakyo-shi, Kyoto No. Co., Ltd. Murata Manufacturing Co., Ltd. in the examiner Keiji Shinkawa (56) reference Patent flat 6-237101 (JP, a) JP flat 6-197040 (JP, a) (58 ) investigated the field (Int.Cl. 7 H01P 1/15 H04B 1/18 H04B 1/44

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 5つのポート及び4つのダイオードを有
し、前記第1のポートと前記第2のポートの接続の切り
換えと、前記第2のポートと前記第3のポートの接続の
切り換え、及び前記第3のポートと前記第4のポートの
接続の切り換えと、前記第4のポートと前記第5のポー
トの接続の切り換えを行うために、前記第1のポートと
グランドとの間に前記第1のダイオードを、前記第2の
ポートと前記第3のポートとの間に前記第2のダイオー
ドを、前記第3のポートと前記第4のポートとの間に前
記第3のダイオードを、前記第5のポートとグランドと
の間に前記第4のダイオードをそれぞれ接続した高周波
スイッチにおいて、 複数の誘電体層を積層してなる多層基板の外面に前記5
つのポートを形成するとともに前記ダイオードを搭載
し、少なくとも前記多層基板の外面または前記誘電体層
上に、グランド電極と前記5つのポートと前記ダイオー
ドとに接続した信号ラインを形成し、前記信号ラインと
同一平面上には、前記信号ラインと前記グランド電極間
に接続した分布定数線路を形成し、該分布定数線路を介
して前記ダイオードにバイアス電圧をかけてなることを
特徴とする、高周波スイッチ。
1. A switch having five ports and four diodes, switching connection between the first port and the second port, switching connection between the second port and the third port, and The switching between the third port and the fourth port and the switching between the fourth port and the fifth port are performed between the first port and the ground. One diode, the second diode between the second port and the third port, the third diode between the third port and the fourth port, A high-frequency switch in which the fourth diode is connected between a fifth port and a ground, wherein the fifth diode is provided on an outer surface of a multilayer substrate formed by stacking a plurality of dielectric layers.
Forming one port and mounting the diode, forming a signal line connected to the ground electrode, the five ports and the diode on at least the outer surface of the multilayer substrate or on the dielectric layer, A high-frequency switch, wherein a distributed constant line connected between the signal line and the ground electrode is formed on the same plane, and a bias voltage is applied to the diode via the distributed constant line.
【請求項2】 前記第1のポートを第1のダイオードの
カソードに、アノードをグランドに接続し、前記第2の
ポートと前記第3のポートとの間に、第2のダイオード
を接続し、前記第3のポートと前記第4のポートとの間
に、第3のダイオードを前記第2のダイオードと順方向
に接続し、第4のダイオードのカソードを前記第5のポ
ートに、アノードをグランドに接続し、 前記第1のポートと前記第2のポートとの間に、第1の
分布定数線路を接続し、該第1の分布定数線路と前記第
2のポートの接続点とグランドとの間に、第2の分布定
数線路を接続し、前記第2のポートと前記第2のダイオ
ードの接続点とグランドとの間に、第3の分布定数線路
を接続し、前記第3のダイオードと前記第4のポートの
接続点とグランドの間に、第4の分布定数線路を接続
し、前記第4のポートと前記第5のポートの間に、第
の分布定数線路を接続し、該第の分布定数線路と前記
第4のポートの接続点とグランドとの間に、第の分布
定数線路を接続し、前記第2のダイオードと前記第3の
ダイオードの接続点とグランドとの間に、第7の分布定
数線路を接続し、 前記第3の分布定数線路のグランド側と前記第4の分布
定数線路のグランド側との間に、第1の抵抗と第2の抵
抗との直列回路を接続し、 前記第1のダイオードのグランド側に第3の抵抗を介し
て第1のコントロール端子を接続し、前記第2の分布定
数線路のグランド側に第2のコントロール端子を接続
し、前記第1の抵抗と前記第2の抵抗の接続点に第3の
コントロール端子を接続し、前記第7の分布定数線路の
グランド側に第4のコントロール端子を接続し、前記第
の分布定数線路のグランド側に第5のコントロール端
子を接続し、前記第4のダイオードのグランド側に第4
の抵抗を介して第6のコントロール端子を接続したこと
を特徴とする、請求項1に記載の高周波スイッチ。
2. The first port is connected to a cathode of a first diode, the anode is connected to ground, and a second diode is connected between the second port and the third port. A third diode is connected to the second diode in a forward direction between the third port and the fourth port, a cathode of the fourth diode is connected to the fifth port, and an anode is grounded. A first distributed constant line is connected between the first port and the second port, and a connection point between the first distributed constant line and the second port is connected to a ground. A second distributed constant line is connected therebetween, and a third distributed constant line is connected between a connection point of the second port and the second diode and ground, and a third distributed constant line is connected to the third diode. Between the connection point of the fourth port and ground, a fourth Connect the cloth constant line, between said fourth port and said fifth port, a sixth
And a fifth distributed constant line is connected between a connection point of the sixth distributed constant line and the fourth port and the ground, and the second diode and the third distributed line are connected to each other. A seventh distributed constant line is connected between a connection point of the diode and the ground, and a first distributed constant line is connected between the ground side of the third distributed constant line and the ground side of the fourth distributed constant line. A first control terminal is connected to the ground side of the first diode via a third resistor, and a ground side of the second distributed constant line is connected. , A third control terminal is connected to a connection point between the first resistor and the second resistor, and a fourth control terminal is connected to the ground side of the seventh distributed constant line. Connect the
The fifth control terminal is connected to the ground side of the fifth distributed constant line, and the fourth control terminal is connected to the ground side of the fourth diode.
The high frequency switch according to claim 1, wherein the sixth control terminal is connected via the resistor.
【請求項3】 前記第1〜第4のダイオードに並列
に、それぞれ第5〜第8の抵抗を接続したことを特徴と
する、請求項2に記載の高周波スイッチ。
3. The high-frequency switch according to claim 2, wherein fifth to eighth resistors are connected in parallel to said first to fourth diodes, respectively.
【請求項4】 前記第2のダイオードに並列に、第8
の分布定数線路と第1のコンデンサとの直列回路を接続
し、第3のダイオードに並列に、第9の分布定数線路と
第2のコンデンサとの直列回路を接続し、前記第2及び
第3のダイオードのオフ時におけるそれぞれの静電容量
と、前記第8及び第9の分布定数線路のそれぞれのイン
ダクタンス成分により、並列共振回路を構成したことを
特徴とする、請求項2に記載の高周波スイッチ。
4. An eighth circuit in parallel with the second diode.
And a series circuit of a ninth distributed constant line and a second capacitor is connected in parallel with the third diode, and the second and third series are connected. The high-frequency switch according to claim 2, wherein a parallel resonance circuit is formed by the respective capacitances of the diodes when they are off and the respective inductance components of the eighth and ninth distributed constant lines. .
【請求項5】 前記第2のダイオードに並列に、第8
の分布定数線路と第1のコンデンサとの直列回路及び第
3のコンデンサを互いに並列に接続し、第3のダイオー
ドに並列に、第9の分布定数線路と第2のコンデンサと
の直列回路及び第4のコンデンサを互いに並列に接続
し、前記前記第2及び第3のダイオードのオフ時におけ
るそれぞれの静電容量と第3及び第4のコンデンサのそ
れぞれの合成静電容量と、前記第8及び第9の分布定数
線路のそれぞれのインダクタンス成分により、並列共振
回路を構成したことを特徴とする、請求項2に記載の高
周波スイッチ。
5. An eighth circuit in parallel with the second diode.
The series circuit of the distributed constant line and the first capacitor and the third capacitor are connected in parallel with each other, and the series circuit of the ninth distributed constant line and the second capacitor and the third circuit are connected in parallel with the third diode. 4 are connected in parallel with each other, and the respective capacitances when the second and third diodes are turned off, the respective combined capacitances of the third and fourth capacitors, and the eighth and 3. The high-frequency switch according to claim 2, wherein a parallel resonance circuit is formed by the inductance components of the nine distributed constant lines.
【請求項6】 前記分布定数線路としてストリップラ
インを用いたことを特徴とする、請求項1乃至請求項5
のいずれかに記載の高周波スイッチ。
6. The distributed constant line according to claim 1, wherein a strip line is used.
The high frequency switch according to any one of the above.
JP29707594A 1994-11-30 1994-11-30 High frequency switch Expired - Lifetime JP3235380B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29707594A JP3235380B2 (en) 1994-11-30 1994-11-30 High frequency switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29707594A JP3235380B2 (en) 1994-11-30 1994-11-30 High frequency switch

Publications (2)

Publication Number Publication Date
JPH08162801A JPH08162801A (en) 1996-06-21
JP3235380B2 true JP3235380B2 (en) 2001-12-04

Family

ID=17841887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29707594A Expired - Lifetime JP3235380B2 (en) 1994-11-30 1994-11-30 High frequency switch

Country Status (1)

Country Link
JP (1) JP3235380B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049651A (en) * 1998-07-27 2000-02-18 Hitachi Metals Ltd High frequency switch module for multi-band
DE69941583D1 (en) 1998-10-27 2009-12-03 Murata Manufacturing Co Composite high frequency component and mobile communication device equipped therewith
JP3304898B2 (en) 1998-11-20 2002-07-22 株式会社村田製作所 Composite high frequency component and mobile communication device using the same
JP3675210B2 (en) 1999-01-27 2005-07-27 株式会社村田製作所 High frequency switch
JP3791333B2 (en) * 2000-12-28 2006-06-28 松下電器産業株式会社 High frequency switch module and high frequency equipment mounted with the same
JP2002344276A (en) * 2001-05-16 2002-11-29 Murata Mfg Co Ltd High-frequency power distribution/synthesis circuit and component
JP5648901B2 (en) * 2010-08-31 2015-01-07 日立金属株式会社 High frequency circuit, high frequency component and communication device

Also Published As

Publication number Publication date
JPH08162801A (en) 1996-06-21

Similar Documents

Publication Publication Date Title
US7023296B2 (en) High-frequency switch, laminated high-frequency switch, high-frequency radio unit, and high-frequency switching method
US11381217B2 (en) Radio frequency circuit, multiplexer, radio frequency front end circuit and communication apparatus
JP3031178B2 (en) Composite high frequency components
JP5316544B2 (en) High frequency circuit, high frequency component, and multiband communication device
US8558749B2 (en) Method and apparatus for elimination of duplexers in transmit/receive phased array antennas
US6633206B1 (en) High-frequency switch
CN109600142B (en) Front-end module and communication device
JPH06197040A (en) High frequency switch
WO2003065604A1 (en) Switch circuit and composite high-frequency part
CN105049016B (en) The single-pole double throw RF switch and hilted broadsword of single-pole single-throw(SPST RF switch and its composition throw RF switch more
JPH09200077A (en) Composite high frequency component
CN103825571A (en) Radio frequency (RF) antenna switch circuit capable of realizing impedance matching
JP3235380B2 (en) High frequency switch
EP1126624B1 (en) High-frequency switch
JP3163918B2 (en) High frequency switch
US20030092398A1 (en) High frequency switch and high frequency radio communication apparatus
US7711389B2 (en) High frequency module
JP2004007408A (en) Switching circuit and composite high frequency component
JP2002261651A (en) High-frequency switch, high-frequency laminate, high- frequency radio, and high-frequency switching method
JP3874237B2 (en) Low distortion high frequency switch module
CN109802666B (en) Multifunctional PIN radio frequency switch circuit and multiple-input multiple-output switch circuit
WO2016125721A1 (en) High-frequency switch module
JP3926186B2 (en) High frequency switch and wireless communication device
JP3807238B2 (en) High frequency components
WO2023013199A1 (en) High frequency circuit, and communication device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080928

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080928

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090928

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090928

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110928

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120928

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120928

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130928

Year of fee payment: 12

EXPY Cancellation because of completion of term