JP3228841B2 - シールド装置 - Google Patents
シールド装置Info
- Publication number
- JP3228841B2 JP3228841B2 JP26081394A JP26081394A JP3228841B2 JP 3228841 B2 JP3228841 B2 JP 3228841B2 JP 26081394 A JP26081394 A JP 26081394A JP 26081394 A JP26081394 A JP 26081394A JP 3228841 B2 JP3228841 B2 JP 3228841B2
- Authority
- JP
- Japan
- Prior art keywords
- bga
- substrate
- shield
- shield device
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims description 29
- 239000000919 ceramic Substances 0.000 claims description 14
- 239000011888 foil Substances 0.000 claims description 14
- 229910000679 solder Inorganic materials 0.000 claims description 12
- 239000011295 pitch Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 3
- 210000000078 claw Anatomy 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
【０００１】
【産業上の利用分野】本発明はセラミックＢＧＡ（Ball
grid array ）を用いて高密度実装した基板におけるシ
ールド装置に関する。
grid array ）を用いて高密度実装した基板におけるシ
ールド装置に関する。
【０００２】
【従来の技術】近来、電子機器のプリント基板はデジタ
ル回路化され、当然のことながら高密度実装が施され、
そのため他の回路との妨害が生じないようにシールドに
ついて配慮しなければならない。
ル回路化され、当然のことながら高密度実装が施され、
そのため他の回路との妨害が生じないようにシールドに
ついて配慮しなければならない。
【０００３】従来のシールド装置について説明する。図
４に示すように、枠状をした金属製のシールドケース本
体１５に四角形状のプリント基板１６を挿入し、前記シ
ールドケース本体１５の周板に形成した複数の固定爪２
４を折り曲げてプリント基板１６を仮固定する。さらに
プリント基板１６の表裏の周縁に形成した半田付け部２
２をシールドケース本体１５の固定爪２４のいくつかに
半田付けして、プリント基板１６とシールドケース１５
を固定する。さらにプリント基板１６の面に実装した複
数のＩＣ２３の表面に放熱板１７を当接し、また、プリ
ント基板１６の反対側のＩＣ部にも放熱板１８を当接
し、これらを固定用ビス１９で締め付ける。さらにシー
ルドケース蓋２０，２１でシールドケース本体１５の両
側を覆い、シールドケース蓋２０，２１の下部の半田付
け部２５とプリント基板１６とを半田付けするという構
成としている。
４に示すように、枠状をした金属製のシールドケース本
体１５に四角形状のプリント基板１６を挿入し、前記シ
ールドケース本体１５の周板に形成した複数の固定爪２
４を折り曲げてプリント基板１６を仮固定する。さらに
プリント基板１６の表裏の周縁に形成した半田付け部２
２をシールドケース本体１５の固定爪２４のいくつかに
半田付けして、プリント基板１６とシールドケース１５
を固定する。さらにプリント基板１６の面に実装した複
数のＩＣ２３の表面に放熱板１７を当接し、また、プリ
ント基板１６の反対側のＩＣ部にも放熱板１８を当接
し、これらを固定用ビス１９で締め付ける。さらにシー
ルドケース蓋２０，２１でシールドケース本体１５の両
側を覆い、シールドケース蓋２０，２１の下部の半田付
け部２５とプリント基板１６とを半田付けするという構
成としている。
【０００４】
【発明が解決しようとする課題】ところで上述の従来の
シールド装置の構成では、シールドケースを用いるため
に構成部が大型化する。また、その組立てにおいても半
田付け箇所が多く、組立て工数が多くなる。
シールド装置の構成では、シールドケースを用いるため
に構成部が大型化する。また、その組立てにおいても半
田付け箇所が多く、組立て工数が多くなる。
【０００５】本発明は前記従来の問題に留意し、シール
ドケースを不要にし、小型で、しかも所期のシールドが
得られるシールド装置を提供することを目的とする。
ドケースを不要にし、小型で、しかも所期のシールドが
得られるシールド装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】前記目的を達成するため
に本発明は、基板上のパターンにＬＳＩチップを接続し
て設けた上にシールド板を設けるとともに、前記基板の
周辺にＢＧＡのピンピッチもしくはピンピッチの整数倍
の間隔でスルーホールを形成し、前記スルーホールの下
部に電極端子となる半田ボールを設けるＢＧＡセラミッ
ク基板と、前記ＢＧＡセラミック基板を実装すると共に
前記電極端子を囲んでアース箔を形成する多層基板とを
備え、前記多層基板の内層に配線パターンを設ける構成
とする。
に本発明は、基板上のパターンにＬＳＩチップを接続し
て設けた上にシールド板を設けるとともに、前記基板の
周辺にＢＧＡのピンピッチもしくはピンピッチの整数倍
の間隔でスルーホールを形成し、前記スルーホールの下
部に電極端子となる半田ボールを設けるＢＧＡセラミッ
ク基板と、前記ＢＧＡセラミック基板を実装すると共に
前記電極端子を囲んでアース箔を形成する多層基板とを
備え、前記多層基板の内層に配線パターンを設ける構成
とする。
【０００７】
【作用】上記構成のシールド装置において、ＢＧＡセラ
ミック基板の周辺の半田ボールのうちアース端子となる
ものは多層基板側で前記半田ボール群を囲むアース箔に
接続されるので、上部のシールド板とともにシールド
し、他に別個のシールドケースを不要とすることとな
る。
ミック基板の周辺の半田ボールのうちアース端子となる
ものは多層基板側で前記半田ボール群を囲むアース箔に
接続されるので、上部のシールド板とともにシールド
し、他に別個のシールドケースを不要とすることとな
る。
【０００８】
【実施例】以下に本発明の一実施例を図１および図２を
参照して説明する。図において１はＢＧＡセラミック基
板であり、その上面のモールド樹脂４で装着されたＬＳ
Ｉチップパターン２にはＬＳＩを実装しており、さらに
前記ＬＳＩチップパターン２を含むＢＧＡセラミック基
板１の上面はシールド板５で覆われている。
参照して説明する。図において１はＢＧＡセラミック基
板であり、その上面のモールド樹脂４で装着されたＬＳ
Ｉチップパターン２にはＬＳＩを実装しており、さらに
前記ＬＳＩチップパターン２を含むＢＧＡセラミック基
板１の上面はシールド板５で覆われている。
【０００９】前記ＢＧＡセラミック基板１の周辺部に
は、ピンピッチもしくはピンピッチの整数倍の間隔でス
ルーホール３を形成してあり、この各スルーホール３の
下部にそれぞれ電極端子となる半田ボール６を設けてい
る。そして前記半田ボール６を備えたＢＧＡセラミック
基板１は回路端子をもつ多層基板７の表面側の外層８に
前記半田ボール６を溶かして接合して実装される。前記
外層８におけるＢＧＡセラミック基板１の周辺にはアー
ス箔を設けてアースされており、また、多層基板７の裏
面側の外層１０にはほぼ全面にわたりアース箔１１が形
成されている。なお配線パターンは多層基板７の内層９
において配線する。
は、ピンピッチもしくはピンピッチの整数倍の間隔でス
ルーホール３を形成してあり、この各スルーホール３の
下部にそれぞれ電極端子となる半田ボール６を設けてい
る。そして前記半田ボール６を備えたＢＧＡセラミック
基板１は回路端子をもつ多層基板７の表面側の外層８に
前記半田ボール６を溶かして接合して実装される。前記
外層８におけるＢＧＡセラミック基板１の周辺にはアー
ス箔を設けてアースされており、また、多層基板７の裏
面側の外層１０にはほぼ全面にわたりアース箔１１が形
成されている。なお配線パターンは多層基板７の内層９
において配線する。
【００１０】上記構成においては、半田ボール６が電極
端子となり、所要の接続が行なわれるとともに、半田ボ
ール、すなわち電極端子が多層基板７の外層８のアース
箔で囲まれそして、そのアース箔とシールド板５とでシ
ールドすることができる。また、多層基板７の外層１０
に施したアース箔１１とともに十分なシールド効果が得
られ、シールドケースを不要とし、組立の自動化を可能
にする。
端子となり、所要の接続が行なわれるとともに、半田ボ
ール、すなわち電極端子が多層基板７の外層８のアース
箔で囲まれそして、そのアース箔とシールド板５とでシ
ールドすることができる。また、多層基板７の外層１０
に施したアース箔１１とともに十分なシールド効果が得
られ、シールドケースを不要とし、組立の自動化を可能
にする。
【００１１】図３は本発明の他の実施例を示す。この実
施例はＥＭＩフィルターのシールドに係るものであり、
ＥＭＩフィルター本体１２の側面下部および裏面の周辺
には全てアース箔１３を設けている。前記ＥＭＩフィル
ター本体１２の裏面にはアース電極１４、入力端子部１
５、出力端子部１６が設けられ、アース電極１４は前記
アース箔１３に接続され、入力端子部１５と出力端子部
１６はアース箔１３によって囲まれている。
施例はＥＭＩフィルターのシールドに係るものであり、
ＥＭＩフィルター本体１２の側面下部および裏面の周辺
には全てアース箔１３を設けている。前記ＥＭＩフィル
ター本体１２の裏面にはアース電極１４、入力端子部１
５、出力端子部１６が設けられ、アース電極１４は前記
アース箔１３に接続され、入力端子部１５と出力端子部
１６はアース箔１３によって囲まれている。
【００１２】上記構成のＥＭＩフィルタ本体１２は、図
示しない基板のパターンにその下面を接続するが、スル
ーホールを用いてＥＭＩフィルターの下側でパターン設
計することにより上部に配線箔が露出することなく実装
できることから、シールドケースを用いなくてもシール
ドされ、他の回路よりの妨害の影響を受けにくい。
示しない基板のパターンにその下面を接続するが、スル
ーホールを用いてＥＭＩフィルターの下側でパターン設
計することにより上部に配線箔が露出することなく実装
できることから、シールドケースを用いなくてもシール
ドされ、他の回路よりの妨害の影響を受けにくい。
【００１３】前記のように各実施例においては、シール
ドケースを用いることなくシールドされ、構成部を小型
にでき、しかも組立てを容易にする。
ドケースを用いることなくシールドされ、構成部を小型
にでき、しかも組立てを容易にする。
【００１４】
【発明の効果】前記実施例の説明より明らかなように、
本発明のシールド装置は下記の効果を得ることができ
る。 （１）ＢＧＡセラミック基板の周辺に半田ボール端子を
設けているため、多層基板側でこれを囲むアース箔を設
けることにより、シールドケースを用いなくてもシール
ドできる基板実装ができる。 （２）ＢＧＡセラミック基板を用いているため実装が容
易であり、実装面積の縮小を図ることができる。
本発明のシールド装置は下記の効果を得ることができ
る。 （１）ＢＧＡセラミック基板の周辺に半田ボール端子を
設けているため、多層基板側でこれを囲むアース箔を設
けることにより、シールドケースを用いなくてもシール
ドできる基板実装ができる。 （２）ＢＧＡセラミック基板を用いているため実装が容
易であり、実装面積の縮小を図ることができる。
【図１】（ａ）は本発明の一実施例のシールド装置の断
面図 （ｂ）は同シールド装置の要部断面図 （ｃ）は同シールド装置の要部斜視図
面図 （ｂ）は同シールド装置の要部断面図 （ｃ）は同シールド装置の要部斜視図
【図２】同シールド装置の下面を示す斜視図
【図３】（ａ）は本発明の他の実施例のシールド装置の
斜視図 （ｂ）は同シールド装置の下面を示す斜視図
斜視図 （ｂ）は同シールド装置の下面を示す斜視図
【図４】従来のシールド装置の分解斜視図
１ ＢＧＡセラミック基板 ２ ＬＳＩチップパターン ３ スルーホール ４ モールド樹脂 ５ シールド板 ６ 半田ボール ７ 多層基板 ８ 外層 ９ 内層 １０ 外層 １１ アース箔
フロントページの続き (56)参考文献 特開 平６−204681（ＪＰ，Ａ) 特開 昭63−86600（ＪＰ，Ａ) 特開 平５−14015（ＪＰ，Ａ) 特開 平６−268407（ＪＰ，Ａ) 特開 平６−275463（ＪＰ，Ａ) 特開 平４−79352（ＪＰ，Ａ) 実開 平６−52191（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 9/00
Claims (1)
- 【請求項１】 基板上のパターンにＬＳＩチップを接続
して設けた上にシールド板を設けるとともに、前記基板
の周辺にＢＧＡのピンピッチもしくはピンピッチの整数
倍の間隔でスルーホールを形成し、前記スルーホールの
下部に電極端子となる半田ボールを設けるＢＧＡセラミ
ック基板と、前記ＢＧＡセラミック基板を実装すると共
に前記電極端子を囲んでアース箔を形成する多層基板と
を備え、前記多層基板の内層に配線パターンを設けるこ
とを特徴とするシールド装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26081394A JP3228841B2 (ja) | 1994-10-26 | 1994-10-26 | シールド装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26081394A JP3228841B2 (ja) | 1994-10-26 | 1994-10-26 | シールド装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08125379A JPH08125379A (ja) | 1996-05-17 |
| JP3228841B2 true JP3228841B2 (ja) | 2001-11-12 |
Family
ID=17353118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26081394A Expired - Fee Related JP3228841B2 (ja) | 1994-10-26 | 1994-10-26 | シールド装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3228841B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2324649A (en) * | 1997-04-16 | 1998-10-28 | Ibm | Shielded semiconductor package |
| US6805278B1 (en) | 1999-10-19 | 2004-10-19 | Fci America Technology, Inc. | Self-centering connector with hold down |
| TW531948B (en) * | 1999-10-19 | 2003-05-11 | Fci Sa | Electrical connector with strain relief |
| US6791845B2 (en) | 2002-09-26 | 2004-09-14 | Fci Americas Technology, Inc. | Surface mounted electrical components |
| US6900389B2 (en) | 2003-01-10 | 2005-05-31 | Fci Americas Technology, Inc. | Cover for ball-grid array connector |
| US8366485B2 (en) | 2009-03-19 | 2013-02-05 | Fci Americas Technology Llc | Electrical connector having ribbed ground plate |
| EP2624034A1 (en) | 2012-01-31 | 2013-08-07 | Fci | Dismountable optical coupling device |
| US8944831B2 (en) | 2012-04-13 | 2015-02-03 | Fci Americas Technology Llc | Electrical connector having ribbed ground plate with engagement members |
| USD727268S1 (en) | 2012-04-13 | 2015-04-21 | Fci Americas Technology Llc | Vertical electrical connector |
| USD718253S1 (en) | 2012-04-13 | 2014-11-25 | Fci Americas Technology Llc | Electrical cable connector |
| US9257778B2 (en) | 2012-04-13 | 2016-02-09 | Fci Americas Technology | High speed electrical connector |
| USD727852S1 (en) | 2012-04-13 | 2015-04-28 | Fci Americas Technology Llc | Ground shield for a right angle electrical connector |
| USD751507S1 (en) | 2012-07-11 | 2016-03-15 | Fci Americas Technology Llc | Electrical connector |
| US9543703B2 (en) | 2012-07-11 | 2017-01-10 | Fci Americas Technology Llc | Electrical connector with reduced stack height |
| USD745852S1 (en) | 2013-01-25 | 2015-12-22 | Fci Americas Technology Llc | Electrical connector |
| USD720698S1 (en) | 2013-03-15 | 2015-01-06 | Fci Americas Technology Llc | Electrical cable connector |
-
1994
- 1994-10-26 JP JP26081394A patent/JP3228841B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08125379A (ja) | 1996-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5030800A (en) | Printed wiring board with an electronic wave shielding layer | |
| JP3228841B2 (ja) | シールド装置 | |
| US5519580A (en) | Method of controlling solder ball size of BGA IC components | |
| KR100357657B1 (ko) | 전자 부품 수용 패키지 및 다중 레벨 전자 패키지 제조 방법 | |
| JP3111053B2 (ja) | 一次スルー・ホールおよび二次スルー・ホールを有する多層回路板 | |
| EP0489118A4 (en) | Multi-layer circuit board that suppresses radio frequency interference from high frequency signals | |
| JP3287673B2 (ja) | 半導体装置 | |
| JPS616846A (ja) | コンデンサ付プラグインパツケ−ジ | |
| US6369334B1 (en) | Printed circuit board with wire adds and component adds having 7-shaped and semicircular terminations | |
| JP3082579B2 (ja) | シールドケース | |
| JP3166490B2 (ja) | Ｂｇａ型半導体装置 | |
| US20010040296A1 (en) | Printed-circuit board and method of mounting electric components thereon | |
| JPH02301182A (ja) | 薄型実装構造の回路基板 | |
| US6933449B2 (en) | Selective area solder placement | |
| JP2734318B2 (ja) | 混成集積回路装置の製造方法 | |
| JP2933729B2 (ja) | プリント配線基板装置 | |
| JPH04262590A (ja) | フレキシブル配線板 | |
| US6009619A (en) | Process for manufacturing an electronic circuit card | |
| JP2021111718A (ja) | 電子機器 | |
| JP4212880B2 (ja) | 回路基板アセンブリ | |
| JPH0745992Y2 (ja) | 電子部品とシールドケースとの接地構造 | |
| US20060006533A1 (en) | Motherboard structure for preventing short circuit | |
| JP3932907B2 (ja) | モジュール基板 | |
| JPH0336796A (ja) | 表面実装部品用シールドプリント配線板 | |
| JPH0553269U (ja) | 高周波シールド構造を有する多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |