JP3227128B2 - 薄膜導体層及び前記薄膜導体層を用いた磁気抵抗効果素子並びに薄膜導体層の製造方法 - Google Patents
薄膜導体層及び前記薄膜導体層を用いた磁気抵抗効果素子並びに薄膜導体層の製造方法Info
- Publication number
- JP3227128B2 JP3227128B2 JP18439198A JP18439198A JP3227128B2 JP 3227128 B2 JP3227128 B2 JP 3227128B2 JP 18439198 A JP18439198 A JP 18439198A JP 18439198 A JP18439198 A JP 18439198A JP 3227128 B2 JP3227128 B2 JP 3227128B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- layer
- thin film
- film
- film conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
- G01R33/09—Magnetoresistive devices
- G01R33/093—Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
- H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
- H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F41/305—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling
- H01F41/306—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling conductive spacer
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
- G11B2005/3996—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects large or giant magnetoresistive effects [GMR], e.g. as generated in spin-valve [SV] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
- G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/40—Protective measures on heads, e.g. against excessive temperature
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Hall/Mr Elements (AREA)
- Electrodes Of Semiconductors (AREA)
- Magnetic Heads (AREA)
- Thin Magnetic Films (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Measuring Magnetic Variables (AREA)
- Physical Vapour Deposition (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、例えば外部磁界を
検出するための磁気抵抗効果素子に形成されている導体
層に係わり、特に、前記導体層の剥離を防止できる薄膜
導体層及びこの薄膜導体層を用いた磁気抵抗効果素子並
びに薄膜導体層の製造方法に関する。
検出するための磁気抵抗効果素子に形成されている導体
層に係わり、特に、前記導体層の剥離を防止できる薄膜
導体層及びこの薄膜導体層を用いた磁気抵抗効果素子並
びに薄膜導体層の製造方法に関する。
【０００２】
【従来の技術】磁気抵抗効果素子には、異方性磁気抵抗
効果を利用したＡＭＲ（amisotropicmagnetoresistiv
e）素子と、巨大磁気抵抗効果を利用したＧＭＲ（giant
magnetoresistive）素子とがあるが、ＧＭＲ素子の
方がＡＭＲ素子に比べ、高い抵抗変化率を得ることがで
きる。前記ＧＭＲ素子の中でも比較的構造が単純で、し
かも弱い外部磁界で抵抗が変化するスピンバルブ型薄膜
素子は、最も単純な構造で反強磁性層、固定磁性層、非
磁性導電層、及びフリー磁性層の４層から成る。
効果を利用したＡＭＲ（amisotropicmagnetoresistiv
e）素子と、巨大磁気抵抗効果を利用したＧＭＲ（giant
magnetoresistive）素子とがあるが、ＧＭＲ素子の
方がＡＭＲ素子に比べ、高い抵抗変化率を得ることがで
きる。前記ＧＭＲ素子の中でも比較的構造が単純で、し
かも弱い外部磁界で抵抗が変化するスピンバルブ型薄膜
素子は、最も単純な構造で反強磁性層、固定磁性層、非
磁性導電層、及びフリー磁性層の４層から成る。
【０００３】図９は、従来におけるスピンバルブ型薄膜
素子を記録媒体との対向面側から見た断面図である。符
号６はＴａなどで形成された下地層であり、この下地層
６の上に、反強磁性層１、固定磁性層２、非磁性導電層
３、フリー磁性層４、及び保護層７が順に積層されてい
る。図９に示すように、反強磁性層１と固定磁性層２は
接して形成され、前記反強磁性層１と固定磁性層２との
界面にて発生する交換結合磁界によって前記固定磁性層
２は例えば図示Ｙ方向に固定されている。
素子を記録媒体との対向面側から見た断面図である。符
号６はＴａなどで形成された下地層であり、この下地層
６の上に、反強磁性層１、固定磁性層２、非磁性導電層
３、フリー磁性層４、及び保護層７が順に積層されてい
る。図９に示すように、反強磁性層１と固定磁性層２は
接して形成され、前記反強磁性層１と固定磁性層２との
界面にて発生する交換結合磁界によって前記固定磁性層
２は例えば図示Ｙ方向に固定されている。
【０００４】図９に示すように、下地層６から保護層７
までの積層体の両側には、ハードバイアス層５，５が形
成されており、このハードバイアス層５，５からのバイ
アス磁界によって、フリー磁性層４の磁化は例えば図示
Ｘ方向に揃えられている。さらに前記ハードバイアス層
５，５の上には、密着層８を介して主導体層９が形成さ
れており、さらに前記主導体層９の上に密着層（保護
層）１０が形成されている。なお、以下では、前記密着
層８，１０と主導体層９を総合して「導体層」と記述す
る場合がある。前記密着層８，１０は例えばＣｒ，Ｗ，
Ｎｂなどで形成されており、また主導体層９は、α―Ｔ
ａや、Ａｕ，Ａｇ，Ｃｕなどで形成されている。
までの積層体の両側には、ハードバイアス層５，５が形
成されており、このハードバイアス層５，５からのバイ
アス磁界によって、フリー磁性層４の磁化は例えば図示
Ｘ方向に揃えられている。さらに前記ハードバイアス層
５，５の上には、密着層８を介して主導体層９が形成さ
れており、さらに前記主導体層９の上に密着層（保護
層）１０が形成されている。なお、以下では、前記密着
層８，１０と主導体層９を総合して「導体層」と記述す
る場合がある。前記密着層８，１０は例えばＣｒ，Ｗ，
Ｎｂなどで形成されており、また主導体層９は、α―Ｔ
ａや、Ａｕ，Ａｇ，Ｃｕなどで形成されている。
【０００５】
【発明が解決しようとする課題】ところで上述した従来
のスピンバルブ型薄膜素子は、スパッタ法や蒸着法など
によって成膜され、スパッタ装置としては既存のものが
使用される。スパッタ装置の中でも、特に膜厚の再現性
に優れたＤＣマグネトロンスパッタ装置を使用すること
が好ましい。ＤＣマグネトロンスパッタ装置は、装置内
に、基板と電極部とが対向して配置され、前記電極部内
には磁石が設けられている。前記電極部にはＤＣ電源が
取付けられており、前記ＤＣ電源を作動させることによ
り、電場と磁場の関係によって、マグネトロン放電が発
生し、前記電極部に設けられたターゲットがスパッタさ
れ、前記ターゲットと対向する基板上に薄膜（積層体）
が形成されていく。
のスピンバルブ型薄膜素子は、スパッタ法や蒸着法など
によって成膜され、スパッタ装置としては既存のものが
使用される。スパッタ装置の中でも、特に膜厚の再現性
に優れたＤＣマグネトロンスパッタ装置を使用すること
が好ましい。ＤＣマグネトロンスパッタ装置は、装置内
に、基板と電極部とが対向して配置され、前記電極部内
には磁石が設けられている。前記電極部にはＤＣ電源が
取付けられており、前記ＤＣ電源を作動させることによ
り、電場と磁場の関係によって、マグネトロン放電が発
生し、前記電極部に設けられたターゲットがスパッタさ
れ、前記ターゲットと対向する基板上に薄膜（積層体）
が形成されていく。
【０００６】ところがこのＤＣマグネトロンスパッタ装
置によって、スピンバルブ型薄膜素子の導体層を成膜す
ると、前記導体層には、膜面と平行な方向に引っ張り応
力が働き、前記導体層が膜剥がれを起すといった問題が
ある。また前記導体層に引っ張り応力が加わることによ
り、所定の膜厚まで、前記導体層の膜厚を厚くすること
が困難となる。
置によって、スピンバルブ型薄膜素子の導体層を成膜す
ると、前記導体層には、膜面と平行な方向に引っ張り応
力が働き、前記導体層が膜剥がれを起すといった問題が
ある。また前記導体層に引っ張り応力が加わることによ
り、所定の膜厚まで、前記導体層の膜厚を厚くすること
が困難となる。
【０００７】さらに従来では、主導体層９は、例えばＡ
ｕやＡｇなどで形成されているが、この金属材料は非常
に軟らかいために、成膜後、記録媒体との対向面をドラ
イエッチングによって削り、図９に示すスピンバルブ型
薄膜素子の構造を外部に露出させると、前記主導体層９
の部分がだれて、前記主導体層９の部分に窪み（リセ
ス）が生じる。このような「だれ」が生じると、例えば
ショートなどの原因となり好ましくない。
ｕやＡｇなどで形成されているが、この金属材料は非常
に軟らかいために、成膜後、記録媒体との対向面をドラ
イエッチングによって削り、図９に示すスピンバルブ型
薄膜素子の構造を外部に露出させると、前記主導体層９
の部分がだれて、前記主導体層９の部分に窪み（リセ
ス）が生じる。このような「だれ」が生じると、例えば
ショートなどの原因となり好ましくない。
【０００８】本発明は上記従来の問題を解決するための
ものであり、特に、導体層を成膜した際に前記導体層に
対し圧縮応力が作用するようにして、前記導体層の膜剥
がれを防止できる薄膜導体層及びこれを用いた磁気抵抗
効果素子、並びに薄膜導体層の製造方法を提供すること
を目的としている。
ものであり、特に、導体層を成膜した際に前記導体層に
対し圧縮応力が作用するようにして、前記導体層の膜剥
がれを防止できる薄膜導体層及びこれを用いた磁気抵抗
効果素子、並びに薄膜導体層の製造方法を提供すること
を目的としている。
【０００９】
【課題を解決するための手段】本発明は、ｂｃｃ構造の
Ｃｒによって薄膜形成された導体層の、その膜面に対す
る垂直方向の（１１０）面間隔が、２．０３９オングス
トローム以上であることを特徴とするものである。ま
た、前記薄膜導体層の下側には、下地層が形成されてい
ることが好ましく、前記下地層は、β相で、膜面に対す
る垂直方向の結晶面が（００２）面であるＴａによって
形成されることが好ましい。
Ｃｒによって薄膜形成された導体層の、その膜面に対す
る垂直方向の（１１０）面間隔が、２．０３９オングス
トローム以上であることを特徴とするものである。ま
た、前記薄膜導体層の下側には、下地層が形成されてい
ることが好ましく、前記下地層は、β相で、膜面に対す
る垂直方向の結晶面が（００２）面であるＴａによって
形成されることが好ましい。
【００１０】また本発明は、反強磁性層と、この反強磁
性層と接して形成され、前記反強磁性層との交換結合磁
界により磁化方向が固定される固定磁性層と、前記固定
磁性層に非磁性導電層を介して形成されたフリー磁性層
とを有する積層体の両側に、前記薄膜導体層が形成され
ていることを特徴とする磁気抵抗効果素子を提示でき
る。さらに本発明は、非磁性層を介して重ねられた磁気
抵抗層と軟磁性層とを有する積層体の両側に、前記薄膜
導体層が形成されていることを特徴とする磁気抵抗効果
素子を提示できる。また本発明では、前記薄膜導体層
が、前記磁気抵抗効果素子の外部に露出されていること
が好ましい。
性層と接して形成され、前記反強磁性層との交換結合磁
界により磁化方向が固定される固定磁性層と、前記固定
磁性層に非磁性導電層を介して形成されたフリー磁性層
とを有する積層体の両側に、前記薄膜導体層が形成され
ていることを特徴とする磁気抵抗効果素子を提示でき
る。さらに本発明は、非磁性層を介して重ねられた磁気
抵抗層と軟磁性層とを有する積層体の両側に、前記薄膜
導体層が形成されていることを特徴とする磁気抵抗効果
素子を提示できる。また本発明では、前記薄膜導体層
が、前記磁気抵抗効果素子の外部に露出されていること
が好ましい。
【００１１】また本発明における薄膜導体層の製造方法
は、前記薄膜導体層をＤＣマグネトロンスパッタ装置内
で、基板上に成膜する際に、前記基板側にＤＣバイアス
を供給することを特徴とするものである。本発明では、
前記薄膜導体層の膜面に対する垂直方向の（１１０）面
間隔を、前記ＤＣバイアスの電圧値により調整してい
る。
は、前記薄膜導体層をＤＣマグネトロンスパッタ装置内
で、基板上に成膜する際に、前記基板側にＤＣバイアス
を供給することを特徴とするものである。本発明では、
前記薄膜導体層の膜面に対する垂直方向の（１１０）面
間隔を、前記ＤＣバイアスの電圧値により調整してい
る。
【００１２】従来では、例えば磁気抵抗効果素子に形成
される導体層（薄膜導体層）には、引っ張り応力が作用
し、このため前記導体層は膜剥がれを起し易くなってい
た。そこで本発明では、導体層の結晶面の間隔を適正に
調整して、前記導体層に圧縮応力が加わるようにしてい
る。
される導体層（薄膜導体層）には、引っ張り応力が作用
し、このため前記導体層は膜剥がれを起し易くなってい
た。そこで本発明では、導体層の結晶面の間隔を適正に
調整して、前記導体層に圧縮応力が加わるようにしてい
る。
【００１３】本発明者らは、導体層に使用される金属材
料の膜面に対する垂直方向の結晶面面間隔と、応力との
関係について調べ、前記結晶面間隔が大きくなるほど、
前記導体層に加わる応力が引っ張り応力から圧縮応力に
変化していくことを見出した。特に引っ張り応力から圧
縮応力に移行するときの結晶面間隔は、前記金属材料を
バルク材として形成した場合のその膜面に対する垂直方
向の結晶面間隔と等しいことが実験によりわかってい
る。そこで本発明では、薄膜形成された導体層の膜面に
対する垂直方向の結晶面間隔は、バルク材として形成し
た場合の膜面に対する垂直方向の結晶面間隔以上で形成
されることを特徴としている。
料の膜面に対する垂直方向の結晶面面間隔と、応力との
関係について調べ、前記結晶面間隔が大きくなるほど、
前記導体層に加わる応力が引っ張り応力から圧縮応力に
変化していくことを見出した。特に引っ張り応力から圧
縮応力に移行するときの結晶面間隔は、前記金属材料を
バルク材として形成した場合のその膜面に対する垂直方
向の結晶面間隔と等しいことが実験によりわかってい
る。そこで本発明では、薄膜形成された導体層の膜面に
対する垂直方向の結晶面間隔は、バルク材として形成し
た場合の膜面に対する垂直方向の結晶面間隔以上で形成
されることを特徴としている。
【００１４】また従来では、図９に示す主導体層９とし
てＡｕなどの軟らかい金属材料を使用していたが、これ
らの金属材料は、記録媒体との対向面に露出すると、
「だれ」などが生じるため、ショートの危険性などがあ
った。そこで本発明では、前記Ａｕなどの軟らかい金属
材料に代わり、Ｃｒなど硬い金属材料を使用することが
好ましいとしており、これによって、「だれ」が生じる
危険性を防ぐことができる。
てＡｕなどの軟らかい金属材料を使用していたが、これ
らの金属材料は、記録媒体との対向面に露出すると、
「だれ」などが生じるため、ショートの危険性などがあ
った。そこで本発明では、前記Ａｕなどの軟らかい金属
材料に代わり、Ｃｒなど硬い金属材料を使用することが
好ましいとしており、これによって、「だれ」が生じる
危険性を防ぐことができる。
【００１５】ところで、本発明のように、薄膜形成され
た導体層の膜面に対する垂直方向の結晶面間隔を、バル
ク材の場合の結晶面間隔以上で形成する方法としては、
ＤＣマグネトロンスパッタ装置を使用した場合に、基板
側にもＤＣバイアスを供給することにより、薄膜導体層
の結晶面間隔を大きくすることが可能となる。
た導体層の膜面に対する垂直方向の結晶面間隔を、バル
ク材の場合の結晶面間隔以上で形成する方法としては、
ＤＣマグネトロンスパッタ装置を使用した場合に、基板
側にもＤＣバイアスを供給することにより、薄膜導体層
の結晶面間隔を大きくすることが可能となる。
【００１６】
【発明の実施の形態】図１は本発明における第１の実施
形態のスピンバルブ型薄膜素子の構造を記録媒体との対
向面側から見た場合の断面図である。このスピンバルブ
型薄膜素子は、ハードディスク装置に設けられた浮上式
スライダのトレーリング側端部などに設けられて、ハー
ドディスクなどの記録磁界を検出するものである。な
お、ハードディスクなどの磁気記録媒体の移動方向はＺ
方向であり、磁気記録媒体からの洩れ磁界方向はＹ方向
である。
形態のスピンバルブ型薄膜素子の構造を記録媒体との対
向面側から見た場合の断面図である。このスピンバルブ
型薄膜素子は、ハードディスク装置に設けられた浮上式
スライダのトレーリング側端部などに設けられて、ハー
ドディスクなどの記録磁界を検出するものである。な
お、ハードディスクなどの磁気記録媒体の移動方向はＺ
方向であり、磁気記録媒体からの洩れ磁界方向はＹ方向
である。
【００１７】図１の最も下に形成されているのは、Ｔａ
（タンタル）などの非磁性材料で形成された下地層１５
である。この下地層１５の上に、反強磁性層１６、固定
磁性層１７、非磁性導電層１８、及びフリー磁性層１９
が積層されている。そして前記フリー磁性層１９の上に
Ｔａなどの保護層２０が形成されている。
（タンタル）などの非磁性材料で形成された下地層１５
である。この下地層１５の上に、反強磁性層１６、固定
磁性層１７、非磁性導電層１８、及びフリー磁性層１９
が積層されている。そして前記フリー磁性層１９の上に
Ｔａなどの保護層２０が形成されている。
【００１８】前記反強磁性層１６は、従来から反強磁性
材料として使用されている例えばＮｉＭｎ合金膜などで
形成されていてもよいが、本発明では、特に、ブロッキ
ング温度が高く、さらに固定磁性層との界面で大きな交
換結合磁界を発生するＰｔＭｎ合金膜などの白金族系元
素を用いた反強磁性材料を用いることが好ましい。また
固定磁性層１７及びフリー磁性層１９は、例えばＮｉＦ
ｅ合金膜、ＣｏＦｅ合金膜、Ｃｏ膜、あるいはＣｏＮｉ
Ｆｅ合金膜などで形成されている。さらに非磁性導電層
１８は、Ｃｕ膜などで形成されている。
材料として使用されている例えばＮｉＭｎ合金膜などで
形成されていてもよいが、本発明では、特に、ブロッキ
ング温度が高く、さらに固定磁性層との界面で大きな交
換結合磁界を発生するＰｔＭｎ合金膜などの白金族系元
素を用いた反強磁性材料を用いることが好ましい。また
固定磁性層１７及びフリー磁性層１９は、例えばＮｉＦ
ｅ合金膜、ＣｏＦｅ合金膜、Ｃｏ膜、あるいはＣｏＮｉ
Ｆｅ合金膜などで形成されている。さらに非磁性導電層
１８は、Ｃｕ膜などで形成されている。
【００１９】また前記固定磁性層１７と反強磁性層１６
とは接して形成され、前記固定磁性層１７は、反強磁性
層１６との界面で発生する交換結合磁界によって、磁化
が例えば図示Ｙ方向に固定されている。
とは接して形成され、前記固定磁性層１７は、反強磁性
層１６との界面で発生する交換結合磁界によって、磁化
が例えば図示Ｙ方向に固定されている。
【００２０】図１に示すように、下地層１５から保護層
２０までの積層体の両側には、ハードバイアス層２１，
２１が形成されている。前記ハードバイアス層２１，２
１は、例えば、ＣｏＰｔ合金やＣｏＣｒＰｔ合金などで
形成されている。前記ハードバイアス層２１，２１は例
えば図示Ｘ方向に磁化され、前記ハードバイアス層２１
からのバイアス磁界によって、フリー磁性層１９の磁化
は図示Ｘ方向に揃えられている。
２０までの積層体の両側には、ハードバイアス層２１，
２１が形成されている。前記ハードバイアス層２１，２
１は、例えば、ＣｏＰｔ合金やＣｏＣｒＰｔ合金などで
形成されている。前記ハードバイアス層２１，２１は例
えば図示Ｘ方向に磁化され、前記ハードバイアス層２１
からのバイアス磁界によって、フリー磁性層１９の磁化
は図示Ｘ方向に揃えられている。
【００２１】本発明では、図１に示すように、ハードバ
イアス層２１，２１の上に、下地層２２，２２を介し
て、導体層（薄膜導体層）２３，２３が成膜されてい
る。前記導体層２３，２３は、金属材料で形成され、本
発明では特にＣｒ膜で形成されていることが好ましい。
イアス層２１，２１の上に、下地層２２，２２を介し
て、導体層（薄膜導体層）２３，２３が成膜されてい
る。前記導体層２３，２３は、金属材料で形成され、本
発明では特にＣｒ膜で形成されていることが好ましい。
【００２２】図１に示す前記導体層２３，２３は、膜面
に対する垂直方向（図示Ｚ方向）の結晶面間隔が、前記
導体層２３，２３を構成するのと同じ金属材料によって
形成されたバルク材の膜面に対する垂直方向の結晶面間
隔以上で形成されている。なお、結晶面間隔の調整方法
については後述する。
に対する垂直方向（図示Ｚ方向）の結晶面間隔が、前記
導体層２３，２３を構成するのと同じ金属材料によって
形成されたバルク材の膜面に対する垂直方向の結晶面間
隔以上で形成されている。なお、結晶面間隔の調整方法
については後述する。
【００２３】本発明では、前記導体層２３，２３は、そ
の膜面に対する垂直方向の結晶面間隔が、垂直方向に伸
びて成膜されるため、膜面と平行な方向に対しては圧縮
応力が加わって成膜される。このようにして圧縮応力が
加わった状態で導体層２３，２３が成膜されると、成膜
された前記導体層２３，２３は、前記圧縮応力に反発し
て、膜面方向に広がろうとする。ところが、前記導体層
２３の下層からは、膜面方向に広がろうとする導体層２
３，２３に対し圧縮応力が作用する。前記導体層２３に
圧縮応力が作用することによって、前記導体層２３は下
層に密着し、前記導体層２３の膜剥がれを防止できる。
また前記導体層２３に圧縮応力が加わることで、所定の
膜厚まで容易に、前記導体層２３の膜厚を厚く形成で
き、直流抵抗（ＤＣＲ）の低下を図れる。
の膜面に対する垂直方向の結晶面間隔が、垂直方向に伸
びて成膜されるため、膜面と平行な方向に対しては圧縮
応力が加わって成膜される。このようにして圧縮応力が
加わった状態で導体層２３，２３が成膜されると、成膜
された前記導体層２３，２３は、前記圧縮応力に反発し
て、膜面方向に広がろうとする。ところが、前記導体層
２３の下層からは、膜面方向に広がろうとする導体層２
３，２３に対し圧縮応力が作用する。前記導体層２３に
圧縮応力が作用することによって、前記導体層２３は下
層に密着し、前記導体層２３の膜剥がれを防止できる。
また前記導体層２３に圧縮応力が加わることで、所定の
膜厚まで容易に、前記導体層２３の膜厚を厚く形成で
き、直流抵抗（ＤＣＲ）の低下を図れる。
【００２４】前述したように、本発明では前記導体層２
３，２３はＣｒ膜で形成されていることが好ましいが、
通常、前記Ｃｒ膜は成膜されると、前記Ｃｒ膜の結晶構
造はｂｃｃ構造（体心立方構造）で、しかも膜面に対す
る垂直方向の結晶面は（１１０）面となる。本発明で
は、前記導体層２３がＣｒ膜で形成された場合、前記
（１１０）面間隔は、２．０３９オングストローム以上
であることが好ましい。Ｃｒのバルク材では、（１１
０）面間隔が２．０３９オングストロームであるので、
薄膜形成されたＣｒ膜の（１１０）面間隔を２．０３９
オングストローム以上とすることにより、前記Ｃｒ膜に
圧縮応力が加わり、Ｃｒ膜の膜剥がれを防止することが
可能である。また、従来、導体層２３として使用されて
いたＡｕなどに比べ、Ｃｒは安価である。さらに導体層
２３としてＡｕなどを使用すると、記録媒体との対向面
をドライエッチングによって削り、図１に示す膜構造を
外部に露出させた場合に、導体層がだれて、リセスが発
生しやすくなっていたが、Ｃｒは、Ａｕに比べ硬い金属
材料であるために、導体層２３をＣｒ膜で形成すること
により、前記導体層２３の「だれ」を防止できる。
３，２３はＣｒ膜で形成されていることが好ましいが、
通常、前記Ｃｒ膜は成膜されると、前記Ｃｒ膜の結晶構
造はｂｃｃ構造（体心立方構造）で、しかも膜面に対す
る垂直方向の結晶面は（１１０）面となる。本発明で
は、前記導体層２３がＣｒ膜で形成された場合、前記
（１１０）面間隔は、２．０３９オングストローム以上
であることが好ましい。Ｃｒのバルク材では、（１１
０）面間隔が２．０３９オングストロームであるので、
薄膜形成されたＣｒ膜の（１１０）面間隔を２．０３９
オングストローム以上とすることにより、前記Ｃｒ膜に
圧縮応力が加わり、Ｃｒ膜の膜剥がれを防止することが
可能である。また、従来、導体層２３として使用されて
いたＡｕなどに比べ、Ｃｒは安価である。さらに導体層
２３としてＡｕなどを使用すると、記録媒体との対向面
をドライエッチングによって削り、図１に示す膜構造を
外部に露出させた場合に、導体層がだれて、リセスが発
生しやすくなっていたが、Ｃｒは、Ａｕに比べ硬い金属
材料であるために、導体層２３をＣｒ膜で形成すること
により、前記導体層２３の「だれ」を防止できる。
【００２５】また本発明では、図１に示すように、ハー
ドバイアス層２１，２１と導体層２３，２３との間に
は、下地層２２が形成されていることが好ましく、前記
下地層２２は、β相で膜面に対する垂直方向の結晶面が
（００２）面であるＴａ膜（以下、β―Ｔａ膜とする）
で形成されていることが好ましい。前記下地層２２は、
例えば５０オングストローム程度の膜厚で形成されてい
る。β―Ｔａ膜で形成された下地層２２が、導体層２３
の下に敷かれることにより、前記導体層２３の配向性を
高め、前記導体層２３の比抵抗を低下させることができ
る。例えば、β―Ｔａの下地層２２が形成されない場
合、Ｃｒ膜で形成された導体層２３の比抵抗は、約３２
（μΩｃｍ）であるのに対し、β―Ｔａの下地層２２が
形成されると、Ｃｒ膜で形成された導体層２３の比抵抗
は、約２７（μΩｃｍ）となり、比抵抗を低下させるこ
とが可能となる。またβ―Ｔａ膜で形成された下地層２
２は耐食性にも優れており、さらに製造工程を簡略化で
きる。従来、導体層としてα―Ｔａ膜を使用することが
あったが、このα―Ｔａ膜を成膜する場合には、装置内
に酸素を導入する必要性があった。しかし、本発明のよ
うに、下地層２２としてβ―Ｔａを成膜する場合には、
酸素の導入が必要なくなり、従来に比べ、製造工程の簡
略化を実現できるのである。
ドバイアス層２１，２１と導体層２３，２３との間に
は、下地層２２が形成されていることが好ましく、前記
下地層２２は、β相で膜面に対する垂直方向の結晶面が
（００２）面であるＴａ膜（以下、β―Ｔａ膜とする）
で形成されていることが好ましい。前記下地層２２は、
例えば５０オングストローム程度の膜厚で形成されてい
る。β―Ｔａ膜で形成された下地層２２が、導体層２３
の下に敷かれることにより、前記導体層２３の配向性を
高め、前記導体層２３の比抵抗を低下させることができ
る。例えば、β―Ｔａの下地層２２が形成されない場
合、Ｃｒ膜で形成された導体層２３の比抵抗は、約３２
（μΩｃｍ）であるのに対し、β―Ｔａの下地層２２が
形成されると、Ｃｒ膜で形成された導体層２３の比抵抗
は、約２７（μΩｃｍ）となり、比抵抗を低下させるこ
とが可能となる。またβ―Ｔａ膜で形成された下地層２
２は耐食性にも優れており、さらに製造工程を簡略化で
きる。従来、導体層としてα―Ｔａ膜を使用することが
あったが、このα―Ｔａ膜を成膜する場合には、装置内
に酸素を導入する必要性があった。しかし、本発明のよ
うに、下地層２２としてβ―Ｔａを成膜する場合には、
酸素の導入が必要なくなり、従来に比べ、製造工程の簡
略化を実現できるのである。
【００２６】図１に示すスピンバルブ型薄膜素子では、
導体層２３からフリー磁性層１９、非磁性導電層１８及
び固定磁性層１７に定常電流（センス電流）が与えら
れ、しかも記録媒体からＹ方向へ磁界が与えられると、
前記フリー磁性層１９の磁化方向がＸ方向からＹ方向に
向けて変化する。このとき前記フリー磁性層１９と固定
磁性層１７のうち、片方の層から他方の層へ移動しよう
とする電子が、非磁性導電層１８と固定磁性層１７との
界面、または非磁性導電層１８とフリー磁性層１９との
界面で散乱を起し、電気抵抗が変化する。よって電圧が
変化し、検出出力を得ることができる。
導体層２３からフリー磁性層１９、非磁性導電層１８及
び固定磁性層１７に定常電流（センス電流）が与えら
れ、しかも記録媒体からＹ方向へ磁界が与えられると、
前記フリー磁性層１９の磁化方向がＸ方向からＹ方向に
向けて変化する。このとき前記フリー磁性層１９と固定
磁性層１７のうち、片方の層から他方の層へ移動しよう
とする電子が、非磁性導電層１８と固定磁性層１７との
界面、または非磁性導電層１８とフリー磁性層１９との
界面で散乱を起し、電気抵抗が変化する。よって電圧が
変化し、検出出力を得ることができる。
【００２７】図２は本発明における第２の実施形態のス
ピンバルブ型薄膜素子を、記録媒体との対向面側から見
た断面図である。このスピンバルブ型薄膜素子の膜構成
は、下から下地層３０、フリー磁性層３１、非磁性導電
層３２、固定磁性層３３、反強磁性層３４、及び保護層
３５の順に形成され、前記下地層３０から保護層３５ま
での積層体（以下、スピンバルブ膜という）の両側に
は、ハードバイアス層３６、下地層３７及び導体層３８
が積層されている。
ピンバルブ型薄膜素子を、記録媒体との対向面側から見
た断面図である。このスピンバルブ型薄膜素子の膜構成
は、下から下地層３０、フリー磁性層３１、非磁性導電
層３２、固定磁性層３３、反強磁性層３４、及び保護層
３５の順に形成され、前記下地層３０から保護層３５ま
での積層体（以下、スピンバルブ膜という）の両側に
は、ハードバイアス層３６、下地層３７及び導体層３８
が積層されている。
【００２８】図１に示すスピンバルブ型薄膜素子の導体
層２３と同様に、図２に示すスピンバルブ型薄膜素子の
導体層３８は、その膜面に対する垂直方向（図示Ｚ方
向）の結晶面間隔が、バルク材の場合の膜面に対する垂
直方向の結晶面間隔以上で形成されており、成膜された
前記導体層３８には、圧縮応力が加わった状態となって
いる。このため前記導体層３８は下層に密着し、前記導
体層３８の膜剥がれを防止できる。また前記導体層３８
は、Ｃｒ膜で形成されていることが好ましく、膜面に対
する垂直方向の（１１０）面間隔は、２．０３９オング
ストローム以上であることが好ましい。
層２３と同様に、図２に示すスピンバルブ型薄膜素子の
導体層３８は、その膜面に対する垂直方向（図示Ｚ方
向）の結晶面間隔が、バルク材の場合の膜面に対する垂
直方向の結晶面間隔以上で形成されており、成膜された
前記導体層３８には、圧縮応力が加わった状態となって
いる。このため前記導体層３８は下層に密着し、前記導
体層３８の膜剥がれを防止できる。また前記導体層３８
は、Ｃｒ膜で形成されていることが好ましく、膜面に対
する垂直方向の（１１０）面間隔は、２．０３９オング
ストローム以上であることが好ましい。
【００２９】さらに本発明では、図２に示すように、ハ
ードバイアス層３６と導体層３８との間に、β―Ｔａ膜
の下地層３７が形成されていることが好ましく、導体層
３８の下に下地層３７が敷かれることにより、前記導体
層３８の対向性を高め、前記導体層３８の比抵抗を低下
させることが可能である。
ードバイアス層３６と導体層３８との間に、β―Ｔａ膜
の下地層３７が形成されていることが好ましく、導体層
３８の下に下地層３７が敷かれることにより、前記導体
層３８の対向性を高め、前記導体層３８の比抵抗を低下
させることが可能である。
【００３０】図３は本発明における第３の実施形態のス
ピンバルブ型薄膜素子を、記録媒体との対向面側から見
た断面図である。このスピンバルブ型薄膜素子は、デュ
アルスピンバルブ型薄膜素子と呼ばれるのであり、図
１，２に示すスピンバルブ型薄膜素子（シングルスピン
バルブ型薄膜素子）に比べ、高い抵抗変化率を得ること
が可能である。
ピンバルブ型薄膜素子を、記録媒体との対向面側から見
た断面図である。このスピンバルブ型薄膜素子は、デュ
アルスピンバルブ型薄膜素子と呼ばれるのであり、図
１，２に示すスピンバルブ型薄膜素子（シングルスピン
バルブ型薄膜素子）に比べ、高い抵抗変化率を得ること
が可能である。
【００３１】図３に示すスピンバルブ型薄膜素子の膜構
成は、下から下地層４０、反強磁性層４１、固定磁性層
４２、非磁性導電層４３、フリー磁性層４４、非磁性導
電層４５、固定磁性層４６、反強磁性層４７、及び保護
層４８の順に積層されている。前記下地層４０から保護
層４８までの積層体の両側には、ハードバイアス層４
９、下地層５０及び導体層５１が積層されている。
成は、下から下地層４０、反強磁性層４１、固定磁性層
４２、非磁性導電層４３、フリー磁性層４４、非磁性導
電層４５、固定磁性層４６、反強磁性層４７、及び保護
層４８の順に積層されている。前記下地層４０から保護
層４８までの積層体の両側には、ハードバイアス層４
９、下地層５０及び導体層５１が積層されている。
【００３２】図３に示すスピンバルブ型薄膜素子の導体
層５１は、その膜面に対する垂直方向（図示Ｚ方向）の
結晶面間隔が、前記導体層５１を形成する金属材料のバ
ルク材の場合における、膜面に対する垂直方向の結晶面
間隔以上で形成されており、成膜された前記導体層５１
には、圧縮応力が加わった状態となっている。このため
前記導体層５１は下層に密着し、前記導体層５１の膜剥
がれを防止できる。また前記導体層５１は、Ｃｒ膜で形
成されていることが好ましく、膜面に対する垂直方向の
（１１０）面間隔は、２．０３９オングストローム以上
であることが好ましい。
層５１は、その膜面に対する垂直方向（図示Ｚ方向）の
結晶面間隔が、前記導体層５１を形成する金属材料のバ
ルク材の場合における、膜面に対する垂直方向の結晶面
間隔以上で形成されており、成膜された前記導体層５１
には、圧縮応力が加わった状態となっている。このため
前記導体層５１は下層に密着し、前記導体層５１の膜剥
がれを防止できる。また前記導体層５１は、Ｃｒ膜で形
成されていることが好ましく、膜面に対する垂直方向の
（１１０）面間隔は、２．０３９オングストローム以上
であることが好ましい。
【００３３】さらに本発明では、図３に示すように、ハ
ードバイアス層４９と導体層５１との間に、β―Ｔａ膜
の下地層５０が形成されていることが好ましく、導体層
５１の下に下地層５０が敷かれることにより、前記導体
層５１の対向性を高め、前記導体層５１の比抵抗を低下
させることが可能である。
ードバイアス層４９と導体層５１との間に、β―Ｔａ膜
の下地層５０が形成されていることが好ましく、導体層
５１の下に下地層５０が敷かれることにより、前記導体
層５１の対向性を高め、前記導体層５１の比抵抗を低下
させることが可能である。
【００３４】図４は、記録媒体からの記録磁界を検出す
るためのＡＭＲ（amisotropic magnetoresisitive）素
子を記録媒体との対向面側から見た断面図である。前記
ＡＭＲ素子は、下から軟磁性層（ＳＡＬ層）５２、非磁
性層（ＳＨＵＮＴ層）５３、磁気抵抗層５４（ＭＲ層）
５４及び保護層５５の順に積層され、この積層体の両側
には、ハードバイアス層５６，５６が形成されている。
前記軟磁性層５２には、ＮｉＦｅＮｂ合金膜、非磁性層
５３にはＴａ膜、磁気抵抗層５４にはＮｉＦｅ合金膜、
ハードバイアス層５６にはＣｏＰｔ合金膜が、一般的に
使用される。
るためのＡＭＲ（amisotropic magnetoresisitive）素
子を記録媒体との対向面側から見た断面図である。前記
ＡＭＲ素子は、下から軟磁性層（ＳＡＬ層）５２、非磁
性層（ＳＨＵＮＴ層）５３、磁気抵抗層５４（ＭＲ層）
５４及び保護層５５の順に積層され、この積層体の両側
には、ハードバイアス層５６，５６が形成されている。
前記軟磁性層５２には、ＮｉＦｅＮｂ合金膜、非磁性層
５３にはＴａ膜、磁気抵抗層５４にはＮｉＦｅ合金膜、
ハードバイアス層５６にはＣｏＰｔ合金膜が、一般的に
使用される。
【００３５】図４に示すＡＭＲ素子では、ハードバイア
ス層５６の上に、下地層５７を介して導体層５８が形成
されている。この導体層５８も、図１から図３に示す各
スピンバルブ型薄膜素子の導体層と同様に、膜面に対す
る垂直方向（図示Ｚ方向）の結晶面間隔が、前記導体層
５８を形成する金属材料のバルク材の場合における、膜
面に対する垂直方向の結晶面間隔以上で形成されてお
り、成膜された前記導体層５８には、圧縮応力が加わっ
た状態となっている。このため前記導体層５８は下層に
密着し、前記導体層５８の膜剥がれを防止できる。また
前記導体層５８は、Ｃｒ膜で形成されていることが好ま
しく、膜面に対する垂直方向の（１１０）面間隔は、
２．０３９オングストローム以上であることが好まし
い。
ス層５６の上に、下地層５７を介して導体層５８が形成
されている。この導体層５８も、図１から図３に示す各
スピンバルブ型薄膜素子の導体層と同様に、膜面に対す
る垂直方向（図示Ｚ方向）の結晶面間隔が、前記導体層
５８を形成する金属材料のバルク材の場合における、膜
面に対する垂直方向の結晶面間隔以上で形成されてお
り、成膜された前記導体層５８には、圧縮応力が加わっ
た状態となっている。このため前記導体層５８は下層に
密着し、前記導体層５８の膜剥がれを防止できる。また
前記導体層５８は、Ｃｒ膜で形成されていることが好ま
しく、膜面に対する垂直方向の（１１０）面間隔は、
２．０３９オングストローム以上であることが好まし
い。
【００３６】さらに本発明では、図４に示すように、ハ
ードバイアス層５６と導体層５８との間に、β―Ｔａ膜
の下地層５７が形成されていることが好ましく、導体層
５８の下に下地層５７が敷かれることにより、前記導体
層５８の対向性を高め、前記導体層５８の比抵抗を低下
させることが可能である。
ードバイアス層５６と導体層５８との間に、β―Ｔａ膜
の下地層５７が形成されていることが好ましく、導体層
５８の下に下地層５７が敷かれることにより、前記導体
層５８の対向性を高め、前記導体層５８の比抵抗を低下
させることが可能である。
【００３７】このＡＭＲ素子では、ハードバイアス層５
６が図示Ｘ方向に磁化されており、このハードバイアス
層５６により磁気抵抗層５４にＸ方向のバイアス磁界が
与えられる。さらに軟磁性層５２から磁気抵抗層５４に
図示Ｙ方向のバイアス磁界が与えられる。磁気抵抗層５
４にＸ方向とＹ方向のバイアス磁界が与えられることに
より、磁気抵抗層５４の磁界変化に対する磁化変化が直
線性を有する状態に設定される。
６が図示Ｘ方向に磁化されており、このハードバイアス
層５６により磁気抵抗層５４にＸ方向のバイアス磁界が
与えられる。さらに軟磁性層５２から磁気抵抗層５４に
図示Ｙ方向のバイアス磁界が与えられる。磁気抵抗層５
４にＸ方向とＹ方向のバイアス磁界が与えられることに
より、磁気抵抗層５４の磁界変化に対する磁化変化が直
線性を有する状態に設定される。
【００３８】導体層５８からの検出電流（センス電流）
は、磁気抵抗層５４に与えられる。記録媒体の走行方向
はＺ方向であり、記録媒体からの洩れ磁界がＹ方向に与
えられると、磁気抵抗層５４の磁化方向が変化すること
により、抵抗値が変化し、これが電圧変化として検出さ
れる。
は、磁気抵抗層５４に与えられる。記録媒体の走行方向
はＺ方向であり、記録媒体からの洩れ磁界がＹ方向に与
えられると、磁気抵抗層５４の磁化方向が変化すること
により、抵抗値が変化し、これが電圧変化として検出さ
れる。
【００３９】次に、上述した図１から図３に示すスピン
バルブ型薄膜素子、及び図４のＡＭＲ素子の製造方法に
ついて説明する。図１から図４に示す磁気抵抗効果素子
は、スパッタ法やあるいは蒸着法によって成膜される。
スパッタ装置としては既存のものを使用すればよいが、
特に本発明では、ＤＣマグネトロンスパッタ装置が使用
される。このＤＣマグネトロンスパッタ装置は、他のス
パッタ装置に比べ、前記磁気抵抗効果素子の各層を所定
の膜厚で形成しやすく、膜厚の再現性に優れている。
バルブ型薄膜素子、及び図４のＡＭＲ素子の製造方法に
ついて説明する。図１から図４に示す磁気抵抗効果素子
は、スパッタ法やあるいは蒸着法によって成膜される。
スパッタ装置としては既存のものを使用すればよいが、
特に本発明では、ＤＣマグネトロンスパッタ装置が使用
される。このＤＣマグネトロンスパッタ装置は、他のス
パッタ装置に比べ、前記磁気抵抗効果素子の各層を所定
の膜厚で形成しやすく、膜厚の再現性に優れている。
【００４０】図５は、本発明におけるＤＣマグネトロン
スパッタ装置の内部構造を示す構成図である。図５に示
すように、マグネトロンスパッタ装置６０のチャンバー
６１内には、ターゲット６２を取付けるための電極部６
３と、前記ターゲット６２と対向する位置に、基板保持
部６４とが設けられている。前記基板保持部６４上に
は、基板６５が置かれている。また電極部６３内には、
磁石６６が設けられている。さらに、前記チャンバー６
１内には、ガス導入口６７と、ガス排気口６８とが設け
られており、前記ガス導入口６７からＡｒガスが導入さ
れる。
スパッタ装置の内部構造を示す構成図である。図５に示
すように、マグネトロンスパッタ装置６０のチャンバー
６１内には、ターゲット６２を取付けるための電極部６
３と、前記ターゲット６２と対向する位置に、基板保持
部６４とが設けられている。前記基板保持部６４上に
は、基板６５が置かれている。また電極部６３内には、
磁石６６が設けられている。さらに、前記チャンバー６
１内には、ガス導入口６７と、ガス排気口６８とが設け
られており、前記ガス導入口６７からＡｒガスが導入さ
れる。
【００４１】前述したように従来では、磁気抵抗効果素
子の導体層としてα―Ｔａ膜を使用する場合があった
が、この場合、ガス導入口６７からはＡｒガスのみなら
ず、Ｏ（酸素）量も適正に調整して導入する必要があっ
た。これに対し、同じＴａでも本発明では、導体層とハ
ードバイアス層との間に介在する下地層をβ―Ｔａ膜で
形成しているので、前記ガス導入口６７からはＡｒガス
のみを導入すればよく、製造工程の簡素化を実現でき
る。
子の導体層としてα―Ｔａ膜を使用する場合があった
が、この場合、ガス導入口６７からはＡｒガスのみなら
ず、Ｏ（酸素）量も適正に調整して導入する必要があっ
た。これに対し、同じＴａでも本発明では、導体層とハ
ードバイアス層との間に介在する下地層をβ―Ｔａ膜で
形成しているので、前記ガス導入口６７からはＡｒガス
のみを導入すればよく、製造工程の簡素化を実現でき
る。
【００４２】図５に示すように、電極部６３には、ＤＣ
電源６９が接続されており、前記ＤＣ電源６９を作動さ
せることにより、電場と磁場との相互作用により、マグ
ネトロン放電が発生し、前記ターゲット６２がスパッタ
され、前記ターゲット６２と対向する位置に配置された
基板６５上に積層体７１が成膜される。
電源６９が接続されており、前記ＤＣ電源６９を作動さ
せることにより、電場と磁場との相互作用により、マグ
ネトロン放電が発生し、前記ターゲット６２がスパッタ
され、前記ターゲット６２と対向する位置に配置された
基板６５上に積層体７１が成膜される。
【００４３】本発明では、さらに基板６５側にもＤＣ電
源７０が接続されている。基板６５上に成膜された積層
体７１の導体層を成膜する際に、基板６５側のＤＣ電源
７０を作動させることにより、成膜された前記導体層の
表面を逆スパッタにより削ることができる。逆スパッタ
によって前記導体層の結晶の格子間に歪みが生じ、膜面
に対する垂直方向の結晶面間隔は大きくなる。
源７０が接続されている。基板６５上に成膜された積層
体７１の導体層を成膜する際に、基板６５側のＤＣ電源
７０を作動させることにより、成膜された前記導体層の
表面を逆スパッタにより削ることができる。逆スパッタ
によって前記導体層の結晶の格子間に歪みが生じ、膜面
に対する垂直方向の結晶面間隔は大きくなる。
【００４４】本発明では、基板６５側のＤＣ電源７０か
らのＤＣバイアスを強くすることにより、前記導体層の
結晶面間隔を大きくできることが実験によりわかってい
る。本発明では、ＤＣバイアスの強さを調整し、前記導
体層の膜面に対する垂直方向の結晶面間隔が、バルク材
の場合の膜面に対する垂直方向の結晶面間隔よりも大き
くなるようにする必要性がある。
らのＤＣバイアスを強くすることにより、前記導体層の
結晶面間隔を大きくできることが実験によりわかってい
る。本発明では、ＤＣバイアスの強さを調整し、前記導
体層の膜面に対する垂直方向の結晶面間隔が、バルク材
の場合の膜面に対する垂直方向の結晶面間隔よりも大き
くなるようにする必要性がある。
【００４５】図１から図４に示す磁気抵抗効果素子を成
膜した後、記録媒体との対向面をドライエッチングによ
って削り、前記磁気抵抗効果素子の各層を外部に露出さ
せる。本発明では、例えば導体層をＣｒ膜で形成してい
るので、前記導体層を外部に露出させた際に、Ｃｒ膜に
「だれ」が生ずる可能性はなく、リセスの発生を防ぐこ
とができる。
膜した後、記録媒体との対向面をドライエッチングによ
って削り、前記磁気抵抗効果素子の各層を外部に露出さ
せる。本発明では、例えば導体層をＣｒ膜で形成してい
るので、前記導体層を外部に露出させた際に、Ｃｒ膜に
「だれ」が生ずる可能性はなく、リセスの発生を防ぐこ
とができる。
【００４６】以上詳述した本発明によれば、ハードバイ
アス層の上に形成される導体層の膜面に対する垂直方向
の結晶面間隔を、バルク材の場合の膜面に対する垂直方
向の結晶面間隔以上で形成することにより、前記導体層
に対し圧縮応力を加えることができ、前記導体層の膜剥
がれを防止できるとともに、前記導体層を適正な厚さで
形成することが可能となる。特に本発明では、前記ハー
ドバイアス層と導体層との間にβ―Ｔａ膜の下地層を形
成することが好ましく、前記導体層の下に下地層を敷く
ことにより、前記導体層の配向性を高め、比抵抗を低下
させることができる。
アス層の上に形成される導体層の膜面に対する垂直方向
の結晶面間隔を、バルク材の場合の膜面に対する垂直方
向の結晶面間隔以上で形成することにより、前記導体層
に対し圧縮応力を加えることができ、前記導体層の膜剥
がれを防止できるとともに、前記導体層を適正な厚さで
形成することが可能となる。特に本発明では、前記ハー
ドバイアス層と導体層との間にβ―Ｔａ膜の下地層を形
成することが好ましく、前記導体層の下に下地層を敷く
ことにより、前記導体層の配向性を高め、比抵抗を低下
させることができる。
【００４７】また、上述した導体層の結晶面間隔の調整
は、既存のＤＣマグネトロンスパッタ装置の基板側にも
ＤＣ電源を接続し、基板側にＤＣバイアスを供給するこ
とにより、容易に導体層の結晶面間隔を大きくすること
ができる。なお本発明における薄膜導体層は、磁気抵抗
効果素子の実施例を挙げて説明したが、例えば半導体の
ＤＲＡＭなどの導体層にも本発明を適用できる。
は、既存のＤＣマグネトロンスパッタ装置の基板側にも
ＤＣ電源を接続し、基板側にＤＣバイアスを供給するこ
とにより、容易に導体層の結晶面間隔を大きくすること
ができる。なお本発明における薄膜導体層は、磁気抵抗
効果素子の実施例を挙げて説明したが、例えば半導体の
ＤＲＡＭなどの導体層にも本発明を適用できる。
【００４８】
【実施例】本発明では、実際にＤＣマグネトロンスパッ
タ装置内の基板上にＣｒ膜を成膜し、基板側に供給する
ＤＣバイアスの強さと、Ｃｒ膜に加わる応力との関係、
及びＤＣバイアスの強さと、Ｃｒ膜の（１１０）面間隔
との関係について調べた。なお、基板上には、Ｃｒ膜を
成膜する前に、β―Ｔａ膜で形成された下地層を成膜
し、その後、Ｃｒ膜を成膜した。
タ装置内の基板上にＣｒ膜を成膜し、基板側に供給する
ＤＣバイアスの強さと、Ｃｒ膜に加わる応力との関係、
及びＤＣバイアスの強さと、Ｃｒ膜の（１１０）面間隔
との関係について調べた。なお、基板上には、Ｃｒ膜を
成膜する前に、β―Ｔａ膜で形成された下地層を成膜
し、その後、Ｃｒ膜を成膜した。
【００４９】まず、基板側に供給されるＤＣバイアスの
強さと、導体層（Ｃｒ膜）に加わる応力との関係につい
て図６を参照しながら説明する。なお縦軸の「応力」と
は、前記導体層の膜面と平行な方向から加わる応力のこ
とを指している。図６に示すように、ＤＣバイアスを強
くしていくと、導体層に加わる応力は、プラスの値から
マイナスの値に変化することがわかる。ここでプラス側
の応力は、導体層に引っ張り応力が加わり、マイナス側
の応力は、前記導体層に圧縮応力が加わることを意味し
ているので、ＤＣバイアスを強くすることにより、導体
層に、圧縮応力を加えることができるとわかる。
強さと、導体層（Ｃｒ膜）に加わる応力との関係につい
て図６を参照しながら説明する。なお縦軸の「応力」と
は、前記導体層の膜面と平行な方向から加わる応力のこ
とを指している。図６に示すように、ＤＣバイアスを強
くしていくと、導体層に加わる応力は、プラスの値から
マイナスの値に変化することがわかる。ここでプラス側
の応力は、導体層に引っ張り応力が加わり、マイナス側
の応力は、前記導体層に圧縮応力が加わることを意味し
ているので、ＤＣバイアスを強くすることにより、導体
層に、圧縮応力を加えることができるとわかる。
【００５０】図７は、基板側に供給されるＤＣバイアス
の強さと、Ｃｒ膜の（１１０）面間隔との関係を示すグ
ラフである。なおＣｒ膜の結晶構造はｂｃｃ構造であ
り、膜面に対する垂直方向の結晶面は（１１０）面とな
っている。図７に示すように、ＤＣバイアスを強くして
いくと、Ｃｒ膜の（１１０）面間隔を徐々に大きくでき
ることがわかる。ここでＣｒのバルク材の場合における
（１１０）面間隔は、２．０３９オングストロームであ
ることがわかっている。
の強さと、Ｃｒ膜の（１１０）面間隔との関係を示すグ
ラフである。なおＣｒ膜の結晶構造はｂｃｃ構造であ
り、膜面に対する垂直方向の結晶面は（１１０）面とな
っている。図７に示すように、ＤＣバイアスを強くして
いくと、Ｃｒ膜の（１１０）面間隔を徐々に大きくでき
ることがわかる。ここでＣｒのバルク材の場合における
（１１０）面間隔は、２．０３９オングストロームであ
ることがわかっている。
【００５１】Ｃｒ膜の（１１０）面間隔を、バルク材の
場合における（１１０）面間隔（＝２．０３９オングス
トローム）よりも大きくするには、約２８０（Ｖ）以上
のＤＣバイアスを供給すればよいことがわかる。
場合における（１１０）面間隔（＝２．０３９オングス
トローム）よりも大きくするには、約２８０（Ｖ）以上
のＤＣバイアスを供給すればよいことがわかる。
【００５２】図６と図７を参照して、横軸をＣｒ膜の
（１１０）面間隔、縦軸を膜応力としグラフを作成し
た。その結果を図８に示す。図８に示すように、Ｃｒ膜
の（１１０）面間隔を大きくしていくと、前記Ｃｒ膜に
加わる膜応力はプラスからマイナスへ、すなわち引っ張
り応力から圧縮応力に変化することがわかる。
（１１０）面間隔、縦軸を膜応力としグラフを作成し
た。その結果を図８に示す。図８に示すように、Ｃｒ膜
の（１１０）面間隔を大きくしていくと、前記Ｃｒ膜に
加わる膜応力はプラスからマイナスへ、すなわち引っ張
り応力から圧縮応力に変化することがわかる。
【００５３】前述したように、Ｃｒのバルク材の場合に
おける（１１０）面間隔は、２．０３９オングストロー
ムであるが、図８に示すように、Ｃｒ膜の（１１０）面
間隔を２．０３９オングストロームにすると、膜応力を
ほぼ０（ＧＰa）にすることができ、（１１０）面間隔
を２．０３９オングストローム以上にすると、前記Ｃｒ
膜に圧縮応力を加えることが可能である。そこで本発明
では、導体層を形成する金属材料の膜面に対する垂直方
向の結晶面間隔を、バルク材の場合の膜面に対する垂直
方向の結晶面間隔以上とすることにより、前記導体層に
圧縮応力を加えることができ、前記導体層の膜剥がれを
防止することが可能である。
おける（１１０）面間隔は、２．０３９オングストロー
ムであるが、図８に示すように、Ｃｒ膜の（１１０）面
間隔を２．０３９オングストロームにすると、膜応力を
ほぼ０（ＧＰa）にすることができ、（１１０）面間隔
を２．０３９オングストローム以上にすると、前記Ｃｒ
膜に圧縮応力を加えることが可能である。そこで本発明
では、導体層を形成する金属材料の膜面に対する垂直方
向の結晶面間隔を、バルク材の場合の膜面に対する垂直
方向の結晶面間隔以上とすることにより、前記導体層に
圧縮応力を加えることができ、前記導体層の膜剥がれを
防止することが可能である。
【００５４】
【００５５】
【発明の効果】 以上詳述した 本発明では、前記導体層を
Ｃｒ膜で形成する。前記Ｃｒ膜の結晶構造はｂｃｃ構造
であり、さらに膜面に対し垂直方向における結晶面は
（１１０）面となっているが、本発明では前記（１１
０）面間隔を２．０３９オングストローム以上で形成す
ることにより、前記Ｃｒ膜に圧縮応力を加え、前記Ｃｒ
膜の膜剥がれを防止できる。また、前記導体層であるＣ
ｒ膜に対し圧縮応力を加えることにより、容易に、前記
導体層の膜厚を所定の膜厚で形成することが可能であ
る。また、導体層をＣｒ膜で形成することにより、「だ
れ」を防止でき、リセスの発生を防ぐことができる。ま
たＣｒ膜は、従来導体層として使用されていたＡｕなど
に比べ安価である。
Ｃｒ膜で形成する。前記Ｃｒ膜の結晶構造はｂｃｃ構造
であり、さらに膜面に対し垂直方向における結晶面は
（１１０）面となっているが、本発明では前記（１１
０）面間隔を２．０３９オングストローム以上で形成す
ることにより、前記Ｃｒ膜に圧縮応力を加え、前記Ｃｒ
膜の膜剥がれを防止できる。また、前記導体層であるＣ
ｒ膜に対し圧縮応力を加えることにより、容易に、前記
導体層の膜厚を所定の膜厚で形成することが可能であ
る。また、導体層をＣｒ膜で形成することにより、「だ
れ」を防止でき、リセスの発生を防ぐことができる。ま
たＣｒ膜は、従来導体層として使用されていたＡｕなど
に比べ安価である。
【００５６】さらに本発明では前記導体層の下に下地層
を敷くことが好ましく、前記下地層を敷くことにより、
前記導体層の配向性を高め、前記導体層の比抵抗を低下
させることができる。なお本発明では前記下地層をβ―
Ｔａ膜で形成することが好ましい。β―Ｔａ膜は耐食性
に優れている。また従来、導体層としてα―Ｔａ膜を使
用した場合には、スパッタ装置内にＯ（酸素）量を適正
に調節する工程を必要としたが、β―Ｔａ膜の成膜の場
合には、Ｏを必要とせず、従来に比べて工程を簡略化で
きる。
を敷くことが好ましく、前記下地層を敷くことにより、
前記導体層の配向性を高め、前記導体層の比抵抗を低下
させることができる。なお本発明では前記下地層をβ―
Ｔａ膜で形成することが好ましい。β―Ｔａ膜は耐食性
に優れている。また従来、導体層としてα―Ｔａ膜を使
用した場合には、スパッタ装置内にＯ（酸素）量を適正
に調節する工程を必要としたが、β―Ｔａ膜の成膜の場
合には、Ｏを必要とせず、従来に比べて工程を簡略化で
きる。
【図１】本発明における第１実施形態の磁気抵抗効果素
子（スピンバルブ型薄膜素子）を記録媒体との対向面側
から見た断面図、
子（スピンバルブ型薄膜素子）を記録媒体との対向面側
から見た断面図、
【図２】本発明における第２実施形態の磁気抵抗効果素
子（スピンバルブ型薄膜素子）を記録媒体との対向面側
から見た断面図、
子（スピンバルブ型薄膜素子）を記録媒体との対向面側
から見た断面図、
【図３】本発明における第３実施形態の磁気抵抗効果素
子（スピンバルブ型薄膜素子）を記録媒体との対向面側
から見た断面図、
子（スピンバルブ型薄膜素子）を記録媒体との対向面側
から見た断面図、
【図４】本発明における第４実施形態の磁気抵抗効果素
子（ＡＭＲ素子）を記録媒体との対向面側から見た断面
図、
子（ＡＭＲ素子）を記録媒体との対向面側から見た断面
図、
【図５】本発明で使用されるＤＣマグネトロンスパッタ
装置の構成図、
装置の構成図、
【図６】ＤＣマグネトロンスパッタ装置の基板側に供給
されるＤＣバイアスの強さと、導体層（Ｃｒ膜）に加わ
る応力との関係を示すグラフ、
されるＤＣバイアスの強さと、導体層（Ｃｒ膜）に加わ
る応力との関係を示すグラフ、
【図７】ＤＣマグネトロンスパッタ装置の基板側に供給
されるＤＣバイアスの強さと、導体層（Ｃｒ膜）の（１
１０）面間隔との関係を示すグラフ、
されるＤＣバイアスの強さと、導体層（Ｃｒ膜）の（１
１０）面間隔との関係を示すグラフ、
【図８】Ｃｒ膜の（１１０）面間隔と、前記Ｃｒ膜に加
わる膜応力との関係を示すグラフ、
わる膜応力との関係を示すグラフ、
【図９】従来における磁気抵抗効果素子（スピンバルブ
型薄膜素子）を記録媒体との対向面側から見た断面図、
型薄膜素子）を記録媒体との対向面側から見た断面図、
１６、３４、４１、４７ 反強磁性層 １７、３３、４２、４６ 固定磁性層 １８、３２、４３、４５ 非磁性導電層 １９、３１、４４ フリー磁性層 ２１、３６、４９、５６ ハードバイアス層 ２２、３７、５０、５７ 下地層 ２３、３８、５１、５８ 導体層 ５２ 軟磁性層（ＳＡＬ層） ５３ 非磁性層（ＳＨＵＮＴ層） ５４ 磁気抵抗層（ＭＲ層） ６０ ＤＣマグネトロンスパッタ装置 ６２ ターゲット ６３ 電極部 ６４ 基板保持部 ６５ 基板 ６６ 磁石 ６９、７０ ＤＣ電源 ７１ 積層体
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｆ 10/32 Ｈ０１Ｌ 21/203 Ｈ０１Ｌ 21/203 21/285 Ｓ 21/285 ３０１Ｚ ３０１ 43/12 43/12 Ｇ０１Ｒ 33/06 Ｒ (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 43/08 C23C 14/14 C23C 14/38 G01R 33/09 G11B 5/39 H01F 10/32 H01L 21/203 H01L 21/285 H01L 43/12 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (8)
- 【請求項１】 ｂｃｃ構造のＣｒによって薄膜形成され
た導体層の、その膜面に対する垂直方向の（１１０）面
間隔が、２．０３９オングストローム以上であることを
特徴とする薄膜導体層。 - 【請求項２】 前記薄膜導体層の下側には、下地層が形
成されている請求項１に記載の薄膜導体層。 - 【請求項３】 前記下地層は、β相で、膜面に対する垂
直方向の結晶面が（００２）面であるＴａによって形成
される請求項２記載の薄膜導体層。 - 【請求項４】 反強磁性層と、この反強磁性層と接して
形成され、前記反強磁性層との交換結合磁界により磁化
方向が固定される固定磁性層と、前記固定磁性層に非磁
性導電層を介して形成されたフリー磁性層とを有する積
層体の両側に、請求項１ないし請求項３のいずれかに記
載の薄膜導体層が形成されていることを特徴とする磁気
抵抗効果素子。 - 【請求項５】 非磁性層を介して重ねられた磁気抵抗層
と軟磁性層とを有する積層体の両側に、請求項１ないし
請求項３のいずれかに記載の薄膜導体層が形成されてい
ることを特徴とする磁気抵抗効果素子。 - 【請求項６】 前記薄膜導体層が、前記磁気抵抗効果素
子の外部に露出されている請求項４または５に記載の磁
気抵抗効果素子。 - 【請求項７】 請求項１ないし請求項３のいずれかに記
載された薄膜導体層をＤＣマグネトロンスパッタ装置内
で、基板上に成膜する際に、前記基板側にＤＣバイアス
を供給することを特徴とする薄膜導体層の製造方法。 - 【請求項８】 前記薄膜導体層の膜面に対する垂直方向
の（１１０）面間隔を、前記ＤＣバイアスの電圧値によ
り調整する請求項７記載の薄膜導体層の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18439198A JP3227128B2 (ja) | 1998-06-30 | 1998-06-30 | 薄膜導体層及び前記薄膜導体層を用いた磁気抵抗効果素子並びに薄膜導体層の製造方法 |
| US09/336,300 US6359760B2 (en) | 1998-06-30 | 1999-06-21 | Thin film conductor layer, magnetoresistive element using the same and method of producing thin film conductor layer |
| KR1019990024433A KR100326825B1 (ko) | 1998-06-30 | 1999-06-26 | 박막도체층과 그것을 이용한 자기저항효과소자 및 박막도체층의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18439198A JP3227128B2 (ja) | 1998-06-30 | 1998-06-30 | 薄膜導体層及び前記薄膜導体層を用いた磁気抵抗効果素子並びに薄膜導体層の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000022236A JP2000022236A (ja) | 2000-01-21 |
| JP3227128B2 true JP3227128B2 (ja) | 2001-11-12 |
Family
ID=16152368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18439198A Expired - Fee Related JP3227128B2 (ja) | 1998-06-30 | 1998-06-30 | 薄膜導体層及び前記薄膜導体層を用いた磁気抵抗効果素子並びに薄膜導体層の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6359760B2 (ja) |
| JP (1) | JP3227128B2 (ja) |
| KR (1) | KR100326825B1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001216612A (ja) * | 2000-01-31 | 2001-08-10 | Alps Electric Co Ltd | スピンバルブ型薄膜磁気素子およびこのスピンバルブ型薄膜磁気素子を備えた薄膜磁気ヘッド |
| US6680831B2 (en) * | 2000-09-11 | 2004-01-20 | Matsushita Electric Industrial Co., Ltd. | Magnetoresistive element, method for manufacturing the same, and method for forming a compound magnetic thin film |
| JP2002171013A (ja) | 2000-12-04 | 2002-06-14 | Sony Corp | 磁気抵抗効果素子および磁気抵抗効果型磁気ヘッド |
| US6665154B2 (en) * | 2001-08-17 | 2003-12-16 | Headway Technologies, Inc. | Spin valve head with a current channeling layer |
| US20030080848A1 (en) * | 2001-10-29 | 2003-05-01 | Hubbell Incorporated | Unitary arrester housing and support bracket |
| JP2003242614A (ja) | 2002-02-18 | 2003-08-29 | Alps Electric Co Ltd | 薄膜電極層及び薄膜磁気ヘッド並びに該薄膜磁気ヘッドの電極形成方法 |
| US6989972B1 (en) | 2002-09-30 | 2006-01-24 | Western Digital (Fremont), Inc. | Magnetoresistive sensor with overlapping leads having distributed current |
| US6934129B1 (en) | 2002-09-30 | 2005-08-23 | Western Digital (Fremont), Inc. | Magnetoresistive sensor with overlapping lead layers including alpha tantalum and conductive layers |
| US7330339B2 (en) * | 2003-07-25 | 2008-02-12 | Hitachi Global Storage Technologies Netherlands B.V. | Structure providing enhanced self-pinning for CPP GMR and tunnel valve heads |
| ITTO20030729A1 (it) * | 2003-09-23 | 2005-03-24 | Fiat Ricerche | Dispositivo di rilevazione di campi magnetici e relativo procedimento di rilevazione |
| DE102007013480A1 (de) * | 2007-03-15 | 2008-09-18 | Euchner Gmbh + Co. Kg | Vorrichtung zum lösbaren Zuhalten eines verriegelten geschlossenen Zustandes einer Raumtrenneinrichtung |
| JP5245772B2 (ja) * | 2008-12-01 | 2013-07-24 | 日立電線株式会社 | 表面処理金属材およびその製造方法 |
| JP4952725B2 (ja) | 2009-01-14 | 2012-06-13 | ソニー株式会社 | 不揮発性磁気メモリ装置 |
| US8896974B2 (en) * | 2013-03-29 | 2014-11-25 | Tdk Corporation | Thin film magnetic head with side layers under compression stress |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950009939B1 (ko) * | 1990-11-30 | 1995-09-01 | 가부시끼가이샤 히다찌세이사꾸쇼 | 박막 형성 방법 및 그에 의해 형성된 반도체 장치 |
| US5268806A (en) | 1992-01-21 | 1993-12-07 | International Business Machines Corporation | Magnetoresistive transducer having tantalum lead conductors |
| JPH10335075A (ja) * | 1997-05-30 | 1998-12-18 | Mitsubishi Electric Corp | 放電灯点灯装置 |
| JPH10255237A (ja) * | 1997-03-13 | 1998-09-25 | Fujitsu Ltd | 磁気抵抗効果型ヘッド及びディスク装置 |
-
1998
- 1998-06-30 JP JP18439198A patent/JP3227128B2/ja not_active Expired - Fee Related
-
1999
- 1999-06-21 US US09/336,300 patent/US6359760B2/en not_active Expired - Lifetime
- 1999-06-26 KR KR1019990024433A patent/KR100326825B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000006501A (ko) | 2000-01-25 |
| KR100326825B1 (ko) | 2002-03-04 |
| US20020012206A1 (en) | 2002-01-31 |
| US6359760B2 (en) | 2002-03-19 |
| JP2000022236A (ja) | 2000-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7372672B2 (en) | GMR magnetic sensing element having an antiferromagnetic layer extending beyond the track width and method for making the same | |
| US8012316B2 (en) | FCC-like trilayer AP2 structure for CPP GMR EM improvement | |
| JP2962415B2 (ja) | 交換結合膜 | |
| JPH10154314A (ja) | スピンバルブ型薄膜素子 | |
| JPH11134620A (ja) | 強磁性トンネル接合素子センサ及びその製造方法 | |
| JP3227128B2 (ja) | 薄膜導体層及び前記薄膜導体層を用いた磁気抵抗効果素子並びに薄膜導体層の製造方法 | |
| GB2398920A (en) | Spin valve magnetoresistive element | |
| US7957107B2 (en) | Current-perpendicular-to-the-plane (CPP) magnetoresistive sensor with antiparallel-free layer structure and low current-induced noise | |
| JP2002289946A (ja) | 磁気検出素子及びその製造方法、ならびに前記磁気検出素子を用いた薄膜磁気ヘッド | |
| JP3071781B2 (ja) | 交換結合膜、前記交換結合膜を用いた磁気抵抗効果素子、ならびに、前記磁気抵抗効果素子を用いた薄膜磁気ヘッド | |
| JP3325853B2 (ja) | スピンバルブ型薄膜磁気素子及び薄膜磁気ヘッド及びスピンバルブ型薄膜磁気素子の製造方法 | |
| JP3274449B2 (ja) | 磁気抵抗効果素子、ならびに、前記磁気抵抗効果素子を用いた薄膜磁気ヘッド | |
| JP2002232037A (ja) | 磁気抵抗効果素子及びその製造方法 | |
| JP3048571B2 (ja) | 交換結合膜と、この交換結合膜を用いた磁気抵抗効果素子、ならびに、前記磁気抵抗効果素子を用いた薄膜磁気ヘッド | |
| JP3255901B2 (ja) | 交換結合膜の製造方法 | |
| JP2001077443A (ja) | 積層膜成膜装置、これを用いた磁気抵抗センサの製法および磁気抵抗センサ | |
| JP3274440B2 (ja) | 磁気抵抗効果素子、ならびに、前記磁気抵抗効果素子を用いた薄膜磁気ヘッド | |
| JP3048572B2 (ja) | 磁気抵抗効果素子、ならびに、前記磁気抵抗効果素子を用いた薄膜磁気ヘッド | |
| JP3057083B2 (ja) | 交換結合膜と、この交換結合膜を用いた磁気抵抗効果素子、ならびに、前記磁気抵抗効果素子を用いた薄膜磁気ヘッド | |
| JP2000173021A (ja) | 磁気抵抗効果素子 | |
| WO2002052658A1 (en) | Production method for spin valve film and production method of magnetoresistance effect type magnetic head | |
| WO2004059755A1 (ja) | Ｃｐｐ磁気抵抗効果素子及びその製造方法、ｃｐｐ磁気抵抗効果素子を備えた磁気記憶装置 | |
| JP2003060259A (ja) | 磁気検出素子及びその製造方法 | |
| JP2002246230A (ja) | 交換結合膜と前記交換結合膜を用いた磁気検出素子、ならびに前記交換結合膜の製造方法と前記磁気検出素子の製造方法 | |
| JP2000132820A (ja) | スピンバルブ型磁気抵抗効果ヘッド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010821 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070831 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080831 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080831 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090831 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090831 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |