JP3224509B2 - マイクロ波逓倍器 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、小型かつ簡単な
構造で低スプリアスを可能にするとともに、逓倍波周波
数及び抑圧したい周波数を容易に設定可能にすることが
できるマイクロ波逓倍器に関するものである。

【０００２】

【従来の技術】図１３は従来のマイクロ波逓倍器を示す
構成図であり、図において、１は逓倍回路、２は逓倍回
路１により出力された逓倍波を所望の電力レベルまで増
幅するバッファ増幅回路、３は逓倍回路１に設けられ、
ＧａＡｓ電界効果トランジスタ（以下、ＧａＡｓ ＦＥ
Ｔという）５の効率が最大となるように信号を入力した
り出力したりするための基本波整合回路、５はソース接
地されたＧａＡｓ ＦＥＴ、６はＧａＡｓ ＦＥＴ５か
ら出力されたｎ倍波周波数に対してインピーダンス整合
を行うｎ倍波整合回路、７は設定された帯域以外の周波
数を除去するとともに、基本波周波数およびｎ倍波周波
数以外の高調波をＧａＡｓ ＦＥＴ５のドレイン端子側
に反射させるバンドパスフィルタであり、８はバッファ
増幅回路２に設けられ、バンドパスフィルタ７から入力
した周波数に対してインピーダンス整合を行うｎ倍波整
合回路、９はバッファ増幅回路２に設けられたＧａＡｓ
ＦＥＴ、１０はバッファ増幅回路２に設けられＧａＡ
ｓ ＦＥＴ９から出力された周波数に対してインピーダ
ンス整合を行うｎ倍波整合回路、１１は出力端子であ
る。

【０００３】このような従来のマイクロ波逓倍器におい
て、逓倍回路１のＧａＡｓ ＦＥＴ５はソース接地され
ており、入力側は基本波周波数に対してインピーダンス
整合をとり、かつ出力側はｎ倍波に対してインピーダン
ス整合をとることにより、基本波からｎ倍波への変換を
効率よく行っていた。また、逓倍回路１とバッファ増幅
回路２との間に設けられたバンドパスフィルタ７は不要
波を除去し、かつ基本波及び所望波以外の高調波をＧａ
Ａｓ ＦＥＴ５のドレイン端子側に反射することによ
り、変換効率を更に高めている。また、バッファ増幅回
路２は逓倍回路１と同様、ソース接地されたＧａＡｓ
ＦＥＴ９の入出力部にｎ倍波に対するｎ倍波整合回路１
０を設けており、逓倍回路１により出力された逓倍波を
所望の電力レベルまで増幅する。

【０００４】

【発明が解決しようとする課題】従来のマイクロ波逓倍
器は以上のように構成されているので、逓倍回路１とバ
ッファ増幅器２の間に設けられたバンドパスフィルタ７
には不要波の抑圧、及び基本波及び所望波以外の高調波
をＧａＡｓ ＦＥＴ５のドレイン端子側に反射するとい
う設計上の要求があるため、狭帯域かつ多段のバンドパ
スフィルタ７が必要となり、例えば側面結合形バンドパ
スフィルタなどを用いた場合には製作後の調整が困難
で、かつ、狭帯域であるためエッチング精度等の製造バ
ラツキによる特性変動が大きく，かつ回路自体が大型化
するなどの課題があった。

【０００５】この発明は上記のような課題を解決するた
めになされたもので、逓倍回路１及びバッファ増幅回路
２のＧａＡｓ ＦＥＴ５および９に電源電圧を供給する
バイアス線路を不要波抑圧の機能を付加したものとし、
かつ逓倍回路１の出力部に集中定数形ＨＰＦ及び分布定
数形ＤＣカットを組み合わせ、さらにバッファ増幅回路
２のｎ倍波整合回路８および１０を対ＧＮＤ間にシャン
ト接続したインダクタを用いることで、小型かつ調整の
容易なマイクロ波逓倍器を得ることを目的とする。

【０００６】また、この発明は、プリント基板のエッチ
ング精度等の製造上の誤差に対しても特性の変動が小さ
くなるようにしたマイクロ波逓倍器を得ることを目的と
する。

【０００７】

【課題を解決するための手段】請求項１記載の発明に係
るマイクロ波逓倍器は、バイアス電圧供給線路を兼ねる
とともに、基本波の１／４波長の電気長を有し偶高調波
を抑圧する第１の先端短絡スタブと、第１および第２の
先端短絡インダクタおよびキャパシタからなり基本波を
抑圧する集中定数形ハイパスフィルタと、所望の逓倍波
の１／４波長の電気長を有する結合線路により形成し所
望の逓倍波以外の不要波を抑圧する分布定数形直流電圧
阻止回路と、入力した波形を増幅する第２の電界効果ト
ランジスタと、第２の電界効果トランジスタの入力側お
よび出力側に設けられた第３および第４の先端短絡イン
ダクタと、バイアス電圧供給線路を兼ねるとともに、基
本波の１／４波長の電気長を有し偶高調波を抑圧する第
２の先端短絡スタブとを備 えたものである。

【０００８】請求項２記載の発明に係るマイクロ波逓倍
器は、バイアス電圧供給線路を兼ねるとともに、基本波
の１／４波長の電気長を有し奇高調波を抑圧する第１の
先端開放スタブと、第１および第２の先端短絡インダク
タおよびキャパシタからなり基本波を抑圧する集中定数
形ハイパスフィルタと、所望の逓倍波の１／４波長の電
気長を有する結合線路により形成し所望の逓倍波以外の
不要波を抑圧する分布定数形直流電圧阻止回路と、入力
した波形を増幅する第２の電界効果トランジスタと、第
２の電界効果トランジスタの入力側および出力側に設け
られた第３および第４の先端短絡インダクタと、バイア
ス電圧供給線路を兼ねるとともに、基本波の１／４波長
の電気長を有し奇高調波を抑圧する第２の先端開放スタ
ブとを備えたものである。

【０００９】請求項３記載の発明に係るマイクロ波逓倍
器は、集中定数形ハイパスフィルタのキャパシタを、可
変容量キャパシタとしたものである。

【００１０】請求項４記載の発明に係るマイクロ波逓倍
器は、第１および第２の先端短絡スタブに、チップキャ
パシタの取付位置を可変する取付位置可変手段を備えた
ものである。

【００１１】請求項５記載の発明に係るマイクロ波逓倍
器は、取付位置可変手段として、第１および第２の先端
短絡スタブと並走するように設けたＧＮＤパターンと、
ＧＮＤパターンに設けた裏面の地導体と導通するための
スルーホールと、第１および第２の先端短絡スタブとＧ
ＮＤパターンとの間でスライドさせ、第１および第２の
先端短絡スタブの電気長を変化させるチップキャパシタ
とを備えたものである。

【００１２】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。実施の形態１． 図１はこの発明の実施の形態１によるマイクロ波逓倍器
を示す構成図であり、図において、１５はこの発明の実
施の形態１による逓倍回路、１６は逓倍回路１５により
出力された逓倍波を所望の電力レベルまで増幅するバッ
ファ増幅回路、３は逓倍回路１５に設けられ、ＧａＡｓ
ＦＥＴ５の効率が最大となるように信号を入力したり
出力したりするための基本波整合回路、５はソース接地
されたＧａＡｓ ＦＥＴ（第１の電界効果トランジス
タ）、８はバッファ増幅回路１６に設けられ、入力した
周波数に対してインピーダンス整合を行うｎ倍波整合回
路、９はバッファ増幅回路１６に設けられたＧａＡｓ
ＦＥＴ（第２の電界効果トランジスタ）、１０はバッフ
ァ増幅回路１６に設けられＧａＡｓ ＦＥＴ９から出力
された周波数に対してインピーダンス整合を行うｎ倍波
整合回路、１１は出力端子である。

【００１３】２１ａ，２１ｂは基本波ｆ₁ の１／４波長
の電気長を有する先端短絡スタブ（第１および第２の先
端短絡スタブ）、２２ａ，２２ｂは上記先端短絡スタブ
２１ａ，２１ｂを介してＧａＡｓ ＦＥＴ５，９にバイ
アス電圧を供給する短絡スタブ用電源端子、２３ａ，２
３ｂは集中定数形ハイパスフィルタを構成するインダク
タ（第１および第２の先端短絡インダクタ）、２４は集
中定数形ハイパスフィルタを構成するキャパシタ、２５
は所望の逓倍波の１／４波長の電気長を有する結合線路
で構成されたＤＣカット（分布定数形直流電圧阻止回
路）、２６ａ，２６ｂはバッファ増幅回路１６のｎ倍波
整合回路８，１０に用いたインダクタ（第３および第４
の先端短絡インダクタ）である。

【００１４】次に動作について説明する。図２は図１の
（１）での横軸を時間（ａ）および横軸を周波数（ｂ）
としたときの波形を示す波形図、図３は図１の（２）で
の横軸を時間（ａ）および横軸を周波数（ｂ）としたと
きの波形を示す波形図、図４は図１の（３）での横軸を
時間（ａ）および横軸を周波数（ｂ）としたときの波形
を示す波形図、図５は図１の（４）での横軸を時間
（ａ）および横軸を周波数（ｂ）としたときの波形を示
す波形図、図６は図１の先端短絡スタブおよび集中定数
形ハイパスフィルタの通過特性を示す波形図である。ま
ず、基本波整合回路３では、入力端子４から入力した基
本波周波数（図２（ａ），（ｂ）参照）に対してＧａＡ
ｓ ＦＥＴ５の効率が最大となるように信号を入力した
り出力したりし、ＧａＡｓ ＦＥＴ５に出力される。次
に、ＧａＡｓ ＦＥＴ５では、入力した波形に対して逓
倍波への変換が行われ（図３（ａ），（ｂ）参照）、出
力される。このＧａＡｓ ＦＥＴ５から先端短絡スタブ
２１ａ側を見込んだインピーダンスは、基本波ｆ₁ を含
む入力周波数の奇数次の高調波の周波数で開放、偶数次
の高調波に対しては短絡となるため、偶数次の高調波は
先端短絡スタブ２１ａにより抑圧される。

【００１５】そして、キャパシタ２４およびインダクタ
２３ａ，２３ｂから構成される集中定数形ハイパスフィ
ルタでは、入力した波形に対して基本波ｆ₁ および２倍
波の抑圧が行われ（図６参照）、ＤＣカット２５に出力
される。なお、この集中定数形ハイパスフィルタのカッ
トオフ周波数を基本波ｆ₁ よりも高く設定することによ
り基本波ｆ₁ を抑圧し、かつ、先端短絡スタブ２１ａ及
び集中定数形ハイパスフィルタにより基本波ｆ₁ 及び偶
数次の逓倍波をＧａＡｓ ＦＥＴ５のドレイン端子側に
反射することにより、この回路を３次以上の奇数次の高
調波を得るための逓倍回路として使用した場合に変換効
率を高めることができる。次に、ＤＣカット２５では、
入力した波形に対して不要波の抑圧が行われ、バッファ
増幅回路１６の入出力整合回路としてのインダクタ２６
ａに出力される。このインダクタ２６ａでは、入力した
波形に対してｔ／Ｎが行われ（図４（ａ），（ｂ）参
照）、ＧａＡｓ ＦＥＴ９に出力される。次に、ＧａＡ
ｓ ＦＥＴ９、インダクタ２６ｂおよび先端短絡スタブ
２１ｂを介して増幅が行われ（図５（ａ），（ｂ）参
照）、出力端子１１から出力される。

【００１６】以上のように、この実施の形態１によれ
ば、逓倍回路１５およびバッファ増幅回路１６の出力側
のバイアス線路を基本周波数の１／４波長の電気長を有
する先端短絡スタブ２１ａ，２１ｂと、逓倍回路１５の
出力部に設けられたインダクタ２３ａ，２３ｂとキャパ
シタ２４とから構成される集中定数形ハイパスフィルタ
とを組み合わせることにより、不要波を抑圧することが
できるなどの効果が得られる。

【００１７】実施の形態２． 図７はこの発明の実施の形態２によるマイクロ波逓倍器
を示す構成図、図８はＤＣカットの通過特性を示す波形
図であり、図において実施の形態１と同一符号は同一ま
たは相当部分を示すので説明を省略する。実施の形態１
では逓倍回路１５およびバッファ増幅回路１６の出力側
のバイアス線路を基本周波数の１／４波長の電気長を有
する先端短絡スタブ２１ａ，２１ｂと、逓倍回路１５の
出力部に設けられた集中定数形ハイパスフィルタとを組
み合わせたものについて示したが、図７に示すように、
逓倍回路１５の出力側に所望の逓倍波の１／４波長の電
気長を有する結合線路で構成されたＤＣカット（分布定
数形直流電圧阻止回路）３２を設けることにより、この
ＤＣカット３２の周波数特性により、逓倍波周波数ｆ₁₁
以外の高調波ｆ₁₂およびｆ₁₃を抑圧することができるな
どの効果が得られる。

【００１８】実施の形態３． 図９はこの発明の実施の形態３によるマイクロ波逓倍器
を示す構成図であり、図において、実施の形態１と同一
符号は同一または相当部分を示すので説明を省略する。
３５はこの発明の実施の形態３による逓倍回路、３６は
この発明の実施の形態３によるバッファ増幅回路、４１
ａ，４１ｂは基本波周波数の１／４波長の電気長を有す
る先端開放スタブ（第１および第２の先端開放スタ
ブ）、４２ａ，４２ｂは先端開放スタブ４１ａ，４１ｂ
を介してＧａＡｓ ＦＥＴ５，９にバイアス電圧を供給
する開放スタブ用電源端子である。実施の形態１ではＧ
ａＡｓＦＥＴ５，９には先端短絡スタブ２１ａ，２１ｂ
が接続されているものについて示したが、図９に示すよ
うに、ＧａＡｓ ＦＥＴ５，９に先端開放スタブ４１
ａ，４１ｂを接続してもよい。

【００１９】この場合、ＧａＡｓ ＦＥＴ５から先端開
放スタブ４１ａ側を見込んだインピーダンスは、基本波
ｆ₁ を含む入力周波数の奇数次の高調波の周波数で短絡
で、偶数次の高調波に対しては開放となるため、奇数次
の高調波は先端開放スタブ４１ａにより抑圧される。一
方、キャパシタ２４およびインダクタ２３ａ，２３ｂか
ら構成される集中定数形ハイパスフィルタにより、基本
波ｆ₁ をさらに抑圧し、基本波ｆ₁ 及び奇数次の逓倍波
をＧａＡｓ ＦＥＴ５のドレイン端子側に反射すること
により、この回路を２次以上の偶数次の高調波を得るた
めの逓倍回路３５として使用した場合に変換効率を高め
ることができるなどの効果が得られる。

【００２０】また、図１０はバッファ増幅回路の入出力
整合回路にインダクタを用いたときの特性を示す波形図
であり、図に示すように、バッファ増幅回路３６の入出
力整合回路を対ＧＮＤ間にシャント接続されたインダク
タ２６ａ，２６ｂを用いることにより、先端開放スタブ
４１ｂを用いた整合回路とした場合に比べて、図１０に
示すように、所望の周波数以外での不要な利得を抑圧す
ることができるなどの効果が得られる。

【００２１】実施の形態４． 図１１はこの発明の実施の形態４によるマイクロ波逓倍
器の逓倍回路を示す構成図であり、図において、実施の
形態１と同一符号は同一または相当部分を示すので説明
を省略する。実施の形態１では逓倍回路１５の出力部に
設けた集中定数形ハイパスフィルタを構成するキャパシ
タ２４は可変させることができないものについて示した
が、図１１に示すように、キャパシタ２４を可変容量キ
ャパシタ４６とすることにより集中定数形ハイパスフィ
ルタのカットオフ周波数を調整し、逓倍回路出力での不
要波の抑圧量を可変することができるなどの効果が得ら
れる。

【００２２】実施の形態５． 図１２はこの発明の実施の形態５による先端短絡スタブ
の電気長を変化させる回路パターンを示した構成図であ
る。図において実施の形態１と同一符号は同一または相
当部分を示すので説明を省略する。５１は逓倍回路１５
及びバッファ増幅回路１６に設けられた先端短絡スタブ
２１ａ，２１ｂと並走するように設けられたＧＮＤパタ
ーン（取付位置可変手段）、５２はＧＮＤパターン５１
に設けられた裏面の地導体と導通するためのスルーホー
ル（取付位置可変手段）、５３は先端短絡スタブ２１
ａ，２１ｂと地導体間のＤＣカット用のチップキャパシ
タ（取付位置可変手段）である。この実施の形態５にお
いて、図に示すように、チップキャパシタ５３を先端短
絡スタブ２１ａとＧＮＤパターン５１間でスライドさ
せ、先端短絡スタブ２１ａの電気長を変化させることに
より、抑圧すべき高調波の周波数調整をパターンカット
や部品交換等を伴わずに容易に行えるなどの効果が得ら
れる。

【００２３】

【発明の効果】以上のように、請求項１記載の発明によ
れば、バイアス電圧供給線路を兼ねるとともに、基本波
の１／４波長の電気長を有し偶高調波を抑圧する第１の
先端短絡スタブと、第１および第２の先端短絡インダク
タおよびキャパシタからなり基本波を抑圧する集中定数
形ハイパスフィルタと、所望の逓倍波の１／４波長の電
気長を有する結合線路により形成し所望の逓倍波以外の
不要波を抑圧する分布定数形直流電圧阻止回路と、入力
した波形を増幅する第２の電界効果トランジスタと、第
２の電界効果トランジスタの入力側および出力側に設け
られた第３および第４の先端短絡インダクタと、バイア
ス電圧供給線路を兼ねるとともに、基本波の１／４波長
の電気長を有し偶高調波を抑圧する第２の先端短絡スタ
ブとを備えるように構成したので、不要な周波数帯を抑
圧することができ、小型化かつ調整が容易にできる効果
がある。

【００２４】請求項２記載の発明によれば、バイアス電
圧供給線路を兼ねるとともに、基本波の１／４波長の電
気長を有し奇高調波を抑圧する第１の先端開放スタブ
と、第１および第２の先端短絡インダクタおよびキャパ
シタからなり基本波を抑圧する集中定数形ハイパスフィ
ルタと、所望の逓倍波の１／４波長の電気長を有する結
合線路により形成し所望の逓倍波以外の不要波を抑圧す
る分布定数形直流電圧阻止回路と、入力した波形を増幅
する第２の電界効果トランジスタと、第２の電界 効果ト
ランジスタの入力側および出力側に設けられた第３およ
び第４の先端短絡インダクタと、バイアス電圧供給線路
を兼ねるとともに、基本波の１／４波長の電気長を有し
奇高調波を抑圧する第２の先端開放スタブとを備えるよ
うに構成したので、不要な周波数帯を抑圧することがで
き、小型化かつ調整が容易にできる効果がある。

【００２５】請求項３記載の発明によれば、集中定数形
ハイパスフィルタのキャパシタを、可変容量キャパシタ
とするように構成したので、抑圧すべき高調波の次数お
よび抑圧レベルを可変とすることができる効果がある。

【００２６】請求項４記載の発明によれば、第１および
第２の先端短絡スタブに、チップキャパシタの取付位置
を可変する取付位置可変手段を備えるように構成したの
で、抑圧すべき高調波の次数および抑圧レベルを可変と
することができ、プリント基板のエッチング精度等の製
造上の誤差に対しても特性の変動を小さくすることがで
きる効果がある。

【００２７】請求項５記載の発明によれば、取付位置可
変手段として、第１および第２の先端短絡スタブと並走
するように設けたＧＮＤパターンと、ＧＮＤパターンに
設けた裏面の地導体と導通するためのスルーホールと、
第１および第２の先端短絡スタブとＧＮＤパターンとの
間でスライドさせ、第１および第２の先端短絡スタブの
電気長を変化させるチップキャパシタとを備えるように
構成したので、抑圧すべき高調波の次数および抑圧レベ
ルを可変とすることができ、プリント基板のエッチング
精度等の製造上の誤差に対しても特性の変動を小さくす
ることができる効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１によるマイクロ波逓
倍器を示す構成図である。

【図２】 図１の（１）での横軸を時間（ａ）および横
軸を周波数（ｂ）としたときの波形を示す波形図であ
る。

【図３】 図１の（２）での横軸を時間（ａ）および横
軸を周波数（ｂ）としたときの波形を示す波形図であ
る。

【図４】 図１の（３）での横軸を時間（ａ）および横
軸を周波数（ｂ）としたときの波形を示す波形図であ
る。

【図５】 図１の（４）での横軸を時間（ａ）および横
軸を周波数（ｂ）としたときの波形を示す波形図であ
る。

【図６】 図１の先端短絡スタブおよび集中定数形ハイ
パスフィルタの通過特性を示す波形図である。

【図７】 この発明の実施の形態２によるマイクロ波逓
倍器を示す構成図である。

【図８】 ＤＣカットの通過特性を示す波形図である。

【図９】 この発明の実施の形態３によるマイクロ波逓
倍器を示す構成図である。

【図１０】 バッファ増幅回路の入出力整合回路にイン
ダクタを用いたときの特性を示す波形図である。

【図１１】 この発明の実施の形態４によるマイクロ波
逓倍器の逓倍回路を示す構成図である。

【図１２】 この発明の実施の形態５による先端短絡ス
タブの電気長を変化させる回路パターンを示した構成図
である。

【図１３】 従来のマイクロ波逓倍器を示す構成図であ
る。

【符号の説明】

３ 基本波整合回路、５，９ ＧａＡｓ ＦＥＴ（第１
および第２の電界効果トランジスタ）、１５ 逓倍回
路、１６ バッファ増幅回路、２１ａ，２１ｂ先端短絡
スタブ（第１および第２の先端短絡スタブ）、２３ａ，
２３ｂ インダクタ（第１および第２の先端短絡インダ
クタ）、２４ キャパシタ、２５，３２ＤＣカット（分
布定数形直流電圧阻止回路）、２６ａ，２６ｂ インダ
クタ（第３および第４の先端短絡インダクタ）、４１
ａ，４１ｂ 先端開放スタブ（第１および第２の先端開
放スタブ）、４６ 可変容量キャパシタ、５１ ＧＮＤ
パターン（取付位置可変手段）、５２ スルーホール
（取付位置可変手段）、５３チップキャパシタ（取付位
置可変手段）。

フロントページの続き (56)参考文献 特開 平１−236705（ＪＰ，Ａ) 特開 平７−245501（ＪＰ，Ａ) 特開 昭62−23211（ＪＰ，Ａ) 特開 平５−304419（ＪＰ，Ａ) 特開 平７−66656（ＪＰ，Ａ) 特開 平６−104642（ＪＰ，Ａ) 特開 平２−76401（ＪＰ，Ａ) 特開 平２−179101（ＪＰ，Ａ) 実開 平４−114215（ＪＰ，Ｕ) 実開 平４−107904（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03B 19/00 - 19/18

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 基本波整合回路の後段に設けられ、基本
   波に対する逓倍波を生成する第１の電界効果トランジス
   タと、 上記第１の電界効果トランジスタの後段に設けられ、バ
   イアス電圧供給線路を兼ねるとともに、基本波の１／４
   波長の電気長を有し偶高調波を抑圧する第１の先端短絡
   スタブと、 上記第１の先端短絡スタブの後段に設けられ、第１およ
   び第２の先端短絡インダクタおよびキャパシタからなり
   基本波を抑圧する集中定数形ハイパスフィルタと、 上記集中定数形ハイパスフィルタの後段に設けられ、所
   望の逓倍波の１／４波長の電気長を有する結合線路によ
   り形成し所望の逓倍波以外の不要波を抑圧する分布定数
   形直流電圧阻止回路と、 上記分布定数形直流電圧阻止回路の後段に設けられ、入
   力した波形を増幅する第２の電界効果トランジスタと、 上記第２の電界効果トランジスタの入力側および出力側
   に設けられた第３および第４の先端短絡インダクタと、 上記第２の電界効果トランジスタの後段に設けられ、バ
   イアス電圧供給線路を兼ねるとともに、基本波の１／４
   波長の電気長を有し偶高調波を抑圧する第２の先端短絡
   スタブとを備えたマイクロ波逓倍器。
2. 【請求項２】 基本波整合回路の後段に設けられ、基本
   波に対する逓倍波を生成する第１の電界効果トランジス
   タと、 上記第１の電界効果トランジスタの後段に設けられ、バ
   イアス電圧供給線路を兼ねるとともに、基本波の１／４
   波長の電気長を有し奇高調波を抑圧する第１の先端開放
   スタブと、 上記第１の先端開放スタブの後段に設けられ、第１およ
   び第２の先端短絡インダクタおよびキャパシタからなり
   基本波を抑圧する集中定数形ハイパスフィルタと、 上記集中定数形ハイパスフィルタの後段に設けられ、所
   望の逓倍波の１／４波長の電気長を有する結合線路によ
   り形成し所望の逓倍波以外の不要波を抑圧する分布定数
   形直流電圧阻止回路と、 上記分布定数形直流電圧阻止回路の後段に設けられ、入
   力した波形を増幅する第２の電界効果トランジスタと、 上記第２の電界効果トランジスタの入力側および出力側
   に設けられた第３および第４の先端短絡インダクタと、 上記第２の電界効果トランジスタの後段に設けられ、バ
   イアス電圧供給線路を兼ねるとともに、基本波の１／４
   波長の電気長を有し奇高調波を抑圧する第２の先端開放
   スタブとを備えたマイクロ波逓倍器。
3. 【請求項３】 集中定数形ハイパスフィルタのキャパシ
   タは、可変容量キャパシタであることを特徴とする請求
   項１または請求項２記載のマイクロ波逓倍器。
4. 【請求項４】 第１および第２の先端短絡スタブは、チ
   ップキャパシタの取付位置を可変する取付位置可変手段
   を備えることを特徴とする請求項１記載のマイクロ波逓
   倍器。
5. 【請求項５】 取付位置可変手段は、第１および第２の先端短絡スタブ と並走するように設け
   たＧＮＤパターンと、 上記ＧＮＤパターンに設けた裏面の地導体と導通するた
   めのスルーホールと、 上記第１および第２の先端短絡スタブと上記ＧＮＤパタ
   ーンとの間でスライドさせ、上記第１および第２の先端
   短絡スタブの電気長を変化させるチップキャパシタとを
   備えることを特徴とする請求項４記載のマイクロ波逓倍
   器。