JP3222308B2

JP3222308B2 - 電気信号遅延回路

Info

Publication number: JP3222308B2
Application number: JP03731494A
Authority: JP
Inventors: 貞之下田
Original assignee: セイコーインスツルメンツ株式会社
Priority date: 1993-04-02
Filing date: 1994-03-08
Publication date: 2001-10-29
Anticipated expiration: 2016-10-29
Also published as: JPH06337276A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はモノリシックＩＣ化され
た電気信号遅延回路に関するものである。とりわけ、電
圧検出回路において遅延時間を作り出す回路に関するも
のである。

【０００２】

【従来の技術】従来の遅延機能付電圧検出回路として
は、図９の回路ブロック図に示されるような電圧検出回
路が知られていた。即ち、正電源Ｖ_DDと負電源Ｖ_SS間に
接続された抵抗群の一部から取り出された電圧と、基準
電圧９０１とをコンパレータ９０２により比較する。コ
ンパレータ９０２の出力は抵抗９０３と、コンデンサ９
０４によるＣＲ時定数回路により遅延される。

【０００３】

【発明が解決しようとする課題】しかし、従来の遅延機
能付電圧検出回路を、モノリシックＩＣ化しようとする
と、次のような課題を有していた。即ち、数百ｍｓｅｃ
の遅延を得ようとすると、抵抗は数百メガオーム、コン
デンサは数マイクロファラッドのオーダとなり、このよ
うな大きな抵抗やコンデンサをモノリシックＩＣ上に形
成することは不可能であり、最大でも数メガオーム、数
ピコファラッドの抵抗、コンデンサ素子しかモノリシッ
クＩＣ上に形成できない。

【０００４】さらに、遅延時間を数マイクロ秒にすれ
ば、数メガオーム、数ピコファラッドの抵抗、コンデン
サで実現できるためモノリシックＩＣ上に形成できる
が、抵抗値の温度変化により遅延時間が大きく変動する
ため、実用性のあるモノリシックＩＣ化された電圧検出
回路が実現できないという課題を有していた。

【０００５】そこで、この発明の目的は、従来のこのよ
うな課題を解決するために実現可能で、かつ特性の良い
モノリシックＩＣ化された電気信号遅延回路及び遅延機
能付電圧検出回路を得ることを目的としている。

【０００６】

【課題を解決するための手段】上記課題を解決するため
に、この発明は電圧検出回路において、２つのメインコ
ンデンサとサブコンデンサを用意して、これらのコンデ
ンサに電流源で同時に充電を開始し、メインコンデンサ
がある電圧まで充電された時点でメインコンデンサの充
電をやめ、放電を開始する。この時点では既にサブコン
デンサの充電は完了しており、この充電完了信号を用い
てコンパレータ回路にラッチをかける構成とすることに
よって遅延時間を得ている。

【０００７】またこの発明は電圧検出回路において、２
つのコンデンサを用意して、これらのコンデンサに直列
に抵抗を設けＣＲ定数回路により遅延する。そして電圧
検出した時、充電中のコンデンサにさらに電源電圧まで
充電させるトランジスタと、充電中の他のコンデンサを
接地電位まで放電させるトランジスタを設け、さらに２
つのコンデンサの間を分離するためのトランジスタを設
ける。

【０００８】また、この発明は電圧検出回路においてコ
ンデンサを有する充放電回路を少なくとも二つの回路を
設ける。各々のコンデンサを交互に電流源で充電する。
さらに詳しくは第１のコンデンサを充電し、該コンデン
サの充電電圧がある電圧値に達したことを検知する第１
のコンパレータと第１のラッチ回路によって作られた信
号を用いて、第１のコンデンサの放電を開始すると同時
にこの信号を用いて、第２のコンデンサの充電を開始す
る。第２のコンデンサの充電が開始され、その端子電圧
がある電圧値に達したことを検知する第２のコンパレー
タと第２のラッチ回路によって作られた信号を用いて、
第２のコンデンサの放電を開始すると同時にこの信号を
用いて、第１のコンデンサの充電を開始する。この動作
を繰り返すことによって生じる第１のコンデンサの充電
回数を計数回路によって計数し、所定の計数値に達した
時点で出力信号を発生する。すなわち、一方の充放電回
路の出力を他の充放電回路にフィードバックして充放電
を制御する構成とした。また、遅延信号を発生するため
に、充電回数をカウントする計数回路と、各々充放電回
路の充放電電圧レベルを検出する電圧検出回路とその出
力を一時記憶するラッチ回路とから遅延信号発生回路を
構成した。

【０００９】さらに、この発明は電気信号遅延回路にお
いて、それぞれ２つのコンデンサからなる２組のコンデ
ンサ群を用意して、これらのコンデンサ群を交互に充放
電し、さらに詳しくは一方のコンデンサ群を充電してい
る最中に他方のコンデンサ群を放電する。この充放電の
回数をカウンタによりカウントして１回の充放電にかか
る時間とカウンタのカウント値を掛け合わせた時間を遅
延時間とする。すなわち、遅延開始タイミングを設定す
るスタータ回路と、そのスタータ回路の信号により充放
電する第１及び第２の充放電回路と、各々の充放電回路
の充放電電圧レベルを検出して所定の遅延時間後の電気
信号を発生する遅延信号発生回路とから構成される。各
々の充放電回路は他の充放電回路の出力により遅延信号
発生回路を介して互いに充放電を制御している。従っ
て、各々の充放電回路の出力は時間的にずれた電気信号
で充放電を繰り返す。すなわち、発振する。さらにスタ
ータ回路は電源電圧が所定の電圧に変化したタイミング
を遅延開始時刻としている。また充放電回路は、コンデ
ンサと定電流源とを電源に対して直列接続した構成とし
ている。さらに、遅延信号発生回路は、充放電回路の出
力電圧を検出する電圧検出回路と、その電圧検出回路の
出力発振数をカウントする計数回路とから構成されてい
る。

【００１０】

【作用】上記のように構成された電圧検出回路において
は、コンデンサの充電後、ただちに放電を開始させる構
成にしているため、コンデンサの充電電荷量は少なく、
低電源電圧でも短時間で放電することが可能である。

【００１１】また、１回の充放電にかかる時間とカウン
タのカウント値の積に等しい時間だけ、出力信号を遅延
させることができる。

【００１２】

【実施例】以下に、この発明の実施例を図面に基づいて
説明する。図１は、本発明の第１の実施例の電圧検出回
路の回路ブロック図である。電源間に挿入された電圧分
割手段（回路）である抵抗群１０９の中点と基準電圧回
路１０１の出力はコンパレータ１０２に入力されてスタ
ータ回路を構成する。コンパレータ１０２の出力はコン
デンサ１０３と１０４に並列に接続されている放電用ト
ランジスタ１２０と１２１のゲートに入力されている。
またコンデンサ１０３と１０４はそれぞれ定電流源１０
７と１０８により充電され、それぞれ接続点はコンパレ
ータ１２８の入力端子を構成するトランジスタ１２６と
１２３のゲートに入力される。コンパレータ１２８の他
の入力端子であるトランジスタ１２４のゲートには、基
準電圧回路１０１の出力電圧が入力されている。トラン
ジスタ１２３、１２４、１２６のゲートが多入力端子を
持つコンパレータ１２８の入力端子である。また、カレ
ントミラー接続されているＰｃｈトランジスタは該コン
パレータの負荷の役割を果たしている。コンパレータ１
２８の出力はインバータ１２７に入力され、その出力は
放電用トランジスタ１２２のゲート及びコンパレータ１
２８の入力トランジスタ１２６に直列に接続されている
トランジスタ１２５のゲートに入力されている。

【００１３】次に、図２のタイミングチャートを用いて
動作を説明する。電源電圧２ａが上昇し、コンパレータ
１０２の入力電圧が基準電圧回路１０１の出力電圧より
大きくなると、コンパレータ１０２の出力２ｂは、低電
圧レベルに反転し、放電用トランジスタ１２０と１２１
をＯＦＦする。これによりコンデンサ１０３と１０４に
定電流源１０７と１０８から電流が流れ、充電を始め
る。今、コンデンサ１０３の容量値をコンデンサ１０４
の容量値より小さく設定する。したがって、端子２ｃの
電圧は端子２ｄの電圧より上昇率が大きい。端子２ｄの
電圧が基準電圧回路１０１の出力電圧より大きくなる
と、コンパレータの出力は反転し、インバータ１２７の
出力２ｅは高電圧レベルになる。この結果、コンデンサ
１０４の電荷はトランジスタ１２２により放電を開始す
る。

【００１４】しかし、インバータ１２７の出力２ｅは、
端子２ｃの電圧がコンデンサ１０４の放電開始時には既
に高電圧レベルになっているため、トランジスタ１２５
を介してコンパレータ１２８の出力レベルを保持する働
きをする。したがって、出力２ｅの状態は高電圧レベル
を保持する。すなわち、出力２ｅはコンパレータ１０２
が低電圧レベルに反転してから、ｔｄ時間後に高電圧レ
ベルに反転するため、ｔｄの遅延時間が得られたことに
なる。この遅延時間ｔｄは次式で表される。

【００１５】ｔｄ＝Ｃ₄・Ｖ_ref／Ｉ …（１）ここで、Ｃ₄はコンデンサ１０４の容量値、Ｉは定電流
源１０８の定電流値、Ｖ_refは基準電圧回路１０１の出
力電圧である。一方、この状態から電源電圧２ａが降下
し、コンパレータ１０２の出力が低電圧レベルから高電
圧レベルに反転すると、コンデンサ１０３が放電され、
この結果、瞬時に出力２ｅは低電圧レベルに反転する。

【００１６】コンデンサ１０３は、数ピコファラッドの
容量値で十分であり、モノリシックＩＣ上に形成可能で
ある。一方、コンデンサ１０４は１００ｍｓｅｃ程度の
遅延時間を得ようとすると、Ｖ_ref＝１Ｖ、Ｉ＝１００
ｎＡとすれば、式（１）より１０ｎＦの容量が必要であ
る。これはモノリシックＩＣ上に形成することは不可能
なため、外付けとなる。しかし、本発明によればコンデ
ンサ１０４には１０ｎＦ×１Ｖ＝１０ｎＣの電荷量しか
蓄積されないため、放電トランジスタ１２２のゲート電
圧が１Ｖと低くても、短時間で放電させることができ
る。

【００１７】図３は本発明の第２の実施例を示す回路ブ
ロック図である。電源間に挿入された抵抗群３０９の中
点と基準電圧回路３０１の出力はコンパレータに入力さ
れる。コンパレータ３０２の出力はコンデンサ３０３と
コンデンサ３０４に並列に接続されている放電用トラン
ジスタ３２０と３２１のゲートに入力されている。コン
デンサ３０３は抵抗３１１を通して充電される。またコ
ンデンサ３０４は抵抗３１２とトランジスタ３２２を通
して充電される。

【００１８】トランジスタ３２２のゲートには、トラン
ジスタ３２１と抵抗３１２の接続端子４ｄを入力とする
インバータ３２６の出力端子４ｅが接続されている。ト
ランジスタ３２０と抵抗３１１の接続端子４ｃとトラン
ジスタ３２１と抵抗３１２の接続端子４ｄの間にはトラ
ンジスタ３２３が接続されている。さらに接続端子４ｃ
と接地間にはトランジスタ３２８が接続されている。出
力端子４ｅを入力とするインバータ３２９の出力からは
トランジスタ３２３と３２８のゲートにそれぞれ接続さ
れている。インバータ３２９の出力にはインバータ３３
１と３３３が直列に接続され、出力端子４ｆを構成して
いる。

【００１９】次に、回路の動作を図４のタイミングチャ
ートを用いて説明する。電源電圧４ａが上昇し、コンパ
レータ３０２の入力電圧が基準電圧回路３０１の出力電
圧より大きくなると、コンパレータ３０２の出力４ｂは
低電圧レベルに反転し、トランジスタ３２０と３２１を
ＯＦＦする。この時トランジスタ３２３はＯＮになる。
これによりコンデンサ３０３と３０４に充電を始める。
端子４ｄの電圧がインバータ３２６の反転電圧をこえる
とインバータ３２６の出力４ｅは反転し低電圧レベルに
なる。するとトランジスタ３２２はＯＮ、トランジスタ
３２３はＯＦＦとなるので、電流が抵抗３１２を通って
流れ、コンデンサ３０４に急速に充電し、端子４ｄの電
位は電源電圧４ａの電圧まで達する。また同時にトラン
ジスタ３２８はＯＮとなるのでコンデンサ３０３は急速
に放電し、端子４ｃの電位は接地電位まで達する。この
ようにトランジスタ３２３がスイッチの働きをするの
で、トランジスタ３２３がＯＦＦのときはコンデンサ３
０３の放電とコンデンサ３０４の充電を同時に行うこと
ができる。

【００２０】インバータ３２６の出力４ｅが低電圧レベ
ルになるとインバータ３３３の出力４ｆは高電圧レベル
に反転する。すなわち、この回路により電圧レベルを検
出し、ある遅延時間ののち反転信号を出すことができ
る。また電源電圧４ａが下降した場合は（図示しない
が）トランジスタ３２０と３２１がＯＮするので充電し
ていたコンデンサ３０４は急速に放電し、出力４ｆは遅
延時間なしに低電圧レベルに反転する。

【００２１】図５は、本発明の第３の実施例の電圧検出
回路の回路ブロック図である。電源間に挿入された抵抗
群５０５の中点と基準電圧回路５０１の出力とを入力す
るコンパレータ５０２によりスタータ回路を構成する。
コンパレータ５０２の出力はコンデンサ５０３、５０４
に並列に設けられたＮｃｈトランジスタのゲート及びカ
ウンタ５１３のリセット端子に入力される。コンデンサ
５０３と５０４はそれぞれ、Ｐｃｈトランジスタを介し
て定電流源５０７と５０８に接続され、定電流充電され
る。コンデンサ５０３と５０４の正電圧端子はそれぞれ
コンパレータ５０９と５１０の正相入力端子に入力さ
れ、基準電圧回路５０１の電圧と比較される。コンパレ
ータ５０９と５１０の出力信号６ｄと６ｆは、それぞれ
Ｄフリップフロップ（以下ＤＦＦと記す）のクロック端
子に入力される。

【００２２】ＤＦＦのＱ出力は、それぞれコンデンサ５
０３と５０４に接続された放電用Ｎｃｈトランジスタと
電流切断用Ｐｃｈトランジスタのゲートに入力されてい
る。さらに信号６ｆはカウンタ５１３のクロック端子に
入力され、カウントされる。このカウンタ５１３は信号
６ｂによりリセットがかけられ、そのキャリー出力信号
６ｇはＤＦＦへのセット信号として使用されている。ま
た、信号６ｄと６ｆは、ＤＦＦのリセット信号として用
いられ、コンデンサ５０３と５０４の充電開始信号を作
っている。

【００２３】次に、図６のタイミングチャートを用いて
動作を説明する。電源電圧６ａが上昇し、コンパレータ
５０２の入力電圧が基準電圧回路５０１の出力電圧より
大きくなると、コンパレータ５０２の出力６ｂは低電圧
レベルに反転し、カウンタ５１３のリセットを解除す
る。同時にコンデンサ５０３は定電流源５０７により定
電流充電が開始される。この時、コンデンサ５０４はＤ
ＦＦ５１９のＱ出力が高電圧レベルのため、放電状態に
ある。コンデンサ５０３の端子電圧６ｃが基準電圧回路
５０１の出力電圧より大きくなると、コンパレータ５０
９の出力６ｄは高電圧レベルに反転し、ＤＦＦ５１８が
ラッチされ、Ｑ出力は高電圧レベルになる。この時、コ
ンデンサ５０３に並列に接続されている放電用Ｎｃｈト
ランジスタ５１４がＯＮし、コンデンサ５０３は放電を
開始する。と同時に信号６ｄによってＤＦＦ５１９にリ
セットがかかり、その出力Ｑは低電圧レベルに反転し、
コンデンサ５０４に並列に接続された放電用Ｎｃｈトラ
ンジスタ５１５をＯＦＦし、コンデンサ５０４の充電が
定電流源５０８によって開始される。

【００２４】コンデンサ５０４の端子電圧６ｅが基準電
圧回路５０１の出力電圧より大きくなると、コンパレー
タ５１０の出力６ｆは高電圧レベルに反転し、ＤＦＦ５
１９がラッチされ、Ｑ出力は高電圧レベルになる。この
時、コンデンサ５０４に並列に接続されている放電用Ｎ
ｃｈトランジスタ５１５がＯＮし、コンデンサ５０４は
放電を開始する。と同時に信号６ｆによってＤＦＦ５１
８にリセットがかかり、その出力Ｑは低電圧レベルに反
転し、コンデンサ５０３に並列に接続された放電用Ｎｃ
ｈトランジスタ５１４をＯＦＦし、コンデンサ５０３の
充電が定電流源５０７によって開始される。以後、上記
の動作を繰り返す。この繰り返しは信号６ｆをカウンタ
５１３に入力することによりカウントされる。カウンタ
５１３のフルカウント値ｎに信号６ｆのパルス数が達す
れば、キャリー信号６ｇが出力される。ゆえに、コンパ
レータ５０２の出力６ｂが低電圧レベルになってから、
キャリー信号６ｇが高電圧レベルになるまでの時間ｔｄ
が遅延時間であり、次式によって求められる。

【００２５】ｔｄ＝２ｔ_I×ｎ …（２）ここで、ｎはカウンタ５１３のフルカウント値であり、
ｔ_Iはコンデンサ５０３と５０４の値が同じであれば、
コンデンサ５０３を基準電圧回路５０１の出力電圧まで
充電するのに要する時間で次式で表れる。

【００２６】ｔ_I＝Ｃ₅₀₃・Ｖ_ref／Ｉ …（３）ここで、Ｃ₅₀₃はコンデンサ５０３の値、Ｖ_refは基準
電圧回路５０１の出力電圧、Ｉは定電流源５０７の定電
流値である。もちろんこの場合、定電流源５０７と５０
８の定電流値は等しいとする。ただし、前記のコンデン
サ値や定電流値が等しくなくても、回路としては動作
し、必要な遅延時間を得ることができる。遅延時間ｔｄ
が得られた後は、信号５ｇによりＤＦＦ５１８と５１９
をセットすることによってＱ出力を高電圧レベルにして
電流切断用ＰｃｈトランジスタをＯＦＦさせて消費電流
を低減させている。一方、この状態から電源電圧５ａが
降下し、コンパレータ５０２の出力が低電圧レベルから
高電圧レベルに反転すると、カウンタ５１３にリセット
がかかり、瞬時に信号６ｇは低電圧レベルに立ちさが
る。コンデンサ５０３と５０４は、モノリシックＩＣで
実現可能な数ピコファラッドで十分である。例えば、コ
ンデンサ５０３と５０４を６ＰＦとし、Ｖ_refを１Ｖ、
定電流値Ｉを１００ｎＡとし、カウンタのフルカウント
値を２¹⁰とすれば、式（２）と（３）よりｔｄはおよそ
１００ｍｓｅｃとなる。

【００２７】本発明の実施例においては、遅延の基準と
なる時間は、電源に対して直列に接続された電圧検出回
路の出力変化によって得られた。従って、この実施例の
場合は遅延機能付電圧検出回路となる。充放電回路を電
圧検出回路の出力で駆動せずに、単純なクロック信号を
用いれば、本発明は電気信号遅延回路となる。

【００２８】図７は、本発明の第４の実施例の電気信号
遅延回路の回路ブロック図である。電源間に挿入された
抵抗群７１８の中点と基準電圧回路７０１の出力を入力
とするコンパレータ７０２から構成されるスタータ回路
がある。さらに、コンパレータ７０２の出力は２組のコ
ンデンサに並列に設けられたＮｃｈトランジスタのゲー
ト及びカウンタ７１３のリセット端子に入力される。２
つの充放電回路を構成する２組のコンデンサ群は、それ
ぞれ２個の直列接続されたコンデンサ７０３と７０４及
び７０５と７０６から構成される。これらのコンデンサ
は定電流源７０７、７０８により定電流充電される。コ
ンデンサ７０３及び７０４の端子電圧８ｄ、８ｃはコン
パレータ７０９と７１０にコンデンサ７０５と７０６の
端子電圧８ｉ、８ｈはコンパレータ７１１と７１２にそ
れぞれ入力される。また、これらのコンパレータの他方
の入力は基準電圧回路７０１に接続されている。コンパ
レータ７０９と７１０の出力８ｅ、８ｆは論理回路を介
してコンデンサ７０５と７０６を放電させるためのトラ
ンジスタ７１４のゲートに、またコンパレータ７１１と
７１２の出力８ｋ、８ｊは論理回路を介してコンデンサ
７０３と７０４を放電させるためのトランジスタ７１５
のゲートに入力される。またカウンタ７１３の出力８ｍ
は放電用トランジスタ７１６、７１７のゲートに入力さ
れている。

【００２９】次に、図８のタイミングチャートを用いて
動作を説明する。電源電圧８ａが上昇し、コンパレータ
７０２の入力電圧が基準電圧回路７０１の出力電圧より
大きくなると、コンパレータ７０２の出力８ｂは低電圧
レベルに反転し、カウンタ７１３のリセットを解除す
る。コンデンサ７０３と７０４は定電流源７０７により
充電を開始し、その端子電圧８ｃ、８ｄは上昇を始め
る。この時８ｃの電圧は８ｄの電圧より上昇率が高い。
この上昇率の違いによって生じる時間幅がコンパレータ
７０９、７１０の出力８ｆと８ｅのインスクルーシブオ
アをとった信号８ｇとなる。この信号８ｇによりトラン
ジスタ７１４をＯＮし、コンデンサ７０５と７０６をこ
の期間で放電させる。信号８ｇが低電圧レベルになる
と、コンデンサ７０５と７０６は定電流源７０８により
充電を開始する。この時、コンデンサ７０５と７０６の
端子電圧８ｉと８ｈは前述の８ｄと８ｃのようにその上
昇率が異なる。この上昇率の違いによって生じる時間幅
がコンパレータ７１１と７１２の出力８ｋと８ｊのイン
スクルーシブオアをとった信号８ｎとなる。この信号８
ｎにより、トランジスタ７１５をＯＮし、コンデンサ７
０３と７０４をこの期間で放電させる。以上の動作をコ
ンデンサ７０３と７０４及びコンデンサ７０５と７０６
の２組のコンデンサ群で交互に繰り返す。

【００３０】また、信号８ｆをカウンタ７１３のクロッ
クとして入力することにより、信号８ｆの入力パルス回
数をカウントし、カウンタ７１３のフルカウント時に出
力されるキャリー信号８ｍを用いれば、コンパレータ７
０２が低電圧レベルに反転してから、ｔｄ時間の遅延時
間を経た後に高電圧レベルに反転する信号が得られる。
この遅延時間は次式により計算される。

【００３１】ｔｄ＝ｔ_I×（２ｎ＋１） …（４）ここで、ｎはカウンタ７１３のフルカウント値であり、
ｔ_Iはコンデンサ７０４と７０４が充電を開始されてか
ら、コンパレータ７０９の出力信号８ｆが高電圧レベル
から低電圧レベルに反転するまでの時間である。このｔ
_Iは次式により決まる。

【００３２】ｔ_I＝Ｃ₇₀₃・Ｖ_ref／Ｉ …（５）ここで、Ｃ₇₀₃はコンデンサ７０３の値、Ｖ_refは基準
電圧回路７０１の出力電圧値、Ｉは定電流源７０７の値
である。もちろん、コンデンサ７０３と７０５、７０４
と７０６の値はそれぞれ等しく、また定電流源７０７と
７０８の定電流値も等しいとする。ただし、この等号条
件は必ずしも成立していなくとも回路としては動作し、
必要な遅延時間は得られる。遅延時間ｔｄが得られた後
は、信号８ｍによりトランジスタ７１６、７１７がＯＮ
するため、コンデンサ群は放電状態を維持するため、カ
ウンタ７１３へのクロック入力はなくなり、この状態が
ホールドされる。一方この状態から電源電圧８ａが降下
し、コンパレータ７０２の出力が低電圧レベルから高電
圧レベルに反転すると、カウンタ７１３にリセットがか
かり、瞬時に信号８ｍは低電圧レベルに立ちさがる。

【００３３】コンデンサ７０３、７０４、７０５、７０
６は、モノリシックＩＣで実現可能な数ピコファラッド
で十分である。例えば、コンデンサ７０３と７０５を５
ＰＦとし、Ｖ_refを１Ｖ、定電流値Ｉを１００ｎＡと
し、カウンタのフルカウント値を２¹⁰とすれば、式
（４）と（５）より、ｔｄはおよそ１００ｍｓｅｃとな
る。

【００３４】また、本実施例では２つのコンデンサ７０
３と７０４を用いて、他方のコンデンサ７０５と７０６
を放電するパルスを得ているが、基準電圧値の異なる基
準電圧回路を２組用意し、コンパレータ７０９と７１０
にそれぞれ入力させることによって、２つのコンデンサ
７０３と７０４の変わりに１つのコンデンサを用いて
も、同様の放電パルスを得ることができる。また、本実
施例においては、スタータ回路として電源電圧検出回路
を用いたので、遅延機能付電圧検出回路になっている。
スタータ回路を用いずに単純にパルス信号にてタイミン
グをスタートすることもできる。この場合は単純に遅延
回路となる。

【００３５】

【発明の効果】本発明の電気信号遅延回路は、モノリシ
ックＩＣ化できる範囲のコンデンサ素子を使用すること
により、モノリシックＩＣ化された安価な電気信号遅延
回路及び遅延機能を有する電圧検出回路を供給できる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の回路ブロック図であ
る。

【図２】本発明の第１の実施例のタイミングチャート図
である。

【図３】本発明の第２の実施例の回路ブロック図であ
る。

【図４】本発明の第２の実施例のタイミングチャート図
である。

【図５】本発明の第３の実施例の回路ブロック図であ
る。

【図６】本発明の第３の実施例のタイミングチャート図
である。

【図７】本発明の第４の実施例の回路ブロック図であ
る。

【図８】本発明の第４の実施例のタイミングチャート図
である。

【図９】従来の遅延機能付電圧検出回路の回路ブロック
図である。

【符号の説明】

１０３、１０４、３０３、３０４、５０３、５０４、７
０３、７０４、７０５、７０６コンデンサ１２８コンパレータ回路３１１、３１２抵抗３２０、３２１、３２３トランジスタ１０２、３０２、５０２、５０９、５１０、７０９、７
１０、７１１、７１２コンパレータ５１８、５１９ＤＦＦ５１３、７１３カウンタ

Claims

(57)【特許請求の範囲】

【請求項１】スタータ回路からの信号をトリガとし
て、それぞれの容量値に差がある少なくとも２つのコン
デンサを充放電させる少なくとも２つの充放電手段を備
えた電気信号遅延回路において、小さい容量値を持つ前記コンデンサへの充電完了時期
は、大きい容量を持つ前記コンデンサへの充電完了時期
より先行し、前記大きい容量値を持つコンデンサへの充
電完了時に前記小さい容量値を持つコンデンサの充電電
荷を保持すると同時に、大きい容量を持つコンデンサの
充電電荷の放電を開始する手段を有し、前記大きい容量
を持つコンデンサの電圧レベルを検出して所定の遅延時
間後に出力信号を発生することを特徴とした電気信号遅
延回路。
【請求項２】スタータ回路からの信号をトリガとし
て、それぞれの容量値に差がある少なくとも２つのコン
デンサを充放電させる少なくとも２つの充放電手段を備
えた電気信号遅延回路において、第一のコンデンサを充電している期間には第二のコンデ
ンサを放電し、第二のコンデンサが放電終了後に充電を
している期間には第一のコンデンサを放電する手段を有
し、前記それぞれのコンデンサの電圧レベルを検出して
所定の遅延時間後に出力信号を発生することを特徴とし
た電気信号遅延回路。
【請求項３】タイミング入力信号によりコンデンサに
電荷を充放電する複数の充放電手段と、前記充放電手段
の充放電電圧レベルを検出し、検出された信号から所定
の遅延時間後に出力信号を発生する遅延信号発生手段と
を有する電気信号遅延回路において、前記充放電手段は、コンデンサと抵抗とを直列に接続し
た２組のＣＲ定数回路を有し、前記遅延信号手段は、電圧を検出したとき充電中のコン
デンサをさらに電源電圧まで充電させるトランジスタ
と、充電中の他のコンデンサを接地電位まで放電するトラン
ジスタと、前記２つのＣＲ定数回路を分離するトランジスタとを有
することを特徴とする電気信号遅延回路。
【請求項４】タイミング入力信号によりコンデンサに
電荷を充放電する複数の充放電手段と、前記充放電手段
の充放電電圧レベルを検出し、検出された信号から所定
の遅延時間後に第１の出力信号を発生し、前記第１の出
力信号を出力する回路に対応して第２の遅延信号を発生
する遅延信号発生手段とを有する電気信号遅延回路にお
いて、前記充放電手段は第１のコンデンサと、前記第１のコン
デンサの充電開始から所定の時間後に充電を開始する第
２のコンデンサを有し、前記遅延信号発生手段は、前記第１のコンデンサの充電
電圧が所定の電圧値に達したことを検出する第１のコン
パレータと、前記第１のコンパレータによってラッチされる第１のラ
ッチ回路と、前記第２のコンデンサの充電電圧が所定の電圧値に達し
たことを検出する第２のコンパレータと、前記第２のコンパレータの信号によってラッチされる第
２のラッチ回路と、前記第２のラッチ信号により前記第１のコンデンサに充
電する回数を計数するカウンタ回路とを有することを特
徴とする電気信号遅延回路。