JP3215061B2 - スイッチング電源用駆動回路 - Google Patents
スイッチング電源用駆動回路Info
- Publication number
- JP3215061B2 JP3215061B2 JP33973496A JP33973496A JP3215061B2 JP 3215061 B2 JP3215061 B2 JP 3215061B2 JP 33973496 A JP33973496 A JP 33973496A JP 33973496 A JP33973496 A JP 33973496A JP 3215061 B2 JP3215061 B2 JP 3215061B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- fet
- circuit
- gate
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチング電源
用駆動回路に関し、特に過電流保護機能を有するものに
関するものである。
用駆動回路に関し、特に過電流保護機能を有するものに
関するものである。
【０００２】
【従来の技術】先ず従来のスイッチング電源について典
型的な例を図３に示す。同図に示すものはフライバック
コンバータと呼ばれるもので、パルス幅制御回路ＰＷＭ
の制御信号に応じてオンオフ駆動されるスイッチング素
子としてのＦＥＴと、このＦＥＴと直列に一次巻線が直
流入力ライン間に接続されたトランスＴと、このトラン
スの二次巻線の側から平滑した直流出力を得る濾波回路
とを備えている。濾波回路はダイオードＤとコンデンサ
Ｃとから構成される。コンデンサＣは高周波リップルを
吸収するための小容量のコンデンサである。
型的な例を図３に示す。同図に示すものはフライバック
コンバータと呼ばれるもので、パルス幅制御回路ＰＷＭ
の制御信号に応じてオンオフ駆動されるスイッチング素
子としてのＦＥＴと、このＦＥＴと直列に一次巻線が直
流入力ライン間に接続されたトランスＴと、このトラン
スの二次巻線の側から平滑した直流出力を得る濾波回路
とを備えている。濾波回路はダイオードＤとコンデンサ
Ｃとから構成される。コンデンサＣは高周波リップルを
吸収するための小容量のコンデンサである。
【０００３】このようなスイッチング電源のＦＥＴをオ
ンオフ駆動するための回路２０を第１の抵抗Ｒ１と第２
の抵抗Ｒ２とを中心にして構成している。第１の抵抗Ｒ
１は、パルス幅制御回路ＰＷＭとＦＥＴのゲートとの間
に接続されて前記制御信号を伝達する。このとき、第１
の抵抗Ｒ１の抵抗値とＦＥＴの入力容量との時定数を設
定することによりＦＥＴのオンオフスピードを調整す
る。第２の抵抗Ｒ２は、ＦＥＴのゲート−ソース間に接
続されてこれにバイアス電圧を印加する。また、第１の
抵抗Ｒ１に対して放電用抵抗Ｒ３及びダイオードＤ１の
直列回路を並列接続しており、この直列回路はＦＥＴの
ゲート容量に充電された電荷を放電するためものであ
る。
ンオフ駆動するための回路２０を第１の抵抗Ｒ１と第２
の抵抗Ｒ２とを中心にして構成している。第１の抵抗Ｒ
１は、パルス幅制御回路ＰＷＭとＦＥＴのゲートとの間
に接続されて前記制御信号を伝達する。このとき、第１
の抵抗Ｒ１の抵抗値とＦＥＴの入力容量との時定数を設
定することによりＦＥＴのオンオフスピードを調整す
る。第２の抵抗Ｒ２は、ＦＥＴのゲート−ソース間に接
続されてこれにバイアス電圧を印加する。また、第１の
抵抗Ｒ１に対して放電用抵抗Ｒ３及びダイオードＤ１の
直列回路を並列接続しており、この直列回路はＦＥＴの
ゲート容量に充電された電荷を放電するためものであ
る。
【０００４】以上の構成において、直流入力がＦＥＴと
トランスＴの一次巻線との直列回路に印加される。この
ＦＥＴが、パルス幅制御回路ＰＷＭに応じてオンオフ駆
動される結果、トランスＴの二次巻線にエネルギ―が誘
起される。このエネルギーによる二次側の出力が前記濾
波回路によって平滑され、コンデンサＣから平滑化され
た直流出力が取出される。このときパルス幅制御回路Ｐ
ＷＭからの制御信号がハイレベルのとき、第１の抵抗Ｒ
１を通じてＦＥＴのゲートに信号が加わり、これがオン
となる。制御信号がローレベルになるとＦＥＴはオフと
なる。このとき、放電用抵抗Ｒ３及びダイオードＤ１の
直列回路を通じてＦＥＴのゲート容量に蓄積されていた
電荷を急速に放電し、ＦＥＴのターンオフを短くする。
トランスＴの一次巻線との直列回路に印加される。この
ＦＥＴが、パルス幅制御回路ＰＷＭに応じてオンオフ駆
動される結果、トランスＴの二次巻線にエネルギ―が誘
起される。このエネルギーによる二次側の出力が前記濾
波回路によって平滑され、コンデンサＣから平滑化され
た直流出力が取出される。このときパルス幅制御回路Ｐ
ＷＭからの制御信号がハイレベルのとき、第１の抵抗Ｒ
１を通じてＦＥＴのゲートに信号が加わり、これがオン
となる。制御信号がローレベルになるとＦＥＴはオフと
なる。このとき、放電用抵抗Ｒ３及びダイオードＤ１の
直列回路を通じてＦＥＴのゲート容量に蓄積されていた
電荷を急速に放電し、ＦＥＴのターンオフを短くする。
【０００５】以上説明した事項が図３に示すスイッチン
グ電源の通常状態における動作であるが、ＦＥＴのドレ
イン−ゲート間がショートするなどの異常が発生した場
合、このＦＥＴのゲート側から駆動回路２０の各素子に
過電流Ｉが流れ込んでしまう場合が考えられる。する
と、第１〜３の抵抗Ｒ１〜Ｒ３は流れ込んだ過電流Ｉに
よって急激に発熱してしまうのである。このため、これ
ら抵抗Ｒ１〜Ｒ３を一般的に用いられるようなカーボン
抵抗で構成していると、直ちに３００〜４００℃以上に
温度上昇してしまい、発煙したりすることがあった。
グ電源の通常状態における動作であるが、ＦＥＴのドレ
イン−ゲート間がショートするなどの異常が発生した場
合、このＦＥＴのゲート側から駆動回路２０の各素子に
過電流Ｉが流れ込んでしまう場合が考えられる。する
と、第１〜３の抵抗Ｒ１〜Ｒ３は流れ込んだ過電流Ｉに
よって急激に発熱してしまうのである。このため、これ
ら抵抗Ｒ１〜Ｒ３を一般的に用いられるようなカーボン
抵抗で構成していると、直ちに３００〜４００℃以上に
温度上昇してしまい、発煙したりすることがあった。
【０００６】以上のような不具合を防止するため、過電
流保護機能として従来では駆動回路２０の構成要素であ
る第１〜第３の抵抗Ｒ１〜Ｒ３をヒューズ抵抗で構成す
ることにより、過電流が流れ込んでくると直ちにこれら
ヒューズ抵抗が溶断して発熱による発煙等の不具合を未
然に防いでいた。
流保護機能として従来では駆動回路２０の構成要素であ
る第１〜第３の抵抗Ｒ１〜Ｒ３をヒューズ抵抗で構成す
ることにより、過電流が流れ込んでくると直ちにこれら
ヒューズ抵抗が溶断して発熱による発煙等の不具合を未
然に防いでいた。
【０００７】ところで、以上のようなスイッチング電源
は、もともと携帯型の情報機器などに組み込まれたりす
るなど、何らかの電気機器を動作させるための電源装置
としてあくまで補助的な役割を担うものである。したが
って小型及び低コストであることが極めて要求される。
は、もともと携帯型の情報機器などに組み込まれたりす
るなど、何らかの電気機器を動作させるための電源装置
としてあくまで補助的な役割を担うものである。したが
って小型及び低コストであることが極めて要求される。
【０００８】
【発明が解決しようとする課題】しかしながら、前述し
たような図３のスイッチング電源の駆動回路２０では、
過電流保護機能を達成するにあたり、第１〜第３の抵抗
Ｒ１〜Ｒ３をそれぞれ大きくて高価なヒューズ抵抗で構
成しているため、これらを抵抗器として通常用いられる
カーボン抵抗を用いた場合と比べ、定格電力を同じ条件
とした場合で大きさにして２倍、コストにして３倍を要
していた。このことは小型化及び低コスト化の観点から
大きな問題となる。
たような図３のスイッチング電源の駆動回路２０では、
過電流保護機能を達成するにあたり、第１〜第３の抵抗
Ｒ１〜Ｒ３をそれぞれ大きくて高価なヒューズ抵抗で構
成しているため、これらを抵抗器として通常用いられる
カーボン抵抗を用いた場合と比べ、定格電力を同じ条件
とした場合で大きさにして２倍、コストにして３倍を要
していた。このことは小型化及び低コスト化の観点から
大きな問題となる。
【０００９】本発明はこのような問題を解決するために
なされたものであり、その目的は、小型化及び低コスト
化が図れるスイッチング電源用駆動回路を提供すること
にある。
なされたものであり、その目的は、小型化及び低コスト
化が図れるスイッチング電源用駆動回路を提供すること
にある。
【００１０】
【課題を解決するための手段】前記目的を達成するた
め、本発明にあっては、パルス幅制御回路の制御信号に
応じてオンオフ駆動されるＦＥＴと、このＦＥＴと直列
に一次巻線が直流入力ライン間に接続されたトランス
と、このトランスの二次巻線側から平滑した直流出力を
得る濾波回路とを備えたスイッチング電源の駆動回路で
あって、前記駆動回路を、前記パルス幅制御回路と前記
ＦＥＴのゲートとの間に接続されて前記制御信号を伝達
する第１の抵抗と、前記ＦＥＴのゲート−ソース間に接
続された第２の抵抗とで構成したものにおいて、前記第
１の抵抗及び前記第２の抵抗の接続点と前記ゲートとの
間にヒューズ抵抗を挿入してなる。
め、本発明にあっては、パルス幅制御回路の制御信号に
応じてオンオフ駆動されるＦＥＴと、このＦＥＴと直列
に一次巻線が直流入力ライン間に接続されたトランス
と、このトランスの二次巻線側から平滑した直流出力を
得る濾波回路とを備えたスイッチング電源の駆動回路で
あって、前記駆動回路を、前記パルス幅制御回路と前記
ＦＥＴのゲートとの間に接続されて前記制御信号を伝達
する第１の抵抗と、前記ＦＥＴのゲート−ソース間に接
続された第２の抵抗とで構成したものにおいて、前記第
１の抵抗及び前記第２の抵抗の接続点と前記ゲートとの
間にヒューズ抵抗を挿入してなる。
【００１１】望ましくは、前記ＦＥＴのゲート容量に充
電された電荷を放電するための放電用抵抗及びダイオー
ドの直列回路を前記第１の抵抗に並列接続した構成とす
る。
電された電荷を放電するための放電用抵抗及びダイオー
ドの直列回路を前記第１の抵抗に並列接続した構成とす
る。
【００１２】また本発明の別構成として、パルス幅制御
回路の制御信号に応じてオンオフ駆動されるバイポーラ
トランジスタと、このバイポーラトランジスタと直列に
一次巻線が直流入力ライン間に接続されたトランスと、
このトランスの二次巻線側から平滑した直流出力を得る
濾波回路とを備えたスイッチング電源の駆動回路であっ
て、前記駆動回路を、前記パルス幅制御回路と前記バイ
ポーラトランジスタのベースとの間に接続されて前記制
御信号を伝達する第１の抵抗と、前記バイポーラトラン
ジスタのベース−エミッタ間に接続された第２の抵抗と
で構成したものにおいて、前記第１の抵抗及び前記第２
の抵抗の接続点と前記ベースとの間にヒューズ抵抗を挿
入してなる。
回路の制御信号に応じてオンオフ駆動されるバイポーラ
トランジスタと、このバイポーラトランジスタと直列に
一次巻線が直流入力ライン間に接続されたトランスと、
このトランスの二次巻線側から平滑した直流出力を得る
濾波回路とを備えたスイッチング電源の駆動回路であっ
て、前記駆動回路を、前記パルス幅制御回路と前記バイ
ポーラトランジスタのベースとの間に接続されて前記制
御信号を伝達する第１の抵抗と、前記バイポーラトラン
ジスタのベース−エミッタ間に接続された第２の抵抗と
で構成したものにおいて、前記第１の抵抗及び前記第２
の抵抗の接続点と前記ベースとの間にヒューズ抵抗を挿
入してなる。
【００１３】
【発明の実施の形態】スイッチング電源用駆動回路につ
いて、図３に示した前記の従来技術に改良を加えた本発
明の一形態を図１に示している。その改良点は、過電流
保護機能を実現するにあたり、第１の抵抗Ｒ１及び第２
の抵抗Ｒ２の接続点ＰとＦＥＴのゲートとの間にヒュー
ズ抵抗Ｒ４を挿入した点である。このことにより、第１
〜第３の抵抗Ｒ１〜Ｒ３を、従来の図３の場合のような
ヒューズ抵抗でもって構成しなくて済み、一般的に用い
られるカーボン抵抗で構成することを可能とした。この
改良点以外の構成及び動作については前述した通りであ
るため当該改良点に係る動作を中心にして説明する。
いて、図３に示した前記の従来技術に改良を加えた本発
明の一形態を図１に示している。その改良点は、過電流
保護機能を実現するにあたり、第１の抵抗Ｒ１及び第２
の抵抗Ｒ２の接続点ＰとＦＥＴのゲートとの間にヒュー
ズ抵抗Ｒ４を挿入した点である。このことにより、第１
〜第３の抵抗Ｒ１〜Ｒ３を、従来の図３の場合のような
ヒューズ抵抗でもって構成しなくて済み、一般的に用い
られるカーボン抵抗で構成することを可能とした。この
改良点以外の構成及び動作については前述した通りであ
るため当該改良点に係る動作を中心にして説明する。
【００１４】本形態の駆動回路は、従来の図３のものと
対比して、通常動作においては同じであるが、ＦＥＴの
ドレイン−ゲート間がショートするなどの異常が発生し
た場合の過電流保護機能に係る動作が異なる。すなわ
ち、ＦＥＴがショートしてＦＥＴのゲート側から駆動回
路１０に過電流Ｉが流れ込んでしまうと、この過電流は
先ずヒューズ抵抗Ｒ４に流れ込む。すると、直ちにヒュ
ーズ抵抗Ｒ４が溶断して過電流がその先の第１〜第３の
抵抗まで流れ込まないようになっている。
対比して、通常動作においては同じであるが、ＦＥＴの
ドレイン−ゲート間がショートするなどの異常が発生し
た場合の過電流保護機能に係る動作が異なる。すなわ
ち、ＦＥＴがショートしてＦＥＴのゲート側から駆動回
路１０に過電流Ｉが流れ込んでしまうと、この過電流は
先ずヒューズ抵抗Ｒ４に流れ込む。すると、直ちにヒュ
ーズ抵抗Ｒ４が溶断して過電流がその先の第１〜第３の
抵抗まで流れ込まないようになっている。
【００１５】以上のことにより、従来の図３のものと同
様に過電流保護機能を有しながらも、ヒューズ抵抗の数
を従来の３個から１個にまで減らすことができた。この
ヒューズ抵抗はカーボン抵抗に比べると、例えば定格電
力が１／４ＷであってＰ形等のほぼ棒状の形状のもので
は、軸方向の寸法において、ヒューズ抵抗が１０．１６
ｍｍであるのに対し、カーボン抵抗ではその１／２の
５．８ｍｍであり、コストにおいてもカーボン抵抗はヒ
ューズ抵抗の１／３である。したがって、本形態の駆動
回路にあっては従来の図３のものに比べ、部品点数がヒ
ューズ抵抗Ｒ４の分だけ１個増えるものの、第１〜第３
の抵抗を従来のヒューズ抵抗から一般的なカーボン抵抗
に代えることができ、全体として大きさにして１／２近
く、コストにして１／３近くにまで大幅に低減させるこ
とができた。
様に過電流保護機能を有しながらも、ヒューズ抵抗の数
を従来の３個から１個にまで減らすことができた。この
ヒューズ抵抗はカーボン抵抗に比べると、例えば定格電
力が１／４ＷであってＰ形等のほぼ棒状の形状のもので
は、軸方向の寸法において、ヒューズ抵抗が１０．１６
ｍｍであるのに対し、カーボン抵抗ではその１／２の
５．８ｍｍであり、コストにおいてもカーボン抵抗はヒ
ューズ抵抗の１／３である。したがって、本形態の駆動
回路にあっては従来の図３のものに比べ、部品点数がヒ
ューズ抵抗Ｒ４の分だけ１個増えるものの、第１〜第３
の抵抗を従来のヒューズ抵抗から一般的なカーボン抵抗
に代えることができ、全体として大きさにして１／２近
く、コストにして１／３近くにまで大幅に低減させるこ
とができた。
【００１６】なお図１において、ＦＥＴのゲート容量に
充電された電荷を放電するための直列回路Ｒ３，Ｄ１を
省略した構成も可能である。
充電された電荷を放電するための直列回路Ｒ３，Ｄ１を
省略した構成も可能である。
【００１７】また図１に示した一形態に限らず変形例と
して、図２の駆動回路１０ａに示すように、図１のスイ
ッチング素子としてのＦＥＴに代えてバイポーラトラン
ジスタＴｒを用いてもよい。この場合、バイポーラトラ
ンジスタＴｒのベース、エミッタ及びコレクタが図１に
おけるＦＥＴのゲート、ソース及びドレインに相当し、
その動作としてはＦＥＴと基本的に同等であるが、図１
で示したようなＦＥＴのゲート容量に充電された電荷を
放電するための直列回路Ｒ３，Ｄ１は必要ない。以上の
点以外の構成及び動作は、前述した図１のものと同じで
ある。また、このバイポーラトランジスタＴｒの構成に
ついてＰＮＰ形かＮＰＮ形か等の相異も設計変更の範囲
内であり、本発明の技術的範囲に含まれるものである。
して、図２の駆動回路１０ａに示すように、図１のスイ
ッチング素子としてのＦＥＴに代えてバイポーラトラン
ジスタＴｒを用いてもよい。この場合、バイポーラトラ
ンジスタＴｒのベース、エミッタ及びコレクタが図１に
おけるＦＥＴのゲート、ソース及びドレインに相当し、
その動作としてはＦＥＴと基本的に同等であるが、図１
で示したようなＦＥＴのゲート容量に充電された電荷を
放電するための直列回路Ｒ３，Ｄ１は必要ない。以上の
点以外の構成及び動作は、前述した図１のものと同じで
ある。また、このバイポーラトランジスタＴｒの構成に
ついてＰＮＰ形かＮＰＮ形か等の相異も設計変更の範囲
内であり、本発明の技術的範囲に含まれるものである。
【００１８】また、第１〜第３の抵抗を従来のヒューズ
抵抗から一般的な抵抗に代えるにあたり、これを、前述
したカーボン抵抗に限らず金属抵抗、場合によっては半
導体抵抗としても良い。
抵抗から一般的な抵抗に代えるにあたり、これを、前述
したカーボン抵抗に限らず金属抵抗、場合によっては半
導体抵抗としても良い。
【００１９】
【発明の効果】ＦＥＴのドレイン−ゲート間がショート
するなどでゲート側から他の素子へ過電流が流れると直
ちにヒューズ抵抗が溶断してこの過電流を遮断する。こ
のことにより、ＦＥＴのゲート側から第１、２の抵抗及
びパルス幅制御回路や放電用抵抗に過電流が流れ込んで
しまう事態を確実に防止できる。したがって、これら第
１、２の抵抗や放電用抵抗を従来のように大きくて高価
なヒューズ抵抗ではなくカーボン抵抗等で構成すること
が可能となり、大幅な小型化及びコストダウンを図るこ
とができる。
するなどでゲート側から他の素子へ過電流が流れると直
ちにヒューズ抵抗が溶断してこの過電流を遮断する。こ
のことにより、ＦＥＴのゲート側から第１、２の抵抗及
びパルス幅制御回路や放電用抵抗に過電流が流れ込んで
しまう事態を確実に防止できる。したがって、これら第
１、２の抵抗や放電用抵抗を従来のように大きくて高価
なヒューズ抵抗ではなくカーボン抵抗等で構成すること
が可能となり、大幅な小型化及びコストダウンを図るこ
とができる。
【００２０】またヒューズ抵抗が溶断した場合、その交
換は１個で済むため復旧のためのメンテナンスが非常に
簡便となる。
換は１個で済むため復旧のためのメンテナンスが非常に
簡便となる。
【図１】本発明の実施の一形態による駆動回路を含むス
イッチング電源の回路図である。
イッチング電源の回路図である。
【図２】同上一形態の変形例による駆動回路を含むスイ
ッチング電源の回路図である。
ッチング電源の回路図である。
【図３】従来の駆動回路を含むスイッチング電源の回路
図である。
図である。
１０，１０ａ，２０ 駆動回路 ＦＥＴ スイッチング素子 Ｔｒ バイポーラトランジスタ（スイ
ッチング素子） Ｒ１ 第１の抵抗 Ｒ２ 第２の抵抗 Ｒ３ 放電用抵抗 Ｒ４ ヒューズ抵抗 ＰＷＭ パルス幅制御回路 Ｔ トランス Ｄ ダイオード Ｄ１ ダイオード Ｃ コンデンサ Ｉ 過電流 Ｐ 第１の抵抗Ｒ１及び第２の抵抗
Ｒ２の接続点
ッチング素子） Ｒ１ 第１の抵抗 Ｒ２ 第２の抵抗 Ｒ３ 放電用抵抗 Ｒ４ ヒューズ抵抗 ＰＷＭ パルス幅制御回路 Ｔ トランス Ｄ ダイオード Ｄ１ ダイオード Ｃ コンデンサ Ｉ 過電流 Ｐ 第１の抵抗Ｒ１及び第２の抵抗
Ｒ２の接続点
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02H 7/00 H02H 7/12 H02H 7/20 H02H 3/08 - 3/10 H01C 7/13 H01C 13/00
Claims (3)
- 【請求項１】 パルス幅制御回路（ＰＷＭ）の制御信号
に応じてオンオフ駆動されるＦＥＴと、このＦＥＴと直
列に一次巻線が直流入力ライン間に接続されたトランス
（Ｔ）と、このトランスの二次巻線側から平滑した直流
出力を得る濾波回路（Ｄ，Ｃ）とを備えたスイッチング
電源の駆動回路であって、該駆動回路（１０）を、該パ
ルス幅制御回路（ＰＷＭ）と該ＦＥＴのゲートとの間に
接続されて該制御信号を伝達する第１の抵抗（Ｒ１）
と、該ＦＥＴのゲート−ソース間に接続された第２の抵
抗（Ｒ２）とで構成したものにおいて、該第１の抵抗
（Ｒ１）及び該第２の抵抗（Ｒ２）の接続点（Ｐ）と該
ゲートとの間にヒューズ抵抗（Ｒ４）を挿入してなるこ
とを特徴とするスイッチング電源用駆動回路。 - 【請求項２】 前記ＦＥＴのゲート容量に充電された電
荷を放電するための放電用抵抗（Ｒ３）及びダイオード
（Ｄ１）の直列回路を前記第１の抵抗（Ｒ１）に並列接
続してなることを特徴とする請求項１に記載のスイッチ
ング電源用駆動回路。 - 【請求項３】 パルス幅制御回路（ＰＷＭ）の制御信号
に応じてオンオフ駆動されるバイポーラトランジスタ
（Ｔｒ）と、このバイポーラトランジスタと直列に一次
巻線が直流入力ライン間に接続されたトランス（Ｔ）
と、このトランスの二次巻線側から平滑した直流出力を
得る濾波回路（Ｄ，Ｃ）とを備えたスイッチング電源の
駆動回路であって、該駆動回路（１０ａ）を、該パルス
幅制御回路（ＰＷＭ）と該バイポーラトランジスタ（Ｔ
ｒ）のベースとの間に接続されて該制御信号を伝達する
第１の抵抗（Ｒ１）と、該バイポーラトランジスタ（Ｔ
ｒ）のベース−エミッタ間に接続された第２の抵抗（Ｒ
２）とで構成したものにおいて、該第１の抵抗（Ｒ１）
及び該第２の抵抗（Ｒ２）の接続点（Ｐ）と該ベースと
の間にヒューズ抵抗（Ｒ４）を挿入してなることを特徴
とするスイッチング電源用駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33973496A JP3215061B2 (ja) | 1996-12-19 | 1996-12-19 | スイッチング電源用駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33973496A JP3215061B2 (ja) | 1996-12-19 | 1996-12-19 | スイッチング電源用駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10178735A JPH10178735A (ja) | 1998-06-30 |
| JP3215061B2 true JP3215061B2 (ja) | 2001-10-02 |
Family
ID=18330304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33973496A Expired - Lifetime JP3215061B2 (ja) | 1996-12-19 | 1996-12-19 | スイッチング電源用駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3215061B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3340202B2 (ja) * | 1993-08-13 | 2002-11-05 | 株式会社小松製作所 | ディーゼルエンジンの始動制御方法 |
| JP2007159362A (ja) | 2005-12-08 | 2007-06-21 | Funai Electric Co Ltd | 電気回路 |
| WO2020012583A1 (ja) * | 2018-07-11 | 2020-01-16 | 株式会社日立産機システム | スイッチング電源回路およびそれを備えた電力変換装置 |
-
1996
- 1996-12-19 JP JP33973496A patent/JP3215061B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10178735A (ja) | 1998-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5200878A (en) | Drive circuit for current sense igbt | |
| JP2002076868A (ja) | 半導体モジュール、保護回路、および電圧変換装置 | |
| CA1231131A (en) | Disabled diac start-up technique | |
| JP2002297250A (ja) | 保護装置 | |
| EP0439248B1 (en) | Lamp ballast | |
| WO2021048973A1 (ja) | 過電流保護回路及びスイッチング回路 | |
| JP3215061B2 (ja) | スイッチング電源用駆動回路 | |
| JP4779549B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路。 | |
| JP3574599B2 (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
| JP2006050865A (ja) | 半導体電力変換装置の駆動回路 | |
| JP3389675B2 (ja) | 電源装置 | |
| JPH10108457A (ja) | スイッチング電源用制御回路 | |
| US5108204A (en) | Protective circuit for a printer driver | |
| JP2000175345A (ja) | 過電流保護回路装置 | |
| CN221042308U (zh) | 功率放大保护电路、电机控制系统以及车辆 | |
| JP3613037B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| KR100193639B1 (ko) | 과전류 보호회로 | |
| JPH0847158A (ja) | 短絡回路 | |
| JPH1118425A (ja) | パルス幅制御ｉｃ回路 | |
| JPH0214289Y2 (ja) | ||
| JPH0731295Y2 (ja) | コンデンサの放電回路 | |
| JPS6126966Y2 (ja) | ||
| JP2024154016A (ja) | ゲート駆動回路及び電力変換装置 | |
| JP2002051456A (ja) | 半導体素子の過電流保護回路 | |
| JPH06319224A (ja) | バッテリの過電流保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080727 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090727 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |