[go: up one dir, main page]

JP3215008B2 - Electronic circuit manufacturing method - Google Patents

Electronic circuit manufacturing method

Info

Publication number
JP3215008B2
JP3215008B2 JP09653895A JP9653895A JP3215008B2 JP 3215008 B2 JP3215008 B2 JP 3215008B2 JP 09653895 A JP09653895 A JP 09653895A JP 9653895 A JP9653895 A JP 9653895A JP 3215008 B2 JP3215008 B2 JP 3215008B2
Authority
JP
Japan
Prior art keywords
solder
connection
organic material
manufacturing
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09653895A
Other languages
Japanese (ja)
Other versions
JPH08293665A (en
Inventor
徹 西川
正仁 伊集院
收 山田
裕子 竹原
了平 佐藤
光範 田村
泰宏 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP09653895A priority Critical patent/JP3215008B2/en
Publication of JPH08293665A publication Critical patent/JPH08293665A/en
Application granted granted Critical
Publication of JP3215008B2 publication Critical patent/JP3215008B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909Post-treatment of the bump connector or bonding area
    • H01L2224/8191Cleaning, e.g. oxide removal step, desmearing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、リード部品や面実装部
品等の電子部品を、回路基板にフラックスを用いないで
はんだ付けすることのできる電子回路の製造方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an electronic circuit capable of soldering electronic parts such as lead parts and surface mount parts to a circuit board without using flux.

【0002】[0002]

【従来の技術】電子部品のフラックスを用いたはんだ接
続においては、接続部の信頼性を確保するため、一般に
塩素系、もしくはフッ素系有機溶剤を主成分とする洗浄
剤を用いて接続部の残渣を洗浄によって除去してきた。
しかし、これらの洗浄剤には環境汚染の問題があり、ま
た、フリップチップ接続のような微細接続部においては
残渣洗浄が困難である等の問題があった。
2. Description of the Related Art In solder connection using a flux of an electronic component, in order to secure the reliability of a connection portion, a residue of the connection portion is generally used by using a cleaning agent mainly containing a chlorine-based or fluorine-based organic solvent. Have been removed by washing.
However, these cleaning agents have a problem of environmental pollution, and also have a problem that it is difficult to clean the residue at a fine connection portion such as a flip chip connection.

【0003】これらの問題を解決するために、無洗浄で
信頼性を確保できる、フラックスレスでのはんだ供給、
接合方法およびはんだペーストが開発されている。
[0003] In order to solve these problems, flux-less solder supply, which can ensure reliability without cleaning,
Bonding methods and solder pastes have been developed.

【0004】まず、フラックスレスではんだ供給、接合
を行う方法に関連する技術としては、例えば特開平5−
235061号公報が挙げられる。これは、はんだおよ
び被接合部の表面層の酸化層あるいは有機物汚染層を、
原子またはイオンビームを照射することにより清浄化し
て、大気中で位置合わせを行い、非酸化性雰囲気中で加
熱溶融し、フラックスレスではんだ接合する方法であ
る。
First, as a technique related to a method of supplying and joining solder without flux, for example, Japanese Unexamined Patent Publication No.
No. 235061. This means that the oxide layer or organic contaminant layer on the surface layer of the solder and the part to be joined
This is a method of cleaning by irradiating an atom or ion beam, performing positioning in the air, heating and melting in a non-oxidizing atmosphere, and performing fluxless soldering.

【0005】このフラックスレス接合方法においては、
電子部品を回路基板上に搭載後、はんだリフローまでの
工程間に位置ずれ防止手段が無いという問題があった。
また、フラックス作用が無いため、はんだ表面は薄いけ
れども酸化物に覆われており、はんだの新生面の露出が
制限され、表面張力によるセルフアライメント作用が妨
げられるという問題があった。セルフアライメントと
は、回路基板上に電子部品を搭載したときに、多少のず
れが存在した場合でも、はんだの表面張力により、所定
の位置に自己整合されるという現象である。これによ
り、微細接続部における、高精度の位置合わせ、搭載工
程を必要としない簡便な工程を実現できる。
In this fluxless joining method,
There is a problem that there is no means for preventing displacement during the process from mounting the electronic component on the circuit board to solder reflow.
In addition, since there is no flux action, the solder surface is thin but covered with oxide, which limits the exposure of a new surface of the solder and hinders the self-alignment action due to surface tension. The self-alignment is a phenomenon in which when electronic components are mounted on a circuit board, even if there is some deviation, the electronic components are self-aligned to a predetermined position by the surface tension of the solder. This makes it possible to realize a simple process that does not require a highly accurate alignment and mounting process in the fine connection portion.

【0006】一方、フラックスレスのはんだペーストに
に関連する技術としては、例えば特開平2−25921
号公報及び特開平2−290693号公報等が挙げられ
る。
On the other hand, as a technique related to a fluxless solder paste, for example, Japanese Unexamined Patent Publication No. Hei.
And JP-A-2-290693.

【0007】特開平2−25921号公報には、還元性
雰囲気で使用されるはんだペーストに関して、はんだ粉
末とアルコールを含むバインダとを有するはんだペース
トが示されている。このはんだペーストでは、活性剤、
樹脂等の固形分を用いないため、残渣を無くすることが
できる。また、ここで用いるアルコールの沸点は、はん
だ粉末の状態図における固相線と液相線の境界領域(こ
れをペースト領域とよんでいる)に存在する。このた
め、はんだが半溶融状態であるときに、アルコールが沸
騰して蒸発するため、従来の沸点が固相線以下のアルコ
ールを含むはんだペーストでのはんだボールの飛散とい
う問題は解決される。しかし、はんだが溶融して接続が
行われる時点では、液体が無くはんだ表面が露出するた
めに、酸化防止に水素ガス等の還元性雰囲気を必要とす
る。
Japanese Patent Application Laid-Open No. Hei 2-25921 discloses a solder paste having a solder powder and a binder containing alcohol with respect to a solder paste used in a reducing atmosphere. In this solder paste, an activator,
Since no solids such as resin are used, residues can be eliminated. The boiling point of the alcohol used here exists in a boundary region between the solidus line and the liquidus line in the phase diagram of the solder powder (this is called a paste region). For this reason, when the solder is in a semi-molten state, the alcohol boils and evaporates, so that the problem of the scattering of the solder balls in the solder paste containing alcohol having a boiling point below the solidus line is solved. However, when the solder is melted and the connection is made, the surface of the solder is exposed without the liquid, so a reducing atmosphere such as hydrogen gas is required for oxidation prevention.

【0008】また、特開平2−290693号公報に
は、不活性雰囲気中で接続可能な例が開示されている。
はんだの融点よりも高い沸点を有するアルコール類とは
んだ微粒子とで構成したはんだペーストであり、はんだ
接続は、接続部表面をアルコール類が被覆した状態で行
われる。したがって、接続時には、雰囲気から遮断され
るため、不活性雰囲気中でも接続可能であり、上記従来
技術のように還元性雰囲気といった特別の雰囲気を要し
ない利点がある。
Japanese Patent Application Laid-Open No. Hei 2-290693 discloses an example in which connection is possible in an inert atmosphere.
This is a solder paste composed of alcohol having a boiling point higher than the melting point of the solder and solder fine particles. Solder connection is performed in a state where the connection portion surface is covered with alcohol. Therefore, at the time of connection, since the connection is cut off from the atmosphere, connection can be made even in an inert atmosphere, and there is an advantage that a special atmosphere such as a reducing atmosphere is not required unlike the above-described conventional technique.

【0009】しかし、はんだ微粒子はその製造工程で、
アトマイズ法等で溶融させて作るため、酸化を抑えるた
め真空中または不活性雰囲気中で行ったとしても、その
表面酸化膜は数十から数百nm程度とバラツキが大き
く、この種の活性剤を含まないはんだペーストによるは
んだ接続において、アルコール成分の還元力のみでは酸
化膜は破れず、安定した良好な接続を得ることは難し
い。さらに、はんだ接続部の微細、狭ピッチ化に伴い、
印刷精度確保のために、はんだペースト中のはんだ微粒
子も微細化する必要があり、はんだの表面積が飛躍的に
増大することから、この酸化膜については、より大きな
問題となる。
However, the solder fine particles are produced during the manufacturing process.
Even if it is performed in a vacuum or in an inert atmosphere to suppress oxidation because it is made by melting by the atomizing method etc., the surface oxide film has a large variation of about several tens to several hundreds of nm, and this type of activator is used. In a solder connection using no solder paste, the oxide film is not broken only by the reducing power of the alcohol component, and it is difficult to obtain a stable and good connection. Furthermore, with the finer and narrower pitch of the solder connection,
In order to ensure printing accuracy, it is necessary to reduce the size of the solder fine particles in the solder paste, and the surface area of the solder is dramatically increased.

【0010】[0010]

【発明が解決しようとする課題】したがって、本発明の
目的は、上記従来のフラックスを用いないではんだ接合
する電子回路の製造方法の問題点を解消することにあ
り、具体的には電子部品、回路基板等の被接続部材間を
仮固定した状態で、フラックスを用いないでも信頼性の
高いはんだ接合を可能とする電子回路の製造方法を提供
することにある。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to solve the above-mentioned problems of the conventional method of manufacturing an electronic circuit to be soldered without using a flux. An object of the present invention is to provide a method of manufacturing an electronic circuit that enables highly reliable solder bonding without using flux in a state where members to be connected such as a circuit board are temporarily fixed.

【0011】本発明の他の目的は、接続後の残渣を低
減、もしくは無くすことによって、洗浄洗浄工程を省略
すると共に、信頼性の高い接続を得る電子回路の製造方
法を提供することにある。
Another object of the present invention is to provide a method of manufacturing an electronic circuit which can eliminate a cleaning step by reducing or eliminating residues after connection and obtain highly reliable connection.

【0012】[0012]

【課題を解決するための手段】上記目的を達成するため
に、電子部品の接続端子および配線回路基板上の電極の
少なくとも一方に、予めはんだを例えばめっき、もしく
ははんだボールを溶着する等の方法で供給しておき、次
いで少なくともはんだ表面を清浄化処理して表面に形成
された酸化膜及び/または有機物汚染膜(これらを異物
と称する)を除去し、さらには、はんだ加熱工程前に接
続部を覆うように有機材料を供給し、電子部品を配線回
路基板の所定位置に仮止めの状態で位置決めし、次いで
はんだを加熱溶融して接続部表面が有機材料に覆われて
外気を遮断した状態で、接続を完了するようにする。
In order to achieve the above object, at least one of the connection terminal of the electronic component and the electrode on the printed circuit board is preliminarily coated with solder, for example, by plating or welding a solder ball. Then, at least the surface of the solder is cleaned to remove an oxide film and / or an organic contaminant film formed on the surface (these are referred to as foreign substances). An organic material is supplied so as to cover it, and the electronic component is temporarily fixed at a predetermined position on the printed circuit board, and then the solder is heated and melted, and the connection surface is covered with the organic material to block the outside air. , To complete the connection.

【0013】さらに好ましい本発明の電子回路の製造方
法においては、はんだ加熱工程前に接続部を覆うように
有機材料を供給するに際して、電子部品を基板上に位置
決めした時に、有機材料が隣合う各接続部毎に独立し、
連続しないように有機材料を供給することである。通常
この有機材料の供給は、塗布法によるが、このような塗
布状態を実現するには、電子部品の接続端子及び配線回
路基板上の電極の少なくとも一方に予め供給されたはん
だの高さhの、2/3以下の厚さになる様に有機材料を
供給する。これにより、有機材料の塗膜を、接続端子毎
に独立し連続しない状態で形成することができる。
In a further preferred method of manufacturing an electronic circuit according to the present invention, when the organic material is supplied so as to cover the connection portion before the solder heating step, when the electronic component is positioned on the substrate, the organic material is adjacent to each other. Independent for each connection,
To supply the organic material so as not to be continuous. Usually, the supply of the organic material is performed by a coating method. To realize such a coating state, the height h of the solder previously supplied to at least one of the connection terminal of the electronic component and the electrode on the printed circuit board is used. The organic material is supplied so as to have a thickness of 2/3 or less. Thereby, the coating film of the organic material can be formed independently and discontinuously for each connection terminal.

【0014】なお、ここで云う有機材料が隣合う各接続
部毎に独立し、連続しないように塗布するという意味
は、完全に接続部毎に独立して塗布されている状態のみ
ならず、基板の電極もしくは電子部品の接続端子の根本
部分では薄膜を形成して部分的に連続していても、隣合
う各接続部の主要部においては連続した層状構造をとら
ず、互いに分離独立している状態で塗布されている場合
をも包含されるものである。
Here, the meaning that the organic material is applied independently so as not to be continuous at each adjacent connection portion means not only the state where the organic material is completely applied independently at each connection portion but also the substrate. Even if a thin film is formed at the root of the connection terminal of the electrode or the electronic component and is partially continuous, the main part of each adjacent connection part does not have a continuous layer structure and is separated and independent from each other The case where it is applied in a state is also included.

【0015】上記有機材料を供給する前処理工程として
の、はんだ表面及び/または被接続部表面の清浄化処理
は、例えばイオンビーム等を照射する物理的手段による
エッチング処理方法、もしくは酸等の化学的手段による
エッチング処理方法、さらには研磨、研削等の機械的手
段による表面清浄化処理方法が用いられる。
The cleaning treatment of the solder surface and / or the surface of the part to be connected as a pretreatment step for supplying the organic material is performed, for example, by an etching method using physical means of irradiating an ion beam or the like, or a chemical method such as an acid. A surface cleaning treatment method using mechanical means such as polishing or grinding is used.

【0016】また、上記目的は、次の製造方法によって
も実現できる。先ず、電子部品の接続端子および配線回
路基板上の電極の少なくとも一方に、はんだペーストを
供給する。はんだペーストとしては、予めはんだ粉の前
処理工程として、はんだ粉表面に形成されている酸化膜
及び/または有機物汚染膜(これらを異物と称する)を
物理的もしくは化学的エッチングによる表面清浄化処理
により除去し、そのはんだ粉と有機材料とを混合調製し
たものを使用する。
The above object can also be achieved by the following manufacturing method. First, a solder paste is supplied to at least one of the connection terminal of the electronic component and the electrode on the printed circuit board. As a solder paste, an oxide film and / or an organic contaminant film (referred to as foreign substances) formed on the surface of the solder powder is subjected to a surface cleaning treatment by physical or chemical etching as a pre-treatment step of the solder powder in advance. Removed and used by mixing and preparing the solder powder and the organic material.

【0017】次に、電子部品を、配線回路基板の所定位
置に搭載し、はんだペーストの粘着性を利用して仮止め
された状態で位置決めする。その後、接続部をはんだ溶
融点以上の温度に加熱することにより、接続部表面がは
んだペースト中の有機材料によって覆われた状態で、は
んだが溶融して接続が完了する。
Next, the electronic component is mounted at a predetermined position on the printed circuit board, and is positioned while being temporarily fixed using the adhesiveness of the solder paste. Thereafter, the connection is heated to a temperature equal to or higher than the solder melting point, whereby the solder is melted in a state where the surface of the connection is covered with the organic material in the solder paste, and the connection is completed.

【0018】ここで、本発明の電子回路の製造方法に使
用される実用的な、はんだ材と有機材料について説明す
る。先ず、はんだ材料としては、特に限定されるもので
なく周知の種々の材料が使用可能であり、通常使用され
る実用的なものとしては、例えば、SnとPb、Snと
Ag、SnとIn、SnとBi、AuとSn、AuとG
eおよびこれらの混合物から構成されるはんだ合金が等
が挙げられる。
Here, practical solder materials and organic materials used in the electronic circuit manufacturing method of the present invention will be described. First, the solder material is not particularly limited, and various well-known materials can be used. Examples of practically used solders include, for example, Sn and Pb, Sn and Ag, Sn and In, Sn and Bi, Au and Sn, Au and G
e and a solder alloy composed of a mixture thereof.

【0019】また、有機材料としては、フラックスを含
まず、その沸点がはんだの融点以上のものを用い、加熱
工程終了後に残渣を残さず蒸発するようにする。具体的
には、例えば炭化水素系、ケトン類、エステル類、アル
デヒド類、アルコール類等、沸点が、使用されるはんだ
材の融点(液相線温度)以上のものであればよい。
As the organic material, a material containing no flux and having a boiling point equal to or higher than the melting point of the solder is used, and is evaporated without leaving any residue after the heating step. Specifically, for example, hydrocarbons, ketones, esters, aldehydes, alcohols, and the like may be used as long as the boiling point is equal to or higher than the melting point (liquidus temperature) of the solder material used.

【0020】とりわけ、はんだおよび被接続部材の表面
酸化物を還元除去する作用のある少なくとも1個以上の
水酸基を有する有機材料が望ましく、その代表的なもの
としてアルコール類が挙げられる。表1にはアルコール
類の代表例を示した。これらのアルコール類は何れも後
述する実施例にて有効性を確認したものである。
In particular, an organic material having at least one or more hydroxyl groups capable of reducing and removing the surface oxides of the solder and the member to be connected is desirable, and typical examples thereof include alcohols. Table 1 shows typical examples of alcohols. The effectiveness of these alcohols has been confirmed in Examples described later.

【0021】[0021]

【表1】 [Table 1]

【0022】以上説明したように、本発明を実施するに
当たっては、はんだ材と有機材料との組み合わせを適宜
選択して、種々の沸点を有する有機材料の中から、はん
だ材の融点(液相線温度)以上の有機材料を使用すれば
よい。
As described above, in practicing the present invention, the combination of a solder material and an organic material is appropriately selected, and the melting point of the solder material (liquidus line) is selected from organic materials having various boiling points. An organic material having a temperature equal to or higher than the temperature may be used.

【0023】なお、はんだを加熱溶融してはんだ接続す
る雰囲気は、大気中でもよいが、好ましくは例えばH
e、Ar、N2等の不活性ガス雰囲気が望ましい。
The atmosphere in which the solder is heated and melted and connected to the solder may be air, but preferably, for example, H
e, Ar, inert gas atmosphere such as N 2 is preferable.

【0024】[0024]

【作用】有機材料を接続部に供給する、または、はんだ
粉と有機材料とを混合して作成したはんだペーストによ
りはんだを供給して位置決めすることにより、電子部品
の搭載から接続完了までのプロセス内振動に対して、有
機材料の粘着性を利用した仮止め作用によって部品の位
置ずれを防止することができる。
[Function] By supplying an organic material to a connection portion or supplying and positioning a solder by a solder paste prepared by mixing a solder powder and an organic material, the process from the mounting of the electronic component to the completion of the connection is completed. The component can be prevented from being displaced by the temporary fixing action utilizing the adhesiveness of the organic material against the vibration.

【0025】有機材料により、加熱工程内での接続完了
時まで接続部を覆うことにより、はんだ及び/または被
接続部の酸化を防止し、フラックスレスで良好な接合を
得ることができる。
By covering the connection portion with the organic material until the connection is completed in the heating step, oxidation of the solder and / or the connected portion can be prevented, and a good joining without flux can be obtained.

【0026】さらに、有機材料として、少なくとも1個
以上の水酸基を有するものを用いた場合には、はんだお
よび被接続部表面の酸化防止と共に、還元作用によって
酸化物を除去することができ、より良好な接続を得るこ
とができる。
Further, when an organic material having at least one or more hydroxyl groups is used, it is possible to prevent oxidation of the solder and the surface of the connected portion, and at the same time, it is possible to remove the oxide by a reducing action, thereby improving Connection can be obtained.

【0027】また、接続部を覆うように有機材料を供給
する前、及び、はんだペーストにおいては、はんだ粉と
有機材料とを混合する前に、はんだ(はんだ粉を含む)
や被接続部表面の異物(酸化膜や有機物汚染膜)を除去
する表面清浄化処理工程により、はんだ供給、またはは
んだ粉製造プロセスにかかわらず、表面状態を均一化す
ることができ、さらに安定したフラックスレスはんだ接
続が実現できる。
In addition, before supplying the organic material so as to cover the connection portion, and in the case of the solder paste, before mixing the solder powder and the organic material, the solder (including the solder powder) is used.
Surface cleaning process that removes foreign substances (oxide film and organic contaminant film) on the surface of the connection and the connected part, the surface condition can be made uniform regardless of the solder supply or solder powder manufacturing process, and more stable Fluxless solder connection can be realized.

【0028】[0028]

【実施例】以下、本発明の一実施例を図面を用いて詳細
に説明する。ここでは、具体例として、Sn3Agはん
だを用いたセラミック配線回路基板(以下、セラミック
基板と略称)上への電子部品の搭載に関して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below in detail with reference to the drawings. Here, as an example, mounting of an electronic component on a ceramic wiring circuit board (hereinafter, abbreviated as a ceramic substrate) using Sn 3 Ag solder will be described.

【0029】Sn3Agはんだの融点は222℃であ
り、使用する有機材料としては、表1に例示した中から
沸点がはんだの融点以上のものを用いる必要があり、さ
らに好ましくは、加熱雰囲気による有機材料の蒸発速度
の違いを考慮して、適正な沸点をもつものを選択する必
要がある。具体的には、He中では、ArおよびN2
と比較して蒸発速度が速いため、同じ温度で同程度の有
機材料の状態を保つためには、沸点が20〜30℃高い
有機材料を用いる必要があることを検討の結果明らかに
した。
The melting point of the Sn 3 Ag solder is 222 ° C., and as the organic material to be used, it is necessary to use one having a boiling point equal to or higher than the melting point of the solder from among the examples shown in Table 1, and more preferably a heating atmosphere. It is necessary to select a material having an appropriate boiling point in consideration of the difference in the evaporation rate of the organic material. Specifically, since the evaporation rate in He is higher than that in Ar and N 2 , an organic material having a boiling point 20 to 30 ° C. higher than that of Ar and N 2 is required to maintain the same state of the organic material at the same temperature. As a result of examination, it was clarified that it was necessary to use it.

【0030】ここに示す例は、微細なはんだバンプをも
ちいたC4(Controlled CollapseChip Connection)の
例であり、はんだが基板上のメタライズにぬれ拡がり、
さらに、溶融はんだの表面張力により球帯化及びセルフ
アライメントが生じることが、良好な接続の条件であ
る。これら一連の接続プロセスは、できるだけ短時間に
行われることが好ましい。それは、タクトタイム短縮に
よる生産性の向上、はんだとメタライズとの拡散量低減
によるリペア回数の向上に効果的であるからである。
The example shown here is an example of C4 (Controlled Collapse Chip Connection) using fine solder bumps, and the solder spreads over the metallization on the substrate,
Further, it is a condition of good connection that sphere banding and self-alignment occur due to the surface tension of the molten solder. It is preferable that these series of connection processes be performed in as short a time as possible. This is because it is effective for improving the productivity by shortening the tact time and improving the number of repairs by reducing the diffusion amount between solder and metallization.

【0031】〈実施例1〉図1は、セラミック基板1上
に電子部品(LSIチップ)5を搭載し、はんだリフロ
ーにより接続する本発明の一実施例を示した製造工程図
である。
Embodiment 1 FIG. 1 is a manufacturing process diagram showing an embodiment of the present invention in which an electronic component (LSI chip) 5 is mounted on a ceramic substrate 1 and connected by solder reflow.

【0032】図1(a)、(b)は、各接続部の表面を
清浄化する前処理工程を断面図で示したものである。す
なわち、図1(a)に示すように、予め電子部品5の接
続端子上にはんだ材3を、例えばはんだめっき、もしく
ははんだボールの溶着等の周知の方法で形成した後、は
んだ3表面にアルゴンアトムビーム6を照射して、その
表面に存在する酸化膜や有機物汚染膜等の異物を物理的
に除去し、表面を清浄化する。同様の方法で図1(b)
に示すように、セラミック基板1上の接続パターン2の
表面の酸化膜や有機物汚染膜等の異物も除去する。
FIGS. 1A and 1B are cross-sectional views showing a pretreatment step for cleaning the surface of each connection portion. That is, as shown in FIG. 1A, after a solder material 3 is previously formed on a connection terminal of an electronic component 5 by a known method such as solder plating or solder ball welding, the surface of the solder 3 is coated with argon. Irradiation of the atom beam 6 physically removes foreign substances such as an oxide film and an organic contaminant film present on the surface, and cleans the surface. FIG. 1B shows a similar method.
As shown in (1), foreign substances such as an oxide film and an organic contaminant film on the surface of the connection pattern 2 on the ceramic substrate 1 are also removed.

【0033】この表面清浄化方法としては、このような
物理的手段に限らず、その他、例えば酸によるエッチン
グ等の化学的手段、研磨、研削等の機械的手段であって
もよい。この結果、一度清浄化されたはんだ材3や接続
パターン2の表面は、その後の大気中での保管により酸
化されるが、その厚さは薄く、かつ、均一化を図ること
ができる。これにより、良好な接続を安定して行うこと
ができるようになる。
The surface cleaning method is not limited to such physical means, but may be other chemical means such as etching with an acid, or mechanical means such as polishing or grinding. As a result, the surface of the solder material 3 and the connection pattern 2 once cleaned is oxidized by storage in the air thereafter, but the thickness can be reduced and uniformity can be achieved. As a result, good connection can be stably performed.

【0034】図1(c)は、はんだリフロー工程におけ
る温度プロファイルの一例を示す。通常、リフローのピ
ーク温度は、はんだを確実に溶融させるために、はんだ
の融点(液相線温度)より、20〜30℃程度高く設定
する。Sn3Agはんだの融点は222℃であり、この
場合、ピーク温度は250℃に設定されている。はんだ
の溶融している時間、すなわち、融点以上に保持されて
いる時間は、1〜2分程度が一般的である。このプロフ
ァイルは、ここに示した条件に限定されるものではな
く、接続される試料の熱容量により、均一に加熱される
ように調整すれば良い。
FIG. 1C shows an example of a temperature profile in the solder reflow step. Normally, the reflow peak temperature is set to be about 20 to 30 ° C. higher than the melting point (liquidus temperature) of the solder in order to reliably melt the solder. The melting point of Sn 3 Ag solder is 222 ° C., and in this case, the peak temperature is set to 250 ° C. The time during which the solder is melted, that is, the time during which the solder is maintained at or above the melting point, is generally about 1 to 2 minutes. This profile is not limited to the conditions shown here, but may be adjusted so as to be uniformly heated by the heat capacity of the connected sample.

【0035】図1(d)〜(g)は、各々の接続部分の
清浄化処理が終了した後の、はんだリフローによる接続
工程図を示している。
FIGS. 1 (d) to 1 (g) show a connection process diagram by solder reflow after the cleaning process of each connection portion is completed.

【0036】以下、図面に示した製造工程順序にしたが
って、具体的に説明する。先ず、図1(d)に示すよう
に、セラミック基板1上に液体の有機材料4を供給す
る。有機材料としては表1中の沸点が、はんだの融点
(222℃)以上のものを使用する。ArまたはN2
囲気中でリフローする場合には、2−フェノキシエタノ
ール(沸点245℃)、He雰囲気中でリフローする場
合には、トリエチレングリコール(沸点285℃)が適
している。本実施例ではこれらを用いて実施した。
Hereinafter, a specific description will be given in accordance with the manufacturing process sequence shown in the drawings. First, as shown in FIG. 1D, a liquid organic material 4 is supplied onto a ceramic substrate 1. As the organic material, those having a boiling point in Table 1 that is equal to or higher than the melting point of the solder (222 ° C.) are used. For reflow in an Ar or N 2 atmosphere, 2-phenoxyethanol (boiling point: 245 ° C.) is suitable, and for reflow in a He atmosphere, triethylene glycol (boiling point: 285 ° C.) is suitable. In the present embodiment, these were used.

【0037】次に、図1(e)に示すように、有機材料
4が供給されたセラミック基板1の接続パターン2上
に、予めはんだ材3が供給された電子部品5を搭載し、
各々の接続部の位置決めをする。この位置決めは、はん
だ3と接続パターン2との中心を相互に一致させるのを
常とするが、この図ではセルフアライメント効果を確認
したいために、敢えて各々の接続部の中心が少しずれて
位置決めされた状態を示している。これにより、有機材
料4の粘性および表面張力により、電子部品5がセラミ
ック基板1上に仮固定され、リフロー接続までの搬送時
の振動により、位置ずれが生じるのを防ぐことができ
る。
Next, as shown in FIG. 1E, an electronic component 5 to which the solder material 3 has been supplied in advance is mounted on the connection pattern 2 of the ceramic substrate 1 to which the organic material 4 has been supplied.
Position each connection. In this positioning, the center of the solder 3 and the center of the connection pattern 2 are usually made to coincide with each other. However, in this figure, in order to confirm the self-alignment effect, the centers of the respective connection parts are intentionally shifted slightly. It shows the state where it was turned on. Thereby, the electronic component 5 is temporarily fixed on the ceramic substrate 1 due to the viscosity and the surface tension of the organic material 4, and it is possible to prevent the displacement from occurring due to the vibration at the time of conveyance up to the reflow connection.

【0038】この後、図1(c)に示したようなリフロ
ープロファイルで加熱する。はんだ3が溶融し、接続が
完了するまでは、図1(f)に示すように、有機材料4
により接続部が被覆されている。これにより、はんだ3
の酸化が防止され、さらに、本実施例では、アルコール
類を用いているため、はんだ表面の酸化物が還元作用に
よって除去され、接続パターン2に対するはんだ材3の
ぬれがよく、セルフアライメントも短時間に生じ良好な
接続を得ることができる。
Thereafter, heating is performed according to a reflow profile as shown in FIG. Until the solder 3 is melted and the connection is completed, as shown in FIG.
Covers the connection portion. Thereby, the solder 3
In addition, in the present embodiment, since alcohols are used, oxides on the solder surface are removed by a reducing action, so that the solder material 3 wets the connection pattern 2 and self-alignment is performed in a short time. And a good connection can be obtained.

【0039】接続完了後、図1(g)に示すように、冷
却工程の間に、有機材料4は完全に蒸発する。これによ
り、残渣が無い清浄な接合部を得ることができ、後工程
での洗浄を行う必要を無くすことができる。以上の工程
により、セラミック基板上にLSIチップを搭載した、
目的とする信頼性の高い電子回路を容易に製造すること
ができた。
After the connection is completed, the organic material 4 is completely evaporated during the cooling step, as shown in FIG. This makes it possible to obtain a clean joint having no residue and eliminate the necessity of cleaning in a later step. Through the above steps, the LSI chip was mounted on the ceramic substrate,
The desired highly reliable electronic circuit could be easily manufactured.

【0040】次に図2、図3で示す実施例は、いずれ
も、はんだリフローにより電子部品を接続する際のはん
だ接続部の挙動をさらに詳細に説明するものであり、部
品搭載時に接続部を有機材料で仮固定することにより位
置ずれすることなく、接続部を外気から遮断した状態で
容易にセルフアライメントにより信頼性の高いはんだ接
続が達成できる理由を説明する。
Next, the embodiments shown in FIG. 2 and FIG. 3 explain in more detail the behavior of the solder connection portion when the electronic component is connected by solder reflow. The reason why a highly reliable solder connection can be easily achieved by self-alignment in a state where the connection portion is shielded from the outside air without being displaced by temporarily fixing with an organic material will be described.

【0041】〈実施例2〉すなわち、図2は有機材料と
して分子中に水酸基を有さず、表1に示していないその
他の有機材料を用いて電子回路を製造する場合を例とし
て説明するものでである。ここで用いる有機材料として
は、例えばArまたはN2雰囲気中でリフローする場合
には、トリデカンCH3(CH2)11CH3(沸点234℃)、1
−メチルナフタレンC11H10:〔31〕(CH3)(沸点23
4℃)等、He雰囲気中でリフローする場合には、ヘキ
サデカンCH3(CH2)14CH3(沸点287℃)等が挙げられ
る。なお、はんだリフロー工程時の雰囲気は、接続部が
有機材料で覆われていることから、必ずしもこのように
不活性ガス雰囲気とする必要はなく、空気中でも実施可
能であるが、有機材料の酸化分解による生成物が多くな
る(リフロー後の残渣が多くなる)という理由からここ
では不活性ガス雰囲気を選んだ。
<Embodiment 2> That is, FIG. 2 illustrates an example in which an electronic circuit is manufactured using other organic materials not having a hydroxyl group in a molecule as an organic material and not shown in Table 1. It is. Examples of the organic material used here include tridecane CH 3 (CH 2 ) 11 CH 3 (boiling point: 234 ° C.), when reflowing in an Ar or N 2 atmosphere.
-Methylnaphthalene C 11 H 10 : [31] (CH 3 ) (boiling point 23
For example, hexadecane CH 3 (CH 2 ) 14 CH 3 (boiling point: 287 ° C.) is used for reflow in a He atmosphere such as 4 ° C.). The atmosphere during the solder reflow process is not necessarily required to be an inert gas atmosphere because the connection portion is covered with the organic material, and can be carried out even in the air. Here, an inert gas atmosphere was selected here because the amount of the product due to (i.e., the amount of residue after reflow increases).

【0042】以下、図面にしたがって工程順に説明する
と、先ず、図2(a)に示すように、電子部品5に予め
形成されたはんだ材3の表面には酸化膜や有機物汚染膜
等の異物7が存在する。その厚さは、はんだ材3が製造
プロセスにおいて、一旦溶融されることが一般的である
ため、数十〜百nmと厚く、また、場所によるばらつき
が大きい。
In the following, the order of the steps will be described with reference to the drawings. First, as shown in FIG. 2 (a), the surface of the solder material 3 previously formed on the electronic component 5 has foreign matter 7 such as an oxide film or an organic contaminant film. Exists. Since the thickness of the solder material 3 is generally melted once in the manufacturing process, the thickness is as thick as several tens to hundreds of nm, and the thickness varies greatly depending on the location.

【0043】そこで、図2(b)に示すように、実施例
1と同様の処理方法で〔図1(a)、(b)に相当〕、
接続部の表面を清浄化することにより、予め電子部品5
の端子に形成されたはんだ材3やセラミック基板1上の
接続パターン2の表面に付着形成されている酸化膜や有
機物汚染膜7を薄く、かつ均一になるようにする。
Therefore, as shown in FIG. 2B, a processing method similar to that of the first embodiment is used (corresponding to FIGS. 1A and 1B).
By cleaning the surface of the connection part, the
The oxide film and the organic contaminant film 7 attached to the surface of the solder material 3 formed on the terminal and the connection pattern 2 on the ceramic substrate 1 are made thin and uniform.

【0044】その後、図2(c)に示すように、電子部
品5を水酸基を有しない上記有機材料8が供給されたセ
ラミック基板1上に位置決め、搭載し、有機材料8で接
続部を覆うようにすると共に、電子部品5の搭載からリ
フロー加熱までの工程の期間中、振動に耐えるようにす
る〔図1(d)〜(e)に相当〕。なお、この位置決め
は、はんだ3と接続パターン2との中心を相互に一致さ
せるのを常とするが、この図では実施例1の場合と同様
に、セルフアライメント効果を確認したいため、敢えて
各々の接続部の中心が少しずれて位置決めされた状態を
示している。
Thereafter, as shown in FIG. 2C, the electronic component 5 is positioned and mounted on the ceramic substrate 1 to which the organic material 8 having no hydroxyl group has been supplied, and the connection portion is covered with the organic material 8. At the same time, during the process from the mounting of the electronic component 5 to the reflow heating, it is made to withstand vibration (corresponding to FIGS. 1D to 1E). In this positioning, it is usual that the centers of the solder 3 and the connection pattern 2 coincide with each other. In this figure, as in the case of the first embodiment, the self-alignment effect is to be confirmed. This shows a state where the center of the connection portion is slightly shifted and positioned.

【0045】その後、図2(d)に示すように加熱工程
において、はんだ3が溶融し、セラミック基板1上の接
続パターン2にぬれ拡がり、さらに図2(e)に示すよ
うにセルフアライメントによってはんだの載り具合を強
制し、図2(f)に示すように接続が完了するまでの
間、水酸基を有しない有機材料8により接続部が覆わ
れ、加熱雰囲気から遮断される。これによって接続部
(はんだ3や接続パターン2)の酸化を防止することが
でき、はんだのぬれを促進することができる〔図1
(f)に相当〕。
Thereafter, in a heating step, as shown in FIG. 2D, the solder 3 melts and spreads over the connection pattern 2 on the ceramic substrate 1, and further, as shown in FIG. The connection is covered with the organic material 8 having no hydroxyl group until the connection is completed as shown in FIG. 2 (f), and the connection is cut off from the heating atmosphere. This can prevent oxidation of the connection portions (solder 3 and connection pattern 2) and promote solder wetting [FIG.
(Equivalent to (f))].

【0046】接続完了後は、図2(g)に示すように加
熱工程中に、有機材料8は残渣が残らないように蒸発す
るため、接合後の洗浄を不要にできる〔図1(g)に相
当〕。
After the connection is completed, as shown in FIG. 2 (g), the organic material 8 evaporates during the heating step so that no residue remains, so that cleaning after bonding can be eliminated [FIG. 1 (g)]. Equivalent to].

【0047】〈実施例3〉図3は、実施例1で示した水
酸基を有する有機材料を用いて電子回路を製造する場合
を例として説明する製造工程図である。なお、この例
は、有機材料が異なる以外は基本的に図2と同様であ
る。図2と図3のはんだリフロー工程図〔図2(d)〜
(e)工程=図3(d)〜(e)工程〕を対比すれば明
らかなように、この実施例では、表面清浄化処理後にお
いてもなお僅かに薄く残留していた酸化膜7を、水酸基
を有する有機材料4の還元作用によって完全に除去して
いる点が特徴的である。以下、図面に示した工程順序に
したがって説明する。
<Embodiment 3> FIG. 3 is a manufacturing process diagram illustrating an example in which an electronic circuit is manufactured using the organic material having a hydroxyl group shown in Embodiment 1. Note that this example is basically the same as FIG. 2 except that the organic material is different. 2 and FIG. 3 are solder reflow process diagrams [FIG.
(Step (e) = Steps (d) to (e) in FIG. 3), it is clear that, in this embodiment, the oxide film 7 which has remained slightly thin even after the surface cleaning treatment is replaced with It is characteristic that the organic material 4 having a hydroxyl group is completely removed by a reducing action. Hereinafter, description will be made in accordance with the process sequence shown in the drawings.

【0048】図3(a)、(b)は、図2(a)、
(b)と同様に接続部となる、はんだ3や接続パターン
2の表面の酸化膜および/または有機物汚染膜7を薄く
かつ均一にする工程を示している。
FIGS. 3 (a) and 3 (b) correspond to FIGS.
FIG. 3B shows a step of thinning and uniforming the oxide film and / or the organic contaminant film 7 on the surface of the solder 3 and the connection pattern 2 which are to be connected similarly to FIG.

【0049】ここで、図3(c)に示すように、水酸基
を有する有機材料4で接続部を覆うようにする。これに
より、はんだリフロー工程となる加熱工程おいて、図3
(d)、(e)に示すように、接続部は酸化防止される
だけでなく酸化物が還元除去されるため、ぬれ性もよ
く、セルフアライメント性も実施例2の場合に比べて格
段に向上する。
Here, as shown in FIG. 3C, the connecting portion is covered with an organic material 4 having a hydroxyl group. As a result, in the heating step, which is the solder reflow step, FIG.
As shown in (d) and (e), the connection portion is not only prevented from being oxidized but also because the oxide is reduced and removed, so that the wettability is good and the self-alignment property is remarkably different from the case of the second embodiment. improves.

【0050】そして、図3(f)に示すように、最終的
には、完全に蒸発して、残渣を残さないため、洗浄工程
を省略することができる。
Then, as shown in FIG. 3 (f), the cleaning step can be omitted because it is completely evaporated and no residue is left.

【0051】〈実施例4〉図4は、本発明の電子回路の
製造方法において、有機材料を接続端子毎に独立し、連
続しないように供給する方法を示す工程図である。図4
(a)、(b)に示すように、図1に示した実施例1と
同様に、先ず、はんだ3および接続パターン表面の酸化
膜もしくは有機物汚染膜7を除去する清浄化処理を行
う。
<Embodiment 4> FIG. 4 is a process chart showing a method of supplying an organic material independently and non-continuously for each connection terminal in the method of manufacturing an electronic circuit of the present invention. FIG.
As shown in FIGS. 1A and 1B, as in the first embodiment shown in FIG. 1, first, a cleaning treatment for removing the solder 3 and the oxide film or organic contaminant film 7 on the surface of the connection pattern is performed.

【0052】次に、この実施例では、接続部に供給され
る有機材料の量が、図1に示した実施例1の場合と比較
して少なくなるので、接続完了まで確実に被覆するため
には、さらに沸点の高い有機材料を使用することが望ま
しい。ArまたはN2雰囲気中でリフローする場合は、
トリエチレングリコール(沸点285℃)、またはテト
ラエチレングリコール(沸点314℃)が、He雰囲気
中でリフローする場合は、テトラエチレングリコール
(沸点314℃)またはペンタエチレングリコール(沸
点370℃)が好適である。
Next, in this embodiment, the amount of the organic material supplied to the connection portion is smaller than that in the embodiment 1 shown in FIG. It is desirable to use an organic material having a higher boiling point. When reflowing in an Ar or N 2 atmosphere,
When triethylene glycol (boiling point 285 ° C.) or tetraethylene glycol (boiling point 314 ° C.) reflows in a He atmosphere, tetraethylene glycol (boiling point 314 ° C.) or pentaethylene glycol (boiling point 370 ° C.) is preferable. .

【0053】図4(c)に示すように、セラミック基板
1上に液体の有機材料4を、実施例1の場合と比較して
薄く供給する。この時、有機材料4の厚さを、電子部品
5に予め供給されたはんだ材3の高さの2/3以下にす
る。
As shown in FIG. 4C, the liquid organic material 4 is supplied on the ceramic substrate 1 thinner than in the first embodiment. At this time, the thickness of the organic material 4 is set to 2 or less of the height of the solder material 3 supplied to the electronic component 5 in advance.

【0054】これにより、図4(d)に示すように、電
子部品5をセラミック基板1の接続パターン2上に搭載
したときに、有機材料4が、ぬれと表面張力の作用によ
って、接続端子毎に独立し連続しないようにできる。な
お、この電子部品搭載時の位置決めに際しては、はんだ
3と接続パターン2との中心を相互に一致させるのを常
とするが、この図では実施例1の場合と同様に、セルフ
アライメント効果を確認したいために、敢えて各々の接
続部の中心が少しずれて位置決めされた状態を示してい
る。
Thus, as shown in FIG. 4D, when the electronic component 5 is mounted on the connection pattern 2 of the ceramic substrate 1, the organic material 4 becomes wet by the action of the wetting and the surface tension. Can be independent and not continuous. When positioning the electronic component, the center of the solder 3 and the center of the connection pattern 2 are usually made to coincide with each other. In this figure, the self-alignment effect is confirmed as in the case of the first embodiment. In this case, the center of each connecting part is slightly deviated and positioned.

【0055】この後、実施例1と同様に図1(c)に示
したようなリフロープロファイルで加熱する。はんだが
溶融し、接続が完了するまでは、図4(e)に示すよう
に、有機材料4により接続部が被覆されている。これに
より、はんだの酸化が防止され、さらに、本実施例で
は、水酸基を有するアルコール類を用いているため、は
んだ表面の酸化物が還元されることによって除去され、
接続パターン2に対するはんだ材3のぬれがよく、セル
フアライメントも短時間に生じ良好な接続を得ることが
できる。
Thereafter, similarly to the first embodiment, heating is performed according to a reflow profile as shown in FIG. Until the solder is melted and the connection is completed, the connection portion is covered with the organic material 4 as shown in FIG. Thereby, the oxidation of the solder is prevented, and furthermore, in this embodiment, since the alcohol having a hydroxyl group is used, the oxide on the solder surface is removed by reduction, thereby removing the solder.
Good wettability of the solder material 3 with respect to the connection pattern 2, self-alignment occurs in a short time, and good connection can be obtained.

【0056】この段階で接続は完了したが、その後、図
4(f)に示すように、冷却工程の間に、有機材料4は
完全に蒸発する。これにより、残渣が無い清浄な接合部
を得ることができ、後工程での洗浄を行う必要を無くす
ことができる。
At this stage, the connection is completed. Thereafter, as shown in FIG. 4F, during the cooling step, the organic material 4 is completely evaporated. This makes it possible to obtain a clean joint having no residue and eliminate the necessity of cleaning in a later step.

【0057】ここでは図示しないが、接続完了後に、雰
囲気圧力を下げる(真空引き等)ことによって有機材料
を積極的に蒸発、除去することができ、製造工程に要す
る時間を短縮することができる。
Although not shown here, after the connection is completed, the organic material can be positively evaporated and removed by lowering the atmospheric pressure (evacuating or the like), and the time required for the manufacturing process can be shortened.

【0058】さらに、常温で固体の有機材料を選ぶこと
によって、より搭載部品の固定力が強く、部品を基板上
に位置決めする工程からリフロー工程までの期間の間、
振動に対して、より信頼性の高いプロセスが得られる。
Further, by selecting an organic material which is solid at room temperature, the fixing force of the mounted component is stronger, and during the period from the step of positioning the component on the substrate to the reflow step,
A more reliable process for vibration is obtained.

【0059】この種の好ましい有機材料として、表1に
示した有機材料の例の中では、3−フェノキシ−1,2
−プロパンジオール(融点55℃)が挙げられる。常温
で固体であるので、図1(d)及び図4(c)に相当す
る有機材料の供給工程においては、基板および有機材料
を有機材料の融点以上に加熱することにより、常温で液
体の有機材料を供給する場合と同様に供給することがで
きる。
As an example of a preferable organic material of this type, among the organic materials shown in Table 1, 3-phenoxy-1,2
-Propanediol (melting point 55 ° C). 1D and 4C, the substrate and the organic material are heated to a temperature equal to or higher than the melting point of the organic material so that the organic material that is liquid at normal temperature is solid at room temperature. It can be supplied in the same manner as when supplying the material.

【0060】この後の部品搭載による位置決め工程で
は、引き続き基板を加熱した状態で、電子部品を位置決
めする。この後、常温に冷却すると、有機材料が凝固
し、電子部品が基板上に固着される。リフロー工程で
は、沸点がテトラエチレングリコールと同等であるた
め、上記の実施例と同様に良好な接続を得ることができ
る。
In the subsequent positioning step by mounting components, the electronic components are positioned while the substrate is continuously heated. Thereafter, when cooled to room temperature, the organic material solidifies and the electronic component is fixed on the substrate. In the reflow step, since the boiling point is equivalent to that of tetraethylene glycol, a good connection can be obtained as in the above-described embodiment.

【0061】〈実施例5〉この実施例は、はんだ粉と有
機材料からなり、フラックスを含まないはんだペースト
を接続部に供給して電子回路を製造方法について説明す
るものである。
Embodiment 5 This embodiment describes a method of manufacturing an electronic circuit by supplying a solder paste made of a solder powder and an organic material and containing no flux to a connection portion.

【0062】以下、図5の工程図にしたがって説明す
る。プリント回路基板11上に、電子部品の接続端子1
0をはんだ接合により表面実装する場合、はんだ材料と
しては、Sn37Pbの共晶はんだ(融点183℃)が、
一般に使用されている。
Hereinafter, description will be made with reference to the process chart of FIG. Connecting terminals 1 for electronic components on printed circuit board 11
In the case of surface mounting by soldering, the eutectic solder of Sn 37 Pb (melting point: 183 ° C.)
Commonly used.

【0063】(1)はんだペーストの調製 本実施例では、先ず、表面の酸化膜や有機物汚染膜が薄
くかつ均一になるように、はんだ粉末9の表面を予め実
施例1と同様の方法で清浄化処理する。その表面清浄化
されたはんだ粉末9と、フラックスの代わりに、表1に
示した有機材料4の中から選んだエチレングリコール
(沸点197℃)またはトリメチレングリコール(沸点
214℃)とを混合し、はんだペースト12を作ること
ができる。このように作成したはんだペースト12は、
有機材料4が先の実施例で説明した通りの特性を持つた
め、良好な接続を得ることができ、また、残渣が無く洗
浄工程を省略することができる。
(1) Preparation of Solder Paste In this embodiment, first, the surface of the solder powder 9 is cleaned in the same manner as in Embodiment 1 so that the oxide film and organic contaminant film on the surface are thin and uniform. Process. The surface-cleaned solder powder 9 is mixed with ethylene glycol (boiling point 197 ° C.) or trimethylene glycol (boiling point 214 ° C.) selected from the organic materials 4 shown in Table 1 instead of the flux, A solder paste 12 can be made. The solder paste 12 thus created is
Since the organic material 4 has the characteristics as described in the previous embodiment, a good connection can be obtained, and there is no residue and the washing step can be omitted.

【0064】(2)はんだ接続工程 このはんだペースト12を用いた電子回路の製造方法を
図5の工程順序にしたがって説明する。なお、この例で
は電子部品としてリード10付きの表面実装部品を搭載
する例を示している。
(2) Solder Connection Step A method of manufacturing an electronic circuit using the solder paste 12 will be described in accordance with the process sequence shown in FIG. In this example, an example is shown in which a surface-mounted component with a lead 10 is mounted as an electronic component.

【0065】先ず、図5(a)に示すように、プリント
回路基板11上の接続パターン2に、はんだペースト1
2をスクリーンまたはメタルマスク印刷することによっ
て、接続に必要な量のはんだ粉9を供給する。なお、こ
こでは説明を省略しているが、プリント回路基板11の
接続パターン2に対しても、予め実施例1と同様の方法
で表面清浄化処理をしておくことが望ましい。
First, as shown in FIG. 5A, the solder paste 1 is applied to the connection pattern 2 on the printed circuit board 11.
2 is supplied by screen or metal mask printing to supply the necessary amount of solder powder 9 for connection. Although the description is omitted here, it is desirable that the connection pattern 2 of the printed circuit board 11 be subjected to a surface cleaning treatment in advance in the same manner as in the first embodiment.

【0066】つぎに、図5(b)に示すように、電子部
品の接続端子10を基板11上に位置合わせ、搭載す
る。この時、有機材料4のリード10とのぬれ、および
表面張力と、はんだペースト12の粘性により、電子部
品は、基板11上に固定され、プロセス中の振動による
位置ずれを防止することができる。
Next, as shown in FIG. 5B, the connection terminals 10 of the electronic components are positioned on the substrate 11 and mounted. At this time, the electronic component is fixed on the substrate 11 due to the wetting of the organic material 4 with the lead 10 and the surface tension and the viscosity of the solder paste 12, so that the displacement due to vibration during the process can be prevented.

【0067】つぎに、図5(c)に示すように、はんだ
を加熱溶融するリフロー工程では、はんだペースト12
中の有機材料4が、接合が完了するまで接合部を覆うよ
うに残存し、位置決めされた状態を保持しつつ、酸化防
止および/または酸化物除去の作用により、はんだ9の
リード10および接続パターン2に対する、ぬれを確保
する。
Next, as shown in FIG. 5C, in the reflow step of heating and melting the solder, the solder paste 12
The organic material 4 therein remains so as to cover the joint until the joining is completed, and while maintaining the positioned state, the lead 10 of the solder 9 and the connection pattern are removed by the action of oxidation prevention and / or oxide removal. 2 to ensure wetting.

【0068】その後、加熱中に、図5(d)に示すよう
に、有機材料4は残渣を残さないように蒸発によって除
去される。
Thereafter, during the heating, as shown in FIG. 5D, the organic material 4 is removed by evaporation so that no residue remains.

【0069】ここでは、はんだ材としてSn3Ag、S
37Pbを例に説明したが、その他の異なる融点をもつ
はんだ材に対しても、数ある有機材料の中から、毒性が
無く、はんだ付け性が良く、かつ、リフロー雰囲気種、
温度プロファイルとの関係から、適した沸点を有する有
機材料を選定すれば良い。また、本発明は、ここで説明
できなかったその他の各種基板や各種部品に対しても適
用可能であることは云うまでもない。
Here, Sn 3 Ag, S
Although n 37 Pb has been described as an example, other organic materials having no melting point have no toxicity, good solderability, and good reflow atmosphere.
An organic material having a suitable boiling point may be selected from the relationship with the temperature profile. In addition, it goes without saying that the present invention can be applied to other various substrates and various components that cannot be described here.

【0070】[0070]

【発明の効果】以上詳述したように、本発明により所期
の目的を達成することができた。すなわち、フラックス
を用いない、はんだ接続方法において、基板上への部品
の仮固定、はんだの接続部へのぬれ確保、セルフアライ
メントの短時間化、および無残渣化による、はんだ接続
後の無洗浄化を可能とする信頼性の高いはんだ接続工程
を有する電子回路の製造方法を実現することができた。
As described in detail above, the intended object has been achieved by the present invention. In other words, in the solder connection method that does not use flux, the temporary fixing of components on the board, ensuring the wetting of the solder at the connection part, shortening the self-alignment, and eliminating residue-free cleaning after solder connection Thus, a method of manufacturing an electronic circuit having a highly reliable solder connection process that enables the semiconductor device to be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の電子回路の製造方法の一実施例を説明
する製造工程図。
FIG. 1 is a manufacturing process diagram illustrating one embodiment of a method for manufacturing an electronic circuit according to the present invention.

【図2】同じく他の実施例となる水酸基を有しない有機
材料を用いた電子回路の製造方法の製造工程図。
FIG. 2 is a manufacturing process diagram of a method for manufacturing an electronic circuit using an organic material having no hydroxyl group according to another embodiment.

【図3】同じく他の実施例となる水酸基を有する有機材
料を用いた電子回路の製造方法の製造工程図。
FIG. 3 is a manufacturing process diagram of a method for manufacturing an electronic circuit using an organic material having a hydroxyl group according to another embodiment.

【図4】同じく他の実施例となる有機材料を接続端子毎
に独立し、連続しないように供給する工程を有する製造
工程図。
FIG. 4 is a manufacturing process diagram including a step of supplying an organic material independently for each connection terminal so as not to be continuous, according to another embodiment.

【図5】同じく他の実施例となる、はんだペーストを用
いた製造工程図。
FIG. 5 is a manufacturing process diagram using a solder paste according to another embodiment.

【符号の説明】[Explanation of symbols]

1…セラミック基板、 2…接続パターン、 3…はんだ材、 4…水酸基を有する有機材料、 5…電子部品、 6…アルゴンアトムビーム、 7…酸化膜及び/または有機物汚染膜、 8…水酸基を有しない有機材料、 9…はんだ粉、 10…電子部品のリード、 11…基板、 12…はんだペースト。 DESCRIPTION OF SYMBOLS 1 ... Ceramic substrate, 2 ... Connection pattern, 3 ... Solder material, 4 ... Organic material which has a hydroxyl group, 5 ... Electronic component, 6 ... Argon atom beam, 7 ... Oxide film and / or organic contaminant film, 8 ... Hydroxyl group Organic materials not used, 9: solder powder, 10: lead of electronic parts, 11: substrate, 12: solder paste.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹原 裕子 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (72)発明者 佐藤 了平 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (72)発明者 田村 光範 神奈川県秦野市堀山下1番地 株式会社 日立製作所汎用コンピュータ事業部内 (72)発明者 岩田 泰宏 神奈川県秦野市堀山下1番地 株式会社 日立製作所汎用コンピュータ事業部内 (56)参考文献 特開 平4−269896(JP,A) 特開 平2−290693(JP,A) 特開 平5−82954(JP,A) (58)調査した分野(Int.Cl.7,DB名) H05K 3/34 507 H01L 21/60 311 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Yuko Takehara 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Inside the Hitachi, Ltd. Production Technology Research Laboratory (72) Ryohei Sato 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Hitachi Manufacturing Co., Ltd. (72) Inventor Mitsunori Tamura 1st Horiyamashita, Hadano-shi, Kanagawa Prefecture Hitachi, Ltd.General-purpose Computer Division (72) Inventor Yasuhiro Iwata 1st Horiyamashita, Hadano-shi, Kanagawa Hitachi, Ltd. (56) References JP-A-4-269896 (JP, A) JP-A-2-290693 (JP, A) JP-A-5-82954 (JP, A) (58) Fields investigated (Int .Cl. 7 , DB name) H05K 3/34 507 H01L 21/60 311

Claims (12)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】回路基板の接続パターン及び電子部品の接
続端子の少なくとも一方の被接続部に、予めはんだを供
給しておく工程と、回路基板に電子部品を搭載し、フラ
ックスを用いないで、これら両者の接続部をはんだ接続
する工程とを有する電子回路の製造方法であって、前記
はんだ接続する工程の前処理工程として、はんだを含む
被接続部の表面を予め清浄化処理して異物を除去する表
面清浄化処理工程を付加すると共に、前記はんだ接続す
る工程を、はんだの融点よりも高い沸点を有する有機材
料を回路基板上に供給して電子部品を位置決めした状態
で仮止めする工程と、位置決めされた回路基板と電子部
品の少なくとも接続部表面を前記有機材料で被覆した状
態で、はんだを加熱溶融してはんだ接続する工程とで構
成して成る電子回路の製造方法。
A step of supplying solder in advance to at least one of the connection pattern of the circuit board and the connection terminal of the electronic component; and mounting the electronic component on the circuit board without using flux. And a step of solder-connecting these two connection parts, wherein as a pre-treatment step of the step of solder connection, the surface of the part to be connected including solder is preliminarily cleaned to remove foreign matter. Adding a surface cleaning treatment step to remove, and a step of temporarily fixing the electronic component in a state where the electronic component is positioned by supplying an organic material having a boiling point higher than the melting point of the solder onto the circuit board, and Heating and melting the solder in a state where at least the connection portion surfaces of the positioned circuit board and the electronic component are covered with the organic material, and connecting the solder to the solder. The method of production.
【請求項2】回路基板の接続パターン及び電子部品の接
続端子の少なくとも一方の被接続部に、予めはんだを供
給しておく工程と、回路基板に電子部品を搭載し、フラ
ックスを用いないで、これら両者の接続部をはんだ接続
する工程とを有する電子回路の製造方法であって、前記
はんだ接続する工程の前処理工程として、はんだを含む
被接続部の表面を予め清浄化処理して異物を除去する表
面清浄化処理工程を付加すると共に、前記はんだ接続す
る工程を、はんだの融点よりも高い沸点を有する有機材
料を回路基板上に供給して電子部品を位置決めした状態
で仮止めする工程と、位置決めされた回路基板と電子部
品の各々の接続部表面に被覆された有機材料同士が、連
続しないで所定の空間をおいて互いに独立して被覆され
た状態で、はんだを加熱溶融してはんだ接続する工程と
で構成して成る電子回路の製造方法。
2. A step of supplying solder in advance to at least one of the connection pattern of the circuit board and the connection terminal of the electronic component, and mounting the electronic component on the circuit board without using flux. And a step of solder-connecting these two connection parts, wherein as a pre-treatment step of the step of solder connection, the surface of the part to be connected including solder is preliminarily cleaned to remove foreign matter. Adding a surface cleaning treatment step to remove, and a step of temporarily fixing the electronic component in a state where the electronic component is positioned by supplying an organic material having a boiling point higher than the melting point of the solder onto the circuit board, and In a state in which the organic materials coated on the respective connection portions of the circuit board and the electronic component which are positioned are coated independently of each other with a predetermined space without being continuous, The method of manufacturing an electronic circuit comprising constituted by heat-melting to the step of solder connection.
【請求項3】上記有機材料を、常温で固体の有機材料で
構成して成る請求項1に記載の電子回路の製造方法。
3. The organic material is a solid organic material at room temperature.
2. The method for manufacturing an electronic circuit according to claim 1, wherein the method is configured.
【請求項4】上記有機材料を、常温で液体の有機材料で
構成して成る請求項1もしくは2に 記載の電子回路の製
造方法。
4. The organic material is an organic material which is liquid at normal temperature.
The electronic circuit according to claim 1 or 2, wherein
Construction method.
【請求項5】上記有機材料を、分子内に水酸基を有する
有機材料で構成して成る請求項1もしくは2に記載の電
子回路の製造方法。
5. The method according to claim 1 , wherein the organic material has a hydroxyl group in a molecule.
3. The electrode according to claim 1, which is made of an organic material.
A method for manufacturing a slave circuit.
【請求項6】上記接続部をはんだ接続する工程により、
はんだ接続を完了した後、はんだ溶融時の加熱工程内に
おいて、はんだの融点以下、有機材料の融点以上の温度
域にて冷却し、有機材料の残渣が接続部に残らないよう
に蒸発、除去する工程を有して成る請求項1もしくは2
に記載の電子回路の製造方法。
6. The step of soldering the connection part,
After the solder connection is completed, the solder
Temperature below the melting point of the solder and above the melting point of the organic material
Area, so that no residue of organic material remains at the connection
3. The method according to claim 1, further comprising the step of:
3. The method for manufacturing an electronic circuit according to 1.
【請求項7】上記はんだを加熱溶融してはんだ接続する
工程の雰囲気を、不活性気体雰囲気として成る請求項1
もしくは2に記載の電子回路の製造方法。
7. A solder connection by heating and melting the solder.
2. The process according to claim 1, wherein the process atmosphere is an inert gas atmosphere.
Or the method for manufacturing an electronic circuit according to 2.
【請求項8】上記不活性気体雰囲気を、Heガス雰囲気
として成る請求項7記載の電子回路の製造方法。
8. An inert gas atmosphere comprising a He gas atmosphere.
The method for manufacturing an electronic circuit according to claim 7, wherein
【請求項9】上記不活性気体雰囲気を、N2ガス雰囲気
として成る請求項7記載の電子回路の製造方法。
9. The method according to claim 1, wherein the inert gas atmosphere is an N2 gas atmosphere.
The method for manufacturing an electronic circuit according to claim 7, wherein
【請求項10】上記不活性気体雰囲気を、Arガス雰囲
気として成る請求項7記載の電子回路の製造方法。
10. An inert gas atmosphere comprising an Ar gas atmosphere.
8. The method for manufacturing an electronic circuit according to claim 7, wherein said method is performed.
【請求項11】上記はんだを加熱溶融してはんだ接続す
る工程の雰囲気を、還元性気体雰囲気として成る請求項
1もしくは2に記載の電子回路の製造方法。
11. A solder connection by heating and melting said solder.
Wherein the atmosphere of the step (c) is a reducing gas atmosphere.
3. The method for manufacturing an electronic circuit according to 1 or 2.
【請求項12】上記還元性気体雰囲気を、H2を含むガ
ス雰囲気として成る請求項11記載の電子回路の製造方
法。
12. The method according to claim 12, wherein the reducing gas atmosphere is a gas containing H2.
12. The method for manufacturing an electronic circuit according to claim 11, wherein the electronic circuit is formed as an atmosphere.
Law.
JP09653895A 1995-04-21 1995-04-21 Electronic circuit manufacturing method Expired - Fee Related JP3215008B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09653895A JP3215008B2 (en) 1995-04-21 1995-04-21 Electronic circuit manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09653895A JP3215008B2 (en) 1995-04-21 1995-04-21 Electronic circuit manufacturing method

Publications (2)

Publication Number Publication Date
JPH08293665A JPH08293665A (en) 1996-11-05
JP3215008B2 true JP3215008B2 (en) 2001-10-02

Family

ID=14167897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09653895A Expired - Fee Related JP3215008B2 (en) 1995-04-21 1995-04-21 Electronic circuit manufacturing method

Country Status (1)

Country Link
JP (1) JP3215008B2 (en)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6227436B1 (en) 1990-02-19 2001-05-08 Hitachi, Ltd. Method of fabricating an electronic circuit device and apparatus for performing the method
US6471115B1 (en) 1990-02-19 2002-10-29 Hitachi, Ltd. Process for manufacturing electronic circuit devices
JPH09232742A (en) * 1996-02-28 1997-09-05 Hitachi Ltd Manufacturing method of electronic circuit device
JPH1070153A (en) * 1996-08-26 1998-03-10 Hitachi Ltd How to connect electronic components
JPH10224027A (en) * 1997-02-04 1998-08-21 Denso Corp Manufacture of semiconductor device
JP3252745B2 (en) * 1997-03-31 2002-02-04 関西日本電気株式会社 Semiconductor device and manufacturing method thereof
JP3702612B2 (en) * 1997-10-07 2005-10-05 株式会社デンソー Manufacturing method of semiconductor device
JPH11121915A (en) * 1997-10-08 1999-04-30 Tdk Corp Method for mounting electronic components and flux for mounting electronic components
JP3732639B2 (en) * 1998-01-08 2006-01-05 株式会社日立製作所 Soldering method and electronic device manufacturing method
JPH11224981A (en) * 1998-02-06 1999-08-17 Matsushita Electric Ind Co Ltd Soldering method and solder bump forming method
JPH11238961A (en) * 1998-02-19 1999-08-31 Matsushita Electric Ind Co Ltd Electronic component soldering method
JP2000049450A (en) * 1998-05-25 2000-02-18 Matsushita Electric Ind Co Ltd Electronic component soldering method
JP2000299551A (en) * 1999-04-16 2000-10-24 Mitsubishi Electric Corp Method for forming bump
KR100745628B1 (en) * 2000-01-14 2007-08-03 토레이 엔지니어링 컴퍼니, 리미티드 Chip Mounting Method
JP3922870B2 (en) * 2000-08-04 2007-05-30 東レエンジニアリング株式会社 Implementation method
TWI289491B (en) * 2002-04-16 2007-11-11 Tadatomo Suga Reflow soldering method
JP2004006818A (en) * 2002-04-16 2004-01-08 Tadatomo Suga Reflow method and solder paste
JP4057589B2 (en) * 2003-03-25 2008-03-05 富士通株式会社 Manufacturing method of electronic component mounting board
JP2005183903A (en) * 2003-12-22 2005-07-07 Rohm & Haas Electronic Materials Llc Electronic device and method for forming electronic device
JP4946262B2 (en) * 2006-08-18 2012-06-06 富士通セミコンダクター株式会社 Semiconductor element mounting method and semiconductor device manufacturing method
EP2654075B1 (en) * 2010-03-31 2016-09-28 EV Group E. Thallner GmbH Method for permanently connecting two metal surfaces
JP5853214B2 (en) * 2011-03-28 2016-02-09 パナソニックIpマネジメント株式会社 Mounting method of semiconductor element
JP5853213B2 (en) * 2011-03-28 2016-02-09 パナソニックIpマネジメント株式会社 Manufacturing method of light emitting element mounting substrate
US20120329182A1 (en) * 2011-03-28 2012-12-27 Teppei Kojio Semiconductor device mounting method
CN103765566B (en) * 2011-11-24 2016-10-19 松下知识产权经营株式会社 Flip-chip engagement device
US20150096651A1 (en) * 2012-05-23 2015-04-09 Panasonic Intellectual Property Management Co., Ltd. Auxiliary joining agent and method for producing the same
JP6786781B2 (en) * 2015-09-25 2020-11-18 日亜化学工業株式会社 Manufacturing method of light emitting device
JP7007607B2 (en) * 2020-04-16 2022-01-24 日亜化学工業株式会社 Manufacturing method of light emitting device

Also Published As

Publication number Publication date
JPH08293665A (en) 1996-11-05

Similar Documents

Publication Publication Date Title
JP3215008B2 (en) Electronic circuit manufacturing method
US5865365A (en) Method of fabricating an electronic circuit device
US4921157A (en) Fluxless soldering process
CN100469222C (en) Method for forming solder region on electronic component and electronic component with solder region
KR100691679B1 (en) Bump formation methods, electronic components, and solder pastes
US5880017A (en) Method of bumping substrates by contained paste deposition
JP3556922B2 (en) Bump forming method
JPH08316624A (en) Electronic circuit manufacturing method
US5616164A (en) Methods for making metal particle spherical and removing oxide film solder paste and soldering method
KR100322823B1 (en) Method for manufacturing electronic circuit device
US6669079B2 (en) Conductive paste and semiconductor component having conductive bumps made from the conductive paste
JP3400408B2 (en) Flip chip mounting method
JP3214995B2 (en) Electronic circuit manufacturing method
JPH0641601A (en) Method for spheroidizing metal, method for removing oxide film, soldering paste and soldering
JPH038556A (en) Contacting and soldering method for integrated circuit
JP3124224B2 (en) Solder bump formation method
JP2004001030A (en) Solder paste and method for manufacturing semiconductor device
JP3385925B2 (en) Electronic circuit manufacturing method
JP4367630B2 (en) Bump formation method
JPH06326448A (en) Fluxless solder joining method and device for electronic circuit
JP2003174252A (en) Method of joining circuit board and electronic component
JPH1052789A (en) Solder paste
GB2287253A (en) Removal of oxide film from a metal

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070727

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080727

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080727

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090727

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090727

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees