JP3210161B2 - Semiconductor substrate and method of manufacturing the same - Google Patents
Semiconductor substrate and method of manufacturing the sameInfo
- Publication number
- JP3210161B2 JP3210161B2 JP34007593A JP34007593A JP3210161B2 JP 3210161 B2 JP3210161 B2 JP 3210161B2 JP 34007593 A JP34007593 A JP 34007593A JP 34007593 A JP34007593 A JP 34007593A JP 3210161 B2 JP3210161 B2 JP 3210161B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon carbide
- semiconductor substrate
- crystal silicon
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Light Receiving Elements (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は半導体基板および半導体
基板の製造方法に関し、特に、半導体素子の動作層とし
て炭化ケイ素層を用いるものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor substrate and a method of manufacturing a semiconductor substrate, and more particularly to a method of using a silicon carbide layer as an operation layer of a semiconductor device.
【0002】[0002]
【従来の技術】SiC(炭化ケイ素)は半導体である。
120種以上の結晶構造の炭化ケイ素が存在する。例え
ば、炭化ケイ素の結晶構造としては、4H、6H、3C
のものがある。なお、Hは六方晶系、Cは立方晶系を示
している。炭化ケイ素は2.2〜3.3eVの禁制帯幅
を有している。すなわち、炭化ケイ素はシリコンよりワ
イドなエネルギーギャップを有している。また、シリコ
ンと比較して、炭化ケイ素は熱的、化学的、機械的に極
めて安定である。このため、炭化ケイ素を動作層とする
半導体素子は、シリコン素子を使用する場合の上限温度
より高温の環境下での使用に耐えられ、かつ、大電力の
制御にも耐えられる。2. Description of the Related Art SiC (silicon carbide) is a semiconductor.
There are more than 120 types of crystalline silicon carbide. For example, the crystal structure of silicon carbide is 4H, 6H, 3C
There are things. Note that H indicates a hexagonal system and C indicates a cubic system. Silicon carbide has a band gap of 2.2 to 3.3 eV. That is, silicon carbide has a wider energy gap than silicon. Also, compared to silicon, silicon carbide is extremely stable thermally, chemically, and mechanically. For this reason, a semiconductor element using silicon carbide as an operation layer can withstand use in an environment at a temperature higher than the upper limit temperature when using a silicon element, and can withstand large power control.
【0003】また、β形炭化ケイ素(3C構造の炭化ケ
イ素)の禁制帯幅は2.2eVであり、シリコンの禁制
帯幅の約2倍である。3C構造の炭化ケイ素の電子移動
度は900cm2/V・Sに達するものである。これら
のため、3C構造の炭化ケイ素は高速半導体素子の動作
層として注目されている。また、α形炭化ケイ素、例え
ば6H構造の炭化ケイ素は禁制帯幅が3.3eVであ
り、3C構造の炭化ケイ素の禁制帯幅よりその値が大き
い。この結果、6H構造の炭化ケイ素は可視光から近紫
外光の間の光電変換半導体素子の動作層として期待され
ている。また、p型炭化ケイ素およびn型炭化ケイ素は
共にp型シリコンおよびn型シリコンより安定に存在す
る材料である。これは、ワイドなエネルギーギャップを
有する半導体として珍しいことである。The bandgap of β-type silicon carbide (silicon carbide having a 3C structure) is 2.2 eV, which is about twice the bandgap of silicon. The electron mobility of silicon carbide having a 3C structure reaches 900 cm 2 / V · S. For these reasons, silicon carbide having a 3C structure has attracted attention as an operating layer of a high-speed semiconductor device. Further, α-type silicon carbide, for example, silicon carbide having a 6H structure has a band gap of 3.3 eV, which is larger than that of silicon carbide having a 3C structure. As a result, silicon carbide having a 6H structure is expected as an operating layer of a photoelectric conversion semiconductor device between visible light and near ultraviolet light. Further, both p-type silicon carbide and n-type silicon carbide are materials that exist more stably than p-type silicon and n-type silicon. This is unusual as a semiconductor having a wide energy gap.
【0004】従来、この炭化ケイ素を動作層とする半導
体素子は、エピタキシャル基板に形成されている。この
エピタキシャル基板は所定の基板部上に炭化ケイ素層を
エピタキシャル成長させたものである。この半導体素子
としては、特開平1−268121号公報に開示された
「炭化ケイ素半導体素子」が知られている。この炭化ケ
イ素半導体素子は、図11に示すように、n型炭化ケイ
素基板111と、n型炭化ケイ素層112と、p型炭化
ケイ素層113と、Ti層114と、Al−Si合金電
極層115と、Ni電極層116とを有している。Conventionally, a semiconductor device using silicon carbide as an active layer has been formed on an epitaxial substrate. This epitaxial substrate is obtained by epitaxially growing a silicon carbide layer on a predetermined substrate portion. As this semiconductor device, a “silicon carbide semiconductor device” disclosed in Japanese Patent Application Laid-Open No. 1-268121 is known. As shown in FIG. 11, this silicon carbide semiconductor device has an n-type silicon carbide substrate 111, an n-type silicon carbide layer 112, a p-type silicon carbide layer 113, a Ti layer 114, and an Al—Si alloy electrode layer 115. And a Ni electrode layer 116.
【0005】この炭化ケイ素半導体素子の製造方法は、
まず、n型炭化ケイ素基板111上にn型炭化ケイ素層
112をエピタキシャル成長させる。次に、このn型炭
化ケイ素層112上にp型炭化ケイ素層113をエピタ
キシャル成長させる。このとき、p型炭化ケイ素層11
3上には、炭化ケイ素自然酸化膜が成長している。次
に、この炭化ケイ素自然酸化膜上に、炭化ケイ素よりも
強く酸素と反応するTi層114を積層する。この結
果、Ti層114は、p型炭化ケイ素層113上に成長
している炭化ケイ素自然酸化膜中の酸素と反応し、この
炭化ケイ素自然酸化膜を還元する。さらに、このTi層
114上にAl−Si合金電極層115をパターニング
して形成する。なお、上記n型炭化ケイ素基板111下
にNi電極層116を形成する。そして、この後、80
0〜1000℃で熱処理する。この結果、Al−Si合
金電極層115のAl−Si合金成分は、Ti層114
中を均一に拡散する。そして、Al−Si合金電極層1
15は、炭化ケイ素自然酸化膜に妨げられず、p型炭化
ケイ素層113に電気的に接続される。[0005] The method of manufacturing the silicon carbide semiconductor device is as follows.
First, n-type silicon carbide layer 112 is epitaxially grown on n-type silicon carbide substrate 111. Next, p-type silicon carbide layer 113 is epitaxially grown on n-type silicon carbide layer 112. At this time, the p-type silicon carbide layer 11
3, a silicon carbide natural oxide film is grown. Next, a Ti layer 114 that reacts with oxygen more strongly than silicon carbide is laminated on the silicon carbide natural oxide film. As a result, Ti layer 114 reacts with oxygen in the silicon carbide natural oxide film growing on p-type silicon carbide layer 113 to reduce the silicon carbide natural oxide film. Further, an Al—Si alloy electrode layer 115 is formed on the Ti layer 114 by patterning. Note that a Ni electrode layer 116 is formed below the n-type silicon carbide substrate 111. And after this, 80
Heat treatment at 0-1000 ° C. As a result, the Al—Si alloy component of the Al—Si alloy electrode layer 115
Spreads evenly throughout. Then, the Al-Si alloy electrode layer 1
15 is electrically connected to the p-type silicon carbide layer 113 without being hindered by the silicon carbide natural oxide film.
【0006】この炭化ケイ素半導体素子において、隣合
う電極層115,115間で電流−電圧特性を調べる。
この結果、電極層115,115間において、電流−電
圧特性を示す線が直線になり、電極層115で完全なオ
ーミック性が得られるかのように、上記公報には開示さ
れている。In this silicon carbide semiconductor device, current-voltage characteristics between adjacent electrode layers 115 are examined.
As a result, the line indicating the current-voltage characteristic becomes linear between the electrode layers 115 and 115, and the above-mentioned publication discloses that the electrode layer 115 has perfect ohmic properties.
【0007】[0007]
【発明が解決しようとする課題】しかしながら、このよ
うな従来の炭化ケイ素半導体素子にあっては、電極層1
15のオーミック性が完全なものではなかった。詳しく
は、従来の炭化ケイ素半導体素子の電極層115間の電
流−電圧特性を厳密に測定すると、電流−電圧特性を示
す線は、図12に示す曲線(b)であった。この曲線
(b)は、ある程度直線に近似したものであるが直線で
はない。すなわち、IとVとは比例関係にない。したが
って、従来の半導体基板にオーミック電極を形成して
も、そのオーミック性は不完全なものであった。However, in such a conventional silicon carbide semiconductor device, the electrode layer 1
Fifteen ohmic properties were not perfect. Specifically, when the current-voltage characteristics between the electrode layers 115 of the conventional silicon carbide semiconductor device were strictly measured, the line showing the current-voltage characteristics was the curve (b) shown in FIG. This curve (b) approximates a straight line to some extent but is not a straight line. That is, I and V are not in a proportional relationship. Therefore, even if an ohmic electrode is formed on a conventional semiconductor substrate, the ohmic property is incomplete.
【0008】[0008]
【課題解決のための知見】そこで、本願発明者は、従来
の炭化ケイ素半導体素子において、Ti層114を積層
する前の炭化ケイ素層113を、HFS(HYDROG
EN FORWARD SCATTERING:水素前
方散乱分析)法で分析した。この結果、炭化ケイ素層1
13の上部において、Si、C以外にも、水素原子が
1.5%(炭化ケイ素層113に対する重量%)以上検
出された。この1.5%以上の水素原子は、炭化ケイ素
層113の上部を変質させ、電極層115のオーミック
不良の原因であると考えられる。Therefore, the inventor of the present application has proposed that the silicon carbide layer 113 of the conventional silicon carbide semiconductor device before the Ti layer 114 is laminated is HFS (HYDROG).
EN FORWARD SCATTERING: hydrogen forward scattering analysis). As a result, silicon carbide layer 1
Above 13, 1.5% (% by weight based on silicon carbide layer 113) hydrogen atoms were detected in addition to Si and C. This 1.5% or more of hydrogen atoms is considered to cause deterioration of the upper portion of silicon carbide layer 113 and cause ohmic failure of electrode layer 115.
【0009】したがって、従来のように、Ti層114
を用いた炭化ケイ素自然酸化膜の除去のみによっては、
完全なオーミック性を得ることはできず、炭化ケイ素層
113の上部の変質の影響を排除できないものである。Therefore, as in the prior art, the Ti layer 114
Depending on only the removal of silicon carbide natural oxide film using
Complete ohmic properties cannot be obtained, and the influence of alteration on the upper portion of the silicon carbide layer 113 cannot be excluded.
【0010】そして、炭化ケイ素層113の上部に水素
原子を1.5%以上含む原因は、エピタキシャル成長で
使用するH2キャリアガスによるものと考えられる。こ
れは、炭化ケイ素層113をエピタキシャル成長させた
後、炭化ケイ素基板111をエピタキシャル成長の温度
から室温まで下げるとき、カーボンソースのガスおよび
シリコンソースのガスの供給を停止するが、H2キャリ
アガスを供給し続けるからである。It is considered that the reason why 1.5% or more of hydrogen atoms are contained in the upper portion of silicon carbide layer 113 is due to the H 2 carrier gas used for epitaxial growth. This silicon carbide layer 113 after the epitaxial growth, when lowering the silicon carbide substrate 111 from the temperature of the epitaxial growth to room temperature, but to stop the supply of gas and the silicon source gas of the carbon source, supplies of H 2 carrier gas Because it will continue.
【0011】そこで、本願発明者は、p型炭化ケイ素層
113の変質部を除去し、炭化ケイ素層113の内部
(その変質部より下方の部分)を露出させた。この炭化
ケイ素層113の露出部をHFS法で分析した。この結
果、水素原子が1%以下検出された。さらに、炭化ケイ
素層113の露出部の上に所定の電極形成を行い、その
電流−電圧特性を調べた。この結果、図12に示すよう
に、電流−電圧特性は完全な直線(a)になった。した
がって、電極層115は完全なオーミック性を有する。
この結果、炭化ケイ素層113の表面部に水素原子が1
%を超えて含まれると、オーミック性が不完全になり、
水素原子が1%以下含まれると、オーミック性が完全に
なるという知見が得られた。Therefore, the inventor of the present application removed the altered portion of the p-type silicon carbide layer 113 and exposed the inside of the silicon carbide layer 113 (the portion below the altered portion). The exposed portion of the silicon carbide layer 113 was analyzed by the HFS method. As a result, 1% or less of hydrogen atoms were detected. Further, a predetermined electrode was formed on the exposed portion of the silicon carbide layer 113, and its current-voltage characteristics were examined. As a result, as shown in FIG. 12, the current-voltage characteristics became a complete straight line (a). Therefore, the electrode layer 115 has perfect ohmic properties.
As a result, one hydrogen atom is added to the surface of silicon carbide layer 113.
If it is contained in excess of%, ohmic properties will be incomplete,
It has been found that when the content of hydrogen atoms is 1% or less, the ohmic property becomes perfect.
【0012】[0012]
【発明の目的】本発明は、かかる知見に着目してなされ
たものであり、その目的は、完全なオーミック性を有す
る電極を形成することができる半導体基板および半導体
基板の製造方法を提供することである。SUMMARY OF THE INVENTION The present invention has been made in view of such knowledge, and an object of the present invention is to provide a semiconductor substrate capable of forming an electrode having complete ohmic properties and a method of manufacturing the semiconductor substrate. It is.
【0013】[0013]
【課題を解決するための手段】請求項1に記載の発明
は、炭化ケイ素層を有する半導体基板において、上記単
結晶炭化ケイ素層は水素原子を含むと共に、その単結晶
炭化ケイ素は99重量%以上で、かつ、その水素原子は
1重量%以下である半導体基板である。According to a first aspect of the present invention, there is provided a semiconductor substrate having a silicon carbide layer, wherein the single crystal silicon carbide layer contains hydrogen atoms, and the single crystal silicon carbide contains 99% by weight or more. And a semiconductor substrate whose hydrogen atoms are 1% by weight or less.
【0014】また、請求項2に記載の発明は、単結晶半
導体基板部上に、単結晶炭化ケイ素層をエピタキシャル
成長させた後、キャリアガスとして水素ガスを用いて、
この単結晶炭化ケイ素層の上部に1重量%を越える水素
原子を含む変質層を形成する変質層形成工程と、この変
質層を除去する除去工程とを含む半導体基板の製造方法
である。According to a second aspect of the present invention, after a single crystal silicon carbide layer is epitaxially grown on a single crystal semiconductor substrate, hydrogen gas is used as a carrier gas.
This is a method for manufacturing a semiconductor substrate, comprising: an altered layer forming step of forming an altered layer containing more than 1% by weight of hydrogen atoms on the single crystal silicon carbide layer; and a removing step of removing the altered layer.
【0015】また、請求項3に記載の発明は、上記除去
工程にあっては、上記変質層を熱酸化することにより熱
酸化層を形成し、この熱酸化層を溶液で除去する半導体
基板の製造方法である。According to a third aspect of the present invention, in the removing step, a thermally oxidized layer is formed by thermally oxidizing the altered layer, and the thermally oxidized layer is removed with a solution. It is a manufacturing method.
【0016】また、請求項4に記載の発明は、上記除去
工程にあっては、上記変質層を研磨して除去する半導体
基板の製造方法である。Further, the invention according to claim 4 is a method of manufacturing a semiconductor substrate in which, in the removing step, the affected layer is removed by polishing.
【0017】また、請求項5に記載の発明は、上記除去
工程にあっては、上記変質層を研磨することにより発生
した研磨歪層を熱酸化することにより熱酸化層を形成
し、この熱酸化層を溶液で除去する半導体基板の製造方
法である。According to a fifth aspect of the present invention, in the removing step, a thermally oxidized layer is formed by thermally oxidizing a polished strained layer generated by polishing the altered layer. This is a method for manufacturing a semiconductor substrate in which an oxide layer is removed with a solution.
【0018】[0018]
【作用】請求項1に記載の発明に係る半導体基板にあっ
ては、単結晶炭化ケイ素層の表面部には、99%以上の
単結晶炭化ケイ素と、1%以下の水素原子とが含まれ
る。このため、単結晶炭化ケイ素層上にオーミック電極
を形成しても、オーミック性が完全なものとなる。In the semiconductor substrate according to the first aspect of the present invention, the surface portion of the single crystal silicon carbide layer contains 99% or more of single crystal silicon carbide and 1% or less of hydrogen atoms. . For this reason, even if an ohmic electrode is formed on the single crystal silicon carbide layer, the ohmic properties will be perfect.
【0019】このオーミック電極としては、Al、Al
−Si、Au、Cr、Mo、Ni、Ta、TaSi2、
Ti、W、Au−Ta、WSi2、TiSi2等が適し
ている。なお、このオーミック電極は、真空蒸着法また
はスパッタリングなどで形成される。As the ohmic electrode, Al, Al
-Si, Au, Cr, Mo, Ni, Ta, TaSi 2,
Ti, W, Au-Ta, WSi 2, TiSi 2 , etc. are suitable. The ohmic electrode is formed by a vacuum evaporation method, sputtering, or the like.
【0020】そして、請求項2に記載の発明に係る半導
体基板の製造方法では、単結晶半導体基板部上に単結晶
炭化ケイ素層をエピタキシャル成長させる。このときの
キャリアガスは水素ガスを使用する。この結果、単結晶
炭化ケイ素層の上部が変質し、変質層となる。この変質
とは、単結晶炭化ケイ素層上にオーミック電極を形成し
たとき、オーミック性が不完全になることをいう。さら
に、この変質層を除去する。この結果、単結晶炭化ケイ
素層の表面部が正常に形成される。すなわち、この単結
晶炭化ケイ素層上にオーミック電極を形成しても、オー
ミック性は完全なものとなる。In the method of manufacturing a semiconductor substrate according to the present invention, a single-crystal silicon carbide layer is epitaxially grown on the single-crystal semiconductor substrate. At this time, a hydrogen gas is used as a carrier gas. As a result, the upper part of the single-crystal silicon carbide layer is altered and becomes an altered layer. This alteration means that when an ohmic electrode is formed on the single crystal silicon carbide layer, the ohmic property becomes incomplete. Further, the altered layer is removed. As a result, the surface portion of the single crystal silicon carbide layer is formed normally. That is, even if an ohmic electrode is formed on this single-crystal silicon carbide layer, the ohmic properties will be perfect.
【0021】この単結晶半導体基板部としては、単結晶
シリコンまたは単結晶炭化ケイ素などの材料が適してい
る。また、単結晶炭化ケイ素層は4H、6H、または3
Cなどの結晶構造である。上記エピタキシャル成長は、
単結晶半導体基板部の材料の種類、その結晶構造および
単結晶炭化ケイ素層の結晶構造によって、ホモエピタキ
シャル成長またはヘテロエピタキシャル成長するもので
ある。このようなエピタキシャル成長には、VPE(気
相エピタキシャル法)、LPE(液相エピタキシャル
法)、MBE(分子線エピタキシャル法)が用いられ
る。このVPEとしては、CVD(化学的気相成長
法)、PVD(物理的気相成長法)がある。また、LP
Eとしては、ディップ法、回転ディップ法がある。As the single crystal semiconductor substrate portion, a material such as single crystal silicon or single crystal silicon carbide is suitable. The single-crystal silicon carbide layer is 4H, 6H, or 3H.
It has a crystal structure such as C. The epitaxial growth is
Depending on the type of material of the single crystal semiconductor substrate portion, its crystal structure and the crystal structure of the single crystal silicon carbide layer, homoepitaxial growth or heteroepitaxial growth is performed. For such epitaxial growth, VPE (vapor phase epitaxial method), LPE (liquid phase epitaxial method), and MBE (molecular beam epitaxial method) are used. The VPE includes CVD (chemical vapor deposition) and PVD (physical vapor deposition). Also, LP
E includes a dipping method and a rotating dipping method.
【0022】例えば、CVDで用いるシリコンソースの
ガスとしては、SiH4、SiCl4、SiHCl3、
SiHCl2、(CH3)3SiCl、(CH3)2S
iCl2などが適している。また、カーボンソースのガ
スとしては、CCl4、炭化水素などが適している。こ
の炭化水素としては、CH4、C2H2、C2H4、C
2H6、C3H8などが適している。キャリアガスとし
ては、H2が適している。For example, silicon source gases used in CVD include SiH 4 , SiCl 4 , SiHCl 3 ,
SiHCl 2 , (CH 3 ) 3 SiCl, (CH 3 ) 2 S
iCl 2 and the like are suitable. Further, as the gas of the carbon source, CCl 4 , hydrocarbon or the like is suitable. This hydrocarbon includes CH 4 , C 2 H 2 , C 2 H 4 , C
2 H 6 , C 3 H 8 and the like are suitable. H 2 is suitable as a carrier gas.
【0023】例えば、このようなシリコンソースのガ
ス、カーボンソースのガス、キャリアガスを用いたCV
Dで、その温度が800〜1400℃の単結晶シリコン
基板上に、3C構造の単結晶炭化ケイ素層をエピタキシ
ャル成長させることが可能である。また、その温度が8
00〜1400℃の6H構造の単結晶炭化ケイ素基板上
に、3C構造の単結晶炭化ケイ素層をエピタキシャル成
長させることが可能である。また、上記カーボンソース
のガスおよびキャリアガスを用いて、その基板温度が8
00〜1400℃の単結晶シリコン基板上に、薄い炭化
層を形成し、この後、上記シリコンソースのガスを加え
て、上記炭化層上に3C構造の単結晶炭化ケイ素層をエ
ピタキシャル成長させることが可能である。また、その
温度が1200〜1500℃の6H構造の単結晶炭化ケ
イ素基板上に、6H構造の単結晶炭化ケイ素層をエピタ
キシャル成長させることが可能である。For example, a CV using a silicon source gas, a carbon source gas, and a carrier gas as described above.
In D, it is possible to epitaxially grow a single crystal silicon carbide layer having a 3C structure on a single crystal silicon substrate at a temperature of 800 to 1400 ° C. Also, if the temperature is 8
It is possible to epitaxially grow a single crystal silicon carbide layer having a 3C structure on a single crystal silicon carbide substrate having a 6H structure at 00 to 1400 ° C. Further, by using the carbon source gas and the carrier gas, the substrate temperature is set to 8
A thin carbonized layer is formed on a single crystal silicon substrate at a temperature of 00 to 1400 ° C., and thereafter, a gas of the above silicon source is added to epitaxially grow a single crystal silicon carbide layer having a 3C structure on the carbonized layer. It is. Further, it is possible to epitaxially grow a single crystal silicon carbide layer having a 6H structure on a single crystal silicon carbide substrate having a 6H structure at a temperature of 1200 to 1500 ° C.
【0024】また、請求項3に記載の発明に係る半導体
基板の製造方法にあっては、炭化ケイ素層の変質層を熱
酸化する。この結果、変質層は熱酸化層となる。この熱
酸化層は二酸化ケイ素層で構成される。この熱酸化層を
溶液で除去する。例えば、HF系の液に浸して化学的に
除去する。この結果、単結晶炭化ケイ素層の表面部が正
常に形成される。In the method of manufacturing a semiconductor substrate according to the third aspect of the present invention, the altered layer of the silicon carbide layer is thermally oxidized. As a result, the altered layer becomes a thermal oxidation layer. This thermal oxide layer comprises a silicon dioxide layer. This thermal oxide layer is removed with a solution. For example, it is immersed in an HF-based liquid and chemically removed. As a result, the surface portion of the single crystal silicon carbide layer is formed normally.
【0025】また、請求項4に記載の発明に係る半導体
基板の製造方法にあっては、単結晶炭化ケイ素層の変質
層を研磨して除去する。この結果、単結晶炭化ケイ素層
の表面部が正常に形成される。例えば、この研磨として
は、ダイヤモンドスラリーを用いた機械的研磨が適して
いる。In the method for manufacturing a semiconductor substrate according to the present invention, the altered layer of the single-crystal silicon carbide layer is polished and removed. As a result, the surface portion of the single crystal silicon carbide layer is formed normally. For example, mechanical polishing using diamond slurry is suitable as the polishing.
【0026】また、請求項5に記載の発明に係る半導体
基板の製造方法にあっては、単結晶炭化ケイ素層の変質
層を研磨する。この結果、変質層の一部は除去され、残
った変質層は、研磨の際の歪を含む研磨歪層となる。こ
の研磨歪層を熱酸化する。この結果、研磨歪層は熱酸化
層となる。この熱酸化層を溶液で除去する。この結果、
単結晶炭化ケイ素層の表面部が正常に形成される。ま
た、単結晶炭化ケイ素層の変質層が厚いときでも、研磨
で、短時間に除去することができる。In the method of manufacturing a semiconductor substrate according to the present invention, the altered layer of the single crystal silicon carbide layer is polished. As a result, a part of the altered layer is removed, and the remaining altered layer becomes a polished strained layer containing strain during polishing. This polishing strain layer is thermally oxidized. As a result, the polishing strain layer becomes a thermal oxide layer. This thermal oxide layer is removed with a solution. As a result,
The surface portion of the single crystal silicon carbide layer is formed normally. Further, even when the altered layer of the single crystal silicon carbide layer is thick, it can be removed in a short time by polishing.
【0027】[0027]
【実施例】以下、図面を参照して本発明の第1実施例を
説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described below with reference to the drawings.
【0028】まず、単結晶シリコン基板1を準備する
(図1)。この単結晶シリコン基板1を800〜140
0℃に加熱して、C3H8ガス、SiH4ガス、H2ガ
スを供給する。この結果、単結晶シリコン基板1上に3
C構造の単結晶炭化ケイ素層2がヘテロエピタキシャル
成長する。このときの単結晶炭化ケイ素層2は、n型、
キャリア濃度1017/cm3、膜厚2〜20μmであ
る。このとき、単結晶炭化ケイ素層2の上部には、厚さ
50〜80nmの変質層3が形成されている(図2)。First, a single crystal silicon substrate 1 is prepared (FIG. 1). This single crystal silicon substrate 1 is
Heat to 0 ° C. and supply C 3 H 8 gas, SiH 4 gas, and H 2 gas. As a result, 3
A single-crystal silicon carbide layer 2 having a C structure is heteroepitaxially grown. At this time, the single-crystal silicon carbide layer 2 has an n-type,
The carrier concentration is 10 17 / cm 3 and the film thickness is 2 to 20 μm. At this time, the altered layer 3 having a thickness of 50 to 80 nm is formed on the single crystal silicon carbide layer 2 (FIG. 2).
【0029】この後、O2およびH2Oの雰囲気にて、
1000〜1200℃の温度で、2〜100時間の熱処
理を施す。この結果、上記変質層3は熱酸化され、熱酸
化層4となる(図3)。次に、この熱酸化層4をHF液
にてエッチング処理して除去する(図4)。この直後
に、真空蒸着法により、Ti層5およびNi電極層6を
直径0.5mm、間隔5mmに形成する(図5)。Thereafter, in an atmosphere of O 2 and H 2 O,
Heat treatment is performed at a temperature of 1000 to 1200 ° C. for 2 to 100 hours. As a result, the altered layer 3 is thermally oxidized to become a thermally oxidized layer 4 (FIG. 3). Next, the thermal oxide layer 4 is removed by etching with an HF solution (FIG. 4). Immediately thereafter, the Ti layer 5 and the Ni electrode layer 6 are formed with a diameter of 0.5 mm and an interval of 5 mm by a vacuum deposition method (FIG. 5).
【0030】このTi層5は、HF処理後からTi層5
の形成までの間に、単結晶炭化ケイ素層2上に成長した
炭化ケイ素自然酸化膜を還元するものである。なお、こ
のTi層5としては、Tiに限ることなく、炭化ケイ素
よりも強く酸素と反応する金属であればよい。例えば、
Cd、Cr、Ni、Mgなどが適している。そして、上
記電極層6,6間の電流−電圧特性を調べると、図12
の直線(a)と同じ直線である。したがって、電極層6
のオーミック性は完全である。The Ti layer 5 is formed after the HF treatment.
Is used to reduce the silicon oxide natural oxide film grown on the single-crystal silicon carbide layer 2 before the formation of the silicon carbide layer. The Ti layer 5 is not limited to Ti and may be any metal that reacts more strongly with oxygen than silicon carbide. For example,
Cd, Cr, Ni, Mg and the like are suitable. When the current-voltage characteristics between the electrode layers 6 and 6 are examined, FIG.
Is the same straight line as the straight line (a). Therefore, the electrode layer 6
Is perfectly ohmic.
【0031】次に、本発明の第2実施例を説明する。Next, a second embodiment of the present invention will be described.
【0032】まず、上記第1実施例のものと同じよう
に、単結晶シリコン基板1上に3C構造の単結晶炭化ケ
イ素層7をヘテロエピタキシャル成長させる。この結
果、単結晶炭化ケイ素層7の上部には、厚さ100nm
の変質層8が形成されている(図6)。First, a single crystal silicon carbide layer 7 having a 3C structure is heteroepitaxially grown on a single crystal silicon substrate 1 in the same manner as in the first embodiment. As a result, a thickness of 100 nm
(See FIG. 6).
【0033】この厚さ100nmの変質層8をダイヤモ
ンドスラリーを含む研磨液で研磨して50〜80nm程
度の厚さだけ除去する。残った変質層8は研磨の際の歪
を含み、研磨歪層9となる(図7)。この後、O2およ
びH2Oの雰囲気にて、1000〜1200℃の温度
で、0.5〜40時間の熱処理を施す。この結果、厚さ
20〜50nmの研磨歪層9は熱酸化され、熱酸化層1
0となる(図8)。次に、第1実施例のときと同じよう
に、この熱酸化層10をHF液にてエッチング処理して
除去する(図9)。この直後に、真空蒸着法により、T
i層5およびNi電極層6を形成する(図10)。そし
て、電極層6,6間の電流−電圧特性を調べると、図1
2の直線(a)と同じ直線であり、電極層6のオーミッ
ク性は完全である。The altered layer 8 having a thickness of 100 nm is polished with a polishing solution containing a diamond slurry to remove a thickness of about 50 to 80 nm. The remaining altered layer 8 contains a strain during polishing and becomes a polished strained layer 9 (FIG. 7). Thereafter, heat treatment is performed in an atmosphere of O 2 and H 2 O at a temperature of 1000 to 1200 ° C. for 0.5 to 40 hours. As a result, the polishing strain layer 9 having a thickness of 20 to 50 nm is thermally oxidized and the thermally oxidized layer 1 is formed.
It becomes 0 (FIG. 8). Next, as in the first embodiment, the thermal oxide layer 10 is removed by etching with an HF solution (FIG. 9). Immediately after this, T
An i layer 5 and a Ni electrode layer 6 are formed (FIG. 10). When the current-voltage characteristics between the electrode layers 6 and 6 are examined, FIG.
The straight line is the same as the straight line (a) of No. 2 and the ohmic property of the electrode layer 6 is perfect.
【0034】この第2実施例は、第1実施例と比較する
と、変質層8は第1実施例の変質層3より厚い。この厚
いとき、第1実施例の方法を用いると、熱酸化時間に長
時間を要する。この結果、単結晶炭化ケイ素層5の表面
部を正常に形成する時間も長くなる。しかし、第2実施
例の場合は、変質層8より薄い研磨歪層9を熱酸化す
る。このため、熱酸化の時間も短い。この結果、単結晶
炭化ケイ素層5の表面部を正常に形成する時間も短くな
る。In the second embodiment, the deteriorated layer 8 is thicker than the first embodiment, as compared with the first embodiment. When the thickness is large, using the method of the first embodiment requires a long time for thermal oxidation. As a result, the time for forming the surface portion of single-crystal silicon carbide layer 5 normally becomes longer. However, in the case of the second embodiment, the polishing strain layer 9 thinner than the altered layer 8 is thermally oxidized. For this reason, the thermal oxidation time is short. As a result, the time for forming the surface portion of single crystal silicon carbide layer 5 normally is also shortened.
【0035】[0035]
【発明の効果】本発明によれば、完全なオーミック性を
有する電極を形成することができる炭化ケイ素基板を得
ることができる。According to the present invention, a silicon carbide substrate on which an electrode having perfect ohmic properties can be formed can be obtained.
【図1】第1実施例に係る半導体基板の製造方法の一工
程を示す断面図である。FIG. 1 is a sectional view showing one step of a method for manufacturing a semiconductor substrate according to a first embodiment.
【図2】第1実施例に係る半導体基板の製造方法の一工
程を示す断面図である。FIG. 2 is a cross-sectional view showing one step of a method for manufacturing a semiconductor substrate according to the first example.
【図3】第1実施例に係る半導体基板の製造方法の一工
程を示す断面図である。FIG. 3 is a sectional view showing one step of a method for manufacturing a semiconductor substrate according to the first example.
【図4】第1実施例に係る半導体基板の製造方法の一工
程を示す断面図である。FIG. 4 is a sectional view showing one step of a method for manufacturing a semiconductor substrate according to the first example.
【図5】第1実施例に係る半導体基板の製造方法の一工
程を示す断面図である。FIG. 5 is a sectional view showing one step of a method for manufacturing a semiconductor substrate according to the first example.
【図6】第2実施例に係る半導体基板の製造方法の一工
程を示す断面図である。FIG. 6 is a cross-sectional view showing a step of the method for manufacturing a semiconductor substrate according to the second embodiment.
【図7】第2実施例に係る半導体基板の製造方法の一工
程を示す断面図である。FIG. 7 is a cross-sectional view showing one step of a method for manufacturing a semiconductor substrate according to the second embodiment.
【図8】第2実施例に係る半導体基板の製造方法の一工
程を示す断面図である。FIG. 8 is a cross-sectional view showing one step of a method for manufacturing a semiconductor substrate according to the second embodiment.
【図9】第2実施例に係る半導体基板の製造方法の一工
程を示す断面図である。FIG. 9 is a cross-sectional view showing one step of a method for manufacturing a semiconductor substrate according to the second embodiment.
【図10】第2実施例に係る半導体基板の製造方法の一
工程を示す断面図である。FIG. 10 is a cross-sectional view showing a step of the method for manufacturing a semiconductor substrate according to the second embodiment.
【図11】従来例の半導体基板を示す断面図である。FIG. 11 is a sectional view showing a conventional semiconductor substrate.
【図12】従来例および本発明の金属電極間の電流−電
圧特性を示すグラフである。FIG. 12 is a graph showing current-voltage characteristics between metal electrodes of the conventional example and the present invention.
1 単結晶シリコン基板 2 単結晶炭化ケイ素層 3 変質層 4 熱酸化層 DESCRIPTION OF SYMBOLS 1 Single crystal silicon substrate 2 Single crystal silicon carbide layer 3 Altered layer 4 Thermal oxidation layer
───────────────────────────────────────────────────── フロントページの続き (72)発明者 神山 栄治 埼玉県大宮市北袋町一丁目297番地 三 菱マテリアル株式会社 中央研究所内 (58)調査した分野(Int.Cl.7,DB名) H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/43 H01L 29/47 H01L 29/872 H01L 21/20 ──────────────────────────────────────────────────続 き Continued from the front page (72) Eiji Kamiyama, Inventor Central Research Laboratory, 1-297 Kitabukuro-cho, Omiya City, Saitama Prefecture (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21 / 28-21/288 H01L 21/44-21/445 H01L 29/40-29/43 H01L 29/47 H01L 29/872 H01L 21/20
Claims (5)
において、上記単結晶炭化ケイ素層は水素原子を含むと共に、 その
単結晶炭化ケイ素は99重量%以上で、かつ、その水素
原子は1重量%以下であることを特徴とする半導体基
板。In a semiconductor substrate having a single-crystal silicon carbide layer, the single-crystal silicon carbide layer contains hydrogen atoms, the single-crystal silicon carbide is 99% by weight or more, and the hydrogen atoms are 1% by weight. A semiconductor substrate characterized by the following.
イ素層をエピタキシャル成長させた後、キャリアガスと
して水素ガスを用いて、この単結晶炭化ケイ素層の上部
に1重量%を越える水素原子を含む変質層を形成する変
質層形成工程と、 この変質層を除去する除去工程とを含むことを特徴とす
る半導体基板の製造方法。2. The method according to claim 1, wherein a single-crystal carbon carbide is formed on the single-crystal semiconductor substrate.
After epitaxially growing the iodine layer, carrier gas and
And the top of this single crystal silicon carbide layer using hydrogen gas
A method for manufacturing a semiconductor substrate, comprising: a step of forming a deteriorated layer containing hydrogen atoms exceeding 1% by weight ; and a step of removing the deteriorated layer.
熱酸化することにより熱酸化層を形成し、 この熱酸化層を溶液で除去する請求項2に記載の半導体
基板の製造方法。3. The method according to claim 2, wherein in the removing step, a thermally oxidized layer is formed by thermally oxidizing the altered layer, and the thermally oxidized layer is removed with a solution.
研磨して除去する請求項2に記載の半導体基板の製造方
法。4. The method according to claim 2, wherein, in the removing step, the altered layer is removed by polishing.
研磨することにより研磨歪層を形成し、 この研磨歪層を熱酸化することにより熱酸化層を形成
し、 この熱酸化層を溶液で除去する請求項2に記載の半導体
基板の製造方法。5. In the removing step, a polished strained layer is formed by polishing the altered layer, a thermally oxidized layer is formed by thermally oxidizing the polished strained layer, and the thermally oxidized layer is The method for manufacturing a semiconductor substrate according to claim 2, wherein the semiconductor substrate is removed by a solution.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34007593A JP3210161B2 (en) | 1993-12-07 | 1993-12-07 | Semiconductor substrate and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34007593A JP3210161B2 (en) | 1993-12-07 | 1993-12-07 | Semiconductor substrate and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07161658A JPH07161658A (en) | 1995-06-23 |
JP3210161B2 true JP3210161B2 (en) | 2001-09-17 |
Family
ID=18333488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34007593A Expired - Fee Related JP3210161B2 (en) | 1993-12-07 | 1993-12-07 | Semiconductor substrate and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3210161B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4956783B2 (en) * | 2006-01-26 | 2012-06-20 | 日産自動車株式会社 | Method for manufacturing silicon carbide semiconductor device |
-
1993
- 1993-12-07 JP JP34007593A patent/JP3210161B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07161658A (en) | 1995-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4912064A (en) | Homoepitaxial growth of alpha-SiC thin films and semiconductor devices fabricated thereon | |
US5011549A (en) | Homoepitaxial growth of Alpha-SiC thin films and semiconductor devices fabricated thereon | |
US5709745A (en) | Compound semi-conductors and controlled doping thereof | |
KR920004173B1 (en) | Method of growing a single crystal β-sic layer on a silicon substrate | |
US4912063A (en) | Growth of beta-sic thin films and semiconductor devices fabricated thereon | |
KR101302845B1 (en) | Method of surface reconstruction for silicon carbide substrate | |
JP3307647B2 (en) | Manufacturing method of high and low anti-silicon carbide | |
Rai‐Choudhury et al. | β‐Silicon Carbide Films | |
JP2695000B2 (en) | Thermistor and manufacturing method thereof | |
US4382837A (en) | Epitaxial crystal fabrication of SiC:AlN | |
Matsunami et al. | Heteroepitaxial growth of β-SiC on silicon substrate using SiCl4-C3H8-H2 system | |
JPH05891A (en) | Diamond-metal bonded body | |
Tokuda | Homoepitaxial diamond growth by plasma-enhanced chemical vapor deposition | |
US4489128A (en) | Structure containing epitaxial crystals on a substrate | |
US5162255A (en) | Method for manufacturing a hetero bipolar transistor | |
JP3322740B2 (en) | Semiconductor substrate and method of manufacturing the same | |
JP3915252B2 (en) | Method for manufacturing silicon carbide semiconductor substrate | |
JPH0556851B2 (en) | ||
JP3210161B2 (en) | Semiconductor substrate and method of manufacturing the same | |
JP3628079B2 (en) | Silicon carbide thin film manufacturing method, silicon carbide thin film, and laminated substrate | |
JP3508356B2 (en) | Semiconductor crystal growth method and semiconductor thin film | |
JPH0513342A (en) | Semiconductur diamond | |
Sedgwick et al. | Atmospheric pressure chemical vapor deposition of Si and SiGe at low temperatures | |
JP2916580B2 (en) | Epitaxially coated semiconductor wafer and method of manufacturing the same | |
EP1137826B1 (en) | Large-size monoatomic and monocrystalline layer, made of diamond-type carbon and device for making same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010605 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |