JP3208073B2 - Semiconductor device and method of manufacturing the same - Google Patents
Semiconductor device and method of manufacturing the sameInfo
- Publication number
- JP3208073B2 JP3208073B2 JP28079096A JP28079096A JP3208073B2 JP 3208073 B2 JP3208073 B2 JP 3208073B2 JP 28079096 A JP28079096 A JP 28079096A JP 28079096 A JP28079096 A JP 28079096A JP 3208073 B2 JP3208073 B2 JP 3208073B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- bcb
- semiconductor device
- substrate
- conductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関するもので、特に準ミリ波〜ミリ波帯
で使用する高周波半導体装置およびその製造方法に関す
るものである。The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a high-frequency semiconductor device used in a quasi-millimeter to millimeter wave band and a method of manufacturing the same.
【0002】[0002]
【従来の技術】近年、情報通信分野における技術の進展
は著しく、通信機器が扱う周波数帯もマイクロ波帯から
ミリ波帯へとより高い周波数への展開が積極的に進めら
れている。例えばオフィース内の無線LANや自動車衝
突防止装置には60GHz帯が割り当てられようとして
いる。また、システムの高周波化に伴い、用いられるデ
バイスの高速化、高周波化も著しく、最近ではヘテロ接
合化合物半導体トランジスタなどで100GHzを越え
るカットオフ周波数を持つデバイスが実現されている。
ところが、このようなマイクロ波からミリ波といった高
周波になると、トランジスタの特性はもちろんのこと、
高周波回路実現のためには実装方法が新たに大きな問題
となる。たとえば、実装時に生じる寄生容量や寄生イン
ダクタンスの影響は周波数に比例して大きくなるため、
高周波になればなるほどこれら寄生リアクタンス成分を
低減する必要がある。また、マイクロ波〜ミリ波の周波
数帯を扱う通信機器においては、回路を構成する部材間
に存在する接続要素等の寸法が信号の波長と近づくため
に、設計時には接続要素の物理的寸法を十分考慮する必
要が生じる。また、当然のことながら、受動素子や線路
などの回路部品には極めて正確な精度が要求される。2. Description of the Related Art In recent years, the technology in the field of information and communication has been remarkably advanced, and the frequency band handled by communication equipment has been actively expanded to higher frequencies from a microwave band to a millimeter wave band. For example, a 60 GHz band is being assigned to a wireless LAN or an automobile collision prevention device in an office. Further, with the increase in the frequency of the system, the speed of the device used and the frequency of the device have been remarkably increased. Recently, a device having a cutoff frequency exceeding 100 GHz, such as a heterojunction compound semiconductor transistor, has been realized.
However, at high frequencies such as microwaves to millimeter waves, not only the characteristics of the transistors,
In order to realize a high-frequency circuit, a mounting method is a new major problem. For example, the effect of parasitic capacitance and inductance during mounting increases in proportion to frequency,
It is necessary to reduce these parasitic reactance components as the frequency becomes higher. Also, in communication equipment that handles the microwave to millimeter wave frequency bands, the physical dimensions of the connection elements at the time of design must be sufficient because the dimensions of the connection elements and the like existing between the members constituting the circuit approach the wavelength of the signal. It needs to be considered. Of course, circuit components such as passive elements and lines require extremely accurate accuracy.
【0003】そこで、このような高精度の高周波特性を
実現すべく、インダクタ、キャパシタや抵抗などの受動
素子や伝送線路をトランジスタと同じ半導体基板上に形
成し、半導体プロセスで一括製作するMMIC(Monoli
thic Microwave Integrated Circuit)が注目され各
所で盛んに研究開発されている。しかし、MMICで
は、能動素子例えば高周波トランジスタを作製するため
の高価な基板(化合物半導体基板等)の上にチップ面積
の大部分を占める受動素子や伝送線路を同時に作製する
ため、コスト高になるという大きな問題がある。本来、
安価な基板上に作製できる受動素子や伝送線路のコスト
に高周波デバイスと等しいコストがかかるからである。In order to realize such high-precision high-frequency characteristics, passive elements such as inductors, capacitors and resistors and transmission lines are formed on the same semiconductor substrate as transistors, and MMICs (Monolices) are manufactured in a batch by a semiconductor process.
(Thic Microwave Integrated Circuit) is attracting attention and is being actively researched and developed in various places. However, in the MMIC, a passive element and a transmission line occupying most of the chip area are simultaneously manufactured on an expensive substrate (such as a compound semiconductor substrate) for manufacturing an active element, for example, a high-frequency transistor. There is a big problem. Originally,
This is because the cost of the passive element and the transmission line that can be manufactured on an inexpensive substrate is equal to the cost of the high-frequency device.
【0004】また、MMIC全体の歩留まりが能動素子
であるトランジスタの歩留まりに大きく依存するため、
本来作製が容易な受動素子や伝送線路の高歩留まりとい
うメリットが活かせない。さらに、能動素子,受動素
子,伝送線路等を一括して作製するため、製作後に個々
の部分の性能を確認することができない。このことは、
極めて精密な設計技術が必要であることを意味している
が、現実には準ミリ波からミリ波の高周波領域におい
て、精密なインピーダンス設計を行うことは困難であ
る。このこともMMICのコスト高の要因となる。Further, since the yield of the entire MMIC greatly depends on the yield of transistors as active elements,
The advantage of high yield of passive elements and transmission lines that are originally easy to manufacture cannot be utilized. Furthermore, since the active element, the passive element, the transmission line, and the like are manufactured collectively, the performance of each part cannot be confirmed after the manufacturing. This means
This means that an extremely precise design technique is required, but it is actually difficult to perform a precise impedance design in a high frequency range from quasi-millimeter waves to millimeter waves. This also causes an increase in the cost of the MMIC.
【0005】そこで、受動回路および伝送線路を有する
基板上に能動素子であるトランジスタをフリップチップ
ボンディングによって接続するMFIC(Microwave Fl
ip chip Integrated Circuit)が新たに提案されてい
る(信学技法、ED94-134,MW94-121,ICD94-196(1995-0
1)、第37〜第42頁)。[0005] Therefore, an MFIC (Microwave Fl) in which transistors as active elements are connected by flip-chip bonding on a substrate having a passive circuit and a transmission line.
ip chip Integrated Circuit) has been newly proposed (IEICE, ED94-134, MW94-121, ICD94-196 (1995-0
1), pp. 37-42).
【0006】この方法によれば受動回路および伝送線路
部を別々に作製するため極めて安価に作製できる上、高
周波トランジスタの接続前に個々の部品が検査できるの
でIC全体として高い歩留まりが確保できる。According to this method, the passive circuit and the transmission line portion are separately manufactured, so that they can be manufactured extremely inexpensively, and since individual components can be inspected before connecting the high-frequency transistor, a high yield as a whole IC can be secured.
【0007】図15は提案されている従来のMFICの
断面図である。図15において、符号と部材との関係は
以下の通りである。2001はSiあるいはガラスから
なる基板、2002は接地導体膜、2003は層間絶縁
膜、2004および2005は配線導体膜、2006は
配線導体膜2004と接地導体膜2002を接続するた
めのコンタクトホールで、これらの部材によって受動素
子や伝送線路を含んだ配線基板が実現されている。ここ
で、例えば配線導体膜2005は層間絶縁膜2003を
接地導体膜2002で挟んだMIM型のキャパシタを形
成しており、接地が必要な配線は任意の場所でコンタク
トホール2006を介して接地導体膜2002に接地さ
れる。FIG. 15 is a sectional view of a proposed conventional MFIC. In FIG. 15, the relationship between reference numerals and members is as follows. 2001 is a substrate made of Si or glass, 2002 is a ground conductor film, 2003 is an interlayer insulating film, 2004 and 2005 are wiring conductor films, and 2006 is a contact hole for connecting the wiring conductor film 2004 and the ground conductor film 2002. A wiring board including a passive element and a transmission line is realized by the members. Here, for example, the wiring conductor film 2005 forms an MIM-type capacitor in which the interlayer insulating film 2003 is sandwiched by the ground conductor film 2002, and the wiring that needs to be grounded is connected to the ground conductor film via a contact hole 2006 at an arbitrary place. Grounded to 2002.
【0008】また、2007はトランジスタが形成され
た半導体チップで、2008はこのチップ上の信号配線
であり、バンプ2009を介して配線基板上のマイクロ
ストリップ線路とフリップチップ接続され、MFICが
形成される。Reference numeral 2007 denotes a semiconductor chip on which transistors are formed. Reference numeral 2008 denotes a signal wiring on the chip, which is flip-chip connected to a microstrip line on a wiring board via bumps 2009 to form an MFIC. .
【0009】[0009]
【発明が解決しようとする課題】ところで、マイクロス
トリップ線路の誘電体膜としては一般的に誘電率の小さ
いSiO2 膜が用いられるが、その場合、Auで構成さ
れる下地の接地導体膜の上に10μmを越えるような厚
いSiO2 膜を成長させるのが困難である。ところが、
例えば特性インピーダンス50Ωの線路を形成する場
合、この厚みのSiO2 膜では線路幅Wと膜厚hとはほ
ぼW=2hで表される関係に設定されるので、SiO2
膜が薄いとマイクロストリップ線路の線路幅Wを細く設
定せざるを得ない。このため、線路の抵抗が大きくな
り、導体損失つまり導体損が大きくなってしまう。しか
も、SiO2 膜は誘電損いわゆるタンデルタ(tan
δ)が大きく、0.03程度である。このように、導体
損及び誘電体損が大きいことから、マイクロストリップ
線路を高周波信号が通過する際の損失が大きくなる。As a dielectric film of a microstrip line, an SiO2 film having a small dielectric constant is generally used. In this case, a dielectric film is formed on an underlying ground conductor film made of Au. It is difficult to grow a thick SiO2 film exceeding 10 .mu.m. However,
For example, when a line having a characteristic impedance of 50 Ω is formed, the line width W and the film thickness h are set to be approximately represented by W = 2h in the SiO2 film having this thickness.
If the film is thin, the line width W of the microstrip line must be set thin. For this reason, the resistance of the line increases, and the conductor loss, that is, the conductor loss increases. In addition, the SiO2 film has dielectric loss, that is, tan delta (tan).
δ) is large, about 0.03. As described above, since the conductor loss and the dielectric loss are large, the loss when the high-frequency signal passes through the microstrip line increases.
【0010】そこで、誘電損失及び導体損失が小さく,
かつ厚膜の形成が容易なBCB膜を誘電体膜として使用
することにより、マイクロストリップ線路等の特性を改
善することが考えられる。Therefore, dielectric loss and conductor loss are small,
It is conceivable to improve the characteristics of a microstrip line or the like by using a BCB film, which can easily form a thick film, as a dielectric film.
【0011】しかるに、BCB膜を誘電体膜として用い
ると、工程中にBCB膜が接地導体膜から剥がれたり、
配線導体膜がBCB膜から剥がれたり、BCB膜に亀裂
が入ったり、熱変形が生じる等の問題があった。そこ
で、この原因について調査した結果、BCB膜と導体膜
との密着性がよくないこと、BCB膜の耐熱性がよくな
いことなどによるものと推定された。However, if the BCB film is used as a dielectric film, the BCB film may be peeled off from the ground conductor film during the process,
There have been problems such as the wiring conductor film peeling off from the BCB film, cracking of the BCB film, and thermal deformation. Therefore, as a result of investigating the cause, it was presumed that poor adhesion between the BCB film and the conductor film and poor heat resistance of the BCB film were caused.
【0012】本発明は、斯かる問題に鑑みてなされたも
のであり、その目的は、BCB膜の優れた高周波特性を
活かしつつ、その密着性や耐熱性が低いという難点を補
う手段を講ずることにより、高周波特性の優れたかつ信
頼性の高い半導体装置及びその製造方法を提供すること
にある。The present invention has been made in view of such a problem, and an object of the present invention is to make use of the excellent high-frequency characteristics of a BCB film while taking measures to compensate for the disadvantage that its adhesion and heat resistance are low. Accordingly, an object of the present invention is to provide a highly reliable semiconductor device having excellent high-frequency characteristics and a method for manufacturing the same.
【0013】[0013]
【課題を解決するための手段】上記課題を解決するため
に本発明が講じた手段は、まず、誘電体膜にBCB樹脂
で構成される誘電体膜を用い、このBCB膜の上下いず
れかに絶縁薄膜を設けることにより、BCB膜と接地導
体膜の密着性を強化し、またBCB膜への熱衝撃応力を
緩和することにある。In order to solve the above-mentioned problems, the present invention employs a method in which a dielectric film made of a BCB resin is used as a dielectric film, and the dielectric film is formed on one of the upper and lower sides of the BCB film. By providing an insulating thin film, it is to enhance the adhesion between the BCB film and the ground conductor film, and to alleviate the thermal shock stress on the BCB film.
【0014】本発明の第1の半導体装置は、基板及びそ
の上に形成された誘電体膜を有する配線基板を備えた半
導体装置であって、上記誘電体膜は、上記基板の一部に
形成されたベンゾシクロブテン膜(以下、BCB膜と略
記する)と、上記BCB膜の上下のうち少なくともいず
れか一方にかつ上記BCB膜に接して形成された絶縁薄
膜とにより構成され、上記絶縁薄膜は、窒化シリコン,
酸化シリコン及び酸窒化シリコンのうち少なくともいず
れか一方により構成されている。A first semiconductor device according to the present invention is a semiconductor device having a substrate and a wiring substrate having a dielectric film formed thereon, wherein the dielectric film is formed on a part of the substrate. A benzocyclobutene film (hereinafter abbreviated as a BCB film), and an insulating thin film formed on at least one of the upper and lower sides of the BCB film and in contact with the BCB film. Is silicon nitride,
At least one of silicon oxide and silicon oxynitride
It is composed of one of them .
【0015】これにより、BCB膜を主としながら絶縁
薄膜を従とした積層膜によって、下方又は上方の導体膜
に対する密着性や耐熱衝撃特性の優れた誘電体膜が得ら
れる。したがって、この誘電体膜を利用した各種の半導
体装置を得ることが可能となる。しかも、導体膜に対す
る密着性が高く,かつ熱導電率が低いという窒化シリコ
ン,酸化シリコン,酸窒化シリコンの特性を利用して、
上述のようなBCB膜の難点を補うことができる。Thus, a dielectric film having excellent adhesion to a lower or upper conductor film and excellent thermal shock resistance can be obtained by a laminated film mainly composed of a BCB film and an insulating thin film. Therefore, various semiconductor devices using this dielectric film can be obtained. Moreover, utilizing the characteristics of silicon nitride, silicon oxide, and silicon oxynitride, which have high adhesion to a conductor film and low thermal conductivity,
The above-mentioned difficulties of the BCB film can be compensated.
【0016】本発明の第2の半導体装置は、基板と、上
記基板の一部に形成されたBCB膜(ベンゾシクロブテ
ン膜)と、上記BCB膜の上にかつ上記BCB膜に接し
て形成された絶縁薄膜と、上記絶縁薄膜上に設けられた
配線導体膜とを備え、少なくとも上記配線導体膜が上記
BCB膜に対向している領域全体において、上記BCB
膜,絶縁薄膜及び上記配線導体膜が互いに密着して積層
されている。 A second semiconductor device according to the present invention comprises a substrate,
BCB film (benzocyclobute) formed on a part of the substrate
Film on the BCB film and in contact with the BCB film.
And an insulating thin film formed on the insulating thin film.
A wiring conductor film, wherein at least the wiring conductor film is
In the entire region facing the BCB film, the BCB
The film, insulating thin film and the above-mentioned wiring conductor film are laminated closely together.
Have been.
【0017】本発明の第3の半導体装置は、基板と、上
記基板上に形成された下地導体膜と、上記下地導体膜の
上に形成されたBCB膜と、上記BCB膜の上方に形成
された配線導体膜と、上記BCB膜の上面又は下面に接
して形成された絶縁薄膜とを 備え、上記下地導体膜,B
CB膜,絶縁薄膜及び配線導体膜によりマイクロストリ
ップ線路が構成されている。 A third semiconductor device according to the present invention comprises a substrate,
A base conductive film formed on the substrate, and the base conductive film
A BCB film formed thereon, and a BCB film formed above the BCB film
The upper and lower surfaces of the wiring conductor film and the BCB film.
And an insulating thin film formed, the underlying conductive film, B
Microstrip by CB film, insulating thin film and wiring conductor film
Line is configured.
【0018】これにより、BCB膜の密着性及び耐熱性
が改善された誘電体損及び導体損の小さいマイクロスト
リップ線路が得られることになる。 Thus, the adhesion and heat resistance of the BCB film can be improved.
Microstrate with improved dielectric and conductor losses
A lip line will be obtained.
【0019】上記BCB膜の厚みは、10μmよりも厚
いことにより、導体損の小さい誘電膜が得られる。The thickness of the BCB film by greater than 10 [mu] m, smaller dielectric film having the conductor loss can be obtained.
【0020】トランジスタを有する半導体チップと、上
記半導体チップの表面上に形成され上記トランジスタに
接続される信号配線と、上記信号配線及び上記配線導体
膜のうち少なくともいずれか一方の上に形成されたバン
プとをさらに備え、上記半導体チップの上記信号配線と
上記配線導体膜とを上記バンプを介して接続することに
より、上述のような優れた特性を有するマイクロストリ
ップ線路を有するMFICが得られる。A semiconductor chip having a transistor, a signal wiring formed on a surface of the semiconductor chip and connected to the transistor, and a bump formed on at least one of the signal wiring and the wiring conductor film further comprising the door, and the signal wiring and the wiring conductor film of said semiconductor chip in particular connected via the bumps
More, MFIC having a microstrip line having excellent characteristics as described above can be obtained.
【0021】上記絶縁薄膜は少なくとも上記BCB膜と
配線導体膜との間に形成されている場合には、上記絶縁
薄膜の上に形成された薄膜抵抗体をさらに備えることに
より、MFICにおいて、基板側に抵抗体を設けて半導
体チップの小型化を図りつつ、薄膜抵抗体の発熱によっ
てBCB膜に作用する熱衝撃力を、絶縁薄膜によって緩
和することができる。The above case where the insulating film is formed at least between the BCB film and the wiring conductor film, in particular further comprising a thin film resistor formed on the insulating film
Thus , in the MFIC, the thermal shock force acting on the BCB film due to the heat generated by the thin film resistor can be reduced by the insulating thin film, while providing the resistor on the substrate side to reduce the size of the semiconductor chip.
【0022】上記絶縁薄膜は、少なくとも上記BCB膜
と配線導体膜との間に形成されており、上記配線導体膜
の一部には、外部の部材にワイヤーを介して接続される
パッド領域が形成されていることにより、配線導体膜の
パッド領域にワイヤボンディングする際に配線導体膜の
下の絶縁薄膜によってボンディング圧力のBCB膜内で
の吸収が緩和されるので、信頼性の高いMFICが得ら
れる。The insulating thin film is formed at least between the BCB film and the wiring conductor film, and a pad region connected to an external member via a wire is formed in a part of the wiring conductor film. By doing so , when wire bonding is performed to the pad region of the wiring conductor film, the absorption of the bonding pressure in the BCB film is reduced by the insulating thin film below the wiring conductor film, so that a highly reliable MFIC can be obtained. .
【0023】キャパシタをさらに備え、上記絶縁薄膜は
少なくとも上記BCB膜と配線導体膜との間に形成され
ており、上記絶縁薄膜とBCB膜との間の一部に介設さ
れた上記キャパシタの下部電極膜とをさらに備え、上記
配線導体膜は上記下部電極膜の上方では上記キャパシタ
の上部電極として機能し、上記絶縁薄膜は上記下部電極
膜と上記配線導体膜との間では上記キャパシタの容量部
として機能する一方、上記下部電極膜の上方以外の領域
まで延びて上記配線導体膜と上記BCB膜との間に介在
していることにより、基板上に形成されるキャパシタの
容量部となる絶縁薄膜を利用して、BCB膜の密着性や
耐熱性を改善することができるので、MFICの製造コ
ストを低減することができる。[0023] A capacitor is further provided, wherein the insulating thin film is formed at least between the BCB film and the wiring conductor film, and a lower portion of the capacitor interposed at a part between the insulating thin film and the BCB film. An electrode film, wherein the wiring conductor film functions as an upper electrode of the capacitor above the lower electrode film, and the insulating thin film is provided between the lower electrode film and the wiring conductor film in a capacitance portion of the capacitor. On the other hand, the insulating thin film which extends to a region other than above the lower electrode film and is interposed between the wiring conductor film and the BCB film, thereby serving as a capacitance portion of a capacitor formed on the substrate. Can be used to improve the adhesion and heat resistance of the BCB film, so that the manufacturing cost of MFIC can be reduced.
【0024】上記配線導体膜の一部に形成され外部の部
材にワイヤーを介して接続されるパッド領域をさらに備
える場合には、上記パッド領域は、上記キャパシタの上
部電極となる部分から50μm距離以上離れていること
により、ワイヤボンディング工程におけるキャパシタに
対する悪影響を防止できる構造となる。In the case where the semiconductor device further includes a pad region formed on a part of the wiring conductor film and connected to an external member via a wire, the pad region is at least 50 μm away from a portion serving as an upper electrode of the capacitor. that you are away
Thereby , a structure that can prevent adverse effects on the capacitor in the wire bonding step is obtained.
【0025】上記配線導体膜のうち上記キャパシタの上
部電極以外の領域には、上記絶縁薄膜に形成されたコン
タクトホールを介して上記下部電極膜と接続される引き
出し部が設けられており、上記配線導体膜の上記引き出
し部の一部には、外部の部材にワイヤーを介して接続さ
れるパッド領域が形成されていることにより、キャパシ
タの下部電極への信号の供給と、キャパシタの容量部と
なる絶縁薄膜を利用したBCB膜の特性改善とを円滑に
実現することができる。In a region other than the upper electrode of the capacitor in the wiring conductor film, a lead portion connected to the lower electrode film via a contact hole formed in the insulating thin film is provided. A pad region connected to an external member via a wire is formed in a part of the lead portion of the conductive film, so that a signal is supplied to a lower electrode of the capacitor and the capacitor becomes a capacitor portion. It is possible to smoothly improve the characteristics of the BCB film using the insulating thin film.
【0026】本発明の第4の半導体装置は、基板と、上
記基板の上に形成された下地導体膜と、上記下地導体膜
の少なくとも一部の上に形成されたBCB膜と、上記B
CB膜の上に形成され、上記下地導体膜及び上記BCB
膜と共にマイクロストリップ線路を構成する配線導体膜
とを備えるとともに、上記配線導体膜は上記基板上の上
記BCB膜で覆われていない領域まで延びており、この
領域には外部の部材にワイヤーを介して接続されるパッ
ド領域が形成されている。The fourth semiconductor device of the present invention includes a base plate, a base conductive film formed on the substrate, a BCB film formed on at least a portion of the underlying conductive film, the B
A base conductor film formed on the CB film and the BCB
A wiring conductor film forming a microstrip line together with the film, and the wiring conductor film extends to a region on the substrate not covered by the BCB film, and a wire is connected to an external member through this region. A pad region to be connected to the semiconductor device is formed.
【0027】これにより、ワイヤーが存在するパッド領
域の下方にはBCB膜が存在しないので、ワイヤボンデ
ィングを行う際の配線導体膜の剥がれを招くことなく、
BCB膜を利用した誘電体損及び導体損の小さいマイク
ロストリップ線路を有するMFICを得ることができ
る。Thus, since the BCB film does not exist below the pad region where the wire exists, the wiring conductor film does not peel off when performing wire bonding.
An MFIC using a BCB film and having a microstrip line with small dielectric loss and conductor loss can be obtained.
【0028】上記下地導体膜の大半部は接地導体膜とし
て機能し、上記下地導体膜の一部は上記大半部とは切り
離されていて、この一部の上に上記配線導体膜のパッド
領域が接して形成されている構成とすることにより、接
地導体膜となる下地導体膜を利用して、パッド領域の配
線導体膜の下地として利用することができる。Most of the underlying conductor film functions as a ground conductor film, and a portion of the underlying conductor film is separated from the majority portion, and a pad region of the wiring conductor film is formed on this portion. With the configuration in which the wiring conductor film is formed so as to be in contact with the wiring conductor film, the underlying conductor film serving as the ground conductor film can be used as a base of the wiring conductor film in the pad region.
【0029】本発明の第5の半導体装置は、半導体によ
り構成される基板と、上記基板上に形成され絶縁性材料
からなる素子分離と、上記基板の上に形成された下地導
体膜と、上記下地導体膜の少なくとも一部の上かつ上記
素子分離を除く領域の上に形成されたBCB膜と、上記
BCB膜の上に形成され、上記下地導体膜及び上記BC
B膜と共にマイクロストリップ線路を構成する配線導体
膜とを備えるとともに、上記配線導体膜は上記素子分離
上の領域まで延びており、この領域には、外部の部材に
ワイヤーを介して接続されるパッド領域が形成されてい
る。 According to a fifth semiconductor device of the present invention, there is provided a substrate made of a semiconductor, element isolation formed on the substrate and made of an insulating material, a base conductor film formed on the substrate, A BCB film formed on at least a part of the base conductor film and on a region excluding the element isolation; and a base film formed on the BCB film, the base conductor film and the BC
A wiring conductor film forming a microstrip line together with the B film, and the wiring conductor film extends to a region on the element isolation, and a pad connected to an external member via a wire in this region. A region is formed.
【0030】これにより、半導体基板上に半導体素子が
形成されるような場合に必要な素子分離を利用して接地
導体膜とは絶縁されたパッド領域を有するMFICが得
られる。As a result, an MFIC having a pad region insulated from the ground conductor film is obtained by utilizing element isolation required when a semiconductor element is formed on a semiconductor substrate.
【0031】上記基板をSi又はガラスにより構成する
ことにより、安価で特性の良好なMFICを得ることが
できる。The above substrate is made of Si or glass
This makes it possible to obtain an inexpensive MFIC with good characteristics.
【0032】上記半導体チップはGaAsを含む化合物
半導体により構成されているか、ヘテロ接合を有する半
導体により構成されていることが好ましい。[0032] The semiconductor chip is either formed of a compound semiconductor containing GaAs, it is preferably formed of a semiconductor having a heterojunction.
【0033】上記トランジスタは、準ミリ波〜ミリ波で
使用する高周波用トランジスタであることにより、優れ
た高周波特性を有するトランジスタを内蔵するMFIC
を得ることができる。[0033] The transistor by a high-frequency transistor for use in submillimeter-wave-millimeter wave, incorporates a transistor having excellent high frequency characteristics MFIC
Can be obtained.
【0034】本発明の第6の半導体装置は、ウエハ状の
基板と、上記基板の上に形成された下地導体膜と、上記
下地導体膜の少なくとも一部の上に形成されたBCB膜
と、上記BCB膜の上に形成され、上記下地導体膜及び
上記BCB膜と共にマイクロストリップ線路を構成する
配線導体膜とを備えるとともに、上記基板を複数の基板
チップに分割するためのスクライブ予定領域には、上記
BCB膜が存在しておらず、上記BCB膜は上記各基板
チップごとに分割されている。 According to a sixth aspect of the present invention, there is provided a semiconductor device comprising: a wafer-like substrate; a base conductor film formed on the substrate; a BCB film formed on at least a part of the base conductor film; A wiring conductor film that is formed on the BCB film and constitutes a microstrip line together with the base conductor film and the BCB film; and an area to be scribed for dividing the substrate into a plurality of substrate chips includes: The BCB film does not exist, and the BCB film is divided for each of the substrate chips.
【0035】これにより、半導体装置の製造工程におい
て、ダイシング時のカッター刃へのBCB膜の巻き込み
を生じない構造となるので、カッター刃の寿命が延びコ
ストを低減することができる。Thus, in the semiconductor device manufacturing process, the structure is such that the BCB film is not involved in the cutter blade at the time of dicing, so that the life of the cutter blade can be extended and the cost can be reduced.
【0036】本発明の第1の半導体装置の製造方法は、
基板上に下地導体膜を形成する第1の工程と、上記下地
導体膜の少なくとも一部の上にBCB膜を形成する第2
の工程と、上記BCB膜の上に配線導体膜を形成する第
3の工程と、上記第2の工程の前及び後の少なくともい
ずれか一方のときに、上記BCB膜に接する絶縁薄膜を
形成する工程とを備え、上記絶縁薄膜を形成する工程で
は、上記絶縁薄膜を窒化シリコン,酸化シリコン及び酸
窒化シリコンのうち少なくともいずれか1つにより構成
することが好ましい。The first method of manufacturing a semiconductor device according to the present invention comprises:
A first step of forming a base conductive film on the base plate, the second forming a BCB film on at least a portion of the underlying conductive film
And a third step of forming a wiring conductor film on the BCB film, and at least one of before and after the second step, forming an insulating thin film in contact with the BCB film. and a step, the step of forming the insulating film, the insulating film of silicon nitride, be constituted by at least any one of silicon oxide and silicon oxynitride preferred.
【0037】この方法により、製造工程におけるBCB
膜の下地導体膜からの剥がれや、配線導体膜のBCB膜
からの剥がれを防止することができる。According to this method, the BCB in the manufacturing process
Peeling of the film from the underlying conductive film and peeling of the wiring conductive film from the BCB film can be prevented.
【0038】上記第3の工程では、上記配線導体膜を多
層金属配線層として形成することができる。In the third step, the wiring conductor film can be formed as a multilayer metal wiring layer.
【0039】本発明の第2の半導体装置の製造方法は、
トランジスタと該トランジスタに接続される信号配線と
を有する半導体チップを準備する工程と、上記配線導体
膜及び上記信号配線のうち少なくともいずれか一方の上
の所望の位置にバンプを形成する工程と、上記バンプを
介して上記半導体チップの上記信号配線と上記配線導体
膜とを接続する工程とをさらに備えている。According to the second method of manufacturing a semiconductor device of the present invention ,
Preparing a semiconductor chip having a signal wire connected to a preparative transistor and the transistor, and forming a bump on the desired position on the at least one of the wiring conductor layer and the signal line, Connecting the signal wiring of the semiconductor chip and the wiring conductor film via the bump.
【0040】この方法により、上述のような密着性及び
耐熱性の優れたBCB膜及び絶縁薄膜の積層膜からなる
ストリップ線路を有するMFICを形成することができ
る。According to this method, an MFIC having a strip line composed of a laminated film of a BCB film and an insulating thin film having excellent adhesion and heat resistance as described above can be formed.
【0041】上記基板を複数の基板チップに分割するた
めのダイシング工程をさらに備え、上記第2の工程で
は、上記ダイシング工程におけるスクライブ予定領域に
は上記BCB膜が存在しないように上記BCB膜を形成
することができる。The method further comprises a dicing step for dividing the substrate into a plurality of substrate chips. In the second step, the BCB film is formed so that the BCB film does not exist in a region to be scribed in the dicing step. can do.
【0042】[0042]
【発明の実施の形態】(第1の実施形態) 第1の実施形態は、シリコン酸化膜より誘電率および誘
電正接が小さいベンゾシクロブテン(Benzo Cyclo Bute
ne、以後BCBと略記する)で構成される膜を層間絶縁
膜に用いたMFICである。図1は、BCB膜を用いた
MFICの断面構造およびその製造工程の断面図を示
す。DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) A first embodiment is directed to a benzocyclobutene having a smaller dielectric constant and a lower dielectric loss tangent than a silicon oxide film.
ne, hereinafter abbreviated as BCB) is an MFIC using a film composed of an interlayer insulating film. FIG. 1 shows a cross-sectional structure of an MFIC using a BCB film and a cross-sectional view of a manufacturing process thereof.
【0043】図1において、符号と部材との関係は以下
の通りである。501はガラス,Si等により構成され
る基板、502は基板501の上に形成されたTi/A
u/Ti積層膜からなる接地導体膜、504は接地導体
膜502の上に形成されたBCB膜、506はBCB膜
504の上に形成されたTi/Au/Ti積層膜からな
る第1の配線導体膜である。なお、第1の配線導体膜5
06の一部はキャパシタの下部電極となっている。ま
た、507は第1の配線導体膜506と接地導体膜50
2とを接続するためのコンタクトホール、508はキャ
パシタの容量部となる層間絶縁膜、509は一部でキャ
パシタの上部電極となるTi/Au/Ti積層膜からな
る第2の配線導体膜である。この接地導体膜502,B
CB膜504及び配線導体膜506又は509により、
マイクロストリップ線路が形成されている。また、51
1はトランジスタが形成された半導体チップであり、こ
のトランジスタは準ミリ波からミリ波帯で使用するカッ
トオフ周波数が120MHzの高周波用のヘテロ接合型
電界効果トランジスタである。512はこの半導体チッ
プ511上の信号配線、513は基板501上の配線導
体膜506又は509と半導体チップ511上の信号配
線512とを接続するためバンプである。バンプ513
を介して、半導体チップ511が基板501上のマイク
ロストリップ線路とフリップチップ接続され、MFIC
が形成される。In FIG. 1, the relationship between reference numerals and members is as follows. Reference numeral 501 denotes a substrate made of glass, Si or the like, and 502 denotes a Ti / A formed on the substrate 501.
A ground conductor film made of a u / Ti laminated film, 504 is a BCB film formed on the ground conductor film 502, and 506 is a first wiring made of a Ti / Au / Ti laminated film formed on the BCB film 504 It is a conductor film. The first wiring conductor film 5
A part of 06 is a lower electrode of the capacitor. 507 is the first wiring conductor film 506 and the ground conductor film 50
2, 508 is an interlayer insulating film serving as a capacitor of the capacitor, and 509 is a second wiring conductor film partially formed of a Ti / Au / Ti laminated film serving as an upper electrode of the capacitor. . This ground conductor film 502, B
With the CB film 504 and the wiring conductor film 506 or 509,
A microstrip line is formed. Also, 51
Reference numeral 1 denotes a semiconductor chip on which a transistor is formed. The transistor is a high-frequency heterojunction field-effect transistor having a cutoff frequency of 120 MHz used in a quasi-millimeter wave band to a millimeter wave band. Reference numeral 512 denotes a signal wiring on the semiconductor chip 511, and reference numeral 513 denotes a bump for connecting the wiring conductor film 506 or 509 on the substrate 501 to the signal wiring 512 on the semiconductor chip 511. Bump 513
, The semiconductor chip 511 is flip-chip connected to the microstrip line on the substrate 501, and the MFIC
Is formed.
【0044】以下、本実施形態のMFICの製造工程に
ついて説明する。Hereinafter, the manufacturing process of the MFIC of this embodiment will be described.
【0045】まず、図1(a)に示すように、基板50
1上に接地導体膜502として例えばTi/Au/Ti
積層膜をそれぞれの厚みが50/1000/50nm程
度になるように形成し、その上に厚みが10μm程度の
BCB膜504を形成する。First, as shown in FIG.
1 as a ground conductor film 502 such as Ti / Au / Ti
The laminated films are formed so that their respective thicknesses are about 50/1000/50 nm, and a BCB film 504 having a thickness of about 10 μm is formed thereon.
【0046】次に、図1(b)に示すように、接地導体
膜502へ接続のためのコンタクトホール507をBC
B膜504の所望の位置に形成する。Next, as shown in FIG. 1B, a contact hole 507 for connection to the ground conductor film 502 is formed in the BC.
It is formed at a desired position on the B film 504.
【0047】次に、図1(c)に示すように、所望のパ
ターンを有し一部でキャパシタの下部電極となる第1の
配線導体膜506として例えばTi/Au/Ti積層膜
を形成し、さらに基板の全面上にMIMキャパシタ用の
層間絶縁膜508として例えばシリコン窒化膜を形成す
る。Next, as shown in FIG. 1C, for example, a Ti / Au / Ti laminated film is formed as a first wiring conductor film 506 having a desired pattern and partially serving as a lower electrode of a capacitor. Then, for example, a silicon nitride film is formed as an interlayer insulating film 508 for the MIM capacitor on the entire surface of the substrate.
【0048】次に、図1(d)に示すように、上記層間
絶縁膜508を所望のパターンに加工後、例えばTi/
Au/Ti積層膜を堆積した後この積層膜をパターニン
グして一部ではキャパシタの上部電極となる第2の配線
導体膜509を形成する。Next, as shown in FIG. 1D, after the interlayer insulating film 508 is processed into a desired pattern, for example, Ti /
After depositing the Au / Ti laminated film, the laminated film is patterned to form a second wiring conductor film 509 which partially becomes the upper electrode of the capacitor.
【0049】次に、図1(e)に示すように、上記配線
導体膜506又は509上の所望の位置に高さ10μm
程度のバンプ513を形成する。Next, as shown in FIG. 1E, a height of 10 μm is set at a desired position on the wiring conductor film 506 or 509.
The bumps 513 of the order are formed.
【0050】次に、図1(f)に示すように、半導体チ
ップ511上の信号配線512に上記バンプ513を接
続しMFICを完成する。Next, as shown in FIG. 1F, the bump 513 is connected to the signal wiring 512 on the semiconductor chip 511 to complete the MFIC.
【0051】このように、誘電体膜にBCB膜を用いる
ことにより、MFICの伝送線路における挿入損失を低
減することができる。As described above, by using the BCB film as the dielectric film, the insertion loss in the transmission line of the MFIC can be reduced.
【0052】(第2の実施形態) 第1の実施形態では、BCB膜厚として10μm程度ま
ではよいが、挿入損失をさらに低減するためBCB膜厚
をさらに厚くしようとするとBCB膜の形成条件を最適
化してもBCB膜と接地導体膜の密着性が悪く、最悪の
場合剥がれが発生することも考えられる。そこで、以下
の各実施形態では、BCB膜の膜厚を大きくしても、剥
がれのない半導体装置について説明する。(Second Embodiment) In the first embodiment, the BCB film thickness is good up to about 10 μm. However, in order to further reduce the insertion loss, if the BCB film thickness is further increased, the formation conditions of the BCB film are changed. Even if optimization is performed, the adhesion between the BCB film and the ground conductor film is poor, and in the worst case, peeling may occur. Therefore, in the following embodiments, a semiconductor device that does not peel even when the thickness of the BCB film is increased will be described.
【0053】第2の実施形態に係わる半導体装置および
その製造方法について、図2および図3(a)〜(f)
を参照しながら説明する。図2および図3(a)〜
(d)は、第2の実施形態に係わるMFICの構造およ
び製造工程をそれぞれ示す断面図である。FIGS. 2 and 3 (a) to 3 (f) show a semiconductor device according to a second embodiment and a method of manufacturing the same.
This will be described with reference to FIG. 2 and 3 (a)-
(D) is sectional drawing which respectively shows the structure and manufacturing process of MFIC concerning 2nd Embodiment.
【0054】図2および図3において、符号と部材との
関係は以下の通りである。501はガラス,Si等によ
り構成される基板、502は基板501の上に形成され
たTi/Au/Ti積層膜からなる接地導体膜、503
は接地導体膜502の上に形成されたシリコン酸化膜か
らなる絶縁薄膜、504は絶縁薄膜503の上に形成さ
れたベンゾシクロブテン樹脂膜(以下、BCB膜と略記
する)、506はBCB膜504の上に形成されたAu
からなる配線導体膜である。この接地導体膜502,絶
縁薄膜503,BCB膜504及び配線導体膜506に
より、マイクロストリップ線路が形成されている。ま
た、507は配線導体膜506と接地導体膜502とを
接続するためのコンタクトホール、511は内部にトラ
ンジスタが形成された半導体チップ、512はこの半導
体チップ511上の信号配線、514はガラス基板50
1上のマイクロストリップ線路と半導体チップ511上
の信号配線512とを接続するバンプである。In FIGS. 2 and 3, the relationship between reference numerals and members is as follows. Reference numeral 501 denotes a substrate made of glass, Si, or the like; 502, a ground conductor film formed of a Ti / Au / Ti laminated film formed on the substrate 501;
Is an insulating thin film made of a silicon oxide film formed on the ground conductor film 502, 504 is a benzocyclobutene resin film (hereinafter abbreviated as BCB film) formed on the insulating thin film 503, 506 is a BCB film 504 Au formed on top of
The wiring conductor film is made of The ground conductor film 502, the insulating thin film 503, the BCB film 504, and the wiring conductor film 506 form a microstrip line. Reference numeral 507 denotes a contact hole for connecting the wiring conductor film 506 and the ground conductor film 502; 511, a semiconductor chip having a transistor formed therein; 512, signal wiring on the semiconductor chip 511;
1 is a bump for connecting the microstrip line on 1 to the signal wiring 512 on the semiconductor chip 511.
【0055】次に、図2に示すMFICを実現するため
の製造工程について説明する。Next, a manufacturing process for realizing the MFIC shown in FIG. 2 will be described.
【0056】まず、図3(a)に示すように、基板上5
01の上に、接地導体膜502として例えばTi/Au
/ Ti積層膜をそれぞれの厚みが50/1000/5
0nm程度になるように形成し、その上に絶縁薄膜50
3として例えばシリコン酸化膜を300nm程度の厚み
で堆積する。First, as shown in FIG.
01, for example, Ti / Au as a ground conductor film 502
/ The thickness of each Ti laminated film is 50/1000/5
The insulating thin film 50 is formed so as to have a thickness of about 0 nm.
As No. 3, for example, a silicon oxide film is deposited with a thickness of about 300 nm.
【0057】次に、図3(b)に示すように、BCB膜
504を膜厚20μmで形成し、BCB膜504および
絶縁薄膜503をCF4/O2混合ガスでドライエッチン
グし所望の位置にコンタクトホール507を形成する。Next, as shown in FIG. 3B, a BCB film 504 is formed to a thickness of 20 μm, and the BCB film 504 and the insulating thin film 503 are dry-etched with a CF 4 / O 2 mixed gas to form contact holes at desired positions. 507 is formed.
【0058】次に、図3(c)に示すように、上記コン
タクトホール507およびBCB膜504上にAuメッ
キにより所望のパターンの配線導体膜506を厚み2μ
m程度で形成する。Next, as shown in FIG. 3C, a wiring conductor film 506 having a desired pattern is formed on the contact hole 507 and the BCB film 504 by Au plating to a thickness of 2 μm.
m.
【0059】その後、図3(d)に示すように、上記配
線導体膜506の所望の位置にバンプ513をメッキで
形成し、例えばHEMT等のトランジスタを内蔵した半
導体チップ511の信号配線512にバンプ513をフ
リップチップ実装により接続し、MFICを完成する。Thereafter, as shown in FIG. 3D, bumps 513 are formed at desired positions of the wiring conductor film 506 by plating, and bumps are formed on the signal wirings 512 of the semiconductor chip 511 incorporating a transistor such as a HEMT. 513 are connected by flip chip mounting to complete the MFIC.
【0060】本実施形態では、BCB膜504と接地導
体膜502との間にシリコン酸化膜で構成される絶縁薄
膜503を介在させて、BCB膜504と絶縁薄膜50
3とによりマイクロストリップ線路の誘電体膜を構成し
ている。このシリコン酸化膜のBCB膜との密着性は優
れており、BCB膜の厚みが30μm程度であっても、
両者は剥がれることなく良好な密着性を示す。その根拠
について以下に説明する。In this embodiment, the BCB film 504 and the insulating thin film 50 are interposed between the BCB film 504 and the ground conductor film 502 with the insulating thin film 503 made of a silicon oxide film interposed therebetween.
3 form a dielectric film of the microstrip line. The adhesion of the silicon oxide film to the BCB film is excellent, and even if the thickness of the BCB film is about 30 μm,
Both show good adhesion without peeling. The grounds will be described below.
【0061】図4(a),(b)は、いずれも膜の密着
性を引っかき試験器を用いて測定した結果を示す図であ
る。図4(a)は下地となる接地導体膜上に形成される
膜の種類を変えて密着性を測定した結果を、図4(b)
はBCB膜の下地となる膜の種類を変えて密着性を測定
した結果をそれぞれ示す図である。同図(a)におい
て、縦軸は引っかき試験器の針を走査中に剥がれた膜に
よって針に加わってくる荷重を、横軸は針の走査距離を
それぞれ示す。同図(a),(b)中、特性線C1は、
厚み20μmのBCB膜を接地導体膜502上つまりT
i/Au/Ti積層膜(1μm厚)上に形成したときの
密着性を、特性線C2は厚み10μmのBCB膜をTi
/Au/Ti積層膜上に形成した特の密着性を、特性線
C3はシリコン酸化膜(300nm厚)を接地導体膜の
上に形成したときの密着性を、特性線C4はシリコン窒
化膜(300nm厚)を接地導体膜の上に形成したとき
の密着性を、特性線C5は厚み20μmのBCB膜をシ
リコン酸化膜(300nm厚)上に形成したときの密着
性を、特性線C6は厚み20μmのBCB膜をシリコン
窒化膜(300nm厚)上に形成したときの密着性をそ
れぞれ示す特性図である。同図を参照すると、Ti/A
u/Ti積層膜上のBCB膜の密着性が悪く、特に、B
CB膜の厚みが20μmの場合には、密着性が極端に低
いことがわかる。一方、接地導体膜上のシリコン酸化膜
およびシリコン窒化膜や、シリコン酸化膜およびシリコ
ン窒化膜上のBCB膜では十分な密着性が得られている
ことがわかる。したがって、接地導体膜とBCB膜との
間にシリコン酸化膜又はシリコン窒化膜を介在させるこ
とにより、BCB膜の接地導体膜からの剥がれを有効に
防止できることがわかる。FIGS. 4 (a) and 4 (b) are diagrams showing the results of measuring the adhesion of the film using a scratch tester. FIG. 4A shows the result of measuring the adhesion by changing the type of film formed on the ground conductor film serving as the base, and FIG.
FIG. 4 is a diagram showing the results of measuring the adhesion by changing the type of the film serving as the base of the BCB film. In FIG. 3A, the vertical axis represents the load applied to the needle by the film peeled off during scanning of the needle of the scratch tester, and the horizontal axis represents the scanning distance of the needle. In the figures (a) and (b), the characteristic line C1 is
A BCB film having a thickness of 20 μm is formed on the ground conductor film 502,
The characteristic line C2 indicates the adhesiveness when formed on the i / Au / Ti laminated film (1 μm thick).
The characteristic line C3 indicates the adhesion when a silicon oxide film (300 nm thick) was formed on the ground conductor film, and the characteristic line C4 indicates the silicon nitride film ( The characteristic line C5 shows the adhesion when a BCB film having a thickness of 20 μm was formed on a silicon oxide film (300 nm thick), and the characteristic line C6 shows the thickness when the BCB film having a thickness of 300 nm was formed on the ground conductor film. It is a characteristic view which shows the adhesiveness at the time of forming a 20-micrometer BCB film on a silicon nitride film (thickness of 300 nm). Referring to FIG.
The adhesion of the BCB film on the u / Ti laminated film is poor.
It can be seen that the adhesion is extremely low when the thickness of the CB film is 20 μm. On the other hand, it can be seen that the silicon oxide film and the silicon nitride film on the ground conductor film and the BCB film on the silicon oxide film and the silicon nitride film have sufficient adhesion. Accordingly, it can be seen that the BCB film can be effectively prevented from peeling off from the ground conductor film by interposing the silicon oxide film or the silicon nitride film between the ground conductor film and the BCB film.
【0062】なお、第1の実施形態の方法でも、BCB
膜504の厚みが10μm程度まではシリコン酸化膜等
の他の絶縁膜を介在させなくても、ある程度の密着性を
確保できることがこの評価結果からも確認できる。ただ
し、その場合でも、BCB膜の下地にシリコン酸化膜等
の絶縁薄膜を介在させることにより、BCB膜の下地に
対する密着性をさらに強固ならしめることができる利点
がある。Note that the method of the first embodiment also uses the BCB
From this evaluation result, it can be confirmed that a certain degree of adhesion can be secured without interposing another insulating film such as a silicon oxide film up to a thickness of the film 504 of about 10 μm. However, even in this case, there is an advantage that the adhesion of the BCB film to the base can be further strengthened by interposing an insulating thin film such as a silicon oxide film under the BCB film.
【0063】また、本実施形態ではコンタクトホール5
07を形成するためのドライエッチングを行う際に、シ
リコン酸化膜で構成される絶縁薄膜503はBCB膜5
04と同じガスでかつ同条件でエッチングすることがで
きるため、一回のエッチングで処理でき工程数の増加は
ない。In this embodiment, the contact holes 5
When the dry etching for forming the semiconductor thin film 07 is performed, the insulating thin film 503 made of a silicon oxide film is
Since etching can be performed under the same gas and under the same conditions as in the step 04, processing can be performed by a single etching and the number of steps does not increase.
【0064】(第3の実施形態) 第2の実施形態ではBCB膜の下部に絶縁薄膜を形成し
た場合について説明したが、第3の実施形態ではBCB
膜の上部に絶縁薄膜を形成する。(Third Embodiment) In the second embodiment, the case where the insulating thin film is formed below the BCB film has been described, but in the third embodiment, the BCB is formed.
An insulating thin film is formed on the film.
【0065】図5および図6(a)〜(e)は第3の実
施形態に係わるMFICの構造および製造工程をそれぞ
れ示す断面図である。FIGS. 5 and 6 (a) to 6 (e) are cross-sectional views showing the structure and manufacturing process of the MFIC according to the third embodiment, respectively.
【0066】図5および図6(a)〜(e)において、
符号と部材との関係は以下の通りである。501はガラ
ス,Si等により構成される基板、502は基板501
の上に形成されたTi/Au/Ti積層膜からなる接地
導体膜、504は接地導体膜502の上に形成されたB
CB膜、505はBCB膜504の上に形成されたシリ
コン酸化膜からなる絶縁薄膜、506は絶縁薄膜505
の上に形成されたAuからなる配線導体膜である。この
接地導体膜502,BCB膜504,絶縁薄膜505及
び配線導体膜506により、マイクロストリップ線路が
形成されている。また、507は配線導体膜506と接
地導体膜502とを接続するためのコンタクトホール、
510は絶縁薄膜505の上に形成された薄膜抵抗体、
511は内部にトランジスタが形成された半導体チッ
プ、512はこの半導体チップ511上の信号配線、5
14はガラス基板501上のマイクロストリップ線路と
半導体チップ511上の信号配線512とを接続するバ
ンプである。In FIGS. 5 and 6 (a) to 6 (e),
The relationship between reference numerals and members is as follows. Reference numeral 501 denotes a substrate made of glass, Si, or the like, and 502 denotes a substrate 501.
A ground conductor film 504 formed of a Ti / Au / Ti laminated film formed on the ground conductor film 502 formed on the ground conductor film 502
A CB film, 505 is an insulating thin film made of a silicon oxide film formed on the BCB film 504, and 506 is an insulating thin film 505.
Is a wiring conductor film made of Au formed on the substrate. The ground conductor film 502, the BCB film 504, the insulating thin film 505, and the wiring conductor film 506 form a microstrip line. 507 is a contact hole for connecting the wiring conductor film 506 and the ground conductor film 502;
510 is a thin film resistor formed on the insulating thin film 505,
Reference numeral 511 denotes a semiconductor chip having a transistor formed therein, and 512 denotes a signal wiring on the semiconductor chip 511.
Reference numeral 14 denotes a bump for connecting the microstrip line on the glass substrate 501 to the signal wiring 512 on the semiconductor chip 511.
【0067】以下、本実施形態のMFICの製造工程に
ついて説明する。Hereinafter, the manufacturing process of the MFIC of this embodiment will be described.
【0068】まず、図6(a)に示すように、ガラス基
板上501の上に、接地導体膜502として例えばTi
/Au/Ti積層膜をそれぞれの厚みが50/1000
/50nm程度になるように形成し、その上にBCB膜
504を20μm程度の厚みで形成する。First, as shown in FIG. 6A, a ground conductor film 502 such as Ti
/ Au / Ti laminated film having a thickness of 50/1000
And a BCB film 504 is formed thereon with a thickness of about 20 μm.
【0069】次に、図6(b)に示すように、全面に絶
縁薄膜505として例えばシリコン窒化膜を300nm
程度の厚みで形成し、さらにその上に例えばNiCr薄
膜からなる薄膜抵抗体510を形成する。Next, as shown in FIG. 6B, a silicon nitride film, for example, having a thickness of 300 nm is formed as an insulating thin film 505 on the entire surface.
A thin film resistor 510 made of, for example, a NiCr thin film is formed thereon.
【0070】つぎに、図6(c)に示すように、絶縁薄
膜505及びBCB膜504をCF4/O2混合ガスでド
ライエッチングし、所望の位置にコンタクトホール50
7を形成する。Next, as shown in FIG. 6C, the insulating thin film 505 and the BCB film 504 are dry-etched with a mixed gas of CF 4 / O 2 and the contact hole 50 is formed at a desired position.
7 is formed.
【0071】次に、図6(d)に示すように、上記コン
タクトホール507内および絶縁薄膜505の上にAu
メッキにより所望のパターンの配線導体膜506を2μ
m程度の厚みで形成する。Next, as shown in FIG. 6D, Au is formed in the contact hole 507 and on the insulating thin film 505.
The wiring conductor film 506 having a desired pattern is formed by plating to a thickness of 2 μm.
It is formed with a thickness of about m.
【0072】その後、図6(e)に示すように、上記配
線導体膜506上の所望の位置にバンプ513をメッキ
で形成し、半導体チップ511の信号配線512にバン
プ513をフリップチップ実装により接続し、MFIC
を完成する。Thereafter, as shown in FIG. 6E, bumps 513 are formed at desired positions on the wiring conductor film 506 by plating, and the bumps 513 are connected to the signal wirings 512 of the semiconductor chip 511 by flip-chip mounting. MFIC
To complete.
【0073】本実施形態では、BCB膜504と共に誘
電体膜を構成する絶縁薄膜505(例えばシリコン窒化
膜)は、薄膜抵抗体510を構成するNiCr薄膜の密
着性を強化する機能と、NiCr薄膜からの発熱をBC
B膜に伝えないための保護膜としての機能とを有してい
る。よって、薄膜抵抗体510からの発熱がBCB膜5
04に伝わりにくいので、BCB膜504の熱衝撃によ
る割れや熱変形はなく、信頼性の高いMFICを実現す
ることができる。In the present embodiment, the insulating thin film 505 (for example, a silicon nitride film) which forms a dielectric film together with the BCB film 504 has a function of enhancing the adhesion of the NiCr thin film which forms the thin film resistor 510 and a function of strengthening the NiCr thin film. Heat of BC
It has a function as a protective film for preventing transmission to the B film. Therefore, heat generated from the thin film resistor 510 is generated by the BCB film 5.
Since the BCB film 504 is not easily transmitted to the B.C.F. 04, the BCB film 504 does not crack or deform due to thermal shock, and a highly reliable MFIC can be realized.
【0074】また、絶縁薄膜505は半導体チップ51
1をフリップチップボンディングする際の第1又は第2
の配線導体膜506又は509の保持材として作用す
る。これにより、ボンディング圧力がBCB膜504内
に伝わり吸収されるのを防ぎ、適正な圧力がバンプに加
えられるので、ボンディングが良好に行われる。The insulating thin film 505 is formed on the semiconductor chip 51.
1 or 2 in flip chip bonding
Of the wiring conductor film 506 or 509. This prevents the bonding pressure from being transmitted to and absorbed in the BCB film 504, and an appropriate pressure is applied to the bump, so that the bonding is performed well.
【0075】(第4の実施形態) 第2の実施形態ではBCB膜の下部に、第3の実施形態
ではBCB膜の上部に、それぞれ絶縁薄膜を形成した場
合について説明したが、第4の実施形態ではBCB膜の
下部および上部に絶縁薄膜を形成する。Fourth Embodiment In the second embodiment, the case where the insulating thin film is formed below the BCB film, and in the third embodiment, the case where the insulating thin film is formed above the BCB film, respectively, is explained. In the embodiment, an insulating thin film is formed below and above the BCB film.
【0076】図7および図8(a)〜(e)は第4の実
施形態に係わるMFICの構造および製造工程をそれぞ
れ示す断面図である。FIGS. 7 and 8 (a) to 8 (e) are cross-sectional views showing the structure and manufacturing process of the MFIC according to the fourth embodiment, respectively.
【0077】図7および図8において、符号と部材との
関係は以下の通りである。501はガラス,Si等によ
り構成される基板、502は基板501の上に形成され
たTi/Au/Ti積層膜からなる接地導体膜、503
は接地導体膜502の上に形成されたシリコン酸化膜か
らなる第1の絶縁薄膜、504は第1の絶縁薄膜503
の上に形成されたBCB膜、505はBCB膜504の
上に形成されたシリコン酸化膜からなる第2の絶縁薄
膜、506は第2の絶縁薄膜505の上に形成されたA
uからなる第1の配線導体膜である。なお、第1の配線
導体膜506の一部はキャパシタの下部電極となってい
る。また、507は第1の配線導体膜506と接地導体
膜502とを接続するためのコンタクトホール、508
はキャパシタの容量部となる層間絶縁膜、509は一部
でキャパシタの上部電極となる第2の配線導体膜であ
る。この接地導体膜502,第1及び第2の絶縁薄膜5
03及び505,BCB膜504及び配線導体膜506
又は509により、マイクロストリップ線路が形成され
ている。また、510は第2の絶縁薄膜505の上に形
成された薄膜抵抗体、511はトランジスタが形成され
た半導体チップであり、このトランジスタは例えば準ミ
リ波からミリ波帯で使用するカットオフ周波数が120
MHzの高周波用のヘテロ接合型電界効果トランジスタ
である。512はこの半導体チップ511上の信号配
線、513は基板501上の配線導体膜506又は50
9と半導体チップ511上の信号配線512とを接続す
るためバンプである。In FIGS. 7 and 8, the relationship between reference numerals and members is as follows. Reference numeral 501 denotes a substrate made of glass, Si, or the like; 502, a ground conductor film formed of a Ti / Au / Ti laminated film formed on the substrate 501;
Denotes a first insulating thin film made of a silicon oxide film formed on the ground conductor film 502, and 504 denotes a first insulating thin film 503.
505 is a second insulating thin film made of a silicon oxide film formed on the BCB film 504, and 506 is A formed on the second insulating thin film 505.
This is a first wiring conductor film made of u. Note that part of the first wiring conductor film 506 serves as a lower electrode of the capacitor. 507 is a contact hole for connecting the first wiring conductor film 506 and the ground conductor film 502;
Is an interlayer insulating film which becomes a capacitor of the capacitor, and 509 is a second wiring conductor film which partially becomes an upper electrode of the capacitor. The ground conductor film 502, the first and second insulating thin films 5
03 and 505, BCB film 504 and wiring conductor film 506
Or 509, a microstrip line is formed. Reference numeral 510 denotes a thin film resistor formed on the second insulating thin film 505, and reference numeral 511 denotes a semiconductor chip on which a transistor is formed. The transistor has a cut-off frequency used in a quasi-millimeter wave to a millimeter wave band, for example. 120
It is a heterojunction type field effect transistor for high frequency of MHz. 512 is a signal wiring on the semiconductor chip 511, 513 is a wiring conductor film 506 or 50 on the substrate 501.
9 and bumps for connecting the signal wiring 512 on the semiconductor chip 511.
【0078】以下、本実施形態のMFICの製造工程に
ついて説明する。Hereinafter, the manufacturing process of the MFIC of this embodiment will be described.
【0079】まず、図8(a)に示すように、基板50
1上に接地導体膜502として例えばTi/Au/Ti
積層膜をそれぞれの厚みが50/1000/50nm程
度になるように形成し、その上に第1の絶縁薄膜503
として例えばシリコン酸化膜を300nmの膜厚で形成
する。さらに、その上に、厚みが26μm程度のBCB
膜504と、厚みが300nm程度のシリコン窒化膜か
らなる第2の絶縁薄膜505とを形成する。First, as shown in FIG.
1 as a ground conductor film 502 such as Ti / Au / Ti
A laminated film is formed so that the thickness of each is about 50/1000/50 nm, and a first insulating thin film 503 is formed thereon.
For example, a silicon oxide film is formed with a thickness of 300 nm. Furthermore, a BCB having a thickness of about 26 μm
A film 504 and a second insulating thin film 505 made of a silicon nitride film having a thickness of about 300 nm are formed.
【0080】次に、図8(b)に示すように、例えばN
iCr薄膜からなる薄膜抵抗体510を第2の絶縁薄膜
505の上に形成した後、第2の絶縁薄膜505および
BCB膜504および第1の絶縁薄膜503をCF4/
O2混合ガスでドライエッチングし、所望の位置にコン
タクトホール507を形成する。Next, as shown in FIG.
After a thin film resistor 510 made of an iCr thin film is formed on the second insulating thin film 505, the second insulating thin film 505, the BCB film 504, and the first insulating thin film 503 are converted to CF4 /
Dry etching is performed with an O2 mixed gas to form a contact hole 507 at a desired position.
【0081】次に、図8(c)に示すように、コンタク
トホール507内及び第2の絶縁薄膜505の上に、所
望のパターンを有する厚み1μm程度のTi/Au膜か
らなる第1の配線導体膜506を形成する。Next, as shown in FIG. 8C, a first wiring made of a Ti / Au film having a desired pattern and having a thickness of about 1 μm is formed in the contact hole 507 and on the second insulating thin film 505. A conductive film 506 is formed.
【0082】次に、図8(d)に示すように、基板の全
面上にMIMキャパシタ用の層間絶縁膜508として所
望のパターンを有する厚み200nmのシリコン窒化膜
を形成した後、Auメッキにより所望のパターンを有す
る第2の配線導体膜509を形成する。この第2の配線
導体膜509の一部は、MIMキャパシタの上部電極と
なっている。Next, as shown in FIG. 8D, a 200-nm-thick silicon nitride film having a desired pattern is formed as an interlayer insulating film 508 for the MIM capacitor on the entire surface of the substrate, and is then plated by Au plating. The second wiring conductor film 509 having the above pattern is formed. A part of the second wiring conductor film 509 serves as an upper electrode of the MIM capacitor.
【0083】次に、図8(e)に示すように、第1又は
第2の配線導体膜506又は509上の所望の位置に高
さ10μm程度のバンプ513を形成した後、半導体チ
ップ511上の信号配線512に上記バンプ513を接
続しMFICを完成する。Next, as shown in FIG. 8E, a bump 513 having a height of about 10 μm is formed at a desired position on the first or second wiring conductor film 506 or 509, and then formed on the semiconductor chip 511. The above-mentioned bump 513 is connected to the signal wiring 512 of FIG.
【0084】本実施形態では、BCB膜504の上下の
第1,第2絶縁薄膜503,505は、それぞれBCB
膜504と接地導体膜502との密着性及びBCB膜5
04と第1,第2配線導体膜506,509との間の密
着性を強化する働きをする。さらに、BCB膜504上
の第2の絶縁薄膜505は、薄膜抵抗体510を構成す
るNiCr薄膜からの発熱をBCB膜504に伝えない
ための保護膜としての機能をも有し、薄膜抵抗体510
からの発熱がBCB膜504に伝わりにくいので、BC
B膜504の熱変形や熱衝撃によるひび割れ等はなく、
信頼性の高いMFICを実現することができる。さら
に、第2の絶縁薄膜505は、半導体チップ511をフ
リップチップボンディングする際の第1又は第2の配線
導体膜506又は509の保持材として作用する。これ
により、ボンディング圧力がBCB膜504内に伝わり
吸収されるのを防ぎ、適正な圧力がバンプに加えられる
ので、ボンディングが良好に行われる。In the present embodiment, the first and second insulating thin films 503 and 505 above and below the BCB film 504 are BCB films, respectively.
Adhesion between film 504 and ground conductor film 502 and BCB film 5
It functions to enhance the adhesion between the first and second wiring conductor films 506 and 509. Further, the second insulating thin film 505 on the BCB film 504 also has a function as a protective film for preventing heat generated from the NiCr thin film constituting the thin film resistor 510 from being transmitted to the BCB film 504.
Is difficult to transmit to the BCB film 504,
There is no thermal deformation or cracking due to thermal shock of the B film 504,
A highly reliable MFIC can be realized. Further, the second insulating thin film 505 functions as a holding material for the first or second wiring conductor film 506 or 509 when the semiconductor chip 511 is flip-chip bonded. This prevents the bonding pressure from being transmitted to and absorbed in the BCB film 504, and an appropriate pressure is applied to the bump, so that the bonding is performed well.
【0085】(第5の実施形態) 次に、第5の実施形態について説明する。本実施形態で
は、半導体装置の構造については図示を省略し、製造工
程について図9(a)〜(e)を参照しながら説明す
る。図9(a)〜(e)は第5の実施形態に係わるMF
ICの製造工程をを示す断面図である。図9において、
符号と部材との関係は以下の通りである。501はガラ
ス,Si等により構成される基板、502は基板501
の上に形成されたTi/Au/Ti積層膜からなる接地
導体膜、503は接地導体膜502の上に形成されたシ
リコン酸化膜からなる絶縁薄膜、504は絶縁薄膜50
3の上に形成されたBCB膜、506はBCB膜504
の上に形成されたAuからなる配線導体膜である。ま
た、507は第1の配線導体膜506と接地導体膜50
2とを接続するためのコンタクトホール、520は配線
導体膜506と接地導体膜502とを接続する金属埋め
込み層である。上記接地導体膜502,絶縁薄膜50
3,BCB膜504及び配線導体膜506により、マイ
クロストリップ線路が形成されている。また、511は
トランジスタが形成された半導体チップであり、準ミリ
波からミリ波帯で使用するカットオフ周波数が120M
Hzの高周波用のヘテロ接合型電界効果トランジスタで
ある。512はこの半導体チップ511上の信号配線、
513は基板501上の配線導体膜506と半導体チッ
プ511上の信号配線512とを接続するためバンプで
ある。(Fifth Embodiment) Next, a fifth embodiment will be described. In the present embodiment, the illustration of the structure of the semiconductor device is omitted, and the manufacturing process will be described with reference to FIGS. FIGS. 9A to 9E show MFs according to the fifth embodiment.
FIG. 4 is a cross-sectional view illustrating a manufacturing process of the IC. In FIG.
The relationship between reference numerals and members is as follows. Reference numeral 501 denotes a substrate made of glass, Si, or the like, and 502 denotes a substrate 501.
503 is an insulating thin film made of a silicon oxide film formed on the grounding conductive film 502, and 504 is an insulating thin film 50 made of a Ti / Au / Ti laminated film formed thereon.
3, a BCB film 506 is formed on the BCB film 504.
Is a wiring conductor film made of Au formed on the substrate. 507 is the first wiring conductor film 506 and the ground conductor film 50
A contact hole 520 for connecting the wiring conductor film 2 to the wiring conductor film 506 and the ground conductor film 502 is a metal buried layer. The ground conductor film 502 and the insulating thin film 50
3. A microstrip line is formed by the BCB film 504 and the wiring conductor film 506. Reference numeral 511 denotes a semiconductor chip on which a transistor is formed, and a cutoff frequency used in a quasi-millimeter wave to millimeter wave band is 120M
Hz is a heterojunction field effect transistor for high frequency. 512 is a signal wiring on the semiconductor chip 511;
Reference numeral 513 denotes a bump for connecting the wiring conductor film 506 on the substrate 501 and the signal wiring 512 on the semiconductor chip 511.
【0086】以下、本実施形態のMFICの製造工程に
ついて説明する。Hereinafter, the manufacturing process of the MFIC of this embodiment will be described.
【0087】まず、図9(a)に示すように、基板50
1上に接地導体膜502として例えばTi/Au/Ti
積層膜をそれぞれの厚みが50/1000/50nm程
度になるように形成し、その上に絶縁薄膜503として
例えばシリコン酸化膜を300nmの膜厚で形成する。First, as shown in FIG.
1 as a ground conductor film 502 such as Ti / Au / Ti
The laminated films are formed so that their respective thicknesses are about 50/1000/50 nm, and a silicon oxide film, for example, having a thickness of 300 nm is formed thereon as the insulating thin film 503.
【0088】次に、図9(b)に示すように、BCB膜
504を膜厚20μmで形成し、絶縁薄膜505および
BCB膜504およびシリコン酸化膜503をCF4/
O2混合ガスでドライエッチングし、所望の位置にコン
タクトホール507を形成する。Next, as shown in FIG. 9B, a BCB film 504 is formed with a thickness of 20 μm, and the insulating thin film 505, the BCB film 504, and the silicon oxide film 503 are formed of CF4 /
Dry etching is performed with an O2 mixed gas to form a contact hole 507 at a desired position.
【0089】次に、図9(c)に示すように、上記コン
タクトホール507内に露出した接地導体膜502を種
金属とする選択的メッキ法により、コンタクトホール5
07内に金属埋め込み層520を形成する。Next, as shown in FIG. 9C, the contact hole 5 is formed by selective plating using the ground conductor film 502 exposed in the contact hole 507 as a seed metal.
07, a metal buried layer 520 is formed.
【0090】次に、図9(d)に示すように、Auメッ
キ法により、上記金属埋め込み層520上およびBCB
膜504上に所望のパターンを有する配線導体膜506
を1μmの厚みで形成する。Next, as shown in FIG. 9D, the Au on the metal buried layer 520 and the BCB
Wiring conductor film 506 having a desired pattern on film 504
Is formed with a thickness of 1 μm.
【0091】次に、図9(e)に示すように、配線導体
膜506の所望の位置にバンプ513をAuメッキで形
成し、例えばHEMTからなるトランジスタを内蔵した
半導体チップ511の信号配線512を配線導体膜50
6上にフリップチップ接続しMFICを完成する。Next, as shown in FIG. 9E, bumps 513 are formed at desired positions of the wiring conductor film 506 by Au plating, and signal wirings 512 of a semiconductor chip 511 containing a transistor made of, for example, HEMT are formed. Wiring conductor film 50
6 and flip-chip connected to complete the MFIC.
【0092】本実施形態では、厚膜のBCB膜504の
密着性強化のため絶縁薄膜503を導入しているので、
上述の各実施形態と同じ効果が得られる。In this embodiment, since the insulating thin film 503 is introduced to enhance the adhesion of the thick BCB film 504,
The same effects as in the above embodiments can be obtained.
【0093】加えて、さらに選択メッキによりコンタク
トホールを金属で埋める工程を導入することにより、以
下の効果を得ることができる。すなわち、今後BCB膜
を誘電体膜に用いたMFICにおいても集積化は進み伝
送線路パターンはますます微細化する。それに伴いBC
B膜の接地コンタクトも微細になりコンタクトホールの
アスペクト比はかなり大きくなると思われる。コンタク
トホールのアスペクト比が大きくなると、配線導体膜を
カバレージ良く形成することは困難であるので、接地用
のコンタクトホールを選択的メッキにより金属で埋める
工程を新たに導入した。これによりアスペクト比の大き
い、つまり小さくて深いコンタクトホールを埋め込み金
属層で埋めることができ、その後の配線導体膜の形成工
程を極めて容易に行うことができる。In addition, the following effects can be obtained by introducing a step of filling the contact holes with metal by selective plating. In other words, integration of MFICs using a BCB film as a dielectric film will progress in the future, and transmission line patterns will be further miniaturized. With it BC
It is considered that the ground contact of the B film becomes finer and the aspect ratio of the contact hole becomes considerably large. If the aspect ratio of the contact hole becomes large, it is difficult to form the wiring conductor film with good coverage. Therefore, a process of filling the contact hole for grounding with metal by selective plating is newly introduced. As a result, the contact hole having a large aspect ratio, that is, a small and deep contact hole can be filled with the buried metal layer, and the subsequent step of forming the wiring conductor film can be performed extremely easily.
【0094】(第6の実施形態) 次に、第6の実施形態について説明する。本実施形態で
は、配線導体膜のボンディングパッドの下地に絶縁薄膜
を設ける構成に関するものである。図10は、本実施形
態に係る配線基板の断面図である。(Sixth Embodiment) Next, a sixth embodiment will be described. The present embodiment relates to a configuration in which an insulating thin film is provided under a bonding pad of a wiring conductor film. FIG. 10 is a cross-sectional view of the wiring board according to the present embodiment.
【0095】図10において、符号と部材との関係は以
下の通りである。501はガラス,Si等により構成さ
れる基板、502は基板501の上に形成されたTi/
Au/Ti積層膜からなる接地導体膜、504は接地導
体膜502の上に形成されたBCB膜、505はBCB
膜504の上に形成された絶縁薄膜、506は絶縁薄膜
505の上に形成されたAuからなる配線導体膜であ
る。そして、配線導体膜506のパッド部531には、
ワイヤー530が接続されている。In FIG. 10, the relationship between reference numerals and members is as follows. Reference numeral 501 denotes a substrate made of glass, Si, or the like, and 502 denotes a Ti / Ti formed on the substrate 501.
A ground conductor film made of an Au / Ti laminated film, 504 is a BCB film formed on the ground conductor film 502, and 505 is a BCB film
An insulating thin film 506 formed on the film 504 is a wiring conductor film made of Au formed on the insulating thin film 505. The pad portion 531 of the wiring conductor film 506 includes
Wire 530 is connected.
【0096】なお、図示されていないが、この図に示す
断面以外の領域において、基板501上に、HEMT等
のトランジスタを内蔵した半導体チップがフリップチッ
プ接続されている。Although not shown, a semiconductor chip including a transistor such as a HEMT is flip-chip connected to the substrate 501 in a region other than the cross section shown in FIG.
【0097】本実施形態では、配線導体膜506におい
て少なくともワイヤー530が接続されるパッド部53
1の下地に絶縁薄膜505を設けることにより、マイク
ロストリップ線路にワイヤー530をボンディングする
ときに配線導体膜506がBCB膜504から剥がれる
のを有効に防止することができる。In this embodiment, at least the pad portion 53 to which the wire 530 is connected in the wiring conductor film 506 is formed.
By providing the insulating thin film 505 on the first base, it is possible to effectively prevent the wiring conductor film 506 from peeling off from the BCB film 504 when bonding the wire 530 to the microstrip line.
【0098】(第7の実施形態) 次に、第7の実施形態について説明する。図11は、本
実施形態に係る半導体装置の断面図である。ただし、図
11は、半導体チップが搭載されている領域とは別の領
域における構造を示すので、半導体チップは示されてい
ない。(Seventh Embodiment) Next, a seventh embodiment will be described. FIG. 11 is a cross-sectional view of the semiconductor device according to the present embodiment. However, since FIG. 11 shows a structure in a region different from the region where the semiconductor chip is mounted, the semiconductor chip is not shown.
【0099】図11において、符号と部材との関係は以
下の通りである。501はガラス,Si等により構成さ
れる基板、502は基板501の上に形成されたTi/
Au/Ti積層膜からなる接地導体膜、504は接地導
体膜502の上に形成されたBCB膜、506はBCB
膜504の上に形成されたAuからなる第1の配線導体
膜、508はシリコン酸化膜,シリコン窒化膜等で構成
されるキャパシタの容量部となる層間絶縁膜であり、5
09はAuからなる第2の配線導体膜である。そして、
上記第1の配線導体膜506を下部電極とし、層間絶縁
膜508を容量部とし、第2の配線導体膜の一部509
aを上部電極とするMIMキャパシタが構成されてい
る。また、キャパシタの層間絶縁膜508は、キャパシ
タの容量部となる部分だけではなく、BCB膜504の
上全体に亘って形成されており、この層間絶縁膜508
により、上記各実施形態における絶縁薄膜と同様に、第
2の配線導体膜509とBCB膜504との密着性を向
上させるように構成されている。また、第2の配線導体
膜の一部509bは、層間絶縁膜508の一部に設けら
れた開口を介して第1の配線導体膜506に接続されて
おり、この第2の配線導体膜の一部509bにパッド部
531が形成され、このパッド部531にワイヤー53
0が接続されている。ただし、第2の配線導体膜509
において、パッド部531は,キャパシタから50μm
以上の距離D1だけ離れて設けられている。なお、キャ
パシタ以外の領域では、接地導体膜502,BCB膜5
04,層間絶縁膜508及び第2の配線導体膜509に
よりマイクロストリップ線路が構成されている。In FIG. 11, the relationship between reference numerals and members is as follows. Reference numeral 501 denotes a substrate made of glass, Si, or the like, and 502 denotes a Ti / Ti formed on the substrate 501.
A ground conductor film made of an Au / Ti laminated film, 504 is a BCB film formed on the ground conductor film 502, and 506 is a BCB film
A first wiring conductor film made of Au formed on the film 504, an interlayer insulating film 508 serving as a capacitance portion of a capacitor formed of a silicon oxide film, a silicon nitride film, or the like;
Reference numeral 09 denotes a second wiring conductor film made of Au. And
The first wiring conductor film 506 serves as a lower electrode, the interlayer insulating film 508 serves as a capacitor, and a portion 509 of the second wiring conductor film.
An MIM capacitor having a as an upper electrode is formed. In addition, the interlayer insulating film 508 of the capacitor is formed not only in the portion to be the capacitor of the capacitor but also over the entire BCB film 504.
Thus, similar to the insulating thin film in each of the above embodiments, the configuration is such that the adhesion between the second wiring conductor film 509 and the BCB film 504 is improved. Further, a part 509b of the second wiring conductor film is connected to the first wiring conductor film 506 through an opening provided in a part of the interlayer insulating film 508. A pad portion 531 is formed on a part 509b, and the wire portion 53
0 is connected. However, the second wiring conductor film 509
, The pad portion 531 is 50 μm from the capacitor.
The distance D1 is provided. In regions other than the capacitor, the ground conductor film 502, the BCB film 5
04, the interlayer insulating film 508 and the second wiring conductor film 509 constitute a microstrip line.
【0100】なお、第1の配線導体膜506は、下地に
絶縁薄膜として機能する膜を有することなく、BCB膜
504及び接地導体膜502と共にマイクロストリップ
線路を構成している。また、図示されていないが、この
図に示す断面以外の領域において、基板501上に、H
EMT等のトランジスタを内蔵した半導体チップがフリ
ップチップ接続されている。The first wiring conductor film 506 has a microstrip line together with the BCB film 504 and the ground conductor film 502 without having a film functioning as an insulating thin film as a base. Although not shown, in a region other than the cross section shown in FIG.
A semiconductor chip containing a transistor such as an EMT is flip-chip connected.
【0101】従来のMFICの構造では、MIMキャパ
シタを基板上に形成する際、キャパシタの容量部となる
層間絶縁膜はキャパシタの上下電極間及びその周囲部分
のみに形成されていた。それに対し、本実施形態では、
キャパシタの容量部となる絶縁膜(層間絶縁膜508)
を、キャパシタ外のBCB膜504上の全体に亘って形
成することにより、このキャパシタのために必要な絶縁
膜を利用して、上記第6の実施形態における絶縁薄膜5
05と同様に、ワイヤー530をボンディングする際に
配線導体膜509のBCB膜504から剥がれるのを有
効に防止することができる。したがって、本実施形態で
は、BCB膜に対する配線導体膜の密着性を強化するた
めの絶縁薄膜を形成するために工程を増やさなくても済
む。したがって、第6の実施形態に比べて製造コストを
さらに低減することができる利点がある。In a conventional MFIC structure, when forming an MIM capacitor on a substrate, an interlayer insulating film serving as a capacitance portion of the capacitor is formed only between the upper and lower electrodes of the capacitor and a peripheral portion thereof. In contrast, in the present embodiment,
Insulating film (interlayer insulating film 508) serving as a capacitor of the capacitor
Is formed over the entire BCB film 504 outside the capacitor, and the insulating thin film 5 according to the sixth embodiment is used by utilizing the insulating film necessary for the capacitor.
As in the case of the method 05, it is possible to effectively prevent the wiring conductor film 509 from being peeled off from the BCB film 504 when bonding the wire 530. Therefore, in this embodiment, it is not necessary to increase the number of steps for forming an insulating thin film for enhancing the adhesion of the wiring conductor film to the BCB film. Therefore, there is an advantage that the manufacturing cost can be further reduced as compared with the sixth embodiment.
【0102】(第8の実施形態) 次に、第8の実施形態について説明する。図12(a)
及び図13は、本実施形態に係わる半導体装置の断面図
及び平面図である。ただし、図12(a)は図13中に
示すウエハ状の基板501から切り出される矩形状の基
板チップ501a中のIIーII線における断面図である。(Eighth Embodiment) Next, an eighth embodiment will be described. FIG. 12 (a)
And FIG. 13 are a cross-sectional view and a plan view of the semiconductor device according to the present embodiment. However, FIG. 12A is a cross-sectional view taken along line II-II of a rectangular substrate chip 501a cut out from the wafer-like substrate 501 shown in FIG.
【0103】図12(a)において、符号と部材との関
係は以下の通りである。501はガラスにより構成され
る基板、502は基板501の上に形成されたTi/A
u/Ti積層膜からなる接地導体膜、504は接地導体
膜502の上に形成されたBCB膜、506はBCB膜
504の上に形成されたAuからなる配線導体膜であ
る。そして、本実施形態では、接地導体膜502の一部
502xが他の部分とは切り離されて、接地とは絶縁さ
れており、この部分502xがパッド部531となって
いる。そして、このパッド部531において、ワイヤー
530が接続される配線導体膜506の下方にはBCB
膜504が存在していない。In FIG. 12A, the relationship between reference numerals and members is as follows. 501 is a substrate made of glass, and 502 is Ti / A formed on the substrate 501.
A ground conductor film made of a u / Ti laminated film, 504 is a BCB film formed on the ground conductor film 502, and 506 is a wiring conductor film made of Au formed on the BCB film 504. In this embodiment, a portion 502x of the ground conductor film 502 is separated from other portions and is insulated from the ground, and the portion 502x is a pad portion 531. In the pad portion 531, BCB is provided below the wiring conductor film 506 to which the wire 530 is connected.
Film 504 is not present.
【0104】一方、図13に示すように、ウエハ状の基
板501から切り出される多数の矩形状の各基板チップ
501aのそれぞれの上にマイクロストリップ線路等が
形成される。図13において、パッド部531が接地導
体膜502と切り離されていることが示されている。ま
た、基板501上において、RbcbはBCB膜504の
形成領域を示し、Rscrbはスクライブラインを示す。す
なわち、BCB膜504がスクライブラインRscrb内に
は存在しないように構成されている。On the other hand, as shown in FIG. 13, a microstrip line or the like is formed on each of a number of rectangular substrate chips 501a cut out from a wafer-like substrate 501. FIG. 13 shows that the pad portion 531 is separated from the ground conductor film 502. On the substrate 501, Rbcb indicates a formation region of the BCB film 504, and Rscrb indicates a scribe line. That is, the configuration is such that the BCB film 504 does not exist in the scribe line Rscrb.
【0105】なお、本実施形態では、ウエハ状の基板5
01から各基板チップ501aが切り出される前に、各
基板チップ501aの上に半導体チップ511がフリッ
プチップ接続されているが、ウエハ状の基板501から
基板チップ501aを切り出した後、半導体チップ51
1を各基板チップ501a上の配線導体膜506の上に
それぞれフリップチップ接続するようにしてもよい。In this embodiment, the wafer-like substrate 5
The semiconductor chip 511 is flip-chip connected on each substrate chip 501a before each substrate chip 501a is cut out from the substrate chip 501, but after the substrate chip 501a is cut out from the wafer-shaped substrate 501, the semiconductor chip 51 is cut out.
1 may be flip-chip connected to the wiring conductor film 506 on each substrate chip 501a.
【0106】本実施形態では、以下の効果をることがで
きる。In the present embodiment, the following effects can be obtained.
【0107】第1に、ワイヤー530を接続するための
パッド部531において、配線導体膜506がBCB膜
504を介することなく接地導体膜502の一部502
xを介して基板501上に形成されている。したがっ
て、上記各実施形態に比べ、配線導体膜506の下地と
の密着性をさらに高く維持することができ、ワイヤボン
ディング時における配線導体膜506の剥がれをより確
実に防止することができる。First, in the pad portion 531 for connecting the wire 530, the wiring conductor film 506 is formed by a part 502 of the ground conductor film 502 without the BCB film 504.
It is formed on the substrate 501 via x. Therefore, the adhesion of the wiring conductor film 506 to the base can be maintained even higher than in the above embodiments, and peeling of the wiring conductor film 506 during wire bonding can be more reliably prevented.
【0108】第2に、接地導体膜502をパターニング
することで、パッド部531における配線導体膜506
の下地を容易に形成することができる。Second, by patterning the ground conductor film 502, the wiring conductor film 506 in the pad portion 531 is formed.
Can be easily formed.
【0109】第3に、スクライブラインRscrbにBCB
膜504が存在していないので、ダイシングによりウエ
ハ状の基板501を矩形状の基板チップ501aに分割
する際に、BCB樹脂がカッター刃に巻き込まれること
がなく、カッター刃の寿命が向上し、かつメンテナンス
も容易となる。Third, BCB is added to the scribe line Rscrb.
Since the film 504 is not present, when the wafer-shaped substrate 501 is divided into rectangular substrate chips 501a by dicing, the BCB resin does not get caught in the cutter blade, and the life of the cutter blade is improved, and Maintenance is also easy.
【0110】第4に、ダイシング時にBCB膜504自
体にストレスを印加することがないので、BCB膜50
4上の配線導体膜506に損傷を与えることがない。Fourth, since no stress is applied to the BCB film 504 itself during dicing, the BCB film 50
4 does not damage the wiring conductor film 506.
【0111】第5に、このようにウエハ状態でBCB膜
504を細かく分割しておくことで、BCB膜自体に加
わる応力が低減されてBCB膜のひび割れ等が生じにく
くなるとともに、一部にひび割れが生じてもそれが他の
部分に拡大するのが阻止されるので、製造歩留まりも向
上する。Fifth, by dividing the BCB film 504 into small pieces in the wafer state, the stress applied to the BCB film itself is reduced, so that the BCB film is less likely to crack and partially cracked. Is prevented from spreading to other parts even if the occurrence occurs, the production yield is also improved.
【0112】また、図12(b)は、本実施形態の変形
例であって、基板501をSiで構成した場合の構造を
示す断面図である。この場合には、基板501の上にシ
リコン酸化膜等からなる絶縁薄膜503を形成した後、
この絶縁薄膜503の上に接地導体膜502,BCB膜
504,配線導体膜506等を形成する。このように絶
縁薄膜503を設けることにより、接地導体膜502と
パッド部531との導通を確実に回避することができ
る。FIG. 12B is a modified example of the present embodiment, and is a cross-sectional view showing a structure when the substrate 501 is made of Si. In this case, after forming an insulating thin film 503 made of a silicon oxide film or the like on the substrate 501,
On this insulating thin film 503, a ground conductor film 502, a BCB film 504, a wiring conductor film 506 and the like are formed. By providing the insulating thin film 503 in this manner, conduction between the ground conductor film 502 and the pad portion 531 can be reliably avoided.
【0113】(第9の実施形態) 次に、第9の実施形態について説明する。図14は、第
9の実施形態に係わる半導体装置の一部における構造を
示す断面図である。(Ninth Embodiment) Next, a ninth embodiment will be described. FIG. 14 is a sectional view showing the structure of a part of the semiconductor device according to the ninth embodiment.
【0114】図14に示すように、本実施形態の構造
は、基本的には上記第8の実施形態と同じである。ただ
し、本実施形態では、基板501がシリコン単結晶によ
り構成されており、パッド部531は基板501の一部
に形成されたシリコン酸化膜からなるLOCOS膜54
0の上に設けられている。すなわち、基板をシリコン等
の半導体で構成し、基板501上のいずれかにトランジ
スタを形成するような場合には、素子分離となるLOC
OS膜540が形成されるので、このLOCOS膜54
0の上にパッド部531を形成することにより、工程を
増やすことなくパッド部531を接地から確実に絶縁で
きる利点がある。As shown in FIG. 14, the structure of this embodiment is basically the same as that of the eighth embodiment. However, in the present embodiment, the substrate 501 is made of single crystal silicon, and the pad portion 531 is made of a LOCOS film 54 made of a silicon oxide film formed on a part of the substrate 501.
0. That is, in the case where the substrate is formed of a semiconductor such as silicon and a transistor is formed on any of the substrates 501, the LOC for element isolation is used.
Since the OS film 540 is formed, the LOCOS film 54
Forming the pad portion 531 on 0 has the advantage that the pad portion 531 can be reliably insulated from ground without increasing the number of steps.
【0115】なお、上記各実施形態では、基板501を
ガラス又はSiにより構成したが、本発明における基板
はこれに限らず、セラミック基板や他の基板であっても
差し支えない。また、絶縁薄膜にはシリコン酸化膜ある
いはシリコン窒化膜を用いて説明したが、本発明におけ
る絶縁薄膜はこれに限らず他の種類の絶縁膜であっても
よい。In each of the above embodiments, the substrate 501 is made of glass or Si. However, the substrate in the present invention is not limited to this, and may be a ceramic substrate or another substrate. Also, the silicon thin film or the silicon nitride film has been described as the insulating thin film, but the insulating thin film in the present invention is not limited to this, and may be another type of insulating film.
【0116】また、第4の実施形態で説明した第1およ
び第2の絶縁薄膜はそれぞれ、シリコン酸化膜とシリコ
ン窒化膜で説明したが、これらは第1がシリコン窒化
膜、第2がシリコン酸化膜であってもよい。また、各実
施形態において、いずれの絶縁薄膜においても、シリコ
ン酸化膜とシリコン窒化膜との積層膜や、シリコン酸窒
化膜等を用いることができる。さらに、シリコン酸化膜
やシリコン窒化膜以外の絶縁膜、好ましくは無機系絶縁
膜を用いることもできる。BCB膜の上下に絶縁薄膜を
形成する場合、両者が同じ膜であってもよい。Although the first and second insulating thin films described in the fourth embodiment have been described with the silicon oxide film and the silicon nitride film, respectively, the first is a silicon nitride film and the second is a silicon oxide film. It may be a membrane. In each embodiment, a laminated film of a silicon oxide film and a silicon nitride film, a silicon oxynitride film, or the like can be used for any of the insulating thin films. Further, an insulating film other than the silicon oxide film and the silicon nitride film, preferably, an inorganic insulating film can be used. When insulating thin films are formed above and below the BCB film, both may be the same film.
【0117】また、各実施形態で説明した半導体チップ
はそれに限らず、他のデバイスであっても良い。また、
各実施形態において配線導体膜は単層配線で説明した
が、パターンレイアウトや受動素子のレイアウト上多層
配線であっても問題ない。さらに、配線導体膜や接地導
体膜の材質は、上記各実施形態に示した材質に限定され
るものではなく、各種の導電性材料を任意に選択して使
用することができる。Further, the semiconductor chip described in each embodiment is not limited to this, and may be another device. Also,
In each embodiment, the wiring conductor film has been described as a single-layer wiring, but there is no problem even if a multilayer wiring is used in a pattern layout or a layout of a passive element. Furthermore, the material of the wiring conductor film and the ground conductor film is not limited to the materials described in the above embodiments, and various conductive materials can be arbitrarily selected and used.
【0118】上記各実施形態では、基板501上に接地
導体膜502が形成されているが、この膜502は必ず
しも接地されている必要はなく、配線導体膜506又は
509が接地されている構成としてもよい。In each of the above embodiments, the ground conductor film 502 is formed on the substrate 501. However, this film 502 does not necessarily have to be grounded, and the wiring conductor film 506 or 509 is grounded. Is also good.
【0119】[0119]
【発明の効果】本発明の半導体装置によれば、マイクロ
ストリップ線路の誘電体膜をBCB膜とBCB膜に接し
て形成された絶縁薄膜とにより構成したので、密着性が
良く高信頼性でかつフリップチップボンディングが良好
に行える低挿入損失なMFICが実現可能となる。 According to the semiconductor device of the present invention, since the dielectric film of the microstrip line is constituted by the BCB film and the insulating thin film formed in contact with the BCB film, the adhesion is good and the reliability is high. A low insertion loss MFIC that can perform flip chip bonding satisfactorily can be realized.
【0120】また、マイクロストリップ線路の誘電体膜
をBCB膜により構成するとともに、BCB膜上にはワ
イヤーボンディング用のパッド部やスクライブラインを
設けない構造とすることにより、密着性が良く高信頼性
でかつ低挿入損失なMFICが実現可能となる。[0120] Further, the dielectric film of the microstrip trip line with constituting a BCB film, by a structure without the pad portion and a scribe line for wire bonding on the BCB film, adhesion good reliability MFIC with low insertion loss can be realized.
【0121】さらに、本発明の半導体装置の製造方法に
よれば、BCB膜の形成前あるいは後に絶縁薄膜を形成
するようにしたので、BCB膜の密着性を著しく強化で
き、半導体装置の信頼性を大きく向上させることが可能
となる。さらにBCB膜上部の絶縁薄膜によりフリップ
チップボンディングの歩留まりも大きく向上することが
できる。 Further, according to the method of manufacturing a semiconductor device of the present invention,
According to this, since the insulating thin film is formed before or after the formation of the BCB film, the adhesion of the BCB film can be significantly enhanced, and the reliability of the semiconductor device can be greatly improved. Further, the yield of flip chip bonding can be greatly improved by the insulating thin film on the BCB film.
【図1】第1の実施形態に係わるMFICの製造工程を
示す断面図である。FIG. 1 is a cross-sectional view illustrating a process of manufacturing an MFIC according to a first embodiment.
【図2】第2の実施形態に係わるMFICの構成を示す
断面図である。FIG. 2 is a cross-sectional view illustrating a configuration of an MFIC according to a second embodiment.
【図3】第2の実施形態に係わるMFICの製造工程を
示す断面図である。FIG. 3 is a cross-sectional view illustrating a process of manufacturing an MFIC according to a second embodiment.
【図4】第2の実施形態に係わるMFIC中の各膜の密
着性を示す図である。FIG. 4 is a diagram showing the adhesion of each film in an MFIC according to a second embodiment.
【図5】第3の実施形態に係わるMFICの構成を示す
断面図である。FIG. 5 is a cross-sectional view illustrating a configuration of an MFIC according to a third embodiment.
【図6】第3の実施形態に係わるMFICの製造工程を
示す断面図である。FIG. 6 is a cross-sectional view showing a process of manufacturing the MFIC according to the third embodiment.
【図7】第4の実施形態に係わるMFICの構成を示す
断面図である。FIG. 7 is a cross-sectional view illustrating a configuration of an MFIC according to a fourth embodiment.
【図8】第4の実施形態に係わるMFICの製造工程を
示す断面図である。FIG. 8 is a cross-sectional view showing a process of manufacturing an MFIC according to a fourth embodiment.
【図9】第5の実施形態に係わるMFICの製造工程を
示す断面図である。FIG. 9 is a cross-sectional view showing a step of manufacturing the MFIC according to the fifth embodiment.
【図10】第6の実施形態に係わるMFIC中のパッド
部付近の配線基板の構造を示す断面図である。FIG. 10 is a cross-sectional view showing a structure of a wiring board near a pad portion in an MFIC according to a sixth embodiment.
【図11】第7の実施形態に係わるMFIC中のパッド
部付近の配線基板の構造を示す断面図である。FIG. 11 is a cross-sectional view illustrating a structure of a wiring board near a pad portion in an MFIC according to a seventh embodiment.
【図12】第8の実施形態に係わるMFIC中のパッド
部付近の配線基板の構造を示す図13中のII−II線にお
ける断面図及びその変形例を示す断面図である。FIG. 12 is a cross-sectional view taken along line II-II in FIG. 13 showing a structure of a wiring board near a pad portion in an MFIC according to an eighth embodiment, and a cross-sectional view showing a modification thereof.
【図13】第8の実施形態に係わるMFICの製造工程
中におけるウエハ状態の基板の構造を示す平面図であ
る。FIG. 13 is a plan view illustrating a structure of a substrate in a wafer state during a process of manufacturing an MFIC according to an eighth embodiment.
【図14】第9の実施形態に係わるMFIC中のパッド
部付近の配線基板の構造を示す断面図である。FIG. 14 is a cross-sectional view showing a structure of a wiring board near a pad portion in an MFIC according to a ninth embodiment.
【図15】従来のMFICの構成を示す断面図である。FIG. 15 is a cross-sectional view showing a configuration of a conventional MFIC.
501 基板 502 接地導体膜 503 絶縁薄膜 504 BCB膜 505 絶縁薄膜 506 配線導体膜 507 コンタクトホール 508 層間絶縁膜 509 配線導体膜 510 薄膜抵抗体 511 半導体チップ 512 信号配線 513 バンプ 520 金属埋め込み層 530 ワイヤー 531 パッド部 540 LOCOS膜 Reference Signs List 501 substrate 502 ground conductor film 503 insulating thin film 504 BCB film 505 insulating thin film 506 wiring conductor film 507 contact hole 508 interlayer insulating film 509 wiring conductor film 510 thin film resistor 511 semiconductor chip 512 signal wiring 513 bump 520 metal burying layer 530 wire 531 pad Part 540 LOCOS film
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井上 薫 大阪府高槻市幸町1番1号 松下電子工 業株式会社内 (72)発明者 吉田 隆幸 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平4−152696(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 23/12 H05K 3/00 H01L 21/00 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Kaoru Inoue 1-1, Sachimachi, Takatsuki City, Osaka Prefecture Inside Matsushita Electronics Corporation (72) Inventor Takayuki Yoshida 1006 Kazuma Kazuma, Kadoma City, Osaka Matsushita Electric Industrial (56) References JP-A-4-152696 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 23/12 H05K 3/00 H01L 21/00
Claims (23)
有する配線基板を備えた半導体装置であって、 上記誘電体膜は、上記基板の一部に形成されたBCB膜
(ベンゾシクロブテン)と、上記BCB膜の上下のうち
少なくともいずれか一方にかつ上記BCB膜に接して形
成された絶縁薄膜とにより構成され、上記絶縁薄膜は、窒化シリコン,酸化シリコン及び酸窒
化シリコンのうち少なくともいずれか一方により構成さ
れている ことを特徴とする半導体装置。1. A semiconductor device comprising a wiring substrate having a substrate and a dielectric film formed thereon, wherein the dielectric film is a BCB film formed on a part of the substrate.
(Benzocyclobutene) and an insulating thin film formed on at least one of the upper and lower sides of the BCB film and in contact with the BCB film, wherein the insulating thin film is made of silicon nitride, silicon oxide, and oxynitride.
Composed of at least one of silicon nitride
Wherein a being.
テン膜)と、 上記BCB膜の上にかつ上記BCB膜に接して形成され
た絶縁薄膜と、 上記絶縁薄膜上に設けられた配線導体膜とを備え、 少なくとも上記配線導体膜が上記BCB膜に対向してい
る領域全体において、上記BCB膜,絶縁薄膜及び配線
導体膜が互いに密着して積層されていることを特徴とす
る半導体装置。 2. A substrate and a BCB film (benzocyclobutene) formed on a part of the substrate.
Ten film ), and formed on and in contact with the BCB film.
And a wiring conductor film provided on the insulation thin film, wherein at least the wiring conductor film faces the BCB film.
BCB film, insulating thin film and wiring
Characterized in that the conductor films are laminated in close contact with each other
Semiconductor device.
膜とを備え、 上記下地導体膜,BCB膜,絶縁薄膜及び配線導体膜に
よりマイクロストリップ線路が構成されていることを特
徴とする半導体装置。 3. A substrate, an underlying conductive film formed on the substrate, a BCB film formed on the underlying conductive film, a wiring conductor layer formed above the BCB film, the BCB Insulating thin film formed on the upper or lower surface of the film
A base film, a BCB film, an insulating thin film, and a wiring conductor film.
Note that a more microstrip line is configured.
Semiconductor device.
て、 上記絶縁薄膜は、窒化シリコン,酸化シリコン及び酸窒
化シリコンのうち少なくともいずれか1つにより構成さ
れていることを特徴とする半導体装置。4. The semiconductor device according to claim 2 , wherein said insulating thin film is made of at least one of silicon nitride, silicon oxide, and silicon oxynitride.
の半導体装置において、 上記BCB膜の厚みは、10μmよりも厚いことを特徴
とする半導体装置。5. The semiconductor device according to claim 1, wherein the thickness of the BCB film is larger than 10 μm.
に接続される信号配線と、 上記信号配線及び上記配線導体膜のうち少なくともいず
れか一方の上に形成されたバンプとをさらに備え、 上記半導体チップの上記信号配線と上記配線導体膜と
は、上記バンプを介して接続されていることを特徴とす
る半導体装置。6. The semiconductor device according to claim 3 , wherein: a semiconductor chip having a transistor; a signal wiring formed on a surface of the semiconductor chip and connected to the transistor; A semiconductor device further comprising a bump formed on at least one of the semiconductor chips, wherein the signal wiring and the wiring conductor film of the semiconductor chip are connected via the bump.
体膜との間に形成されており、 上記絶縁薄膜の上に形成された薄膜抵抗体をさらに備え
ていることを特徴とする半導体装置。7. The semiconductor device according to claim 6, wherein the insulating thin film is formed at least between the BCB film and the wiring conductor film, and a thin film resistor formed on the insulating thin film is provided. A semiconductor device further provided.
との間に形成されており、 上記配線導体膜の一部には、外部の部材にワイヤーを介
して接続されるパッド領域が形成されていることを特徴
とする半導体装置。8. The semiconductor device according to claim 6, wherein the insulating thin film is formed at least between the BCB film and a wiring conductor film, and a part of the wiring conductor film includes an external member. A semiconductor device, wherein a pad region connected via a wire is formed.
との間に形成されており、 上記絶縁薄膜とBCB膜との間の一部に介設された上記
キャパシタの下部電極膜をさらに備え、 上記配線導体膜は、上記下部電極膜の上方では上記キャ
パシタの上部電極として機能し、 上記絶縁薄膜は、上記下部電極膜と上記配線導体膜との
間では上記キャパシタの容量部として機能する一方、上
記下部電極膜の上方以外の領域まで延びて上記配線導体
膜と上記BCB膜との間に介在していることを特徴とす
る半導体装置。9. The semiconductor device according to claim 6, further comprising: a capacitor, wherein the insulating thin film is formed at least between the BCB film and the wiring conductor film, and is provided between the insulating thin film and the BCB film. Further comprising a lower electrode film of the capacitor interposed in a part of the wiring conductor film, the wiring conductor film functions as an upper electrode of the capacitor above the lower electrode film, and the insulating thin film is It functions as a capacitance part of the capacitor between the wiring conductor film and extends to a region other than above the lower electrode film and is interposed between the wiring conductor film and the BCB film. Semiconductor device.
ーを介して接続されるパッド領域をさらに備え、 上記パッド領域は、上記キャパシタの上部電極となる部
分から50μm以上離れていることを特徴とする半導体
装置。10. The semiconductor device according to claim 9, further comprising a pad region formed on a part of said wiring conductor film and connected to an external member via a wire, wherein said pad region is provided for said capacitor. A semiconductor device which is at least 50 μm away from a portion serving as an upper electrode.
領域には、上記絶縁薄膜に形成されたコンタクトホール
を介して上記下部電極膜と接続される引き出し部が設け
られており、 上記配線導体膜の上記引き出し部の一部には、外部の部
材にワイヤーを介して接続されるパッド領域が形成され
ていることを特徴とする半導体装置。11. The semiconductor device according to claim 9, wherein a region of said wiring conductor film other than an upper electrode of said capacitor is connected to said lower electrode film via a contact hole formed in said insulating thin film. A semiconductor device, wherein a lead region is provided to connect to an external member via a wire at a part of the lead portion of the wiring conductor film.
B膜と、 上記BCB膜の上に形成され、上記下地導体膜及び上記
BCB膜と共にマイクロストリップ線路を構成する配線
導体膜とを備えるとともに、 上記配線導体膜は、上記基板上の上記BCB膜で覆われ
ていない領域まで延びており、この領域には、外部の部
材にワイヤーを介して接続されるパッド領域が形成され
ていることを特徴とする半導体装置。12. A substrate, a base conductor film formed on the substrate, and a BC formed on at least a part of the base conductor film.
A B film, and a wiring conductor film formed on the BCB film and constituting a microstrip line together with the base conductor film and the BCB film. The wiring conductor film is formed of the BCB film on the substrate. A semiconductor device, which extends to an uncovered area, in which a pad area connected to an external member via a wire is formed.
て、 上記下地導体膜の大半部は接地導体膜として機能し、 上記下地導体膜の一部は、上記大半部とは切り離されて
いて、この一部の上に上記配線導体膜のパッド領域が接
して形成されていることを特徴とする半導体装置。13. The semiconductor device according to claim 12, wherein a majority of the underlying conductor film functions as a ground conductor film, and a portion of the underlying conductor film is separated from the majority portion. A semiconductor device, wherein a pad region of the wiring conductor film is formed in contact with the portion.
を除く領域の上に形成されたBCB膜と、 上記BCB膜の上に形成され、上記下地導体膜及び上記
BCB膜と共にマイクロストリップ線路を構成する配線
導体膜とを備えるとともに、 上記配線導体膜は上記素子分離上の領域まで延びてお
り、この領域には、外部の部材にワイヤーを介して接続
されるパッド領域が形成されていることを特徴とする半
導体装置。14. A substrate made of a semiconductor, element isolation formed on the substrate and made of an insulating material, a base conductor film formed on the substrate, and at least a part of the base conductor film. A BCB film formed on the region excluding the element isolation, and a wiring conductor film formed on the BCB film and constituting a microstrip line together with the base conductor film and the BCB film; A semiconductor device, wherein the wiring conductor film extends to a region on the element isolation, and a pad region connected to an external member via a wire is formed in the region.
の半導体装置において、 上記基板は、Si又はガラスにより構成されていること
を特徴とする半導体装置。15. The semiconductor device according to claim 1 , wherein the substrate is made of Si or glass.
記載の半導体装置において、 上記半導体チップは、GaAsを含む化合物半導体によ
り構成されていることを特徴とする半導体装置。16. The method of claim 6, 7, 8, 9, 10, or 11.
2. The semiconductor device according to claim 1, wherein the semiconductor chip is made of a compound semiconductor containing GaAs.
記載の半導体装置において、 上記半導体チップは、ヘテロ接合を有する半導体により
構成されていることを特徴とする半導体装置。17. The method of claim 6, 7, 8, 9, 10, or 11.
The semiconductor device according to claim 1, wherein the semiconductor chip is formed of a semiconductor having a hetero junction.
記載の半導体装置において、 上記トランジスタは、準ミリ波〜ミリ波で使用する高周
波用トランジスタであることを特徴とする半導体装置。18. The method of claim 6, 7, 8, 9, 10, or 11.
The semiconductor device according to claim 1, wherein the transistor is a high-frequency transistor used in a quasi-millimeter wave to a millimeter wave.
B膜と、 上記BCB膜の上に形成され、上記下地導体膜及び上記
BCB膜と共にマイクロストリップ線路を構成する配線
導体膜とを備えるとともに、 上記基板を複数の基板チップに分割するためのスクライ
ブ予定領域には、上記BCB膜が存在しておらず、上記
BCB膜は上記各基板チップごとに分割されていること
を特徴とする半導体装置。19. A wafer-shaped substrate, a base conductor film formed on the substrate, and a BC formed on at least a part of the base conductor film.
A B film, a wiring conductor film formed on the BCB film and constituting a microstrip line together with the base conductor film and the BCB film, and a scriber for dividing the substrate into a plurality of substrate chips. A semiconductor device, wherein the BCB film does not exist in a region, and the BCB film is divided for each of the substrate chips.
工程と、 上記下地導体膜の少なくとも一部の上にBCB膜を形成
する第2の工程と、 上記BCB膜の上に配線導体膜を形成する第3の工程
と、 上記第2の工程の前及び後の少なくともいずれか一方の
ときに、上記BCB膜に接する絶縁薄膜を形成する工程
とを備え、上記絶縁薄膜を形成する工程では、上記絶縁薄膜を窒化
シリコン,酸化シリコン及び酸窒化シリコンのうち少な
くともいずれか1つにより構成する ことを特徴とする半
導体装置の製造方法。20. A first step of forming a base conductor film on a substrate, a second step of forming a BCB film on at least a part of the base conductor film, and a wiring conductor on the BCB film. A third step of forming a film, and a step of forming an insulating thin film in contact with the BCB film at least one of before and after the second step, and forming the insulating thin film Now, nitriding the insulating thin film
Less of silicon, silicon oxide and silicon oxynitride
A method for manufacturing a semiconductor device, comprising at least one of them .
法において、 上記第3の工程では、上記配線導体膜を多層金属配線層
として形成することを特徴とする半導体装置の製造方
法。21. The method of manufacturing a semiconductor device according to claim 20, wherein, in the third step, the wiring conductor film is formed as a multilayer metal wiring layer.
法において、 トランジスタと該トランジスタに接続される信号配線と
を有する半導体チップを準備する工程と、 上記配線導体膜及び上記信号配線のうち少なくともいず
れか一方の上の所望の位置にバンプを形成する工程と、 上記バンプを介して上記半導体チップの上記信号配線と
上記配線導体膜とを接続する工程とをさらに備えている
ことを特徴とする半導体装置の製造方法。22. The method of manufacturing a semiconductor device according to claim 20 , wherein a step of preparing a semiconductor chip having a transistor and a signal wiring connected to the transistor is provided, and at least one of the wiring conductor film and the signal wiring is provided. Forming a bump at a desired position on one of the semiconductor chips; and connecting the signal wiring and the wiring conductor film of the semiconductor chip via the bump. Device manufacturing method.
体装置の製造方法において、 上記基板を複数の基板チップに分割するためのダイシン
グ工程をさらに備え、 上記第2の工程では、上記ダイシング工程におけるスク
ライブ予定領域には上記BCB膜が存在しないように上
記BCB膜を形成することを特徴とする半導体装置の製
造方法。23. The method of manufacturing a semiconductor device according to claim 20 , further comprising a dicing step of dividing the substrate into a plurality of substrate chips, wherein the second step includes the step of: A method for manufacturing a semiconductor device, comprising: forming the BCB film so that the BCB film does not exist in a scribe region.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28079096A JP3208073B2 (en) | 1996-02-09 | 1996-10-23 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2358496 | 1996-02-09 | ||
JP8-23584 | 1996-02-09 | ||
JP28079096A JP3208073B2 (en) | 1996-02-09 | 1996-10-23 | Semiconductor device and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09275164A JPH09275164A (en) | 1997-10-21 |
JP3208073B2 true JP3208073B2 (en) | 2001-09-10 |
Family
ID=26360968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28079096A Expired - Lifetime JP3208073B2 (en) | 1996-02-09 | 1996-10-23 | Semiconductor device and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3208073B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW579610B (en) * | 2003-01-30 | 2004-03-11 | Epistar Corp | Nitride light-emitting device having adhered reflective layer |
-
1996
- 1996-10-23 JP JP28079096A patent/JP3208073B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH09275164A (en) | 1997-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6537849B1 (en) | Seal ring structure for radio frequency integrated circuits | |
US5510758A (en) | Multilayer microstrip wiring board with a semiconductor device mounted thereon via bumps | |
US5872393A (en) | RF semiconductor device and a method for manufacturing the same | |
US5583739A (en) | Capacitor fabricated on a substrate containing electronic circuitry | |
US5629241A (en) | Microwave/millimeter wave circuit structure with discrete flip-chip mounted elements, and method of fabricating the same | |
JP5054019B2 (en) | Trench capacitor device suitable for separating applications in high frequency operation | |
US6756683B2 (en) | High-frequency semiconductor device including a semiconductor chip | |
JP2790033B2 (en) | Semiconductor device | |
JP2000124358A (en) | High-frequency integrated circuit | |
JP2003528469A (en) | Die attachment and method | |
US6930334B2 (en) | High frequency semiconductor device | |
US7667334B2 (en) | Integrated matching networks and RF devices that include an integrated matching network | |
US6825809B2 (en) | High-frequency semiconductor device | |
WO2001067539A1 (en) | Microwave device and method for making same | |
US6853054B2 (en) | High frequency semiconductor device | |
CN102341895B (en) | Semiconductor chip and semiconductor device | |
JP3208073B2 (en) | Semiconductor device and method of manufacturing the same | |
US6249013B1 (en) | Microwave-millimeter wave circuit device and method for manufacturing the same | |
US20040007776A1 (en) | Multi-substrate layer semiconductor packages and method for making same | |
JP3455413B2 (en) | Semiconductor device | |
US20080012116A1 (en) | Semiconductor device and method of forming the same | |
US20050167807A1 (en) | Enhanced adhesion strength between mold resin and polyimide | |
JP3458120B2 (en) | High frequency semiconductor device | |
JP3168969B2 (en) | Field effect transistor and integrated circuit, method for manufacturing field effect transistor or integrated circuit | |
US20110037151A1 (en) | Multiple Substrate Electrical Circuit Device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070706 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term |