[go: up one dir, main page]

JP3207773B2 - 化合物半導体発光素子及びその製造方法 - Google Patents

化合物半導体発光素子及びその製造方法

Info

Publication number
JP3207773B2
JP3207773B2 JP32855896A JP32855896A JP3207773B2 JP 3207773 B2 JP3207773 B2 JP 3207773B2 JP 32855896 A JP32855896 A JP 32855896A JP 32855896 A JP32855896 A JP 32855896A JP 3207773 B2 JP3207773 B2 JP 3207773B2
Authority
JP
Japan
Prior art keywords
layer
conductivity type
electrode
forming
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP32855896A
Other languages
English (en)
Other versions
JPH10173224A (ja
Inventor
治彦 岡崎
幸雄 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP32855896A priority Critical patent/JP3207773B2/ja
Priority to US08/871,401 priority patent/US5977566A/en
Publication of JPH10173224A publication Critical patent/JPH10173224A/ja
Priority to US09/309,598 priority patent/US6316792B1/en
Application granted granted Critical
Publication of JP3207773B2 publication Critical patent/JP3207773B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、化合物半導体層か
ら光を取り出す化合物半導体発光素子に関し、特に透明
電極を利用した化合物半導体発光素子及びその製造方法
に関する。
【０００２】
【従来の技術】以前より、半導体発光素子の開発が盛ん
に行われているが、青色や緑色などの発光強度の高い色
を発光させるのがなかなか困難であった。そこで最近、
ＧａＮ、ＩｎＧａＮ、ＧａＡｌＮ等のＧａＮ系化合物半
導体材料を用いた発光素子が、青色発光ダイオード（Ｌ
ＥＤ）やレーザダイオード（ＬＤ）として注目されてき
た。
【０００３】このＧａＮ系化合物半導体発光素子は、サ
ファイア基板上に化合物半導体層を成長させる。サファ
イア基板は絶縁性基板であるため、ＧａＡｓ等を用いた
発光素子のように基板側に電極を設けることができな
い。そこで、化合物半導体成長層側にＰ側電極、Ｎ側電
極を共に形成する必要がある。さらに、サファイア基板
が発光波長に対して透光性があるため、サファイア基板
を上、電極側を下にしてマウントし、サファイア基板側
から光を取り出すことが多い。
【０００４】図１２は、従来のＧａＮ系化合物半導体発
光素子の断面構造図である。サファイア基板１の上に、
電極９，１７が下に向けられている。サファイア基板１
の下にはＧａＮバッファ層３、ｎ型ＧａＮ層５、ｐ型Ｇ
ａＮ層７が結晶成長している。ｐ型ＧａＮ層７の一部が
エッチング除去されて露出したｎ型ＧａＮ層５にＮ側電
極９が、ｐ型ＧａＮ層７にＰ側電極１７が形成されてい
る。これらＰ側電極１７とＮ側電極９が、リードフレー
ム５３の上に銀ペースト等の導電性接着剤料５５でマウ
ントされている。
【０００５】このような構造のＧａＮ系化合物半導体発
光素子では、図のようにｎ型ＧａＮ層５を介してｐ型Ｇ
ａＮ層７からＮ側電極９へ向けて電流が流れ、ｎ型Ｇａ
Ｎ層５とｐ型ＧａＮ層７との接合面で発光した光が、サ
ファイア基板１を通して取り出される。
【０００６】一方、ＧａＡｓ、ＡｌＧａＡｓ、ＡｌＧａ
ＩｎＰ等のＧａＡｓ系化合物半導体材料を用いた発光素
子も、赤色や緑色系の発光ダイオードとして多用されて
いる。このＧａＡｓ系化合物半導体発光素子は、ＧａＡ
ｓ基板上に複数層のＡｌＧａＩｎＰ層を積層させ、Ｐ側
電極あるいはＮ側電極の一方をＡｌＧａＩｎＰ層側に、
他方をＧａＡｓ基板裏面に形成する。
【０００７】活性層で発光した光を、電極で遮られるこ
となくＡｌＧａＩｎＰ層側から取り出すために、電流を
拡散して活性層へ注入するための電流拡散層が設けられ
ている。
【０００８】図１３は、従来のＧａＡｓ系化合物半導体
発光素子の断面構造図である。ｎ型ＧａＡｓ基板３１の
上にｎ型ＧａＡｓバッファ層３３、ｎ型ＡｌＧａＩｎＰ
クラッド層３５、ＡｌＧａＩｎＰ活性層３７、ｐ型Ａｌ
ＧａＩｎＰクラッド層３９、ｐ型ＡｌＧａＡｓ電流拡散
層５７、ｐ型ＧａＡｓコンタクト層４３が成長してい
る。ｐ型ＧａＡｓコンタクト層４３の上にＰ側電極４９
が、ｎ型ＧａＡｓ基板３１の裏面にＮ側電極５１が形成
されている。
【０００９】このような構造のＧａＡｓ系化合物半導体
発光素子では、Ｐ側電極４９から流れる電流が、ｐ型Ａ
ｌＧａＡｓ電流拡散層５７で拡散されてＡｌＧａＩｎＰ
活性層３７に注入され、ＡｌＧａＩｎＰ活性層３７とｐ
型ＡｌＧａＩｎＰクラッド層３９との接合面で発光した
光が、Ｐ側電極４９の側から取り出される。
【００１０】
【発明が解決しようとする課題】しかしながら、図１２
で示した従来のＧａＮ系化合物半導体発光素子では、導
電性接着剤料５５がリードフレーム５３の間やｐｎ接合
５９にまで広がり易く、電極間ショートあるいは接合間
ショートによる不良が生じていた。これを避けるために
素子サイズを大きくしてリードフレーム５３の間隔を広
くすることが考えられるが、１枚のウエハから取れる素
子数が低下し、生産コストが高くなるという欠点があ
る。また、リードフレーム５３と素子とのマウント位置
精度が高精度を要するため、量産性に欠けるという問題
もあった。
【００１１】一方、図１３で示した従来のＧａＡｓ系化
合物半導体発光素子では、ｐ型ＡｌＧａＡｓ電流拡散層
５７の厚さが不十分であると電流が十分に拡散されず、
Ｐ側電極４９の直下のＡｌＧａＩｎＰ活性層３７のみに
電流が注入され、発光した光がＰ側電極４９に遮られて
十分に取り出せなくなる。電流拡散が不十分であると、
均一な発光が得られず、外部量子効率が著しく低下し、
十分な発光パワーが得られないという欠点があった。こ
れを防ぐにはｐ型ＡｌＧａＡｓ電流拡散層５７を厚くす
る必要があるため、生産性コストが高くなるという問題
があった。
【００１２】さらに、従来例として特開平７−１３１０
７０のように、オーミック接合特性を示す金属の透明導
電膜と、光の波長近傍に最大透過率を持つ透明導電膜と
の組み合わせも提案されているが、メサエッチングが必
要であり、ｐｎ接合保護が不十分で信頼性に欠ける。
【００１３】本発明は以上のような問題に鑑みて成され
たものであり、その目的は、生産コストが低く、量産性
に適し、かつ十分な発光パワーが得られる化合物半導体
発光素子及びその製造方法を提供することである。
【００１４】
【課題を解決するための手段】上述した目的を達成する
ため、本発明の第１の発明の特徴は、ＧａＮ系化合物半
導体層から光を取り出す化合物半導体発光素子であっ
て、サファイア基板と、該サファイア基板上に成長した
第１導電型ＧａＮ層と、該第１導電型ＧａＮ層上に成長
した第２導電型ＧａＮ層と、該第２導電型ＧａＮ層と絶
縁され、前記第１導電型ＧａＮ層上に形成された第１電
極と、前記第２導電型ＧａＮ層上の一部領域に形成され
た絶縁膜と、前記第２導電型ＧａＮ層上の前記絶縁膜形
成領域以外の領域に形成された、前記第２導電型ＧａＮ
層と同一導電型ドーパントを含む金属薄膜電極と、該金
属薄膜電極上に形成された透明電極と、前記絶縁膜上に
形成され、少なくとも前記透明電極の一部と接する第２
電極とを具備したことにある。
【００１５】第２の発明の特徴は、ＧａＮ系化合物半導
体層から光を取り出す化合物半導体発光素子の製造方法
であって、サファイア基板上に第１導電型ＧａＮ層を成
長させる工程と、該第１導電型ＧａＮ層上に第２導電型
ＧａＮ層を成長させる工程と、前記第１導電型ＧａＮ層
上に前記第２導電型ＧａＮ層と絶縁する第１電極を形成
する工程と、前記第２導電型ＧａＮ層上の一部領域に絶
縁膜を形成する工程と、前記第２導電型ＧａＮ層上の前
記絶縁膜形成領域以外の領域に、前記第２導電型ＧａＮ
層と同一導電型ドーパントを含む金属薄膜電極を形成す
る工程と、該金属薄膜電極上に透明電極を形成する工程
と、前記絶縁膜上に、少なくとも前記透明電極の一部と
接する第２電極を形成する工程とを具備したことにあ
る。
【００１６】第１及び第２の発明によれば、サファイア
基板側から光を取り出す必要がなく、電極が形成される
ＧａＮ層側から光を取り出すことができる。第１及び第
２電極を共にＧａＮ層側に形成できるので、マウント位
置調整が容易となり、生産性が向上する。第２電極下に
絶縁膜があるので、第２電極直下で発光することがな
く、また第２電極に対するワイアボンディング時の衝撃
が緩和され、素子歩留まりが大幅に向上する。
【００１７】第３の発明の特徴は、ＧａＮ系化合物半導
体層から光を取り出す化合物半導体発光素子であって、
サファイア基板と、該サファイア基板上に成長した第１
導電型ＧａＮ層と、該第１導電型ＧａＮ層上に成長し
た、半絶縁層を有する第２導電型ＧａＮ層と、該第２導
電型ＧａＮ層と絶縁され、前記第１導電型ＧａＮ層上に
形成された第１電極と、前記第２導電型ＧａＮ層の半絶
縁層以外の層上に形成された、前記第２導電型ＧａＮ層
と同一導電型ドーパントを含む金属薄膜電極と、該金属
薄膜電極上に形成された透明電極と、前記第２導電型Ｇ
ａＮ層の半絶縁層上に形成され、少なくとも前記透明電
極の一部と接する第２電極とを具備したことにある。
【００１８】第４の発明の特徴は、ＧａＮ系化合物半導
体層から光を取り出す化合物半導体発光素子の製造方法
であって、サファイア基板上に第１導電型ＧａＮ層を成
長させる工程と、該第１導電型ＧａＮ層上に半絶縁層を
有する第２導電型ＧａＮ層を成長させる工程と、前記第
１導電型ＧａＮ層上に前記第２導電型ＧａＮ層と絶縁す
る第１電極を形成する工程と、前記第２導電型ＧａＮ層
の半絶縁層以外の層上に、前記第２導電型ＧａＮ層と同
一導電型ドーパントを含む金属薄膜電極を形成する工程
と、該金属薄膜電極上に透明電極を形成する工程と、前
記第２導電型ＧａＮ層の半絶縁層上に、少なくとも前記
透明電極の一部と接する第２電極を形成する工程とを具
備したことにある。
【００１９】第３及び第４の発明によれば、第２導電型
ＧａＮ層の第２電極下領域を半絶縁層にしているので、
第２導電型ＧａＮ層上に絶縁膜を形成する必要がないた
め、生産性が向上する。第２電極下が第２導電型ＧａＮ
層の半絶縁層となっているので、電流が透明電極と金属
薄膜電極を介して第２導電型ＧａＮ層に効率良く注入さ
れ、十分な発光が可能である。
【００２０】第５の発明の特徴は、ＧａＡｓ系化合物半
導体層から光を取り出す化合物半導体発光素子であっ
て、第１導電型ＧａＡｓ基板と、該第１導電型ＧａＡｓ
基板上に積層した複数層のＡｌＧａＩｎＰ層と、これら
ＡｌＧａＩｎＰ層の最上層に形成された第２導電型Ｇａ
Ａｓ層と、該第２導電型ＧａＡｓ層上の一部領域に形成
された絶縁膜と、前記第２導電型ＧａＡｓ層上の前記絶
縁膜形成領域以外の領域に形成された、前記第２導電型
ＧａＡｓ層と同一導電型ドーパントを含む金属薄膜電極
と、該金属薄膜電極上に形成された透明電極と、前記絶
縁膜上に形成され、少なくとも前記透明電極の一部と接
する第１電極と、前記第１導電型ＧａＡｓ基板裏面に形
成された第２電極とを具備したことにある。
【００２１】第６の発明の特徴は、ＧａＡｓ系化合物半
導体層から光を取り出す化合物半導体発光素子の製造方
法であって、第１導電型ＧａＡｓ基板上に複数層のＡｌ
ＧａＩｎＰ層を積層させる工程と、これらＡｌＧａＩｎ
Ｐ層の最上層に第２導電型ＧａＡｓ層を形成する工程
と、該第２導電型ＧａＡｓ層上の一部領域に絶縁膜を形
成する工程と、前記第２導電型ＧａＡｓ層上の前記絶縁
膜形成領域以外の領域に、前記第２導電型ＧａＡｓ層と
同一導電型ドーパントを含む金属薄膜電極を形成する工
程と、該金属薄膜電極上に透明電極を形成する工程と、
前記絶縁膜上に、少なくとも前記透明電極の一部と接す
る第１電極を形成する工程と、前記第１導電型ＧａＡｓ
基板裏面に第２電極を形成する工程とを具備したことに
ある。
【００２２】第５及び第６の発明によれば、厚い電流拡
散層が不要になるので、生産性が向上し、コストが低く
なる。第１電極下に絶縁膜があるので、電流が第１電極
直下には流れず、透明電極と金属薄膜電極を介して第２
導電型ＧａＮ層に効率良く注入される。このため、第１
電極直下以外での高輝度な発光が可能である。
【００２３】第７の発明の特徴は、第５及び第６の発明
において、前記絶縁膜は、第１導電型ＡｌＧａＩｎＰ膜
あるいは第１導電型ＧａＡｓ膜であることにある。
【００２４】第７の発明によれば、第２導電型ＧａＡｓ
層上に、これとｐｎ逆接合する第１導電型のＡｌＧａＩ
ｎＰ膜あるいはＧａＡｓ膜を形成するので、同類製造方
法によって生産性が向上する。
【００２５】第８の発明の特徴は、第１乃至第７の発明
において、前記金属薄膜電極は、複数の島状に配置され
ることにある。
【００２６】第８の発明によれば、金属薄膜電極が板状
でなく、島状に分散して配置できるので、透明電極を介
して流れてきた電流を第２導電型ＧａＡｓ層へ効率良く
分散することができる。
【００２７】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図１〜３は、本発明の第一実施形態
に係わるＧａＮ系化合物半導体発光素子の製造方法を示
す断面構造図である。
【００２８】まず、サファイア基板１の上にＧａＮバッ
ファ層３、ｎ型ＧａＮ層５、及びｐ型ドーパントである
Ｍｇを含むｐ型ＧａＮ層７を結晶成長させる（図１
（Ａ））。次に、ｐ型ＧａＮ層７にＰＥＰ法によるパタ
ーニングとエッチングを行い、ｎ型ＧａＮ層５を露出さ
せる。さらにＰＥＰ法を用いてパターニングを行い、露
出したｎ型ＧａＮ層５の上にＴｉ／Ａｕ等を蒸着し、ｐ
型ＧａＮ層７と絶縁されるＮ側電極９をリフトオフ法に
よって形成する。オーミック電極とするために７００℃
で２０分間のアニールを行う（図１（Ｂ））。
【００２９】この後、熱ＣＶＤ法により、絶縁膜となる
ＳｉＯ2 膜１１を形成する（図２（Ａ））。ＳｉＯ2 膜
１１を、ＰＥＰ法によって一部領域を残してパターニン
グする。ｐ型ＧａＮ層７の上のＳｉＯ2 膜１１が形成さ
れていない領域に、金属薄膜電極１３となるＭｇ／Ｎｉ
＝１nm／２nmを蒸着する。次いで、ＲＦスパッタ法によ
って厚さ１００nmのＩＴＯ（Indium Tin Oxide）透明電
極１５を形成した後、リフトオフすることによってｐ型
ＧａＮ層７と同一ｐ型ドーパントであるＭｇを含む金属
薄膜電極１３が形成される。金属薄膜電極１３とｐ型Ｇ
ａＮ層７との間の密着性とオーミック性を向上させるた
め、５００℃、１０分のアニールを行う（図２
（Ｂ））。
【００３０】さらに、ＰＥＰ法によるパターニングとエ
ッチングを行い、ＳｉＯ2 膜１１の上に、ＩＴＯ透明電
極１５の一部と接するボンディングパッド用Ｐ側電極１
７をＴｉ／Ａｕ等で形成する。この時、Ｎ側電極９を覆
うＳｉＯ2 膜１１も同時に除去し、Ｔｉ／Ａｕ等の金属
をオーバーコートする（図３）。
【００３１】このように第一実施形態では、ｐ型ドーパ
ントであるＭｇを含むｐ型ＧａＮ層７の上の一部領域
に、絶縁膜となるＳｉＯ2 膜１１が形成されている。さ
らに、ｐ型ＧａＮ層７の上のＳｉＯ2 膜１１が形成され
ていない領域に、ｐ型ＧａＮ層７と同一のｐ型ドーパン
トであるＭｇを含む金属薄膜電極１３、及びＩＴＯ透明
電極１５が形成されている。ＳｉＯ2 膜１１の上には、
ＩＴＯ透明電極１５の一部と接するボンディングパッド
用Ｐ側電極１７が形成されている。
【００３２】ＩＴＯ透明電極１５は、ｎ型不純物である
Ｓｎを含むため、一般にｐ型ＧａＮ層７の上には形成で
きない。本発明では、ｐ型ＧａＮ層７と比較的オーミッ
クの取りやすいＭｇを含む金属薄膜電極１３を、発光し
た光に対して７０％の透過率を有するような厚さである
２nmの厚さで形成し、さらに金属薄膜電極１３のシート
抵抗を低減させるために厚さ１００nmのＩＴＯ透明電極
１５を形成している。
【００３３】このため、Ｍｇを含む金属薄膜電極１３の
作用でオーミック性を犠牲にすること無く、容易にＩＴ
Ｏ透明電極１５を形成できる。また、ボンディングパッ
ド用Ｐ側電極１７がＩＴＯ透明電極１５の一部と接して
形成されているので、剥がれやすいＭｇを含む金属薄膜
電極１３は、ボンディングに対して十分な強度を持つこ
とができる。
【００３４】図３に示すように、本発明のＧａＮ系化合
物半導体発光素子によれば、図１２で示した従来のよう
に、サファイア基板１の側から光を取り出す必要がな
く、ｎ型ＧａＮ層５とｐ型ＧａＮ層７との接合面から発
光される光を、電極９，１７が形成されるＧａＮ層側か
ら取り出すことができる。
【００３５】これにより、図４のように、化合物半導体
発光素子をカップ型リードフレーム１９に設置してＮ側
電極９とワイアボンディングし、ボンディングパッド用
Ｐ側電極１７とＰ側電極端子２１とをワイアボンディン
グすることによって集光性を向上させることができる。
【００３６】また、ボンディングパッド用Ｐ側電極１７
を、ＩＴＯ透明電極１５の上に直接形成するのではな
く、絶縁膜となるＳｉＯ2 膜１１の上にＩＴＯ透明電極
１５の一部と接するように形成している。この結果、電
流がＰ側のＩＴＯ透明電極１５を介して拡散され、金属
薄膜電極１３を介してｐ型ＧａＮ層７に効率良く注入さ
れると共に、ワイアボンディング時の衝撃が緩和されて
素子歩留まりが大幅に向上する。
【００３７】ｎ型ＧａＮ層５の同一面上にＮ側電極９及
びＰ側電極１７を設けることができるため、マウント位
置調整が容易となり、生産性が向上する。さらに、ＩＴ
Ｏ透明電極１５が形成されている状態でアニールするこ
とにより、金属薄膜電極１３がアニールによって再度蒸
発して消失あるいは薄膜化してしまうという、電極プロ
セス上の金属膜厚の制御性の低下と、それに伴う発光素
子のＩ−Ｖ特性の悪化を避けることができる。
【００３８】なお、ＳｉＯ2 膜１１、金属薄膜電極１
３、ＩＴＯ透明電極１５、及びボンディングパッド用Ｐ
側電極１７の構造は、図３で示した構造に限らず、図５
（Ａ）、（Ｂ）のように、ボンディングパッド用Ｐ側電
極１７が金属薄膜電極１３及びＩＴＯ透明電極１５の両
方に接する構造でも良く、少なくともＩＴＯ透明電極１
５の一部に接していれば良いものである。また、図５
（Ｃ）のように、ｐ型ＧａＮ層７の一部領域層を半絶縁
層２３（図中、網掛け部）にし、この半絶縁層２３の上
にボンディングパッド用Ｐ側電極１７を形成しても良い
ものである。これによれば、ＳｉＯ2 膜１１を形成する
必要がないため、生産性が向上する。
【００３９】さらに、金属薄膜電極１３の形状は必ずし
も板状でなくても良く、例えば図６のように、複数の島
状に配置しても良い。このように金属薄膜電極１３を複
数の島状に分散して配置することにより、ＩＴＯ透明電
極１５を介して流れてきた電流を、ｐ型ＧａＮ層７へ効
率良く分散することができる。
【００４０】以下に、本発明の第二実施形態を図面に基
づいて説明する。図７〜９は、本発明の第二実施形態に
係わるＧａＡｓ系化合物半導体発光素子の製造方法を示
す断面構造図である。
【００４１】まず、ｎ型ＧａＡｓ基板３１の上にｎ型Ｇ
ａＡｓバッファ層３３、ｎ型ＡｌＧａＩｎＰクラッド層
３５、ＡｌＧａＩｎＰ活性層３７、ｐ型ＡｌＧａＩｎＰ
クラッド層３９、及びｐ型ドーバントであるＺｎを含む
ｐ型ＧａＡｓコンタクト層４１を順次積層させる（図７
（Ａ））。ｐ型ＧａＡｓコンタクト層４１の上の一部領
域に、ｎ型ＡｌＧａＩｎＰあるいはｎ型ＧａＡｓの電流
ブロック層４３を形成する（図７（Ｂ））。
【００４２】次に、ｐ型ＧａＡｓコンタクト層４１の上
の電流ブロック層４３が形成されていない領域に、ｐ型
ＧａＡｓコンタクト層４１と同一のｐ型ドーパントであ
るＺｎを含む金属薄膜電極４５を、ＡｕＺｎ＝５nm、４
３０℃、１５分のシンタによって形成する（図８
（Ａ））。さらに、電流ブロック層４３と金属薄膜電極
４５の上に、ＩＴＯ透明電極４７を形成する（図８
（Ｂ））。
【００４３】最後に、電流ブロック層４３の上のＩＴＯ
透明電極４７をエッチング除去した後、ＩＴＯ透明電極
４７の一部と接するＰ側電極４９を形成すると同時に、
ｎ型ＧａＡｓ基板３１の裏面にＮ側電極５１を形成する
（図９）。
【００４４】このように第二実施形態では、Ｐ側電極４
９の下にこれとｐｎ逆接合する、ｎ型ＡｌＧａＩｎＰあ
るいはｎ型ＧａＡｓの電流ブロック層４３を形成し、Ｐ
側電極４９の直下に電流が流れることを阻止している。
また、Ｐ側電極４９がＩＴＯ透明電極４７の一部と接し
ているため、図９のように、電流がＩＴＯ透明電極４７
を介して拡散され、ＡｌＧａＩｎＰ活性層３７に効率良
く注入される。この結果、ＡｌＧａＩｎＰ活性層３７と
ｐ型ＡｌＧａＩｎＰクラッド層３９との接合面におい
て、均一な発光が得られると共に発光した光を効率良く
取り出せる。
【００４５】さらに、電流ブロック層４３をＧａＡｓ系
化合物半導体で形成しているので、同類製造方法で形成
可能であると共に、図１３で示した厚いｐ型ＡｌＧａＡ
ｓ電流拡散層５７が不要であるため、生産性が向上し、
コストが低くなる。
【００４６】なお、電流ブロック層４３、金属薄膜電極
４５、ＩＴＯ透明電極４７、及びＰ側電極４９の構造
は、図９で示した構造に限らず、図１０（Ａ）〜（Ｃ）
のように、Ｐ側電極４９が金属薄膜電極４５及びＩＴＯ
透明電極４７の両方に接する構造でも良く、少なくとも
ＩＴＯ透明電極４７の一部に接していれば良いものであ
る。
【００４７】また、電流ブロック層４３は、ｎ型ＡｌＧ
ａＩｎＰあるいはｎ型ＧａＡｓである必要はなく、Ｓｉ
Ｏ2 等の絶縁膜で形成しても良いものである。この場合
は、図１０（Ａ）〜（Ｄ）で示すような構造にすること
が可能である。さらに、金属薄膜電極４５の形状は必ず
しも板状でなくても良く、第一実施形態でも説明したよ
うに、図６のような複数の島状に配置しても良い。
【００４８】以上説明してきた本発明のＧａＮ系化合物
半導体発光素子と従来のそれとの、Ｉ−Ｖ特性、及び光
出力特性を比較したグラフを図１１に示す。図中、点線
が本発明と従来のＩ−Ｖ特性、実線が本発明の光出力特
性、一点鎖線が従来の光出力特性を示す。２０mAの電流
に対する順方向電圧は本発明、従来共に３．８Ｖ、従来
の光出力は約７０μWであるのに対し、本発明のそれは
１００μWという良好な特性が得られた。ウエハ面内で
のＩ−Ｖ特性や光出力のばらつきも非常に少なく、素子
歩留り９０％以上であった。
【００４９】なお、第一及び第二実施形態では、ＧａＮ
層として説明したが、これに限定されるものでなくＩｎ
ｘＧａｙＡｌｚＮ層：ｘ＋ｙ＋ｚ＝１，０≦ｘ，ｙ，ｚ
≦１でよい。また、金属薄膜電極１３，４５の材料とし
てＮｉやＡｕＺｎ、透明電極１５，４７の材料としてＩ
ＴＯ（Indium Tin Oxide）を用いたが、これに限るもの
ではない。例えば、金属薄膜電極１３，４５の材料とし
ては、ＡｕＢｅ、ＡｕＭｇ、ＡｕＧｅ等のｐ型ＧａＮ層
７あるいはｐ型ＧａＡｓコンタクト層４１に対するドー
パントを含む材料であれば良い。また、透明電極１５，
４７に対する密着性向上のため、金属薄膜電極１３，４
５をＮｉ、ＡｕＺｎ、Ｔｉ／ＡｕＺｎ等の多層構造とし
ても良い。
【００５０】さらに、金属薄膜電極１３，４５をオーミ
ック電極とするためのシンタは、金属薄膜電極１３，４
５を形成した後行っても良いし、ＩＴＯ透明電極１５，
４７を形成した後行っても良い。
【００５１】
【発明の効果】以上、本発明の化合物半導体発光素子及
びその製造方法によれば、化合物半導体層の上にこれと
同一導電型ドーパントを含む金属薄膜電極を形成し、そ
の上に形成された透明電極の少なくとも一部と接する電
極を形成したので、生産コストが低く、量産性に適した
化合物半導体発光素子を提供することができる。また、
透明電極の下に絶縁膜などを設け、透明電極直下に電流
が流れないようにしたので、発光面に効率良く電流が流
れるため、十分な発光パワーの光が取り出せる。
【図面の簡単な説明】
【図１】本発明の第一実施形態に係わる製造方法を示す
断面構造図。
【図２】図１に続く断面構造図。
【図３】図２に続くＧａＮ系化合物半導体発光素子の断
面構造図。
【図４】第一実施形態の発光素子をカップ型リードフレ
ーム２１に設置した断面図。
【図５】第一実施形態に係わるＰ側電極周辺の他の構造
を示す断面構造図。
【図６】金属薄膜電極の他の形状を示す斜視図。
【図７】本発明の第二実施形態に係わる製造方法を示す
断面構造図。
【図８】図７に続く断面構造図。
【図９】図８に続くＧａＡｓ系化合物半導体発光素子の
断面構造図。
【図１０】第二実施形態に係わるＰ側電極周辺の他の構
造を示す断面構造図。
【図１１】本発明と従来のＩ−Ｖ特性及び光出力特性を
比較したグラフ。
【図１２】従来のＧａＮ系化合物半導体発光素子の断面
構造図。
【図１３】従来のＧａＡｓ系化合物半導体発光素子の断
面構造図。
【符号の説明】
１ サファイア基板 ３ ＧａＮバッファ層 ５ ｎ型ＧａＮ層 ７ ｐ型ＧａＮ層 ９ Ｎ側電極 １１ ＳｉＯ2 膜 １３ 金属薄膜電極 １５ ＩＴＯ透明電極 １７ ボンディングパッド用Ｐ側電極 １９ カップ型リードフレーム ２１ Ｐ側電極端子 ２３ 半絶縁層 ３１ ｎ型ＧａＡｓ基板 ３３ ｎ型ＧａＡｓバッファ層 ３５ ｎ型ＡｌＧａＩｎＰクラッド層 ３７ ＡｌＧａＩｎＰ活性層 ３９ ｐ型ＡｌＧａＩｎＰクラッド層 ４１ ｐ型ＧａＡｓコンタクト層 ４３ 電流ブロック層 ４５ 金属薄膜電極 ４７ ＩＴＯ透明電極 ４９ Ｐ側電極 ５１ Ｎ側電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−125224（ＪＰ，Ａ) 特開 平８−250768（ＪＰ，Ａ) 特開 平８−250769（ＪＰ，Ａ) 特開 平９−129933（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 33/00

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 ＧａＮ系化合物半導体層から光を取り出
    す化合物半導体発光素子であって、 サファイア基板と、 該サファイア基板上に成長した第１導電型ＩｎｘＧａｙ
    ＡｌｚＮ層（ｘ＋ｙ＋ｚ＝１，０≦ｘ，ｙ，ｚ≦１）
    と、 該第１導電型ＧａＮ層上に成長した第２導電型ＩｎｘＧ
    ａｙＡｌｚＮ層（ｘ＋ｙ＋ｚ＝１，０≦ｘ，ｙ，ｚ≦
    １）と、 該第２導電型ＧａＮ層と絶縁され、前記第１導電型Ｉｎ
    ｘＧａｙＡｌｚＮ層（ｘ＋ｙ＋ｚ＝１，０≦ｘ，ｙ，ｚ
    ≦１）上に形成された第１電極と、 前記第２導電型ＩｎｘＧａｙＡｌｚＮ層（ｘ＋ｙ＋ｚ＝
    １，０≦ｘ，ｙ，ｚ≦１）上の一部領域に形成された絶
    縁膜と、 前記第２導電型ＩｎｘＧａｙＡｌｚＮ層（ｘ＋ｙ＋ｚ＝
    １，０≦ｘ，ｙ，ｚ≦１）上の前記絶縁膜形成領域以外
    の領域に形成された、前記第２導電型ＩｎｘＧａｙＡｌ
    ｚＮ層（ｘ＋ｙ＋ｚ＝１，０≦ｘ，ｙ，ｚ≦１）と同一
    導電型ドーパントを含む金属薄膜電極と、 該金属薄膜電極上に形成された透明電極と、 前記絶縁膜上に形成され、少なくとも前記透明電極の一
    部と接する第２電極とを具備したことを特徴とする化合
    物半導体発光素子。
  2. 【請求項２】 ＧａＮ系化合物半導体層から光を取り出
    す化合物半導体発光素子の製造方法であって、 サファイア基板上に第１導電型ＩｎｘＧａｙＡｌｚＮ層
    （ｘ＋ｙ＋ｚ＝１，０≦ｘ，ｙ，ｚ≦１）を成長させる
    工程と、 該第１導電型ＩｎｘＧａｙＡｌｚＮ層（ｘ＋ｙ＋ｚ＝
    １，０≦ｘ，ｙ，ｚ≦１）上に第２導電型ＧａＮ層を成
    長させる工程と、 前記第１導電型ＩｎｘＧａｙＡｌｚＮ層（ｘ＋ｙ＋ｚ＝
    １，０≦ｘ，ｙ，ｚ≦１）上に前記第２導電型ＧａＮ層
    と絶縁する第１電極を形成する工程と、 前記第２導電型ＩｎｘＧａｙＡｌｚＮ層（ｘ＋ｙ＋ｚ＝
    １，０≦ｘ，ｙ，ｚ≦１）上の一部領域に絶縁膜を形成
    する工程と、 前記第２導電型ＩｎｘＧａｙＡｌｚＮ層（ｘ＋ｙ＋ｚ＝
    １，０≦ｘ，ｙ，ｚ≦１）上の前記絶縁膜形成領域以外
    の領域に、前記第２導電型ＩｎｘＧａｙＡｌｚＮ層（ｘ
    ＋ｙ＋ｚ＝１，０≦ｘ，ｙ，ｚ≦１）と同一導電型ドー
    パントを含む金属薄膜電極を形成する工程と、 該金属薄膜電極上に透明電極を形成する工程と、 前記絶縁膜上に、少なくとも前記透明電極の一部と接す
    る第２電極を形成する工程とを具備したことを特徴とす
    る化合物半導体発光素子の製造方法。
  3. 【請求項３】 ＧａＮ系化合物半導体層から光を取り出
    す化合物半導体発光素子であって、 サファイア基板と、 該サファイア基板上に成長した第１導電型ＩｎｘＧａｙ
    ＡｌｚＮ層（ｘ＋ｙ＋ｚ＝１，０≦ｘ，ｙ，ｚ≦１）
    と、 該第１導電型ＩｎｘＧａｙＡｌｚＮ層（ｘ＋ｙ＋ｚ＝
    １，０≦ｘ，ｙ，ｚ≦１）上に成長した、半絶縁層を有
    する第２導電型ＩｎｘＧａｙＡｌｚＮ層（ｘ＋ｙ＋ｚ＝
    １，０≦ｘ，ｙ，ｚ≦１）と、 該第２導電型ＩｎｘＧａｙＡｌｚＮ層（ｘ＋ｙ＋ｚ＝
    １，０≦ｘ，ｙ，ｚ≦１）と絶縁され、前記第１導電型
    ＩｎｘＧａｙＡｌｚＮ層（ｘ＋ｙ＋ｚ＝１，０≦ｘ，
    ｙ，ｚ≦１）上に形成された第１電極と、 前記第２導電型ＩｎｘＧａｙＡｌｚＮ層（ｘ＋ｙ＋ｚ＝
    １，０≦ｘ，ｙ，ｚ≦１）の半絶縁層以外の層上に形成
    された、前記第２導電型ＩｎｘＧａｙＡｌｚＮ層（ｘ＋
    ｙ＋ｚ＝１，０≦ｘ，ｙ，ｚ≦１）と同一導電型ドーパ
    ントを含む金属薄膜電極と、 該金属薄膜電極上に形成された透明電極と、 前記第２導電型ＩｎｘＧａｙＡｌｚＮ層（ｘ＋ｙ＋ｚ＝
    １，０≦ｘ，ｙ，ｚ≦１）の半絶縁層上に形成され、少
    なくとも前記透明電極の一部と接する第２電極とを具備
    したことを特徴とする化合物半導体発光素子。
  4. 【請求項４】 ＧａＮ系化合物半導体層から光を取り出
    す化合物半導体発光素子の製造方法であって、 サファイア基板上に第１導電型ＩｎｘＧａｙＡｌｚＮ層
    （ｘ＋ｙ＋ｚ＝１，０≦ｘ，ｙ，ｚ≦１）を成長させる
    工程と、 該第１導電型ＩｎｘＧａｙＡｌｚＮ層（ｘ＋ｙ＋ｚ＝
    １，０≦ｘ，ｙ，ｚ≦１）上に半絶縁層を有する第２導
    電型ＩｎｘＧａｙＡｌｚＮ層（ｘ＋ｙ＋ｚ＝１，０≦
    ｘ，ｙ，ｚ≦１）を成長させる工程と、 前記第１導電型ＩｎｘＧａｙＡｌｚＮ層（ｘ＋ｙ＋ｚ＝
    １，０≦ｘ，ｙ，ｚ≦１）上に前記第２導電型ＩｎｘＧ
    ａｙＡｌｚＮ層（ｘ＋ｙ＋ｚ＝１，０≦ｘ，ｙ，ｚ≦
    １）と絶縁する第１電極を形成する工程と、 前記第２導電型ＩｎｘＧａｙＡｌｚＮ層（ｘ＋ｙ＋ｚ＝
    １，０≦ｘ，ｙ，ｚ≦１）の半絶縁層以外の層上に、前
    記第２導電型ＩｎｘＧａｙＡｌｚＮ層（ｘ＋ｙ＋ｚ＝
    １，０≦ｘ，ｙ，ｚ≦１）と同一導電型ドーパントを含
    む金属薄膜電極を形成する工程と、 該金属薄膜電極上に透明電極を形成する工程と、 前記第２導電型ＩｎｘＧａｙＡｌｚＮ層（ｘ＋ｙ＋ｚ＝
    １，０≦ｘ，ｙ，ｚ≦１）の半絶縁層上に、少なくとも
    前記透明電極の一部と接する第２電極を形成する工程と
    を具備したことを特徴とする化合物半導体発光素子の製
    造方法。
  5. 【請求項５】 ＧａＡｓ系化合物半導体層から光を取り
    出す化合物半導体発光素子であって、 第１導電型ＧａＡｓ基板と、 該第１導電型ＧａＡｓ基板上に積層した複数層のＡｌＧ
    ａＩｎＰ層と、 これらＡｌＧａＩｎＰ層の最上層に形成された第２導電
    型ＧａＡｓ層と、 該第２導電型ＧａＡｓ層上の一部領域に形成された絶縁
    膜と、 前記第２導電型ＧａＡｓ層上の前記絶縁膜形成領域以外
    の領域に形成された、前記第２導電型ＧａＡｓ層と同一
    導電型ドーパントを含む金属薄膜電極と、 該金属薄膜電極上に形成された透明電極と、 前記絶縁膜上に形成され、少なくとも前記透明電極の一
    部と接する第１電極と、 前記第１導電型ＧａＡｓ基板裏面に形成された第２電極
    とを具備したことを特徴とする化合物半導体発光素子。
  6. 【請求項６】 ＧａＡｓ系化合物半導体層から光を取り
    出す化合物半導体発光素子の製造方法であって、 第１導電型ＧａＡｓ基板上に複数層のＡｌＧａＩｎＰ層
    を積層させる工程と、 これらＡｌＧａＩｎＰ層の最上層に第２導電型ＧａＡｓ
    層を形成する工程と、 該第２導電型ＧａＡｓ層上の一部領域に絶縁膜を形成す
    る工程と、 前記第２導電型ＧａＡｓ層上の前記絶縁膜形成領域以外
    の領域に、前記第２導電型ＧａＡｓ層と同一導電型ドー
    パントを含む金属薄膜電極を形成する工程と、 該金属薄膜電極上に透明電極を形成する工程と、 前記絶縁膜上に、少なくとも前記透明電極の一部と接す
    る第１電極を形成する工程と、 前記第１導電型ＧａＡｓ基板裏面に第２電極を形成する
    工程とを具備したことを特徴とする化合物半導体発光素
    子の製造方法。
  7. 【請求項７】 前記絶縁膜は、第１導電型ＡｌＧａＩｎ
    Ｐ膜あるいは第１導電型ＧａＡｓ膜であることを特徴と
    する請求項５及び６記載の化合物半導体発光素子及びそ
    の製造方法。
  8. 【請求項８】 前記金属薄膜電極は、複数の島状に配置
    されることを特徴とする請求項１乃至７記載の化合物半
    導体発光素子及びその製造方法。
JP32855896A 1996-06-05 1996-12-09 化合物半導体発光素子及びその製造方法 Expired - Lifetime JP3207773B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP32855896A JP3207773B2 (ja) 1996-12-09 1996-12-09 化合物半導体発光素子及びその製造方法
US08/871,401 US5977566A (en) 1996-06-05 1997-06-05 Compound semiconductor light emitter
US09/309,598 US6316792B1 (en) 1996-06-05 1999-05-11 Compound semiconductor light emitter and a method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32855896A JP3207773B2 (ja) 1996-12-09 1996-12-09 化合物半導体発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JPH10173224A JPH10173224A (ja) 1998-06-26
JP3207773B2 true JP3207773B2 (ja) 2001-09-10

Family

ID=18211625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32855896A Expired - Lifetime JP3207773B2 (ja) 1996-06-05 1996-12-09 化合物半導体発光素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP3207773B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7683379B2 (en) 2004-07-30 2010-03-23 Fujikura Ltd. Light emitting element and manufacturing method thereof

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036616A (ja) * 1998-07-21 2000-02-02 Toshiba Corp 半導体発光素子及びその製造方法
US6201264B1 (en) * 1999-01-14 2001-03-13 Lumileds Lighting, U.S., Llc Advanced semiconductor devices fabricated with passivated high aluminum content III-V materials
KR100580241B1 (ko) * 1999-01-23 2006-05-16 삼성전자주식회사 표면광 레이저 어레이 및 그 제조방법
US6512248B1 (en) 1999-10-19 2003-01-28 Showa Denko K.K. Semiconductor light-emitting device, electrode for the device, method for fabricating the electrode, LED lamp using the device, and light source using the LED lamp
JP4754711B2 (ja) * 2000-06-21 2011-08-24 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光ダイオード、発光ダイオードランプ、光源、ｉｉｉ族窒化物半導体発光ダイオード用電極およびその製造方法
JP2002164575A (ja) * 2000-11-27 2002-06-07 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2003017748A (ja) * 2001-06-27 2003-01-17 Seiwa Electric Mfg Co Ltd 窒化ガリウム系化合物半導体発光素子及びその製造方法
DE10203809B4 (de) 2002-01-31 2010-05-27 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement
JP3795007B2 (ja) 2002-11-27 2006-07-12 松下電器産業株式会社 半導体発光素子及びその製造方法
KR20050032159A (ko) 2003-10-01 2005-04-07 삼성전기주식회사 질화갈륨계 반도체 발광 소자 및 그 제조방법
JP3767863B2 (ja) * 2003-12-18 2006-04-19 ローム株式会社 半導体発光素子およびその製法
EP1548852B1 (en) * 2003-12-22 2013-07-10 Samsung Electronics Co., Ltd. Top-emitting nitride-based light emitting device and method of manufacturing the same
KR100590532B1 (ko) * 2003-12-22 2006-06-15 삼성전자주식회사 플립칩형 질화물계 발광소자 및 그 제조방법
KR100580634B1 (ko) * 2003-12-24 2006-05-16 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
JP2006066892A (ja) * 2004-07-30 2006-03-09 Fujikura Ltd 発光素子およびその製造方法
DE102005061797B4 (de) * 2005-12-23 2020-07-09 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip mit Stromaufweitungsschicht und Verfahren zu dessen Herstellung
CN102779918B (zh) 2007-02-01 2015-09-02 日亚化学工业株式会社 半导体发光元件
US20090321775A1 (en) * 2008-06-26 2009-12-31 Ghulam Hasnain LED with Reduced Electrode Area
TWI493748B (zh) 2008-08-29 2015-07-21 Nichia Corp Semiconductor light emitting elements and semiconductor light emitting devices
KR100999806B1 (ko) * 2009-05-21 2010-12-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP2012028381A (ja) * 2010-07-20 2012-02-09 Sharp Corp 半導体発光素子およびその製造方法
JP2012186199A (ja) * 2011-03-03 2012-09-27 Toshiba Corp 半導体発光装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7683379B2 (en) 2004-07-30 2010-03-23 Fujikura Ltd. Light emitting element and manufacturing method thereof

Also Published As

Publication number Publication date
JPH10173224A (ja) 1998-06-26

Similar Documents

Publication Publication Date Title
JP3207773B2 (ja) 化合物半導体発光素子及びその製造方法
US6316792B1 (en) Compound semiconductor light emitter and a method for manufacturing the same
JP4091261B2 (ja) 半導体発光素子及びその製造方法
US8679869B2 (en) Contact for a semiconductor light emitting device
JP4024994B2 (ja) 半導体発光素子
JP4050444B2 (ja) 発光素子及びその製造方法
JPH114020A (ja) 半導体発光素子及びその製造方法、並びに半導体発光装置
JP2007281037A (ja) 半導体発光素子及びその製造方法
JP5608589B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP2005175462A (ja) 半導体発光素子及びその製造方法
JP3814151B2 (ja) 発光素子
TWI795364B (zh) 發光器件及其形成之方法
US6864514B2 (en) Light emitting diode
JP2005005557A (ja) 半導体発光素子の製造方法
JP4174581B2 (ja) 発光素子の製造方法
KR101032987B1 (ko) 반도체 발광소자
JP3507716B2 (ja) 半導体発光素子の製造方法
JP2006032665A (ja) 発光ダイオード
JPH09129933A (ja) 発光素子
KR100751632B1 (ko) 발광 소자
JP2916424B2 (ja) 半導体発光素子、半導体発光素子の電極および半導体発光素子の製造方法
US20230120369A1 (en) Radiation-Emitting Semiconductor Body and Method for Producing Same
JP3536976B2 (ja) 発光素子
CN109952659B (zh) 具有超晶格的ⅲ-p发光器件
JP3663869B2 (ja) 窒化ガリウム系化合物半導体素子

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080706

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090706

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090706

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130706

Year of fee payment: 12

EXPY Cancellation because of completion of term