[go: up one dir, main page]

JP3206484B2 - High frequency heating equipment - Google Patents

High frequency heating equipment

Info

Publication number
JP3206484B2
JP3206484B2 JP08362097A JP8362097A JP3206484B2 JP 3206484 B2 JP3206484 B2 JP 3206484B2 JP 08362097 A JP08362097 A JP 08362097A JP 8362097 A JP8362097 A JP 8362097A JP 3206484 B2 JP3206484 B2 JP 3206484B2
Authority
JP
Japan
Prior art keywords
switching element
semiconductor switching
capacitor
pulse
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08362097A
Other languages
Japanese (ja)
Other versions
JPH10284244A (en
Inventor
大介 別荘
誠 三原
嘉朗 石尾
健治 安井
治雄 末永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP08362097A priority Critical patent/JP3206484B2/en
Publication of JPH10284244A publication Critical patent/JPH10284244A/en
Application granted granted Critical
Publication of JP3206484B2 publication Critical patent/JP3206484B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of High-Frequency Heating Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はマグネトロンを用い
た高周波加熱装置に関し、特にマグネトロンの駆動用電
源に関するものである。
The present invention relates to a high-frequency heating device using a magnetron, and more particularly to a power supply for driving a magnetron.

【0002】[0002]

【従来の技術】図6は従来例のマグネトロン駆動用電源
の回路図である。
2. Description of the Related Art FIG. 6 is a circuit diagram of a conventional magnetron driving power supply.

【0003】図6において、1は直流電源、2はリーケ
ージトランス、3は第1の半導体スイッチング素子、4
は第1のコンデンサ、5は第2のコンデンサ、6は第2
の半導体スイッチング素子、7は駆動回路、8は整流回
路、9はマグネトロンである。
In FIG. 6, 1 is a DC power supply, 2 is a leakage transformer, 3 is a first semiconductor switching element,
Is the first capacitor, 5 is the second capacitor, 6 is the second capacitor
, A drive circuit, 8 a rectifier circuit, and 9 a magnetron.

【0004】駆動回路7は、その内部に第1の半導体ス
イッチング素子3と第2の半導体スイッチング素子6の
駆動のパルスをつくるための、発振部11が構成されて
いる。この発振部で所定周波数とデューティーの信号が
発生され、第1の半導体スイッチング素子3にパルスを
与えている。第2の半導体スイッチング素子6には、第
1の半導体スイッチング素子3のパルスの反転したパル
スが与えられている。遅延回路12は第2の半導体スイ
ッチング素子6のパルスの後縁と前記第1の半導体スイ
ッチング素子3の駆動パルスの前縁との間に一定の遅延
時間を設ける機能を有する。
The driving circuit 7 includes an oscillating unit 11 for generating pulses for driving the first semiconductor switching element 3 and the second semiconductor switching element 6 therein. The oscillating unit generates a signal of a predetermined frequency and a duty, and gives a pulse to the first semiconductor switching element 3. A pulse obtained by inverting the pulse of the first semiconductor switching element 3 is given to the second semiconductor switching element 6. The delay circuit 12 has a function of providing a fixed delay time between the trailing edge of the pulse of the second semiconductor switching element 6 and the leading edge of the driving pulse of the first semiconductor switching element 3.

【0005】この回路の動作について図7および図8を
参照して説明する。まず、パルスが第1の半導体スイッ
チング素子3に与えられ、それを構成するトランジスタ
がオンしている場合、直流電源1以降の主要回路部分の
等価回路は図7(a)のようになり、コレクタ電流Ic
がリーケージトランスの1次側を通って第3のコンデン
サ10から供給される{図8(a)状態(イ)}。この
時、リーケージトランスの2次側出力は全波倍電圧整流
回路のコンデンサ13を充電し始める。コンデンサ14
には初期電圧V2が蓄えられているので、コンデンサ1
3の電圧V3とが V2+V3>Vcut (1) Vcut:マグネトロンのカットオフ電圧 の関係になるとマグネトロンを発振させることができマ
グネトロン9に電流が流れ始める。第1の半導体スイッ
チイング素子3がオフすると、等価回路は図7(b)の
ようになり、リーケージトランス2の1次側に流れてい
た電流は第1のコンデンサ4に向かって流れ始める。こ
のとき、リーケージトランス2の2次側出力はコンデン
サ14の充電を始める{図8(b)の状態(ロ)}。こ
のとき、(1)式5満たすと、再びマグネトロン9は発
振を開始し、アノード電流が流れ始める。リーケージト
ランス2の1次側の電流は図8(d)のようになる。第
1の半導体スイッチング素子3の電圧は図8(e)のよ
うになる。この電圧が第二のコンデンサ5の初期電圧に
到達すると、第2の半導体スイッチング素子6を構成す
るダイオードがオンし、第2のコンデンサ5の充電が開
始される{図8(c)の状態(ハ)}。このときの等価
回路は図7(c)のようになる。第1のコンデンサ4と
直列に寄生インダクタ15が存在する。この寄生インダ
クタ15はプリント基板上のパターンに存在するインダ
クタや、第1のコンデンサ4の持つインダクタなどによ
るものである。第2の半導体スイッチング素子6を構成
するダイオードがオンすると、第1のコンデンサ4に流
れていた電流が急に減少するので、この寄生インダクタ
15と第1のコンデンサ4との作用で振動電流が発生す
る。この振動電流は第1のコンデンサ4、寄生インダク
タ15、第2の半導体スイッチング素子6を構成するダ
イオード、第2のコンデンサ5とで構成される閉ループ
を流れる。図8(b)第1のコンデンサ4の電流波形の
状態(ハ)の部分が振動電流である。この振動電流は状
態(ニ)まで存在する。また、図8(c)第2のコンデ
ンサ電流波形にも振動電流が存在する。この振動電流で
マイナス方向の電流は第2の半導体スイッチング素子6
を構成するダイオードを通り、プラス方向の電流は第2
の半導体スイッチング素子6を構成するトランジスタを
通る。第2の半導体スイッチング素子6と第1の半導体
スイッチング素子3に与えられる駆動のパルスは駆動回
路7から供給されるが、第2の半導体スイッチング素子
6のパルスは第1の半導体スイッチング素子3のパルス
の反転信号が与えられる。但し、第2の半導体スイッチ
ング素子6のパルスの後縁と前記第1の半導体スイッチ
ング素子3の駆動パルスの前縁との間に遅延時間Td3を
設けているが、第2の半導体スイッチング素子6の駆動
パルスの後縁と前記第1の半導体スイッチング素子3の
駆動パルスの前縁との間には遅延時間が設定されておら
ず、第1の半導体スイッチング素子3のオフとほぼ同時
に第2の半導体スイッチング素子を構成するトランジス
タがオンしている。これにより、振動電流がマイナス方
向に流れることになる。
The operation of this circuit will be described with reference to FIGS. First, when a pulse is given to the first semiconductor switching element 3 and a transistor constituting the same is turned on, an equivalent circuit of a main circuit portion after the DC power supply 1 is as shown in FIG. Current Ic
Is supplied from the third capacitor 10 through the primary side of the leakage transformer {state (a) in FIG. 8 (a)}. At this time, the secondary output of the leakage transformer starts charging the capacitor 13 of the full wave voltage doubler rectifier circuit. Capacitor 14
Since the initial voltage V2 is stored in the
When the voltage V3 of V.3 is in the relationship of V2 + V3> Vcut (1) Vcut: cutoff voltage of the magnetron, the magnetron can be oscillated, and the current starts to flow through the magnetron 9. When the first semiconductor switching element 3 is turned off, the equivalent circuit becomes as shown in FIG. 7B, and the current flowing on the primary side of the leakage transformer 2 starts flowing toward the first capacitor 4. At this time, the secondary output of the leakage transformer 2 starts charging the capacitor 14 (the state (b) in FIG. 8B). At this time, when Expression (1) is satisfied, the magnetron 9 starts oscillating again, and the anode current starts flowing. The current on the primary side of the leakage transformer 2 is as shown in FIG. The voltage of the first semiconductor switching element 3 is as shown in FIG. When this voltage reaches the initial voltage of the second capacitor 5, the diode constituting the second semiconductor switching element 6 is turned on, and charging of the second capacitor 5 is started {state (c) of FIG. C)}. The equivalent circuit at this time is as shown in FIG. A parasitic inductor 15 exists in series with the first capacitor 4. The parasitic inductor 15 is formed by an inductor existing in a pattern on a printed circuit board, an inductor of the first capacitor 4, and the like. When the diode constituting the second semiconductor switching element 6 is turned on, the current flowing through the first capacitor 4 suddenly decreases, and an oscillating current is generated by the action of the parasitic inductor 15 and the first capacitor 4. I do. This oscillating current flows through a closed loop including the first capacitor 4, the parasitic inductor 15, the diode forming the second semiconductor switching element 6, and the second capacitor 5. FIG. 8B shows a state (c) of the current waveform of the first capacitor 4 which is an oscillating current. This oscillating current exists up to state (d). Also, an oscillating current exists in the second capacitor current waveform in FIG. In the oscillating current, a negative current flows through the second semiconductor switching element 6.
Through the diode that constitutes
Of the semiconductor switching element 6. The driving pulse supplied to the second semiconductor switching element 6 and the first semiconductor switching element 3 is supplied from the driving circuit 7, but the pulse of the second semiconductor switching element 6 is the pulse of the first semiconductor switching element 3. Are provided. However, the delay time Td3 is provided between the trailing edge of the pulse of the second semiconductor switching element 6 and the leading edge of the drive pulse of the first semiconductor switching element 3, No delay time is set between the trailing edge of the drive pulse and the leading edge of the drive pulse of the first semiconductor switching element 3, and the second semiconductor is almost simultaneously turned off when the first semiconductor switching element 3 is turned off. The transistor constituting the switching element is on. As a result, the oscillating current flows in the negative direction.

【0006】図8(e)の第1の半導体スイッチング素
子電圧の状態(ハ)は、第2のコンデンサ5が第1のコ
ンデンサ4に比べて、その容量値を大きくしてあるので
電圧の傾きが急激に緩やかになる。リーケージトランス
2の一次側から第2のコンデンサ5に向かって流れてい
た電流が、反対に、第2のコンデンサ5から1次側に向
かって流れるようになると、状態(ニ)に移行する。任
意の時間T1で第2の半導体スイッチング素子を構成す
るトランジスタを遮断すると、第1のコンデンサ4から
リーケージトランス2の1次側に向かって電流が流れ始
める状態(ホ)に移行する。この時の第1の半導体スイ
ッチング素子3の電圧の傾きは急になり、第1のコンデ
ンサ4の持つエネルギーによって零に向かって下がって
いく。この電圧が零になった時点で、第1の半導体スイ
ッチング素子3を再び駆動させると、状態(イ)から同
様な動作を繰り返すことになる。電圧が零になってから
第1の半導体スイッチング素子をオンさせるので、この
点でのスイッチング損失は極めて小さなものとすること
ができる。このような動作を実現するために第1の半導
体スイッチング素子3の電圧が零になるまでに要する時
間に相当する遅延時間Td3を第2の半導体スイッチング
素子6のパルスの後縁と前記第1の半導体スイッチング
素子3の駆動パルスの前縁との間に設けている。第1の
半導体スイッチング素子3のパルス波形と、第2の半導
体スイッチング素子6のパルス波形をそれぞれ図8
(f)、(g)に示す。
The state (c) of the voltage of the first semiconductor switching element shown in FIG. 8 (e) is such that the second capacitor 5 has a larger capacitance value than the first capacitor 4, so that the voltage gradient Suddenly slows down. When the current flowing from the primary side of the leakage transformer 2 toward the second capacitor 5 starts flowing from the second capacitor 5 toward the primary side, the state transits to the state (d). When the transistor constituting the second semiconductor switching element is cut off at an arbitrary time T1, the state shifts to a state (e) in which current starts to flow from the first capacitor 4 toward the primary side of the leakage transformer 2. At this time, the slope of the voltage of the first semiconductor switching element 3 becomes steep, and decreases toward zero due to the energy of the first capacitor 4. When the first semiconductor switching element 3 is driven again when this voltage becomes zero, the same operation is repeated from the state (a). Since the first semiconductor switching element is turned on after the voltage becomes zero, the switching loss at this point can be extremely small. In order to realize such an operation, the delay time Td3 corresponding to the time required until the voltage of the first semiconductor switching element 3 becomes zero is set to be equal to the trailing edge of the pulse of the second semiconductor switching element 6 and the first edge. It is provided between the semiconductor switching element 3 and the leading edge of the drive pulse. The pulse waveform of the first semiconductor switching element 3 and the pulse waveform of the second semiconductor switching element 6 are shown in FIG.
(F) and (g).

【0007】前述した第2のコンデンサの初期電圧は、
状態(ニ)で、第2の半導体スイッチング素子6を任意
の時間T1の間、オンすることにより決定される。すな
わち、第2の半導体スイッチング素子6のオン時間を長
くすればするほど、第2のコンデンサ5の初期電圧が下
がり、結果として第1の半導体スイッチング素子3の電
圧を下げる事ができるという特長を有するものである。
The initial voltage of the above-mentioned second capacitor is:
In the state (d), it is determined by turning on the second semiconductor switching element 6 for an arbitrary time T1. That is, the longer the ON time of the second semiconductor switching element 6, the lower the initial voltage of the second capacitor 5, and as a result, the voltage of the first semiconductor switching element 3 can be reduced. Things.

【0008】振動電流の発生は図9に示される回路でも
同様である。同図(a)はリーケージトランス2の一次
側に直列に、第2のコンデンサ5と第2の半導体スイッ
チング素子6との直列回路を接続し、第1のコンデンサ
4をリーケージトランスの1次側に並列に接続した場合
である。
The generation of the oscillating current is the same in the circuit shown in FIG. FIG. 3A shows that a series circuit of a second capacitor 5 and a second semiconductor switching element 6 is connected in series with the primary side of the leakage transformer 2, and the first capacitor 4 is connected to the primary side of the leakage transformer. This is the case where they are connected in parallel.

【0009】同図(b)はリーケージトランス2の1次
側に並列に、第2のコンデンサ5と第2の半導体スイッ
チング素子6との直列回路を接続し、第1のコンデンサ
4をリーケージトランスの1次側に直列に接続した場合
である。
FIG. 1 (b) shows that a series circuit of a second capacitor 5 and a second semiconductor switching element 6 is connected in parallel with the primary side of the leakage transformer 2, and the first capacitor 4 is connected to the leakage transformer. This is the case where the primary side is connected in series.

【0010】同図(c)はリーケージトランス2の1次
側に並列に、第2のコンデンサ5と第2の半導体スイッ
チング素子6との直列回路を接続し、第1のコンデンサ
4をリーケージトランスの1次側に並列に接続した場合
である。
FIG. 1C shows that a series circuit of a second capacitor 5 and a second semiconductor switching element 6 is connected in parallel with the primary side of the leakage transformer 2, and the first capacitor 4 is connected to the leakage transformer. This is the case where they are connected in parallel to the primary side.

【0011】[0011]

【発明が解決しようとする課題】しかしながら、従来の
マグネトロン駆動電源は従来例で述べたように、寄生イ
ンダクタ15の存在により、第1のコンデンサと第2の
コンデンサに振動電流が発生し、その結果、両方のコン
デンサの実行電流を増加せしめコンデンサの体積を大き
くして放熱面積を確保する必要がありコンデンサの大型
化と振動電流に起因するノイズの発生という問題があ
る。
However, in the conventional magnetron drive power supply, as described in the conventional example, the presence of the parasitic inductor 15 causes an oscillating current to be generated in the first capacitor and the second capacitor. However, it is necessary to increase the effective current of both capacitors and increase the volume of the capacitors to secure a heat radiation area, and there is a problem that the capacitors become large and noise is generated due to an oscillating current.

【0012】[0012]

【課題を解決するための手段】本発明は上記課題を解決
するために、振動電流が流れる閉ループを不用意につく
らないように、第2の半導体スイッチング素子を駆動す
るパルスを与えるようにするものである。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention provides a pulse for driving a second semiconductor switching element so as not to inadvertently create a closed loop through which an oscillating current flows. It is.

【0013】また、本発明は第1の半導体スイッチング
素子に印加する電圧が零になった時点で、駆動のパルス
信号が与えられるようにするために、第1の半導体スイ
ッチング素子を駆動するパルスの後縁と第2の半導体ス
イッチング素子を駆動するパルスの前縁との間に第1の
遅延時間を設け、第2の半導体スイッチング素子の駆動
パルスの後縁と前記第1の半導体スイッチング素子の駆
動パルスの前縁との間に第2の遅延時間とを別個に設け
る構成とする。
Further, according to the present invention, when the voltage applied to the first semiconductor switching element becomes zero, a pulse signal for driving the first semiconductor switching element is provided so that a pulse signal for driving is given. A first delay time is provided between a trailing edge and a leading edge of a pulse for driving the second semiconductor switching element, and a trailing edge of a driving pulse of the second semiconductor switching element and driving of the first semiconductor switching element. The second delay time is provided separately from the leading edge of the pulse.

【0014】[0014]

【発明の実施の形態】本発明の請求項1記載の発明は、
直流電源と、前記直流電源に接続するリーケージトラン
スと、前記リーケージトランスの一次側と前記直流電源
に対して直列に接続する第1の半導体スイッチング素子
と、前記リーケージトランスの1次側に並列または直列
に接続する第1のコンデンサと、前記第1のコンデンサ
と直列に接続する寄生インダクタと、第2のコンデンサ
と第2の半導体スイッチング素子を直列に接続し、前記
第2のコンデンサと前記第2の半導体スイッチング素子
を直列に接続した直列接続は、その一端を前記リーケー
ジトランスと前記第1の半導体スイッチング素子の中点
に接続し、他端を前記直流電源の正極側または負極側に
接続し、前記第1および第2の半導体スイッチング素子
を駆動するパルスを発生する駆動回路と、前記リーケー
ジトランスの2次側に接続する整流回路と、前記整流回
路に接続される前記マグネトロンとを備え、前記第1の
半導体スイッチング素子と前記第2の半導体スイッチン
グ素子を交互に駆動し、かつ、各スイッチング素子の駆
動の切り替え時には遅延時間を設ける構成とした。その
ため振動電流は小さくなる。
BEST MODE FOR CARRYING OUT THE INVENTION
A DC power supply, a leakage transformer connected to the DC power supply, a primary side of the leakage transformer, and the DC power supply
The first semiconductor switching element, the parasitic inductor above were parallel or on the primary side of the leakage transformer for connecting a first capacitor connected in series to said first capacitor in series to connect in series to the When, a second capacitor the second semiconductor switching elements connected in series, the
Second capacitor and second semiconductor switching element
Are connected in series, one end of the
Midpoint of a ditransformer and the first semiconductor switching element
And the other end to the positive or negative side of the DC power supply.
Connect, includes a drive circuit for generating a pulse for driving said first and second semiconductor switching elements, and a rectifier circuit connected to the secondary side of the leakage transformer, and said magnetron connected to said rectifying circuit , The first
Semiconductor switching element and second semiconductor switch
Drive the switching elements alternately, and drive each switching element.
When switching the motion, a delay time is provided . Therefore, the oscillating current becomes small.

【0015】また、第1の半導体スイッチング素子を駆
動するパルスの後縁と第2の半導体スイッチング素子を
駆動するパルスの前縁との間に第1の遅延時間を設ける
第1の遅延回路と、第2の半導体スイッチング素子の駆
動パルスの後縁と前記第1の半導体スイッチング素子の
駆動パルスの前縁との間に第2の遅延時間を設ける第2
の遅延回路とを設ける構成とし、第1の遅延時間と第2
の遅延時間とを別個に設定できる構成とした。
A first delay circuit for providing a first delay time between a trailing edge of a pulse for driving the first semiconductor switching element and a leading edge of a pulse for driving the second semiconductor switching element; A second delay time is provided between the trailing edge of the drive pulse of the second semiconductor switching element and the leading edge of the drive pulse of the first semiconductor switching element.
And the first delay time and the second delay circuit
And the delay time can be set separately.

【0016】そして、第1の半導体スイッチング素子電
圧を、その電圧が零になった時点でオンさせることがで
き、スイッチング損失が低減できると共に第1のコンデ
ンサおよび第2のコンデンサの振動電流の発生を抑制す
ることができる。
Then, the first semiconductor switching element voltage can be turned on when the voltage becomes zero, so that the switching loss can be reduced and the oscillating current of the first capacitor and the second capacitor can be reduced. Can be suppressed.

【0017】以下、本発明の実施例について図面を参照
して説明する。 (実施例1) 図1において図6と同等な構成要素については同じ符号
を用い詳細な説明を省略する。また、回路動作の概略も
同等であるので詳しい説明を省略する。第1の半導体ス
イッチング素子3と第2の半導体スイッチング素子6と
を駆動するパルス信号は、図2(c)、(d)のように
与えられる。第1の半導体スイッチング素子3のパルス
信号の後縁と第2の半導体スイッチング素子6の前縁と
の間には第1の遅延時間(Td1)が設けられ、第1の半
導体スイッチング素子3のパルス信号の前縁と第2の半
導体スイッチング素子6のパルス信号の後縁との間には
第2の遅延時間(Td2)を設けてある。第1の遅延時間
(Td1)は同図(a)の第1のコンデンサの電流波形に
発生する振動電流がなるべく小さくなるように設定され
る。この点について詳細に説明するために、まず図3の
理想回路を用いてその動作を述べる。この理想回路は図
1の構成要素の中で必要な部分のみを取り出したもの
で、理想化するために寄生インダクタ15を取り除いて
いる。同回路による第1のコンデンサ4と、第2のコン
デンサ5とに流れる電流波形は図4(a)、(b)のよ
うになる。図4(b)の第2のコンデンサ5に流れる
(ヘ)の状態における電流は図3の第2の半導体スイッ
チング素子6を構成するダイオードを介して流れ、
(ト)の状態における電流は同じ第2の半導体スイッチ
ング素子6を構成するトランジスタを介して流れる。従
ってトランジスタはこの電流が流れる時点でオンさせて
おけばよいので、同図4(c)のようなタイミングで駆
動のパルス信号を与えればよい。図4(d)は第1の半
導体スイッチング素子3を駆動するパルス信号であり、
第1の半導体スイッチング素子3のパルス信号の後縁と
第2の半導体スイッチング素子6の前縁との間には第1
の遅延時間(Td1)を設け、第1の半導体スイッチング
素子3のパルス信号の前縁と第2の半導体スイッチング
素子6のパルス信号の後縁との間には第2の遅延時間
(Td2)を設ければよい。このような第1の遅延時間(T
d1)と第2の遅延時間(Td2)とを寄生インダクタ15
の存在する実際の回路に適用すると、第1のコンデンサ
4と、第2のコンデンサ5とに流れる電流波形は図2
(a)、(b)のようになる。また、第2の半導体スイ
ッチング素子6と第1の半導体スイッチング素子3を駆
動するパルス信号の波形を図4(c)、(d)に示す。
図4(c)は第2の半導体スイッチング素子6に与えら
れる駆動パルスで、すなわち同半導体スイッチング素子
を構成するトランジスタに与えられる駆動パルスであ
る。これと従来例である図8(f)と比較すると、その
パルス信号のオン幅が短くなっている。このため、本実
施例では、第2のコンデンサの振動電流がマイナス方向
に振れようとしても、そのときに第2の半導体スイッチ
ング素子6を構成するトランジスタがオンしていないた
め、マイナス方向に流れない。この結果、振動電流を継
続させずに減衰させることができる。これは第1のコン
デンサ4の電流波形である図2(a)と従来例の図8
(b)、および第2のコンデンサの電流波形である図2
(b)と従来例の図8(c)とを比べれば、本発明は振
動電流が低減されていることが明確である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. Embodiment 1 In FIG. 1, the same components as those in FIG. 6 are denoted by the same reference numerals, and detailed description is omitted. In addition, since the outline of the circuit operation is the same, detailed description is omitted. Pulse signals for driving the first semiconductor switching element 3 and the second semiconductor switching element 6 are given as shown in FIGS. 2 (c) and 2 (d). A first delay time (Td1) is provided between the trailing edge of the pulse signal of the first semiconductor switching element 3 and the leading edge of the second semiconductor switching element 6, and the pulse of the first semiconductor switching element 3 is provided. A second delay time (Td2) is provided between the leading edge of the signal and the trailing edge of the pulse signal of the second semiconductor switching element 6. The first delay time (Td1) is set so that the oscillating current generated in the current waveform of the first capacitor in FIG. In order to explain this point in detail, the operation will first be described using the ideal circuit of FIG. This ideal circuit is obtained by extracting only necessary parts from the components shown in FIG. 1, and the parasitic inductor 15 is removed for idealization. The waveform of the current flowing through the first capacitor 4 and the second capacitor 5 by the same circuit is as shown in FIGS. The current in the state (f) flowing through the second capacitor 5 in FIG. 4B flows through the diode constituting the second semiconductor switching element 6 in FIG.
The current in the state (g) flows through the transistor forming the same second semiconductor switching element 6. Therefore, since the transistor may be turned on at the time when this current flows, a driving pulse signal may be given at the timing shown in FIG. FIG. 4D shows a pulse signal for driving the first semiconductor switching element 3.
Between the trailing edge of the pulse signal of the first semiconductor switching element 3 and the leading edge of the second semiconductor switching element 6, the first
Is provided, and a second delay time (Td2) is provided between the leading edge of the pulse signal of the first semiconductor switching element 3 and the trailing edge of the pulse signal of the second semiconductor switching element 6. It may be provided. Such a first delay time (T
d1) and the second delay time (Td2)
When applied to an actual circuit in which is present, the current waveforms flowing through the first capacitor 4 and the second capacitor 5 are as shown in FIG.
(A) and (b) are obtained. FIGS. 4C and 4D show waveforms of pulse signals for driving the second semiconductor switching element 6 and the first semiconductor switching element 3.
FIG. 4C shows a drive pulse applied to the second semiconductor switching element 6, that is, a drive pulse applied to a transistor included in the semiconductor switching element. Compared with FIG. 8F, which is a conventional example, the ON width of the pulse signal is shorter. For this reason, in the present embodiment, even if the oscillating current of the second capacitor is going to swing in the minus direction, the transistor constituting the second semiconductor switching element 6 does not turn on at that time and does not flow in the minus direction. . As a result, the oscillating current can be attenuated without continuing. This is the current waveform of the first capacitor 4 shown in FIG.
(B) and FIG. 2 showing the current waveform of the second capacitor.
By comparing FIG. 8B with FIG. 8C of the conventional example, it is clear that the oscillating current is reduced in the present invention.

【0018】従来例で示した図9(a)、(b)、
(c)の回路構成についても上述した同様な手段により
同等な作用を得る事ができるので詳細な説明は省略す
る。
FIGS. 9 (a) and 9 (b) show a conventional example.
As for the circuit configuration (c), an equivalent operation can be obtained by the same means as described above, and a detailed description thereof will be omitted.

【0019】(実施例2) 図1の駆動回路7は発振器11と、第1の遅延回路16
と、第2の遅延回路17とから構成されている。図5
(a)は発振器11の出力パルスで、このパルスは第1
の遅延回路16と、第2の遅延回路17とに伝達され
る。第1の遅延回路16は発振器11の出力パルスと抵
抗18aおよび18bとで発生される基準電圧とを比較
する。比較手段16aの出力端には電源につながる抵抗
16cとコンデンサ16dとが接続されているため、比
較手段16aのパルスの立上りは図5(b)のようにな
る。同パルスの立ち下がりは比較手段16aがコンデン
サ16dの電荷を急激に引き抜くので急峻に立ち下が
る。比較手段16bは比較手段16aの出力と基準電圧
とを比較するので、その出力パルスは図5(c)のよう
になる。同パルスが第1の半導体スイッチング素子3を
駆動することになる。
(Embodiment 2) The drive circuit 7 of FIG. 1 includes an oscillator 11 and a first delay circuit 16
And a second delay circuit 17. FIG.
(A) is an output pulse of the oscillator 11, which is the first pulse.
To the second delay circuit 17 and the second delay circuit 17. The first delay circuit 16 compares an output pulse of the oscillator 11 with a reference voltage generated by the resistors 18a and 18b. Since the resistor 16c and the capacitor 16d connected to the power supply are connected to the output terminal of the comparing means 16a, the rising of the pulse of the comparing means 16a is as shown in FIG. The falling of the pulse sharply falls because the comparing means 16a rapidly extracts the charge of the capacitor 16d. Since the comparing means 16b compares the output of the comparing means 16a with the reference voltage, the output pulse is as shown in FIG. The pulse drives the first semiconductor switching element 3.

【0020】第2の遅延回路17に伝達されたパルスは
反転し出力されるが、出力端には抵抗17cとコンデン
サ17dとが接続されており、これらの作用は第1の遅
延回路の場合と同様である。図5(d)は比較手段17
aの出力パルス、同図(e)は比較手段17bの出力
で、このパルスが半導体スイッチング素子6を駆動す
る。
The pulse transmitted to the second delay circuit 17 is inverted and output. The output terminal is connected to a resistor 17c and a capacitor 17d. These functions are different from those of the first delay circuit. The same is true. FIG. 5D shows the comparison means 17.
The output pulse a is the output of the comparison means 17b, and this pulse drives the semiconductor switching element 6.

【0021】同図(c)と同図(e)とを比較すると、
同図(c)のパルス、すなわち第1の半導体スイッチン
グ素子3を駆動するパルスの後縁と同図(e)のパル
ス、すなわち第2の半導体スイッチング素子6の駆動の
パルスの前縁との間に第1の遅延時間(Td1)が設けら
れ、また、第2の半導体スイッチング素子6を駆動する
パルスの後縁と第1の半導体スイッチング素子3を駆動
するパルスの前縁との間に第2の遅延時間(Td2)が設
けられることになる。
When comparing FIG. 3C and FIG. 3E,
(C), that is, between the trailing edge of the pulse for driving the first semiconductor switching element 3 and the pulse in FIG. (E), that is, the leading edge of the pulse for driving the second semiconductor switching element 6 Is provided with a first delay time (Td1), and a second delay is provided between the trailing edge of the pulse driving the second semiconductor switching element 6 and the leading edge of the pulse driving the first semiconductor switching element 3. Is provided for the delay time (Td2).

【0022】第1の遅延時間(Td1)または第2の遅延
時間(Td2)の大きさはそれぞれ抵抗16cとコンデン
サ16d、または抵抗17cとコンデンサ17dとで設
定することができるので、Td1とTd2とを別個に設定する
事ができる。実施例1で述べたように、第1の遅延時間
(Td1)は第2の半導体スイッチング素子6を駆動する
パルスがオフになってから、第1の半導体スイッチング
素子3の電圧が零になるまでに要する時間に相当する時
間に設定すればよい。
The magnitudes of the first delay time (Td1) and the second delay time (Td2) can be set by the resistor 16c and the capacitor 16d or the resistor 17c and the capacitor 17d, respectively. Can be set separately. As described in the first embodiment, the first delay time (Td1) is from when the pulse driving the second semiconductor switching element 6 is turned off until the voltage of the first semiconductor switching element 3 becomes zero. May be set to a time corresponding to the time required for.

【0023】第1の遅延時間(Td1)は第1のコンデン
サあるいわ第2のコンデンサの電流波形に発生する振動
電流がなるべく小さくなるように設定すればよい。
The first delay time (Td1) may be set so that the oscillating current generated in the current waveform of the first capacitor, that is, the second capacitor, is as small as possible.

【0024】なお、図1において、リーケージトランス
2に直列に第1の半導体素子3を接続し、リーケージト
ランス2に並列に第1のコンデンサ4およびこのコンデ
ンサ4に直列に存在する寄生インダクタ15を、並びに
第2のコンデンサ5およびこのコンデンサ5に直列に第
2の半導体スイッチング素子を接続する回路としたが、
従来例の図9に示したような回路でもよい。すなわち、
(a)はリーケージトランス2の一次側に直列に、第2
のコンデンサ5と第2の半導体スイッチング素子6との
直列回路を接続し、第1のコンデンサ4をリーケージト
ランスの1次側に並列に接続した場合である。
In FIG. 1, a first semiconductor element 3 is connected in series with the leakage transformer 2, and a first capacitor 4 and a parasitic inductor 15 existing in series with the capacitor 4 are connected in parallel with the leakage transformer 2. And a circuit for connecting a second semiconductor switching element in series with the second capacitor 5 and the capacitor 5,
A conventional circuit as shown in FIG. 9 may be used. That is,
(A) is in series with the primary side of the leakage transformer 2,
Is connected in series with the capacitor 5 and the second semiconductor switching element 6, and the first capacitor 4 is connected in parallel to the primary side of the leakage transformer.

【0025】(b)はリーケージトランス2の1次側に
並列に、第2のコンデンサ5と第2の半導体スイッチン
グ素子6との直列回路を接続し、第1のコンデンサ4を
リーケージトランスの1次側に直列に接続した場合であ
る。
FIG. 2B shows that a series circuit of a second capacitor 5 and a second semiconductor switching element 6 is connected in parallel with the primary side of the leakage transformer 2 and the first capacitor 4 is connected to the primary side of the leakage transformer. It is a case where it is connected in series to the side.

【0026】(c)はリーケージトランス2の1次側に
並列に、第2のコンデンサ5と第2の半導体スイッチン
グ素子6との直列回路を接続し、第1のコンデンサ4を
リーケージトランスの1次側に並列に接続した場合であ
る。
FIG. 3C shows that a series circuit of a second capacitor 5 and a second semiconductor switching element 6 is connected in parallel with the primary side of the leakage transformer 2, and the first capacitor 4 is connected to the primary side of the leakage transformer. Side is connected in parallel.

【0027】[0027]

【発明の効果】以上のように本発明によれば、第2の半
導体スイッチング素子を駆動するパルスを与えるタイミ
ングにより、第1のコンデンサと寄生インダクタにより
発生する振動電流を抑制する事ができるという効果を有
する。
As described above, according to the present invention, the oscillating current generated by the first capacitor and the parasitic inductor can be suppressed by the timing of applying the pulse for driving the second semiconductor switching element. Having.

【0028】また、第1の半導体スイッチング素子を駆
動するパルスの後縁と第2の半導体スイッチング素子を
駆動するパルスの前縁との間に第1の遅延時間を設ける
第1の遅延回路と、第2の半導体スイッチング素子の駆
動パルスの後縁と前記第1の半導体スイッチング素子の
駆動パルスの前縁との間に第2の遅延時間を設ける第2
の遅延回路とを設ける構成とし、第1の遅延時間と第2
の遅延時間とを別個に設定できる構成とすることによ
り、第1の半導体スイッチング素子電圧を、その電圧が
零になった時点でオンさせる事ができスイッチング損失
が低減できるとともに、第1のコンデンサおよび第2の
コンデンサの振動電流の発生を抑制することができると
いう効果を有する。
A first delay circuit for providing a first delay time between a trailing edge of a pulse for driving the first semiconductor switching element and a leading edge of a pulse for driving the second semiconductor switching element; A second delay time is provided between the trailing edge of the drive pulse of the second semiconductor switching element and the leading edge of the drive pulse of the first semiconductor switching element.
And the first delay time and the second delay circuit
And the delay time can be set separately, the first semiconductor switching element voltage can be turned on when the voltage becomes zero, the switching loss can be reduced, and the first capacitor and the This has an effect that generation of an oscillating current of the second capacitor can be suppressed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例1および実施例2の高周波加熱
装置のマグネトロン駆動用電源の回路図
FIG. 1 is a circuit diagram of a power supply for driving a magnetron of a high-frequency heating device according to Embodiments 1 and 2 of the present invention.

【図2】同主要回路部の波形図FIG. 2 is a waveform diagram of the main circuit section.

【図3】同主要回路部の理想回路図FIG. 3 is an ideal circuit diagram of the main circuit section.

【図4】図3の理想回路図における波形図FIG. 4 is a waveform diagram in the ideal circuit diagram of FIG. 3;

【図5】本発明の実施例2の回路動作を説明する波形図FIG. 5 is a waveform chart illustrating a circuit operation according to a second embodiment of the present invention.

【図6】従来の高周波加熱装置のマグネトロン用駆動用
電源装置の回路図
FIG. 6 is a circuit diagram of a power supply device for driving a magnetron of a conventional high-frequency heating device.

【図7】(a)同主要回路部の一つ状態における等価回
路図 (b)主要回路部の他の状態における等価回路図 (c)主要回路部の他の状態における等価回路図 (d)主要回路部の他の状態における等価回路図
FIG. 7A is an equivalent circuit diagram in one state of the main circuit unit. FIG. 7B is an equivalent circuit diagram in another state of the main circuit unit. FIG. 7C is an equivalent circuit diagram in another state of the main circuit unit. Equivalent circuit diagram in other states of main circuit section

【図8】従来の主要回路部の波形図FIG. 8 is a waveform diagram of a conventional main circuit portion.

【図9】(a)従来の高周波加熱装置のマグネトロン用
駆動用電源装置の主要な部分の回路図 (b)同マグネトロン用駆動用電源装置の主要な部分の
他の回路図 (c)同マグネトロン用駆動用電源装置の主要な部分の
他の回路図
9A is a circuit diagram of a main part of a magnetron driving power supply unit of a conventional high-frequency heating apparatus. FIG. 9B is another circuit diagram of a main part of the magnetron driving power supply unit. Circuit diagram of the main part of the power supply device for driving

【符号の説明】[Explanation of symbols]

1 直流電源 2 リーケージトランス 3 第1の半導体スイッチング素子 4 第1のコンデンサ 5 第2のコンデンサ 6 第2の半導体スイッチング素子 7 駆動回路 8 整流回路 9 マグネトロン 15 寄生インダクタ 16 第1の遅延回路 17 第2の遅延回路 Reference Signs List 1 DC power supply 2 Leakage transformer 3 First semiconductor switching element 4 First capacitor 5 Second capacitor 6 Second semiconductor switching element 7 Drive circuit 8 Rectifier circuit 9 Magnetron 15 Parasitic inductor 16 First delay circuit 17 Second Delay circuit

フロントページの続き (72)発明者 安井 健治 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 末永 治雄 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平5−199768(JP,A) (58)調査した分野(Int.Cl.7,DB名) H05B 6/66 - 6/68 Continued on the front page (72) Inventor Kenji Yasui 1006 Kadoma Kadoma, Osaka Pref. Matsushita Electric Industrial Co., Ltd. (72) Inventor Haruo Suenaga 1006 Odakadoma Kadoma, Osaka Pref. Matsushita Electric Industrial Co., Ltd. (56 References JP-A-5-199768 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H05B 6/66-6/68

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 直流電源と、前記直流電源に接続するリ
ーケージトランスと、前記リーケージトランスの一次側
前記直流電源に対して直列に接続する第1の半導体ス
イッチング素子と、前記リーケージトランスの1次側に
列または直列に接続する第1のコンデンサと、前記第
1のコンデンサと直列に接続する寄生インダクタと、第
2のコンデンサと第2の半導体スイッチング素子を直列
に接続し、前記第2のコンデンサと前記第2の半導体ス
イッチング素子を直列に接続した直列接続は、その一端
を前記リーケージトランスと前記第1の半導体スイッチ
ング素子の中点に接続し、他端を前記直流電源の正極側
または負極側に接続し、前記第1および第2の半導体ス
イッチング素子を駆動するパルスを発生する駆動回路
と、前記リーケージトランスの2次側に接続する整流回
路と、前記整流回路に接続される前記マグネトロンとを
備え、前記第1の半導体スイッチング素子と前記第2の
半導体スイッチング素子を交互に駆動し、かつ、各スイ
ッチング素子の駆動の切り替え時には遅延時間を設ける
構成とした高周波加熱装置。
1. A DC power supply, a leakage transformer connected to the DC power supply, a first semiconductor switching element connected in series to a primary side of the leakage transformer and the DC power supply, and a primary of the leakage transformer. the <br/> was parallel or on the side of the first capacitor connected in series, and parasitic inductance to be connected in series with said first capacitor, connects the second capacitor and the second semiconductor switching element in series And the second capacitor and the second semiconductor switch.
A series connection in which switching elements are connected in series has one end
The leakage transformer and the first semiconductor switch.
And the other end to the positive side of the DC power supply.
Or a drive circuit connected to the negative electrode side to generate a pulse for driving the first and second semiconductor switching elements, a rectifier circuit connected to a secondary side of the leakage transformer, and a rectifier circuit connected to the rectifier circuit. A magnetron, the first semiconductor switching element and the second semiconductor switching element.
The semiconductor switching elements are driven alternately and each switch is
A high-frequency heating device having a configuration in which a delay time is provided when switching of the driving of the switching element is performed .
【請求項2】駆動回路に第1の半導体スイッチング素子
を駆動するパルスの後縁と第2の半導体スイッチング素
子を駆動するパルスの前縁との間に第1の遅延時間を設
ける第1の遅延回路と、第2の半導体スイッチング素子
の駆動パルスの後縁と前記第1の半導体スイッチング素
子の駆動パルスの前縁との間に第2の遅延時間を設ける
第2の遅延回路とを設ける構成とした請求項1記載の高
周波加熱装置。
2. A first delay for providing a first delay time between a trailing edge of a pulse for driving a first semiconductor switching element and a leading edge of a pulse for driving a second semiconductor switching element in a drive circuit. A circuit provided with a circuit and a second delay circuit for providing a second delay time between a trailing edge of the drive pulse of the second semiconductor switching element and a leading edge of the drive pulse of the first semiconductor switching element; The high-frequency heating device according to claim 1.
JP08362097A 1997-04-02 1997-04-02 High frequency heating equipment Expired - Fee Related JP3206484B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08362097A JP3206484B2 (en) 1997-04-02 1997-04-02 High frequency heating equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08362097A JP3206484B2 (en) 1997-04-02 1997-04-02 High frequency heating equipment

Publications (2)

Publication Number Publication Date
JPH10284244A JPH10284244A (en) 1998-10-23
JP3206484B2 true JP3206484B2 (en) 2001-09-10

Family

ID=13807540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08362097A Expired - Fee Related JP3206484B2 (en) 1997-04-02 1997-04-02 High frequency heating equipment

Country Status (1)

Country Link
JP (1) JP3206484B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660981B2 (en) 2000-01-13 2003-12-09 Matsushita Electric Industrial Co., Ltd. Induction cooking device with display

Also Published As

Publication number Publication date
JPH10284244A (en) 1998-10-23

Similar Documents

Publication Publication Date Title
US5923542A (en) Method and apparatus for driving piezoelectric transformer
US5615093A (en) Current synchronous zero voltage switching resonant topology
US6433458B2 (en) Method and unit for driving piezoelectric transformer used for controlling luminance of cold-cathode tube
JP2933077B1 (en) Discharge lamp lighting device
JP3206484B2 (en) High frequency heating equipment
JP2002017090A (en) Method and apparatus for driving piezoelectric transformer
JP2003299356A (en) Control method of DC / DC converter
JP2876912B2 (en) Induction heating cooker
KR950000287B1 (en) Power switch control circuit for television set
US4595973A (en) Switching power supply
JP3216568B2 (en) High frequency heating equipment
JP3269460B2 (en) Piezoelectric transformer drive circuit and drive method
US5041960A (en) Frequency doubler and/or self-oscillating inverter
JP3206478B2 (en) High frequency heating equipment
JP2988252B2 (en) Switching power supply
JPH05266984A (en) Discharge lamp lighting device
JP2672692B2 (en) EL lighting circuit
KR920000361B1 (en) High Efficiency Base Driver Circuit for Ringing Choke Converter
JP3211380B2 (en) Power converter
JP3206512B2 (en) High frequency heating equipment
JP2001319767A (en) High-frequency heating device
JP2604296Y2 (en) Lighting circuit for discharge lamp
JP4111588B2 (en) EL driving apparatus and EL driving method
JP2872279B2 (en) DC-AC inverter
JP3394273B2 (en) Induction heating cooker

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070706

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080706

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090706

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090706

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees