JP3206458B2 - Ｄｍａ転送方式 - Google Patents
Ｄｍａ転送方式Info
- Publication number
- JP3206458B2 JP3206458B2 JP29759696A JP29759696A JP3206458B2 JP 3206458 B2 JP3206458 B2 JP 3206458B2 JP 29759696 A JP29759696 A JP 29759696A JP 29759696 A JP29759696 A JP 29759696A JP 3206458 B2 JP3206458 B2 JP 3206458B2
- Authority
- JP
- Japan
- Prior art keywords
- stream
- data
- dma
- processor
- processors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Bus Control (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、データ転送方式に
関し、特に、ＤＭＡ（ダイレクトメモリアクセス）デー
タ転送においてＤＭＡチャネル数以上の種類のデータス
トリームを転送する方式に関する。
関し、特に、ＤＭＡ（ダイレクトメモリアクセス）デー
タ転送においてＤＭＡチャネル数以上の種類のデータス
トリームを転送する方式に関する。
【０００２】
【従来の技術】ＤＭＡチャネル数以上の種類のデータス
トリームを転送する従来技術として、例えば特開昭６２
−７９５５８号公報、特開昭６４−５９４４５号公報、
及び特開平２−２７８３６１号公報等の記載が参照され
る。
トリームを転送する従来技術として、例えば特開昭６２
−７９５５８号公報、特開昭６４−５９４４５号公報、
及び特開平２−２７８３６１号公報等の記載が参照され
る。
【０００３】上記公報に記載される従来のＤＭＡ転送方
式は、ＤＭＡリクエストを行う各データ処理装置から出
力されるＤＭＡリクエスト信号とデータ処理装置へのＤ
ＭＡアクノリッジ信号のうち１つを有効にして、実際の
ＤＭＡチャネル数よりも多数のＤＭＡ要求処理を行うも
のである。
式は、ＤＭＡリクエストを行う各データ処理装置から出
力されるＤＭＡリクエスト信号とデータ処理装置へのＤ
ＭＡアクノリッジ信号のうち１つを有効にして、実際の
ＤＭＡチャネル数よりも多数のＤＭＡ要求処理を行うも
のである。
【０００４】例えば上記特開昭６２−７９５５８号公報
には、複数の異なる周辺装置のいずれか１つに割り振っ
て出力する割り振り回路を所要チャネル数に応じて適宜
数ずつ外付け接続することにより、多くのチャネルによ
るデータ転送を可能としたＤＭＡコントローラの構成が
提案されている。より詳細には、図８に示すように、制
御信号Ｃ0に基づくＤＭＡリクエスト信号選択回路８２
で１組のＤＭＡリクエスト信号を選択し、同じ制御信号
Ｃ0に基づいていくつかのＤＭＡアクノリッジ信号から
１つのＤＭＡアクノリッジ信号を選択して、ＤＭＡコン
トローラ８１のチャネル数以上のＤＭＡ要求の処理を実
現している。
には、複数の異なる周辺装置のいずれか１つに割り振っ
て出力する割り振り回路を所要チャネル数に応じて適宜
数ずつ外付け接続することにより、多くのチャネルによ
るデータ転送を可能としたＤＭＡコントローラの構成が
提案されている。より詳細には、図８に示すように、制
御信号Ｃ0に基づくＤＭＡリクエスト信号選択回路８２
で１組のＤＭＡリクエスト信号を選択し、同じ制御信号
Ｃ0に基づいていくつかのＤＭＡアクノリッジ信号から
１つのＤＭＡアクノリッジ信号を選択して、ＤＭＡコン
トローラ８１のチャネル数以上のＤＭＡ要求の処理を実
現している。
【０００５】また上記特開昭６４−５９４４５号公報に
は、１個のチャネルを持つＤＭＡコントローラを使用し
て複数のリクエスタからのデータリクエスト要求を処理
できるようにしたアダプタにおけるＤＭＡ転送制御方式
として、図９に示すように、ＤＲＥＱアービタ制御部９
６によっていくつかのＤＭＡリクエスト信号とＤＭＡア
クノリッジ信号から１組のＤＭＡリクエスト信号とＤＭ
Ａアクノリッジ信号を選択し、ＤＭＡコントローラのチ
ャネル数以上の数のＤＭＡ要求の処理を実現している。
すなわち、多くのリクエスタからのデータ転送要求ＤＲ
ＥＱ（ａ）、（ｂ）、…、（ｄ）がＤＲＥＱアービタ制
御部９６により一本のＤＲＥＱとしてＤＭＡコントロー
ラ９５に入力し、ＩＤ情報をデータ又はアドレスに付加
して利用している。例えばＩ／Ｏ→メモリへのＤＭＡ転
送時には、最初のサイクルでＤＲＥＱアービタ制御部９
６からのＩＤ情報がマルチプレクサ９７を介してローカ
ルメモリ９３に書き込まれ、次のサイクルでＤＲＥＱア
ービタ制御部９６で選択されたリクエスタからのＤＭＡ
データがマルチプレクサ９７を介してローカルメモリ９
３に書き込まれる。
は、１個のチャネルを持つＤＭＡコントローラを使用し
て複数のリクエスタからのデータリクエスト要求を処理
できるようにしたアダプタにおけるＤＭＡ転送制御方式
として、図９に示すように、ＤＲＥＱアービタ制御部９
６によっていくつかのＤＭＡリクエスト信号とＤＭＡア
クノリッジ信号から１組のＤＭＡリクエスト信号とＤＭ
Ａアクノリッジ信号を選択し、ＤＭＡコントローラのチ
ャネル数以上の数のＤＭＡ要求の処理を実現している。
すなわち、多くのリクエスタからのデータ転送要求ＤＲ
ＥＱ（ａ）、（ｂ）、…、（ｄ）がＤＲＥＱアービタ制
御部９６により一本のＤＲＥＱとしてＤＭＡコントロー
ラ９５に入力し、ＩＤ情報をデータ又はアドレスに付加
して利用している。例えばＩ／Ｏ→メモリへのＤＭＡ転
送時には、最初のサイクルでＤＲＥＱアービタ制御部９
６からのＩＤ情報がマルチプレクサ９７を介してローカ
ルメモリ９３に書き込まれ、次のサイクルでＤＲＥＱア
ービタ制御部９６で選択されたリクエスタからのＤＭＡ
データがマルチプレクサ９７を介してローカルメモリ９
３に書き込まれる。
【０００６】そして上記特開平２−２７８３６１号公報
には、図１０に示すように、ＤＭＡコントローラ内のＤ
ＭＡリクエスト入力端子１１５にマルチプレクサ１０２
を備え、ＤＭＡアクノリッジ出力端子１１６にデマルチ
プレクサ１１３を備えることにより、ＤＭＡコントロー
ラ内部のハードウエア量の増加を僅少にとどめて多数の
ＤＭＡ転送要求機器との接続を可能とした構成が提案さ
れており、選択レジスタ部１１４に設定されている値に
基づいて１組のＤＭＡリクエスト信号とＤＭＡアクノリ
ッジ信号を選択し、ＤＭＡコントローラのチャネル数以
上の数のＤＭＡ要求の処理を実現している。
には、図１０に示すように、ＤＭＡコントローラ内のＤ
ＭＡリクエスト入力端子１１５にマルチプレクサ１０２
を備え、ＤＭＡアクノリッジ出力端子１１６にデマルチ
プレクサ１１３を備えることにより、ＤＭＡコントロー
ラ内部のハードウエア量の増加を僅少にとどめて多数の
ＤＭＡ転送要求機器との接続を可能とした構成が提案さ
れており、選択レジスタ部１１４に設定されている値に
基づいて１組のＤＭＡリクエスト信号とＤＭＡアクノリ
ッジ信号を選択し、ＤＭＡコントローラのチャネル数以
上の数のＤＭＡ要求の処理を実現している。
【０００７】
【発明が解決しようとする課題】しかしながら、上記し
た従来技術においては、１つのデータストリーム中に複
数の種類のデータがインタリーブされて含まれる場合
に、データの種類毎にストリームを切り分けることがで
きない、という問題がある。
た従来技術においては、１つのデータストリーム中に複
数の種類のデータがインタリーブされて含まれる場合
に、データの種類毎にストリームを切り分けることがで
きない、という問題がある。
【０００８】すなわち、上記従来技術に係るＤＭＡ転送
制御方式においては、例えば、図６に示すように、オー
ディオデータとビデオデータがインタリーブされている
データストリームに対して、ビデオデータ処理装置と、
オーディオデータ処理装置とが、ＤＭＡリクエスト信号
を出力する場合、ビデオデータとオーディオデータを切
り分けて、それぞれ適切な処理装置に分配する、という
ことができない。
制御方式においては、例えば、図６に示すように、オー
ディオデータとビデオデータがインタリーブされている
データストリームに対して、ビデオデータ処理装置と、
オーディオデータ処理装置とが、ＤＭＡリクエスト信号
を出力する場合、ビデオデータとオーディオデータを切
り分けて、それぞれ適切な処理装置に分配する、という
ことができない。
【０００９】そして、従来技術において、オーディオデ
ータとビデオデータがインタリーブされているデータス
トリームを転送するためには、中央演算処理装置（以下
「ＣＰＵ」という）が、ビデオデータとオーディオデー
タを切り分けてオーディオデータとビデオデータを交互
に転送することが必要とされるため、ＣＰＵの負荷が大
きくなる、という問題がある。
ータとビデオデータがインタリーブされているデータス
トリームを転送するためには、中央演算処理装置（以下
「ＣＰＵ」という）が、ビデオデータとオーディオデー
タを切り分けてオーディオデータとビデオデータを交互
に転送することが必要とされるため、ＣＰＵの負荷が大
きくなる、という問題がある。
【００１０】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、従来、ＣＰＵの
負荷を大としないと実現できなかった、インタリーブさ
れた複数種のデータの転送を、少ないＤＭＡチャネルで
実現すると共に、ＣＰＵの負荷を軽減する、ＤＭＡデー
タ転送方式を提供することにある。
てなされたものであって、その目的は、従来、ＣＰＵの
負荷を大としないと実現できなかった、インタリーブさ
れた複数種のデータの転送を、少ないＤＭＡチャネルで
実現すると共に、ＣＰＵの負荷を軽減する、ＤＭＡデー
タ転送方式を提供することにある。
【００１１】また、本発明は、メモリ上の複数のデータ
ストリームをデータストリーム数よりも少ないＤＭＡチ
ャネルで転送することを可能とするＤＭＡ転送方式を提
供することもその目的とする。
ストリームをデータストリーム数よりも少ないＤＭＡチ
ャネルで転送することを可能とするＤＭＡ転送方式を提
供することもその目的とする。
【００１２】
【課題を解決するための手段】前記目的を達成するた
め、本発明のＤＭＡ転送方式は、複数種のデータがイン
タリーブされてなるストリームデータからストリームＩ
Ｄ（識別子）を検出し、前記検出されたストリームＩＤ
に基づき、該ストリームＩＤに対応したＤＭＡ転送要求
装置に、前記複数種のデータがインタリーブされてなる
ストリームデータから対応するデータを切り出して、分
配する手段を備えている。
め、本発明のＤＭＡ転送方式は、複数種のデータがイン
タリーブされてなるストリームデータからストリームＩ
Ｄ（識別子）を検出し、前記検出されたストリームＩＤ
に基づき、該ストリームＩＤに対応したＤＭＡ転送要求
装置に、前記複数種のデータがインタリーブされてなる
ストリームデータから対応するデータを切り出して、分
配する手段を備えている。
【００１３】より詳細には、本発明は、複数のＤＭＡ要
求を発行するプロセッサ（「ＤＭＡ要求プロセッサ」と
いう）からのＤＭＡリクエスト信号を多重化するマルチ
プレクサ、ストリームデータのストリームＩＤを除去し
てデータプロセッサへデータを転送するか、ストリーム
ＩＤを付加したままデータプロセッサへデータ転送を行
うか、を切り替えるためのストリーム付加制御情報記憶
部、ＤＭＡ要求プロセッサと同数のストリーＩＤを記録
することが可能なストリームＩＤレジスタ、各ＤＭＡ要
求プロセッサに対応して、ＤＭＡコントローラからのＤ
ＭＡアクノリッジ信号に従い、各ＤＭＡ要求プロセッサ
へのＤＭＡアクノリッジ信号とアクセス制御信号を制御
するＤＭＡ要求プロセッサと同数のアクノリッジコント
ローラと、ストリームＩＤレジスタに格納されている複
数個のストリームＩＤとＤＭＡによって転送されてくる
データストリームを照合して、ストリーム付加制御情報
記憶部の値と、照合結果に基づいて各アクノリッジコン
トローラの有効／無効を切り替え、ストリームデータを
出力するストリームＩＤ検出器を有する。
求を発行するプロセッサ（「ＤＭＡ要求プロセッサ」と
いう）からのＤＭＡリクエスト信号を多重化するマルチ
プレクサ、ストリームデータのストリームＩＤを除去し
てデータプロセッサへデータを転送するか、ストリーム
ＩＤを付加したままデータプロセッサへデータ転送を行
うか、を切り替えるためのストリーム付加制御情報記憶
部、ＤＭＡ要求プロセッサと同数のストリーＩＤを記録
することが可能なストリームＩＤレジスタ、各ＤＭＡ要
求プロセッサに対応して、ＤＭＡコントローラからのＤ
ＭＡアクノリッジ信号に従い、各ＤＭＡ要求プロセッサ
へのＤＭＡアクノリッジ信号とアクセス制御信号を制御
するＤＭＡ要求プロセッサと同数のアクノリッジコント
ローラと、ストリームＩＤレジスタに格納されている複
数個のストリームＩＤとＤＭＡによって転送されてくる
データストリームを照合して、ストリーム付加制御情報
記憶部の値と、照合結果に基づいて各アクノリッジコン
トローラの有効／無効を切り替え、ストリームデータを
出力するストリームＩＤ検出器を有する。
【００１４】また、本発明は、特定のＤＭＡ要求プロセ
ッサが一時的にＤＭＡリクエスト信号を出力していない
場合に、該ＤＭＡ要求プロセッサに対するデータが転送
されてきた場合に、データ転送を正しく行うために、各
ＤＭＡ要求プロセッサ毎にデータのバッファリング処理
を行うこと、も他の特徴である。
ッサが一時的にＤＭＡリクエスト信号を出力していない
場合に、該ＤＭＡ要求プロセッサに対するデータが転送
されてきた場合に、データ転送を正しく行うために、各
ＤＭＡ要求プロセッサ毎にデータのバッファリング処理
を行うこと、も他の特徴である。
【００１５】より詳細には、本発明は、各プロセッサ毎
にデータバッファを設け、ストリームＩＤ検出器はバッ
ファへの書き込みを行い、アクノリッジコントローラは
対応するＤＭＡ要求装置のＤＭＡリクエストに応じてデ
ータバッファからデータ読み出しデータプロセッサへ出
力する。
にデータバッファを設け、ストリームＩＤ検出器はバッ
ファへの書き込みを行い、アクノリッジコントローラは
対応するＤＭＡ要求装置のＤＭＡリクエストに応じてデ
ータバッファからデータ読み出しデータプロセッサへ出
力する。
【００１６】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明は、その好ましい実施の形態におい
て、複数のＤＭＡ要求を発行するプロセッサ（図１の１
０８、１０９）からのＤＭＡリクエスト信号（ＲＥＱ）
を多重化するマルチプレクサ（図１の１０２）と、スト
リームデータのストリームＩＤを除去してプロセッサへ
データを転送するか、ストリームＩＤを付加したままプ
ロセッサへデータ転送を行うかを切り替え制御するため
のストリームＩＤ付加フラグ（図１の１０５）と、複数
のＤＭＡ要求プロセッサと同数のストリームＩＤを記録
することが可能なストリームＩＤ記憶手段（図１の１０
４）と、各ＤＭＡ要求プロセッサに対応して、ＤＭＡコ
ントローラからのＤＭＡアクノリッジ信号に従い、各Ｄ
ＭＡ要求プロセッサへのＤＭＡアクノリッジ信号とアク
セス制御信号を制御するＤＭＡ要求プロセッサと同数の
アクノリッジコントローラ（図１の１０６、１０７）
と、ストリームＩＤ記憶手段に格納されている複数個の
ストリームＩＤとＤＭＡによって転送されてくるデータ
ストリームとを照合して、ストリームＩＤ付加フラグ
（図１の１０５）の値と、照合結果と、に基づいて、各
アクノリッジコントローラの有効／無効を切り替え、ス
トリームデータを出力するストリームＩＤ検出手段（図
１の１０３）と、を備え、転送するストリームデータの
ストリームＩＤを検出することにより、複数種類のデー
タストリームが１つのＤＭＡチャネルを時分割して用い
る。
に説明する。本発明は、その好ましい実施の形態におい
て、複数のＤＭＡ要求を発行するプロセッサ（図１の１
０８、１０９）からのＤＭＡリクエスト信号（ＲＥＱ）
を多重化するマルチプレクサ（図１の１０２）と、スト
リームデータのストリームＩＤを除去してプロセッサへ
データを転送するか、ストリームＩＤを付加したままプ
ロセッサへデータ転送を行うかを切り替え制御するため
のストリームＩＤ付加フラグ（図１の１０５）と、複数
のＤＭＡ要求プロセッサと同数のストリームＩＤを記録
することが可能なストリームＩＤ記憶手段（図１の１０
４）と、各ＤＭＡ要求プロセッサに対応して、ＤＭＡコ
ントローラからのＤＭＡアクノリッジ信号に従い、各Ｄ
ＭＡ要求プロセッサへのＤＭＡアクノリッジ信号とアク
セス制御信号を制御するＤＭＡ要求プロセッサと同数の
アクノリッジコントローラ（図１の１０６、１０７）
と、ストリームＩＤ記憶手段に格納されている複数個の
ストリームＩＤとＤＭＡによって転送されてくるデータ
ストリームとを照合して、ストリームＩＤ付加フラグ
（図１の１０５）の値と、照合結果と、に基づいて、各
アクノリッジコントローラの有効／無効を切り替え、ス
トリームデータを出力するストリームＩＤ検出手段（図
１の１０３）と、を備え、転送するストリームデータの
ストリームＩＤを検出することにより、複数種類のデー
タストリームが１つのＤＭＡチャネルを時分割して用い
る。
【００１７】本発明は、その好ましい実施の形態におい
て、ＤＭＡ転送される複数種類のデータがインタリーブ
されているデータストリームの各データの先頭に記録さ
れているストリームＩＤ（図４参照）の検出を行うこと
により、複数のデータがインタリーブされているストリ
ームデータから各々のストリームデータを抜き出し、各
データプロセッサへ分配している。
て、ＤＭＡ転送される複数種類のデータがインタリーブ
されているデータストリームの各データの先頭に記録さ
れているストリームＩＤ（図４参照）の検出を行うこと
により、複数のデータがインタリーブされているストリ
ームデータから各々のストリームデータを抜き出し、各
データプロセッサへ分配している。
【００１８】このため、予めインタリーブされて１つの
ストリームとして構成されているオーディオストリーム
及びビデオストリームなどのデータを分離し、各データ
プロセッサへ適切に分配することが可能である。
ストリームとして構成されているオーディオストリーム
及びビデオストリームなどのデータを分離し、各データ
プロセッサへ適切に分配することが可能である。
【００１９】また、本発明の実施の形態によれば、転送
されてくるストリームデータのストリームＩＤ検出を行
うので、予めインタリーブされている複数種類のデータ
の分配だけでなく、ＣＰＵが、各ＤＭＡサイクルにおい
て、転送データの先頭に固有のストリームＩＤを付加し
て転送することにより、ＤＭＡチャネル数以上の数のＤ
ＭＡ要求を処理することが可能である。
されてくるストリームデータのストリームＩＤ検出を行
うので、予めインタリーブされている複数種類のデータ
の分配だけでなく、ＣＰＵが、各ＤＭＡサイクルにおい
て、転送データの先頭に固有のストリームＩＤを付加し
て転送することにより、ＤＭＡチャネル数以上の数のＤ
ＭＡ要求を処理することが可能である。
【００２０】そして、本発明は、好ましい別の実施の形
態において、各プロセッサ（図２の２１０、２１１）毎
にデータバッファ（図２の２０７、２０８）を設け、ス
トリームＩＤ検出手段（図２の２０３）は、データバッ
ファへの書き込みを行い、アクノリッジコントローラ
（図２の２０６、２０９）は、対応するＤＭＡ要求装置
のＤＭＡリクエストに応じて、データバッファからデー
タを読み出し、データプロセッサへ出力する。
態において、各プロセッサ（図２の２１０、２１１）毎
にデータバッファ（図２の２０７、２０８）を設け、ス
トリームＩＤ検出手段（図２の２０３）は、データバッ
ファへの書き込みを行い、アクノリッジコントローラ
（図２の２０６、２０９）は、対応するＤＭＡ要求装置
のＤＭＡリクエストに応じて、データバッファからデー
タを読み出し、データプロセッサへ出力する。
【００２１】
【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例について図面を参照し
て詳細に説明する。
細に説明すべく、本発明の実施例について図面を参照し
て詳細に説明する。
【００２２】
【実施例１】図１は、本発明の一実施例の構成を示すブ
ロック図であり、２つのデータプロセッサが、１つのＤ
ＭＡチャネルを使用して、ストリームデータを、ＤＭＡ
転送を行うシステムに、本発明を適用した構成の一例を
説明するための図である。なお、図１には説明を容易と
するため、２つのデータプロセッサの構成が示されてい
るが、本発明においては、データプロセッサが２つに限
定されるものでないことは勿論である。
ロック図であり、２つのデータプロセッサが、１つのＤ
ＭＡチャネルを使用して、ストリームデータを、ＤＭＡ
転送を行うシステムに、本発明を適用した構成の一例を
説明するための図である。なお、図１には説明を容易と
するため、２つのデータプロセッサの構成が示されてい
るが、本発明においては、データプロセッサが２つに限
定されるものでないことは勿論である。
【００２３】図１を参照すると、本実施例は、複数のＤ
ＭＡ要求プロセッサである、プロセッサＡ１０８、及び
プロセッサＶ１０９からのＤＭＡリクエスト信号１１
８、及びＤＭＡリクエスト信号１２１を多重化するマル
チプレクサ１０２と、ストリームＩＤを除去してデータ
プロセッサへ転送するか、付加したままデータプロセッ
サへデータ転送を行うかを切り替えるためのストリーム
ＩＤ付加フラグレジスタ１０５と、複数のＤＭＡ要求プ
ロセッサと同数のストリームＩＤを記録する容量を持つ
ストリームＩＤレジスタ１０４と、ＤＭＡコントローラ
（不図示）からのＤＭＡアクノリッジ信号１１１とスト
リームＩＤ検出器１０３からのアクノリッジコントロー
ラＡ有効信号１１５に従い、プロセッサＡ１０８に対し
て、ＤＭＡアクノリッジ信号Ａ１１９とアクセス制御信
号１２０とを制御するアクノリッジコントローラＡ１０
６と、ＤＭＡコントローラからのＤＭＡアクノリッジ信
号１１１とストリームＩＤ検出器１０３からのアクノリ
ッジコントローラＶ有効信号１１７に従い、プロセッサ
Ｖ１０９に対して、ＤＭＡアクノリッジ信号Ｖ１２２と
アクセス制御信号１２３を制御するアクノリッジコント
ローラＶ１０７と、ストリームＩＤレジスタ１０４に格
納されている複数個のストリームＩＤ番号と、メモリか
らＤＭＡ転送されてくるデータストリームとを照合し
て、ストリームＩＤレジスタ１０４に格納されているデ
ータと同一のデータを検出した場合には、検出したスト
リームＩＤが格納されているレジスタのレジスタ番号
と、ストリームＩＤ付加フラグレジスタ１０５の値と、
に基づいてアクノリッジコントローラＡ有効信号１１
５、及びアクノリッジコントローラＶ有効信号１１７の
有効／無効を切り替え、ストリームデータを出力するス
トリームＩＤ検出器１０３と、を備えた構成されてい
る。
ＭＡ要求プロセッサである、プロセッサＡ１０８、及び
プロセッサＶ１０９からのＤＭＡリクエスト信号１１
８、及びＤＭＡリクエスト信号１２１を多重化するマル
チプレクサ１０２と、ストリームＩＤを除去してデータ
プロセッサへ転送するか、付加したままデータプロセッ
サへデータ転送を行うかを切り替えるためのストリーム
ＩＤ付加フラグレジスタ１０５と、複数のＤＭＡ要求プ
ロセッサと同数のストリームＩＤを記録する容量を持つ
ストリームＩＤレジスタ１０４と、ＤＭＡコントローラ
（不図示）からのＤＭＡアクノリッジ信号１１１とスト
リームＩＤ検出器１０３からのアクノリッジコントロー
ラＡ有効信号１１５に従い、プロセッサＡ１０８に対し
て、ＤＭＡアクノリッジ信号Ａ１１９とアクセス制御信
号１２０とを制御するアクノリッジコントローラＡ１０
６と、ＤＭＡコントローラからのＤＭＡアクノリッジ信
号１１１とストリームＩＤ検出器１０３からのアクノリ
ッジコントローラＶ有効信号１１７に従い、プロセッサ
Ｖ１０９に対して、ＤＭＡアクノリッジ信号Ｖ１２２と
アクセス制御信号１２３を制御するアクノリッジコント
ローラＶ１０７と、ストリームＩＤレジスタ１０４に格
納されている複数個のストリームＩＤ番号と、メモリか
らＤＭＡ転送されてくるデータストリームとを照合し
て、ストリームＩＤレジスタ１０４に格納されているデ
ータと同一のデータを検出した場合には、検出したスト
リームＩＤが格納されているレジスタのレジスタ番号
と、ストリームＩＤ付加フラグレジスタ１０５の値と、
に基づいてアクノリッジコントローラＡ有効信号１１
５、及びアクノリッジコントローラＶ有効信号１１７の
有効／無効を切り替え、ストリームデータを出力するス
トリームＩＤ検出器１０３と、を備えた構成されてい
る。
【００２４】ストリームＩＤレジスタ１０４は、アクノ
リッジコントローラ１０６、１０７の個数と同数のレジ
スタを持ち、各レジスタは、アクノリッジコントローラ
１０６、１０７と１対１に対応している。
リッジコントローラ１０６、１０７の個数と同数のレジ
スタを持ち、各レジスタは、アクノリッジコントローラ
１０６、１０７と１対１に対応している。
【００２５】例えば、ストリームＩＤレジスタ１０４内
の第１のレジスタが、アクノリッジコントローラＡ１０
６に対応し、２番目のレジスタがアクノリッジコントロ
ーラＶ１０７に対応させるものと想定する。
の第１のレジスタが、アクノリッジコントローラＡ１０
６に対応し、２番目のレジスタがアクノリッジコントロ
ーラＶ１０７に対応させるものと想定する。
【００２６】この場合、ストリームＩＤ検出器１０３
が、ＤＭＡ転送で送られてくるストリームデータ中に、
ストリームＩＤレジスタ１０４の第１のレジスタアドレ
スに格納されるストリームＩＤを検出した場合、ストリ
ームＩＤ検出器１０３は、アクノリッジコントローラＡ
１０６へのアクノリッジコントローラＡ有効信号１１５
を有効にし、アクノリッジコントローラＶ１０７へのア
クノリッジコントローラＶ１１７有効信号を無効とす
る。
が、ＤＭＡ転送で送られてくるストリームデータ中に、
ストリームＩＤレジスタ１０４の第１のレジスタアドレ
スに格納されるストリームＩＤを検出した場合、ストリ
ームＩＤ検出器１０３は、アクノリッジコントローラＡ
１０６へのアクノリッジコントローラＡ有効信号１１５
を有効にし、アクノリッジコントローラＶ１０７へのア
クノリッジコントローラＶ１１７有効信号を無効とす
る。
【００２７】ストリームＩＤ検出器１０３が、ＤＭＡ転
送で送られてくるストリームデータ中に、ストリームＩ
Ｄレジスタ１０４の２番目のレジスタアドレスに格納さ
れているストリームＩＤを検出した場合には、アクノリ
ッジコントローラＶ１０７へのアクノリッジコントロー
ラＶ有効信号１１７を有効にし、アクノリッジコントロ
ーラＡ１０６へのアクノリッジコントローラＡ有効信号
１１５を無効とする。
送で送られてくるストリームデータ中に、ストリームＩ
Ｄレジスタ１０４の２番目のレジスタアドレスに格納さ
れているストリームＩＤを検出した場合には、アクノリ
ッジコントローラＶ１０７へのアクノリッジコントロー
ラＶ有効信号１１７を有効にし、アクノリッジコントロ
ーラＡ１０６へのアクノリッジコントローラＡ有効信号
１１５を無効とする。
【００２８】ストリームＩＤ検出器１０３は、次のスト
リームＩＤを検出するまでアクノリッジコントローラ有
効信号の状態を保持する。すなわち、複数個あるアクノ
リッジコントローラ有効信号の中で１本のみが有効とな
る。ただし、有効なストリームＩＤを検出するまで、及
び、ストリームＩＤ付加フラグ１０５が有効でない場合
に、ストリームＩＤであると判断されたデータに対して
は、全てのアクノリッジコントローラ有効信号は無効と
なる。
リームＩＤを検出するまでアクノリッジコントローラ有
効信号の状態を保持する。すなわち、複数個あるアクノ
リッジコントローラ有効信号の中で１本のみが有効とな
る。ただし、有効なストリームＩＤを検出するまで、及
び、ストリームＩＤ付加フラグ１０５が有効でない場合
に、ストリームＩＤであると判断されたデータに対して
は、全てのアクノリッジコントローラ有効信号は無効と
なる。
【００２９】図１に示す構成においては、ＤＭＡ要求を
行うプロセッサが２つの場合であるが、データを処理す
るプロセッサが３つの以上の場合には、アクノリッジコ
ントローラ、ストリームＩＤレジスタ１０４のレジスタ
数をプロセッサと同数設ける。
行うプロセッサが２つの場合であるが、データを処理す
るプロセッサが３つの以上の場合には、アクノリッジコ
ントローラ、ストリームＩＤレジスタ１０４のレジスタ
数をプロセッサと同数設ける。
【００３０】次に、本発明の実施例の動作について、図
１、図３、図４、及び図５を参照して詳細に説明する。
１、図３、図４、及び図５を参照して詳細に説明する。
【００３１】図３は、本発明の一実施例として、ビデオ
データとオーディオデータを再生するシステムに、本発
明を適応した構成を示す図である。
データとオーディオデータを再生するシステムに、本発
明を適応した構成を示す図である。
【００３２】図３を参照すると、本実施例は、ＣＰＵ３
０１、メモリ３０２、ＤＭＡコントローラ３０６、スト
リームセレクタ３０７、オーディオプロセッサ３０８、
及びビデオプロセッサ３０９と、を備えて構成されてい
る。図３に示したオーディオプロセッサ３０８、及びビ
デオプロセッサ３０９は、図１のプロセッサＡ１０８、
及びプロセッサＶ１０９にそれぞれ対応している。図１
は、図３のストリームセレクタ３０７の詳細構成をブロ
ック図にて示したものでありは、ストリームセレクタ３
０７は、図１に示したマルチプレクサ１０２、ストリー
ムＩＤ検出器１０３、ストリームＩＤレジスタ１０４、
ストリームＩＤ付加フラグ、アクノリッジコントローラ
１０６、１０７を備えている。なお、以下では、ストリ
ームセレクタ３０７の内部構成の説明は図１が参照され
る。
０１、メモリ３０２、ＤＭＡコントローラ３０６、スト
リームセレクタ３０７、オーディオプロセッサ３０８、
及びビデオプロセッサ３０９と、を備えて構成されてい
る。図３に示したオーディオプロセッサ３０８、及びビ
デオプロセッサ３０９は、図１のプロセッサＡ１０８、
及びプロセッサＶ１０９にそれぞれ対応している。図１
は、図３のストリームセレクタ３０７の詳細構成をブロ
ック図にて示したものでありは、ストリームセレクタ３
０７は、図１に示したマルチプレクサ１０２、ストリー
ムＩＤ検出器１０３、ストリームＩＤレジスタ１０４、
ストリームＩＤ付加フラグ、アクノリッジコントローラ
１０６、１０７を備えている。なお、以下では、ストリ
ームセレクタ３０７の内部構成の説明は図１が参照され
る。
【００３３】図４は、図３に示した、ビデオデータとオ
ーディオデータがインタリーブされているＡＶストリー
ムデータ３０５のコンテンツ（フォーマット）を模式的
に示す図である。
ーディオデータがインタリーブされているＡＶストリー
ムデータ３０５のコンテンツ（フォーマット）を模式的
に示す図である。
【００３４】図４に示すように、本実施例において、Ａ
Ｖデータストリーム３０５の先頭には、ストリームヘッ
ダが設けられており、このストリームヘッダ内には、ス
トリームのコンテンツ内容を示すストリームＩＤ番号
が、内包するビデオデータ、オーディオデータなどの種
類の数だけ、記録されている。
Ｖデータストリーム３０５の先頭には、ストリームヘッ
ダが設けられており、このストリームヘッダ内には、ス
トリームのコンテンツ内容を示すストリームＩＤ番号
が、内包するビデオデータ、オーディオデータなどの種
類の数だけ、記録されている。
【００３５】そして、ヘッダに後続して、インタリーブ
されている各オーディオデータの先頭には、ストリーム
ヘッダ内のオーディオストリームＩＤと同一のデータが
格納されており、インタリーブされているビデオデータ
の先頭にはストリームヘッダ内のビデオストリームＩＤ
と同一のデータが格納されている。
されている各オーディオデータの先頭には、ストリーム
ヘッダ内のオーディオストリームＩＤと同一のデータが
格納されており、インタリーブされているビデオデータ
の先頭にはストリームヘッダ内のビデオストリームＩＤ
と同一のデータが格納されている。
【００３６】図５は、ＤＭＡ転送における手順と各デー
タプロセッサへのデータの流れを模式的に示した図であ
る。
タプロセッサへのデータの流れを模式的に示した図であ
る。
【００３７】図１及び図３を参照して、まず、ビデオデ
ータとオーディオデータがインタリーブされているＡＶ
ストリームデータ３０５をＤＭＡ転送し、ストリームＩ
Ｄを検出してオーディオデータとビデオデータに分離
し、オーディオデータはオーディオプロセッサ３０８
へ、ビデオデータはビデオプロセッサ３０９へ転送する
場合の処理方式についてその動作を説明する。
ータとオーディオデータがインタリーブされているＡＶ
ストリームデータ３０５をＤＭＡ転送し、ストリームＩ
Ｄを検出してオーディオデータとビデオデータに分離
し、オーディオデータはオーディオプロセッサ３０８
へ、ビデオデータはビデオプロセッサ３０９へ転送する
場合の処理方式についてその動作を説明する。
【００３８】ＣＰＵ３０１は、まずオーディオプロセッ
サ３０８とビデオプロセッサ３０９の初期設定を行う。
サ３０８とビデオプロセッサ３０９の初期設定を行う。
【００３９】この後、プロセッサ３０８及びプロセッサ
３０９は、各々ＤＭＡリクエスト信号１１８、１２１
（図１参照）をアクティブにする（図５の）。
３０９は、各々ＤＭＡリクエスト信号１１８、１２１
（図１参照）をアクティブにする（図５の）。
【００４０】ストリームセレクタ３０６内のマルチプレ
クサ１０２は、ＤＭＡリクエスト信号１１８とＤＭＡリ
クエスト信号１２１のいずれかがアクティブの場合に
は、ＤＭＡリクエスト信号１１０をアクティブにする。
クサ１０２は、ＤＭＡリクエスト信号１１８とＤＭＡリ
クエスト信号１２１のいずれかがアクティブの場合に
は、ＤＭＡリクエスト信号１１０をアクティブにする。
【００４１】次に、ＣＰＵ３０１は、ＡＶストリームデ
ータ３０７のヘッダ部分に登録されているオーディオデ
ータのストリームＩＤとビデオデータのストリームＩＤ
を抜き出し、ストリームセレクタ３０７内のストリーム
ＩＤレジスタ１０４に両方を格納する（図５の）。そ
の際、アクノリッジコントローラ１０６に対応するスト
リームＩＤレジスタ１０４内のレジスタにオーディオデ
ータのストリームＩＤを、アクノリッジコントローラ１
０７に対応するストリームＩＤレジスタ１０４内のレジ
スタにビデオストリームのストリームＩＤを格納する。
ータ３０７のヘッダ部分に登録されているオーディオデ
ータのストリームＩＤとビデオデータのストリームＩＤ
を抜き出し、ストリームセレクタ３０７内のストリーム
ＩＤレジスタ１０４に両方を格納する（図５の）。そ
の際、アクノリッジコントローラ１０６に対応するスト
リームＩＤレジスタ１０４内のレジスタにオーディオデ
ータのストリームＩＤを、アクノリッジコントローラ１
０７に対応するストリームＩＤレジスタ１０４内のレジ
スタにビデオストリームのストリームＩＤを格納する。
【００４２】次に、ＣＰＵ３０１は、ＤＭＡコントロー
ラ３０６にＤＭＡのパラメータをセットし、ＤＭＡコン
トローラ３０６を起動する。このとき、ＣＰＵ３０１
は、ストリームヘッダ（図４参照）は転送しないよう
に、開始アドレスを設定する。
ラ３０６にＤＭＡのパラメータをセットし、ＤＭＡコン
トローラ３０６を起動する。このとき、ＣＰＵ３０１
は、ストリームヘッダ（図４参照）は転送しないよう
に、開始アドレスを設定する。
【００４３】ＤＭＡコントローラ３０６は、ＣＰＵ３０
６によって設定された値に従い、メモリ３０２上のＡＶ
ストリームデータ３０５を読み出し、ストリームセレク
タ３０７に転送する。
６によって設定された値に従い、メモリ３０２上のＡＶ
ストリームデータ３０５を読み出し、ストリームセレク
タ３０７に転送する。
【００４４】ストリームセレクタ３０７内のストリーム
ＩＤ検出器１０３（図１参照）は、システムバス１１２
を通して送られてくるデータストリームとストリームＩ
Ｄレジスタ１０４内のレジスタ群に格納されている全て
のストリームＩＤの内容１１３とを比較する。
ＩＤ検出器１０３（図１参照）は、システムバス１１２
を通して送られてくるデータストリームとストリームＩ
Ｄレジスタ１０４内のレジスタ群に格納されている全て
のストリームＩＤの内容１１３とを比較する。
【００４５】ストリームＩＤレジスタ１０４内に記録さ
れているストリームＩＤ情報と一致するデータをデータ
ストリーム内に検出した場合には、インタリーブされて
いるデータストリームの開始部分であると判断し、アク
ノリッジコントローラ有効信号を切り替える。
れているストリームＩＤ情報と一致するデータをデータ
ストリーム内に検出した場合には、インタリーブされて
いるデータストリームの開始部分であると判断し、アク
ノリッジコントローラ有効信号を切り替える。
【００４６】例えば、図５のに示すように、ストリー
ムＩＤレジスタ１０４内に記録されているオーディオス
トリームＩＤとストリームデータが一致した場合には、
アクノリッジコントローラＡ有効信号１１５を有効に
し、アクノリッジコントローラＶ１１７を無効にする。
ムＩＤレジスタ１０４内に記録されているオーディオス
トリームＩＤとストリームデータが一致した場合には、
アクノリッジコントローラＡ有効信号１１５を有効に
し、アクノリッジコントローラＶ１１７を無効にする。
【００４７】このとき、ストリームＩＤ付加フラグ１１
４が有効の場合には、アクノリッジコントローラＡ有効
信号１１５は有効となり、アクノリッジコントローラＡ
１０６は、ＤＭＡコントローラ３０６からＤＭＡアクノ
リッジ信号１１１に従い、アクノリッジ信号Ａ１１９及
びプロセッサＡ制御信号１２０を制御し、ストリームＩ
ＤデータをプロセッサＡ１０８に出力する。
４が有効の場合には、アクノリッジコントローラＡ有効
信号１１５は有効となり、アクノリッジコントローラＡ
１０６は、ＤＭＡコントローラ３０６からＤＭＡアクノ
リッジ信号１１１に従い、アクノリッジ信号Ａ１１９及
びプロセッサＡ制御信号１２０を制御し、ストリームＩ
ＤデータをプロセッサＡ１０８に出力する。
【００４８】ただし、ストリームＩＤ付加フラグ１１４
が無効の場合にストリームＩＤを検出した場合には、ア
クノリッジコントローラＡ有効信号１１５を含むアクノ
リッジコントローラ有効信号を無効として、アクノリッ
ジコントローラＡ１０６はこのときのデータをプロセッ
サＡ１０８に出力せず、ＤＭＡコントローラ３０６から
のＤＭＡアクノリッジ信号１１１が無効になった後、ス
トリームＩＤ検出器１０３はアクノリッジコントローラ
有効信号１１５を有効にする。
が無効の場合にストリームＩＤを検出した場合には、ア
クノリッジコントローラＡ有効信号１１５を含むアクノ
リッジコントローラ有効信号を無効として、アクノリッ
ジコントローラＡ１０６はこのときのデータをプロセッ
サＡ１０８に出力せず、ＤＭＡコントローラ３０６から
のＤＭＡアクノリッジ信号１１１が無効になった後、ス
トリームＩＤ検出器１０３はアクノリッジコントローラ
有効信号１１５を有効にする。
【００４９】以降、ストリームＩＤ検出器１０３がオー
ディオストリームＩＤ以外のストリームＩＤを検出する
まで、アクノリッジコントローラＡ有効信号１１５は有
効となり、アクノリッジコントローラＡ１０６はストリ
ームＩＤ検出器１０３が出力するデータを、ＤＭＡコン
トローラ３０６からのＤＭＡアクノリッジ信号１１１に
従い、ＤＭＡアクノリッジ信号１１９とプロセッサＡ制
御信号１２０を制御してプロセッサＡ１０８に出力し続
ける。
ディオストリームＩＤ以外のストリームＩＤを検出する
まで、アクノリッジコントローラＡ有効信号１１５は有
効となり、アクノリッジコントローラＡ１０６はストリ
ームＩＤ検出器１０３が出力するデータを、ＤＭＡコン
トローラ３０６からのＤＭＡアクノリッジ信号１１１に
従い、ＤＭＡアクノリッジ信号１１９とプロセッサＡ制
御信号１２０を制御してプロセッサＡ１０８に出力し続
ける。
【００５０】また、ストリームＩＤ検出器１０３が、ス
トリームＩＤ１０４内に記録されているビデオストリー
ムＩＤと一致するデータを検出した場合（図５の）に
は、アクノリッジコントローラ有効信号Ａ１１５を無効
にし、アクノリッジコントローラＶ１１７を有効にす
る。
トリームＩＤ１０４内に記録されているビデオストリー
ムＩＤと一致するデータを検出した場合（図５の）に
は、アクノリッジコントローラ有効信号Ａ１１５を無効
にし、アクノリッジコントローラＶ１１７を有効にす
る。
【００５１】このとき、オーディオデータのストリーム
ＩＤを検出した前述の場合と同様に、ストリームＩＤ付
加フラグ１１４が有効の場合には、アクノリッジコント
ローラＶ有効信号１１７は有効となるので、アクノリッ
ジコントローラＶ１０７は、ＤＭＡコントローラ３０６
からのＤＭＡアクノリッジ信号１１１に従い、アクノリ
ッジ信号Ａ１２２及びプロセッサＶ制御信号１２３を制
御し、ストリームＩＤデータをプロセッサＡ１０９に出
力する。
ＩＤを検出した前述の場合と同様に、ストリームＩＤ付
加フラグ１１４が有効の場合には、アクノリッジコント
ローラＶ有効信号１１７は有効となるので、アクノリッ
ジコントローラＶ１０７は、ＤＭＡコントローラ３０６
からのＤＭＡアクノリッジ信号１１１に従い、アクノリ
ッジ信号Ａ１２２及びプロセッサＶ制御信号１２３を制
御し、ストリームＩＤデータをプロセッサＡ１０９に出
力する。
【００５２】ただし、ストリームＩＤ付加フラグ１１４
が無効の場合にストリームＩＤを検出した場合には、ア
クノリッジコントローラＶ有効信号１１７を含む全ての
アクノリッジコントローラ有効信号を無効にし、アクノ
リッジコントローラＡ１０７はこのときのデータをプロ
セッサＶ１０９に出力せず、ＤＭＡコントローラ３０６
からのＤＭＡアクノリッジ信号１１１が無効になった
後、ストリームＩＤ検出器１０３はアクノリッジコント
ローラ有効信号１１７を有効にする。
が無効の場合にストリームＩＤを検出した場合には、ア
クノリッジコントローラＶ有効信号１１７を含む全ての
アクノリッジコントローラ有効信号を無効にし、アクノ
リッジコントローラＡ１０７はこのときのデータをプロ
セッサＶ１０９に出力せず、ＤＭＡコントローラ３０６
からのＤＭＡアクノリッジ信号１１１が無効になった
後、ストリームＩＤ検出器１０３はアクノリッジコント
ローラ有効信号１１７を有効にする。
【００５３】以降、ストリームＩＤ検出器１０３がビデ
オストリームＩＤ以外のストリームＩＤを検出するま
で、アクノリッジコントローラＶ有効信号１１７は有効
となり、アクノリッジコントローラＶ１０７はストリー
ムＩＤ検出器１０３が出力するデータを、ＤＭＡコント
ローラ３０６からのＤＭＡアクノリッジ信号１１１に従
い、ＤＭＡアクノリッジ信号Ｖ１２２とプロセッサＶ制
御信号１２３を制御してプロセッサＶ１０９に出力し続
ける。
オストリームＩＤ以外のストリームＩＤを検出するま
で、アクノリッジコントローラＶ有効信号１１７は有効
となり、アクノリッジコントローラＶ１０７はストリー
ムＩＤ検出器１０３が出力するデータを、ＤＭＡコント
ローラ３０６からのＤＭＡアクノリッジ信号１１１に従
い、ＤＭＡアクノリッジ信号Ｖ１２２とプロセッサＶ制
御信号１２３を制御してプロセッサＶ１０９に出力し続
ける。
【００５４】次に、図６を参照して、本発明の一実施例
として、メモリ３０２（図３参照）上のいくつかの複数
のデータストリームを１つのＤＭＡチャネルを用いて転
送する方法について、オーディオデータとビデオデータ
を転送する場合を例に説明する。図６に示すように、オ
ーディオデータＡ１、Ａ２、Ａ３、…とビデオデータＶ
１、Ｖ２、Ｖ３、…の２つのデータストリームはインタ
リーブされて１つのＤＭＡチャネルにて１つのデータス
トリームにて転送される。
として、メモリ３０２（図３参照）上のいくつかの複数
のデータストリームを１つのＤＭＡチャネルを用いて転
送する方法について、オーディオデータとビデオデータ
を転送する場合を例に説明する。図６に示すように、オ
ーディオデータＡ１、Ａ２、Ａ３、…とビデオデータＶ
１、Ｖ２、Ｖ３、…の２つのデータストリームはインタ
リーブされて１つのＤＭＡチャネルにて１つのデータス
トリームにて転送される。
【００５５】再び図３を参照すると、ＣＰＵ３０１は、
オーディオデータに固有のストリームＩＤとビデオデー
タに固有のストリームＩＤを設け、ストリームセレクタ
３０７内のストリームＩＤレジスタ１０４（図１参照）
の所定のレジスタに各々を格納しておく。
オーディオデータに固有のストリームＩＤとビデオデー
タに固有のストリームＩＤを設け、ストリームセレクタ
３０７内のストリームＩＤレジスタ１０４（図１参照）
の所定のレジスタに各々を格納しておく。
【００５６】次に、ＤＭＡを行う単位毎に、転送するデ
ータの先頭に対応するストリームＩＤを付加してＤＭＡ
コントローラ３０６を起動してＤＭＡ転送を行う。
ータの先頭に対応するストリームＩＤを付加してＤＭＡ
コントローラ３０６を起動してＤＭＡ転送を行う。
【００５７】ストリームセレクタ３０７内のストリーム
ＩＤ検出器１０３は、上記同様に、検出したストリーム
ＩＤに従い、データを適切なプロセッサへと分配する。
ＩＤ検出器１０３は、上記同様に、検出したストリーム
ＩＤに従い、データを適切なプロセッサへと分配する。
【００５８】
【実施例２】次に本発明の第２の実施例について、図２
を参照して説明する。
を参照して説明する。
【００５９】本発明の第２の実施例は、特定のＤＭＡ要
求プロセッサがＤＭＡリクエスト信号を出力していない
場合に該ＤＭＡ要求プロセッサに対するデータが転送さ
れてきた場合に、データ転送を正しく行うために各ＤＭ
Ａ要求プロセッサ毎にデータバッファを設けている。
求プロセッサがＤＭＡリクエスト信号を出力していない
場合に該ＤＭＡ要求プロセッサに対するデータが転送さ
れてきた場合に、データ転送を正しく行うために各ＤＭ
Ａ要求プロセッサ毎にデータバッファを設けている。
【００６０】図２を参照すると、本発明の第２の実施例
は、複数のＤＭＡ要求プロセッサからのＤＭＡリクエス
ト信号を多重化するマルチプレクサ２０２と、ストリー
ムデータのストリームＩＤを除去してデータプロセッサ
へデータを転送するか、付加したままデータプロセッサ
へデータ転送を行うかを切り替えるためのストリーム付
加フラグレジスタ２０５と、ＤＭＡ要求プロセッサと同
数のストリームＩＤを記録することが可能なストリーム
ＩＤレジスタ２０４と、プロセッサＡ２１０へのデータ
を格納するデータバッファＡ２０８と、プロセッサＶ２
１１へのデータを格納するデータバッファＶ２０９と、
プロセッサＡ２１０からのＤＭＡリクエスト信号Ａ２３
４に応じて、データバッファＡ２０７のデータ２３７を
プロセッサＡ２１０へのＤＭＡアクノリッジ信号Ａ２３
５とアクセス制御信号２３６を制御して転送するアクノ
リッジコントローラＡ２０６と、プロセッサＶ２１１か
らのＤＭＡリクエスト信号Ｖ２３９に応じて、データバ
ッファＡ２０８のデータ２３８をプロセッサＶ２１１へ
のＤＭＡアクノリッジ信号Ｖ２３５とアクセス制御信号
２３６を制御して転送するアクノリッジコントローラＶ
２０９と、ストリームＩＤレジスタ２０５に格納されて
いる複数個のストリームＩＤとＤＭＡによって転送され
てくるデータストリームを照合して、ストリーム付加フ
ラグの値２２５と、照合結果に基づいて各アクノリッジ
コントローラの有効／無効を切り替え、データバッファ
２０７、２０８にストリームデータを出力するストリー
ムＩＤ検出器２０３と、を備えて構成されている。
は、複数のＤＭＡ要求プロセッサからのＤＭＡリクエス
ト信号を多重化するマルチプレクサ２０２と、ストリー
ムデータのストリームＩＤを除去してデータプロセッサ
へデータを転送するか、付加したままデータプロセッサ
へデータ転送を行うかを切り替えるためのストリーム付
加フラグレジスタ２０５と、ＤＭＡ要求プロセッサと同
数のストリームＩＤを記録することが可能なストリーム
ＩＤレジスタ２０４と、プロセッサＡ２１０へのデータ
を格納するデータバッファＡ２０８と、プロセッサＶ２
１１へのデータを格納するデータバッファＶ２０９と、
プロセッサＡ２１０からのＤＭＡリクエスト信号Ａ２３
４に応じて、データバッファＡ２０７のデータ２３７を
プロセッサＡ２１０へのＤＭＡアクノリッジ信号Ａ２３
５とアクセス制御信号２３６を制御して転送するアクノ
リッジコントローラＡ２０６と、プロセッサＶ２１１か
らのＤＭＡリクエスト信号Ｖ２３９に応じて、データバ
ッファＡ２０８のデータ２３８をプロセッサＶ２１１へ
のＤＭＡアクノリッジ信号Ｖ２３５とアクセス制御信号
２３６を制御して転送するアクノリッジコントローラＶ
２０９と、ストリームＩＤレジスタ２０５に格納されて
いる複数個のストリームＩＤとＤＭＡによって転送され
てくるデータストリームを照合して、ストリーム付加フ
ラグの値２２５と、照合結果に基づいて各アクノリッジ
コントローラの有効／無効を切り替え、データバッファ
２０７、２０８にストリームデータを出力するストリー
ムＩＤ検出器２０３と、を備えて構成されている。
【００６１】図２においては、ＤＭＡ要求を行うプロセ
ッサが２つの場合を示しているが、データを処理するプ
ロセッサが３つ以上の場合には、アクノリッジコントロ
ーラ、ストリームＩＤレジスタのレジスタ数、及びデー
タバッファをプロセッサと同数設ける。
ッサが２つの場合を示しているが、データを処理するプ
ロセッサが３つ以上の場合には、アクノリッジコントロ
ーラ、ストリームＩＤレジスタのレジスタ数、及びデー
タバッファをプロセッサと同数設ける。
【００６２】図３に示すような、オーディオとビデオの
再生を行うシステムにおいては、各ビデオプロセッサと
オーディオプロセッサは、内部バッファがオーバーフロ
ーしないように、ＤＭＡリクエスト信号を、一時的に、
インアクティブにする場合がある。
再生を行うシステムにおいては、各ビデオプロセッサと
オーディオプロセッサは、内部バッファがオーバーフロ
ーしないように、ＤＭＡリクエスト信号を、一時的に、
インアクティブにする場合がある。
【００６３】このため、本発明の第２の実施例において
は、ストリームＩＤ検出器２０３は、現在選択されてい
るストリームＩＤに対応するデータバッファにデータを
書き込み、ストリームＩＤ検出器２０３によって有効に
されているアクノリッジコントローラは対応するデータ
バッファ内にデータが存在する場合には、このデータバ
ッファ内のデータを対応するプロセッサに出力する。
は、ストリームＩＤ検出器２０３は、現在選択されてい
るストリームＩＤに対応するデータバッファにデータを
書き込み、ストリームＩＤ検出器２０３によって有効に
されているアクノリッジコントローラは対応するデータ
バッファ内にデータが存在する場合には、このデータバ
ッファ内のデータを対応するプロセッサに出力する。
【００６４】図７は、一時的に、図２に示したプロセッ
サＡ２１０のＤＭＡリクエスト信号Ａがアクティブにな
っていない場合には、オーディオデータが転送される場
合の動作を説明するためのタイミング図である。
サＡ２１０のＤＭＡリクエスト信号Ａがアクティブにな
っていない場合には、オーディオデータが転送される場
合の動作を説明するためのタイミング図である。
【００６５】マルチプレクサ２０２は、プロセッサＡ２
１０のＤＭＡリクエスト信号Ａ２１０とプロセッサＶ２
１１のＤＭＡリクエスト信号Ｖ２３９から、ＤＭＡリク
エスト信号（ＲＥＱ）２２１を生成する。
１０のＤＭＡリクエスト信号Ａ２１０とプロセッサＶ２
１１のＤＭＡリクエスト信号Ｖ２３９から、ＤＭＡリク
エスト信号（ＲＥＱ）２２１を生成する。
【００６６】ＤＭＡ転送により、オーディオデータ１が
転送されている状態では、プロセッサＡのＤＭＡリクエ
スト信号Ａ２３４はアクティブではない。
転送されている状態では、プロセッサＡのＤＭＡリクエ
スト信号Ａ２３４はアクティブではない。
【００６７】しかし、ストリームＩＤ検出器２０３は、
次々に転送されてくるデータを、バッファＡ２０７に書
き込む。
次々に転送されてくるデータを、バッファＡ２０７に書
き込む。
【００６８】アクノリッジコントローラＡは、バッファ
Ａ２０７にデータがある場合に、プロセッサＡ２１０か
らＤＭＡリクエスト信号Ａ２３４が出力されると、バッ
ファＡ２０７からデータを読み出して、プロセッサＡ２
１０へのＤＭＡアクノリッジ信号Ａ２３５をアクティブ
にして出力する。
Ａ２０７にデータがある場合に、プロセッサＡ２１０か
らＤＭＡリクエスト信号Ａ２３４が出力されると、バッ
ファＡ２０７からデータを読み出して、プロセッサＡ２
１０へのＤＭＡアクノリッジ信号Ａ２３５をアクティブ
にして出力する。
【００６９】
【発明の効果】以上説明したように、本発明によれば、
下記記載の効果を奏する。
下記記載の効果を奏する。
【００７０】（１）本発明の第１の効果は、インタリー
ブされた複数種類のストリームデータを各ストリームデ
ータの先頭に付加されているストリームＩＤを検出する
ことにより、個々のデータストリームに切り分けること
ができる、ということである。これにより、本発明によ
れば、１つのデータストリーム中の複数種類のデータを
適切なデータプロセッサに分配することができるように
なる。
ブされた複数種類のストリームデータを各ストリームデ
ータの先頭に付加されているストリームＩＤを検出する
ことにより、個々のデータストリームに切り分けること
ができる、ということである。これにより、本発明によ
れば、１つのデータストリーム中の複数種類のデータを
適切なデータプロセッサに分配することができるように
なる。
【００７１】（２）本発明の第２の効果は、ＤＭＡ転送
を用いて転送するメモリ上の複数のストリームに対して
固有のストリームＩＤを設定し、ＤＭＡ転送時に、ＣＰ
Ｕが転送データの先頭にストリームＩＤを付加すること
により、ストリーム解析手段は、特定のデータ処理装置
に正しくデータを分配することができる、ということで
ある。これにより、インタリーブされたデータの分配だ
けでなく、メモリ上の複数の、ＤＭＡコントローラのチ
ャネル数以上の複数のデータストリームに対するＤＭＡ
要求を処理できるようになる。
を用いて転送するメモリ上の複数のストリームに対して
固有のストリームＩＤを設定し、ＤＭＡ転送時に、ＣＰ
Ｕが転送データの先頭にストリームＩＤを付加すること
により、ストリーム解析手段は、特定のデータ処理装置
に正しくデータを分配することができる、ということで
ある。これにより、インタリーブされたデータの分配だ
けでなく、メモリ上の複数の、ＤＭＡコントローラのチ
ャネル数以上の複数のデータストリームに対するＤＭＡ
要求を処理できるようになる。
【図１】本発明の第１の実施例の構成を示すブロック図
である。
である。
【図２】本発明の第２の実施例の構成を示すブロック図
である。
である。
【図３】本発明の実施例を適用してなるシステム構成を
示す図である。
示す図である。
【図４】本発明の一実施例において、データストリーム
にストリームＩＤを付加する例を模式的に示す図であ
る。
にストリームＩＤを付加する例を模式的に示す図であ
る。
【図５】本発明の一実施例を説明するための図であり、
データ転送及びストリームセレクタによるアクノリッジ
信号の切り替えを模式的に示す図である。
データ転送及びストリームセレクタによるアクノリッジ
信号の切り替えを模式的に示す図である。
【図６】本発明の一実施例における、ビデオデータとオ
ーディオデータを例にした複数種類のデータのインタリ
ーブを模式的に示す図である。
ーディオデータを例にした複数種類のデータのインタリ
ーブを模式的に示す図である。
【図７】本発明の第２の実施例において、データバッフ
ァの動作を示すタイミングチャートである。
ァの動作を示すタイミングチャートである。
【図８】従来技術の構成を示す図である。
【図９】別の従来技術の構成を示す図である。
【図１０】さらに別の従来技術の構成を示す図である。
１０１ ストリームセレクタ １０２ ＤＭＡリクエスト信号マルチプレクサ １０３ ストリームＩＤ検出器 １０４ ストリームＩＤレジスタ １０５ ストリームＩＤ付加フラグレジスタ １０６ アクノリッジコントローラＡ １０７ アクノリッジコントローラＶ １０８ データプロセッサ １０９ データプロセッサ １１０ ＤＭＡリクエスト信号 １１１ ＤＭＡアクノリッジ信号 １１２ ＣＰＵバス １１３ ストリームＩＤデータ １１４ ストリームＩＤ付加フラグデータ １１５ 転送データ １１６ アクノリッジコントローラＡ有効信号 １１７ アクノリッジコントローラＶ有効信号 １１８ ＤＭＡリクエスト信号Ａ １１９ ＤＭＡアクノリッジ信号Ａ １２０ プロセッサＡ制御信号 １２１ ＤＭＡリクエスト信号Ｖ １２２ ＤＭＡアクノリッジ信号Ａ １２３ プロセッサＶ制御信号 ２０１ ストリームセレクタ ２０２ ＤＭＡリクエスト信号マルチプレクサ ２０３ ストリームＩＤ検出器 ２０４ ストリームＩＤレジスタ ２０５ ストリームＩＤフラグ格納レジスタ ２０６ アクノリッジコントローラＡ ２０７ データバッファＡ ２０８ データバッファＶ ２０９ アクノリッジコントローラＶ ２１０ プロセッサＡ ２１１ プロセッサＶ ２２１ ＤＭＡリクエスト信号 ２２２ ＤＭＡアクノリッジ信号 ２２３ ＣＰＵバス ２２４ ストリームＩＤデータ ２２５ ストリームＩＤ付加フラグデータ ２２６ アクノリッジコントローラＡ有効信号 ２２７ 転送データＡ ２２８ 転送データＡ書き込み信号 ２２９ 転送データＶ ２３０ 転送データＶ書き込み信号 ２３１ アクノリッジコントローラＶ有効信号 ２３２ データバッファＡ読み出し制御信号 ２３３ データバッファＶ読み出し制御信号 ２３４ ＤＭＡリクエスト信号Ａ ２３５ ＤＭＡアクノリッジ信号Ａ ２３６ プロセッサＡ制御信号 ２３７ データバッファＡ出力データ ２３８ データバッファＶ出力データ ２３９ ＤＭＡリクエスト信号Ｖ ２４０ ＤＡＭアクノリッジ信号Ｖ ２４１ プロセッサＶ制御信号 ３０１ ＣＰＵ ３０２ メモリ ３０３ ビデオデータ ３０４ オーディオデータ ３０５ ＡＶストリームデータ ３０６ ＤＭＡコントローラ ３０７ ストリームセレクタ ３０８ オーディオプロセッサ ３０９ ビデオプロセッサ
Claims (4)
- 【請求項１】ＤＭＡ転送方式を用いてデータ転送を行う
システムにおいて、 複数種のデータがインタリーブされてなるストリームデ
ータからストリームＩＤ（識別子）を検出し、前記検出
されたストリームＩＤに基づき、該ストリームＩＤに対
応したＤＭＡ転送要求装置に、前記複数種のデータがイ
ンタリーブされてなるストリームデータから対応するデ
ータを切り出して、分配する手段を備えた、ことを特徴
とするＤＭＡ転送方式。 - 【請求項２】前記複数種のデータがインタリーブされて
なるストリームデータのヘッダ部に、前記ストリームデ
ータにインタリーブされる前記複数種のデータの種別を
特定するＩＤ情報が格納されると共に、前記複数種のデ
ータ部分毎に該データの種別を示す前記ＩＤ情報が格納
されてなる、ことを特徴とする請求項１記載のＤＭＡ転
送方式。 - 【請求項３】直接メモリアクセス（以下「ＤＭＡ」とい
う）方式を用いてデータ転送を行うシステムにおいて、 ＤＭＡ要求を発行する複数のプロセッサからのＤＭＡリ
クエスト信号を多重化するマルチプレクサと、 ストリームデータのストリーム認識子（「ストリームＩ
Ｄ」という）を除去してプロセッサへデータを転送する
か、該ストリームＩＤを付加したままプロセッサへデー
タ転送を行うかを切り替え制御するためのストリーム付
加制御情報記憶部と、 ＤＭＡ要求を発行する前記複数のプロセッサと同数設け
られたストリームＩＤを記録することが可能なストリー
ムＩＤ記憶部と、 前記各プロセッサに対応して、ＤＭＡコントローラから
のＤＭＡアクノリッジ信号に従い、前記プロセッサへの
ＤＭＡアクノリッジ信号とアクセス制御信号を制御す
る、前記プロセッサと同数のアクノリッジコントローラ
と、 前記ストリームＩＤ記憶部に格納されている複数個のス
トリームＩＤとＤＭＡによって転送されてくるデータス
トリームとを照合して、前記ストリーム付加制御情報記
憶部の値と、前記照合結果と、に基づいて、前記各アク
ノリッジコントローラの有効／無効を切り替え、ストリ
ームデータを出力するストリームＩＤ検出手段と、 を備え、 転送するストリームデータのストリームＩＤを検出する
ことにより、複数種類のデータストリームが１つのＤＭ
Ａチャネルを時分割して用いることを特徴とするＤＭＡ
転送方式。 - 【請求項４】ＤＭＡ要求を発行する複数のプロセッサか
らのＤＭＡリクエスト信号を多重化するマルチプレクサ
と、 ストリームデータのストリームＩＤを除去してデータプ
ロセッサへデータを転送するか、付加したままデータプ
ロセッサへデータ転送を行うかを切り替え制御するため
のストリーム付加制御情報記憶部と、 ＤＭＡ要求プロセッサと同数のストリームＩＤを記録す
ることが可能なストリームＩＤ記憶部と、 ＤＭＡ要求を発行する前記複数のプロセッサと同数のデ
ータバッファと、 前記各プロセッサからのＤＭＡ要求に応じて、前記デー
タバッファのデータを前記各プロセッサへのＤＭＡアク
ノリッジ信号とアクセス制御信号を制御して転送する、
前記プロセッサと同数のアクノリッジコントローラと、 前記ストリームＩＤレジスタに格納されている複数個の
ストリームＩＤとＤＭＡによって転送されてくるデータ
ストリームを照合して、前記ストリーム付加制御情報記
憶部の値と、前記照合結果と、に基づいて、前記各アク
ノリッジコントローラの有効／無効を切り替え、前記デ
ータバッファにストリームデータを出力するストリーム
ＩＤ検出手段と、を備え、 転送するストリームデータのストリームＩＤを検出する
ことにより、複数種類のデータストリームが１つのＤＭ
Ａチャネルを時分割して用いることを特徴とするＤＭＡ
転送方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29759696A JP3206458B2 (ja) | 1996-10-18 | 1996-10-18 | Ｄｍａ転送方式 |
| US08/954,313 US6006287A (en) | 1996-10-18 | 1997-10-20 | DMA transfer of an interleaved stream |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29759696A JP3206458B2 (ja) | 1996-10-18 | 1996-10-18 | Ｄｍａ転送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10124446A JPH10124446A (ja) | 1998-05-15 |
| JP3206458B2 true JP3206458B2 (ja) | 2001-09-10 |
Family
ID=17848613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29759696A Expired - Fee Related JP3206458B2 (ja) | 1996-10-18 | 1996-10-18 | Ｄｍａ転送方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6006287A (ja) |
| JP (1) | JP3206458B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6787283B1 (en) | 1999-07-22 | 2004-09-07 | Fuji Photo Film Co., Ltd. | Positive photoresist composition for far ultraviolet exposure |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030135539A1 (en) * | 2001-01-23 | 2003-07-17 | Tetsujiro Kondo | Communication apparatus, communication method, eletronic device, control method of the electronic device, and recording medium |
| JP4245852B2 (ja) * | 2002-03-19 | 2009-04-02 | 富士通マイクロエレクトロニクス株式会社 | ダイレクトメモリアクセス装置 |
| US7139849B2 (en) * | 2002-08-07 | 2006-11-21 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit device |
| US7561597B2 (en) * | 2003-08-14 | 2009-07-14 | Broadcom Corporation | System and method for data packet substitution |
| US7489362B2 (en) | 2003-03-04 | 2009-02-10 | Broadcom Corporation | Television functionality on a chip |
| US7764671B2 (en) * | 2003-08-15 | 2010-07-27 | Broadcom Corporation | Method and system for a multi-channel audio interconnect bus |
| US7142250B1 (en) * | 2003-04-05 | 2006-11-28 | Apple Computer, Inc. | Method and apparatus for synchronizing audio and video streams |
| US20040268082A1 (en) * | 2003-06-27 | 2004-12-30 | Michael Yatziv | Method and system for parcel-based data mapping |
| US7114014B2 (en) * | 2003-06-27 | 2006-09-26 | Sun Microsystems, Inc. | Method and system for data movement in data storage systems employing parcel-based data mapping |
| JP2006285300A (ja) * | 2005-03-31 | 2006-10-19 | Toshiba Corp | 信号転送装置及び信号転送方法 |
| JP2006338538A (ja) * | 2005-06-03 | 2006-12-14 | Nec Electronics Corp | ストリームプロセッサ |
| EP1983756A1 (en) * | 2007-04-18 | 2008-10-22 | St Microelectronics S.A. | Portable device with video output |
| US20090170586A1 (en) * | 2007-12-26 | 2009-07-02 | Springtime Productions, Llc | Springtime productions special charity fund raising process |
| US20090313399A1 (en) * | 2008-06-13 | 2009-12-17 | Texas Instruments Incorporated | Direct memory access channel |
| JP5254710B2 (ja) * | 2008-09-01 | 2013-08-07 | 株式会社ソニー・コンピュータエンタテインメント | データ転送装置、データ転送方法およびプロセッサ |
| US8589600B2 (en) * | 2009-12-14 | 2013-11-19 | Maxeler Technologies, Ltd. | Method of transferring data with offsets |
| JP5857661B2 (ja) * | 2011-11-18 | 2016-02-10 | 沖電気工業株式会社 | パケット処理装置及び方法 |
| EP2923279B1 (en) * | 2012-11-21 | 2016-11-02 | Coherent Logix Incorporated | Processing system with interspersed processors; dma-fifo |
| US11500587B2 (en) * | 2020-11-20 | 2022-11-15 | Samsung Electronics Co., Ltd. | System and method for in-SSD data processing engine selection based on stream IDs |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6279558A (ja) * | 1985-10-03 | 1987-04-11 | Fuji Xerox Co Ltd | 直接メモリアクセスコントロ−ラ |
| JPH02278361A (ja) * | 1989-04-19 | 1990-11-14 | Nec Corp | 切り換え式マルチチャネルｄｍａコントローラ |
| US5388237A (en) * | 1991-12-30 | 1995-02-07 | Sun Microsystems, Inc. | Method of and apparatus for interleaving multiple-channel DMA operations |
| US5715176A (en) * | 1996-01-23 | 1998-02-03 | International Business Machines Corporation | Method and system for locating a frame position in an MPEG data stream |
-
1996
- 1996-10-18 JP JP29759696A patent/JP3206458B2/ja not_active Expired - Fee Related
-
1997
- 1997-10-20 US US08/954,313 patent/US6006287A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6787283B1 (en) | 1999-07-22 | 2004-09-07 | Fuji Photo Film Co., Ltd. | Positive photoresist composition for far ultraviolet exposure |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10124446A (ja) | 1998-05-15 |
| US6006287A (en) | 1999-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3206458B2 (ja) | Ｄｍａ転送方式 | |
| US5982672A (en) | Simultaneous data transfer through read and write buffers of a DMA controller | |
| KR100218265B1 (ko) | 우선 순위 요구 및 바이패스 버스 | |
| JP4928683B2 (ja) | データ処理装置 | |
| JPH10178626A (ja) | 伝送装置及びサーバ装置並びに伝送方法 | |
| JPH09223103A (ja) | 情報処理システム | |
| KR100367084B1 (ko) | 실시간 고속의 데이터 처리용 디엠에이 제어기 및 제어방법 | |
| JP2581715B2 (ja) | ダイレクトメモリアクセスコントローラ | |
| EP1193605B1 (en) | Apparatus and method for the transfer of signal groups between digital signal processors in a digital signal processing unit | |
| JP3123366B2 (ja) | 情報記憶管理装置 | |
| JP2629648B2 (ja) | データ転送システム | |
| JP4024502B2 (ja) | 情報処理装置の制御方法 | |
| JPH11134287A (ja) | 入出力バスデータ転送装置 | |
| US7093053B2 (en) | Console chip and single memory bus system | |
| JP2837698B2 (ja) | ダイレクト・メモリ・アクセス制御装置 | |
| JP3184406B2 (ja) | ディスクアレイ装置 | |
| JP3585052B2 (ja) | インターフェース制御装置 | |
| JPH05189311A (ja) | キャッシュメモリ・システム | |
| JP3207329B2 (ja) | バスコントローラおよびバス転送方法 | |
| JP2642087B2 (ja) | 主記憶装置間データ転送処理機構 | |
| JPH04205452A (ja) | Ｄｍａコントローラ | |
| JPH1011405A (ja) | メモリアクセス競合制御システム | |
| JPH04369065A (ja) | ダイレクトメモリアクセスコントローラ | |
| JPH02278362A (ja) | データ転送制御方式 | |
| JPH03240151A (ja) | データ転送制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010605 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070706 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |