JP3201029B2 - Thin film transistor - Google Patents
Thin film transistorInfo
- Publication number
- JP3201029B2 JP3201029B2 JP35025092A JP35025092A JP3201029B2 JP 3201029 B2 JP3201029 B2 JP 3201029B2 JP 35025092 A JP35025092 A JP 35025092A JP 35025092 A JP35025092 A JP 35025092A JP 3201029 B2 JP3201029 B2 JP 3201029B2
- Authority
- JP
- Japan
- Prior art keywords
- tft
- layer
- thin film
- poly
- heat radiation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、液晶ディスプレイパネ
ルや密着型イメージセンサ等の画像入出力装置の駆動回
路として用いられる薄膜トランジスタに係り、特に、ポ
リシリコン薄膜を動作層として用いることにより安価な
ガラス基板上に形成可能な薄膜トランジスタにおける動
作層の放熱効率を向上させるための構造に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor used as a drive circuit of an image input / output device such as a liquid crystal display panel or a contact type image sensor. The present invention relates to a structure for improving heat radiation efficiency of an operation layer in a thin film transistor that can be formed over a substrate.
【0002】[0002]
【従来の技術】画像入出力装置の小型化及び高機能化を
図るため、前記画像入出力装置の駆動回路には、大面積
基板に多数の素子を同時に形成できる薄膜トランジスタ
(TFT)が使用されている。前記基板として安価なガ
ラス板を使用可能とするため、薄膜トランジスタの動作
層としては、TFTの作製プロセスを600℃以下に抑
え、且つ高移動度を有するpoly-Si薄膜材料が適してい
る。その理由としては、ガラス基板の耐熱温度は、熱歪
を考慮すると最高で600℃位と考えられ、また、画像
入出力装置の駆動回路の高駆動能力を確保するために
は、電子の移動度が高い必要があるからである。すなわ
ち、poly-Si薄膜材料を形成する方法としては、例え
ば、ガラス基板上にアモルファスシリコン(a−Si)
を堆積し、これをパルスレーザであるエキシマレーザに
てアニールすることによりpoly-Si薄膜が得られ、この
方法によると、紫外線で高エネルギーだが短いパルス幅
のビームを出射できるエキシマレーザを用いるため、膜
内の欠陥を少なくでき且つガラス基板に熱ダメージを与
えにくい。2. Description of the Related Art In order to reduce the size and enhance the function of an image input / output device, a thin film transistor (TFT) capable of simultaneously forming a large number of elements on a large-area substrate is used in a drive circuit of the image input / output device. I have. In order to enable the use of an inexpensive glass plate as the substrate, a poly-Si thin film material having a high mobility and suppressing the TFT fabrication process to 600 ° C. or less is suitable for the operation layer of the thin film transistor. The reason for this is that the heat-resistant temperature of the glass substrate is considered to be about 600 ° C. at the highest in consideration of thermal strain. In addition, in order to secure a high driving capability of the driving circuit of the image input / output device, the mobility of electrons is required. Must be high. That is, as a method of forming a poly-Si thin film material, for example, amorphous silicon (a-Si) is formed on a glass substrate.
Is deposited and annealed with an excimer laser, which is a pulse laser, to obtain a poly-Si thin film.According to this method, an excimer laser that can emit a high-energy but short-pulse beam with ultraviolet light is used. Defects in the film can be reduced, and thermal damage to the glass substrate is less likely to occur.
【0003】上記したエキシマレーザアニールを用いた
従来のpoly-Si薄膜トランジスタの製造方法について、
図5を参照しながら説明する。ガラス等の絶縁性基板1
1上にLPCVD法等により1000オングストローム
の膜厚にアモルファスシリコン(a−Si)を堆積して
a−Si膜12を形成する(図5(a))。続いて、こ
のa−Si膜12をエキシマレーザによりアニールし、
poly-Si膜13とする(図5(b))。次に、poly-Si膜
13を島状にパターニングして動作層14を形成し、更
に、SiO2の堆積によるゲート絶縁膜15、poly-Siの
堆積及びパターニングによるゲート電極16を順次形成
する(図5(c))。続いて、ゲート電極16をマスク
としてイオン注入を行ない、活性化アニールしてソース
電極17a及びドレイン電極17bを形成した後、Si
O2等の堆積による層間絶縁膜18の形成する(図5
(d))。続いて、コンタクト孔19の形成、金属膜の
着膜及びパターニングによる配線20の形成、SiN等
の着膜によるパッシベーション膜21の形成をそれぞれ
行ない、ポリシリコン薄膜を動作層として用いる薄膜ト
ランジスタ(poly-SiTFT)を作製する(図5
(e))。A conventional method for manufacturing a poly-Si thin film transistor using the above-described excimer laser annealing is described below.
This will be described with reference to FIG. Insulating substrate 1 such as glass
A-Si film 12 is formed by depositing amorphous silicon (a-Si) to a thickness of 1000 angstroms by LPCVD or the like on top 1 (FIG. 5A). Subsequently, the a-Si film 12 is annealed by an excimer laser,
The poly-Si film 13 is formed (FIG. 5B). Next, the operation layer 14 is formed by patterning the poly-Si film 13 into an island shape, and a gate insulating film 15 by depositing SiO 2 and a gate electrode 16 by depositing and patterning poly-Si are sequentially formed ( FIG. 5 (c)). Subsequently, ion implantation is performed using the gate electrode 16 as a mask, and activation annealing is performed to form a source electrode 17a and a drain electrode 17b.
An interlayer insulating film 18 is formed by depositing O2 or the like (FIG. 5).
(D)). Subsequently, formation of a contact hole 19, formation of a wiring 20 by deposition and patterning of a metal film, and formation of a passivation film 21 by deposition of SiN or the like are performed, respectively, and a thin film transistor (poly-Si TFT) using a polysilicon thin film as an operation layer is performed. (FIG. 5)
(E)).
【0004】[0004]
【発明が解決しようとする問題点】上記プロセスで作製
されたpoly-SiTFTは、熱伝導率の良好なシリコン
(Si)基板上に直接形成されるTFTとは異なり、熱
伝導率が低い絶縁性基板11上に形成される。絶縁性基
板11として、ガラス基板を用いた場合、その熱伝導率
は0.014w/cm・degであり、前記Si基板に比較
して熱伝導率が2桁以上低くなるので、次のような問題
点があった。例えば、液晶ディスプレイ等において、po
ly-SiTFTから成る駆動回路を前記液晶ディスプレイ
と同一のガラス基板上に形成する場合、駆動回路では比
較的大きな電流が流れるので消費電力も大きくなる。し
かしながら、ガラス基板の熱伝導率が小さいため、TF
Tの動作層14のチャネル領域で発生した熱は散逸され
ずらく、TFTのチャネル温度が上昇しやすい。Problems to be Solved by the Invention The poly-Si TFT manufactured by the above process is different from a TFT formed directly on a silicon (Si) substrate having a good thermal conductivity and has a low thermal conductivity. It is formed on a substrate 11. When a glass substrate is used as the insulating substrate 11, its thermal conductivity is 0.014 w / cm · deg, which is two orders of magnitude lower than that of the Si substrate. There was a problem. For example, in a liquid crystal display, etc., po
When a drive circuit composed of a ly-Si TFT is formed on the same glass substrate as the liquid crystal display, a relatively large current flows in the drive circuit, so that power consumption increases. However, since the thermal conductivity of the glass substrate is small, TF
The heat generated in the channel region of the T operation layer 14 is not easily dissipated, and the channel temperature of the TFT tends to increase.
【0005】具体例で説明すると、チャネル幅が50μ
m、チャネル長が10μm、電界効果移動度が60cm2
/V・s、しきい値電圧VTHが2Vのn型poly-SiTF
Tのチャネルを導通状態とし、約40mVの消費電力と
なるようにソース電極及びドレイン電極間に電圧を印加
したところ、poly-SiTFTの表面温度は170〜21
0℃に達することを確認した。この温度上昇は、電気ス
トレスによるTFTの劣化を加速し、特にしきい値電圧
の上昇等の特性劣化をまねいてしまう。従って、poly-S
iTFTは、アモルファス−SiTFTに比較して高速・
大電流動作が可能であるのもかかわらず、熱伝導率の低
いガラス基板等の絶縁性基板上に作製する場合において
は十分な信頼性を確保することができなかった。In a specific example, the channel width is 50 μm.
m, channel length 10 μm, field effect mobility 60 cm 2
/ V · s, n-type poly-SiTF with threshold voltage V TH of 2V
When the channel of T was made conductive and a voltage was applied between the source electrode and the drain electrode so as to consume about 40 mV, the surface temperature of the poly-Si TFT was 170 to 21.
It was confirmed that the temperature reached 0 ° C. This temperature increase accelerates the deterioration of the TFT due to the electric stress, and particularly leads to characteristic deterioration such as an increase in the threshold voltage. Therefore, poly-S
iTFT is faster than amorphous-Si TFT.
Despite being capable of high-current operation, sufficient reliability could not be ensured when fabricated on an insulating substrate such as a glass substrate having low thermal conductivity.
【0006】そこで、チャネル領域で発生した熱を逃す
構造として、例えば、ガラス基板と動作層(半導体活性
層)との間に熱伝導率の良好な物質で形成された放熱層
を介在させることにより、水平方向に熱を拡散させるこ
とにより基板への放熱面積を大きくし、温度上昇を防止
して放熱効率を図ることが考えられる。前記放熱層の材
料としては、poly-SiTFTの製造プロセスに適用可能
とするために、熱伝導率が良好で且つ基板との密着力が
十分であること、上部にTFTを形成するので表面平坦
性が良好であること、膜中にTFT特性を損なうような
不純物を含まないこと等、多くの条件が必要である。熱
伝導率の良好な物質による放熱層としては、アモルファ
スSi膜、ダイヤモンド薄膜、Al2O3膜等が存在する
が、現時点においては、前記した条件を全て満足するよ
うな材料は見当らない。Therefore, as a structure for releasing the heat generated in the channel region, for example, a heat radiation layer formed of a material having good thermal conductivity is interposed between the glass substrate and the active layer (semiconductor active layer). It is conceivable to diffuse the heat in the horizontal direction to increase the heat radiation area to the substrate, prevent the temperature from rising, and improve the heat radiation efficiency. The material of the heat dissipation layer should have good thermal conductivity and sufficient adhesion to the substrate in order to be applicable to the manufacturing process of poly-Si TFT. Are required, and the film does not contain impurities that impair the TFT characteristics. As a heat radiation layer made of a substance having a good thermal conductivity, there are an amorphous Si film, a diamond thin film, an Al 2 O 3 film, and the like, but at present, there is no material that satisfies all the above conditions.
【0007】すなわち、例えば、放熱層をダイヤモンド
薄膜で形成した場合、ダイヤモンド薄膜自体が汚染源と
なるとともに、その表面平坦性が悪くなる。また、放熱
層をAl2O3膜で形成した場合、基板との密着性が低く
放熱層が剥離したり、膜中の不純物がpoly-SiTFTの
動作層に混入するという問題がある。また、アモルファ
スSi膜を使用する場合、熱伝導率が前記2つの膜に比
較して低いので、膜厚を厚くする必要があり、その結果
表面平坦性が劣化し、TFT特性に悪影響を及ぼす。更
に、poly-SiTFTの作製プロセスにおいて、エキシマ
レーザでアニールしてpoly-Siを得る場合、前記放熱層
の存在によりレーザにて溶融されたアモルファスシリコ
ンが固化するときの固化速度が増加してしまうことが確
認された。このため、結晶粒径の小さなpoly-Siしか得
ることができないという問題が生じた。従って、放熱層
を介在させる構造では、poly-SiTFTの作製プロセス
に悪影響を与えず且つ良好な特性を有した信頼性の高い
poly-SiTFTを得ることが困難であった。That is, for example, when the heat dissipation layer is formed of a diamond thin film, the diamond thin film itself becomes a source of contamination, and the surface flatness is deteriorated. Further, when the heat radiation layer is formed of an Al 2 O 3 film, there is a problem that the adhesion to the substrate is low and the heat radiation layer is peeled off, and impurities in the film are mixed into the operation layer of the poly-Si TFT. Further, when an amorphous Si film is used, the thermal conductivity is lower than those of the two films, so that it is necessary to increase the film thickness. As a result, the surface flatness is deteriorated and the TFT characteristics are adversely affected. Furthermore, in the case of obtaining poly-Si by annealing with an excimer laser in the process of manufacturing a poly-Si TFT, the solidification rate when the amorphous silicon melted by the laser is solidified increases due to the presence of the heat dissipation layer. Was confirmed. For this reason, there has been a problem that only poly-Si having a small crystal grain size can be obtained. Therefore, in the structure in which the heat dissipation layer is interposed, a highly reliable device having good characteristics without adversely affecting the fabrication process of the poly-Si TFT is provided.
It was difficult to obtain a poly-Si TFT.
【0008】本発明は上記実情に鑑みてなされたもの
で、poly-SiTFTの作製プロセスにおいてTFT部分
に悪影響を与えずに、TFTの放熱効率を増加させるこ
とが可能な薄膜トランジスタの構造を提供することを目
的とする。The present invention has been made in view of the above circumstances, and provides a structure of a thin film transistor capable of increasing the heat radiation efficiency of the TFT without adversely affecting the TFT portion in the process of manufacturing the poly-Si TFT. With the goal.
【0009】[0009]
【課題を解決するための手段】上記目的を達成するため
請求項1記載の発明は、絶縁性基板上または絶縁膜上に
形成されたポリシリコン薄膜を動作層として用いる薄膜
トランジスタ(poly-Si TFT)において、TFTの側
方位置にTFT形成後に積層して畝状に形成された放熱
層を具備することを特徴としている。 [MEANS FOR SOLVING THE PROBLEMS] To achieve the above object
According to the first aspect of the present invention, an insulating substrate or an insulating film is provided.
Thin film using formed polysilicon thin film as working layer
In the transistor (poly-Si TFT), the TFT side
Ridge-shaped heat radiation laminated after TFT formation
It is characterized by having a layer.
【0010】請求項2記載の発明は、絶縁性基板上また
は絶縁膜上に形成されたポリシリコン薄膜を動作層とし
て用いる薄膜トランジスタ(poly-Si TFT)におい
て、TFTの側方位置にTFT形成後に積層して形成さ
れた放熱層を具備し、前記放熱層は金属配線を介してポ
リシリコン薄膜に接続され、前記金属配線が接続された
ポリシリコン薄膜部分を高抵抗領域としたことを特徴と
している。 According to a second aspect of the present invention, there is provided a semiconductor device comprising: an insulating substrate;
Uses the polysilicon thin film formed on the insulating film as the operating layer.
Used thin film transistor (poly-Si TFT)
And formed by laminating after forming the TFT at the lateral position of the TFT.
Heat radiation layer, and the heat radiation layer is exposed through metal wiring.
Connected to the silicon thin film, the metal wiring was connected
The feature is that the polysilicon thin film part is a high resistance area
are doing.
【0011】[0011]
【0012】[0012]
【0013】[0013]
【0014】[0014]
【作用】本発明によれば、放熱層はTFT形成後に積層
されるので、poly-Si TFTの作製プロセスにおいて、
放熱層の存在によりTFT部分に悪影響を与えることが
ない。 According to the present invention, since the heat radiation layer is laminated after the TFT is formed, in the process of manufacturing the poly-Si TFT,
The presence of the heat dissipation layer does not adversely affect the TFT portion.
【0015】また、放熱層は、TFTの側方位置に形成
されているので、放熱層をTFTの配線材料と同一材料
及び同一工程で形成でき、特に新たな工程を設けること
なく放熱層を形成することができる。 The heat radiation layer is formed on the side of the TFT.
The heat radiation layer is made of the same material as the TFT wiring material.
And it can be formed in the same process, especially to provide a new process
The heat radiation layer can be formed without any.
【0016】請求項1の発明によれば、放熱層を畝状に
形成したので、大気に触れる表面積を広くすることがで
き、放熱効果を高めることができる。 According to the first aspect of the present invention, the heat radiation layer is formed in a ridge shape.
As a result, the surface area exposed to the atmosphere can be increased.
The heat radiation effect can be enhanced.
【0017】請求項2の発明によれば、放熱層は熱伝導
率が良好な金属配線を介してポリシリコン薄膜に接続さ
れているので、動作層に発生した熱を直接放熱層に伝達
させることができる。 According to the second aspect of the present invention, the heat radiation layer is a heat conducting layer.
Connected to a polysilicon thin film through a metal wiring with good efficiency.
The heat generated in the operating layer is directly transmitted to the heat dissipation layer
Can be done.
【0018】また、金属配線が接続されたポリシリコン
薄膜部分を高抵抗領域としているので、各TFTで放熱
層を共用することができる。 Further, since the polysilicon thin film portion where the metal wiring is connected is a high resistance region, it is possible to share the heat dissipation layer in each TFT.
【0019】[0019]
【実施例】以下、実施例に基づいて本発明を具体的に説
明する。ガラス等の絶縁性基板11上にLPCVD法等
により1000オングストロームの膜厚にアモルファス
シリコン(a−Si)を500℃で堆積してa−Si膜
12を形成する(図1(a))。続いて、このa−Si
膜12をKrFエキシマレーザ(248nm発振、パル
ス幅20nsec、エネルギー密度450mJ/cm2)によ
りアニールし、poly-Si膜13を形成する(図1
(b))。尚、poly-Si膜13は、他のレーザによるア
ニールや、固相成長法等で形成してもよい。次に、poly
-Si膜13を島状にパターニングして動作層14を形成
し、更に、LPCVD法により1000オングストロー
ムの膜厚にSiO2の堆積してゲート絶縁膜15を形成
する。次に、3000オングストロームの膜厚にpoly-S
iを堆積し、パターニングして動作層14上に位置する
ゲート絶縁膜15上にゲート電極16を形成する(図1
(c))。続いて、ゲート電極16をマスクとしてイオ
ン注入により、nチャネルTFTとする場合にはリン
(P)、pチャネルTFTとする場合にはボロン(B)
をドーパントとして注入し、活性化アニールしてソース
電極17a及びドレイン電極17bを形成する。次に、
LPCVD法により7000オングストロームの膜厚に
SiO2を堆積して層間絶縁膜18を形成する。更に、
コンタクト孔19の形成、金属膜の着膜及びパターニン
グによる配線20の形成、SiN等の着膜によるパッシ
ベーション膜21の形成をそれぞれ行なう(図1
(e))。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be specifically described below based on embodiments. Amorphous silicon (a-Si) is deposited on an insulating substrate 11 such as glass to a thickness of 1000 Å at 500 ° C. by an LPCVD method or the like to form an a-Si film 12 (FIG. 1A). Then, this a-Si
The film 12 is annealed with a KrF excimer laser (248 nm oscillation, pulse width 20 nsec, energy density 450 mJ / cm 2 ) to form a poly-Si film 13 (FIG. 1).
(B)). Note that the poly-Si film 13 may be formed by annealing with another laser, a solid phase growth method, or the like. Then, poly
The active layer 14 is formed by patterning the -Si film 13 into an island shape, and SiO 2 is deposited to a thickness of 1000 Å by LPCVD to form the gate insulating film 15. Next, poly-S is applied to a thickness of 3000 angstrom.
i is deposited and patterned to form a gate electrode 16 on the gate insulating film 15 located on the operation layer 14 (FIG. 1).
(C)). Subsequently, by ion implantation using the gate electrode 16 as a mask, phosphorus (P) is used for an n-channel TFT, and boron (B) is used for a p-channel TFT.
Is implanted as a dopant, and activation annealing is performed to form a source electrode 17a and a drain electrode 17b. next,
SiO 2 is deposited to a thickness of 7000 Å by LPCVD to form an interlayer insulating film 18. Furthermore,
The formation of a contact hole 19, the formation of a wiring 20 by deposition and patterning of a metal film, and the formation of a passivation film 21 by deposition of SiN or the like are performed (FIG. 1).
(E)).
【0020】上記プロセスでポリシリコン薄膜を動作層
14として用いる薄膜トランジスタ(poly-SiTFT)
を作製した後、スパッタ法により室温にて圧力が4mT
orr、2AのDCバイアスの条件で、1μmの膜厚にC
uを堆積して少なくともTFT上部を覆うように放熱層
30を形成する(図1(f))。Cuの熱伝導率は40
0W/m・Kと非常に高いので放熱効率を向上させるこ
とができる。すなわち、従来構造においては、動作層1
4で発生したジュール熱は、熱伝導率が1W/m・K以
下のガラス(絶縁性)基板11やSiO2で形成された
ゲート絶縁膜15や層間絶縁膜18を伝わるしかなく、
前記発生した熱は動作層14に畜熱する傾向があった
が、上記実施例では放熱層30の存在により、放熱層3
0から熱を逃がすことができるので、放熱効果を向上さ
せることができる。A thin film transistor (poly-Si TFT) using the polysilicon thin film as the operation layer 14 in the above process
After fabrication, the pressure was 4 mT at room temperature by sputtering.
orr, C under a condition of 2A DC bias to a thickness of 1 μm.
Then, a heat radiation layer 30 is formed so as to cover at least the upper part of the TFT by depositing u (FIG. 1F). The thermal conductivity of Cu is 40
Since it is as high as 0 W / m · K, the heat radiation efficiency can be improved. That is, in the conventional structure, the operation layer 1
The Joule heat generated in Step 4 must be transmitted through the glass (insulating) substrate 11 having a thermal conductivity of 1 W / m · K or less, the gate insulating film 15 and the interlayer insulating film 18 formed of SiO 2 ,
Although the generated heat tends to be accumulated in the operation layer 14, in the above embodiment, the heat radiation layer 3
Since heat can be released from zero, the heat radiation effect can be improved.
【0021】従来例の具体例で述べた条件(チャネル幅
が50μm、チャネル長が10μm、電界効果移動度が
60cm2/V・s、しきい値電圧VTHが2Vのn型poly-
SiTFTを使用し、消費電力を約40mVとした)で放
熱効果を比較したところ、poly-SiTFTの表面温度は
100℃以下となり、放熱効率の改善を図ることができ
た。また、放熱層30の堆積及び形成により、TFTが
劣化することはなかった。これは、放熱層30をTFT
の作製プロセスの最終段で形成するためであり、放熱層
30の表面性や熱処理による変性がTFTの特性に影響
を与えないからである。The conditions described in the specific example of the conventional example (an n-type poly-type transistor having a channel width of 50 μm, a channel length of 10 μm, a field effect mobility of 60 cm 2 / V · s, and a threshold voltage V TH of 2 V).
When the heat dissipation effect was compared using a SiTFT and the power consumption was about 40 mV), the surface temperature of the poly-SiTFT was 100 ° C. or less, and the heat dissipation efficiency could be improved. Further, the TFT was not deteriorated by the deposition and formation of the heat radiation layer 30. This is because the heat radiation layer 30 is TFT
This is because it is formed at the final stage of the fabrication process of the above, and the surface properties of the heat radiation layer 30 and the denaturation due to the heat treatment do not affect the characteristics of the TFT.
【0022】上記プロセスで作製したpoly-SiTFT
(チャネル幅/チャネル長=50μm/6μm)を次の
条件でストレス印加し、ストレス前後のしきい値電圧V
THの変化を評価した。使用したpoly-SiTFTはpチャ
ネル型であり、導通状態となるようにゲート電極、ドレ
イン電極にそれぞれ−20Vを32000秒間印加する
と、表1に示すように、放電層30の有無によりストレ
ス前後でしきい値電圧が変化した。The poly-Si TFT manufactured by the above process
(Channel width / channel length = 50 μm / 6 μm) under the following conditions, and a threshold voltage V before and after the stress is applied.
The change in TH was evaluated. The poly-Si TFT used was a p-channel type. When -20 V was applied to the gate electrode and the drain electrode for 32000 seconds so as to be in a conductive state, as shown in Table 1, depending on the presence or absence of the discharge layer 30, before and after the stress was applied. The threshold voltage has changed.
【0023】[0023]
【表1】 ストレス前後におけるしきい値電圧VTH ストレス前 ストレス後 サンプル1(Cu放熱層無し) −2.0V −9.5V サンプル2(Cu放熱層有り) −2.0V −4.0V[Table 1] Threshold voltage V before and after stress Before TH stress After stress Sample 1 (without Cu heat dissipation layer) -2.0V -9.5V Sample 2 (with Cu heat dissipation layer) -2.0V -4.0V
【0024】放熱層の無いサンプル1は、導通状態とな
るストレス印加によりチャネル温度が上昇し、しきい値
電圧VTHが7.5V(変動幅)劣化した。一方、放熱層
を有するサンプル2では、チャネル温度の上昇を小さく
することができるので、しきい値電圧VTHの変動が少な
いことが確認できた。In Sample 1 having no heat radiation layer, the channel temperature increased due to the application of the stress to make the conductive state, and the threshold voltage V TH deteriorated by 7.5 V (variation width). On the other hand, in Sample 2 having the heat dissipation layer, the rise in the channel temperature can be reduced, so that it was confirmed that the fluctuation of the threshold voltage V TH was small.
【0025】次に、導通状態とした場合のpoly-SiTF
Tの消費電力と、しきい値電圧VTHの変動幅との関係に
ついて、図2を参照しながら説明する。図中、実線は本
実施例のものであり、点線は従来構造によるものであ
る。従来例のpoly-SiTFTでは、消費電力の上昇とと
もにpoly-SiTFTの動作層における表面温度は上昇
し、しきい値電圧VTHの変動幅も大きく増加する。本実
施例のpoly-SiTFTによれば、しきい値電圧VTHの変
動幅を小さくすことができる。消費電力が20mW以下
であれば、しきい値電圧VTHの変動幅は1V以下に抑え
ることができる。実際の駆動回路の回路動作はAC駆動
であるため、その消費電力はトランジスタ当たり20m
W以下程度であり、上記実施例のpoly-SiTFTの構造
によれば、信頼性の高いpoly-SiTFTとすることがで
きる。Next, the poly-SiTF in the conductive state
The relationship between the power consumption of T and the variation width of the threshold voltage VTH will be described with reference to FIG. In the figure, the solid line is for the present embodiment, and the dotted line is for the conventional structure. In the conventional poly-Si TFT, as the power consumption increases, the surface temperature in the operation layer of the poly-Si TFT increases, and the fluctuation width of the threshold voltage VTH greatly increases. According to the poly-Si TFT of this embodiment, the fluctuation width of the threshold voltage V TH can be reduced. If the power consumption is 20 mW or less, the variation width of the threshold voltage V TH can be suppressed to 1 V or less. Since the actual operation of the drive circuit is AC drive, its power consumption is 20 m per transistor.
W or less, and according to the structure of the poly-Si TFT of the above embodiment, a highly reliable poly-Si TFT can be obtained.
【0026】上記実施例では、放熱層30の材料として
Cuを使用したが、熱伝導率が良好であり且つ堆積や加
工が容易な材料、例えば、半導体装置の作製において一
般的に使用されているMo(熱伝導率が140W/m・
K),Al(熱伝導率が240W/m・K),Au(熱
伝導率が320W/m・K)等の金属でもよい。また、
放熱層30を形成する場合において、下層への影響や放
熱層の酸化が懸念される場合には、TiN膜等のバリア
層を放熱層の下層若しくは上層に配置する。また、放熱
層30は、poly-SiTFTの作製プロセス上問題がなけ
れば、金属膜以外のダイヤモンド膜やAIN膜を使用し
てもよい。更に、熱伝導率の高い半導体膜、例えば、単
結晶Si(熱伝導率が170W/m・K)を使用しても
よい。また、poly-Si(熱伝導率が20W/m・K)を
使用することもできる。すなわち、放熱層30の材料と
しては、その膜厚をある程度薄くするため、熱伝導率が
10W/m・K以上、好ましくは100W/m・K以上
であることが必要である。熱伝導率が100W/m・K
以上であれば、放熱層3の膜厚を1μm以下としても十
分な放熱効果を持たせることができる。また、作成プロ
セスに問題がなければ、放電層を保護膜下に形成しても
勿論よいが、その場合、保護膜として要求される耐湿性
等の諸条件と合致する材料を見出さなければならない。In the above embodiment, Cu is used as the material of the heat radiation layer 30. However, a material having good thermal conductivity and easy to deposit and process, for example, is generally used in the production of semiconductor devices. Mo (The thermal conductivity is 140 W / m
K), Al (thermal conductivity is 240 W / m · K), Au (thermal conductivity is 320 W / m · K), and the like. Also,
In the case where the heat radiation layer 30 is formed, if there is a concern about the influence on the lower layer or oxidation of the heat radiation layer, a barrier layer such as a TiN film is disposed below or above the heat radiation layer. In addition, a diamond film or an AIN film other than a metal film may be used for the heat radiation layer 30 as long as there is no problem in the production process of the poly-Si TFT. Further, a semiconductor film having high thermal conductivity, for example, single crystal Si (having a thermal conductivity of 170 W / m · K) may be used. Also, poly-Si (having a thermal conductivity of 20 W / m · K) can be used. That is, the material of the heat radiation layer 30 needs to have a thermal conductivity of 10 W / m · K or more, preferably 100 W / m · K or more in order to reduce the film thickness to some extent. Thermal conductivity 100W / m ・ K
Above, a sufficient heat radiation effect can be provided even if the thickness of the heat radiation layer 3 is 1 μm or less. If there is no problem in the production process, the discharge layer may be formed under the protective film. In this case, however, a material that meets various conditions such as moisture resistance required for the protective film must be found.
【0027】本発明の他の実施例について図3及び図4
を参照しながら説明する。ガラス等の絶縁性基板11上
にLPCVD法等により1000オングストロームの膜
厚にアモルファスシリコン(a−Si)を500℃で堆
積してa−Si膜を形成する。続いて、このa−Si膜
をKrFエキシマレーザ(248nm発振、パルス幅2
0nsec、エネルギー密度450mJ/cm2)によりアニ
ールし、poly-Si膜を形成する。次に、poly-Si膜を島状
にパターニングして動作層14及びこれに連続する接続
部40を形成し、更に、LPCVD法により1000オ
ングストロームの膜厚にSiO2の堆積し、動作層14
を覆うとともに、接続部40の側方位置(図における右
側)に延設されるゲート絶縁膜15を形成する。次に、
1000オングストロームの膜厚にpoly-Siを堆積し、
パターニングして動作層14上に位置するゲート絶縁膜
15上にゲート電極16を形成する。FIGS. 3 and 4 show another embodiment of the present invention.
This will be described with reference to FIG. Amorphous silicon (a-Si) is deposited at 500 [deg.] C. on an insulating substrate 11 made of glass or the like to a thickness of 1000 angstrom by an LPCVD method or the like to form an a-Si film. Subsequently, this a-Si film was coated with a KrF excimer laser (248 nm oscillation, pulse width 2).
Anneal at 0 nsec and an energy density of 450 mJ / cm 2 to form a poly-Si film. Next, the poly-Si film is patterned into an island shape to form the operation layer 14 and the connecting portion 40 continuous with the operation layer 14, and further, SiO 2 is deposited to a thickness of 1000 Å by LPCVD to form the operation layer 14.
And a gate insulating film 15 extending to a side position (right side in the drawing) of the connection portion 40 is formed. next,
Deposit poly-Si to a thickness of 1000 angstroms,
The gate electrode 16 is formed on the gate insulating film 15 located on the operation layer 14 by patterning.
【0028】次に、ゲート電極16及び接続部40を覆
うレジスト41をマスクとしてイオン注入によりドーパ
ントを注入し、活性化アニールしてソース電極17a及
びドレイン電極17bを形成する(図3(a),図4
(a))。プラズマCVD法により9000オングスト
ロームの膜厚にSiO2を堆積し、TFTを覆うととも
にTFTの側方位置(図における右側)に延設される層
間絶縁膜18を形成する。 ゲート絶縁膜15及び層間
絶縁膜18をパターニングして、TFTの側方位置のゲ
ート絶縁膜15及び層間絶縁膜18を3μm間隔で除去
し、複数の方形孔42を形成する。続いて、ゲート絶縁
膜15及び層間絶縁膜18をパターニングして、ソース
電極及びドレイン電極上に位置するコンタクト孔19、
接続部41上に位置するコンタクト孔43をそれぞれ穿
孔する。次に、水素プラズマ処理を行ない、動作層14
の半導体とゲート絶縁膜15との界面のダングリングボ
ンドを水素で終端して欠陥準位密度を低減させる。Next, a dopant is implanted by ion implantation using the resist 41 covering the gate electrode 16 and the connection portion 40 as a mask, and activation annealing is performed to form a source electrode 17a and a drain electrode 17b (FIG. 3A, FIG.
(A)). SiO 2 is deposited to a thickness of 9000 angstroms by the plasma CVD method, and an interlayer insulating film 18 is formed to cover the TFT and extend to the side position (the right side in the drawing) of the TFT. The gate insulating film 15 and the interlayer insulating film 18 are patterned, and the gate insulating film 15 and the interlayer insulating film 18 on the side of the TFT are removed at intervals of 3 μm to form a plurality of square holes 42. Subsequently, the gate insulating film 15 and the interlayer insulating film 18 are patterned to form contact holes 19 located on the source electrode and the drain electrode.
Contact holes 43 located on the connection portions 41 are respectively formed. Next, a hydrogen plasma process is performed to
The dangling bonds at the interface between the semiconductor and the gate insulating film 15 are terminated with hydrogen to reduce the defect state density.
【0029】アルミニウム(Al)を3000オングス
トロームの膜厚に着膜し、フォトリソ法によりパターニ
ングして、ソース電極17a及びドレイン電極17bに
接続される配線20を形成する。このパターニングの際
に、コンタクト孔43を覆う引き出し部45が端部に形
成された方形状の放熱層44を形成し、前記方形孔43
を覆うように構成する。歩留り上問題がなければ、放熱
層44と配線20を異なった金属で形成してもかまわな
い。放熱層44は、方形孔42の存在により表面が凹凸
となるように畝状に形成される。更に、全体を覆うよう
にSiN等の着膜によるパッシベーション膜21を形成
する。パッシベーション膜21には、前記放熱層44を
大気にさらすための開口部46を設けている。Aluminum (Al) is deposited to a thickness of 3000 angstroms and patterned by a photolithography method to form a wiring 20 connected to the source electrode 17a and the drain electrode 17b. At the time of this patterning, a rectangular heat dissipation layer 44 having a lead portion 45 covering the contact hole 43 formed at an end is formed.
It is configured to cover. If there is no problem in yield, the heat radiation layer 44 and the wiring 20 may be formed of different metals. The heat radiation layer 44 is formed in a ridge shape so that the surface becomes uneven due to the presence of the square holes 42. Further, a passivation film 21 of a deposited film of SiN or the like is formed so as to cover the whole. The passivation film 21 is provided with an opening 46 for exposing the heat radiation layer 44 to the atmosphere.
【0030】上記実施例によれば、放熱層44を熱伝導
率の高いAl(熱伝導率が240W/m・K)で形成
し、この放熱層44はコンタクト孔43及び接続部40
により直接動作層14に接続されているので、動作層1
4で発生したジュール熱は、放熱層44と伝わって大気
中に放熱されるので、放熱効果の向上を図ることができ
る。その結果、TFTの温度上昇を抑えることができ、
しきい値変動等の特性劣化を防止することができる。ま
た、放熱層44をTFTの配線20の材料と同一材料で
同一工程で形成できるので、特に新たな工程を設けるこ
となく放電層44を形成することができ、製造プロセス
の簡略化が図れる。また、放熱層44を畝状に形成した
ので、大気に触れる表面積を広くすることができ、放熱
効率を向上させることができる。また、放熱層44と配
線20との間には、ドーパントが注入されていない高抵
抗領域の接続部40が存在し、接触抵抗は100MΩと
非常に高いため、放熱層44により生じる容量性の負荷
がTFTの動作に影響を与えることを防いでいる。従っ
て、上記実施例では各TFTに対して放熱層44を形成
するように構成したが、放熱層44を複数のTFTで共
用することが可能であり、その結果、放熱層44の占有
面積を低減させて小型化を図ることができる。According to the above embodiment, the heat radiation layer 44 is formed of Al having a high thermal conductivity (heat conductivity of 240 W / m · K).
Is directly connected to the operation layer 14 by the
The Joule heat generated in Step 4 is transmitted to the heat radiation layer 44 and is radiated to the atmosphere, so that the heat radiation effect can be improved. As a result, the temperature rise of the TFT can be suppressed,
It is possible to prevent characteristic deterioration such as threshold value fluctuation. In addition, since the heat radiation layer 44 can be formed in the same step with the same material as the material of the TFT wiring 20, the discharge layer 44 can be formed without particularly providing a new step, and the manufacturing process can be simplified. Further, since the heat radiation layer 44 is formed in a ridge shape, the surface area in contact with the air can be increased, and the heat radiation efficiency can be improved. In addition, a connection portion 40 in a high-resistance region where no dopant is injected exists between the heat radiation layer 44 and the wiring 20, and the contact resistance is as high as 100 MΩ. Prevents the TFT from affecting the operation of the TFT. Therefore, in the above embodiment, the heat radiation layer 44 is formed for each TFT. However, the heat radiation layer 44 can be shared by a plurality of TFTs, and as a result, the area occupied by the heat radiation layer 44 is reduced. Thus, downsizing can be achieved.
【0031】[0031]
【発明の効果】請求項1の薄膜トランジスタによれば、
放熱層をTFTの側方位置に畝状に形成したので、大気
に触れる表面積を広くすることができ、動作層に発生し
た熱を効率よく逃がすことができ、放熱効果の向上を図
ることができる。 According to the thin film transistor of the first aspect,
Since the heat radiation layer is formed in a ridge shape on the side of the TFT,
The surface area that touches the surface can be widened,
Heat can be efficiently dissipated, improving the heat dissipation effect.
Can be
【0032】請求項2の薄膜トランジスタによれば、T
FTの側方位置に形成した放熱層について、熱伝導率が
良好な金属配線を介してポリシリコン薄膜に接続するこ
とにより、動作層に発生した熱を直接放熱層に伝達さ
せ、放熱効果の向上を図ることができる。 According to the thin film transistor of the second aspect, T
The thermal conductivity of the heat dissipation layer formed on the side of the FT is
Connection to polysilicon thin film through good metal wiring
With this, the heat generated in the operation layer is directly transmitted to the heat dissipation layer.
As a result, the heat radiation effect can be improved.
【0033】[0033]
【0034】[0034]
【0035】また、金属配線が接続されたポリシリコン
薄膜部分を高抵抗領域としているので、各TFTで放熱
層を共用することができ、放熱層の占有面積を低減させ
ることができる。 Further, since the polysilicon thin film portion where the metal wiring is connected is a high resistance region, it is possible to share the heat dissipation layer in the TFT, it is possible to reduce the area occupied by the heat dissipation layer.
【図1】 (a)ないし(f)は、本発明の一実施例に
係るpoly-SiTFTの製造プロセスを説明するための製
造工程断面説明図である。FIGS. 1A to 1F are cross-sectional views illustrating a manufacturing process for explaining a manufacturing process of a poly-Si TFT according to an embodiment of the present invention.
【図2】 実施例のpoly-SiTFTによる消費電力とし
きい値電圧VTHの変動幅との関係を示すグラフ図であ
る。FIG. 2 is a graph showing a relationship between power consumption by a poly-Si TFT according to an example and a variation width of a threshold voltage VTH.
【図3】 (a)ないし(e)は、本発明の他の実施例
に係るpoly-SiTFTの製造プロセスを説明するための
製造工程断面説明図である。FIGS. 3A to 3E are cross-sectional views illustrating a manufacturing process for explaining a manufacturing process of a poly-Si TFT according to another embodiment of the present invention.
【図4】 (a)ないし(d)は、図3の実施例のpoly
-SiTFTの製造プロセスを説明するための製造工程平
面説明図である。4 (a) to 4 (d) show poly in the embodiment of FIG.
FIG. 18 is an explanatory plan view of the manufacturing process for explaining the manufacturing process of the -SiTFT;
【図5】 (a)ないし(e)は、従来のpoly-SiTF
Tの製造プロセスを説明するための製造工程図である。FIGS. 5A to 5E show a conventional poly-SiTF.
It is a manufacturing process figure for explaining the manufacturing process of T.
11…絶縁性基板、 12…a−Si膜、 13…poly
-Si膜、 14…動作層、 15…ゲート絶縁膜、 1
6…ゲート電極、 17a…ソース電極、 17b…ド
レイン電極、 18…層間絶縁膜、 19…コンタクト
孔、 20…配線、 21…パッシベーション膜、 3
0…放熱層、 40…接続部、 42…方形孔、 43
…コンタクト孔、 44…放熱層、 45…引き出し
部、 46…開口部11: insulating substrate, 12: a-Si film, 13: poly
-Si film, 14: working layer, 15: gate insulating film, 1
6 ... gate electrode 17a ... source electrode 17b ... drain electrode 18 ... interlayer insulating film 19 ... contact hole 20 ... wiring 21 ... passivation film 3
0: heat dissipation layer, 40: connection part, 42: square hole, 43
... contact hole, 44 ... heat dissipation layer, 45 ... lead-out part, 46 ... opening
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−133036(JP,A) 特開 平3−295267(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/786 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-3-133036 (JP, A) JP-A-3-295267 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 29/786
Claims (2)
ポリシリコン薄膜を動作層として用いる薄膜トランジス
タ(poly-Si TFT)において、TFTの側方位置にTFT形成後に積層して畝状に形成
された放熱層を具備する ことを特徴とする薄膜トランジ
スタ。In a thin film transistor (poly-Si TFT) using a polysilicon thin film formed on an insulating substrate or an insulating film as an operation layer, the thin film is formed in a ridge shape by laminating after forming the TFT at a lateral position of the TFT.
A thin film transistor comprising: a heat dissipation layer .
ポリシリコン薄膜を動作層として用いる薄膜トランジス
タ(poly-Si TFT)において、 TFTの側方位置にTFT形成後に積層して形成された
放熱層を具備し、 前記放熱層は金属配線を介してポリシリコン薄膜に接続
され、 前記金属配線が接続されたポリシリコン薄膜部分を高抵
抗領域としたことを特徴とする薄膜トランジスタ。 2. A method according to claim 1, wherein said insulating film is formed on an insulating substrate or an insulating film.
Thin film transistor using polysilicon thin film as working layer
(Poly-Si TFT), formed by laminating after TFT formation at the side position of TFT
A heat radiation layer is provided, and the heat radiation layer is connected to a polysilicon thin film via a metal wiring.
The polysilicon thin film portion to which the metal wiring is connected is highly resistive.
A thin film transistor having a resistance region.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35025092A JP3201029B2 (en) | 1992-12-04 | 1992-12-04 | Thin film transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35025092A JP3201029B2 (en) | 1992-12-04 | 1992-12-04 | Thin film transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06177386A JPH06177386A (en) | 1994-06-24 |
JP3201029B2 true JP3201029B2 (en) | 2001-08-20 |
Family
ID=18409236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35025092A Expired - Fee Related JP3201029B2 (en) | 1992-12-04 | 1992-12-04 | Thin film transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3201029B2 (en) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4032443B2 (en) * | 1996-10-09 | 2008-01-16 | セイコーエプソン株式会社 | Thin film transistor, circuit, active matrix substrate, liquid crystal display device |
JPH11307782A (en) | 1998-04-24 | 1999-11-05 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method thereof |
JP4532453B2 (en) * | 1999-06-04 | 2010-08-25 | 株式会社半導体エネルギー研究所 | Method for manufacturing electro-optical device |
JP4515349B2 (en) * | 1999-06-04 | 2010-07-28 | 株式会社半導体エネルギー研究所 | Electro-optic device |
JP4515469B2 (en) * | 1999-06-04 | 2010-07-28 | 株式会社半導体エネルギー研究所 | Method for manufacturing electro-optical device |
JP4532452B2 (en) * | 1999-06-04 | 2010-08-25 | 株式会社半導体エネルギー研究所 | Electro-optic device |
US7288420B1 (en) | 1999-06-04 | 2007-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing an electro-optical device |
SG143944A1 (en) | 2001-02-19 | 2008-07-29 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
JP4223218B2 (en) * | 2001-02-19 | 2009-02-12 | 株式会社半導体エネルギー研究所 | Light emitting device |
JP4675352B2 (en) * | 2007-04-23 | 2011-04-20 | 株式会社リコー | Semiconductor integrated circuit device |
JP5089652B2 (en) * | 2009-06-12 | 2012-12-05 | 株式会社半導体エネルギー研究所 | COMPOSITE CIRCUIT AND ELECTRONIC DEVICE HAVING COMPOSITE CIRCUIT |
WO2012137574A1 (en) * | 2011-04-01 | 2012-10-11 | ルネサスエレクトロニクス株式会社 | Semiconductor device, method for manufacturing same, and portable telephone |
-
1992
- 1992-12-04 JP JP35025092A patent/JP3201029B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06177386A (en) | 1994-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101884110B (en) | Oxide semiconductor thin-film transistor | |
KR0131057B1 (en) | Electronic circuit | |
KR101206033B1 (en) | Fabrication method of ZnO Thin Film and ZnO Transistor, and Thin Film Transistor adopting the same | |
JP2923700B2 (en) | Semiconductor device and manufacturing method thereof | |
US6300659B1 (en) | Thin-film transistor and fabrication method for same | |
JP3201029B2 (en) | Thin film transistor | |
CN103081078A (en) | Thin-film transistor, method of manufacturing thereof, and display apparatus | |
JPH05206468A (en) | Thin film transistor and its manufacture | |
JP4578618B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH06232160A (en) | Manufacture of thin film transistor | |
US7253037B2 (en) | Method of fabricating thin film transistor | |
JP7492410B2 (en) | Pixel circuit and manufacturing method thereof | |
JP2805035B2 (en) | Thin film transistor | |
JPH0745832A (en) | Thin film transistor | |
KR101599280B1 (en) | Method of fabricating an array substrate | |
JP3378415B2 (en) | Thin film transistor and liquid crystal display device using the same | |
JP2002043577A (en) | Thin film semiconductor device and method of manufacturing the same | |
JP2001168341A (en) | Semiconductor device activation method thereof | |
JPH07193252A (en) | Thin film transistor and its manufacture | |
JPH09172186A (en) | Method for manufacturing thin film transistor | |
JP2021190599A (en) | Thin film transistor and its manufacturing method | |
JPH10313122A (en) | Thin-film transistor | |
JPH11340473A (en) | Fabrication of thin film transistor | |
JP2001015758A (en) | Semiconductor device and manufacture thereof | |
JPH04323876A (en) | Thin film transistor for liquid crystal display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |