JP3176021B2 - 液晶ライトバルブ及びそれを用いた投射型液晶ディスプレイ - Google Patents
液晶ライトバルブ及びそれを用いた投射型液晶ディスプレイInfo
- Publication number
- JP3176021B2 JP3176021B2 JP13161995A JP13161995A JP3176021B2 JP 3176021 B2 JP3176021 B2 JP 3176021B2 JP 13161995 A JP13161995 A JP 13161995A JP 13161995 A JP13161995 A JP 13161995A JP 3176021 B2 JP3176021 B2 JP 3176021B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- light
- layer
- light valve
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電圧の振幅値で光の強
さを制御する液晶ディスプレイに係り、特に投射型ディ
スプレイに好適な液晶ライトバルブに関する。
さを制御する液晶ディスプレイに係り、特に投射型ディ
スプレイに好適な液晶ライトバルブに関する。
【０００２】
【従来の技術】スイッチング素子と液晶を積層して光を
制御するアクティブ・マトリクス方式による液晶ディス
プレイは、米国特許３，８６２，３６０号や電子通信学
会技術報告（１９８０年）のＩＥ８０−８１に開示され
ている。これらのディスプレイは、いずれもスイッチン
グ素子で制御した画像を直接みる直視方式である。スイ
ッチング素子には、単結晶シリコン基板に形成したＭＯ
Ｓ（metal oxide−semiconductor）トランジスタを用
いている。
制御するアクティブ・マトリクス方式による液晶ディス
プレイは、米国特許３，８６２，３６０号や電子通信学
会技術報告（１９８０年）のＩＥ８０−８１に開示され
ている。これらのディスプレイは、いずれもスイッチン
グ素子で制御した画像を直接みる直視方式である。スイ
ッチング素子には、単結晶シリコン基板に形成したＭＯ
Ｓ（metal oxide−semiconductor）トランジスタを用
いている。
【０００３】ＭＯＳトランジスタに光が照射されると、
ソースとドレインを形成するＰＮ接合部に光電流が発生
する。この光電流が液晶を制御するスイッチング素子部
に発生すると、液晶に印加する電圧が変化して画質を劣
化させる。さらに、光電流が前記スイッチング素子やそ
れを制御する駆動回路部に流れると、ラッチアップと呼
ばれる現象を引き起こして、電源に大電流が流れ回路動
作の阻害やチップの破壊が起こる。
ソースとドレインを形成するＰＮ接合部に光電流が発生
する。この光電流が液晶を制御するスイッチング素子部
に発生すると、液晶に印加する電圧が変化して画質を劣
化させる。さらに、光電流が前記スイッチング素子やそ
れを制御する駆動回路部に流れると、ラッチアップと呼
ばれる現象を引き起こして、電源に大電流が流れ回路動
作の阻害やチップの破壊が起こる。
【０００４】図１５に、ラッチアップ現象を説明するＣ
ＭＯＳＬＳＩの模式図を示す。ｎ型基板の表面にＰＭＯ
Ｓを、ｐウェルの領域にＮＭＯＳを形成している。基板
はｎ＋の拡散層を介してＶＤＤ（例えば＋５Ｖ）に、ｐ
ウェルはｐ＋の拡散層を介してＶＳＳ（例えばＧＮＤ）
にそれぞれ給電している。ＰＭＯＳとＮＭＯＳトランジ
スタのソースは、それぞれＶＤＤ、ＶＳＳに、ゲートは
共通にして入力端子Ｖｉｎに、ドレインも共通にして出
力端子Ｖｏｕｔに接続して、インバータ回路を構成して
いる。
ＭＯＳＬＳＩの模式図を示す。ｎ型基板の表面にＰＭＯ
Ｓを、ｐウェルの領域にＮＭＯＳを形成している。基板
はｎ＋の拡散層を介してＶＤＤ（例えば＋５Ｖ）に、ｐ
ウェルはｐ＋の拡散層を介してＶＳＳ（例えばＧＮＤ）
にそれぞれ給電している。ＰＭＯＳとＮＭＯＳトランジ
スタのソースは、それぞれＶＤＤ、ＶＳＳに、ゲートは
共通にして入力端子Ｖｉｎに、ドレインも共通にして出
力端子Ｖｏｕｔに接続して、インバータ回路を構成して
いる。
【０００５】このＣＭＯＳＬＳＩでは、寄生のバイポー
ラトランジスタのＴｒ１、Ｔｒ２と、寄生の抵抗Ｒ１〜
Ｒ４ができる。Ｔｒ１はＮＭＯＳのソースをエミッタ、
ｐウェルをベース、基板をコレクタにしたｎｐｎトラン
ジスタであり、Ｔｒ２はＰＭＯＳのソースをエミッタ、
基板をベース、ｐウェルをコレクタにしたｐｎｐトラン
ジスタである。また、Ｒ１、Ｒ２はｐウェル、Ｒ３、Ｒ
４は基板の体積抵抗によって形成される抵抗である。
ラトランジスタのＴｒ１、Ｔｒ２と、寄生の抵抗Ｒ１〜
Ｒ４ができる。Ｔｒ１はＮＭＯＳのソースをエミッタ、
ｐウェルをベース、基板をコレクタにしたｎｐｎトラン
ジスタであり、Ｔｒ２はＰＭＯＳのソースをエミッタ、
基板をベース、ｐウェルをコレクタにしたｐｎｐトラン
ジスタである。また、Ｒ１、Ｒ２はｐウェル、Ｒ３、Ｒ
４は基板の体積抵抗によって形成される抵抗である。
【０００６】寄生のバイポーラトランジスタＴｒ１、Ｔ
ｒ２は、図示のようにサイリスタ構造となる。寄生抵抗
Ｒ１またはＲ４に流れるトリガー電流Ｉｐで、その端子
間電圧が増加すると、寄生のｎｐｎまたはｐｎｐバイポ
ーラトランジスタがオンし、オン電流が寄生抵抗Ｒ１ま
たはＲ４を流れて急激に増加し、ＶＤＤとＶＳＳ間に大
電流が流れてラッチアップとなる。このラッチアップ現
象は、回路内部の電圧が減少して回路動作を阻害した
り、配線やシリコン基板を溶融してチップを破壊したり
する。
ｒ２は、図示のようにサイリスタ構造となる。寄生抵抗
Ｒ１またはＲ４に流れるトリガー電流Ｉｐで、その端子
間電圧が増加すると、寄生のｎｐｎまたはｐｎｐバイポ
ーラトランジスタがオンし、オン電流が寄生抵抗Ｒ１ま
たはＲ４を流れて急激に増加し、ＶＤＤとＶＳＳ間に大
電流が流れてラッチアップとなる。このラッチアップ現
象は、回路内部の電圧が減少して回路動作を阻害した
り、配線やシリコン基板を溶融してチップを破壊したり
する。
【０００７】ラッチアップを引き起こすトリガー電流
は、電源ノイズなどの他に、ＭＯＳトランジスタの周辺
の光照射が原因となる。光照射で基板内に発生した電子
又はホールが、高電界の基板とｐウェルのＰＮ接合部に
移動し光電流Ｉｐとなる。光電流Ｉｐは基板のｎ＋拡散
層とｐウェルのｐ＋拡散層の間を流れ、サイリスタ構造
のトリガー電流となる。
は、電源ノイズなどの他に、ＭＯＳトランジスタの周辺
の光照射が原因となる。光照射で基板内に発生した電子
又はホールが、高電界の基板とｐウェルのＰＮ接合部に
移動し光電流Ｉｐとなる。光電流Ｉｐは基板のｎ＋拡散
層とｐウェルのｐ＋拡散層の間を流れ、サイリスタ構造
のトリガー電流となる。
【０００８】上記の電子通信学会技術報告においては、
ＭＯＳトランジスタに発生する光電流を低減してラッチ
アップを防止するために、半導体基板のスイッチング領
域で、ＭＯＳトランジスタのソース領域を光の入射領域
からできるだけ遠ざける配置、発生したキャリアを再結
合させるストッパ拡散層を設けるなどを記述している。
ＭＯＳトランジスタに発生する光電流を低減してラッチ
アップを防止するために、半導体基板のスイッチング領
域で、ＭＯＳトランジスタのソース領域を光の入射領域
からできるだけ遠ざける配置、発生したキャリアを再結
合させるストッパ拡散層を設けるなどを記述している。
【０００９】
【発明が解決しようとする課題】従来のＭＯＳトランジ
スタを用いた液晶ディスプレイは直視型であり、ディス
プレイパネルに必要な耐光性は、せいぜい数万ルクス程
度で十分であった。しかし、投射型のディスプレイで
は、制御画像をスクリーンに拡大投影するため、液晶ラ
イトバルブに照射される光は数百万ルクスにもなる。こ
のため、従来の遮光構造では不十分で、入射光に対し半
導体基板が完全に覆われる構造が必要となっている。さ
らに、画像を制御するスイッチング領域に止まらず、そ
の周辺部に配置する駆動回路部などの耐光性を高めるこ
とが必要になっている。
スタを用いた液晶ディスプレイは直視型であり、ディス
プレイパネルに必要な耐光性は、せいぜい数万ルクス程
度で十分であった。しかし、投射型のディスプレイで
は、制御画像をスクリーンに拡大投影するため、液晶ラ
イトバルブに照射される光は数百万ルクスにもなる。こ
のため、従来の遮光構造では不十分で、入射光に対し半
導体基板が完全に覆われる構造が必要となっている。さ
らに、画像を制御するスイッチング領域に止まらず、そ
の周辺部に配置する駆動回路部などの耐光性を高めるこ
とが必要になっている。
【００１０】本発明の目的は、このような現状に鑑み、
強力な照射光に対する遮光性を向上し、ラッチアップを
防止できる信頼性に富んだ液晶ライトバルブを提供する
ことにある。
強力な照射光に対する遮光性を向上し、ラッチアップを
防止できる信頼性に富んだ液晶ライトバルブを提供する
ことにある。
【００１１】本発明の他の目的は、５００万ルクス程度
の明るさで高品質の画像を表示する投射型の液晶ディス
プレイを提供することにある。
の明るさで高品質の画像を表示する投射型の液晶ディス
プレイを提供することにある。
【００１２】
【課題を解決するための手段】上記本発明の目的を達成
る液晶ライトバルブは、一方の表面に、マトリクス状に
配置される複数のスイッチング素子からなる画素回路領
域と前記スイッチング素子を駆動する素子からなる駆動
回路領域とそれらの周辺領域を有する半導体基板と、前
記半導体基板の前記一方の表面上に、絶縁層を介して階
層的に構成され配線手段を有する複数の金属層と、最上
部にあらる前記金属層をスリットで分割して形成され、
前記スイッチング素子の出力端となる複数の反射電極
と、前記最上部の下層にある金属層に、前記最上部のス
リットの平面空間に対して重複するように形成した第１
の遮光手段と、前記金属層の少なくとも一つを前記駆動
回路領域及び前記周辺領域の表面空間を覆うように形成
した第２の遮光手段と、光の照射される反対側の面に前
記反射電極と対向する対向電極を有する透明な対向基板
と、前記半導体基板と前記対向基板の間隙に液晶を充填
してなる。
る液晶ライトバルブは、一方の表面に、マトリクス状に
配置される複数のスイッチング素子からなる画素回路領
域と前記スイッチング素子を駆動する素子からなる駆動
回路領域とそれらの周辺領域を有する半導体基板と、前
記半導体基板の前記一方の表面上に、絶縁層を介して階
層的に構成され配線手段を有する複数の金属層と、最上
部にあらる前記金属層をスリットで分割して形成され、
前記スイッチング素子の出力端となる複数の反射電極
と、前記最上部の下層にある金属層に、前記最上部のス
リットの平面空間に対して重複するように形成した第１
の遮光手段と、前記金属層の少なくとも一つを前記駆動
回路領域及び前記周辺領域の表面空間を覆うように形成
した第２の遮光手段と、光の照射される反対側の面に前
記反射電極と対向する対向電極を有する透明な対向基板
と、前記半導体基板と前記対向基板の間隙に液晶を充填
してなる。
【００１３】また、前記金属層は、少なくとも１層の上
面および／または下面に、ＷＳｉ2またはＭｏＳｉ2など
の金属シリサイド層を設けてなる。
面および／または下面に、ＷＳｉ2またはＭｏＳｉ2など
の金属シリサイド層を設けてなる。
【００１４】また、前記半導体基板の前記画素回路領域
や前記駆動回路領域の周辺領域に形成され、光照射によ
って発生するキャリアを吸収するキャリア吸収手段を設
けてなる。
や前記駆動回路領域の周辺領域に形成され、光照射によ
って発生するキャリアを吸収するキャリア吸収手段を設
けてなる。
【００１５】前記最上部で前記画素回路領域の周辺領域
に対応するエリアに形成される別の電極と、前記対向電
極と前記別の電極を同一電圧に保つ手段を設けてなる。
に対応するエリアに形成される別の電極と、前記対向電
極と前記別の電極を同一電圧に保つ手段を設けてなる。
【００１６】
【作用】前記周辺領域に設けた遮光手段は反射電極とと
もに、画素回路領域、駆動回路領域及びそれらの周辺領
域に照射される数百万ルクスの光あるいはその迷光を、
ほぼ完全に反射または吸収する耐光性を有して、半導体
基板に発生するラッチアップ現象を防止でき、回路素子
の劣化破損による画質の低下を防止する効果がある。こ
の反射／吸収の作用は、金属シリサイド層によって一層
強化される。
もに、画素回路領域、駆動回路領域及びそれらの周辺領
域に照射される数百万ルクスの光あるいはその迷光を、
ほぼ完全に反射または吸収する耐光性を有して、半導体
基板に発生するラッチアップ現象を防止でき、回路素子
の劣化破損による画質の低下を防止する効果がある。こ
の反射／吸収の作用は、金属シリサイド層によって一層
強化される。
【００１７】また、前記周辺領域に設けたキャリア吸収
手段は、半導体基板に達した光によって発生するキャリ
アを吸収できるので、駆動回路領域やその周辺領域の光
電流を大幅に低減でき、上記遮光手段と組み合わされて
より耐光性を高める。
手段は、半導体基板に達した光によって発生するキャリ
アを吸収できるので、駆動回路領域やその周辺領域の光
電流を大幅に低減でき、上記遮光手段と組み合わされて
より耐光性を高める。
【００１８】また、画素回路領域の周辺の光を反射する
別の電極は、対向電極と同電位、すなわち０にされる、
画面周辺部の明るさを暗くできるので、画質を向上でき
る。
別の電極は、対向電極と同電位、すなわち０にされる、
画面周辺部の明るさを暗くできるので、画質を向上でき
る。
【００１９】さらに、遮光手段は複数の金属層に亘って
形成できるので、半導体基板をコンパクトに構成でき
る。
形成できるので、半導体基板をコンパクトに構成でき
る。
【００２０】このような液晶ライトバルブを適用するこ
とで、約５００万ルクスの光源まで、高精細で明るい、
高品質の画像を表示する投射型ディスプレイを提供する
ことができる。
とで、約５００万ルクスの光源まで、高精細で明るい、
高品質の画像を表示する投射型ディスプレイを提供する
ことができる。
【００２１】
【実施例】以下、本発明の実施例を図面を参照しながら
詳細に説明する。
詳細に説明する。
【００２２】図９は、液晶ライトバルブの一般的な回路
構成を示したものである。液晶ライトバルブは画素回路
１、サンプル回路２、水平走査回路３、垂直走査回路
４、ＡＮＤゲート５で構成される。これら各回路は半導
体基板の表面に形成される。
構成を示したものである。液晶ライトバルブは画素回路
１、サンプル回路２、水平走査回路３、垂直走査回路
４、ＡＮＤゲート５で構成される。これら各回路は半導
体基板の表面に形成される。
【００２３】画素回路１は、ＭＯＳトランジスタ１ａと
保持容量１ｂを水平方向にＭ個、垂直方向にＮ個をそれ
ぞれ配列している。ＭＯＳトランジスタ１ａのゲート電
極には、ＡＮＤゲート５からの走査信号Ｖｇ１〜Ｖｇ
Ｎ、ドレイン電極にはサンプル回路２からの輝度信号Ｖ
ｄ１〜ＶｄＭ、ソース電極には保持容量１ｂの一端と液
晶１ｃが接続される。保持容量１ｂの他端は、遮光層を
介して基板電圧を給電する電圧ＶＳＳに接続している。
液晶１ｃは、画素回路１と対向基板の間に実装される液
晶素子の等価容量である。
保持容量１ｂを水平方向にＭ個、垂直方向にＮ個をそれ
ぞれ配列している。ＭＯＳトランジスタ１ａのゲート電
極には、ＡＮＤゲート５からの走査信号Ｖｇ１〜Ｖｇ
Ｎ、ドレイン電極にはサンプル回路２からの輝度信号Ｖ
ｄ１〜ＶｄＭ、ソース電極には保持容量１ｂの一端と液
晶１ｃが接続される。保持容量１ｂの他端は、遮光層を
介して基板電圧を給電する電圧ＶＳＳに接続している。
液晶１ｃは、画素回路１と対向基板の間に実装される液
晶素子の等価容量である。
【００２４】水平走査回路３は、クロック信号ＣＬＫと
スタート信号ＳＴＡを入力して、Ｍ相の多相信号ＰＨ１
〜ＰＨＭを出力する。サンプル回路２はＭＯＳスイッチ
で構成し、そのゲート電極は前記出力信号ＰＨ１からＰ
ＨＭと、ドレイン電極は極性の異なる映像信号ＶＩ１又
はＶＩ２と接続している。ＭＯＳスイッチのソース電極
から、輝度信号Ｖｄ１からＶｄＭを出力する。
スタート信号ＳＴＡを入力して、Ｍ相の多相信号ＰＨ１
〜ＰＨＭを出力する。サンプル回路２はＭＯＳスイッチ
で構成し、そのゲート電極は前記出力信号ＰＨ１からＰ
ＨＭと、ドレイン電極は極性の異なる映像信号ＶＩ１又
はＶＩ２と接続している。ＭＯＳスイッチのソース電極
から、輝度信号Ｖｄ１からＶｄＭを出力する。
【００２５】垂直走査回路４は、クロック信号ＣＫＶと
スタート信号ＦＳＴを入力して、Ｎ相の多相信号ＰＶ１
〜ＰＶＮを出力している。ＡＮＤゲート５は、多相信号
ＰＶ１〜ＰＶＮと制御信号ＣＮＴを入力して、走査信号
Ｖｇ１〜ＶｇＮを出力する。
スタート信号ＦＳＴを入力して、Ｎ相の多相信号ＰＶ１
〜ＰＶＮを出力している。ＡＮＤゲート５は、多相信号
ＰＶ１〜ＰＶＮと制御信号ＣＮＴを入力して、走査信号
Ｖｇ１〜ＶｇＮを出力する。
【００２６】図１０に、液晶ライトバルブの動作を説明
するタイミングチャートを示す。垂直走査回路４のスタ
ート信号ＦＳＴは表示する映像のフレーム先頭、クロッ
ク信号ＣＫＶは走査線の切り替えタイミングを示してい
る。垂直走査回路７は、クロック信号ＣＫＶの立ち上が
りのタイミングでスタート信号ＦＳＴを取り込み、多相
信号ＰＶ１〜ＰＶＮを出力する。ＡＮＤゲート５は、多
相信号ＰＶ１〜ＰＶＮと制御信号ＣＮＴを入力して、画
素回路１の走査信号Ｖｇ１〜ＶｇＮを出力する。１ライ
ン毎に走査する順次走査のときは、ＣＮＴを”Ｈ”にす
ることで、走査信号Ｖｇ１〜ＶｇＮを多相信号ＰＶ１〜
ＰＶＮに等しく、マトリクス状に配置した画素回路１を
垂直方向に順次選択している。映像信号ＶＩ１、ＶＩ２
は、対向電極の電圧ＣＯＭを基準に変化する信号で、そ
の極性は互いに逆相で、フレーム毎に反転している。
するタイミングチャートを示す。垂直走査回路４のスタ
ート信号ＦＳＴは表示する映像のフレーム先頭、クロッ
ク信号ＣＫＶは走査線の切り替えタイミングを示してい
る。垂直走査回路７は、クロック信号ＣＫＶの立ち上が
りのタイミングでスタート信号ＦＳＴを取り込み、多相
信号ＰＶ１〜ＰＶＮを出力する。ＡＮＤゲート５は、多
相信号ＰＶ１〜ＰＶＮと制御信号ＣＮＴを入力して、画
素回路１の走査信号Ｖｇ１〜ＶｇＮを出力する。１ライ
ン毎に走査する順次走査のときは、ＣＮＴを”Ｈ”にす
ることで、走査信号Ｖｇ１〜ＶｇＮを多相信号ＰＶ１〜
ＰＶＮに等しく、マトリクス状に配置した画素回路１を
垂直方向に順次選択している。映像信号ＶＩ１、ＶＩ２
は、対向電極の電圧ＣＯＭを基準に変化する信号で、そ
の極性は互いに逆相で、フレーム毎に反転している。
【００２７】水平走査回路３は垂直走査回路４と同様
に、前記クロック信号ＣＬＫの立ち上がりのタイミング
で、走査線の先頭を示すスタート信号ＳＴＡを取り込
み、多相信号ＰＨ１〜ＰＨＭを出力する。サンプル回路
２は、映像信号ＶＩ１、ＶＩ２を相信号ＰＨ１〜ＰＨＭ
のタイミングで順にサンプリングし、輝度信号Ｖｄ１〜
ＶｄＭを出力する。輝度信号Ｖｄ１〜ＶｄＭは、マトリ
クス状に配置された画素回路１に列毎に入力される。こ
のとき、走査信号Ｖｇ１〜ＶｇＮで選択された行の画素
回路１のＭＯＳトランジスタだけがオン状態となるの
で、選択された行の画素回路の保持容量１ｂに輝度信号
Ｖｄ１〜ＶｄＭが書き込まれ、ホールドされる。保持容
量１ｂにホールドした電圧は液晶１ｃに印加されるの
で、液晶ライトバルブは映像信号ＶＩ１、ＶＩ２に応じ
た映像を表示する。
に、前記クロック信号ＣＬＫの立ち上がりのタイミング
で、走査線の先頭を示すスタート信号ＳＴＡを取り込
み、多相信号ＰＨ１〜ＰＨＭを出力する。サンプル回路
２は、映像信号ＶＩ１、ＶＩ２を相信号ＰＨ１〜ＰＨＭ
のタイミングで順にサンプリングし、輝度信号Ｖｄ１〜
ＶｄＭを出力する。輝度信号Ｖｄ１〜ＶｄＭは、マトリ
クス状に配置された画素回路１に列毎に入力される。こ
のとき、走査信号Ｖｇ１〜ＶｇＮで選択された行の画素
回路１のＭＯＳトランジスタだけがオン状態となるの
で、選択された行の画素回路の保持容量１ｂに輝度信号
Ｖｄ１〜ＶｄＭが書き込まれ、ホールドされる。保持容
量１ｂにホールドした電圧は液晶１ｃに印加されるの
で、液晶ライトバルブは映像信号ＶＩ１、ＶＩ２に応じ
た映像を表示する。
【００２８】図１１に、液晶ライトバルブの水平、垂直
走査回路の構成の一例を示す。同図で、括弧で括らない
記号を用いる場合は水平操作回路、括弧内の記号を用い
る場合は垂直操作回路を表わす。本回路は、Ｄタイプの
フリップ・フロップＦＦ、インバータＩＮＶ、レベル変
換回路ＬＳから構成されている。フリップ・フロップＦ
Ｆを直列に接続することでシフトレジスタを構成し、水
平走査回路はＭ段、垂直走査回路はＮ段となる。
走査回路の構成の一例を示す。同図で、括弧で括らない
記号を用いる場合は水平操作回路、括弧内の記号を用い
る場合は垂直操作回路を表わす。本回路は、Ｄタイプの
フリップ・フロップＦＦ、インバータＩＮＶ、レベル変
換回路ＬＳから構成されている。フリップ・フロップＦ
Ｆを直列に接続することでシフトレジスタを構成し、水
平走査回路はＭ段、垂直走査回路はＮ段となる。
【００２９】レベル変換回路ＬＳは、ソースをＶＤＤに
接続した２個のＰＭＯＳトランジスタＭＰ１、ＭＰ２
と、ソースをＶＳＳに接続した２個のＮＭＯＳトランジ
スタＭＮ１、ＭＮ２で構成し、フリップ・フロップＦＦ
の出力はＭＰ１のゲートに接続するとともに、インバー
タＩＮＶで逆相にしてＭＰ２のゲートに接続している。
ＭＮ１とＭＮ２のゲートは互いに接続するとともに、Ｍ
Ｎ１とＭＰ１のドレインにも接続する。さらに、ＭＮ２
とＭＰ２のドレインを互いに接続し、この接続点を走査
回路の出力ＰＨ（ＰＶ）としている。
接続した２個のＰＭＯＳトランジスタＭＰ１、ＭＰ２
と、ソースをＶＳＳに接続した２個のＮＭＯＳトランジ
スタＭＮ１、ＭＮ２で構成し、フリップ・フロップＦＦ
の出力はＭＰ１のゲートに接続するとともに、インバー
タＩＮＶで逆相にしてＭＰ２のゲートに接続している。
ＭＮ１とＭＮ２のゲートは互いに接続するとともに、Ｍ
Ｎ１とＭＰ１のドレインにも接続する。さらに、ＭＮ２
とＭＰ２のドレインを互いに接続し、この接続点を走査
回路の出力ＰＨ（ＰＶ）としている。
【００３０】この構成によって、ＦＦの出力が”Ｈ”の
とき、ＭＰ１とＭＮ２がオフ、ＭＰ２がオンとなり、出
力ＰＨ（ＰＶ）はＶＤＤとなる。一方、ＦＦの出力が”
Ｌ（＝ＧＮＤ）”のとき、ＭＰ１とＭＮ２はオン、ＭＰ
２はオフとなり、出力ＰＨ（ＰＶ）はＶＳＳとなる。こ
のように、レベル変換回路ＬＳは０−ＶＤＤの信号をＶ
ＳＳ−ＶＤＤの信号に変換する。なお、レベル変換回路
ＬＳはＶＤＤ（＋５Ｖ）−ＶＳＳ（−１５Ｖ）の電源で
動作する高耐圧ＣＭＯＳトランジスタで構成し、ＦＦと
ＩＮＶはＶＤＤ（＋５Ｖ）−０の電源で動作する低耐圧
ＣＭＯＳトランジスタで構成している。
とき、ＭＰ１とＭＮ２がオフ、ＭＰ２がオンとなり、出
力ＰＨ（ＰＶ）はＶＤＤとなる。一方、ＦＦの出力が”
Ｌ（＝ＧＮＤ）”のとき、ＭＰ１とＭＮ２はオン、ＭＰ
２はオフとなり、出力ＰＨ（ＰＶ）はＶＳＳとなる。こ
のように、レベル変換回路ＬＳは０−ＶＤＤの信号をＶ
ＳＳ−ＶＤＤの信号に変換する。なお、レベル変換回路
ＬＳはＶＤＤ（＋５Ｖ）−ＶＳＳ（−１５Ｖ）の電源で
動作する高耐圧ＣＭＯＳトランジスタで構成し、ＦＦと
ＩＮＶはＶＤＤ（＋５Ｖ）−０の電源で動作する低耐圧
ＣＭＯＳトランジスタで構成している。
【００３１】図１は、本発明の一実施例による液晶ライ
トバルブの構造を示し、同図（ａ）は平面図Ａ−Ａ線の
断面図、同図（ｂ）は光照射方向からみた半導体基板の
平面図である。
トバルブの構造を示し、同図（ａ）は平面図Ａ−Ａ線の
断面図、同図（ｂ）は光照射方向からみた半導体基板の
平面図である。
【００３２】本実施例の液晶ライトバルブは、画素回路
や駆動回路を形成した半導体基板１００と、透明なガラ
ス基板３０１の表面にＩＴＯ（Indium−tin−oxide）な
どの透明導電材料からなる対向電極３０２を形成した対
向基板３００と、両者の間に液晶２００を充填し、基板
１００と基板３００を接着するためのシール材５１０か
ら構成されている。
や駆動回路を形成した半導体基板１００と、透明なガラ
ス基板３０１の表面にＩＴＯ（Indium−tin−oxide）な
どの透明導電材料からなる対向電極３０２を形成した対
向基板３００と、両者の間に液晶２００を充填し、基板
１００と基板３００を接着するためのシール材５１０か
ら構成されている。
【００３３】半導体基板１００の単結晶シリコン基板１
１０の表面には、絶縁層を介して第１の金属層１４０、
第２の金属層１６０及び第３の金属層１８０を形成し、
エンハンスメント型ＮＭＯＳトランジスタによるスイッ
チング素子１０１ａを複数配列した画素回路領域１０１
と、エンハンスメント型ＮＭＯＳまたはＰＭＯＳなどの
回路素子１０２ａで構成する駆動回路領域１０２を配置
し、さらにワイヤボンデング領域１０８を配置してい
る。この駆動回路領域１０２にはサンプル回路２、水平
走査回路３、垂直走査回路４及びＡＮＤ回路５が形成さ
れる。
１０の表面には、絶縁層を介して第１の金属層１４０、
第２の金属層１６０及び第３の金属層１８０を形成し、
エンハンスメント型ＮＭＯＳトランジスタによるスイッ
チング素子１０１ａを複数配列した画素回路領域１０１
と、エンハンスメント型ＮＭＯＳまたはＰＭＯＳなどの
回路素子１０２ａで構成する駆動回路領域１０２を配置
し、さらにワイヤボンデング領域１０８を配置してい
る。この駆動回路領域１０２にはサンプル回路２、水平
走査回路３、垂直走査回路４及びＡＮＤ回路５が形成さ
れる。
【００３４】画素回路領域１０１では、光照射からシリ
コン基板１１０の表面をマスクするように、第３の金属
層１８０に形成した画素電極１８１と第２の金属層１６
０に形成した遮光層１６３を相互にラップして配置して
いる。また、駆動回路領域１０２とその他の周辺部のシ
リコン基板１１０の表面は、第３の金属層１８０に形成
した遮光層１９１を配置している。遮光層１６３、１９
１は金属層にパターン形成され、入射する光を反射又は
吸収して、各回路を構成する半導体素子やその周辺領域
の半導体基板に到達する光を遮断する。
コン基板１１０の表面をマスクするように、第３の金属
層１８０に形成した画素電極１８１と第２の金属層１６
０に形成した遮光層１６３を相互にラップして配置して
いる。また、駆動回路領域１０２とその他の周辺部のシ
リコン基板１１０の表面は、第３の金属層１８０に形成
した遮光層１９１を配置している。遮光層１６３、１９
１は金属層にパターン形成され、入射する光を反射又は
吸収して、各回路を構成する半導体素子やその周辺領域
の半導体基板に到達する光を遮断する。
【００３５】に、本実施例の液晶ライトバルブのディバ
イス構造を詳細に説明する。図２は、液晶ライトバルブ
の画素回路領域の一部を示す断面図である。一つの画素
回路１は、単結晶シリコン基板１１０の表面にエンハン
スメント型のＮＭＯＳトランジスタで構成されたＭＯＳ
トランジスタ１ａ、ＭＯＳ容量１ｂ及び反射電極などか
ら構成される。
イス構造を詳細に説明する。図２は、液晶ライトバルブ
の画素回路領域の一部を示す断面図である。一つの画素
回路１は、単結晶シリコン基板１１０の表面にエンハン
スメント型のＮＭＯＳトランジスタで構成されたＭＯＳ
トランジスタ１ａ、ＭＯＳ容量１ｂ及び反射電極などか
ら構成される。
【００３６】半導体基板１００は、一方の表面にＭＯＳ
トランジスタ１ａを構成するソース領域、ドレイン領域
及び、保持容量１ｂの一方の電極領域を形成するｎ型シ
リコン基板１１１と、この基板１１１上に選択的に形成
されるポリシリコン層１２０と、ポリシリコン層１２０
上に形成される第１の絶縁層１３０と、第１の絶縁層１
３０上に形成されるとともに絶縁層１３０を貫通してｎ
型シリコン基板１１１の表面やポリシリコン層１２０に
コンタクトする第１の金属層１４０と、第１の金属層１
４０上に形成された第２の絶縁層１５０と、第２の絶縁
層１５０上に形成されるとともに絶縁層１５０を貫通し
て第１の金属層１４０にコンタクトする第２の金属層１
６０と、第２の金属層１６０上に形成される第３の絶縁
層１７０と、第３の絶縁層１７０上に形成されるととも
に絶縁層１７０を貫通して第２の金属層１６０にコンタ
クトする第３の金属層１８０から構成されている。第１
の金属層１４０、第２の金属層１６０および第３の金属
層１８０は、例えばアルミニウムによって形成される。
トランジスタ１ａを構成するソース領域、ドレイン領域
及び、保持容量１ｂの一方の電極領域を形成するｎ型シ
リコン基板１１１と、この基板１１１上に選択的に形成
されるポリシリコン層１２０と、ポリシリコン層１２０
上に形成される第１の絶縁層１３０と、第１の絶縁層１
３０上に形成されるとともに絶縁層１３０を貫通してｎ
型シリコン基板１１１の表面やポリシリコン層１２０に
コンタクトする第１の金属層１４０と、第１の金属層１
４０上に形成された第２の絶縁層１５０と、第２の絶縁
層１５０上に形成されるとともに絶縁層１５０を貫通し
て第１の金属層１４０にコンタクトする第２の金属層１
６０と、第２の金属層１６０上に形成される第３の絶縁
層１７０と、第３の絶縁層１７０上に形成されるととも
に絶縁層１７０を貫通して第２の金属層１６０にコンタ
クトする第３の金属層１８０から構成されている。第１
の金属層１４０、第２の金属層１６０および第３の金属
層１８０は、例えばアルミニウムによって形成される。
【００３７】画素回路領域１０１は、ｎ型基板層１１１
と、ｐ型ウェル層１１２と、ｐ型ウェル層１１２の表面
に形成されたｎ＋領域１１３、１１６、ｎ領域１１４、
ｐ＋領域１１７と、素子分離領域１１８から構成されて
いる。１点鎖線で示す単位画素回路において、一対のｎ
＋領域１１３はそれぞれＭＯＳトランジスタ１ａのソー
ス領域とドレイン領域となる。ｎ領域１１４は保持容量
１ｂの一方の電極となる。ｎ＋領域１１６とｎ領域１１
４、ｐ＋領域１１７とｐ型ウェル層１１２は、それぞれ
電気的に接続されている。
と、ｐ型ウェル層１１２と、ｐ型ウェル層１１２の表面
に形成されたｎ＋領域１１３、１１６、ｎ領域１１４、
ｐ＋領域１１７と、素子分離領域１１８から構成されて
いる。１点鎖線で示す単位画素回路において、一対のｎ
＋領域１１３はそれぞれＭＯＳトランジスタ１ａのソー
ス領域とドレイン領域となる。ｎ領域１１４は保持容量
１ｂの一方の電極となる。ｎ＋領域１１６とｎ領域１１
４、ｐ＋領域１１７とｐ型ウェル層１１２は、それぞれ
電気的に接続されている。
【００３８】ポリシリコン層１２０はｎ型シリコン基板
１１１の表面に、酸化シリコン層１１５を介して選択的
に形成されている。具体的には、ＭＯＳトランジスタ１
ａのゲート電極１２３は１対のｎ＋領域１１３間のｐ型
ウェル層１１２上に、保持容量１ｂの他方の電極１２４
はｎ領域１１４上に形成される。保持容量１ｂは、ｎ領
域１１４とポリシリコン層１２４及びこれらの間に介在
された酸化シリコン層１１５によって形成される。
１１１の表面に、酸化シリコン層１１５を介して選択的
に形成されている。具体的には、ＭＯＳトランジスタ１
ａのゲート電極１２３は１対のｎ＋領域１１３間のｐ型
ウェル層１１２上に、保持容量１ｂの他方の電極１２４
はｎ領域１１４上に形成される。保持容量１ｂは、ｎ領
域１１４とポリシリコン層１２４及びこれらの間に介在
された酸化シリコン層１１５によって形成される。
【００３９】第１の金属層１４０はスリット１４４によ
って複数個に分割され、ＭＯＳトランジスタ１ａと保持
容量１ｂとを接続する配線１４１、ＭＯＳトランジスタ
１ａのドレインの配線１４２、ＭＯＳ容量１ｂの一方の
電極とｐ型ウェル層１１２を給電する配線１４６を構成
している。
って複数個に分割され、ＭＯＳトランジスタ１ａと保持
容量１ｂとを接続する配線１４１、ＭＯＳトランジスタ
１ａのドレインの配線１４２、ＭＯＳ容量１ｂの一方の
電極とｐ型ウェル層１１２を給電する配線１４６を構成
している。
【００４０】配線１４１は第１の絶縁層１３０に設けた
コンタクトホール１３１で一対のｎ＋領域１１３の一方
及びポリシリコン層１２４に、ドレイン配線１４２は第
１の絶縁層１３０に設けたコンタクトホール１３１で一
対のｎ＋領域１１３の他方に、給電配線１４６は第１の
絶縁層１３０に設けたコンタクトホール１３１でＭＯＳ
容量の一方の電極と接続されるｎ＋領域１１６と、ｐ型
ウェル層１１２と接続されるｐ＋領域１１７にコンタク
トしている。
コンタクトホール１３１で一対のｎ＋領域１１３の一方
及びポリシリコン層１２４に、ドレイン配線１４２は第
１の絶縁層１３０に設けたコンタクトホール１３１で一
対のｎ＋領域１１３の他方に、給電配線１４６は第１の
絶縁層１３０に設けたコンタクトホール１３１でＭＯＳ
容量の一方の電極と接続されるｎ＋領域１１６と、ｐ型
ウェル層１１２と接続されるｐ＋領域１１７にコンタク
トしている。
【００４１】第１の金属層１４０の上に第２の絶縁層１
５０を介して遮光層１６３及び中間電極１６４を形成し
た第２の金属層１６０を設け、その上に第３の絶縁層１
７０を介して、画素電極（反射電極）１８１を形成した
第３の金属層（配線層）１８０を設けている。遮光層１
６３と中間電極１６４はスリット１６２で、画素電極同
士はスリット１８２で互いに隔てられている。遮光層１
６３はスルーホール１５２を介して配線１４６と接続
し、ｐ型ウェルとＭＯＳ容量の一方の電圧を給電してい
る。配線１４１はスルーホール１５１を介して中間電極
１６４と、さらにスルーホール１７１を介して画素電極
１８１と接続し、ＭＯＳトランジスタ１ａのソース電圧
を画素電極１８１に出力している。
５０を介して遮光層１６３及び中間電極１６４を形成し
た第２の金属層１６０を設け、その上に第３の絶縁層１
７０を介して、画素電極（反射電極）１８１を形成した
第３の金属層（配線層）１８０を設けている。遮光層１
６３と中間電極１６４はスリット１６２で、画素電極同
士はスリット１８２で互いに隔てられている。遮光層１
６３はスルーホール１５２を介して配線１４６と接続
し、ｐ型ウェルとＭＯＳ容量の一方の電圧を給電してい
る。配線１４１はスルーホール１５１を介して中間電極
１６４と、さらにスルーホール１７１を介して画素電極
１８１と接続し、ＭＯＳトランジスタ１ａのソース電圧
を画素電極１８１に出力している。
【００４２】このように構成される液晶ライトバルブ
は、ガラス基板３００側から照射される強力な光を画素
電極１８１で反射する反射型であり、この反射光の強さ
を液晶２００の状態によって制御している。例えば、液
晶２００にポリマー分散型液晶を使用すると、画素電極
１８１の出力電圧によって液晶２００は散乱状態から透
明状態に変化し、各画素の反射率は液晶２００が透明状
態のときに高く、散乱状態のときに低くなる。このよう
に、液晶の状態変化を画素電極１８１の電圧によって制
御することで映像を表示する。
は、ガラス基板３００側から照射される強力な光を画素
電極１８１で反射する反射型であり、この反射光の強さ
を液晶２００の状態によって制御している。例えば、液
晶２００にポリマー分散型液晶を使用すると、画素電極
１８１の出力電圧によって液晶２００は散乱状態から透
明状態に変化し、各画素の反射率は液晶２００が透明状
態のときに高く、散乱状態のときに低くなる。このよう
に、液晶の状態変化を画素電極１８１の電圧によって制
御することで映像を表示する。
【００４３】次に、照射光の遮光について説明する。最
上層の第３の金属層１８０で形成された反射電極１８１
の電極間スリット１８２から入射する光は、第２の金属
層１６０で形成された遮光層１６３で遮断される。すな
わち、対向基板３００側から見た場合、第３の金属層１
８０に形成されたスリット１８２と第２の金属層１６０
に形成されたスリット１６２は、互いにオーバーラップ
することなくずれて配置されているので、対向基板３０
０側から入射した光は第３の金属層または第２の金属層
のいずれかで反射されて半導体基板１１０には到達しな
い。
上層の第３の金属層１８０で形成された反射電極１８１
の電極間スリット１８２から入射する光は、第２の金属
層１６０で形成された遮光層１６３で遮断される。すな
わち、対向基板３００側から見た場合、第３の金属層１
８０に形成されたスリット１８２と第２の金属層１６０
に形成されたスリット１６２は、互いにオーバーラップ
することなくずれて配置されているので、対向基板３０
０側から入射した光は第３の金属層または第２の金属層
のいずれかで反射されて半導体基板１１０には到達しな
い。
【００４４】以上により、対向基板３００側から入射し
た直接光はほぼ完全に遮断できる。ところで、照射光に
は法線に沿った直接光以外に、電極間スリット１８２に
斜めに入射する光や、遮光層１６３の非平坦な場所で散
乱された光の一部が、第３の絶縁層１７０により反射さ
れて迷光となり、第２の金属層のスリット１６４と第１
の金属層のスリット１４４を通り抜けて半導体基板１１
０に到達する場合がある。遮光層１６３の非平坦な場所
は、ＭＯＳトランジスタ１ａ、ＭＯＳ容量１ｂ、第１の
金属層１４０などの平面パターンによって決まる。
た直接光はほぼ完全に遮断できる。ところで、照射光に
は法線に沿った直接光以外に、電極間スリット１８２に
斜めに入射する光や、遮光層１６３の非平坦な場所で散
乱された光の一部が、第３の絶縁層１７０により反射さ
れて迷光となり、第２の金属層のスリット１６４と第１
の金属層のスリット１４４を通り抜けて半導体基板１１
０に到達する場合がある。遮光層１６３の非平坦な場所
は、ＭＯＳトランジスタ１ａ、ＭＯＳ容量１ｂ、第１の
金属層１４０などの平面パターンによって決まる。
【００４５】本実施例では、第３の金属層１８０の画素
間スリット１８２の位置を、第２の金属層１６０で構成
する遮光層１６３の平坦な場所に対応して配置する。さ
らに、第１の金属層１４０と第２の金属層１６０の各
面、第３の金属層１８０の下面などの少なくとも１面
を、例えばタングステンシリコン（ＷＳｉ）やモリブデ
ンシリコン（ＭｏＳｉ）などの反射率の低い材料とアル
ミニウムの多層構成とする。これによって、半導体基板
１１０に到達する迷光を大幅に低減できる。
間スリット１８２の位置を、第２の金属層１６０で構成
する遮光層１６３の平坦な場所に対応して配置する。さ
らに、第１の金属層１４０と第２の金属層１６０の各
面、第３の金属層１８０の下面などの少なくとも１面
を、例えばタングステンシリコン（ＷＳｉ）やモリブデ
ンシリコン（ＭｏＳｉ）などの反射率の低い材料とアル
ミニウムの多層構成とする。これによって、半導体基板
１１０に到達する迷光を大幅に低減できる。
【００４６】図３に、本実施例の液晶ライトバルブの画
素回路と周辺部を含む断面図を示す。画素回路領域１０
１は、ｎ型シリコン基板１１１にｐ型ウェル層１１２を
作り、このなかに設けられている。画素回路領域１０１
の周辺領域には、第２の金属層１６０で形成した遮光層
１６５を設け、さらに、最上層である第３の金属層１８
０により、電極１８１と電気的に分離した電極１８３を
形成し、電極１８３には対向電極３０２と等しい電圧を
供給している。これにより、画素回路の周辺領域に対向
するの液晶の印加電圧を０にしている。
素回路と周辺部を含む断面図を示す。画素回路領域１０
１は、ｎ型シリコン基板１１１にｐ型ウェル層１１２を
作り、このなかに設けられている。画素回路領域１０１
の周辺領域には、第２の金属層１６０で形成した遮光層
１６５を設け、さらに、最上層である第３の金属層１８
０により、電極１８１と電気的に分離した電極１８３を
形成し、電極１８３には対向電極３０２と等しい電圧を
供給している。これにより、画素回路の周辺領域に対向
するの液晶の印加電圧を０にしている。
【００４７】図４に、本実施例の駆動回路とその周辺部
の断面図を示す。ｎ型シリコン基板１１１の表面にＰＭ
ＯＳトランジスタ、ｐ型ウェル層１１２にＮＭＯＳトラ
ンジスタをそれぞれ形成し、これらのトランジスタを用
いて水平走査回路３、垂直走査回路４などの駆動回路を
構成している。この駆動回路とその周辺領域の上部に
は、対向基板３００側からの入射光を遮断する遮光層１
６６を、第２の金属層１６０により設けている。なお、
他の金属層１４０または１８０によって遮光層を設ける
こともできる。
の断面図を示す。ｎ型シリコン基板１１１の表面にＰＭ
ＯＳトランジスタ、ｐ型ウェル層１１２にＮＭＯＳトラ
ンジスタをそれぞれ形成し、これらのトランジスタを用
いて水平走査回路３、垂直走査回路４などの駆動回路を
構成している。この駆動回路とその周辺領域の上部に
は、対向基板３００側からの入射光を遮断する遮光層１
６６を、第２の金属層１６０により設けている。なお、
他の金属層１４０または１８０によって遮光層を設ける
こともできる。
【００４８】以上のように、本実施例の液晶ライトバル
ブにおいては、画素回路領域に照射される光は遮光層１
６３で、画素回路領域の周辺部に照射される光は遮光層
１６５で、駆動回路領域とその周辺部に照射される光は
遮光層１６６で、それぞれ遮断される。これによれば、
投射型ディスプレイのように強力な光が照射されても、
シリコン基板への入射光は確実に遮断されてラッチアッ
プを防止でき、素子の特性劣化や破壊を回避できる。さ
らに、画素回路領域の周辺部に対向する液晶の印加電圧
が０になるように、画素回路周辺部の上部に電極を設け
たので、この部分の明るさを暗くして画面周辺部の画質
を向上できる。
ブにおいては、画素回路領域に照射される光は遮光層１
６３で、画素回路領域の周辺部に照射される光は遮光層
１６５で、駆動回路領域とその周辺部に照射される光は
遮光層１６６で、それぞれ遮断される。これによれば、
投射型ディスプレイのように強力な光が照射されても、
シリコン基板への入射光は確実に遮断されてラッチアッ
プを防止でき、素子の特性劣化や破壊を回避できる。さ
らに、画素回路領域の周辺部に対向する液晶の印加電圧
が０になるように、画素回路周辺部の上部に電極を設け
たので、この部分の明るさを暗くして画面周辺部の画質
を向上できる。
【００４９】次に、本発明の第二の実施例による液晶ラ
イトバルブを説明する。図５は液晶ライトバルブの平面
図、図６はＢ−Ｂ線の断面図である。本実施例の上述の
実施例との相違は、キャリアストッパ層を設けたことに
ある。
イトバルブを説明する。図５は液晶ライトバルブの平面
図、図６はＢ−Ｂ線の断面図である。本実施例の上述の
実施例との相違は、キャリアストッパ層を設けたことに
ある。
【００５０】キャリアストッパ層は、画素回路領域１０
１と駆動回路領域１０２を囲むように設けている。具体
的には、ｎ型シリコン基板１１０の表面に設けたｎ＋領
域１９１と、ｐ型ウェル層１１２に設けたｐ＋領域１９
２からなり、ｎ＋領域１９１に最大電圧（ＶＤＤ）を、
ｐ＋領域１９２に最小電圧（ＶＳＳ）を供給する。
１と駆動回路領域１０２を囲むように設けている。具体
的には、ｎ型シリコン基板１１０の表面に設けたｎ＋領
域１９１と、ｐ型ウェル層１１２に設けたｐ＋領域１９
２からなり、ｎ＋領域１９１に最大電圧（ＶＤＤ）を、
ｐ＋領域１９２に最小電圧（ＶＳＳ）を供給する。
【００５１】これによれば、半導体基板１００の周辺に
照射された光で発生するキャリアは、キャリアストッパ
領域に引き寄せられ、ｎ＋領域１９１からｐ＋領域１９
２の方向に光電流Ｉｐが流れる。この結果、光電流が駆
動回路の素子に流れることがなく、ラッチアップを防止
できる。
照射された光で発生するキャリアは、キャリアストッパ
領域に引き寄せられ、ｎ＋領域１９１からｐ＋領域１９
２の方向に光電流Ｉｐが流れる。この結果、光電流が駆
動回路の素子に流れることがなく、ラッチアップを防止
できる。
【００５２】第二の実施例の変形例である液晶ライトバ
ルブを、図７の平面図と図８の断面図を用いて説明す
る。本例では、キャリアストッパ層をｐ型ウェル層内で
実現している。具体的には、ｎ型シリコン基板１１０の
表面に設けたｐ型ウェル層１９３にｐ＋領域とｎ領域を
設け、このｎ領域の中にさらにｎ＋領域を設け、ｐ＋領
域とｎ＋領域を配線１４８で接続している。
ルブを、図７の平面図と図８の断面図を用いて説明す
る。本例では、キャリアストッパ層をｐ型ウェル層内で
実現している。具体的には、ｎ型シリコン基板１１０の
表面に設けたｐ型ウェル層１９３にｐ＋領域とｎ領域を
設け、このｎ領域の中にさらにｎ＋領域を設け、ｐ＋領
域とｎ＋領域を配線１４８で接続している。
【００５３】これによれば、半導体基板１００の周辺に
照射された光で発生するキャリアは、ｐ型ウェル層１９
３のキャリアストッパ領域で光電流Ｉｐに変換される。
この結果、光電流は駆動回路の素子には流れないので、
ラッチアップを防止できる。
照射された光で発生するキャリアは、ｐ型ウェル層１９
３のキャリアストッパ領域で光電流Ｉｐに変換される。
この結果、光電流は駆動回路の素子には流れないので、
ラッチアップを防止できる。
【００５４】次に、上記の各実施例に説明した液晶ライ
トバルブの実装構造について、図１２の平面図と図１３
の断面図を用いて説明する。
トバルブの実装構造について、図１２の平面図と図１３
の断面図を用いて説明する。
【００５５】画素回路１、水平走査回路３、垂直走査回
路４などを形成した半導体基板１００は、回路部を上に
して導電性ペーストでセラミック基板５００に接着され
る。半導体基板１００と、これと対向して設けた対向基
板３００に間には液晶２００を充填する。液晶２００は
その周辺部に設けたシール材５１０によってシールさ
れ、外界の湿度などから保護される。対向基板３００の
表面に設けた対向電極３０２と、半導体基板１００の最
上部の金属層１８０に形成した電極１８１などの配線パ
ターンとは、導電性ペースト５３０を用いて接続してい
る。
路４などを形成した半導体基板１００は、回路部を上に
して導電性ペーストでセラミック基板５００に接着され
る。半導体基板１００と、これと対向して設けた対向基
板３００に間には液晶２００を充填する。液晶２００は
その周辺部に設けたシール材５１０によってシールさ
れ、外界の湿度などから保護される。対向基板３００の
表面に設けた対向電極３０２と、半導体基板１００の最
上部の金属層１８０に形成した電極１８１などの配線パ
ターンとは、導電性ペースト５３０を用いて接続してい
る。
【００５６】対向基板３００の信号端子５５０は、ワイ
ヤボンデング５２０でセラミック基板上に形成した配線
パターンと接続される。半導体基板１００上のワイヤボ
ンデング位置と対向基板３００の表面の対向電極３０２
の接続位置は、基板１００の上辺部の１辺だけにするこ
とで、半導体基板１００の信号端子部の面積を小さくし
ている。
ヤボンデング５２０でセラミック基板上に形成した配線
パターンと接続される。半導体基板１００上のワイヤボ
ンデング位置と対向基板３００の表面の対向電極３０２
の接続位置は、基板１００の上辺部の１辺だけにするこ
とで、半導体基板１００の信号端子部の面積を小さくし
ている。
【００５７】図１４は、上記の液晶ライトバルブを適用
した投射型ディスプレイの構成を示す模式図である。投
射型ディスプレイは光源７００、第１のレンズ７１０、
ミラー７２０、第２のレンズ７３０、液晶ライトバルブ
７４０、投射レンズ７５０及びスクリーン７６０で構成
される。
した投射型ディスプレイの構成を示す模式図である。投
射型ディスプレイは光源７００、第１のレンズ７１０、
ミラー７２０、第２のレンズ７３０、液晶ライトバルブ
７４０、投射レンズ７５０及びスクリーン７６０で構成
される。
【００５８】光源７００からの光は、第１のレンズ７１
０でミラー７２０の位置に集光され、第１のレンズ７３
０で平行光とされ、液晶ライトバルブ７４０に照射され
る。液晶ライトバルブ７４０は、照射された光の反射状
態を各液晶画素に印加する電圧で制御し、液晶ライトバ
ルブからの反射光を第２のレンズ７３０と投射レンズ７
５０を介して、スクリーン７６０に拡大投影して画像を
形成する。
０でミラー７２０の位置に集光され、第１のレンズ７３
０で平行光とされ、液晶ライトバルブ７４０に照射され
る。液晶ライトバルブ７４０は、照射された光の反射状
態を各液晶画素に印加する電圧で制御し、液晶ライトバ
ルブからの反射光を第２のレンズ７３０と投射レンズ７
５０を介して、スクリーン７６０に拡大投影して画像を
形成する。
【００５９】なお、光源からの光束を光の３原色の３つ
の光束に分解し、それぞれの光束にたいして液晶ライト
バルブを設け、３つの液晶ライトバルブからの反射光を
再び合成、拡大投射することによりカラー表示の投射型
ディスプレイを得ることができる。光の３原色への分
解、３つの液晶ライトバルブからの反射光の合成は、例
えばダイクロイックミラーを用いて同時に行なうことが
できる。
の光束に分解し、それぞれの光束にたいして液晶ライト
バルブを設け、３つの液晶ライトバルブからの反射光を
再び合成、拡大投射することによりカラー表示の投射型
ディスプレイを得ることができる。光の３原色への分
解、３つの液晶ライトバルブからの反射光の合成は、例
えばダイクロイックミラーを用いて同時に行なうことが
できる。
【００６０】投射型ディスプレイにおいては、液晶ライ
トバルブに照射される光は数百万ルクスにもおよび、ラ
ッチアップによる素子の劣化や破壊を生じて画質が低下
する。しかし、本実施例によれば、液晶ライトバルブに
は、画像回路領域、動作回路領域及び周辺領域を形成す
るシリコン基板への光照射を、その斜め入射や金属配線
層の散乱による迷光に対しても遮断できる遮光手段を設
けているので、ラッチアップが確実に防止し、約５００
百万ルクスまで耐光性を向上できた。これによって、液
晶ライトバルブを用いた投射型ディスプレイの実用が可
能になった。
トバルブに照射される光は数百万ルクスにもおよび、ラ
ッチアップによる素子の劣化や破壊を生じて画質が低下
する。しかし、本実施例によれば、液晶ライトバルブに
は、画像回路領域、動作回路領域及び周辺領域を形成す
るシリコン基板への光照射を、その斜め入射や金属配線
層の散乱による迷光に対しても遮断できる遮光手段を設
けているので、ラッチアップが確実に防止し、約５００
百万ルクスまで耐光性を向上できた。これによって、液
晶ライトバルブを用いた投射型ディスプレイの実用が可
能になった。
【００６１】以上、単結晶シリコン基板を用いた液晶ラ
イトバルブと、それを適用した投射型ディスプレイにつ
いて説明した。なお、本発明の液晶ライトバルブがシリ
コン基板の代わりに、絶縁基板上に半導体層を形成した
基板や、化合物半導体基板などを用いても実現できるこ
とは言うまでもない。
イトバルブと、それを適用した投射型ディスプレイにつ
いて説明した。なお、本発明の液晶ライトバルブがシリ
コン基板の代わりに、絶縁基板上に半導体層を形成した
基板や、化合物半導体基板などを用いても実現できるこ
とは言うまでもない。
【００６２】
【発明の効果】本発明の液晶ライトバルブによれば、画
素回路領域と、駆動回路領域と、それらの周辺領域に対
する光照射を遮断する遮光手段を設けているので、半導
体基板の光電流を低減してラッチアップの発生を防止で
き、素子の劣化や破壊による画質の低下を回避して画像
の精彩度を向上する効果がある。
素回路領域と、駆動回路領域と、それらの周辺領域に対
する光照射を遮断する遮光手段を設けているので、半導
体基板の光電流を低減してラッチアップの発生を防止で
き、素子の劣化や破壊による画質の低下を回避して画像
の精彩度を向上する効果がある。
【００６３】また、各回路を形成する複数の金属層を利
用し、上層の反射電極の配線パターンで反射できない空
間をマスクするように下層の金属層に遮光手段を設ける
ので、確実な遮光をコンパクトに実現できる効果があ
る。
用し、上層の反射電極の配線パターンで反射できない空
間をマスクするように下層の金属層に遮光手段を設ける
ので、確実な遮光をコンパクトに実現できる効果があ
る。
【００６４】さらに、各回路領域に対する前記遮光層と
ともに、前記周辺領域に光照射で発生したキャリアを吸
収するキャリアストッパ領域を設けたので、照射光が強
い場合にも半導体基板の光電流をに大幅に低減してラッ
チアップの発生を確実に防止できる効果がある。
ともに、前記周辺領域に光照射で発生したキャリアを吸
収するキャリアストッパ領域を設けたので、照射光が強
い場合にも半導体基板の光電流をに大幅に低減してラッ
チアップの発生を確実に防止できる効果がある。
【００６５】本発明の投射型ディスプレイによれば、約
５００百万ルクス程度の光照射に耐える液晶ライトバル
ブの適用が可能で、高輝度、高精細の拡大画面を提供で
きる効果がある。
５００百万ルクス程度の光照射に耐える液晶ライトバル
ブの適用が可能で、高輝度、高精細の拡大画面を提供で
きる効果がある。
【図１】本発明の第一の実施例による液晶ライトバルブ
の平面及び断面構造図。
の平面及び断面構造図。
【図２】第一の実施例による液晶ライトバルブの画素回
路領域の断面構造図。
路領域の断面構造図。
【図３】第一の実施例による液晶ライトバルブの画素回
路と周辺領域の断面構造図。
路と周辺領域の断面構造図。
【図４】第一の実施例による半導体基板の駆動回路領域
と周辺領域の断面構造図。
と周辺領域の断面構造図。
【図５】本発明の第二の実施例による液晶ライトバルブ
の半導体基板の駆動回路領域と周辺領域の平面構造図。
の半導体基板の駆動回路領域と周辺領域の平面構造図。
【図６】第二の実施例による半導体基板の駆動回路領域
と周辺領域の断面構造図。
と周辺領域の断面構造図。
【図７】第二の実施例の変形例による半導体基板の駆動
回路領域と周辺領域の平面構造図。
回路領域と周辺領域の平面構造図。
【図８】第二の実施例の変形例による半導体基板の駆動
回路領域と周辺領域の断面構造図。
回路領域と周辺領域の断面構造図。
【図９】液晶ライトバルブの回路構成図。
【図１０】液晶ライトバルブ動作を示すタイムチャー
ト。
ト。
【図１１】液晶ライトバルブの走査回路図。
【図１２】本実施例の液晶ライトバルブの実装構造を示
す平面図。
す平面図。
【図１３】本実施例の液晶ライトバルブの実装構造を示
す側断面図。
す側断面図。
【図１４】本発明の液晶ライトバルブを適用した投射型
ディスプレイの構成を説明する模式図。
ディスプレイの構成を説明する模式図。
【図１５】寄生バイポーラトランジスタのラッチアップ
現象を説明する模式図。
現象を説明する模式図。
１…画素回路、１ａ…ＭＯＳトランジスタ、１ｂ…保持
容量、１ｃ…液晶の容量、２…サンプル回路、３…水平
走査回路、４…垂直走査回路、５…ＡＮＤゲート、１０
０…半導体基板、１０１，１０１ａ…画素回路領域、１
０２，１０２ａ…駆動回路領域、１１０…ｎ型シリコン
基板、１１２…ｐ型ウェル層、１２０…ポリシリコン
層、１３０…第１の絶縁層、１３１…スルーホール、１
４０…第１の金属層、１４１，１４２，１４６…配線、
１５０…第２の絶縁層、１５１…スルーホール、１６０
…第２の金属層、１６３，１６５，１６６…遮光層、１
７０…第３の絶縁層、１７１…スルーホール、１８０…
第３の金属層、１８１…画素電極（反射電極）、１８２
…スリット、１８３…別の電極、１９１，１９２，１９
３…キャリアストッパ部、２００…液晶、３００…対向
基板、３０２…対向電極。
容量、１ｃ…液晶の容量、２…サンプル回路、３…水平
走査回路、４…垂直走査回路、５…ＡＮＤゲート、１０
０…半導体基板、１０１，１０１ａ…画素回路領域、１
０２，１０２ａ…駆動回路領域、１１０…ｎ型シリコン
基板、１１２…ｐ型ウェル層、１２０…ポリシリコン
層、１３０…第１の絶縁層、１３１…スルーホール、１
４０…第１の金属層、１４１，１４２，１４６…配線、
１５０…第２の絶縁層、１５１…スルーホール、１６０
…第２の金属層、１６３，１６５，１６６…遮光層、１
７０…第３の絶縁層、１７１…スルーホール、１８０…
第３の金属層、１８１…画素電極（反射電極）、１８２
…スリット、１８３…別の電極、１９１，１９２，１９
３…キャリアストッパ部、２００…液晶、３００…対向
基板、３０２…対向電極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹本 一八男 千葉県茂原市早野3300番地 株式会社日 立製作所 電子デバイス事業部内 (72)発明者 松本 克己 千葉県茂原市早野3681番地 日立デバイ スエンジニアリング株式会社内 (56)参考文献 特開 平６−194690（ＪＰ，Ａ) 特開 平５−107550（ＪＰ，Ａ) 特開 昭58−85478（ＪＰ，Ａ) 実開 昭58−54679（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1368
Claims (10)
- 【請求項１】 一方の表面に、マトリクス状に配置され
る複数のスイッチング素子からなる画素回路領域と前記
スイッチング素子を駆動する素子からなる駆動回路領域
とそれらの周辺領域を有する半導体基板と、 前記半導体基板の前記一方の表面上に、絶縁層を介して
階層的に構成され配線手段を有する複数の金属層を有
し、 前記複数の 金属層はスリットで分割され、さらに該複数
の金属層は前記スイッチング素子の出力端となる複数の
反射電極として形成されており、 最 上部の金属層の下層にある金属層は、前記最上部の金
属層のスリットの平面空間に対して重複するように形成
した第１の遮光手段、及び前記駆動回路領域及び前記周
辺領域の表面空間を覆う第２の遮光手段を構成し、 光の照射される反対側の面に前記反射電極と対向する対
向電極を有する透明な対向基板と、前記半導体基板と前
記対向基板の間隙に液晶を充填してなる液晶ライトバル
ブ。 - 【請求項２】 請求項１において、 前記第１の遮光手段は、当該金属層の前記配線手段など
と競合しない平坦な場所に配置する液晶ライトバルブ。 - 【請求項３】 請求項２において、 前記第１の遮光手段を配置する前記平坦な場所は、複数
の金属層によって確保してなる液晶ライトバルブ。 - 【請求項４】 請求項１、２または３において、 前記金属層は、少なくとも１層の上面および／または下
面に、ＷＳｉ2またはＭｏＳｉ2 の金属シリサイド層を設
けてなる液晶ライトバルブ。 - 【請求項５】 一方の表面に、マトリクス状に配置され
る複数のスイッチング素子からなる画素回路領域と前記
スイッチング素子を駆動する素子からなる駆動回路領域
を有する半導体基板と、 前記半導体基板の前記画素回路領域及び前記駆動回路領
域の周辺領域に形成され、光照射によって発生するキャ
リアを吸収するキャリア吸収手段と、 前記半導体基板の前記一方の表面上に、絶縁層を介して
階層的に構成され配線手段を有する複数の金属層と、 前記複数の金属層はスリットで分割され、さらに該複数
の金属層の少なくとも一つの金属層は前記スイッチング
素子の出力端となる複数の反射電極として形成され、最 上部の金属層の下層にある金属層は、前記最上部の金
属層のスリットの平面空間に対し重複するように形成し
た第１の遮光手段、及び前記駆動回路領域及び前記周辺
領域の表面空間を覆う第２の遮光手段を構成し、 光の照射される反対側の面に前記反射電極と対向する対
向電極を有する透明な対向基板と、前記半導体基板と前
記対向基板の間隙に液晶を充填してなる液晶ライトバル
ブ。 - 【請求項６】 請求項５において、 前記キャリア吸収手段に、給電したウェル層または拡散
層を用いてなる液晶ライトバルブ。 - 【請求項７】 請求項１〜６のいずれか１項において、 前記スイッチング素子をウェルに形成し、該ウェルを前
記遮光手段を有する金属層で給電してなる液晶ライトバ
ルブ。 - 【請求項８】 一方の表面に、マトリクス状に配置され
る複数のスイッチング素子からなる画素回路領域と前記
スイッチング素子を駆動する素子からなる駆動回路領域
とそれらの周辺領域を有する半導体基板と、 前記半導体基板の前記一方の表面上に、絶縁層を介して
階層的に構成され配線手段を有する複数の金属層と、前記複数の金属層の 最上部にある金属層はスリットで分
割され、さらに該最上部の金属層は前記スイッチング素
子の出力端となる複数の反射電極として形成されてお
り、 前記最上部で前記画素回路領域の周辺領域に対応するエ
リアに形成される別の電極と、 前記最上部の金属層の下層の少なくとも一つの金属層
は、前記最上部の金属層のスリットの平面空間に対し重
複する第１の遮光手段、及び前記駆動回路領域及び前記
周辺領域の表面空間を覆う第２の遮光手段と、 光の照射される反対側の面に前記反射電極と対向する対
向電極を有する透明の対向基板と、前記半導体基板と前
記対向基板の間隙に充填される液晶と、 前記対向電極と前記別の電極を同一電圧に保つ手段と、
を設けてなる液晶ライトバルブ。 - 【請求項９】 光源と、照射された光の反射状態を液晶
画素に印加する電圧で制御する液晶ライトバルブと、映
像を表示するスクリーンと、前記光源からの光を平行光
にして前記液晶ライトバルブに照射するとともに、前記
液晶ライトバルブからの反射光を前記スクリーンに拡大
投射する光学手段を備える投射型ディスプレイ装置にお
いて、 前記液晶ライトバルブは、請求項１から請求項８のいず
れか１項に記載の液晶ライトバルブを用いることを特徴
とする投射型液晶ディスプレイ装置。 - 【請求項１０】 請求項９において、 前記液晶ライトバルブに照射される前記光源の明るさは
約５００万ルクスに及ぶことを特徴とする投射型液晶デ
ィスプレイ装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13161995A JP3176021B2 (ja) | 1995-05-30 | 1995-05-30 | 液晶ライトバルブ及びそれを用いた投射型液晶ディスプレイ |
| US08/651,811 US6081305A (en) | 1995-05-30 | 1996-05-21 | Liquid crystal light valve and projection type liquid crystal display using such valve |
| KR19960018655A KR960042180A (ja) | 1995-05-30 | 1996-05-30 | |
| US09/998,456 US20020033790A1 (en) | 1995-05-30 | 2001-12-04 | Liquid crystal light valve and projection type liquid crystal display using such valve |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13161995A JP3176021B2 (ja) | 1995-05-30 | 1995-05-30 | 液晶ライトバルブ及びそれを用いた投射型液晶ディスプレイ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001041943A Division JP2001296522A (ja) | 2001-02-19 | 2001-02-19 | 液晶ライトバルブ及びそれを用いた投射型液晶ディスプレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08328034A JPH08328034A (ja) | 1996-12-13 |
| JP3176021B2 true JP3176021B2 (ja) | 2001-06-11 |
Family
ID=15062299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13161995A Expired - Fee Related JP3176021B2 (ja) | 1995-05-30 | 1995-05-30 | 液晶ライトバルブ及びそれを用いた投射型液晶ディスプレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3176021B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0838714B1 (en) * | 1996-10-22 | 2003-12-17 | Seiko Epson Corporation | Reflective liquid crystal panel substrate |
| US7872728B1 (en) | 1996-10-22 | 2011-01-18 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
| JP3716580B2 (ja) | 1997-02-27 | 2005-11-16 | セイコーエプソン株式会社 | 液晶装置及びその製造方法、並びに投写型表示装置 |
| JP3856901B2 (ja) | 1997-04-15 | 2006-12-13 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US6465268B2 (en) | 1997-05-22 | 2002-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing an electro-optical device |
| JP4396599B2 (ja) * | 1997-10-31 | 2010-01-13 | セイコーエプソン株式会社 | 液晶装置及び電子機器並びに投射型表示装置 |
| JP2918875B1 (ja) | 1998-03-02 | 1999-07-12 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 反射型液晶素子、製造方法およびプロジェクション表示装置 |
| JP4332244B2 (ja) | 1998-10-30 | 2009-09-16 | シャープ株式会社 | Ｍｏｓ型容量素子 |
| GB9827901D0 (en) * | 1998-12-19 | 1999-02-10 | Secr Defence | Active semiconductor |
| US6798475B2 (en) * | 1999-03-02 | 2004-09-28 | International Business Machines Corporation | Reflective light valve |
| JP2001013511A (ja) * | 1999-06-29 | 2001-01-19 | Victor Co Of Japan Ltd | 液晶表示装置 |
| JP3437944B2 (ja) | 1999-09-17 | 2003-08-18 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 液晶ライトバルブおよび投射型液晶表示装置 |
| US6507376B2 (en) | 2000-12-25 | 2003-01-14 | Kawasaki Microelectronics, Inc. | Display device formed on semiconductor substrate and display system using the same |
| JP5970758B2 (ja) * | 2011-08-10 | 2016-08-17 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
| JP6179644B2 (ja) * | 2016-07-06 | 2017-08-16 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
-
1995
- 1995-05-30 JP JP13161995A patent/JP3176021B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08328034A (ja) | 1996-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5461501A (en) | Liquid crystal substrate having 3 metal layers with slits offset to block light from reaching the substrate | |
| JP3176021B2 (ja) | 液晶ライトバルブ及びそれを用いた投射型液晶ディスプレイ | |
| US20020033790A1 (en) | Liquid crystal light valve and projection type liquid crystal display using such valve | |
| KR100529811B1 (ko) | 액정장치와그제조방법및투사형표시장치 | |
| JP2653099B2 (ja) | アクティブマトリクスパネル，投写型表示装置及びビューファインダー | |
| KR20010040322A (ko) | 반도체 장치, 전기 광학 장치용 기판, 전기 광학 장치 및전자기기 및 투사형 표시 장치 | |
| JP3608808B2 (ja) | 液晶ライトバルブ及び液晶表示パネル | |
| JP2010239108A (ja) | 薄膜半導体装置、電気光学装置、および電子機器 | |
| JPH08328036A (ja) | 液晶表示装置 | |
| US6525787B1 (en) | Liquid crystal display device | |
| JPH09171196A (ja) | 液晶表示装置 | |
| JP2007041096A (ja) | 電気光学装置およびその製造方法、電子機器 | |
| JP2001296522A (ja) | 液晶ライトバルブ及びそれを用いた投射型液晶ディスプレイ | |
| JP4135547B2 (ja) | 反射型液晶表示装置 | |
| JP2001249357A (ja) | 液晶ライトバルブ及びそれを用いた投射型ディスプレイ | |
| JP3570410B2 (ja) | 液晶装置用基板、液晶装置及び投写型表示装置 | |
| JP3609019B2 (ja) | 投射型ディスプレイ及び液晶表示装置 | |
| JP2001183686A (ja) | 投射型ディスプレイ及び液晶表示装置 | |
| JPH103094A (ja) | 投写型表示装置 | |
| JP2008164668A (ja) | 液晶表示素子及びその製造方法 | |
| JP3190849B2 (ja) | アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路、ビューファインダー並びに投写型表示装置 | |
| JP2004258671A (ja) | 液晶装置及び投写型表示装置 | |
| JP2540980B2 (ja) | 配線接続バンプ | |
| JP3170218B2 (ja) | アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路、ビューファインダー並びに投写型表示装置 | |
| JPH1026776A (ja) | アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090406 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090406 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140406 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |