JP3165047B2 - ポリサイド膜のドライエッチング方法 - Google Patents
ポリサイド膜のドライエッチング方法Info
- Publication number
- JP3165047B2 JP3165047B2 JP33190396A JP33190396A JP3165047B2 JP 3165047 B2 JP3165047 B2 JP 3165047B2 JP 33190396 A JP33190396 A JP 33190396A JP 33190396 A JP33190396 A JP 33190396A JP 3165047 B2 JP3165047 B2 JP 3165047B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- gas
- metal silicide
- dry
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
- H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
- H10D64/663—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a silicide layer contacting the layer of silicon, e.g. polycide gates
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- ing And Chemical Polishing (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、半導体基板上に
成膜されたポリサイド膜のドライエッチング方法に係
り、詳しくは、ＭＯＳ型半導体装置の製造時に用いられ
るポリサイド膜のドライエッチング方法に関する。
成膜されたポリサイド膜のドライエッチング方法に係
り、詳しくは、ＭＯＳ型半導体装置の製造時に用いられ
るポリサイド膜のドライエッチング方法に関する。
【０００２】
【従来の技術】近年、ＭＯＳ型半導体装置の高集積化・
高密度化の進展に伴い、ポリサイド膜をドライエッチン
グしてゲート電極を形成する微細加工技術分野において
は、マイクロローディング効果の低減、マスク面積依存
性の低減、対下地絶縁膜選択比の向上等が求められてい
る。ここで、マイクロローディング効果とは、異方性エ
ッチングの際、シリコン基板上のフォトレジスト膜をパ
ターニングして形成された微細な隙間では、少し斜めか
ら隙間に入射するイオンやラジカルが、フォトレジスト
膜の側壁に阻まれてポリサイド膜に達しない割合が増加
するため、広い隙間に較べてエッチング速度が遅くなる
という効果である。
高密度化の進展に伴い、ポリサイド膜をドライエッチン
グしてゲート電極を形成する微細加工技術分野において
は、マイクロローディング効果の低減、マスク面積依存
性の低減、対下地絶縁膜選択比の向上等が求められてい
る。ここで、マイクロローディング効果とは、異方性エ
ッチングの際、シリコン基板上のフォトレジスト膜をパ
ターニングして形成された微細な隙間では、少し斜めか
ら隙間に入射するイオンやラジカルが、フォトレジスト
膜の側壁に阻まれてポリサイド膜に達しない割合が増加
するため、広い隙間に較べてエッチング速度が遅くなる
という効果である。
【０００３】図５は、従来におけるエッチング技術を説
明するための図で、被エッチングサンプルの断面図であ
り、同図において、シリコン基板５１の上には、ゲート
絶縁膜（熱酸化膜）５２、ポリシリコン膜５３、金属シ
リサイド膜５４が積層状態で形成されており、さらに金
属シリサイド膜５４の上には、フォトレジストパターン
５５が形成されている。なお、下層のポリシリコン膜５
３と、上層の金属シリサイド膜５４とを合わせてポリサ
イド膜と称される。同図に示すような層構成を準備した
後、ポリサイド膜からなるゲート電極を形成するには、
まず、第１段階のエッチング工程で、フッ素系のガス
（ＳＦ6）を含んだエッチングガスを用いて、上層の金
属シリサイド膜５４に対して、主に化学反応による異方
性ドライエッチングを行った後、第２段階のエッチング
工程で、Ｃｌ2とＨＢｒを含みＦを含まないエッチング
ガスを用いて、ポリシリコン膜５３に対して異方性ドラ
イエッチングを行う。
明するための図で、被エッチングサンプルの断面図であ
り、同図において、シリコン基板５１の上には、ゲート
絶縁膜（熱酸化膜）５２、ポリシリコン膜５３、金属シ
リサイド膜５４が積層状態で形成されており、さらに金
属シリサイド膜５４の上には、フォトレジストパターン
５５が形成されている。なお、下層のポリシリコン膜５
３と、上層の金属シリサイド膜５４とを合わせてポリサ
イド膜と称される。同図に示すような層構成を準備した
後、ポリサイド膜からなるゲート電極を形成するには、
まず、第１段階のエッチング工程で、フッ素系のガス
（ＳＦ6）を含んだエッチングガスを用いて、上層の金
属シリサイド膜５４に対して、主に化学反応による異方
性ドライエッチングを行った後、第２段階のエッチング
工程で、Ｃｌ2とＨＢｒを含みＦを含まないエッチング
ガスを用いて、ポリシリコン膜５３に対して異方性ドラ
イエッチングを行う。
【０００４】このように、２段階に分けてポリサイド膜
のエッチングを行うのは、第１段階のエッチング工程で
使用されるエッチング条件（すなわち、フッ素系のガス
（ＳＦ6）を含んだガス系でのエッチング）で、上層の
金属シリサイド膜５４から下層のポリシリコン膜５３ま
で一気にエッチングを行おうとすると、このエッチング
条件では、対酸化膜選択比が小さい上にエッチング速度
が早いので、下地のゲート絶縁膜５２の膜厚が極めて薄
い（例えば６０ｎｍ未満の）場合には、ゲート絶縁膜５
２を突き抜けてシリコン基板５１を掘って拡散層に損傷
を与える、いわゆる、基板やられが生じる虞があるた
め、オーバーエッチングを充分に行うことができず、こ
の結果、下層のポリシリコン膜５３が除去されずに残さ
が生じるからである。それゆえ、上層の金属シリサイド
膜５４に対するエッチングと、下層のポリシリコン膜５
３に対するエッチングとを別々に行う２段階エッチング
が必要となるが、第１段階のエッチング工程において、
上層の金属シリサイド膜５４が少しでも残っていると、
下層のポリシリコン膜５３に対する第２段階のエッチン
グ条件では、上層の金属シリサイド膜５４をほとんどエ
ッチングすることができないため、残さ等の形状不良の
原因となる。したがって、図６に示すように、最もエッ
チングが遅い箇所における金属シリサイド膜５４が除去
されるまで、第１段階のエッチングを行う必要がある。
のエッチングを行うのは、第１段階のエッチング工程で
使用されるエッチング条件（すなわち、フッ素系のガス
（ＳＦ6）を含んだガス系でのエッチング）で、上層の
金属シリサイド膜５４から下層のポリシリコン膜５３ま
で一気にエッチングを行おうとすると、このエッチング
条件では、対酸化膜選択比が小さい上にエッチング速度
が早いので、下地のゲート絶縁膜５２の膜厚が極めて薄
い（例えば６０ｎｍ未満の）場合には、ゲート絶縁膜５
２を突き抜けてシリコン基板５１を掘って拡散層に損傷
を与える、いわゆる、基板やられが生じる虞があるた
め、オーバーエッチングを充分に行うことができず、こ
の結果、下層のポリシリコン膜５３が除去されずに残さ
が生じるからである。それゆえ、上層の金属シリサイド
膜５４に対するエッチングと、下層のポリシリコン膜５
３に対するエッチングとを別々に行う２段階エッチング
が必要となるが、第１段階のエッチング工程において、
上層の金属シリサイド膜５４が少しでも残っていると、
下層のポリシリコン膜５３に対する第２段階のエッチン
グ条件では、上層の金属シリサイド膜５４をほとんどエ
ッチングすることができないため、残さ等の形状不良の
原因となる。したがって、図６に示すように、最もエッ
チングが遅い箇所における金属シリサイド膜５４が除去
されるまで、第１段階のエッチングを行う必要がある。
【０００５】しかしながら、第１段階のエッチング工程
では、上記したように、ＳＦ6を含むエッチングガスを
用いるため、上述のマイクロローディング効果が大きく
なる上、この種のエッチングガスでは対ポリシリコン選
択比が０.５程度と小さく、下層のポリシリコン膜５３
の方が、上層の金属シリサイド膜５４よりも２倍程度エ
ッチング速度（エッチレート）が早いため、次のような
不都合が生じる。すなわち、例えば０.４μｍ以下の狭
いスペースパターンと広いスペースパターンとではエッ
チング速度差が大きくなり、狭いスペースパターンを完
全に除去できたときは、すでに広いスペースパターンで
は下層のポリシリコン膜５３が大きく削られており、ポ
リシリコン膜５３が薄い場合等は、ゲート絶縁膜５２ま
でエッチングされてしまうので、この状態で第２段階の
エッチング工程を行うと、広いスペースパターンの箇所
で基板やられが生じ易くなる。よしんば、基板やられが
生じなくとも、下層のポリシリコン膜５３の下部に、図
７に示すようなノッチ（アンダーカット）５６や、図８
に示すようなサイドエッチング５７が生じ易くなる。
では、上記したように、ＳＦ6を含むエッチングガスを
用いるため、上述のマイクロローディング効果が大きく
なる上、この種のエッチングガスでは対ポリシリコン選
択比が０.５程度と小さく、下層のポリシリコン膜５３
の方が、上層の金属シリサイド膜５４よりも２倍程度エ
ッチング速度（エッチレート）が早いため、次のような
不都合が生じる。すなわち、例えば０.４μｍ以下の狭
いスペースパターンと広いスペースパターンとではエッ
チング速度差が大きくなり、狭いスペースパターンを完
全に除去できたときは、すでに広いスペースパターンで
は下層のポリシリコン膜５３が大きく削られており、ポ
リシリコン膜５３が薄い場合等は、ゲート絶縁膜５２ま
でエッチングされてしまうので、この状態で第２段階の
エッチング工程を行うと、広いスペースパターンの箇所
で基板やられが生じ易くなる。よしんば、基板やられが
生じなくとも、下層のポリシリコン膜５３の下部に、図
７に示すようなノッチ（アンダーカット）５６や、図８
に示すようなサイドエッチング５７が生じ易くなる。
【０００６】そこで、このような不都合を解消する手段
として、第１段階のエッチング工程では、Ｃｌ2とＯ2と
のガスを含み、圧力が数〜数１０ｍＴ、プラズマ密度が
１×１０11〜１×１０13ｃｍ-3のエッチングガスを用い
るエッチング方法が提案されている。このエッチング方
法によれば、フッ素系ガスを用いる上述の方法に較べ
て、マイクロローディング効果が小さく、かつ、対ポリ
シリコン選択比も大きいため、上述の問題を解消できる
反面、Ｃｌ2ガスを使用しているため、対フォトレジス
ト選択比が小さく、この結果、図９に示すように、金属
シリサイド膜５４に肩落ち５８が発生する。この現象
は、この先、ゲート電極の狭小化が進展するに伴い顕著
となる。何故なら、半導体装置の微細化が進行すれば、
光源として、従来から使用されてきたｉ線（３６５ｎ
ｍ）に代えて、ＫｒＦエキシマレーザ（２４８ｎｍ）等
が用いられることになるが、エキシマレーザ露光用フォ
トレジストでは、ｉ線露光用フォトレジストに較べて、
エッチング耐性が不足する上、現像処理中やエッチング
処理中の膜減り量が大きいからである。
として、第１段階のエッチング工程では、Ｃｌ2とＯ2と
のガスを含み、圧力が数〜数１０ｍＴ、プラズマ密度が
１×１０11〜１×１０13ｃｍ-3のエッチングガスを用い
るエッチング方法が提案されている。このエッチング方
法によれば、フッ素系ガスを用いる上述の方法に較べ
て、マイクロローディング効果が小さく、かつ、対ポリ
シリコン選択比も大きいため、上述の問題を解消できる
反面、Ｃｌ2ガスを使用しているため、対フォトレジス
ト選択比が小さく、この結果、図９に示すように、金属
シリサイド膜５４に肩落ち５８が発生する。この現象
は、この先、ゲート電極の狭小化が進展するに伴い顕著
となる。何故なら、半導体装置の微細化が進行すれば、
光源として、従来から使用されてきたｉ線（３６５ｎ
ｍ）に代えて、ＫｒＦエキシマレーザ（２４８ｎｍ）等
が用いられることになるが、エキシマレーザ露光用フォ
トレジストでは、ｉ線露光用フォトレジストに較べて、
エッチング耐性が不足する上、現像処理中やエッチング
処理中の膜減り量が大きいからである。
【０００７】フォトレジスト膜５５の膜減りをできる限
り回避するためには、プラズマ密度を上昇させると共に
エッチャントであるイオンの引き込みエネルギを下げる
方法が考えられる。しかし、この方法では、プラズマ密
度が高すぎるため、ラジカルが増加し、これに伴い、エ
ッチャントの運動エネルギのうち、シリコン基板５１に
対する水平方向成分が増加し、この結果、エッチングの
異方性が失われて、金属シリサイド膜５４にサイドエッ
チング５９（図１０）や、逆テーパ形状のノッチ５６
（図７）が発生する虞がある。
り回避するためには、プラズマ密度を上昇させると共に
エッチャントであるイオンの引き込みエネルギを下げる
方法が考えられる。しかし、この方法では、プラズマ密
度が高すぎるため、ラジカルが増加し、これに伴い、エ
ッチャントの運動エネルギのうち、シリコン基板５１に
対する水平方向成分が増加し、この結果、エッチングの
異方性が失われて、金属シリサイド膜５４にサイドエッ
チング５９（図１０）や、逆テーパ形状のノッチ５６
（図７）が発生する虞がある。
【０００８】これに対して、第１段階のエッチング工程
では、プラズマ密度をあまり上昇させず、また、エッチ
ャントイオンの引き込みエネルギをサイドエッチング５
９やノッチ５６等の形状不良が発生しない程度まで下げ
た場合、肩落ちは発生しないが、図６に示すように、フ
ォトレジスト残膜５５がパターンの端部でほとんど無
く、マージンが小さいという状況が発生する可能性があ
る。したがって、当然、第２段階のエッチング工程で
も、さらにフォトレジスト５５が削られることになり、
また、オーバーエッチングが長くなれば、当然、第２段
階のエッチング工程でのフォトレジスト膜５５の削れ量
は無視できないものとなる。それゆえ、第１段階のエッ
チング条件の変更だけでは、改善に限界があるので、第
２段階のエッチング条件の変更も必要となる。
では、プラズマ密度をあまり上昇させず、また、エッチ
ャントイオンの引き込みエネルギをサイドエッチング５
９やノッチ５６等の形状不良が発生しない程度まで下げ
た場合、肩落ちは発生しないが、図６に示すように、フ
ォトレジスト残膜５５がパターンの端部でほとんど無
く、マージンが小さいという状況が発生する可能性があ
る。したがって、当然、第２段階のエッチング工程で
も、さらにフォトレジスト５５が削られることになり、
また、オーバーエッチングが長くなれば、当然、第２段
階のエッチング工程でのフォトレジスト膜５５の削れ量
は無視できないものとなる。それゆえ、第１段階のエッ
チング条件の変更だけでは、改善に限界があるので、第
２段階のエッチング条件の変更も必要となる。
【０００９】第２段階のエッチング工程では、下層のポ
リシリコン膜５３のエッチングのみを行い、薄いゲート
絶縁膜５２をできる限り削り取らないようにすることが
要求される。このために、プラズマ密度を１×１０12ｃ
ｍ-3のオーダにまで上昇させ、ゲート絶縁膜５２との選
択比の向上を図ることが試みられている。しかし、プラ
ズマ密度が上昇するために高エネルギ電子が増加し、ゲ
ート絶縁膜５２上のゲート電極（ポリシリコン膜５３）
に電荷が蓄積されるチャージアップ現象が発生し易くな
る。チャージアップ現像は、ゲート絶縁膜５２の耐圧不
良を引き起こすことで知られているが、チャージアップ
現象が発生しなくとも、図７に示すように、ポリシリコ
ン膜５３とゲート絶縁膜５２との界面にノッチ５６を引
き起こすことがある。
リシリコン膜５３のエッチングのみを行い、薄いゲート
絶縁膜５２をできる限り削り取らないようにすることが
要求される。このために、プラズマ密度を１×１０12ｃ
ｍ-3のオーダにまで上昇させ、ゲート絶縁膜５２との選
択比の向上を図ることが試みられている。しかし、プラ
ズマ密度が上昇するために高エネルギ電子が増加し、ゲ
ート絶縁膜５２上のゲート電極（ポリシリコン膜５３）
に電荷が蓄積されるチャージアップ現象が発生し易くな
る。チャージアップ現像は、ゲート絶縁膜５２の耐圧不
良を引き起こすことで知られているが、チャージアップ
現象が発生しなくとも、図７に示すように、ポリシリコ
ン膜５３とゲート絶縁膜５２との界面にノッチ５６を引
き起こすことがある。
【００１０】改良された第２段階のエッチング方法とし
ては、上記の他、例えば特開平４−１４８５３４号公報
に記載のポリサイド膜のドライエッチング方法が知られ
ている。同公報記載の技術では、第１のエッチング工程
でフッ素系ガスとＨＢｒとを含むエッチングガスを用い
て高融点金属シリサイド膜をポリシリコン膜との界面の
直前までエッチングした後、第２のエッチング工程で、
ＨＢｒを主体とするエッチングガスか、もしくはＣｌ2
とＨＢｒとを含むエッチングガスを用いて、高融点金属
シリサイド膜の残余部とポリシリコン膜とをエッチング
する。このようにすれば、第２段階のエッチング工程で
は、フォトレジストとＢｒとの反応デポが側壁保護効果
となって、エッチングの高異方性が達成され、ポリシリ
コン膜におけるアンダーカットやノッチの発生を防止で
きる。しかしながら、同公報の技術では、ラジカル濃度
の高い（プラズマ密度：１×１０12〜１×１０13ｃ
ｍ-3）ＥＣＲ（Electron Cyclotron Resonance：電子サ
イクロトロン共鳴）プラズマが用いられるため、対フォ
トレジスト選択比の向上に伴い、デポジションが減少し
て側壁保護効果が弱まると、図８に示すように、ポリシ
リコン膜５３にサイドエッチング５７が発生し易くな
る。
ては、上記の他、例えば特開平４−１４８５３４号公報
に記載のポリサイド膜のドライエッチング方法が知られ
ている。同公報記載の技術では、第１のエッチング工程
でフッ素系ガスとＨＢｒとを含むエッチングガスを用い
て高融点金属シリサイド膜をポリシリコン膜との界面の
直前までエッチングした後、第２のエッチング工程で、
ＨＢｒを主体とするエッチングガスか、もしくはＣｌ2
とＨＢｒとを含むエッチングガスを用いて、高融点金属
シリサイド膜の残余部とポリシリコン膜とをエッチング
する。このようにすれば、第２段階のエッチング工程で
は、フォトレジストとＢｒとの反応デポが側壁保護効果
となって、エッチングの高異方性が達成され、ポリシリ
コン膜におけるアンダーカットやノッチの発生を防止で
きる。しかしながら、同公報の技術では、ラジカル濃度
の高い（プラズマ密度：１×１０12〜１×１０13ｃ
ｍ-3）ＥＣＲ（Electron Cyclotron Resonance：電子サ
イクロトロン共鳴）プラズマが用いられるため、対フォ
トレジスト選択比の向上に伴い、デポジションが減少し
て側壁保護効果が弱まると、図８に示すように、ポリシ
リコン膜５３にサイドエッチング５７が発生し易くな
る。
【００１１】
【発明が解決しようとする課題】このように、上記従来
の各エッチング技術にあっては、ゲート電極の狭小化に
伴って、フォトレジスト膜の膜減りや高プラズマによる
ゲート電極の肩落ち、サイドエッチング、ノッチ等の形
状不良やチャージアップ等の耐圧不良原因の問題のう
ち、少なくともいずれかが発生するため、ゲート絶縁膜
がイニシャルで６ｎｍを下回るようなデバイスにはもは
や対応不可能となっていた。一方、ゲート構造は、半導
体デバイスの平坦化の趨勢に伴い薄膜化される傾向にあ
り、したがって、特に、第２段階のエッチング工程にお
けるポリシリコン膜のエッチング速度は、従前ほどには
ハイレートである必要がなくなった。そこで、エンドポ
イント（終点検出）の制御性のためにも１００〜２００
ｎｍ／ｍｉｎ程度が妥当と考えられる。ここで、エンド
ポイントの制御とは、エッチングの対象物質がすべて除
去されると反応がなくなるために発光が変化するが、こ
の発光の強度変化又はその微分値に基づいて、エッチン
グの停止を制御することである。
の各エッチング技術にあっては、ゲート電極の狭小化に
伴って、フォトレジスト膜の膜減りや高プラズマによる
ゲート電極の肩落ち、サイドエッチング、ノッチ等の形
状不良やチャージアップ等の耐圧不良原因の問題のう
ち、少なくともいずれかが発生するため、ゲート絶縁膜
がイニシャルで６ｎｍを下回るようなデバイスにはもは
や対応不可能となっていた。一方、ゲート構造は、半導
体デバイスの平坦化の趨勢に伴い薄膜化される傾向にあ
り、したがって、特に、第２段階のエッチング工程にお
けるポリシリコン膜のエッチング速度は、従前ほどには
ハイレートである必要がなくなった。そこで、エンドポ
イント（終点検出）の制御性のためにも１００〜２００
ｎｍ／ｍｉｎ程度が妥当と考えられる。ここで、エンド
ポイントの制御とは、エッチングの対象物質がすべて除
去されると反応がなくなるために発光が変化するが、こ
の発光の強度変化又はその微分値に基づいて、エッチン
グの停止を制御することである。
【００１２】この発明は、上述の事情に鑑みてなされた
もので、ゲート電極の肩落ち、サイドエッチング、ノッ
チ等の形状不良やチャージアップを低減すると共に、エ
ンドポイント（終点検出）の制御性の向上を図ることの
できるポリサイド膜のドライエッチング方法を提供する
ことを目的としている。
もので、ゲート電極の肩落ち、サイドエッチング、ノッ
チ等の形状不良やチャージアップを低減すると共に、エ
ンドポイント（終点検出）の制御性の向上を図ることの
できるポリサイド膜のドライエッチング方法を提供する
ことを目的としている。
【００１３】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、半導体基板上にそれぞれ成
膜された下層のポリシリコン膜と上層の金属シリサイド
膜との２層膜から構成されるポリサイド膜のドライエッ
チング方法であって、前記ポリサイド膜上にフォトレジ
ストパターンを形成する工程と、前記フォトレジストパ
ターンをマスクとしてフッ素系ガスを含まないガスを用
いて前記金属シリサイド膜のドライエッチングを行う第
１のエッヂング工程と、 塩素系及びフッ素系ガスを含
まないガスを用いて、プラズマ密度を１×１０１１ｃｍ
−３のオーダーに設定し、前記第１のエッチング工程で
パターニングされた前記金属シリサイド膜と該金属シリ
サイド膜表面に残留する前記フォトレジストパターンと
をマスクとして前記ポリシリコン膜のドライエッチング
を行う第２のエッチング工程とを有してなることを特徴
としている。
に、請求項１記載の発明は、半導体基板上にそれぞれ成
膜された下層のポリシリコン膜と上層の金属シリサイド
膜との２層膜から構成されるポリサイド膜のドライエッ
チング方法であって、前記ポリサイド膜上にフォトレジ
ストパターンを形成する工程と、前記フォトレジストパ
ターンをマスクとしてフッ素系ガスを含まないガスを用
いて前記金属シリサイド膜のドライエッチングを行う第
１のエッヂング工程と、 塩素系及びフッ素系ガスを含
まないガスを用いて、プラズマ密度を１×１０１１ｃｍ
−３のオーダーに設定し、前記第１のエッチング工程で
パターニングされた前記金属シリサイド膜と該金属シリ
サイド膜表面に残留する前記フォトレジストパターンと
をマスクとして前記ポリシリコン膜のドライエッチング
を行う第２のエッチング工程とを有してなることを特徴
としている。
【００１４】また、請求項２記載の発明は、半導体基板
上にそれぞれ成膜された下層のポリシリコン膜と上層の
金属シリサイド膜との２層膜から構成されるポリサイド
膜のドライエッチング方法であって、前記ポリサイド膜
上にフォトレジストパターンを形成する工程と、前記フ
ォトレジストパターンをマスクとしてフッ素系ガスを含
まないガスを用いて前記金属シリサイド膜のドライエッ
チングを行う第１のエッチング工程と、 前記第１のエ
ッチング工程の終了後に、パターニングされた前記金属
シリサイド膜表面に残留する前記フォトレジストパター
ンを除去するフォトレジスト除去工程と、塩素系及びフ
ッ素系ガスを含まないガスを用いて、プラズマ密度を１
×１０１１ｃｍ−３のオーダーに設定し、前記第１のエ
ッチング工程でパターニングされた前記金属シリサイド
膜をマスクとして前記ポリシリコン膜のドライエッチン
グを行う第２のエッチング工程とを有してなることを特
徴としている。
上にそれぞれ成膜された下層のポリシリコン膜と上層の
金属シリサイド膜との２層膜から構成されるポリサイド
膜のドライエッチング方法であって、前記ポリサイド膜
上にフォトレジストパターンを形成する工程と、前記フ
ォトレジストパターンをマスクとしてフッ素系ガスを含
まないガスを用いて前記金属シリサイド膜のドライエッ
チングを行う第１のエッチング工程と、 前記第１のエ
ッチング工程の終了後に、パターニングされた前記金属
シリサイド膜表面に残留する前記フォトレジストパター
ンを除去するフォトレジスト除去工程と、塩素系及びフ
ッ素系ガスを含まないガスを用いて、プラズマ密度を１
×１０１１ｃｍ−３のオーダーに設定し、前記第１のエ
ッチング工程でパターニングされた前記金属シリサイド
膜をマスクとして前記ポリシリコン膜のドライエッチン
グを行う第２のエッチング工程とを有してなることを特
徴としている。
【００１５】また、請求項３記載の発明は、請求項１又
は２記載のポリサイド膜のドライエッチング方法に係
り、上記第１のエッチング工程で用いられるフッ素系ガ
スを含まない上記ガスが、Ｃｌ2／Ｏ2ガス又はＨＣｌ／
Ｏ2ガスであることを特徴としている。
は２記載のポリサイド膜のドライエッチング方法に係
り、上記第１のエッチング工程で用いられるフッ素系ガ
スを含まない上記ガスが、Ｃｌ2／Ｏ2ガス又はＨＣｌ／
Ｏ2ガスであることを特徴としている。
【００１６】また、請求項４記載の発明は、請求項１又
は２記載のポリサイド膜のドライエッチング方法に係
り、上記第２のエッチング工程で用いられる塩素系及び
フッ素系を含まない上記ガスが、ＨＢｒガス又はＨＢｒ
／Ｏ2ガスであることを特徴としている。
は２記載のポリサイド膜のドライエッチング方法に係
り、上記第２のエッチング工程で用いられる塩素系及び
フッ素系を含まない上記ガスが、ＨＢｒガス又はＨＢｒ
／Ｏ2ガスであることを特徴としている。
【００１７】また、請求項５記載の発明は、請求項１又
は２記載のポリサイド膜のドライエッチング方法に係
り、ポリサイド膜の上層を構成する上記金属シリサイド
膜が、タングステンシリサイド膜であることを特徴とし
ている。
は２記載のポリサイド膜のドライエッチング方法に係
り、ポリサイド膜の上層を構成する上記金属シリサイド
膜が、タングステンシリサイド膜であることを特徴とし
ている。
【００１８】また、請求項６記載の発明は、請求項１又
は２記載のポリサイド膜のドライエッチング方法に係
り、前記フォトレジストパターンがエキシマレーザ露光
用のフォトレジストを塗布後エキシマレーザ光により露
光し、現像して形成されたものであることを特徴として
いる。
は２記載のポリサイド膜のドライエッチング方法に係
り、前記フォトレジストパターンがエキシマレーザ露光
用のフォトレジストを塗布後エキシマレーザ光により露
光し、現像して形成されたものであることを特徴として
いる。
【００１９】
【作用】この発明の構成によれば、まず、第１のエッチ
ング工程において、フッ素系ガスを含まないガス系（Ｃ
ｌ２／Ｏ２ガス又はＨＣｌ／Ｏ２ガス）を用いて、金属
シリサイド膜のドライエッチングを行う。次の第２のエ
ッチング工程において、塩素系及びフッ素系ガスを含ま
ないガス系（ＨＢｒガス又はＨＢｒ／Ｏ２ガス）を用い
て、プラズマ密度を１×１０１１ｃｍ−３のオーダーに
設定し、第１のエッチング工程でパターニングされた上
記金属シリサイド膜と該金属シリサイド膜の上に残留す
るフォトレジストをマスクとして上記ポリシリコン膜の
ドライエッチングを行う。必要があれば、続いで、残さ
防止のためのオーバードライエッチングを行う。これに
より、ポリシリコン膜のエッチング時にフォトレジスト
が削れてしまっても、金属シリサイド膜がマスクとなっ
て異方性エッチングが確実にできる。
ング工程において、フッ素系ガスを含まないガス系（Ｃ
ｌ２／Ｏ２ガス又はＨＣｌ／Ｏ２ガス）を用いて、金属
シリサイド膜のドライエッチングを行う。次の第２のエ
ッチング工程において、塩素系及びフッ素系ガスを含ま
ないガス系（ＨＢｒガス又はＨＢｒ／Ｏ２ガス）を用い
て、プラズマ密度を１×１０１１ｃｍ−３のオーダーに
設定し、第１のエッチング工程でパターニングされた上
記金属シリサイド膜と該金属シリサイド膜の上に残留す
るフォトレジストをマスクとして上記ポリシリコン膜の
ドライエッチングを行う。必要があれば、続いで、残さ
防止のためのオーバードライエッチングを行う。これに
より、ポリシリコン膜のエッチング時にフォトレジスト
が削れてしまっても、金属シリサイド膜がマスクとなっ
て異方性エッチングが確実にできる。
【００２０】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。 ◇第１実施例 図１は、この発明の第１実施例であるポリサイド膜のド
ライエッチング方法を説明するための図で、被エッチン
グサンプルの構成を示す断面図、図２は、同ドライエッ
チング方法の実施に用いられるドライエッチャの構成を
概念的に示す構成概念図、図３は、同ドライエッチング
方法を説明するための図で、第１段階のエッチング終了
時における状態を示す被エッチングサンプルの断面図、
また、図４は、同ドライエッチング方法を説明するため
の図で、第２段階のエッチング終了時における状態を示
す被エッチングサンプルの断面図である。この例の被エ
ッチングサンプルは、図１に示すように、シリコン基板
１と、膜厚１０ｎｍ前後のゲート絶縁膜２と、燐（Ｐ）
等の不純物を多量にドープして低抵抗とされたドープト
ポリシリコン膜３と、タングステンシリサイド（ＷＳ
ｉ）膜４と、フォトレジストパターン６との積層構成か
らなり、下層のドープトポリシリコン膜３と上層のタン
グステンシリサイド膜４とからタングステンポリサイド
膜５が構成されている。
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。 ◇第１実施例 図１は、この発明の第１実施例であるポリサイド膜のド
ライエッチング方法を説明するための図で、被エッチン
グサンプルの構成を示す断面図、図２は、同ドライエッ
チング方法の実施に用いられるドライエッチャの構成を
概念的に示す構成概念図、図３は、同ドライエッチング
方法を説明するための図で、第１段階のエッチング終了
時における状態を示す被エッチングサンプルの断面図、
また、図４は、同ドライエッチング方法を説明するため
の図で、第２段階のエッチング終了時における状態を示
す被エッチングサンプルの断面図である。この例の被エ
ッチングサンプルは、図１に示すように、シリコン基板
１と、膜厚１０ｎｍ前後のゲート絶縁膜２と、燐（Ｐ）
等の不純物を多量にドープして低抵抗とされたドープト
ポリシリコン膜３と、タングステンシリサイド（ＷＳ
ｉ）膜４と、フォトレジストパターン６との積層構成か
らなり、下層のドープトポリシリコン膜３と上層のタン
グステンシリサイド膜４とからタングステンポリサイド
膜５が構成されている。
【００２１】また、この例で用いられるドライエッチャ
は、ＩＥＭ（Ion Energy Modulation）方式と称し、上
下電極に高周波電圧を印加し、さらに、その位相差を制
御する機能を備えたＲＩＥ（Reactive Ion Etching：反
応性イオンエッチング）技術が用いられてなり、図２に
示すように、被エッチングサンプルを支持するエッチン
グ処理ステージ９と、下部電極１０と、上部電極兼シャ
ワーヘッド１２と、ＲＦケーブル１３と、下部電極１０
に電源を供給する下部電極ＲＦ電源１４と、上部電極に
電源を供給する上部電極ＲＦ電源１５と、上下ＲＦの位
相差を制御するモジュレータ１６とを備え、１×１０11
ｃｍ-3のオーダの密度のプラズマを生成することが可能
である。ここで、ＲＩＥは、ドライエッチングの中で異
方性エッチングに分類されるものであり、エッチング速
度が早く、イオン衝撃が深さ方向だけに生ずるためにエ
ッチングが垂直方向に進むという利点がある。なお、図
中符号７は、ドライエッチャに供給される原料ガス、符
号８は、ドライエッチャからの排気ガス、また、符号１
１は、被エッチングサンプルとしてのシリコンウェハを
それぞれ示している。
は、ＩＥＭ（Ion Energy Modulation）方式と称し、上
下電極に高周波電圧を印加し、さらに、その位相差を制
御する機能を備えたＲＩＥ（Reactive Ion Etching：反
応性イオンエッチング）技術が用いられてなり、図２に
示すように、被エッチングサンプルを支持するエッチン
グ処理ステージ９と、下部電極１０と、上部電極兼シャ
ワーヘッド１２と、ＲＦケーブル１３と、下部電極１０
に電源を供給する下部電極ＲＦ電源１４と、上部電極に
電源を供給する上部電極ＲＦ電源１５と、上下ＲＦの位
相差を制御するモジュレータ１６とを備え、１×１０11
ｃｍ-3のオーダの密度のプラズマを生成することが可能
である。ここで、ＲＩＥは、ドライエッチングの中で異
方性エッチングに分類されるものであり、エッチング速
度が早く、イオン衝撃が深さ方向だけに生ずるためにエ
ッチングが垂直方向に進むという利点がある。なお、図
中符号７は、ドライエッチャに供給される原料ガス、符
号８は、ドライエッチャからの排気ガス、また、符号１
１は、被エッチングサンプルとしてのシリコンウェハを
それぞれ示している。
【００２２】次に、図１乃至図４を参照して、この例の
タングステンポリサイド膜５のドライエッチング方法
（ゲート電極の形成方法）について説明する。まず、図
１に示すように、シリコン基板１の上に熱酸化膜として
のゲート絶縁膜２を形成した後、ＣＶＤ法（化学気相成
長法）を用いて、ゲート絶縁膜２の上にドープトポリシ
リコン膜３を成膜する。さらに、ＰＶＤ法（真空中でガ
ス化した物質を表面に被覆する方法）又はＣＶＤ法を用
いて、ドープトポリシリコン膜３の上に金属シリサイド
膜としてのタングステンシリサイド膜４を成膜する。こ
れにより、ドープトポリシリコン膜３及びタングステン
シリサイド膜４がタングステンポリサイド膜５を形成す
ることになる。次に、タングステンシリサイド膜４の上
にフォトレジストを塗布露光した後、現像してパターニ
ングすることにより、ゲート電極の形状等に対応したフ
ォトレジストパターン６を形成する。この例では、現像
後におけるフォトレジスト残膜の膜厚が、タングステン
シリサイド膜４の膜厚の２倍以上となるように、現像条
件が設定される。この値は、ＫｒＦエキシマレーザ露光
用フォトレジストでも充分確保可能な厚さである。
タングステンポリサイド膜５のドライエッチング方法
（ゲート電極の形成方法）について説明する。まず、図
１に示すように、シリコン基板１の上に熱酸化膜として
のゲート絶縁膜２を形成した後、ＣＶＤ法（化学気相成
長法）を用いて、ゲート絶縁膜２の上にドープトポリシ
リコン膜３を成膜する。さらに、ＰＶＤ法（真空中でガ
ス化した物質を表面に被覆する方法）又はＣＶＤ法を用
いて、ドープトポリシリコン膜３の上に金属シリサイド
膜としてのタングステンシリサイド膜４を成膜する。こ
れにより、ドープトポリシリコン膜３及びタングステン
シリサイド膜４がタングステンポリサイド膜５を形成す
ることになる。次に、タングステンシリサイド膜４の上
にフォトレジストを塗布露光した後、現像してパターニ
ングすることにより、ゲート電極の形状等に対応したフ
ォトレジストパターン６を形成する。この例では、現像
後におけるフォトレジスト残膜の膜厚が、タングステン
シリサイド膜４の膜厚の２倍以上となるように、現像条
件が設定される。この値は、ＫｒＦエキシマレーザ露光
用フォトレジストでも充分確保可能な厚さである。
【００２３】次に、上層のタングステンシリサイド膜４
を、上述のドライエッチャを用いて、下記に示す条件
で、第１段階のドライエッチングを行う。第１段階のエッチング条件 Ｃｌ2／Ｏ2＝９０／１０ｓｃｃｍ(standard cubic cent
imeter per minute) 圧力＝１０ｍＴ 上下ＲＦパワー＝６００／１００Ｗ 上下ＲＦ位相差＝１８０°
を、上述のドライエッチャを用いて、下記に示す条件
で、第１段階のドライエッチングを行う。第１段階のエッチング条件 Ｃｌ2／Ｏ2＝９０／１０ｓｃｃｍ(standard cubic cent
imeter per minute) 圧力＝１０ｍＴ 上下ＲＦパワー＝６００／１００Ｗ 上下ＲＦ位相差＝１８０°
【００２４】このエッチング条件におけるタングステン
シリサイド膜４のエッチング速度は２５０ｎｍ／ｍｉ
ｎ、タングステンシリサイド対フォトレジスト選択比は
１〜１.３程度である。この場合、上述の選択比を１.５
以上に上げすぎると、フォトレジスト膜６からのデポジ
ション供給が減少し、側壁保護効果が弱まる結果、タン
グステンシリサイド膜４のサイドエッチングが発生する
（図１０参照）。この例のプラズマ源としては、ＥＣＲ
やＩＣＰ（Inductively Coupled Plasma：誘導結合高周
波プラズマ）が用いられており、このようなプラズマ源
だと、従来の条件ではプラズマ密度が１×１０12〜１×
１０13ｃｍ-3オーダと高いため、ソースパワーを下げて
バイアスを上げる方向に条件をシフトして、タングステ
ンシリサイド膜４のエッチング速度を２５０ｎｍ／ｍｉ
ｎ程度にすると共に、プラズマ密度を１×１０11ｃｍ-3
のオーダに設定するのが好適である。プラズマ密度が高
すぎると、デポジションのプラズマによる再解離が発生
し易く側壁保護効果が薄れ、また、イオンの散乱速度成
分やラジカル濃度が大きくなり、この結果、サイドエッ
チが進行し易くなるからである。なお、通常のＲＩＥで
は、プラズマ密度が１×１０10ｃｍ-3であり、プラズマ
密度が不足しエッチング速度が低下するので、これも好
ましくない。上述のタングステンシリサイド膜４のドラ
イエッチングに際しては、最も狭いスペースのタングス
テンシリサイド膜４が、取りきれるだけの時間に所定時
間αを加算した時間にわたってドライエッチングを行う
（図３参照）。このとき、フォトレジストパターン６は
かなり削られているが、図３に示すように、選択比が最
低の１の場合でも、まだタングステンシリサイド膜４の
肩落ち現象は始まっていない。換言すれば、肩落ち現象
さえなければ、この時点でフォトレジスト膜６は、いく
ら薄くなっていても良いことになる。
シリサイド膜４のエッチング速度は２５０ｎｍ／ｍｉ
ｎ、タングステンシリサイド対フォトレジスト選択比は
１〜１.３程度である。この場合、上述の選択比を１.５
以上に上げすぎると、フォトレジスト膜６からのデポジ
ション供給が減少し、側壁保護効果が弱まる結果、タン
グステンシリサイド膜４のサイドエッチングが発生する
（図１０参照）。この例のプラズマ源としては、ＥＣＲ
やＩＣＰ（Inductively Coupled Plasma：誘導結合高周
波プラズマ）が用いられており、このようなプラズマ源
だと、従来の条件ではプラズマ密度が１×１０12〜１×
１０13ｃｍ-3オーダと高いため、ソースパワーを下げて
バイアスを上げる方向に条件をシフトして、タングステ
ンシリサイド膜４のエッチング速度を２５０ｎｍ／ｍｉ
ｎ程度にすると共に、プラズマ密度を１×１０11ｃｍ-3
のオーダに設定するのが好適である。プラズマ密度が高
すぎると、デポジションのプラズマによる再解離が発生
し易く側壁保護効果が薄れ、また、イオンの散乱速度成
分やラジカル濃度が大きくなり、この結果、サイドエッ
チが進行し易くなるからである。なお、通常のＲＩＥで
は、プラズマ密度が１×１０10ｃｍ-3であり、プラズマ
密度が不足しエッチング速度が低下するので、これも好
ましくない。上述のタングステンシリサイド膜４のドラ
イエッチングに際しては、最も狭いスペースのタングス
テンシリサイド膜４が、取りきれるだけの時間に所定時
間αを加算した時間にわたってドライエッチングを行う
（図３参照）。このとき、フォトレジストパターン６は
かなり削られているが、図３に示すように、選択比が最
低の１の場合でも、まだタングステンシリサイド膜４の
肩落ち現象は始まっていない。換言すれば、肩落ち現象
さえなければ、この時点でフォトレジスト膜６は、いく
ら薄くなっていても良いことになる。
【００２５】次に、下層のドープトポリシリコン膜３
を、下記に示す条件で、第２段階のドライエッチングを
行う。第２段階のエッチング条件 ＨＢｒ単独又はＨＢｒ／Ｏ2＝１５０ｓｃｃｍ 圧力＝１００ｍＴ 上下ＲＦパワー＝５００／１５０Ｗ 上下ＲＦ位相差＝１３５°（上部ＲＦの方が進んでい
る）
を、下記に示す条件で、第２段階のドライエッチングを
行う。第２段階のエッチング条件 ＨＢｒ単独又はＨＢｒ／Ｏ2＝１５０ｓｃｃｍ 圧力＝１００ｍＴ 上下ＲＦパワー＝５００／１５０Ｗ 上下ＲＦ位相差＝１３５°（上部ＲＦの方が進んでい
る）
【００２６】このエッチング条件におけるドープトポリ
シリコン膜３のエッチング速度は１７０ｎｍ／ｍｉｎ、
対ゲート絶縁膜（酸化膜）選択比は約６０〜８０であ
る。上下ＲＦ位相差を９０°にするか又はバイアスを下
げれば、選択比はさらに高くなる。この第２段階のエッ
チングにおいてマスクの役割を果たすものは、第１段階
のエッチングでドライエッチングされたタングステンシ
リサイド膜４であるので、フォトレジストパターン６
は、このドライエッチング中に無くなってしまっても良
い（図４参照）。何故なら、第２段階のエッチング条件
におけるタングステンシリサイド膜４のエッチング速度
は、３ｎｍ／ｍｉｎ未満であるので、タングステンシリ
サイド膜４は、ドープトポリシリコン膜３のハードマス
クとしての役割を果たすからである。また、フォトレジ
ストパターン６が無くなっていれば、ドライエッチング
中にフォトレジストからカーボンが分解されて下地絶縁
膜であるゲート絶縁膜（熱酸化膜）２との選択比が低下
する、という現象を防止できる効果も期待できるからで
ある。
シリコン膜３のエッチング速度は１７０ｎｍ／ｍｉｎ、
対ゲート絶縁膜（酸化膜）選択比は約６０〜８０であ
る。上下ＲＦ位相差を９０°にするか又はバイアスを下
げれば、選択比はさらに高くなる。この第２段階のエッ
チングにおいてマスクの役割を果たすものは、第１段階
のエッチングでドライエッチングされたタングステンシ
リサイド膜４であるので、フォトレジストパターン６
は、このドライエッチング中に無くなってしまっても良
い（図４参照）。何故なら、第２段階のエッチング条件
におけるタングステンシリサイド膜４のエッチング速度
は、３ｎｍ／ｍｉｎ未満であるので、タングステンシリ
サイド膜４は、ドープトポリシリコン膜３のハードマス
クとしての役割を果たすからである。また、フォトレジ
ストパターン６が無くなっていれば、ドライエッチング
中にフォトレジストからカーボンが分解されて下地絶縁
膜であるゲート絶縁膜（熱酸化膜）２との選択比が低下
する、という現象を防止できる効果も期待できるからで
ある。
【００２７】ところで、従来のエッチング方法におい
て、上記したように（特開平４−１４８５３４号公報参
照）、ＨＢｒを主体とするエッチングガスか、もしくは
Ｃｌ2とＨＢｒとを含むエッチングガスを用いるドライ
エッチングでは、ＥＣＲプラズマ（プラズマ密度１×１
０12〜１×１０13ｃｍ-3）のような高密度プラズマ源を
使用しているためにラジカルの濃度が高く、異方性が失
われ易い（図８参照）。また、プラズマ密度が高いと、
高エネルギ電子が多く生成されるためにチャージアップ
が起こったり、ゲート絶縁膜との界面にノッチが発生し
たりし易い（図７参照）。さらに、ラジカル的なエッチ
ングでは、ドープトポリシリコンの膜質やドープ量によ
ってエッチング速度が敏感に変化してしまう（ノンドー
プとドープとの差で２０〜４０％程度）。
て、上記したように（特開平４−１４８５３４号公報参
照）、ＨＢｒを主体とするエッチングガスか、もしくは
Ｃｌ2とＨＢｒとを含むエッチングガスを用いるドライ
エッチングでは、ＥＣＲプラズマ（プラズマ密度１×１
０12〜１×１０13ｃｍ-3）のような高密度プラズマ源を
使用しているためにラジカルの濃度が高く、異方性が失
われ易い（図８参照）。また、プラズマ密度が高いと、
高エネルギ電子が多く生成されるためにチャージアップ
が起こったり、ゲート絶縁膜との界面にノッチが発生し
たりし易い（図７参照）。さらに、ラジカル的なエッチ
ングでは、ドープトポリシリコンの膜質やドープ量によ
ってエッチング速度が敏感に変化してしまう（ノンドー
プとドープとの差で２０〜４０％程度）。
【００２８】これに対し、ＨＢｒ単独ガス又はＨＢｒ／
Ｏ2ガスを用いるこの例のドライエッチングでは、プラ
ズマ密度が１×１０11ｃｍ-3のオーダであり、ラジカル
濃度が高密度プラズマに比較して小さく、したがって、
シリコンウェハ１１に平行な散乱ラジカル速度成分が小
さいので、異方性が失われる度合いは少ない。また、高
密度プラズマの利点である高選択比も、圧力を１００ｍ
Ｔ程度に設定すれば、例えば特開平４−２９４５３３号
公報に開示されているＥＣＲプラズマ源を使用した場合
の性能と略同等の値を得ることができる（ポリシリコン
対酸化膜で６０〜１００）。さらに、イオンエネルギを
それほど低下させずにラジカル性のエッチングを抑制し
ているため、エッチング速度はドープトポリシリコン膜
３の膜質やドープ量にあまり左右されることはない（ノ
ンドープとドープとの差で１０〜２０％程度）。
Ｏ2ガスを用いるこの例のドライエッチングでは、プラ
ズマ密度が１×１０11ｃｍ-3のオーダであり、ラジカル
濃度が高密度プラズマに比較して小さく、したがって、
シリコンウェハ１１に平行な散乱ラジカル速度成分が小
さいので、異方性が失われる度合いは少ない。また、高
密度プラズマの利点である高選択比も、圧力を１００ｍ
Ｔ程度に設定すれば、例えば特開平４−２９４５３３号
公報に開示されているＥＣＲプラズマ源を使用した場合
の性能と略同等の値を得ることができる（ポリシリコン
対酸化膜で６０〜１００）。さらに、イオンエネルギを
それほど低下させずにラジカル性のエッチングを抑制し
ているため、エッチング速度はドープトポリシリコン膜
３の膜質やドープ量にあまり左右されることはない（ノ
ンドープとドープとの差で１０〜２０％程度）。
【００２９】次に、下地絶縁膜であるゲート絶縁膜２が
露出した後も、引き続き、同条件でオーバードライエッ
チングを行う。ゲート絶縁膜２が露出したことは、ＥＰ
Ｄ（End Point Detector：終点検出器）を使用して、例
えば波長４０５ｎｍの発光が下がり始めてその変化量
（傾き）が減少し始めたことで知ることができ、これに
より、エッチングジャスト時間を決定する。膜厚換算で
例えば１００〜１５０ｎｍ分だけ第２段階のドライエッ
チングを行えば、ゲート絶縁膜２の段差部にドープトポ
リシリコン３が残ることも、第２段階のドライエッチン
グ時にノッチ、サイドエッチング、基板やられが発生す
ることもない。
露出した後も、引き続き、同条件でオーバードライエッ
チングを行う。ゲート絶縁膜２が露出したことは、ＥＰ
Ｄ（End Point Detector：終点検出器）を使用して、例
えば波長４０５ｎｍの発光が下がり始めてその変化量
（傾き）が減少し始めたことで知ることができ、これに
より、エッチングジャスト時間を決定する。膜厚換算で
例えば１００〜１５０ｎｍ分だけ第２段階のドライエッ
チングを行えば、ゲート絶縁膜２の段差部にドープトポ
リシリコン３が残ることも、第２段階のドライエッチン
グ時にノッチ、サイドエッチング、基板やられが発生す
ることもない。
【００３０】このように、この例のドライエッチング方
法によれば、第２段階のエッチングガス系をタングステ
ンシリサイド膜４を削らない条件に設定し、タングステ
ンシリサイド膜４をマスクとしてドライエッチングを行
うので、フォトレジスト膜の膜減りによる金属シリサイ
ド膜の肩落ちが発生する現象を完全に防止できると共
に、オーバーエッチング量がフォトレジスト残膜に制限
されることを解消することができる。また、第２段階の
エッチング条件としてプラズマ密度を１×１０11ｃｍ-3
のオーダに設定したので、他の性能を落とすことなく、
高密度プラズマを用いる場合に問題となる、サイドエッ
チング、ノッチ等の形状不良や、チャージアップ等の耐
圧不良原因を低減することができる。加えて、第２段階
のエッチングでは、ＨＢｒ単独ガス又はＨＢｒ／Ｏ2ガ
スを使用するので、ドープトポリシリコン３のエッチン
グ速度を１００〜２００ｎｍ／ｍｉｎ程度にすることが
でき、この結果、エンドポイント（終点検出）の制御性
が一段と良好になる。
法によれば、第２段階のエッチングガス系をタングステ
ンシリサイド膜４を削らない条件に設定し、タングステ
ンシリサイド膜４をマスクとしてドライエッチングを行
うので、フォトレジスト膜の膜減りによる金属シリサイ
ド膜の肩落ちが発生する現象を完全に防止できると共
に、オーバーエッチング量がフォトレジスト残膜に制限
されることを解消することができる。また、第２段階の
エッチング条件としてプラズマ密度を１×１０11ｃｍ-3
のオーダに設定したので、他の性能を落とすことなく、
高密度プラズマを用いる場合に問題となる、サイドエッ
チング、ノッチ等の形状不良や、チャージアップ等の耐
圧不良原因を低減することができる。加えて、第２段階
のエッチングでは、ＨＢｒ単独ガス又はＨＢｒ／Ｏ2ガ
スを使用するので、ドープトポリシリコン３のエッチン
グ速度を１００〜２００ｎｍ／ｍｉｎ程度にすることが
でき、この結果、エンドポイント（終点検出）の制御性
が一段と良好になる。
【００３１】◇第２実施例 次に、この発明の第２実施例について説明する。この例
のドライエッチング方法が、上述の第１実施例のそれと
大きく異なるところは、第１実施例で述べたと略同様の
第１段階のエッチングを終了した後、ドライエッチャ
（図２）からシリコンウェハ１１を取り出して、アンモ
ニア過水処理、硫酸過水処理等の表面清浄化処理を連続
して行うようにした点である。このようなアンモニア過
水処理、硫酸過水処理により、タングステンシリサイド
膜４上に残留したフォトレジスト膜６とゲート絶縁膜２
の側壁に付着したデポジションが完全に除去される。
のドライエッチング方法が、上述の第１実施例のそれと
大きく異なるところは、第１実施例で述べたと略同様の
第１段階のエッチングを終了した後、ドライエッチャ
（図２）からシリコンウェハ１１を取り出して、アンモ
ニア過水処理、硫酸過水処理等の表面清浄化処理を連続
して行うようにした点である。このようなアンモニア過
水処理、硫酸過水処理により、タングステンシリサイド
膜４上に残留したフォトレジスト膜６とゲート絶縁膜２
の側壁に付着したデポジションが完全に除去される。
【００３２】次に、自然酸化膜の除去を行うべく、再
度、第１段階と略同一条件の第３段階のエッチングを所
定時間（例えば５ｓｅｃ）行った後、第１実施例で述べ
たと略同様の第２段階のエッチングを行う。第２段階の
エッチング時におけるマスクはフォトレジスト膜６では
なく、タングステンシリサイド膜４であるので、フォト
レジスト膜６から供給されるカーボンの影響については
完全に除去することが可能である。なお、このタングス
テンシリサイド膜４は、エッチング終了後、除去する必
要がないマスクである。このように、カーボンの影響が
完全に除去されるので、ポリシリコン対酸化膜選択比を
高くするために、従来のようにイオンエネルギを下げた
り、プラズマ密度も高くしたしなくて済む。この結果、
従来のようなポリシリコンにノッチ、サイドエッチング
等の形状不良やチャージアップ等の耐圧不良原因を低減
することが可能となる。
度、第１段階と略同一条件の第３段階のエッチングを所
定時間（例えば５ｓｅｃ）行った後、第１実施例で述べ
たと略同様の第２段階のエッチングを行う。第２段階の
エッチング時におけるマスクはフォトレジスト膜６では
なく、タングステンシリサイド膜４であるので、フォト
レジスト膜６から供給されるカーボンの影響については
完全に除去することが可能である。なお、このタングス
テンシリサイド膜４は、エッチング終了後、除去する必
要がないマスクである。このように、カーボンの影響が
完全に除去されるので、ポリシリコン対酸化膜選択比を
高くするために、従来のようにイオンエネルギを下げた
り、プラズマ密度も高くしたしなくて済む。この結果、
従来のようなポリシリコンにノッチ、サイドエッチング
等の形状不良やチャージアップ等の耐圧不良原因を低減
することが可能となる。
【００３３】このように、この第２実施例のエッチング
方法によっても、第１実施例で述べたと略同様の効果を
得ることができる。加えて、フォトレジストパターン６
が確実に無くなっているので、第１実施例の場合より
も、高いポリシリコン対酸化膜選択比を確実に確保でき
る。
方法によっても、第１実施例で述べたと略同様の効果を
得ることができる。加えて、フォトレジストパターン６
が確実に無くなっているので、第１実施例の場合より
も、高いポリシリコン対酸化膜選択比を確実に確保でき
る。
【００３４】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更等があってもこの発明に含まれる。例えば、ドライエ
ッチングの対象となる被エッチングサンプルとしては、
図１に示したものに限定されない。また、ドライエッチ
ングに使用するドライエッチャも、図２に示したものに
限定されない。
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更等があってもこの発明に含まれる。例えば、ドライエ
ッチングの対象となる被エッチングサンプルとしては、
図１に示したものに限定されない。また、ドライエッチ
ングに使用するドライエッチャも、図２に示したものに
限定されない。
【００３５】
【発明の効果】以上説明したように、この発明の構成に
よれば、第２段階のエッチング条件として、金属シリサ
イドを削らないガス系を用い、金属シリサイドをマスク
としてエッチングを行うことができるので、フォトレジ
スト膜の膜減りによる肩落ちを完全に防止できる。ま
た、第２段階のエッチングの条件としてプラズマ密度を
１×１０１１ｃｍ−３のオーダに設定したので、他の性
能を損なうことなく、高密度プラズマを用いる場合に問
題となる、サイドエッチング、ノッチ等の形状不良や、
チャージアップ等の耐圧不良原因を低減することができ
る。加えて、第２段階のエッチングでは、ＨＢｒ単独ガ
ス又はＨＢｒ／Ｏ２ガスを使用するので、ドープトポリ
シリコン３のエッチング速度を１００〜２００ｎｍ／ｍ
ｉｎ程度にすることができ、この結果、エンドポイント
（終点検出）の制御性が一段と良好になる。
よれば、第２段階のエッチング条件として、金属シリサ
イドを削らないガス系を用い、金属シリサイドをマスク
としてエッチングを行うことができるので、フォトレジ
スト膜の膜減りによる肩落ちを完全に防止できる。ま
た、第２段階のエッチングの条件としてプラズマ密度を
１×１０１１ｃｍ−３のオーダに設定したので、他の性
能を損なうことなく、高密度プラズマを用いる場合に問
題となる、サイドエッチング、ノッチ等の形状不良や、
チャージアップ等の耐圧不良原因を低減することができ
る。加えて、第２段階のエッチングでは、ＨＢｒ単独ガ
ス又はＨＢｒ／Ｏ２ガスを使用するので、ドープトポリ
シリコン３のエッチング速度を１００〜２００ｎｍ／ｍ
ｉｎ程度にすることができ、この結果、エンドポイント
（終点検出）の制御性が一段と良好になる。
【図１】この発明の第１実施例であるポリサイド膜のド
ライエッチング方法を説明するための図で、被エッチン
グサンプルの構成を示す断面図である。
ライエッチング方法を説明するための図で、被エッチン
グサンプルの構成を示す断面図である。
【図２】同ドライエッチング方法の実施に用いられるド
ライエッチャの構成を概念的に示す構成概念図である。
ライエッチャの構成を概念的に示す構成概念図である。
【図３】同ドライエッチング方法を説明するための図
で、第１段階のエッチング終了時における状態を示す被
エッチングサンプルの断面図である。
で、第１段階のエッチング終了時における状態を示す被
エッチングサンプルの断面図である。
【図４】同ドライエッチング方法を説明するための図
で、第２段階のエッチング終了時における状態を示す被
エッチングサンプルの断面図である。
で、第２段階のエッチング終了時における状態を示す被
エッチングサンプルの断面図である。
【図５】従来におけるエッチング技術を説明するための
図で、被エッチングサンプルの断面図である。
図で、被エッチングサンプルの断面図である。
【図６】従来におけるエッチング技術を説明するための
図で、第１段階のエッチング終了時における状態を示す
被エッチングサンプルの断面図である。
図で、第１段階のエッチング終了時における状態を示す
被エッチングサンプルの断面図である。
【図７】従来におけるエッチング技術を説明するための
図で、ポリシリコン膜／ゲート絶縁膜界面にノッチ（ア
ンダーカット）が発生した状態を示す被エッチングサン
プルの断面図である。
図で、ポリシリコン膜／ゲート絶縁膜界面にノッチ（ア
ンダーカット）が発生した状態を示す被エッチングサン
プルの断面図である。
【図８】従来におけるエッチング技術を説明するための
図で、ポリシリコン膜にサイドエッチングが発生した状
態を示す被エッチングサンプルの断面図である。
図で、ポリシリコン膜にサイドエッチングが発生した状
態を示す被エッチングサンプルの断面図である。
【図９】従来におけるエッチング技術を説明するための
図で、金属シリサイド膜に肩落ちが発生した状態を示す
被エッチングサンプルの断面図である。
図で、金属シリサイド膜に肩落ちが発生した状態を示す
被エッチングサンプルの断面図である。
【図１０】従来におけるエッチング技術を説明するため
の図で、金属シリサイド膜にサイドエッチングが発生し
た状態を示す被エッチングサンプルの断面図である。
の図で、金属シリサイド膜にサイドエッチングが発生し
た状態を示す被エッチングサンプルの断面図である。
１ シリコン基板（半導体基板） ２ ゲート絶縁膜 ３ ドープトポリシリコン膜（ポリシリコン膜） ４ タングステンシリサイド膜（金属シリサイド
膜） ５ タングステンポリサイド膜（ポリサイド膜） ６ フォトレジストパターン
膜） ５ タングステンポリサイド膜（ポリサイド膜） ６ フォトレジストパターン
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3065 C23F 4/00 H01L 21/28 H01L 21/3213 H01L 29/78
Claims (6)
- 【請求項１】 半導体基板上にそれぞれ成膜された下
層のポリシリコン膜と上層の金属シリサイド膜との２層
膜から構成されるポリサイド膜のドライエッチング方法
であって、前記金属シリサイド膜の表面にフォトレジス
トパターンを形成する工程と、前記フォトレジストパタ
ーンをマスクとしてフッ素系ガスを含まないガスを用い
て前記金属シリサイド膜のドライエッチングを行う第１
のエッチング工程と、塩素系及びフッ素系ガスを含まな
いガスを用いて、プラズマ密度を１×１０11ｃｍ-3のオ
ーダに設定し、前記第１のエッチング工程でパターニン
グされた前記金属シリサイド膜と該金属シリサイド膜表
面に残留する前記フォトレジストパターンとをマスクと
して前記ポリシリコン膜のドライエッチングを行う第２
のエッチング工程であって、この工程の途中で前記フォ
トレジストパターンの膜減りにより前記金属シリサイド
膜の前記表面を露出させる工程とを有してなることを特
徴とするポリサイド膜のドライエッチング方法。 - 【請求項２】 半導体基板上にそれぞれ成膜された下
層のポリシリコン膜と上層の金属シリサイド膜との２層
膜から構成されるポリサイド膜のドライエッチング方法
であって、前記金属シリサイド膜の表面にフォトレジス
トパターンを形成する工程と、前記フォトレジストパタ
ーンをマスクとしてフッ素系ガスを含まないガスを用い
て前記金属シリサイド膜のドライエッチングを行う第１
のエッチング工程と、前記第１のエッチング工程の終了
後に、パターニングされた前記金属シリサイド膜表面に
残留する前記フォトレジストパターンを除去するフォト
レジスト除去工程と、塩素系及びフッ素系ガスを含まな
いガスを用いて、プラズマ密度を１×１０11ｃｍ-3のオ
ーダに設定し、前記第１のエッチング工程でパターニン
グされた前記金属シリサイド膜をマスクとして前記ポリ
シリコン膜のドライエッチングを行う第２のエッチング
工程とを有してなることを特徴とするポリサイド膜のド
ライエッチング方法。 - 【請求項３】 前記第１のエッチング工程で用いられ
るフッ素系ガスを含まないガスは、Ｃｌ2／Ｏ2ガス又は
ＨＣｌ／Ｏ2ガスであることを特徴とする請求項１又は
２記載のポリサイド膜のドライエッチング方法。 - 【請求項４】 前記第２のエッチング工程で用いられ
る塩素系及びフッ素系を含まないガスは、ＨＢｒガス又
はＨＢｒ／Ｏ2ガスであることを特徴とする請求項１又
は２記載のポリサイド膜のドライエッチング方法。 - 【請求項５】 ポリサイド膜の上層を構成する前記金
属シリサイド膜は、タングステンシリサイド膜であるこ
とを特徴とする請求項１又は２記載のポリサイド膜のド
ライエッチング方法。 - 【請求項６】 前記フォトレジストパターンはエキシマ
レーザ露光用のフォトレジストを塗布後エキシマレーザ
光により露光し、現像して形成されたものであることを
特徴とする請求項１又は２記載のポリサイド膜のドライ
エッチング方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33190396A JP3165047B2 (ja) | 1996-12-12 | 1996-12-12 | ポリサイド膜のドライエッチング方法 |
| KR1019970068208A KR100291154B1 (ko) | 1996-12-12 | 1997-12-12 | 폴리사이드막의드라이에칭방법 |
| CN97121898A CN1185029A (zh) | 1996-12-12 | 1997-12-12 | 一种复合膜的干刻蚀方法 |
| US08/989,632 US5994234A (en) | 1996-12-12 | 1997-12-12 | Method for dry-etching a polycide film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33190396A JP3165047B2 (ja) | 1996-12-12 | 1996-12-12 | ポリサイド膜のドライエッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10172959A JPH10172959A (ja) | 1998-06-26 |
| JP3165047B2 true JP3165047B2 (ja) | 2001-05-14 |
Family
ID=18248929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33190396A Expired - Fee Related JP3165047B2 (ja) | 1996-12-12 | 1996-12-12 | ポリサイド膜のドライエッチング方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5994234A (ja) |
| JP (1) | JP3165047B2 (ja) |
| KR (1) | KR100291154B1 (ja) |
| CN (1) | CN1185029A (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6107211A (en) * | 1999-04-26 | 2000-08-22 | Vanguard International Semiconductor Corporation | Split polysilicon process in CMOS image integrated circuit |
| KR100292412B1 (ko) * | 1999-07-14 | 2001-06-01 | 윤종용 | 폴리실리콘막에 대한 금속 실리사이드막의 식각선택비를 증가시키는 방법 및 이를 이용한 폴리실리콘막과 금속 실리사이드막의 적층막 식각방법 |
| US6174786B1 (en) * | 1999-11-23 | 2001-01-16 | Lucent Technologies, Inc. | Shallow trench isolation method providing rounded top trench corners |
| JP2001156045A (ja) | 1999-11-26 | 2001-06-08 | Kawasaki Steel Corp | 半導体装置の製造方法および製造装置 |
| US6514378B1 (en) | 2000-03-31 | 2003-02-04 | Lam Research Corporation | Method for improving uniformity and reducing etch rate variation of etching polysilicon |
| US6806201B2 (en) | 2000-09-29 | 2004-10-19 | Hitachi, Ltd. | Plasma processing apparatus and method using active matching |
| US7192532B2 (en) * | 2001-04-19 | 2007-03-20 | Tokyo Electron Limited | Dry etching method |
| KR100764248B1 (ko) | 2001-06-15 | 2007-10-05 | 동경 엘렉트론 주식회사 | 드라이 에칭 방법 |
| JP4128509B2 (ja) * | 2003-09-26 | 2008-07-30 | Ｔｄｋ株式会社 | 情報記録媒体製造方法 |
| JP2006086295A (ja) * | 2004-09-15 | 2006-03-30 | Toshiba Corp | 半導体装置の製造方法 |
| US20060168794A1 (en) * | 2005-01-28 | 2006-08-03 | Hitachi Global Storage Technologies | Method to control mask profile for read sensor definition |
| JP2007036018A (ja) * | 2005-07-28 | 2007-02-08 | Toshiba Corp | 半導体装置の製造方法 |
| US7544621B2 (en) * | 2005-11-01 | 2009-06-09 | United Microelectronics Corp. | Method of removing a metal silicide layer on a gate electrode in a semiconductor manufacturing process and etching method |
| CN100543951C (zh) * | 2005-11-16 | 2009-09-23 | 联华电子股份有限公司 | 移除栅极上的金属硅化物层的方法及蚀刻方法 |
| JP4801553B2 (ja) * | 2006-09-28 | 2011-10-26 | 東京エレクトロン株式会社 | エッチング方法及び半導体デバイスの製造方法 |
| US7589005B2 (en) * | 2006-09-29 | 2009-09-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods of forming semiconductor structures and systems for forming semiconductor structures |
| KR100849363B1 (ko) * | 2006-12-27 | 2008-07-29 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| JP4972594B2 (ja) * | 2008-03-26 | 2012-07-11 | 東京エレクトロン株式会社 | エッチング方法及び半導体デバイスの製造方法 |
| DE102010042229B4 (de) * | 2010-10-08 | 2012-10-25 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Verfahren zum Steigern der Integrität eines Gatestapels mit großem ε durch Erzeugen einer gesteuerten Unterhöhlung auf der Grundlage einer Nasschemie und mit den Verfahren hergestellter Transistor |
| CN102372250B (zh) * | 2011-11-15 | 2015-02-18 | 苏州含光微纳科技有限公司 | 一种刻蚀金属钨材料的方法 |
| CN103824763B (zh) * | 2012-11-19 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 改善自对准接触孔的硅化钨双栅极边缘粗糙度的方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4680086A (en) * | 1986-03-20 | 1987-07-14 | Motorola, Inc. | Dry etching of multi-layer structures |
| JP3067289B2 (ja) * | 1990-08-14 | 2000-07-17 | 松下電器産業株式会社 | ドライエッチング方法 |
| US5160407A (en) * | 1991-01-02 | 1992-11-03 | Applied Materials, Inc. | Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer |
| US5338398A (en) * | 1991-03-28 | 1994-08-16 | Applied Materials, Inc. | Tungsten silicide etch process selective to photoresist and oxide |
| US5188980A (en) * | 1992-07-06 | 1993-02-23 | United Microelectronics Corporation | Inert gas purge for the multilayer poly gate etching improvement |
| JPH06338476A (ja) * | 1993-03-31 | 1994-12-06 | Tokyo Electron Ltd | プラズマ処理方法 |
-
1996
- 1996-12-12 JP JP33190396A patent/JP3165047B2/ja not_active Expired - Fee Related
-
1997
- 1997-12-12 CN CN97121898A patent/CN1185029A/zh active Pending
- 1997-12-12 US US08/989,632 patent/US5994234A/en not_active Expired - Lifetime
- 1997-12-12 KR KR1019970068208A patent/KR100291154B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10172959A (ja) | 1998-06-26 |
| KR100291154B1 (ko) | 2001-10-19 |
| CN1185029A (zh) | 1998-06-17 |
| US5994234A (en) | 1999-11-30 |
| KR19980064087A (ko) | 1998-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3165047B2 (ja) | ポリサイド膜のドライエッチング方法 | |
| KR101476435B1 (ko) | 다중-레이어 레지스트 플라즈마 에치 방법 | |
| JP2004031944A (ja) | 非常に幅の狭いトランジスタ・ゲート素子をフォトリソグラフィにより形成する方法 | |
| JP2007059531A (ja) | 半導体装置の製造方法 | |
| JPH11233495A (ja) | 半導体素子の多層膜の乾式エッチング方法 | |
| JP5297615B2 (ja) | ドライエッチング方法 | |
| KR20030081052A (ko) | 반도체 장치 제조 방법 | |
| JP3891087B2 (ja) | ポリシリコンエッチング方法 | |
| JP3760843B2 (ja) | 半導体装置の製造方法 | |
| US6200902B1 (en) | Method of etching a layer in a semiconductor device | |
| JP2822952B2 (ja) | 半導体装置の製造方法 | |
| JP3353532B2 (ja) | トレンチエッチング方法 | |
| JP4865361B2 (ja) | ドライエッチング方法 | |
| US8034721B2 (en) | Manufacturing method of semiconductor device | |
| JP3116276B2 (ja) | 感光膜のエッチング方法 | |
| JP2005129946A (ja) | ハードマスクのポストプラズマ洗浄プロセス | |
| KR19990055775A (ko) | 트랜치를 이용한 반도체 소자의 소자분리 방법 | |
| JPH07297174A (ja) | 半導体装置の製造方法 | |
| JP2005136097A (ja) | 半導体装置の製造方法 | |
| JPH11330045A (ja) | 酸化膜及びシリコン層の積層膜のエッチング方法 | |
| JP2002184856A (ja) | 半導体素子の分離方法 | |
| JPH07263406A (ja) | 半導体装置の製造方法 | |
| KR0139072B1 (ko) | 접촉구멍에 플러그를 형성하는 공정을 갖는 반도체 장치 제조방법 | |
| JP2006324615A (ja) | 半導体素子の導電配線形成方法 | |
| JPH08107105A (ja) | シリコン系材料層のパターニング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990202 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080302 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140302 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |