JP3163808B2 - 二重ループ構造を持つｐｌｌ回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高周波帯で広帯域且つ
高感度な電圧制御発振器（以下、ＶＣＯという）のＣ／
Ｎ比を改善するためのＰＬＬ回路であり、特に、良好な
スペクトルが要求されるシンセサイザ装置に利用される
ＰＬＬ回路に関する。

【０００２】

【従来の技術】従来、この種のＰＬＬ回路は、その一つ
として、デジタル位相比較器を用いて、その位相検出電
圧をチャ−ジポンプ回路により増幅フィルタリングし
て、ＶＣＯのチューニング電圧として使っていた。図５
は従来のデジタルＰＬＬ回路の構成を示すブロック図で
ある。図５において、１は入力される２つのデジタル信
号の位相を比較して位相差信号を出力するデジタル位相
比較器であり、２はこの位相差信号を平滑する能動型の
ローパスフィルタであり、パルス波形を電圧波形に変換
するチャージポンプである。チャージポンプ２の出力
は、チューニング電圧としてＶＣＯに供給される。３は
直流電圧であるチューニング電圧を受けて出力周波数が
変化するＶＣＯである。４はＶＣＯ３から得られる出力
発振信号を帰還信号として分周するプリスケーラであ
り、５は基準信号を発生する基準信号発生器である。

【０００３】図５の構成において、デジタル位相比較器
１では、基準信号と分周された帰還信号との位相誤差を
検出して、この位相誤差に応じた直流のチューニング電
圧をＶＣＯに入力して、所定の周波数の出力信号を得る
ことにより、デジタルＰＬＬ回路を構成する。

【０００４】一方、図６は従来のアナログＰＬＬ回路の
構成を示すブロック図である。図６において、１１は位
相の異なる２つのアナログ信号を乗算して、この２つ信
号の位相誤差信号を出力する乗算器（ミクサ）である。
１２は高周波成分を除去する受動型のローパスフィルタ
である。１３は入力されるチューニング電圧に応じて発
振するＶＣＯである。１４はチューニング電圧を受けて
ＶＣＯで生成した帰還信号を分周するプリスケーラであ
り、１５は基準信号を発生する基準信号発生器である。

【０００５】この図６の構成において、ミクサ１１は、
基準信号発生器１５からのアナログ基準信号と、プリス
ケーラ１４で分周されたアナログ帰還信号とを乗算し
て、その位相差に応じた位相誤差信号と、入力信号の２
倍の周波数の位相和信号とを出力する。これらミクサ１
１の出力は、ローパスフィルタ１２に供給されて、位相
誤差信号のキャリア成分及び位相和信号が除去されて、
位相誤差に応じた直流のチューニング電圧が出力され
る。このチューニング電圧がＶＣＯ１３に供給されるこ
とにより、アナログＰＬＬ回路を構成する。

【０００６】

【発明が解決しようとする課題】しかしながら、上記従
来のＰＬＬ回路ではデジタル位相比較型とアナログ位相
比較型のいずれも広帯域高感度ＶＣＯのシンセサイザ制
御という観点からは一長一短があり、良好なＣ／Ｎ改善
比と広帯域ロックという両面を満足することはできなか
った。すなわち、デジタルＰＬＬ回路では充分なＣ／Ｎ
抑圧比を得ることができず、一方、アナログＰＬＬ回路
では位相比較器としてのミクサの出力電圧が小さいの
で、広帯域な引込状態（ロック）が困難であるという問
題があった。

【０００７】本発明はこの様な従来の問題を解決するも
のであり、良好なＣ／Ｎ改善が可能なアナログ位相制御
と広帯域なロックが可能なデジタル位相制御の両方の長
所を併わせ持つ優れたＰＬＬ回路を提供することを目的
とする。

【０００８】

【課題を解決するための手段】本発明は上記目的を達成
するために、入力される直流電圧に応じて出力周波数が
変化するＶＣＯと、該ＶＣＯから得られる帰還信号を分
周するプリスケーラと、分周された帰還信号を分配して
第１及び第２のデジタル帰還信号を送出する第１の分配
器と、基準周波数の基準信号を出力する基準信号発生器
と、前記基準信号を分配してデジタル基準信号およびア
ナログ基準信号を送出する第２の分配器と、前記デジタ
ル基準信号と前記第１のデジタル帰還信号とを比較して
デジタル位相誤差信号を送出するデジタル位相誤差検出
手段と、前記アナログ基準信号と前記デジタル帰還信号
とを比較して得られるアナログ位相誤差信号に前記デジ
タル位相誤差信号を加算して合成位相誤差信号を送出す
る合成手段と、前記合成位相誤差信号の高域成分を除去
して前記ＶＣＯに入力する直流電圧を送出するローパス
フィルタとを有する。

【０００９】

【作用】本発明は上記のような構成により次のような作
用を有する。すなわち、ＰＬＬ制御の最初の段階におい
ては、検出信号電圧の大きいデジタル位相誤差信号によ
りＶＣＯの引込動作を開始し、引込動作の完了後は、誤
差検出精度の高いアナログ位相誤差信号によりＣ／Ｎ比
の抑圧動作を開始する。

【００１０】したがって、アナログ位相検波ループによ
り極めて高確度な位相制御を行い、同時にＶＣＯのＣ／
Ｎ比を改善させる効果を有する。

【００１１】

【実施例】以下、本発明の実施例について図１ないし図
４を参照して説明する。

【００１２】図１は本発明の第１の実施例の構成を示す
ブロック図である。図１において、２１は基準信号を発
生する基準信号発生器であり、２２はこの基準信号を分
配する分配器である。この分配器２２は、出力Ｄからは
デジタル基準信号（方形波）を、出力Ａからはアナログ
基準信号（正弦波）を出力する機能を持つ。２３は供給
される直流電圧であるチューニング電圧に応じて発振周
波数が変化するＶＣＯであり、２４はＶＣＯ２３からの
出力発振信号を帰還信号として分周するプリスケーラで
ある。２５はプリスケーラ２４で分周された帰還信号を
分配して、出力Ｄ１からは第１のデジタル帰還信号を、
出力Ｄ２からは第２のデジタル帰還信号を送出する分配
器である。

【００１３】２６は分配器２２からのデジタル基準信号
と、分配器２５からの第１のデジタル帰還信号との位相
差を検出してデジタル位相誤差信号を出力するデジタル
位相比較器である。２７はこの位相誤差信号のキャリア
成分を除去して直流電圧を出力するチャージポンプであ
る。デジタル位相比較器２６およびチャージポンプ２７
によりデジタル位相誤差検出手段を構成する。２８は直
流的にアイソレートされたミクサであり、そのＲＦポー
トには分配器２２からのアナログ基準信号が供給され、
ＬＯポートには分配器２５からの第２のデジタル帰還信
号が供給される。また、通常ＧＮＤとする接地端子には
チャージポンプ２７からの直流信号すなわちデジタル位
相誤差信号が供給される。２９はミクサ２８からの出力
信号の高域成分およびノイズ成分を除去するローパスフ
ィルタであり、その出力信号はＶＣＯ２３に供給され
て、チューニング電圧として使用される。

【００１４】次に、図１の構成の動作について説明す
る。図２は、ミクサ２８のＲＦポート及びＬＯポートに
供給されるアナログ基準信号Ｖs と、第２のデジタル帰
還信号Ｖf の位相関係を示す信号波形図である。

【００１５】図２（ａ）はアナログ基準信号Ｖs と第２
のデジタル帰還信号Ｖf の位相が一致している様子を示
している。この場合には、アナログ基準信号Ｖs の正の
最大値のタイミングは、第２のデジタル帰還信号Ｖf の
立ち上がりのタイミングと一致しており、アナログ基準
信号Ｖs の負の最大値のタイミングは、第２のデジタル
帰還信号Ｖf の立ち下がりのタイミングと一致してい
る。したがって、第２のデジタル帰還信号Ｖf のパルス
がハイレベルの期間のアナログ基準信号Ｖs は、図のハ
ッチングで示すように、正の部分Ｐと負の部分Ｎとが等
しくなり、この期間の積分値がゼロとなる。

【００１６】図２（ｂ）は位相がθだけずれている様子
を示している。この場合には、第２のデジタル帰還信号
Ｖf のパルスがハイレベルの期間のアナログ基準信号Ｖ
s は、図のハッチングで示すように、正の部分Ｐの方が
負の部分Ｎより大きくなるので、この期間の積分値は正
の値を採る。すなわち、この積分値（符号も含めた値）
は、位相ずれの量に応じて変化することになる。したが
って、ミクサ２８のＩＦポートからの出力信号をローパ
スフィルタ２９で積分することにより、位相誤差に応じ
たアナログ位相誤差信号であるチューニング電圧がＶＣ
Ｏ２３に供給されることになる。

【００１７】図３（ａ）は図６に示す従来のミクサの使
用方法を示すもので、そのＧＮＤ端子は接地されてい
る。図３（ｂ）は本発明に適用したミクサ２８に供給さ
れる信号を示すもので、ＧＮＤ端子にはチャージポンプ
２７から出力される直流の位相誤差信号Ｖc が供給され
る。したがって、アナログ位相誤差信号にデジタル位相
誤差信号が重畳された合成位相誤差信号がＶＣＯ２３に
供給されることになる。

【００１８】このようにＰＬＬ回路にアナログ系とデジ
タル系の二重のフィードバックループを形成することに
より、アナログ位相誤差信号とデジタル位相誤差信号と
を合成して、これをＶＣＯへのチューニング電圧として
利用する。その結果、アナログ位相誤差信号により良好
なＣ／Ｎ比を得ることができるとともに、デジタル位相
誤差信号により広帯域なロック動作が可能となる。

【００１９】本実施例でポイントとなる点は、アナログ
位相比較器にＲＦポート，ＬＯポートとＤＣ的にアイソ
レーションがとれているＩＦポートを有するミクサ２８
を使用したことであり、また、検出電圧を増幅する必要
がないので、能動素子が不用となり外乱ノイズがミクサ
２８のスイッチングノイズのみに抑えられたこと、更に
ミクサ２８の検出感度を最大にするために、ミクサ２８
のＲＦ位相とＬＯ位相がＰＬＬ動作完了時において、図
２（ａ）に示す関係になるように、デジタル位相比較器
２６のロック位相を可変とすることである。

【００２０】図４は本発明の第２の実施例を示すブロッ
ク図である。この第２の実施例の構成において、第１の
実施例の構成と同じものは、図１の符号と同一の符号を
付すとともに、その説明は省略する。

【００２１】図４（ａ）において、３０は基準信号発生
器２１からの基準信号を、２つのアナログ基準信号と１
つのデジタル基準信号に分配する分配器である。３１は
プリスケーラ２４で分周された信号を、第１、第２及び
第３の３つのデジタル基準信号に分配する分配器であ
る。３２はＤＣ的にアイソレータがとれた２段構成のダ
ブル・バランス・ミクサであり、３２ａは第１のミクサ
であり、分配器３０および３１からそれぞれ出力される
第１のアナログ基準信号と第２のデジタル帰還信号とを
乗算して、第１のアナログ位相誤差信号を得て、これに
チャージポンプ２７から得られるデジタル位相誤差信号
を加算して第１の合成位相誤差信号を出力する。また、
３２ｂは第２のミクサであり、分配器３０および３１か
らそれぞれ出力される第２のアナログ基準信号と第３の
デジタル帰還信号とを乗算して、第２のアナログ位相誤
差信号を得て、これに第１の合成位相誤差信号を加算し
て第２の合成位相誤差信号を出力する。

【００２２】図４（ｂ）にミクサ３２の回路構成を示
す。従来のＧＮＤ端子３２ｃにはデジタル位相誤差信号
ＶC が供給される。

【００２３】この第２の実施例の特徴は、ミクサを２段
構成にしたことにある。ミクサ３２のスイッチングノイ
ズを極限まで下げて、更にＣ／Ｎ抑圧を図るためには、
ミクサに加えるＲＦ，ＬＯ信号のレベルを下げる必要が
あり、その結果、検波感度が低下することになる。この
低下を補うためにミクサを２段構成にしたものである。

【００２４】

【発明の効果】本発明は上記実施例より明らかなよう
に、デジタル位相比較型ＰＬＬとアナログ位相比較型Ｐ
ＬＬの欠点を補いあったものであり、良好なＣ／Ｎ比を
得ることができるとともに、広帯域なロック動作が可能
となるという効果がある。また、ＶＣＯが発生するフリ
ーラン時の発振スペクトル近傍のノイズを低減する事が
できるという効果がある。

【図面の簡単な説明】

【図１】本発明のＰＬＬ回路の第１の実施例の構成を示
すブロック図

【図２】（ａ）は図１におけるＲＦポート及びＬＯポー
トの信号の位相が一致した場合の関係を示す信号波形図 （ｂ）は図１におけるＲＦポート及びＬＯポートの信号
の位相がずれた場合の関係を示す信号波形図

【図３】（ａ）はミクサを従来の方法で使用した場合の
構成を示す図 （ａ）はミクサを本発明の方法で使用した場合の構成を
示す図

【図４】（ａ）は本発明のＰＬＬ回路の第２の実施例の
構成を示すブロック図 （ｂ）は図４（ａ）のミクサの回路構成を示す図

【図５】従来のデジタルＰＬＬ回路の構成を示すブロッ
ク図

【図６】従来のアナログＰＬＬ回路の構成を示すブロッ
ク図

【符号の説明】

２１ 基準信号発生器 ２２ 第２の分配器 ２３ ＶＣＯ ２４ プリスケーラ ２５ 第１の分配器 ２６ デジタル位相比較器 ２７ チャージポンプ ２８ ミクサ ２９ ローパスフィルタ ３０ 分配器 ３１ 分配器 ３２ ダブル・バランス・ミクサ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03L 7/22

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 入力される直流電圧に応じて出力周波数
   が変化するＶＣＯと、該ＶＣＯから得られる帰還信号を
   分周するプリスケーラと、分周された帰還信号を分配し
   て第１及び第２のデジタル帰還信号を送出する第１の分
   配器と、基準周波数の基準信号を出力する基準信号発生
   器と、前記基準信号を分配してデジタル基準信号および
   アナログ基準信号を送出する第２の分配器と、前記デジ
   タル基準信号と前記第１のデジタル帰還信号とを比較し
   てデジタル位相誤差信号を送出するデジタル位相誤差検
   出手段と、前記アナログ基準信号と前記第２のデジタル
   帰還信号とを比較して得られるアナログ位相誤差信号に
   前記デジタル位相誤差信号を加算して合成位相誤差信号
   を送出する合成手段と、前記合成位相誤差信号の高域成
   分を除去して前記ＶＣＯに入力する直流電圧を送出する
   ローパスフィルタとを有する二重ループ構造を持つＰＬ
   Ｌ回路。
2. 【請求項２】 前記分周された帰還信号を分配して第
   １、第２及び第３のデジタル帰還信号を送出する第１の
   分配器と、前記基準信号を分配してデジタル基準信号お
   よび第１および第２のアナログ基準信号を送出する第２
   の分配器と、前記第１のアナログ基準信号と第２のデジ
   タル帰還信号とを比較して得られる第１のアナログ位相
   誤差信号に前記デジタル位相誤差信号を加算して第１の
   合成位相誤差信号を送出する第１の合成手段と、前記第
   ２のアナログ基準信号と第３のデジタル帰還信号とを比
   較して得られる第２のアナログ位相誤差信号に前記第１
   のアナログ位相誤差信号を加算して第２の合成位相誤差
   信号を送出する第２の合成手段とを有する請求項１記載
   の二重ループ構造を持つＰＬＬ回路。
3. 【請求項３】 前記デジタル位相誤差検出手段は、接地
   端子に前記デジタル位相誤差信号を供給されることを特
   徴とする請求項１記載の二重ループ構造を持つＰＬＬ回
   路。